JP4173332B2 - 表示装置、表示装置の画素修復方法及び表示装置の製造方法 - Google Patents

表示装置、表示装置の画素修復方法及び表示装置の製造方法 Download PDF

Info

Publication number
JP4173332B2
JP4173332B2 JP2002232219A JP2002232219A JP4173332B2 JP 4173332 B2 JP4173332 B2 JP 4173332B2 JP 2002232219 A JP2002232219 A JP 2002232219A JP 2002232219 A JP2002232219 A JP 2002232219A JP 4173332 B2 JP4173332 B2 JP 4173332B2
Authority
JP
Japan
Prior art keywords
electrode
display device
signal lines
pixel electrode
gate signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002232219A
Other languages
English (en)
Other versions
JP2004070182A (ja
Inventor
政幸 横溝
一樹 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002232219A priority Critical patent/JP4173332B2/ja
Publication of JP2004070182A publication Critical patent/JP2004070182A/ja
Application granted granted Critical
Publication of JP4173332B2 publication Critical patent/JP4173332B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、表示装置、表示装置の画素修復方法、及び、表示装置の製造方法に関し、例えば、液晶表示装置における画素電極の輝点修復が可能な、表示装置およびその修復方法、製造方法に関する。
【0002】
【従来の技術】
薄膜トランジスタ(Thin Film Transistor 以下、TFTと称す)アレイ基板を備えた液晶表示装置は、ゲート信号線を介してゲート電極にゲート信号を入力するタイミングで、ソース信号線を介してソース電極に画像信号電圧を供給することで、TFTのドレイン電極に接続された画素電極と、TFTアレイ基板に対向配置した対向基板上の対向電極との間に充電した電圧により液晶を制御し画像を表示する。
【0003】
特に、ツイストネマチックモード(Twist Neomatic Mode以下、TNモードと称す)を利用した液晶表示装置では、電圧が無印加時に白表示となる、いわゆるノーマリーホワイトモードとなっているものが一般的である。
【0004】
ノーマリーホワイトモードにおいては、TFTの動作不良等が発生した画素は画素電極に電圧が印加されないため明るく光る。この明るく光る画素欠陥は一般的に輝点欠陥と呼ばれており、輝点欠陥が1個でも発生すると液晶表示装置の表示品位が著しく低下してしまう。したがって、輝点欠陥を視認性の低い黒点欠陥に変えることで表示品位を向上させる方法が一般に用いられている。
【0005】
図9は、従来の液晶表示装置におけるTFTを形成した箇所を示す単位画素構造を示す平面図、図10は、図9の矢視X−X線からみた断面図、図11は、従来の液晶表示装置において点欠陥が生じた場合の修復方法を説明するための説明図で、これと同様な構成は、たとえば、特開平5−11261号公報に示されている。
【0006】
図9および図10において、この液晶表示装置は、上下一対の透明絶縁性基板1,15間に液晶を封入してなる。下側の基板であるTFTアレイ基板上には、複数本のゲート信号線2、および複数本のソース信号線3が縦横に配線され、ゲート信号線2およびソース信号線3で囲まれる矩形上の領域のそれぞれに画素電極7がマトリクス状に配設される。ゲート信号線2にはこれから画素電極7側に向け突出する支線2aが形成され、支線2aの先端寄りの部分にTFT100が形成される。したがって、支線2aの一部はゲート電極2aとして機能する。TFT100はスイッチング素子として機能し、画素電極7に接続される。
【0007】
上側の基板である対向基板上には、対向電極18が形成されている。この対向電極18は、対向基板の内面全体に形成されるのではなく、TFT100形成部および支線2a形成部に相当する領域には形成されないようになっている。すなわち、この部分において、パターン抜けが発生している。図9はこの状態を示しており、図中斜線で示される領域に対向電極18が形成され、白抜き部分には対向電極18が形成されないようになっている。
【0008】
次に、従来の液晶表示装置において点欠陥が生じた場合の修復方法について図11を用いて説明する。
【0009】
まず、支線2aに光エネルギーの一例としてYAGレーザー光を破線で示す領域101に照射する。これにより、照射部のゲート導電体を四散させ、電気的に絶縁状態にすることが可能である。この照射により、支線2aは、ゲート信号線2から絶縁される。この場合に導電体の破片(以下、導電性異物と称す)が生じるが、対向電極18はレーザー光の照射領域においてパターンが抜いてあるので、画素電極7と対向電極18との間にショートが起こる危惧は極めて少ない。
【0010】
続いて、TFT100のゲート電極2aとソース電極3aとの重畳部に相当する領域102およびゲート電極2aとドレイン電極9との重畳部に相当する領域103にレーザー光を照射する。照射部分ではレーザー光が上下の導電体間のゲート絶縁膜4を突き破り、これにより照射された部分の端部において上下の導電体を短絡することが可能である。このときも導電性異物が生じるが、同様に照射部に相当する部分に対向電極18は存在しないので上下の導電体間でショートを発生する確率はごく微小なものである。
【0011】
以上3回のレーザー光の照射により、ソース信号線3とドレイン電極9、すなわち画素電極7とを短絡することができる。これによって、点欠陥を発生している不良画素は隣接したソース信号線3に沿ったすべての画素の平均的な明るさに点灯され、表示上欠陥としては極めて視認しにくくなる。
【0012】
【発明が解決しようとする課題】
従来の修復方法においては、レーザー光が照射された部分の支線2a、ゲート電極2a、ソース電極3aおよびドレイン電極9による導電性異物を生じるのだが、飛散した導電性異物はレーザー光の照射領域とほぼ同一の大きさを有している。しかも、修復したゲート電極2aとソース電極3aまたはドレイン電極9との接続を安定に保つ条件においては、レーザー光の照射領域を、たとえば、レーザー光照射断面形状を円形とした場合には直径5μm程度の大きさが少なくとも必要であり、飛散した導電性異物の大きさは、TFTアレイ基板と対向基板のギャップ値と同等かそれ以上となる。
【0013】
従来の液晶表示装置には、TFT形成部および支線形成部に相当する対向基板の領域に対向電極を形成しないのだが、画素電極形成部では画素電極と対向電極との電位差により液晶を制御する必要があるために、画素電極形成部に相当する対向基板の領域に対向電極を形成する必要がある。このため、対向電極が形成されている領域、たとえば、修復した画素電極と対向電極間で飛散した導電性異物によりショートパスを形成し、対向電極とソース信号線がショートしたことになる。すなわちソース信号線に印加されるタイミング波形が対向電極の共通電位に引っ張られ正常な動作ができなくなるため、ソース信号線の線欠陥不良を発生させるという問題点があった。
【0014】
また、修復した画素電極に隣接した正常な画素電極と対向電極間で飛散した導電性異物によりショートパスを形成し、正常な画素電極が対向電極電位になってしまうために、輝点欠陥が発生し表示品位を著しく低下させるという問題点があった。
【0015】
また、導電性異物と各電極間の接触の有無によって、輝点が点滅した状態となり通常の輝点欠陥よりもさらに表示品位を低下させるという問題点があった。
【0016】
特に、点灯検査時には導電性異物がTFT形成部または支線形成部に存在したために上下の導電体間でショートせず点欠陥が検出されなかったが、検査後の後工程や客先で導電性異物が液晶中を移動し画素電極形成部に存在した場合に、画素電極と対向電極とのショートにより輝点欠陥が検出されるという問題点がある。
【0017】
この発明は、上述のような課題を解決するためになされたもので、第1の目的は、レーザー光などによる修復を実施したことで発生する導電性異物による画素電極と対向電極とのショートという致命的な欠陥を抑制することが可能である液晶表示パネルを得るものである。
第2の目的は、従来のTFTアレイ基板の製造工程を増加させることなく、容易なマスクパターンの変更によって、輝点欠陥や線欠陥などの表示不良の修復が高い成功率かつ高信頼性で実施可能となり、高歩留かつ低コストで高品位な液晶表示パネルを得るものである。
【0018】
【課題を解決するための手段】
以下に、本発明の構成について開示する。発明の理解の容易のために、発明の構成要素に対応する実施形態の要素を例示する。しかし、本発明の構成がこれらの要素に限定されるものでなく、その他の変更・修正を行うことが可能なことは、当業者であれば明らかである。
【0019】
第1の発明にかかる表示装置は、アレイ基板(例えば図2の14)と、アレイ基板と対向配置された対向基板(例えば図2の19)と、を有する表示装置である。アレイ基板は、複数のゲート信号線(例えば図1の2)と、ゲート信号線と交差して形成された複数のソース信号線(例えば図1の3)とを有する。アレイ基板は、さらに、ゲート信号線とソース信号線とに囲まれた画素電極(例えば図1の7)と、画素電極への信号入力を制御するスイッチング素子(例えば図1の100)と、を備えている。さらにまた、画素電極の一部であって、他の電極(例えば図1の2)との間で容量を形成する容量電極(例えば図1の8)がアレイ基板上に形成されている。対向基板は対向電極を備えている。容量電極は、少なくとも1つの突部(例えば図1の7a)を有しており、突部の全長は画素電極と対向電極との間の距離よりも短い。
【0020】
この構成を有することにより、レーザー光などによる修復を実施したことで発生する導電性異物による画素電極と対向電極とのショートという欠陥を抑制することが可能となる。尚、表示装置は、例えば液晶表示装置においては、アレイ基板と対向基板とが積層された液晶表示パネル、液晶表示パネルにドライバICやバックライト・ユニットが実装された液晶表示モジュール、あるいは、最終製品としての液晶表示ディスプレイ装置などを含む。
【0021】
第1の発明における容量電極は、他の電極であるゲート信号線の一部との間で蓄積容量を形成することが好ましい。又、ゲート信号線には、突部の近傍位置に目印が形成されていることが好ましい。この目印によって、ゲート信号線側からでも、的確なレーザー照射を行うことができる。
【0022】
第2の発明にかかる表示装置は、アレイ基板と、アレイ基板と対向配置された対向基板と、を有する。アレイ基板は、複数のゲート信号線と、ゲート信号線と交差して形成された複数のソース信号線とを有している。アレイ基板は、さらに、ゲート信号線とソース信号線とに囲まれた画素電極と、画素電極への信号入力を制御するスイッチング素子と、を有している。画素電極の一部であって導電膜と絶縁膜を介して重なる容量電極が、アレイ基板上に形成されている。容量電極は開口部(例えば図6の7b)を有している。
この構成を有することにより、レーザー光などによる修復を実施したことで発生する導電性異物の発生量を抑制し、導電性異物による欠陥を抑制することが可能となる。
【0023】
第2の発明における対向基板は、画素電極との間に電界を生じさせる対向電極を備え、さらに、容量電極の開口部の全長は、画素電極と対向電極との距離よりも長いことが好ましい。この構成により、対向基板上に対向電極が形成されている場合において、対向電極と画素電極とのショートをより確実に防止することができる。
【0024】
第2の発明における導電膜はゲート信号線であり、容量電極の開口部はゲート信号線と重ならない部分を有することが好ましい。この構成を有することにより、ゲート信号線に重なった開口部の位置をより的確に把握でき、レーザー光を精度良く照射することができる。
【0025】
第3の発明は、表示装置の画素修復方法に関する。表示装置は、アレイ基板と、アレイ基板と対向配置された対向基板と、を備えている。アレイ基板は、複数のゲート信号線と、前記ゲート信号線と交差して形成された複数のソース信号線と、を有している。さらに、アレイ基板は、ゲート信号線とソース信号線とに囲まれた画素電極と、画素電極への信号入力を制御するスイッチング素子を有している。画素電極の一部であって他の電極との間で容量を形成する容量電極が、アレイ基板上に形成されている。対向基板は、対向電極を備えている。容量電極は突部を有しており、突部の全長は画素電極と対向電極との間の距離よりも短い。画素修復方法は、突部に向かってレーザー光照射を行い、他の電極の一部を溶融することによって、他の電極と前記画素電極とを接続するステップを有している。
この構成を有することにより、レーザー光による画素修復を実施したことで画素電極から発生する導電性異物の量・大きさを抑制することができ、特に、画素電極と対向電極とのショートという欠陥を抑制することが可能となる。
【0026】
第3の発明における接続するステップは、他の電極の側からレーザー光を表示装置に照射し、他の電極は突部の近傍にレーザー光照射のための目印を有し、レーザー光照射は目印を基準にして行われる、ことが好ましい。レーザー光照射のための目印を有しているので、他の電極の側からレーザー光を表示装置に照射する場合にいても、的確な位置にレーザー光を照射することができる。
【0027】
第4の発明は、表示装置の画素修復方法に関する。表示装置はアレイ基板と、前記アレイ基板と対向配置された対向基板と、を備える。アレイ基板は、複数のゲート信号線と、ゲート信号線と交差して形成された複数のソース信号線と、を有する。さらに、アレイ基板は、ゲート信号線とソース信号線とに囲まれた画素電極と、画素電極への信号入力を制御するスイッチング素子と、を有している。画素電極の一部であって導電膜と絶縁膜を介して重なる容量電極とがアレイ基板上に形成されている。この容量電極は開口部を備えている。表示装置の画素修復方法は、レーザー光の照射範囲内に前記開口部の少なくとも一部を含むように、表示装置にレーザー光照射を行い、導電膜と画素電極とを接続するステップを有する。
【0028】
この構成を有することにより、レーザー光の照射によって画素電極から生ずる異物を抑制することができ、異物による欠陥を抑制することができる。
【0029】
第4の発明において、画素電極はインジウムとすずの合金酸化膜(Indium Tin Oxide 以下、ITOと称す)で形成されている。本発明は、特に、画素電極がITOで形成されている場合に顕著となる異物あるいは画素電極のはがれによる欠陥を抑制する。特に、接続するステップにおいて、レーザー光は導電膜側から表示装置に照射し、レーザー光により導電膜を溶融することによって、導電膜と画素電極とが接続する場合におきる、ITO画素電極のはがれ、異物の問題を効果的に解決することができる。
【0030】
このましくは、第4の発明の開口部の形状は、レーザー光照射のレーザー光照射断面形状と実質的に一致する。これにより、上記異物やはがれの問題をさらに効果的に解決することができる。
【0031】
第5の発明は、アレイ基板と、アレイ基板に対向配置される対向基板とを有する表示装置の製造方法である。発明は、アレイ基板上に、複数のゲート信号線と、ゲート信号線と交差して形成された複数のソース信号線と、ゲート信号線とソース信号線とに囲まれた画素電極と、画素電極への信号入力を制御するスイッチング素子と、画素電極の一部であって他の電極との間で容量を形成する容量電極とを形成する。対向基板上に対向電極が形成される。アレイ基板と対向基板とが積層される。容量電極は突部を有しており、突部の全長は画素電極と対向電極との間の距離よりも短い。さらに、突部に向かってレーザー光照射を行い、他の電極の一部を溶融することによって、他の電極と画素電極とを接続する。尚、例えば、アレイ基板上への各要素の形成は、所定の複数の要素を同時に形成することも可能ある。例えば、画素電極と容量電極とは、同時に形成することができる。この点は、第6の発明についても同様である。
【0032】
この構成を有することにより、画素の修復処理を含む表示装置の製造方法において、レーザー光による修復を実施したことで発生する導電性異物の発生量を抑制し、導電性異物による欠陥を抑制することが可能となる。
【0033】
第6の発明は、アレイ基板と、アレイ基板に対向配置される対向基板とを有する表示装置の製造方法である。発明は、アレイ基板上に、複数のゲート信号線と、ゲート信号線と交差して形成された複数のソース信号線と、ゲート信号線とソース信号線とに囲まれた画素電極と、画素電極への信号入力を制御するスイッチング素子と、画素電極の一部であって導電膜と絶縁膜を介して重なり、開口部を有する容量電極と、を形成する。アレイ基板と対向基板とを積層する。レーザー光の照射範囲内に開口部の少なくとも一部を含むように、表示装置にレーザー光照射を行い、導電膜と前記画素電極とを接続する。
【0034】
この構成を有することにより、画素の修復処理を含む表示装置の製造方法において、レーザー光の照射によって画素電極から生ずる異物を抑制することができ、異物による欠陥を抑制することができる。
【0035】
【発明の実施の形態】
実施の形態1.
図1はこの実施の形態1である液晶表示パネルの単位画素部分の構造を示す平面図、図2は図1の矢視II−II線からみた断面図である。図1および図2において、1は第1の透明絶縁性基板で、ガラス基板等の透明な絶縁性の基板からなる。2は第1の透明絶縁性基板1上に形成された複数のゲート信号線、2aはゲート信号線に一体で同一行について互いに接続された複数のゲート電極である。3はゲート信号線2と交差して形成された複数のソース信号線、3aはソース信号線に一体で同一列について互いに接続された複数のソース電極である。ゲート信号線2とソース信号線3とはゲート絶縁膜4を介して互いに交差している。5は半導体層、6はオーミックコンタクト層である。100は後述する画素電極への信号入力を制御するスイッチング素子としてのTFTであり、ソース/ドレイン電極、ゲート電極及びシリコン層を含んでいる。
【0036】
7は画素電極で、ゲート信号線2およびソース信号線3に囲まれた領域に個々の画素を構成しており、マトリクス状に形成されている。8は蓄積容量電極で、画素電極7のうちゲート信号線2との重なり部分である。9はドレイン電極で、パッシベーション膜10に形成されたコンタクトホール11を介して画素電極7と接続されている。12は保護膜、13は配向膜で、電圧無印加時に基板近傍の液晶分子を一定方向に配向させるためのラビング処理が施されている。14はTFTアレイ基板で、第1の絶縁性基板1上にゲート信号線2とソース信号線3と画素電極7と蓄積容量電極8などを形成した基板を総称している。
【0037】
15は第2の透明絶縁性基板で、TFTアレイ基板14に対向配置している。16は着色層で、それぞれの画素に対応した図示しないG(緑),B(青),R(赤)からなる。17は着色層を保護する透明な保護膜である。18は第2の透明絶縁性基板15に形成した対向電極で、画素電極7との電位差により液晶を制御する。19は対向基板で、第2の透明絶縁性基板15上に対向電極18などを形成した基板を総称している。20は液晶層で、TFTアレイ基板14と対向基板19との間隙に液晶を封入してなる。
【0038】
7aは突部で、蓄積容量電極8に少なくとも1つ形成され、突部の全長は画素電極7と対向電極17との間の距離(以下、セルギャップdと称す)よりも短い。ここで、突部7aの全長とは、突部7aの表面上の2点を最短で結んだ2点間の直線距離のうち、最長となる2点間の長さであり、たとえば、突部7aが直方体であれば2つの頂点を結んだ対角線の長さである。なお、突部7aは直方体に限らず、全長がセルギャップdよりも短ければどのような形状であっても構わない。
【0039】
つぎに、蓄積容量をゲート信号線2と画素電極7との重なり部分で形成する方式(以下、Csオンゲート方式と称す)を用いた液晶表示パネルのその製造工程について図1および図2を用いて説明する。第1の透明絶縁性基板1上に、ゲート信号線2およびゲート電極2aとなる第1の導電膜を成膜する。第1の導電膜としては、たとえば、Al、Cr、Cu、Ta、Moや、これらに他の物質を添加した合金などからなる薄膜が用いられる。つぎに写真製版工程により第1の導電膜をパターニングすることにより複数のゲート信号線2およびゲート電極2aを形成する。
【0040】
つぎに、プラズマCVDなどの成膜装置により、ゲート絶縁膜4、半導体層5、オーミックコンタクト層6を連続形成する。ゲート絶縁膜4としては、SiNx、SiOx、SiOxNyやこれらの積層膜が用いられる。半導体層5としては、アモルファスシリコン(以下、a−Siと称す)、ポリシリコン(以下、p−Siと称す)などが用いられる。また、オーミックコンタク層6はa−Si膜に燐(P)などを微量にドーピングしたn+a−Si、n+p−Siが用いられる。そして写真製版工程により半導体層5およびオーミックコンタクト層6をドライエッチングなどによりパターニングする。
【0041】
つぎに、ソース信号線3となる第2の導電膜を成膜する。第2の導電膜としては、たとえば、Al、Cr、Cu、Ta,Moや、これらに他の物質を添加した合金などからなる薄膜、異種の金属膜を積層したもの、または膜厚方向に組成の異なるものを用いることができる。そして写真製版工程によりソース信号線3をパターニングする。このソース信号線3のパターニングの際に、ソース電極3a、ドレイン電極9も同時に形成されるようにする。
【0042】
つぎに、プラズマCVDなどの成膜装置により、パッシベーション膜10を形成する。パッシベーション膜10としては、SiNx、SiOx、SiOxNyやこれらの積層膜が用いられる。そして写真製版工程によりパッシベーション膜10をパターニングすることで、コンタクトホール11が形成され、ドレイン電極9と後述する画素電極7とがコンタクトホール11を介して電気的に導通可能となる。
【0043】
そして、パッシベーション膜10上に画素電極7となる、たとえば、ITO、SnOなどの透明金属である透明導電性薄膜を成膜する。そして、写真製版工程により、ゲート信号線2と画素電極7とがゲート絶縁膜4を介して重なる部分を残し、ゲート信号線2およびソース信号線3によって囲まれるように透明導電性薄膜をパターニングすることで、TFTアレイ基板4が完成する。なお、この上に保護膜12を形成したのちに配向膜13を形成しても良い。
【0044】
ここで、ゲート信号線2と画素電極7とをゲート絶縁膜4を介して一部重なるようにパターニングすることにより、画素電極7にゲート信号線2との重なり部分である蓄積容量電極8が形成され、蓄積容量電極8には少なくとも1つの突部7aを形成する。
【0045】
配向膜13を形成したTFTアレイ基板4と、第2の透明絶縁性基板15上に、着色層16、保護膜17、対向電極18および配向膜13を形成した対向基板19とを、図示しないスペーサにより所定の間隙を持たせて対向配置して積層し、液晶材料を積層された基板の間に注入する。図示しないシール材および封止材により液晶を封入する。以上により、液晶表示パネルが完成する。液晶表示パネルにドライバ回路を実装し、バックライト・ユニットと制御回路基板等を組み込みフレームにより保持する。これにより、液晶表示モジュールが完成する。
【0046】
つぎに、この実施の形態1における液晶表示パネルに輝点が生じた場合の輝点修復方法について説明する。図3はこの実施の形態1である液晶表示パネルの蓄積容量電極部における突部にレーザー光を照射する場合の説明図、図4はレーザー光照射後の図3の矢視IV−IV線からみた断面図である。図3および図4において、図1および図2と同じ符号は、同一または相当を示し、その説明を省略する。
【0047】
21はレーザー光で、たとえばYAGレーザーまたはエキシマレーザーである。22はレーザー光照射断面形状で、突部7aにかかるようにレーザー光21を照射する。23は接続部で、溶融したゲート信号線によりゲート信号線2と画素電極7とを接続している。24は導電性異物で、レーザー光21の熱で溶融することなく画素電極7から剥離したものである。
なお、この実施の形態1におけるレーザー光照射断面形状22は円形としているが、断面形状はレーザー光照射装置に備えたスリット板の形状によるものであり円形に限られるものではない。
【0048】
図3および図4に示されるように、電圧印加時においても所定の電圧が供給されずに輝点となっている画素電極7に対して、TFTアレイ基板14の画素電極7が形成されていない裏面(以下、裏面側と称す)から蓄積容量電極8の突部7aにレーザー光21を照射する。レーザー光21は、ゲート信号線側から突部7aに向かって照射される。レーザー光21はCr等の導電膜で形成したゲート信号線2を溶融し、ゲート信号線2上のゲート絶縁膜4およびパッシベーション膜10をレーザー光21のエネルギーで飛散させ、ITO等の透明導電性薄膜で形成した画素電極7に達する。ITO等で形成された画素電極7はレーザー光21の熱で溶融することなく画素電極7から剥離し、溶融したゲート信号線2の導電膜が画素電極7の剥離した端面に接触することでゲート信号線2と画素電極7が接続する。
【0049】
なお、レーザー光21は、YAGレーザーまたはエキシマレーザーであること、さらにレーザー光21の波長は0.1〜1.06μmであることが好ましい。また、レーザー光21の照射強度は、導電膜に照射する場合には、出力密度1×10〜1×10J/mの範囲であることが好ましい。
以上のように、輝点欠陥であった画素電極7はゲート信号線2を介してゲート電圧が常時印加されるため、視認性の低い黒点欠陥となる。
【0050】
上記輝点修復方法を用いた場合には、レーザー光21が照射された部分の画素電極7が飛散して液晶層20中に導電性異物24として存在する。この実施の形態1の液晶パネルにおいては、蓄積容量電極8に形成した突部7aにレーザー光21を照射することで、導電性異物24は、突部7aのうちレーザー光照射断面形状22の外周を境界にして内部にある画素電極7から剥離した部分となる。
【0051】
したがって、この実施の形態1においては、突部7aの全長はセルギャップdよりも短いために、画素電極7と対向電極18とが導電性異物24を介してショートすることはない。
なお、この実施の形態1においては、ゲート信号線2と画素電極7とが接続部23により安定した接続を保てるのであれば、蓄積容量電極8に突部7aを少なくとも1つ形成すれば良い。
【0052】
また、TFTアレイ基板14の裏面側からレーザー光21を突部7aに照射するために、不透明膜である第2の導電膜から形成したソース信号線2に重なった突部7aを裏面側からは確認することができない。しかしながら、図3に示すように、突部7aを蓄積容量電極8に櫛歯状に形成することで、裏面から照射したレーザー光21を突部7aの位置を確認することなく、複数の突部7aのいずれかに照射することができるので好ましい。
【0053】
また、レーザー光21の突部7aへの照射部は1箇所とは限らず、照射部を増やすほどゲート信号線2と画素電極7との接続部23を増やすことができ、安定した接続を保つことができるので好ましい。
【0054】
実施の形態2.
図5はこの実施の形態2である液晶表示パネルの蓄積容量電極部にレーザー光を照射する場合の説明図である。図5において、図1〜図4と同じ符号は、同一または相当を示し、その説明を省略する。図5において、25は目印で、突部7aに対応するゲート信号線2の位置であって、突部7aの近傍に形成している。目印25はゲート信号線の側辺端部に形成されている。
【0055】
この実施の形態2と実施の形態1との差異は、目印25を突部7aに対応するゲート信号線2の位置に形成しているところのみであり、後述する目印25による作用効果以外は、実施の形態1と同様の作用効果を奏する。
【0056】
この実施の形態2においては、TFTアレイ基板14の裏面側から突部7aにレーザー光21を照射する場合に、ゲート信号線2に形成された目印25の位置から、ゲート信号線2に重なった突部7aの位置に見当をつけレーザー光21を照射することができる。
なお、図5に示すように、突部7aを蓄積容量電極8のコーナーに設けるのであれば、目印25を形成することなく、ゲート信号線2に重なった突部7aの位置に見当をつけレーザー光21を照射することができる。
【0057】
実施の形態3.
図6はこの実施の形態3である液晶表示パネルの単位画素部分の構造を示す平面図、図7はこの実施の形態3である液晶表示パネルの蓄積容量電極部における開口部にレーザー光を照射する場合の説明図、図8は他の実施の形態である液晶表示パネルの蓄積容量電極部にレーザー光を照射する場合の説明図である。図6、図7および図8において、図1〜図5と同じ符号は、同一または相当を示し、その説明を省略する。図6および図7において、7bは開口部で、蓄積容量電極8に少なくとも1つ形成され、開口部の全長は画素電極7と対向電極17とのセルギャップdよりも長い。ここで開口部の全長は、開口部の端部2点を結ぶ距離であって、もっとも長いものを意味する。
【0058】
この実施の形態3と実施の形態1および実施の形態2との差異は、蓄積容量電極8に形成した突部7aの替わりに、開口部7bを形成したところであり、後述する開口部7bによる作用効果以外は、実施の形態1と同様の作用効果を奏する。
【0059】
この実施の形態3においては、開口部7bに合わせてレーザー光21を照射し、レーザー光の照射範囲内に、少なくとも開口部の一部を含むように照射するので、画素電極7照射されるレーザー光21を減少させることができる。レーザーの照射点を、開口部の中心とほぼ一致させれば、画素電極7にはほとんどレーザー光21が照射されない。したがって画素電極7からの剥離による導電性異物24がほとんど発生しないため、液晶中に浮遊する導電性異物24が皆無となり、画素電極7と対向電極17との間でショートパスを形成することがなく、線欠陥や点欠陥を発生させることが無い。
【0060】
なお、この実施の形態3においては、開口部7bの形状を正方形としているが、レーザー光照射断面形状22と実質的に一致させることで、導電性異物24の発生をさらに少なくすることができる。
また、図8に示すように、目印25を開口部7bに対応してゲート信号線2に形成することで、TFTアレイ基板14の裏面側から開口部7bにレーザー光21を照射する場合に、ゲート信号線2に形成された目印25の位置から、ゲート信号線2に重なった開口部7bの位置に見当をつけレーザー光21を照射することができる。
【0061】
また、図8に示すように、開口部7bがゲート信号線の側辺端部と重なり、開口部7bの一部がゲート信号線2に重ならないような位置に開口部7bを設けるのであれば、目印25を形成することなく、ゲート信号線2に重なった開口部7bの位置を把握でき、レーザー光21を精度良く照射することができる。
【0062】
なお、実施の形態1〜3においては、Csオンゲート方式を用いた液晶表示パネルについて説明してきたが、本発明の適用は、この実施の形態に開示されたゲート線や蓄積容量に限られるものではない。本発明は、画素電極にレーザー光を照射して他の導電膜と画素電極の接続をとる全ての修復において同様の作用効果を奏する。又、発明は、実施の形態に説明したものと異なる他のタイプの液晶表示パネルや、液晶表示パネル以外のほか表示装置に適用することができる。
【0063】
【発明の効果】
この発明は、以上説明したように構成されているので、レーザー光などによる修復を実施したことで発生する導電性異物による画素電極と対向電極とのショートという欠陥を抑制することが可能となる。
【図面の簡単な説明】
【図1】 図1はこの実施の形態1である液晶表示パネルの単位画素部分の構造を示す平面図である。
【図2】 図1の矢視II−II線からみた断面図である。
【図3】 この実施の形態1である液晶表示パネルの蓄積容量電極部における突部にレーザー光を照射する場合の説明図である。
【図4】 レーザー光照射後の図3の矢視IV−IV線からみた断面図である。
【図5】 この実施の形態2である液晶表示パネルの蓄積容量電極部にレーザー光を照射する場合の説明図である。
【図6】 この実施の形態3である液晶表示パネルの単位画素部分の構造を示す平面図である。
【図7】 この実施の形態3である液晶表示パネルの蓄積容量電極部における開口部にレーザー光を照射する場合の説明図である。
【図8】 他の実施の形態である液晶表示パネルの蓄積容量電極部にレーザー光を照射する場合の説明図である。
【図9】 従来の液晶表示装置におけるTFTを形成した箇所を示す単位画素構造を示す平面図である。
【図10】 図9の矢視X−X線からみた断面図である。
【図11】 従来の液晶表示装置において点欠陥が生じた場合の修復方法を説明するための説明図である。
【符号の説明】
2 ゲート信号線、 3 ソース信号線、 7 画素電極、 7a 突部、7b 開口部、 8 蓄積容量電極、 14 TFTアレイ基板、 18 対向電極、 19 対向基板、 21 レーザー光、 22 レーザー光照射断面形状、 25 目印、 100 TFT

Claims (16)

  1. アレイ基板と、前記アレイ基板と対向配置された対向基板と、を有する表示装置であって、
    前記アレイ基板は、複数のゲート信号線と、前記ゲート信号線と交差して形成された複数のソース信号線と、前記ゲート信号線と前記ソース信号線とに囲まれた画素電極と、前記画素電極への信号入力を制御するスイッチング素子と、前記画素電極の一部であって他の電極との間で容量を形成する容量電極と、を備え、
    前記対向基板は、対向電極を備え、
    前記容量電極は突部を有しており、前記突部の全長は前記画素電極と前記対向電極との間の距離よりも短く、
    前記画素電極が前記突部の部分で前記他の電極と電気的に接続する、表示装置。
  2. 前記容量電極は、前記他の電極である前記ゲート信号線の一部と、蓄積容量を形成する、請求項1に記載の表示装置。
  3. 前記ゲート信号線は、前記突部の近傍位置に目印が形成されている、請求項1記載の表示装置。
  4. 前記容量電極は複数の突部を有している、請求項1に記載の表示装置。
  5. 前記容量電極は前記突部をそのコーナーに有している、請求項1に記載の表示装置。
  6. アレイ基板と前記アレイ基板と、対向配置された対向基板と、を有する表示装置であって、
    前記アレイ基板は、複数のゲート信号線と、前記ゲート信号線と交差して形成された複数のソース信号線と、前記ゲート信号線と前記ソース信号線とに囲まれた画素電極と、前記画素電極への信号入力を制御するスイッチング素子と、前記画素電極の一部であって導電膜と絶縁膜を介して重なる容量電極と、を備え、
    前記容量電極は開口部を有し
    前記画素電極が前記開口部の外周の少なくとも一部で前記導電膜と電気的に接続する、表示装置。
  7. 前記対向基板は前記画素電極との間に電界を生じさせる対向電極を備え、前記容量電極の開口部の全長は、前記画素電極と前記対向電極との間の距離よりも長い、請求項6に記載の表示装置。
  8. 前記容量電極は、前記導電膜である前記ゲート信号線の一部との間で蓄積容量を形成し、前記容量電極の開口部は前記ゲート信号線と重ならない部分を有する、請求項6記載の表示装置。
  9. 表示装置の画素修復方法であって、
    前記表示装置は、アレイ基板と、前記アレイ基板と対向配置された対向基板と、を備え、
    前記アレイ基板は、複数のゲート信号線と、前記ゲート信号線と交差して形成された複数のソース信号線と、前記ゲート信号線と前記ソース信号線とに囲まれた画素電極と、前記画素電極への信号入力を制御するスイッチング素子と、前記画素電極の一部であって他の電極との間で容量を形成する容量電極と、を備え、
    前記対向基板は、対向電極を備え、
    前記容量電極は突部を有しており、前記突部の全長は前記画素電極と前記対向電極との間の距離よりも短く、
    前記画素修復方法は、前記突部に向かってレーザー光照射を行い、前記他の電極の一部を溶融することによって、前記他の電極と前記画素電極とを接続するステップを有する、
    表示装置の画素修復方法。
  10. 前記接続するステップは、前記他の電極の側からレーザー光を前記表示装置に照射し、
    前記他の電極は、前記突部の近傍に前記レーザー光照射のための目印を有し、
    前記レーザー光照射は、前記目印を基準にして行われる、
    請求項9に記載の表示装置の画素修復方法。
  11. 表示装置の画素修復方法であって、
    前記表示装置はアレイ基板と前記アレイ基板と対向配置された対向基板と、を備え、
    前記アレイ基板は、複数のゲート信号線と、前記ゲート信号線と交差して形成された複数のソース信号線と、前記ゲート信号線と前記ソース信号線とに囲まれた画素電極と、前記画素電極への信号入力を制御するスイッチング素子と、前記画素電極の一部であって導電膜と絶縁膜を介して重なる容量電極と、を備え、
    前記容量電極は開口部を備え、
    前記表示装置の画素修復方法は、
    レーザー光の照射範囲内に前記開口部の少なくとも一部を含むように、前記表示装置にレーザー光照射を行い、前記導電膜と前記画素電極とを接続するステップを有する、
    表示装置の画素修復方法。
  12. 前記画素電極はITOで形成されている、請求項11に記載の表示装置の画素修復方法
  13. 前記接続するステップにおいて、前記レーザー光は、前記導電膜側から前記表示装置に照射され、前記レーザー光により前記導電膜を溶融することによって、前記導電膜と前記画素電極とが接続される、請求項12に記載の表示装置の画素修復方法。
  14. 前記開口部の形状は、前記レーザー光照射のレーザー光照射断面形状と実質的に一致する、請求項11記載の表示装置の画素修復方法。
  15. アレイ基板と、前記アレイ基板に対向配置される対向基板とを有する表示装置の製造方法であって、
    前記アレイ基板上に、複数のゲート信号線と、前記ゲート信号線と交差して形成された複数のソース信号線と、前記ゲート信号線と前記ソース信号線とに囲まれた画素電極と、前記画素電極への信号入力を制御するスイッチング素子と、前記画素電極の一部であって他の電極との間で容量を形成する容量電極と、を形成するステップと、
    前記対向基板上に対向電極形成するステップと、
    前記アレイ基板と前記対向基板とを積層するステップとを有し、
    前記容量電極は突部を有しており、前記突部の全長は前記画素電極と前記対向電極との間の距離よりも短く、
    さらに、
    前記突部に向かってレーザー光照射を行い、前記他の電極の一部を溶融することによって、前記他の電極と前記画素電極とを接続するステップとを有する、
    表示装置の製造方法。
  16. アレイ基板と、前記アレイ基板に対向配置される対向基板とを有する表示装置の製造方法であって、
    前記アレイ基板上に、複数のゲート信号線と、前記ゲート信号線と交差して形成された複数のソース信号線と、前記ゲート信号線と前記ソース信号線とに囲まれた画素電極と、前記画素電極への信号入力を制御するスイッチング素子と、前記画素電極の一部であって導電膜と絶縁膜を介して重なり、開口部を有する容量電極と、を形成するステップと、
    前記アレイ基板と前記対向基板とを積層するステップと、
    レーザー光の照射範囲内に前記開口部の少なくとも一部を含むように、前記表示装置にレーザー光照射を行い、前記導電膜と前記画素電極とを接続するステップと、
    を有する、表示装置の製造方法。
JP2002232219A 2002-08-09 2002-08-09 表示装置、表示装置の画素修復方法及び表示装置の製造方法 Expired - Fee Related JP4173332B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002232219A JP4173332B2 (ja) 2002-08-09 2002-08-09 表示装置、表示装置の画素修復方法及び表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002232219A JP4173332B2 (ja) 2002-08-09 2002-08-09 表示装置、表示装置の画素修復方法及び表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004070182A JP2004070182A (ja) 2004-03-04
JP4173332B2 true JP4173332B2 (ja) 2008-10-29

Family

ID=32017697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002232219A Expired - Fee Related JP4173332B2 (ja) 2002-08-09 2002-08-09 表示装置、表示装置の画素修復方法及び表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP4173332B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105745698A (zh) * 2013-11-14 2016-07-06 堺显示器制品株式会社 电路基板和显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1822385B (zh) 2005-01-31 2013-02-06 株式会社半导体能源研究所 显示装置及含有其的电子设备
JP4491375B2 (ja) 2005-04-26 2010-06-30 日本電気株式会社 液晶表示装置の製造方法
JP4689352B2 (ja) * 2005-05-30 2011-05-25 シャープ株式会社 表示装置用基板及びそれを備えた液晶表示装置
TWI320602B (en) * 2006-03-23 2010-02-11 Prime View Int Co Ltd E-ink display and method for repairing the same
JP2007310180A (ja) * 2006-05-19 2007-11-29 Mitsubishi Electric Corp 液晶表示装置及びその欠陥画素修復方法
KR101448909B1 (ko) 2008-03-17 2014-10-13 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 리페어 방법
WO2010116574A1 (ja) * 2009-04-10 2010-10-14 シャープ株式会社 アクティブマトリックス基板、表示パネル、表示装置、およびレーザ照射方法
JP6512834B2 (ja) * 2015-01-19 2019-05-15 三菱電機株式会社 表示装置、および表示装置を製造するための表示装置用部材
KR102580325B1 (ko) * 2019-03-07 2023-09-20 주식회사 경동나비엔 액체 품질 측정기용 전극단자 어셈블리 및 그를 포함하는 액체 품질 측정기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105745698A (zh) * 2013-11-14 2016-07-06 堺显示器制品株式会社 电路基板和显示装置
CN105745698B (zh) * 2013-11-14 2019-06-18 堺显示器制品株式会社 电路基板和显示装置

Also Published As

Publication number Publication date
JP2004070182A (ja) 2004-03-04

Similar Documents

Publication Publication Date Title
JP3680527B2 (ja) 薄膜トランジスタマトリクス基板及びその製造方法
KR100278547B1 (ko) 액정표시패널, 액정표시장치 및 그 제조방법
US7330222B2 (en) Display device and method for fabricating the same
EP2672317B1 (en) Liquid crystal display panel and production method for same
JP2669954B2 (ja) アクティブマトリクス表示装置
KR100405236B1 (ko) 매트릭스 어레이기판
JP4173332B2 (ja) 表示装置、表示装置の画素修復方法及び表示装置の製造方法
JP4439546B2 (ja) 表示装置用アレイ基板及びその製造方法
US8174637B2 (en) Thin-film transistor substrate comprising a repair pattern
JPH02254423A (ja) アクティブマトリクス表示装置
JP2009151098A (ja) 平面表示装置、アレイ基板及びその製造方法
JP2004109512A (ja) 液晶表示装置及びその製造方法
JP2994905B2 (ja) アクティブマトリクス表示装置の修正方法
JPH0317614A (ja) アクティブマトリクス表示装置の製造方法
JPH0324524A (ja) アクティブマトリクス表示装置
JP2654258B2 (ja) アクティブマトリクス表示装置
JP2760459B2 (ja) アクティブマトリクス型基板
JP2654259B2 (ja) アクティブマトリクス表示装置
KR100577301B1 (ko) 액정표시소자 및 그 제조방법
JP2013246250A (ja) Tftアレイ基板およびそれを備える液晶パネル
JP2625267B2 (ja) アクティブマトリクス表示装置
JPH05100237A (ja) アクテイブマトリクス表示装置の線欠陥修正方法
JP2009251353A (ja) アクティブマトリクス型表示装置
KR100885804B1 (ko) 박막 트랜지스터 액정표시장치 및 그 제조방법
JPH04331923A (ja) アクティブマトリクス表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050804

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20071109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080812

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees