KR100885804B1

KR100885804B1 - 박막 트랜지스터 액정표시장치 및 그 제조방법

Info

Publication number: KR100885804B1
Application number: KR1020020086567A
Authority: KR
Inventors: 김병우
Original assignee: 엘지디스플레이 주식회사
Priority date: 2002-12-30
Filing date: 2002-12-30
Publication date: 2009-02-26
Also published as: KR20040060049A

Abstract

본 발명은 액정표시장치의 데이터 버스 라인 리페어 공정에서 화소 전극과 데이터 버스 라인의 쇼트(short)를 방지할 수 있는 박막 트랜지스터 액정표시장치 및 그 제조방법을 개시한다. 개시된 본 발명은 투명성 하부 기판 상에 단위 화소 영역을 한정하기 위하여 수직으로 교차 배열되어 있는 복수개의 게이트 버스 라인과, 데이터 버스 라인; 상기 복수개의 게이트 버스 라인과 데이터 버스 라인이 교차되는 영역 상에 배치된 스위칭 소자인 박막 트랜지스터; 상기 게이트 버스 라인과 동일 평면 상에 상기 데이터 버스 라인과 평행한 방향으로 배치되어 있는 리페어 패턴; 및 상기 리페어 패턴과 평행하면서, 일측 가장자리 상하 부에 리페어 작업 마진을 위하여 홈이 형성된 구조를 갖는 화소 전극;을 포함하는 것을 특징으로 한다.

여기서, 상기 화소 전극의 일측 가장자리 모서리에 형성된 홈의 위치는 상기 리페어 패턴의 웰딩 포인트 영역이고, 상기 리페어 패턴의 웰딩 포인트는 상기 데이터 버스 라인과 오버랩 되어 있는 것을 특징으로 한다.

TFT, 리페어, repair, laser, short, pixel

Description

박막 트랜지스터 액정표시장치 및 그 제조방법{THIN FILM TRANSISTOR LCD AND METHOD FOR MANUFACTURING LCD}

도 1은 종래 기술에 따른 액정표시장치 화소 구조를 도시한 도면.

도 2는 상기 도 1의 A-A' 영역을 수직 절단한 단면도.

도 3은 종래 기술에 따른 데이터 라인 단선시 리페어의 문제점을 설명하기 위한 도면.

도 4는 본 발명에 따른 액정표시장치 화소 구조를 도시한 도면.

도 5는 상기 도 4의 B 영역을 확대한 도면.

도 6은 상기 도 5의 C-C' 영역을 수직 절단한 단면도.

*도면의 주요 부분에 대한 부호의 설명*

301a, 301b: 게이트 버스 라인

303a, 303b, 303c, 303d: 데이터 버스 라인

309: 보호막

310a, 310b, 310c, 310d: 화소 전극

400: 리페어 패턴

본 발명은 박막 트랜지스터 액정표시장치 및 그 제조방법에 관한 것으로, 보다 구체적으로는 데이터 버스 라인 리페어(repair)시 화소 전극과의 쇼트(short)를 방지하면서, 안전한 리페어(repair)를 할 수 있는 박막 트랜지스터 액정표시장치 및 그 제조방법에 관한 것이다.

일반적으로 현대사회가 정보 사회화로 변해 감에 따라 정보표시장치의 하나인 액정표시장치 모듈의 중요성이 점차로 증가되어 가고있다. 지금까지 가장 널리 사용되고 있는 CRT(cathode ray tube)는 성능이나 가격적인 측면에서 많은 장점을 갖고 있지만, 소형화 또는 휴대성 측면에서 많은 단점을 갖고 있다.

반면에 액정표시장치는 가격 측면에서 다소 비싸지만 소형화, 경량화, 박형화, 저 전력, 소비화 등의 장점을 갖고 있어 CRT의 단점을 극복할 수 있는 대체수단으로 주목되고 있다.

상기 액정표시장치는 박막 트랜지스터가 배열된 어레이 기판과, 레드(Red), 그린(Green), 블루(Blue) 컬러 필터 층이 형성된 컬러 필터 기판이 액정을 사이에 두고 합착된 구조를 하고 있다.

상기와 같이 어레이 기판과 컬러 필터는 일정한 마스크 공정을 따라 금속 막과 절연 막을 패터닝하면서 식각하여 제조하는데, 상기 어레이 기판의 제조 공정은 다음과 같다.

먼저, 투명한 유리 기판 상에 금속막을 증착하고, 식각하여 게이트 버스 라인과 게이트 전극을 형성하는 제 1 마스크 공정, 계속해서 게이트 절연막, 비정질 실리콘막, 도핑된 비정질 실리콘막을 도포 하여 채널 층을 형성하는 제 2 마스크 공정, 상기 채널 층이 형성되어 있는 기판 상에 소오스/드레인 금속막을 증착한 다음, 식각하여 소오스/드레인 전극과 데이터 버스 라인을 형성하는 제 3 마스크 공정, 소자 보호를 위하여 보호막을 도포한 다음 콘택홀을 형성하는 제 4 마스크 공정, 상기 보호막이 형성된 기판 상에 ITO 투명 금속막을 증착하고 식각하여 화소전극을 형성하는 5마스크 공정으로 제조된다.

일반적으로 액정표시장치의 어레이 기판을 제조하는데는, 5, 6, 7, 8마스크 공정을 사용하였으나, 마스크 공정의 증가는 액정표시장치의 제조 단가를 상승 시키는 원인이 되므로, 최근에는 마스크 공정을 줄이는 연구가 활발히 진행되어 채널 층과 소오스/드레인 전극을 동시에 형성하는 4마스크 공정이 행해지는 추세이다.

상기와 같이 마스크를 사용하여 증착된 금속막을 노광 및 식각할 때, 식각과다에 의하여 얇은 게이트 버스 라인 또는 데이터 버스 라인들이 단선되는 불량이 발생하는데, 이와 같은 단선이 작은 경우에는 리페어 패턴을 형성하여 리페어할 수 있도록 하고 있다.

따라서, 액정표시장치 제조 공정 단계에 따라 불량 여부를 검사하는 검사 과정을 진행하여, TFT, 화소 불량, 라인 단선등을 검사하게 된다.

도 1은 종래 기술에 따른 액정표시장치의 어레이 기판 구조를 도시한 평면도이다.

도 1에 도시된 바와 같이, 투명성 절연 기판 상에 다수개의 게이트 버스 라인(101a, 101b)과 데이터 버스 라인(103a, 103b)이 수직으로 교차 배열되어 단위 화소 영역을 한정하고 있다.

그리고, 상기 게이트 버스 라인들(101a, 101b)과 데이터 버스 라인들(103a, 103b)이 수직으로 교차 배열되는 영역 상에는 스위칭 소자인 TFT(Thin Film Transistor)가 형성 배치되어 있고, 단위 화소 영역 상에는 투명성 ITO(Indium-Tin-Oxide : ITO)금속으로 형성된 화소 전극(110a, 110b)이 배치되어 있는 구조로 되어 있다.

그리고, 상기 게이트 버스 라인(101a, 101b)을 형성할 때, 상기 데이터 버스 라인(103a, 103b, 103c, 103d)의 단선을 리페어(repair) 하기 위하여 리페어 패턴(200)이 상기 화소 전극(110a, 110b, 110c, 110d)과 상기 데이터 버스 라인(103a, 103b, 103c, 103d)에 일부가 오버랩(over lap)되도록 형성 배치하였다.

상기 리페어(repair) 패턴(200)은 상기 화소 전극(110a, 110b, 110c, 110d)의 가장자리와 상기 데이터 버스 라인(103a, 103b, 103c, 103d)의 일측 가장자리 일부가 오버랩(over lap)되도록 배치되어 있는 구조를 하고 있다.

그리고, 상기와 같은 구조를 갖는 박막 트랜지스터 액정표시장치의 제조 공정은 먼저, 투명성 절연 기판 상에 금속 막을 증착하고, 이를 식각하여 게이트 전극, 게이트 버스 라인(101a, 101b), 데이터 버스 라인(103a, 103b, 103c, 103d)이 형성될 영역 상에 게이트 금속 패턴을 사용하여 리페어 패턴(200: repair pattern)을 형성한다.

상기 게이트 전극, 게이트 버스 라인(101a, 101b), 리페어 패턴(200)이 형성되어 있는 절연 기판의 전 영역 상에 게이트 절연막을 도포하고, 계속해서 TFT 형 성을 위하여 비정질 실리콘막, 도핑된 비정질 실리콘막을 연속하여 도포한다.

그리고, 이들을 식각하여 TFT 영역에 액티브 층을 형성하고, 상기 액티브 층이 형성된 절연 기판 상에 소오스/드레인 금속을 증착한 다음, 식각하여 소오스/드레인 전극과 데이터 버스 라인(103a, 103b, 130c, 130d)을 완성한다.

상기 TFT가 완성된 절연 기판 상에 보호막을 도포하고, 콘택홀을 형성한 다음, ITO 금속막을 증착한다.

상기 ITO 금속막을 증착한 절연 기판을 식각하여, 상기 게이트 버스 라인(101a, 101b)과 데이터 버스 라인(103a, 103b, 103c, 103d)이 수직으로 교차 배열되는 영역 상에 화소 전극(110a, 110b, 110c, 110d)을 완성하여 박막 트랜지스터 액정표시장치의 어레이 기판을 완성한다.

상기에서와 같이 TFT 어레이가 완성되면, TFT 검사 과정을 거치는데, 상기 게이트 버스 라인과 데이터 버스 라인에 홀수와 짝수 번째 라인들로 구분하여 검사 신호를 인가하여 라인들의 단선, TFT의 불량, 화소 전극의 불량 등을 검사하게된다.

이때, TFT 과정에서 상기 데이터 버스 라인이 단선된 경우에는 이를 리페어하는 작업이 필요하다.

도 2는 상기 도 1의 A-A' 영역을 수직 절단한 단면도이다.

도 2에 도시된 바와 같이, 상기 A-A' 영역을 수직 절단한 단면도를 보면, 상기 투명성 절연 기판(100) 상에 데이터 버스 라인(103b) 리페어를 위하여 게이트 버스 라인 형성과정에서 패터닝한 리페어 패턴(200)이 형성되어 있고, 상기 리페어 패턴(200) 상에는 게이트 절연막(105)이 도포되어 있다.

상기 게이트 절연막(105)이 도포되어 있는 절연 기판(100) 상에는 상기 리페어 패턴(200)의 일측 가장자리 영역 일부와 오버랩(overlap))되도록 상기 데이터 버스 라인(103b)이 형성되어 있고, 상기 데이터 버스 라인(103b) 상에는 보호막(109)이 상기 절연 기판(100)의 전 영역 상에 도포되어 있다.

상기 보호막(109)이 도포되어 있는 절연 기판(100) 상에는 화소 전극(110a)이 형성되어 있는데, 상기 리페어 패턴(200)의 일부와 오버랩(overlap)되도록 형성되어 있다.

상기 도 1에서 상기 리페어 패턴(200)이 형성된 사이에 상기 데이터 버스 라인(103a, 103b, 103c, 103d))의 단선이 발생한 경우에 도 2의 데이터 버스 라인 상의 보호막을 수직으로 레이저를 조사하여 상기 리페어 패턴(200)과 상기 데이터 버스 라인(103b)을 전기적으로 연결시킨다.

상기 데이터 버스 라인(103b)과 리페어 패턴(200)이 오버랩(over l ap))되는 영역에서 수직으로 레이저 빔(laser beam)을 조사하여 금속을 녹이면서 상기 리페어 패턴(200)과 데이터 버스 라인(103b)이 연결되도록 하는데, 상기 도 1에서와 같이 리페어 패턴(200)의 상하부를 모두 레이저에 의하여 웰딩(welding)하여야 한다.

그러나, 상기와 같은 데이터 버스 라인의 단선을 리페어하는 액정표시장치 화소 구조는 제조 과정에서 화소 전극도 리페어 패턴과 오버랩된 구조로 되어 있기 때문에 데이터 버스 라인과 리페어 패턴이 웰딩되는 포인트와 매우 근접한 영역에 화소 전극이 위치하게 된다.

이로 인하여 레이저 빔에 의하여 상기 데이터 버스 라인과 리페어 패턴 금속이 녹아 어레이 기판 표면으로 튀겨 상기 화소 전극과 연결되어 화소 쇼트 현상일 발생하는 문제가 있다.

도 3은 종래 기술에 따른 데이터 라인 단선시 리페어의 문제점을 설명하기 위한 도면으로서, 도시된 바와 같이 조사되는 레이저 빔에 의하여 절연 기판(100) 상에 형성된 리페어 패턴(200)과 데이터 버스 라인(103b)이 함께 녹지만, 녹은 금속 성분이 레이저 빔이 조사되어 형성된 홀(hole)을 타고, 인접한 화소 전극(110a) 쪽으로 넘어가서 쇼트(short) 현상이 발생되는 것을 볼 수 있다.

이와 같이 리페어 성공률의 저하는 전체적인 액정표시장치의 생산 수율 저하를 야기 시킬 뿐만 아니라, 리페어 작업의 반복을 필요로 하는 문제가 있다.

본 발명은, 액정표시장치의 어레이 기판에 형성되는 데이터 버스 라인의 리페어 패턴의 웰딩 포인트와 화소 전극이 오버랩 되지 않도록 하여 리페어 성공률을 높이고, 이로 인하여 생산 수율을 향상시킬 수 있는 박막 트랜지스터 액정표시장치 및 그 제조방법을 제공함에 그 목적이 있다.

상기한 목적을 달성하기 위한, 본 발명에 따른 박막 트랜지스터 액정표시장치는,

투명성 하부 기판 상에 단위 화소 영역을 한정하기 위하여 수직으로 교차 배열되어 있는 복수개의 게이트 버스 라인과, 데이터 버스 라인;

상기 복수개의 게이트 버스 라인과 데이터 버스 라인이 교차되는 영역 상에 배치된 스위칭 소자인 박막 트랜지스터;

상기 게이트 버스 라인과 동일 평면 상에 상기 데이터 버스 라인과 평행한 방향으로 배치되어 있는 리페어 패턴; 및

상기 리페어 패턴과 평행하면서, 일측 가장자리 상하부에 리페어 작업 마진을 위하여 홈이 형성된 구조를 갖는 화소 전극;을 포함하는 것을 특징으로 한다.

여기서, 상기 화소 전극의 일측 가장자리 모서리에 형성된 홈의 위치는 상기 리페어 패턴의 웰딩 포인트 영역이고, 상기 리페어 패턴의 웰딩 포인트는 상기 데이터 버스 라인과 오버랩되어 있는 것을 특징으로 한다.

또한, 본 발명의 다른 실시 예에 의한 박막 트랜지스터 액정표시장치 제조방법은,

투명성 절연 기판 상에 게이트 버스 라인, 게이트 전극, 리페어 패턴을 형성하는 단계;

상기 게이트 전극과 리페어 패턴이 형성된 절연 기판 상에 게이트 절연막, 비정질 실리콘막, 도핑된 실리콘막을 계속해서 도포하고, 식각하여 액티브 층을 형성하는 단계;

상기 액티브 층이 형성된 절연 기판 상에 금속막을 증착한 다음, 식각하여 소오스/드레인 전극과 데이터 버스 라인을 형성하는 단계;

상기 데이터 버스 라인이 형성된 절연 기판 상에 보호막을 도포하고 식각하여 콘택홀을 형성하는 단계; 및

상기 콘택홀이 형성된 보호막 상에 ITO 금속막을 증착하고, 상기 리페어 패턴이 리페어되는 웰딩 포인트 영역 상의 ITO 금속막이 식각된 형태의 화소 전극을 패터닝하는 단계;를 포함하는 것을 특징으로 한다.

여기서, 상기 리페어 패턴은 상기 화소 전극의 일측 가장자리 영역을 따라 오버랩 되도록 형성하고, 상기 리페어 패턴이 웰딩되는 포인트는 화소 영역 상을 횡단하는 상기 데이터 버스 라인과 오버랩 되도록 형성하는 것을 특징으로 한다.

본 발명에 의하면, 박막 트랜지스터 액정표시장치의 어레이 기판의 제조 공정중 형성되는 데이터 버스 라인의 단선을 리페어 하기 위한 리페어 패턴의 웰딩 포인트와 화소 전극의 작업 마진을 넓힘으로써 리페어 성공률을 높일 수 있다.

또한, 한 번의 리페어 작업으로 데이터 버스 라인의 단선을 리페어 할 수 있고, 리페어 성공률도 높아 생산 수율을 증대시킬 수 있다.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.

도 4는 본 발명에 따른 액정표시장치 화소 구조를 도시한 도면이다.

도 4에 도시된 바와 같이, 투명성 절연 기판 상에 다수개의 게이트 버스 라인(301a, 301b)과 데이터 버스 라인(303a, 303b, 303c, 304d)이 수직으로 교차 배열되어 단위 화소 영역을 한정하고 있다.

그리고, 상기 게이트 버스 라인(301a, 301b, 301c, 301d)을 형성할 때 상기 데이터 버스 라인(303a, 303b, 303c, 304d)의 단선을 리페어 하기 위하여 리페어 패턴(400)이 상기 게이트 버스 라인(301a, 301b, 301c, 301d)과 동일한 레이어 상 에 형성 배치되어 있다.

상기 게이트 버스 라인들(301a, 301b, 301c, 301d)과 데이터 버스 라인들(303a, 303b, 303c, 304d)이 수직으로 교차 배열되는 영역 상에는 스위칭 소자인 TFT(Thin Film Transistor)가 형성 배치되어 있고, 단위 화소 영역 상에는 투명성 ITO(Indium-Tin-Oxide : ITO) 금속으로 형성된 화소 전극(310a, 310b, 310c, 310d)이 배치되어 있는 구조로 되어 있다.

상기 화소 전극(310a, 310b, 310c, 310d)은 상기 리페어 패턴(400)의 리페어 작업을 할 때, 웰딩 포인트(welding point) 영역을 홈 형태로 식각하여 작업 마진(margin)을 높인 구조로 형성하였다.

그리고 상기 리페어 패턴(400)은 상기 데이터 버스 라인(303a, 303b, 303c, 303d)과 나란한 방향으로 형성 배치되며, 상기 리페어 패턴(400)의 웰딩 포인트(welding point)는 상기 데이터 버스 라인(303a, 303b, 303c, 303d)과 오버랩 되고, 이외의 상기 리페어 패턴(400)은 상기 화소 전극(310a, 310b, 310c, 310d)의 일측 가장자리와 오버랩(overlap) 되도록 하였다.

도 5는 상기 도 4의 B 영역을 확대한 도면이다.

도 5에 도시된 바와 같이, 단위 화소 상에 형성되어 있는 화소 전극(310a)과 평행한 방향으로 형성되어 있는 데이터 버스 라인(303b)에 단선이 발생한 경우에는 상기 데이터 버스 라인(303b)과 오버랩(over lap)되는 리페어 패턴(400)의 웰딩 포인트(welding point)를 레이저 빔에 의하여 조사하고, 금속을 녹여(melding) 전기적으로 연결시킨다.

어레이 기판의 리페어가 진행되는 상기 리페어 패턴(400)의 웰딩 포인트 영역의 상기 화소 전극(310a)은 홈 형태의 구조를 하고 있어, 리페어 작업시 녹여진 금속이 인접한 상기 화소 전극(310a)에 콘택되어 화소 쇼팅(shorting)이 발생하지 않도록 하였다.

도 6은 상기 도 5의 C-C' 영역을 수직 절단한 단면도이다.

도 6에 도시된 바와 같이, 상기 A-A' 영역을 수직 절단한 단면도를 보면, 상기 투명성 절연 기판(300) 상에 데이터 버스 라인(303b) 리페어를 위하여 게이트 버스 라인 형성과정에서 패터닝한 리페어 패턴(400)이 형성되어 있고, 상기 리페어 패턴(400) 상에는 게이트 절연막(305)이 도포되어 있다.

투명성 절연 기판(300) 상에 게이트 버스 라인, 게이트 전극, 리페어 패턴(400)을 형성하는데, 상기 리페어 패턴(400)의 웰딩 포인트 부분이 사각형 형태로 다소 넓은 면적을 갖도록 하였다.

상기 게이트 전극과 리페어 패턴(400)이 형성되면, 계속해서 상기 절연 기판(300) 상에 게이트 절연막, 비정질 실리콘막, 도핑된 실리콘막을 계속해서 도포하고, 식각하여 액티브층을 형성한다.

상기 액티브층은 이후 박막 트랜지스터의 채널층 역할을 하여, 데이터 버스 라인(303b)으로부터 전송되어 오는 그래픽 신호를 화소 영역으로 전송하는 매개로 작용한다.

상기 액티브 층이 형성되면, 상기 절연 기판(300)의 전 영역 상에 금속막을 증착한 다음, 식각하여 소오스/드레인 전극과 상기 데이터 버스 라인(303b)을 형성한다.

상기 소오스/드레인 전극이 형성되어, 액정표시장치의 스위칭 소자인 박막 트랜지스터가 완성되면, 보호막(309)을 전면에 도포한다.

상기 보호막(309) 상에 콘택홀을 형성한 다음, ITO 금속막을 증착하고, 식각하여 화소 전극(310a)을 형성할 때, 상기 리페어 패턴(400)이 리페어되는 웰딩 포인트 영역 상의 ITO 금속막을 식각하여 작업 마진을 확보 할 수 있도록 한다.

따라서, 본 발명에서의 상기 화소 전극은 상기 리페어 패턴과 데이터 버스 라인이 웰딩되는 영역을 식각하여 홈을 형성한 구조이다.

상기 리페어 패턴(400)은 상기 화소 전극(310a)의 일측 가장자리 영역을 따라 오버랩 되도록 형성하지만, 웰딩 포인트 부분에서는 상기 화소 전극(310a)과 리페어 패턴(400)이 오버랩 되지 않도록 하였다.

따라서, 액정표시장치의 단위 화소 영역에서 상기 데이터 버스 라인의 단선이 발생하는 경우에는 상기 리페어 패턴의 상하 웰딩 포인트 상에 레이저 빔을 조사하여 상기 리페어 패턴의 금속막과 상기 데이터 버스 라인의 금속막을 녹여 전기적으로 콘택시킨다.

하지만, 레이저 빔을 조사하여 생긴 홀을 따라 금속막이 일부분 노출되어도 상기 화소 전극 상의 웰딩 포인트 영역에는 홈 구조로 제거된 상태이므로 화소 쇼트 불량이 발생하지 않게 된다.

이상에서 자세히 설명된 바와 같이, 본 발명은 액정표시장치의 어레이 기판 상의 데이터 버스 라인의 단선을 리페어 하기 위하여 형성된 리페어 패턴과 화소 전극의 작업 마진을 넓혀 화소 전극과의 쇼트 불량을 방지한 효과가 있다.

아울러, 한번의 리페어 작업으로 리페어가 성공될 수 있는 성공률을 높힘으로써 생산 수율을 향상시킨 이점이 있다.

본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims

투명성 하부 기판 상에 단위 화소 영역을 한정하기 위하여 수직으로 교차 배열되어 있는 복수개의 게이트 버스 라인과, 데이터 버스 라인;

상기 복수개의 게이트 버스 라인과 데이터 버스 라인이 교차되는 영역 상에 배치된 스위칭 소자인 박막 트랜지스터;

상기 게이트 버스 라인과 동일 평면 상에 상기 데이터 버스 라인과 평행한 방향으로 배치되어 있는 리페어 패턴; 및

상기 리페어 패턴과 평행하면서, 일측 가장자리 상하부에 리페어 작업 마진을 위하여 홈이 형성된 구조를 갖는 화소 전극을 포함하고

상기 화소 전극의 일측 가장자리 모서리에 형성된 홈의 위치는 상기 리페어 패턴의웰딩 포인트 영역이고,

상기 리페어 패턴의 웰딩 포인트 영역은 상기 데이터 버스 라인과 중첩되면서 상기 화소 전극과 중첩되지 않고, 상기 리페어 패턴의 웰딩 포인트 영역을 제외한 영역은 상기 화소 전극의 일측 가장자리와 중첩되고 상기 데이터 버스 라인과 중첩되지 않는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
삭제
삭제
투명성 절연 기판 상에 게이트 버스 라인, 게이트 전극, 리페어 패턴을 형성하는 단계;

상기 게이트 전극과 리페어 패턴이 형성된 절연 기판 상에 게이트 절연막, 비정질 실리콘막, 도핑된 실리콘막을 계속해서 도포하고, 식각하여 액티브 층을 형성하는 단계;

상기 액티브 층이 형성된 절연 기판 상에 금속막을 증착한 다음, 식각하여 소오스/드레인 전극과 데이터 버스 라인을 형성하는 단계;

상기 데이터 버스 라인이 형성된 절연 기판 상에 보호막을 도포하고 식각하여 콘택홀을 형성하는 단계; 및

상기 콘택홀이 형성된 보호막 상에 ITO 금속막을 증착하고, 상기 리페어 패턴이 리페어되는 웰딩 포인트 영역 상의 ITO 금속막이 식각된 형태의 화소 전극을 패터닝하는 단계를 포함하고

상기 리페어 패턴의 웰딩 포인트 영역은 화소 영역 상을 횡단하는 상기 데이터 버스 라인과 중첩되면서 상기 화소 전극과 중첩되지 않고, 상기 리페어 패턴의 웰딩포인트 영역을 제외한 영역은 상기 화소 전극의 일측 가장자리와 중첩되고 상기 데이터 버스 라인과 중첩되지 않게 형성되는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
삭제
삭제