KR20020078010A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020078010A
KR20020078010A KR1020010017820A KR20010017820A KR20020078010A KR 20020078010 A KR20020078010 A KR 20020078010A KR 1020010017820 A KR1020010017820 A KR 1020010017820A KR 20010017820 A KR20010017820 A KR 20010017820A KR 20020078010 A KR20020078010 A KR 20020078010A
Authority
KR
South Korea
Prior art keywords
forming
gate
repair pattern
line
data line
Prior art date
Application number
KR1020010017820A
Other languages
English (en)
Other versions
KR100430084B1 (ko
Inventor
최승규
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2001-0017820A priority Critical patent/KR100430084B1/ko
Publication of KR20020078010A publication Critical patent/KR20020078010A/ko
Application granted granted Critical
Publication of KR100430084B1 publication Critical patent/KR100430084B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 리페어효율을 높힐 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치는 데이터라인 및 게이트라인 중 적어도 어느 하나의 신호배선을 따라 절연되어 형성되고 리페어시 광빔 조사에 의해 신호배선과 전기적으로 접속되며 광빔의 직경보다 큰 폭을 갖는 적어도 하나의 돌출부를 가지는 리페어패턴을 구비한다.
본 발명에 의하면, 리페어패턴을 광빔의 직경보다 큰 선폭을 갖도록 적어도 하나의 돌출부를 가지도록 형성하므로 리페어효율을 증대시켜 수율을 향상시킬 수 있다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and Fabricating Method Thereof}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히, 리페어 효율을 높힐 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다. 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor; TFT)의 소오스 및 드레인 단자들을 경유하여 데이터라인들 중 어느 하나에 접속되게 된다. 박막 트랜지스터들 각각의 게이트단자는 화소전압신호가 1라인분씩의 화소전극들에게 인가되게끔 하는 게이트라인들 중 어느 하나에 접속되게 된다.
도 1 및 도 2를 참조하면, 하부기판(1)은 데이터라인(2)과 게이트라인(4)의 교차부에 위치하는 TFT(T)와, TFT(T)의 드레인전극(10)에 접속된 화소전극(22)과, 데이터라인(2)상에 형성되는 직선형 리페어패턴(24)을 구비한다.
TFT(6)는 데이터라인(2)과 게이트라인(4)의 교차부에 형성된다. 이 TFT(T)는 게이트라인(4)에 접속된 게이트전극(6), 데이터라인(2)에 접속된 소스전극(8) 및 접촉홀(20)을 통해 화소전극(22)에 접속된 드레인전극(10)으로 이루어진다. 또한, TFT(T)는 게이트전극(6)에 공급되는 게이트전압에 의해 소스전극(8)과 드레인전극(10)간에 도통채널을 형성하기 위한 반도체층(도시하지 않음)을 더 구비한다. 이러한 TFT(T)는 게이트라인(4)으로부터의 게이트신호에 응답하여 데이터라인(2)으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다.
화소전극(22)은 데이터라인(2)과 게이트라인(4)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 ITO(Indium Tin Oxide) 물질로 이루어진다. 이 화소전극(22)은 접촉홀(20)을 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(1)과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 되며 광원으로부터 화소전극(22)을 경유하여 공급되는 광을 상부기판 쪽으로 투과시키게 된다.
완료된 하부기판(1)을 테스트하여 도 3a에 도시된 바와 같이 데이터라인(2)에 단선부(A)가 발생되면 도 3b에 도시된 바와 같이 리페어패턴(24)을 데이터라인(2)의 단선부 양측(B)과 접촉되도록 레이저로 용접한다. 데이터라인(2)을 용접하면 보호층(28) 및 게이트절연막(12)도 용융되어 리페어패턴(24)이 노출되는데, 이 때 데이터라인(2)의 용융된 것이 하부로 흘러 리페어패턴(24)과 접촉된다. 그러므로, 데이터라인(2)은 리페어패턴(24)을 통해 전류가 흐르게 된다.
도 4a 내지 도 4e는 도 1에 도시된 액정표시장치의 제조방법을 선 "A-A'"을 따라 절단하여 단계적으로 나타내는 단면도이다.
도 4a를 참조하면, 기판(1) 상에 게이트전극(6), 게이트라인(4) 및 리페어패턴(24)이 형성된다. 게이트전극(6), 게이트라인(4) 및 리페어패턴(24)은 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 순차적으로 증착된 금속박막을 습식방법이 포함되는 포토리쏘그래피방법으로 패터닝된다.
도 4b를 참조하면, 기판(1)상에 게이트절연막(12), 활성층(14) 및 오믹접촉층(16)이 순차적으로 형성된다. 활성층(14) 및 오믹접촉층(16)은 기판(1)상에 리페어패턴(24), 게이트라인(4) 및 게이트전극(6)을 덮도록 게이트절연막(12)을 형성한 후 반도체층(14,16)을 적층하고 패터닝함으로써 형성된다.
게이트절연막(12)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 절연물질을 증착하여 형성된다. 활성층(14)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(16)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
도 4c를 참조하면, 게이트절연막(12) 상에 데이터라인(2), 소스 및 드레인전극(8,10)이 형성된다. 데이터라인(2), 소스 및 드레인전극(8,10)은 크롬(Cr), 몰리브덴(Mo) 등으로 형성된다. 소스 및 드레인전극(8,10)은 오믹접촉층(16)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 금속층(Cr, Mo)을 증착한 후 게이트절연막(12)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 형성된다.
소스 및 드레인전극(8,10) 패터닝시 게이트전극(6)과 대응하는 부분의 오믹접촉층(16)도 패터닝되도록 하여 활성층(14)을 노출시킨다. 활성층(14)의 소스 및 드레인전극(8,10)사이의 게이트전극(6)과 대응하는 부분은 채널이 된다.
도 4d를 참조하면, 게이트절연층(12)상에 보호층(18), 접촉홀(20)이 형성된다.
보호층(18) 및 접촉홀(20)은 데이터라인(2), 소스 및 드레인전극(8,10)을 덮도록 게이트절연층(12)상에 절연물질을 증착한 후 패터닝함으로써 형성된다. 보호층(18)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물로 형성된다. 접촉홀(20)은 보호층(28)을 포토리쏘그래피방법으로 패터닝하여 드레인전극(10)을 노출시킨다.
도 4e를 참조하면, 보호층(28)상에 화소전극(22)이 형성된다. 화소전극(22)은 투명전도성물질을 증착한 후 패터닝함으로써 형성되며 접촉홀(20)을 통해 드레인전극(10)과 접촉된다.
화소전극(22)은 투명전도성물질인 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함), 인듐-징크-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-징크 옥사이드(Indium-Tin-Zinc-Oxide)중 어느 하나로 형성된다.
그러나, 종래 액정표시장치의 리페어패턴(24)이 데이터라인(2)의 하부에 존재하므로 리페어의 성공률이 낮은 단점이 있다. 또한, 도 1에 도시된 바와 같이 레이저에 의한 리페어공간은 최소 8㎛가 필요한데 데이터라인(2)과 화소간의 공간(x)이 3∼4㎛필요하고, 데이터라인(2)의 공간(y)이 5㎛가 필요하므로 레이저에 의해 화소가 영향을 받아 리페어 불량 및 수율이 낮은 문제가 발생하게 된다.
도 5는 종래의 빛샘방지(Light Shield) 패턴을 이용한 리페어구조를 나타내는 평면도이다.
도 5를 참조하면, 완료된 하부기판(1)을 테스트하여 데이터라인(2)에 단선부가 발생되면 리페어패턴(26)을 데이터라인(2)의 단선부 양측과 접촉되도록 레이저로 용접한다. 데이터라인(2)을 용접하면 보호층 및 게이트절연막도 용융되어 리페어패턴(26)이 노출되는데, 이 때 데이터라인(2)의 용융된 것이 하부로 흘러 리페어패턴(26)과 접촉된다. 그러므로, 데이터라인(2)은 리페어패턴(26)을 통해 전류가 흐르게 된다. 또한, 리페어패턴(26)이 데이터라인(2) 및 화소전극(22)과 중첩되게 위치하여 데이터라인(2)과 화소전극(22)사이로 누설되는 빛을 차단하는 블랙매트릭스 역할을 하게 된다. 이렇게 리페어 패턴을 블랙매트릭스로 이용하는 경우 종래의 블랙매트릭스보다 화소전극과 중첩되는 면적을 줄일 수 있어 개구율 향상을 기대할 수 있게 된다.
그러나, 데이터라인(2)과 화소전극(22) 간에 일정한 간격이 유지되지 않음에 따라 데이터라인(2)과 화소전극(22) 간의 기생 캐패시터(Cds) 용량이 불균일해지게 된다. 이 불균일한 기생 캐패시터(Cds)에 의한 커플링 효과로 데이터라인(2)에 공급되는 데이터신호가 열화되어 화소전극(22)에 공급됨에 따라 화질이 열화되게 된다.
따라서, 본 발명의 목적은 있는 리페어의 안정성 확보 및 수율을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는 데 있다.
도 1은 종래의 액정표시장치를 나타내는 평면도.
도 2는 도 1에 도시된 액정표시장치를 선 "A-A'"를 따라 절취한 단면도.
도 3a 내지 도 3e는 종래의 데이터라인단선부와 리페어패턴을 나타내는 평면도.
도 4a 및 도 4b는 도 2에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.
도 5는 종래의 빛샘방지(Light Shield) 패턴을 이용한 리페어구조를 나타내는 평면도.
도 6a 및 도 6b는 본 발명의 제1 실시 예에 따른 액정표시장치를 나타내는 평면도.
도 7은 도 6에 도시된 액정표시장치를 선"B-B'"를 따라 절취한 단면도.
도 8은 도 6에 도시된 리페어패턴을 나타내는 도면.
도 9a내지 도 9e는 도 7에 도시된 액정표시장치의 제조방법을 단계적으로 설명하는 단면도.
도 10는 본 발명의 제2 실시 예에 따른 액정표시장치를 나타내는 단면도.
도 11a 내지 도 11h는 도 10에 도시된 액정표시장치의 제조방법을 단계적으로 설명하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1,31 : 하부기판2,32 : 데이터라인
4,34 : 게이트라인6,36 : 게이트전극
8,38 : 소스전극 10,40 : 드레인전극
12,42 : 게이트절연막 14,44 : 활성층
16,46 : 오믹접촉층18,48 : 보호층
20,50 : 접촉홀22,52 : 보호전극
24,26,54 : 리페어패턴60 : 블랙매트릭스
62 : 포토레지스트패턴
상기 목적들을 달성하기 위하여, 본 발명에 따른 액정표시장치는 데이터라인 및 게이트라인 중 적어도 어느 하나의 신호배선을 따라 절연되어 형성되고 리페어시 광빔 조사에 의해 신호배선과 전기적으로 접속되며 광빔의 직경보다 큰 폭을 갖는 적어도 하나의 돌출부를 가지는 리페어패턴을 구비한다.
본 발명에 따른 액정표시장치의 제조방법은 데이터라인 및 게이트라인 중 적어도 어느 하나의 신호배선을 따라 절연되어 형성되고 광빔의 직경보다 큰 폭을 갖는 적어도 하나의 돌출부를 가지며 리페어시 광빔 조사에 의해 신호배선과 전기적으로 접속되는 리페어패턴을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6a 내지 도 11h를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 6a 내지 도 7을 참조하면, 하부기판(31)은 데이터라인(32)과 게이트라인(34)의 교차부에 위치하는 TFT(T)와, TFT(T)의 드레인전극(40)에 접속된 화소전극(52)과, 데이터라인(32)상에 형성되는 역 'ㄷ'자 형상의 리페어패턴(54)을 구비한다.
TFT(T)는 데이터라인(32)과 게이트라인(34)의 교차부에 형성된다. TFT(T)는 게이트라인(34)에 접속된 게이트전극(36), 데이터라인(32)에 접속된 소스전극(38) 및 접촉홀(50)을 통해 화소전극(52)에 접속된 드레인전극(40)으로 이루어진다. 또한, TFT(T)는 게이트전극(36)에 공급되는 게이트전압에 의해 소스전극(38)과 드레인전극(40)간에 도통채널을 형성하기 위한 반도체층(44,46)을 더 구비한다. 이러한 TFT(T)는 게이트라인(34)으로부터의 게이트신호에 응답하여 데이터라인(32)으로부터의 데이터신호를 선택적으로 화소전극(52)에 공급한다.
화소전극(52)은 데이터라인(32)과 게이트라인(34)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 ITO 물질로 이루어진다. 이 화소전극(52)은 접촉홀(40)을 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(31)과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 되며 광원으로부터 화소전극(52)을 경유하여 공급되는 광을 상부기판 쪽으로 투과시키게 된다.
역'ㄷ'자 리페어패턴(54)의 제2 폭(RPW2)은 도 8에 도시된 바와 같이 데이터라인(32)의 폭(DLW)보다 좁거나 같은 폭을 가지며, 제2 폭(RPW2)보다 큰 제1 폭(RPW1)을 가지게 형성된다. 이로 인해 레이저빔에 의한 데이터라인 및 화소의 손실을 방지할 수 있다. 또한, 데이터라인(32), 화소전극(52) 및 블랙매트릭스(60)은 도 6b에 도시된 바와 같이 리페어패턴의 형상과 같이 변하게 되어 그 만큼의 리페어마진을 얻을 수 있으며 그에 따라 개구율이 0.1%이하로 감소하여 개구율 특성에는 거의 영향을 주지 않는다. 이러한 리페어패턴은 'ㄷ'자로도 형성될 수 있다.
상술한 바와 같이 완료된 하부기판(31)을 테스트하여 데이터라인(32)에 단선부가 발생되면 리페어패턴(54)은 데이터라인(32)의 단선부 양측과 접촉되도록 레이저로 용접된다. 데이터라인(32)을 용접하면 보호층(48) 및 게이트절연막(42)도 용융되어 리페어패턴(54)이 노출되는데, 이 때 데이터라인(32)의 용융된 것이 하부로 흘러 리페어패턴(54)과 접촉된다. 그러므로, 데이터라인(32)은 리페어패턴(54)을 통해 전류가 흐르게 된다.
이러한 하부기판(31)은 첫번째 공정에서 게이트전극(36) 및 리페어패턴(54)을 형성하고, 두번째 공정에서 활성층(44), 오믹접촉층(46)을 형성하고, 세번째 공정에서 데이터라인(32), 소스 및 드레인전극(38,40)이 형성하고, 네번째 공정에서 보호층(48) 및 접촉홀(50)을 형성하고, 다섯번째 공정에서 화소전극(52)이 형성된다.
도 9a 내지 도 9e는 액정표시장치의 제조방법을 나타내는 단면도이다.
도 9a를 참조하면, 기판(31) 상에 게이트전극(36), 역'ㄷ'의 리페어패턴(54) 및 게이트라인(34)이 형성된다. 게이트전극(36), 역'ㄷ'의 리페어패턴(54) 및 게이트라인(34)은 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 순차적으로 증착하여 금속박막을 습식방법이 포함하는 포토리쏘그래피방법으로 패터닝하여 형성된다.
도 9b를 참조하면, 게이트절연막(42)상에 활성층(44) 및 오믹접촉층(46)이 형성된다. 기판(31)상에 게이트라인(34), 리페어패턴(54) 및 게이트전극(36)을 덮도록 게이트절연막(42), 활성층(44) 및 오믹접촉층(46)이 PECVD(Plasma Enhanced Chemical Vapor Deposition)으로 순차적으로 형성된다.
게이트절연막(42)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 절연물질을 증착하여 형성된다. 활성층(44)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(46)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
도 9c를 참조하면, 게이트절연막(42) 상에 데이터라인(32), 소스 및 드레인전극(38,40)이 형성된다. 데이터라인(32), 소스 및 드레인전극(38,40)은 크롬(Cr), 몰리브덴(Mo)등으로 형성된다. 데이터라인(32), 소스 및 드레인전극(38,40)은 오믹접촉층(46)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 금속층(Cr, Mo)을 증착한 후 게이트절연막(42)이 노출되며, 리페어패턴(54)의 일측부가 데이터라인(32)의 일측부와 동일하도록 포토리쏘그래피방법으로 패터닝하여 형성된다.
소스 및 드레인전극(38,40) 패터닝시 사이의 게이트전극(36)과 대응하는 부분의 오믹접촉층(46)도 패터닝되도록 하여 활성층(44)을 노출시킨다. 활성층(44)의 소스 및 드레인전극(38,40)사이의 게이트전극(36)과 대응하는 부분은 채널이 된다.
도 9d를 참조하면, 게이트절연층(42)상에 보호층(48) 및 접촉홀(50)이 형성된다. 보호층(48) 및 접촉홀(50)은 데이터라인(32), 소스 및 드레인전극(38,40)을 덮도록 게이트절연층(42)상에 절연물질을 증착한 후 패터닝함으로써 형성된다.
보호층(48)은 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물을 증착하여 형성된다. 접촉홀(50)은 보호층(48)을 포토리쏘그래피방법으로 패터닝하여 드레인전극(40)을 노출시키게 형성된다.
도 9e를 참조하면, 보호층(48)상에 화소전극(52)이 형성된다. 화소전극(52)은 접촉홀(50)을 통해 드레인전극(40)과 전기적으로 접촉되며 투명전도성물질인ITO, IZO, ITZO 중 어느 하나로 형성된다.
도 10는 본 발명의 제 2 실시 예에 따른 액정표시장치를 나타내는 단면도이다.
도 10를 참조하면, 하부기판(31)은 데이터라인(32)과 게이트라인(34)의 교차부에 위치하는 TFT(T)와, TFT(T)의 드레인전극(40)에 접속된 화소전극(52)과, 데이터라인(32)상에 형성되는 역 'ㄷ'자 형상의 리페어패턴(54)을 구비한다.
TFT(T)는 데이터라인(32)과 게이트라인(34)의 교차부에 형성된다. TFT(T)는 게이트라인(34)에 접속된 게이트전극(36), 데이터라인(32)에 접속된 소스전극(38) 및 접촉홀(50)을 통해 화소전극(52)에 접속된 드레인전극(40)으로 이루어진다. 또한, TFT(T)는 게이트전극(36)에 공급되는 게이트전압에 의해 소스전극(38)과 드레인전극(40)간에 도통채널을 형성하기 위한 반도체층(44,46)을 더 구비한다. 이러한 TFT(T)는 게이트라인(34)으로부터의 게이트신호에 응답하여 데이터라인(32)으로부터의 데이터신호를 선택적으로 화소전극(52)에 공급한다.
화소전극(52)은 데이터라인(32)과 게이트라인(34)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 ITO 물질로 이루어진다. 이 화소전극(52)은 접촉홀(40)을 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(31)과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 되며 광원으로부터 화소전극(52)을 경유하여 공급되는 광을 상부기판 쪽으로 투과시키게 된다.
역'ㄷ'자 리페어패턴(54)의 제2 폭(RPW2)은 도 8에 도시된 바와 같이 데이터라인(32)의 폭(DLW)보다 좁거나 같은 폭을 가지며, 제2 폭(RPW2)보다 큰 제1 폭(RPW1)을 가지게 형성된다. 이로 인해 레이저빔에 의한 데이터라인 및 화소의 손실을 방지할 수 있다. 또한, 역'ㄷ'자 리페어패턴(54)으로 인해 데이터라인(32), 화소전극(52) 및 블랙매트릭스(60)도 리페어패턴의 형상과 같이 변하게 되어 그 만큼의 리페어마진을 얻을 수 있으며 그에 따른 개구율이 0.1%이하로 줄어들어 개구율 특성에는 영향이 거의 없다. 리페어패턴은 'ㄷ'자로 형성되어도 무방하다.
이와 같은 액정표시장치의 하부기판(31)을 테스트하여 데이터라인(32)에 단선부가 발생되면 리페어패턴(54)은 데이터라인(32)의 단선부 양측과 접촉되도록 레이저로 용접된다. 데이터라인(32)을 용접하면 보호층(48) 및 게이트절연막(42)도 용융되어 리페어패턴(54)이 노출되는데, 이 때 데이터라인(32)의 용융된 것이 하부로 흘러 리페어패턴(54)과 접촉된다. 그러므로, 데이터라인(32)은 리페어패턴(54)을 통해 전류가 흐르게 된다.
이러한 액정표시장치의 하부기판(31)은 첫번째 공정에서 게이트전극(36) 및 리페어패턴(54)이 형성되고, 두번째 공정에서 회절노광마스크를 이용하여 활성층(44), 오믹접촉층(46), 데이터라인(32), 소스 및 드레인전극(38,40)이 형성되고, 세번째 공정에서 보호층(48) 및 접촉홀(50)을 형성하고, 네번째 공정에서 화소전극(52)이 형성된다.
도 11a 내지 도 11d는 도 9에 도시된 액정표시장치의 제조방법을 나타내는 단면도이다.
도 11a를 참조하면, 기판(31) 상에 제1 마스크를 이용하여 게이트전극(36), 게이트라인(34), 리페어패턴(54)이 형성된다. 게이트전극(36), 게이트라인(34), 리페어패턴(54)은 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 순차적으로 증착한 후 습식방법이 포함되는 포토리쏘그래피방법으로 패터닝하여 형성된다.
도 11b를 참조하면, 기판(31)상에 게이트전극(36), 게이트라인(34), 리페어패턴(54)을 덮도록 절연물질(42), 반도체층(44,46), 소스 및 드레인 금속층(37)을 전면 증착한 후 소스 및 드레인금속층(37)상에 포토레지스트(62a)를 균일한 두께로 도포한다. 패턴에 따라 부분적으로 회절노광이 가능한 제2 마스크(64)를 위치맞춤한다. 제2 마스크(64)는 포토레지스트를 제거하는 투과영역(64c)과, 포토레지스트를 일부만 제거하는 회절노광영역(64b)과, 포토레지스트를 남게두는 차단영역(64a)으로 구성된다.
도 11c를 참조하면, 포토레지스트(62a)를 노광 현상하여 포토레지스트 패턴(62b)이 형성된다. 포토레지스트 패턴(62b)은 광을 차단하는 영역은 가장 두껍게 형성되고, 광을 일부만 차단하는 회절노광의 영역은 상대적으로 얇게 형성되며, 광을 투과하는 영역은 완전히 제거되어 금속막(37)의 표면이 노출된다. 즉, 마스크의 패턴 형상에 따라 포토레지스트 패턴의 두께를 위치마다 다르게 조정할 수 있다.
도 11d를 참조하면, 포토레지스트 패턴(62b)이 형성된 기판을 에천트에 노출시켜 소스/드레인금속층(37)을 습식식각한다. 소스/드레인금속층(37)이 식각 완료되는 시점에서 상대적으로 얇게 형성된 포토레지스트 패턴(62b)의 중앙부는 가스 에싱에 의하여 동시에 제거되고 패턴된 소스/드레인금속층(37) 중앙부 표면이 노출된다.
도 11e를 참조하면, 소스/드레인금속층(37)을 마스크로 하여 반도체층(44,46)을 건식식각한다. 포토레지스트 패턴(62c)을 마스크로 하여 노출된 소스/드레인 금속층의 중앙부와 오믹접촉층의 중앙부를 식각하여 양쪽으로 분리한다.
도 11f를 참조하면, 소스/드레인 금속층(37)과 반도체층(44,46)의 언더컷을 방지하기 위해 애싱공정을 이용하여 포토레지스트패턴(62c)을 축소하여 남아있는 포토레지스트 패턴(62d)을 마스크로 소스/드레인금속층(37)과 반도체층(44,46)의 오믹접촉층(46)을 습식식각하여 활성층(44)이 소스/드레인금속층(37)보다 1~1.5㎛더 넓게 패터닝된다. 노출된 소스 및 드레인금속층(37) 및 오믹접촉층(46)을 건식식각함으로써 활성층(44)보다 작게 패터닝되는 데이터라인(32), 소스 및 드레인전극(38,40)이 형성된다.
도 11g를 참조하면, 게이트절연층(42)상에 제3 마스크를 이용하여 보호층(48)이 형성된다. 보호층(48)은 데이터라인(32), 소스 및 드레인전극(38,40)을 덮도록 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물을 증착하여 보호층(48)이 형성된다. 보호층(48)을 포토리쏘그래피방법으로 패터닝하여드레인전극(40)을 노출시키는 접촉홀(50)이 형성된다.
도 11h를 참조하면, 보호층(48)상에 제4 마스크를 이용하여 화소전극(48)이 형성된다.
보호층(48)상에 투명전도성물질인 ITO, IZO 또는 ITZO을 증착한 후 패터닝하여 보호층(48)상의 TFT와 대응되는 부분을 제외한 부분에 화소전극(52)이 형성된다. 화소전극(52)은 접촉홀(48)을 통해 드레인전극(40)와 전기적으로 접촉된다.
상술한 바와 같이 본 발명의 제1 및 제2 실시 예로 데이터라인과 절연되게 형성되고 광빔의 직경보다 큰 선폭을 갖도록 적어도 하나의 돌출부를 가지며 리페어시 광빔 조사에 의해 데이터라인과 전기적으로 접속되는 리페어패턴을 보였으나, 본 발명의 또 다른 실시 예로 게이트라인과 절연되게 형성되고 광빔의 직경보다 큰 선폭을 갖도록 적어도 하나의 돌출부를 가지며 리페어시 광빔 조사에 의해 게이트라인과 전기적으로 접속되는 리페어패턴을 형성할 수도 있다.
자세히 설명하면, 기판(31) 상에 게이트금속층을 증착하고 패터닝하여 게이트라인(34)을 형성한 후, 그 위에 게이트절연막(42)을 전면 도포하게 된다. 게이트절연막(42) 상에 소스 및 드레인전극과 같은 금속으로 리페어패턴(54)을 형성한다. 여기서, 게이트절연막(42) 상에 반도체물질과 리페어패턴금속층을 증착한 후 동시에 패터닝하여 반도체층(44,46)과 리페어패턴(54)을 동시에 형성할 수도 있다. 리페어패턴(54)을 형성한 후, 리페어패턴(54)을 덮도록 보호막(48)을 형성하고 보호막(48) 상에 투명전극물질을 도포하고 패터닝하여 화소전극(52)을 형성한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 리페어패턴에 광빔의 직경보다 큰 선폭을 갖는 돌출부를 형성하여 레이저에 의한 리페어공간이 넓어져 리페어의 안정성 및 수율을 높힐 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (17)

  1. 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터를 포함하는 액정표시장치에 있어서,
    상기 데이터라인 및 게이트라인 중 적어도 어느 하나의 신호배선을 따라 절연되어 형성되고 리페어시 광빔 조사에 의해 상기 신호배선과 전기적으로 접속되며 상기 광빔의 직경보다 큰 폭을 갖는 적어도 하나의 돌출부를 가지는 리페어패턴을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 신호배선과 상기 리페어패턴 사이에 순차적으로 형성되는 절연층과 반도체층을 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 신호배선은 상기 데이터라인이며,
    상기 반도체층은 상기 데이터라인보다 1~1.5㎛정도 폭이 넓은 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 신호배선을 따라 형성되는 상기 리페어패턴의 제2 폭은 상기 신호배선의 폭이하로 형성되며 돌출부를 포함하는 상기 리페어패턴의 제1 폭은 상기 리페어패턴의 제2 폭보다 크게 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 리페어패턴은 상기 게이트라인과 상기 데이터라인의 비교차부에 형성되는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    블랙매트릭스를 더 가지며, 상기 블랙매트릭스는 상기 리페어패턴과 대응되게 적어도 하나의 돌출부를 가지도록 형성되며, 상기 화소전극은 상기 리페어패턴과 인접한 부분이 상반된 오목한 형상으로 형성되는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 리페어패턴은 적어도 두 개의 돌출부를 갖도록 형성되는 것을 특징으로 하는 액정표시장치.
  8. 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과,액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터를 포함하는 액정표시장치의 제조방법에 있어서,
    상기 데이터라인 및 게이트라인 중 적어도 어느 하나의 신호배선을 따라 절연되어 형성되고 광빔의 직경보다 큰 폭을 갖는 적어도 하나의 돌출부를 가지며 리페어시 광빔 조사에 의해 상기 신호배선과 전기적으로 접속되는 리페어패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 8 항에 있어서,
    기판 상에 상기 리페어패턴, 상기 게이트라인, 게이트전극을 형성하는 단계와,
    상기 기판 상에 게이트절연막을 형성하는 단계와,
    상기 게이트절연막 상에 상기 게이트전극과 부분적으로 중첩되게 반도체층을 형성하는 단계와,
    상기 반도체층 상에 상기 리페어패턴과 상응하여 상기 데이터라인을 형성하는 단계와,
    소스전극 및 드레인전극을 상기 데이터라인의 형성과 동시에 형성하는 단계와,
    상기 게이트절연막 상에 보호층을 형성하는 단계와,
    상기 보호층 상에 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로하는 액정표시장치의 제조방법.
  10. 제 8 항에 있어서,
    기판 상에 상기 게이트라인 및 게이트전극을 형성하는 단계와,
    상기 기판 상에 게이트절연막을 형성하는 단계와,
    상기 게이트절연막 상에 상기 게이트전극과 부분적으로 중첩되게 반도체층을 형성하는 단계와,
    상기 반도체층 상에 상기 게이트라인과 상응하여 상기 리페어패턴을 형성하는 단계와,
    상기 리페어패턴의 형성과 동시에 상기 데이터라인, 소스전극 및 드레인전극을 형성하는 단계와,
    상기 게이트절연막 상에 보호층을 형성하는 단계와,
    상기 보호층 상에 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 8 항에 있어서,
    기판 상에 상기 리페어패턴, 상기 게이트라인, 게이트전극을 형성하는 단계와,
    상기 기판 상에 게이트절연막을 형성하는 단계와,
    상기 게이트절연막 상에 반도체재료 및 금속층을 전면 증착하고 동시에 패터닝하여 반도체층, 소스전극, 드레인전극 및 상기 리페어패턴에 상응하는 상기 데이터라인을 형성하는 단계와,
    상기 게이트절연막 상에 보호층을 형성하는 단계와,
    상기 보호층 상에 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 8 항에 있어서,
    기판 상에 상기 게이트라인, 게이트전극을 형성하는 단계와,
    상기 기판 상에 게이트절연막을 형성하는 단계와,
    상기 게이트절연막 상에 반도체재료 및 금속층을 전면 증착하고 동시에 패터닝하여 반도체층, 소스전극, 드레인전극, 상기 데이터라인 및 상기 게이트라인에 상응하는 상기 리페어패턴을 형성하는 단계와,
    상기 게이트절연막 상에 보호층을 형성하는 단계와,
    상기 보호층 상에 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 8 항에 있어서,
    상기 돌출부를 포함하는 상기 신호배선을 따라 형성되는 상기 리페어패턴의 제2 폭은 상기 신호배선의 폭이하로 형성되며 돌출부를 포함하는 상기 리페어패턴의 제1 폭은 상기 리페어패턴의 제2 폭보다 크게 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 8 항에 있어서,
    상기 리페어패턴은 상기 게이트라인 및 상기 데이터라인의 비교차부에 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 8 항에 있어서,
    블랙매트릭스를 형성하는 단계와,
    상기 블랙매트릭스는 상기 리페어패턴과 대응되게 적어도 하나의 돌출부를 가지도록 형성되며, 상기 화소전극은 상기 리페어패턴과 인접한 부분이 상반된 오목한 형상으로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 8 항에 있어서,
    상기 리페어패턴은 적어도 두 개의 돌출부를 갖도록 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 11 항 또는 제 12 항 중 어느 하나에 있어서,
    상기 반도체층은 상기 데이터라인을 따라 라인 형태로 형성되고 상기 데이터라인보다 1~1.5㎛정도 폭이 넓은 것을 특징으로 하는 액정표시장치의 제조방법.
KR10-2001-0017820A 2001-04-04 2001-04-04 액정표시장치 및 그 제조방법 KR100430084B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0017820A KR100430084B1 (ko) 2001-04-04 2001-04-04 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0017820A KR100430084B1 (ko) 2001-04-04 2001-04-04 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020078010A true KR20020078010A (ko) 2002-10-18
KR100430084B1 KR100430084B1 (ko) 2004-05-03

Family

ID=27699826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0017820A KR100430084B1 (ko) 2001-04-04 2001-04-04 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100430084B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482165B1 (ko) * 2002-10-21 2005-04-14 엘지.필립스 엘시디 주식회사 리페어패턴을 포함하는 액정표시장치용 어레이기판과 그제조방법
US7253850B2 (en) * 2002-12-31 2007-08-07 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having redundancy repair pattern and method of forming and using the same
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
CN100374941C (zh) * 2003-04-07 2008-03-12 友达光电股份有限公司 画素结构
KR100885804B1 (ko) * 2002-12-30 2009-02-26 엘지디스플레이 주식회사 박막 트랜지스터 액정표시장치 및 그 제조방법
KR100906830B1 (ko) * 2008-03-05 2009-07-08 하이디스 테크놀로지 주식회사 액정표시장치
US11900895B2 (en) 2020-05-21 2024-02-13 Samsung Display Co., Ltd. Display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923701B1 (ko) 2002-12-31 2009-10-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282007A (ja) * 1998-03-27 1999-10-15 Toshiba Corp 液晶表示装置
KR100318539B1 (ko) * 1999-03-24 2001-12-22 윤종용 액정 표시 장치용 박막 트랜지스터 기판
KR100623978B1 (ko) * 1999-07-13 2006-09-13 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100686235B1 (ko) * 2000-05-04 2007-02-22 삼성전자주식회사 액정 표시 장치용 기판

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482165B1 (ko) * 2002-10-21 2005-04-14 엘지.필립스 엘시디 주식회사 리페어패턴을 포함하는 액정표시장치용 어레이기판과 그제조방법
KR100885804B1 (ko) * 2002-12-30 2009-02-26 엘지디스플레이 주식회사 박막 트랜지스터 액정표시장치 및 그 제조방법
US7253850B2 (en) * 2002-12-31 2007-08-07 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having redundancy repair pattern and method of forming and using the same
CN100374941C (zh) * 2003-04-07 2008-03-12 友达光电股份有限公司 画素结构
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
CN1605918B (zh) * 2003-10-11 2011-01-26 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
USRE43819E1 (en) 2003-10-11 2012-11-20 Lg Display Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR100906830B1 (ko) * 2008-03-05 2009-07-08 하이디스 테크놀로지 주식회사 액정표시장치
US11900895B2 (en) 2020-05-21 2024-02-13 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR100430084B1 (ko) 2004-05-03

Similar Documents

Publication Publication Date Title
KR100456151B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7863120B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
US20100328567A1 (en) Liquid crystal display device and method of fabricating the same
US7777228B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
US7125757B2 (en) Method of manufacturing an array substrate for a liquid crystal display device
KR20030080373A (ko) 액정표시장치용 어레이기판과 그 제조방법
US7525624B2 (en) Liquid crystal display device and fabricating method thereof
KR20070012081A (ko) 박막 트랜지스터 기판의 제조 방법
US6940567B2 (en) Liquid crystal display device having reduced optical pumping current and method of fabricating the same
US20070001170A1 (en) Thin film transistor substrate and fabricating method thereof
KR100799463B1 (ko) 액정표시장치 및 그 제조방법
KR20040022938A (ko) 액정표시소자의 제조방법
KR100493435B1 (ko) 액정표시소자 및 그 제조방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR100430084B1 (ko) 액정표시장치 및 그 제조방법
US7456910B2 (en) Liquid crystal display device and fabricating method thereof
US8125585B2 (en) Liquid crystal display device and fabricating method thereof
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20040026004A (ko) 액정표시소자 및 그 제조방법
KR100754125B1 (ko) 액정 표시장치의 제조방법
US7280168B2 (en) Liquid crystal display and fabricating method thereof
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20030077372A (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR100696265B1 (ko) 액정표시장치 및 그 제조방법과 이를 이용한액정표시장치의 리페어방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee