KR20040022938A - 액정표시소자의 제조방법 - Google Patents
액정표시소자의 제조방법 Download PDFInfo
- Publication number
- KR20040022938A KR20040022938A KR1020020054536A KR20020054536A KR20040022938A KR 20040022938 A KR20040022938 A KR 20040022938A KR 1020020054536 A KR1020020054536 A KR 1020020054536A KR 20020054536 A KR20020054536 A KR 20020054536A KR 20040022938 A KR20040022938 A KR 20040022938A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- forming
- substrate
- layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 31
- 238000004519 manufacturing process Methods 0.000 title description 12
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000002161 passivation Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 230000001681 protective effect Effects 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 11
- 238000000206 photolithography Methods 0.000 claims description 8
- 238000003860 storage Methods 0.000 abstract description 40
- 239000003990 capacitor Substances 0.000 abstract description 26
- 239000010410 layer Substances 0.000 description 73
- 239000011810 insulating material Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 2
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 스토리지캐패시터의 용량값을 증대시킬 수 있는 액정표시소자의 제조방법에 관한 것이다.
본 발명에 따른 액정표시소자의 제조방법은 게이트라인과 데이터라인이 교차되는 영역에 박막트랜지스터를 형성하는 단계와, 박막트랜지스터가 형성된 기판을 덮도록 보호막을 형성하는 단계와, 보호막을 부분노광마스크를 이용하여 선택적으로 제거하여 관통홀을 형성함과 동시에 드레인접촉홀을 형성하는 단계와, 관통홀 및 드레인접촉홀을 통해 각각 게이트절연막 및 박막트랜지스터의 드레인전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 액정표시소자에 관한 것으로, 특히 스토리지캐패시터의 용량값을 증대시킬 수 있는 액정표시소자의 제조방법에 관한 것이다.
통상의 액정표시소자는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor; TFT)에 접속되게 된다. 화소전극은 박막 트랜지스터를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동하게 된다.
도 1 및 도 2를 참조하면, 액정표시소자는 데이터라인(4)과 게이트라인(2)의 교차부에 위치하는 TFT(TP)와, TFT(TP)의 드레인전극(10)에 접속되는 화소전극(22)과, 화소전극(22)과 게이트라인(2)과의 중첩부분에 위치하는 스토리지 캐패시터(SP)를 구비한다.
TFT(TP)는 게이트라인(2)에 접속된 게이트전극(6), 데이터라인(4)에 접속된 소스전극(8) 및 드레인접촉홀(20)을 통해 화소전극(22)에 접속된 드레인전극(10)으로 이루어진다. 또한, TFT(TP)는 게이트전극(6)에 공급되는 게이트전압에 의해 소스전극(8)과 드레인전극(10)간에 채널을 형성하기 위한 반도체층(14,16)을 더 구비한다. 이러한 TFT(TP)는 게이트라인(2)으로부터의 게이트신호에 응답하여 데이터라인(4)으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다.
화소전극(22)은 데이터라인(4)과 게이트라인(2)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명무기도전물질로 이루어진다. 이 화소전극(22)은 드레인접촉홀(20)을 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(1)과 상부기판(도시하지 않음) 사이에 위치하는 액정은 유전율이방성에 의해 회전하게 된다. 이에 따라, 광원으로부터 화소전극(22)을 경유하여 공급되는 광을 상부기판 쪽으로 투과되게 한다.
스토리지 캐패시터(SP)는 화소전극(22)의 전압변동을 억제하는 역할을 하게된다. 이러한 스토리지 캐패시터(SP)는 게이트라인(2)과, 게이트절연막(12)을 사이에 두고 스토리지전극(24)으로 형성된다. 이 스토리지전극(24)은 보호막(18) 상에 형성된 스토리지접촉홀(26)을 통해 화소전극(22)과 전기적으로 접속된다.
이러한 액정표시소자의 제조방법은 도 3a 내지 도 3e를 결부하여 설명하기로 한다.
먼저, 하부기판(1) 상에 게이트금속층을 증착한 후 패터닝함으로써 도 3a에 도시된 바와 같이 게이트라인(2) 및 게이트전극(6)이 형성된다. 게이트라인(2) 및 게이트전극(6)이 형성된 하부기판(1) 상에 제1 절연물질을 증착하여 게이트절연막(12)이 형성된다. 이 게이트절연막(12) 상에 제1 및 제2 반도체물질을 증착한 후 패터닝함으로써 활성층(14) 및 오믹접촉층(16)이 형성된다. 그런 다음, 게이트절연막(12) 상에 데이터금속층을 증착한 후 패터닝함으로써 데이터라인(4), 스토리지전극(24), 소스전극(8) 및 드레인전극(10)이 형성된다. 이후, 제2 절연물질을 증착하여 보호층(18)을 형성한 후, 보호층(18)을 관통하는 드레인접촉홀(20) 및 스토리지접촉홀(26)이 형성된다. 보호층(18)이 형성된 하부기판(1) 상에 투명전도성물질을 증착한 후 패터닝함으로써 화소전극(22)이 형성된다.
상술한 구조의 액정표시소자에 있어서, 스토리지캐패시터(SP)는 게이트절연막(12)을 사이에 두고 마주보도록 형성되는 스토리지전극(24)과 게이트라인(2)으로 형성된다. 이 경우, 스토리지캐패시터를 형성하기 위해 별도의 스토리지전극(24)을 형성하여야 하므로 상대적으로 공정이 복잡해져 패턴불량이 발생할 확률이 높다.
이러한 문제점을 해결하기 위해 도 4a 및 도 4b에 도시된 바와 같이 게이트절연막(12) 및 보호막(18)을 사이에 두고 마주보는 게이트라인(2)과 화소전극(22)으로 스토리지캐패시터를 형성하게 된다. 이 경우, 별도의 스토리지전극(24)을 형성하지 않아도 되므로 패턴불량이 발생할 확률을 줄일 수 있는 장점이 있다.
그러나, 게이트절연막(12)을 사이에 두고 마주보는 게이트라인(2)과 스토리지전극(24)으로 스토리지캐패시터를 형성할 때보다 게이트절연막(12) 및 보호막(18)을 사이에 두고 마주보는 게이트라인(2)과 화소전극(22)으로 스토리지캐패시터를 형성할 때 전극(2,22)간의 거리가 상대적으로 멀다. 이에 따라, 전극(2,22)간의 거리에 반비례하는 스토리지캐패시터의 용량값이 작아지는 문제점이 있다. 특히, 개구율을 높이기 위해 도 4b에 도시된 바와 같이 유기절연물질로 보호막(18)을 형성할 경우, 도 4a에 도시된 바와 같이 무기절연물질로 보호막(18)을 형성할 때보다 보호막(18)의 유전율이 상대적으로 낮음과 동시에 보호막(18)의 두께가 상대적으로 두껍기 때문에 유전율에 비례함과 동시에 거리가 반비례하는 스토리지캐패시터(SP)의 용량값이 더욱 더 작아지는 문제점이 있다.
따라서, 본 발명의 목적은 스토리지캐패시터의 용량값을 증대시킬 수 있는 액정표시소자의 제조방법을 제공하는 것이다.
도 1은 통상의 액정표시소자를 나타내는 평면도.
도 2는 도 1에서 선 "A-A'"를 따라 절취한 액정표시소자를 나타내는 단면도.
도 3a 내지 도 3e는 도 2에 도시된 액정표시소자의 제조방법을 나타내는 단면도.
도 4a 및 도 4b는 스토리지캐패시터의 다른 형태를 나타내는 단면도.
도 5는 본 발명에 따른 액정표시소자를 나타내는 평면도.
도 6은 도 5에서 선"B-B'"를 따라 절취한 액정표시소자를 나타내는 단면도.
도 7a 내지 도 7e는 도 6에 도시된 액정표시소자의 제조방법을 나타내는 단면도.
도 8a 내지 도 8c는 도 7d에 도시된 접촉홀과 관통홀을 형성하기 위한 제조방법을 나타내는 단면도.
<도면의 주요부분에 대한 부호의 간단한 설명>
1,31 : 기판2,32 : 게이트라인
4,34 : 데이터라인6,36 : 게이트전극
8,38 : 소스전극10,40 : 드레인전극
12,42 : 게이트절연막14,44 : 활성층
16,46 : 오믹접촉층18,48 : 보호막
20,50 : 드레인접촉홀22,52 : 화소전극
24 : 스토리지전극26 : 스토리지접촉홀
56 : 관통홀
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자의 제조방법은 게이트라인과 데이터라인이 교차되는 영역에 박막트랜지스터를 형성하는 단계와, 박막트랜지스터가 형성된 기판을 덮도록 보호막을 형성하는 단계와, 보호막을 부분노광마스크를 이용하여 선택적으로 제거하여 관통홀을 형성함과 동시에 드레인접촉홀을 형성하는 단계와, 관통홀 및 드레인접촉홀을 통해 각각 게이트절연막 및 박막트랜지스터의 드레인전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 박막트랜지스터를 형성하는 단계는 게이트라인을 형성함과 동시에 기판 상에 게이트전극을 형성하는 단계와, 게이트전극 및 게이트라인을 덮도록 게이트절연막을 형성하는 단계와, 게이트절연막 상에 반도체층을 형성하는 단계와, 반도체층이 형성된 기판 상에 소스 및 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 드레인접촉홀은 보호막을 관통하여 상기 드레인전극을 노출시키는 것을 특징으로 한다.
상기 부분노광마스크는 전면 노광영역, 차단영역, 그리고 부분 노광영역을 포함하는 것을 특징으로 한다.
상기 액정표시소자의 제조방법은 보호막이 형성된 기판 상에 포토레지스트를 증착하는 단계와, 부분 노광 마스크를 이용한 포토리쏘그래피공정으로 상기 드레인전극 상에 형성된 포토레지스트를 제거함과 동시에 상기 게이트라인 상에 제1 영역을 갖는 포토레지스트패턴과 그 이외의 영역 상에 제2 영역을 갖는 포토레지스트패턴을 형성하는 단계와, 포토레지스트 패턴을 마스크로 하여 상기 드레인전극과 대응되는 보호막을 제거함과 동시에 상기 제1 영역과 대응되는 보호막을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 포토레지스트 패턴에서 제1 영역은 상기 마스크의 부분노광영역에 대응되고, 상기 제2 영역은 차단영역에 대응되는 것을 특징으로 한다.
상기 부분노광영역과 대응되는 보호막의 두께는 상기 차단영역과 대응되는 보호막의 두께의 약 0~70%정도인 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 5 내지 도 8c를 참조하여 상세하게 설명하기로 한다.
도 5 및 도 6을 참조하면, 액정표시소자의 하부기판(31)은 데이터라인(34)과 게이트라인(32)의 교차부에 위치하는 TFT(TP)와, TFT부(TP)의 드레인전극(40)에 접속되는 화소전극(52)과, 화소전극(52)과 이전단의 게이트라인(32)과 중첩부분에 위치하는 스토리지 캐패시터(SP)를 구비한다.
TFT(TP)는 게이트라인(32)에 접속된 게이트전극(36), 데이터라인(34)에 접속된 소스전극(38) 및 드레인접촉홀(50)을 통해 화소전극(52)에 접속된 드레인전극(40)으로 이루어진다. 또한, TFT(TP)는 게이트전극(36)에 공급되는 게이트전압에 의해 소스전극(38)과 드레인전극(40)간에 채널을 형성하기 위한 반도체층(44,46)을 더 구비한다. 이러한 TFT(TP)는 게이트라인(32)으로부터의 게이트신호에 응답하여 데이터라인(34)으로부터의 데이터신호를 선택적으로 화소전극(52)에 공급한다.
화소전극(52)은 데이터라인(34)과 게이트라인(32)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명무기도전물질로 이루어진다. 이 화소전극(52)은 드레인접촉홀(50)을 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(31)과 상부기판(도시하지 않음) 사이에 위치하는 액정은 유전율이방성에 의해 회전하게 된다. 이에 따라, 광원으로부터 화소전극(52)을 경유하여 공급되는 광을 상부기판 쪽으로 투과되게 한다.
스토리지 캐패시터(SP)는 화소전극(52)의 전압변동을 억제하는 역할을 하게 된다. 이러한 스토리지 캐패시터(SP)는 이전단 게이트라인(32)과, 이전단 게이트라인(32)과 게이트절연막(42)을 사이에 두고 형성되는 화소전극(52)으로 이루어진다.
화소전극(52)은 보호막(48)을 관통하는 관통홀(56)을 통해 게이트절연막(42)과 접촉된다.
이에 따라, 스토리지캐패시터(SP)는 게이트절연막(42) 사이에 두고 게이트라인(32)과 화소전극(52)으로 이루어진다. 이러한, 종래 스토리지캐패시터와 같이 스토리지캐패시터(SP)의 용량값을 증대시키기 위한 별도의 스토리지전극을 필요로 하지 않음에 따라 공정이 단순해진다. 즉, 종래 별도의 스토리지전극을 형성함으로써 발생되는 패턴불량의 발생확률이 줄어든다.
이와 같이, 스토리지캐패시터(SP)를 게이트절연막(42)을 사이에 두고 이전단 게이트라인(32)과 화소전극(52)으로 형성함으로써 스토리지캐패시터(SP)의 용량값이 상대적으로 증가된다.
도 7a 내지 도 7e는 도 6에 도시된 액정표시소자의 제조방법을 나타내는 도면이다.
도 7a를 참조하면, 기판(31) 상에 게이트라인(32) 및 게이트전극(36)이 형성된다.
이를 위해, 기판(31) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트금속층이 증착된다. 게이트금속층으로는 알루미늄(Al) 또는 알루미늄 합금 등이 이용된다. 이어서, 제1 마스크(도시하지 않음)를 이용하여 게이트금속층이 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 하부기판(31) 상에 게이트라인(32) 및 게이트전극(36)이 형성된다.
도 7b를 참조하면, 게이트라인(32) 및 게이트전극(36)이 형성된 기판(31) 상에 게이트절연막(42), 활성층(44) 및 오믹접촉층(46)이 형성된다.
이를 위해, 게이트라인(32) 및 게이트전극(36)이 형성된 기판(31) 상에 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등이 증착됨으로써 게이트절연막(42)이 형성된다. 이 게이트절연막(42) 상에는 제1 및 제2 반도체층이 화학기상증착(Chemical Vapor Deposition) 방법으로 연속 증착된다. 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘으로 형성되며, 제2 반도체층은 N형 또는 P형의불순물이 도핑된 비정질실리콘으로 형성된다. 이어서, 제2 마스크(도시하지 않음)을 이용하여 제1 및 제2 반도체층이 건식식각(Dry Etching) 공정을 포함하는 포토리쏘그래피 방법으로 패터닝됨으로써 활성층(44) 및 오믹접촉층(46)이 형성된다.
도 7c를 참조하면, 활성층(44) 및 오믹접촉층(46)이 형성된 하부기판(31) 상에 데이터라인(34), 소스 및 드레인전극(38,40)이 형성된다.
이를 위해, 활성층(44) 및 오믹접촉층(46)이 형성된 하부기판(31) 상에 CVD방법 또는 스퍼터링(sputtering) 등의 증착방법으로 데이터금속층이 증착된다. 데이터금속층으로는 크롬(Cr) 또는 몰리브덴(Mo)등으로 형성된다. 이어서, 제3 마스크(도시하지 않음)을 이용하여 데이터금속층이 습식식각 공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 데이터라인(34), 소스전극(38) 및 드레인전극(40)이 형성된다. 그 다음, 소스전극(38)과 드레인전극(40) 사이로 노출된 오믹접촉층(46)이 건식식각 공정으로 제거되어 소스전극(38)과 드레인전극(40)을 분리시킨다. 오믹접촉층(46)이 일부 제거됨으로써 활성층(44)에서 소스 및 드레인전극(38,40)사이의 게이트전극(36)과 대응하는 부분은 채널이 된다.
도 7d를 참조하면, 소스전극(38) 및 드레인전극(40)이 형성된 하부기판(31)상에 보호막(48)이 형성된다.
이를 위해, 소스전극(38) 및 드레인전극(40)이 형성된 하부기판(31)상에 절연물질이 증착됨으로써 보호막(48)이 형성된다. 보호막(48)은 아크릴(Acryl)계 유기화합물, BCB(benzocyclobutane), PFCB(perfluorocyclobutane) 등의 유기 절연물질, 또는 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기절연물질로 형성된다. 이어서, 제4 마스크(도시하지 않음)을 이용하여 보호막(48)이 식각공정을 포함하는 포토리쏘그래피공정으로 패터닝됨으로써 드레인접촉홀(50) 및 관통홀(56)이 형성된다.
드레인접촉홀(50)은 보호층(48)을 관통하여 드레인전극(40)의 일부가 노출되도록 형성된다. 관통홀(56)은 보호층(48)을 관통하여 게이트라인(32)과 중첩되는 영역의 게이트절연막(42)의 일부가 노출되도록 형성된다. 이러한 관통홀(56)과 드레인접촉홀(50)을 형성하기 위한 공정은 추후에 상세히 설명하기로 한다.
도 7e를 참조하면, 보호막(48)이 형성된 하부기판(31) 상에 화소전극(52)이 형성된다.
이를 위해, 보호막(48) 상에 스퍼터링(sputtering) 등과 같은 증착방법으로 투명전도성물질이 증착된다. 투명전도성물질은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-징크-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : ITZO) 등이 이용된다. 이어서, 제5 마스크(도시하지 않음)를 이용하여 투명전도성물질이 식각공정을 포함하는 포토리쏘그래피 공정으로 패터닝됨으로써 화소전극(52)이 형성된다.
화소전극(52)은 보호막(48)을 관통하는 드레인접촉홀(50)을 통해 드레인전극(40)과 전기적으로 접속된다. 또한, 화소전극(52)은 보호막(48)을 관통하는 관통홀(56)을 통해 게이트절연막(42)과 접속되어 게이트절연막(42)을 사이에 두고 형성되는 게이트라인(32)과 함께 스토리지캐패시터(SP)를 형성한다.
도 8a 내지 도 8c는 도 7d에 도시된 접촉홀과 관통홀을 형성하기 위한 제조방법을 나타내는 도면이다.
도 8a를 참조하면, 보호막(48)이 형성된 하부기판(31) 상에 포토레지스트(60)를 전면 도포한다. 그런 다음, 하부기판(31) 상에 반투과마스크 또는 회절마스크인 제4 마스크(68)가 정렬된다. 여기서, 제4 마스크(68)는 투명한 마스크기판(62)의 부분노광영역(S3)에 형성되는 부분투과층(64)과, 차단영역(S1)에 형성되는 차단층(66)을 구비한다. 그리고, 제4 마스크(68)는 전면 노광영역(S2)에서 투명한 마스크기판(62)이 그대로 노출되게 형성된다.
도 8b를 참조하면, 제4 마스크(68)를 이용한 포토리쏘그래피공정에 의해 제4 마스크(68)의 전면 노광영역(S2)을 통해 전면 노광된 포토레지스트는 모두 제거되고, 차단영역(S1)과 부분노광영역(S3)을 통해 노광되지 않거나 부분 노광된 포토레지스트패턴(70)이 형성된다. 특히, 포토레지스트패턴(70)에서 제4 마스크(68)의 차단층(66)에 의해 노광되지 않은 제1 포토레지스트패턴(70a)은 제1 높이를 갖도록 형성되며, 제4 마스크(68)의 부분투과층(64)에 의해 부분 노광된 제2 포토레지스트패턴(70b)은 제1 높이보다 상대적으로 낮은 제2 높이를 갖도록 형성된다.
도 8c를 참조하면, 포토레지스트패턴(70)을 마스크로 이용한 건식식각공정으로 보호막(48)이 패터닝된다. 이에 따라, 보호막(48)을 관통하는 드레인접촉홀(50)과 관통홀(56)이 형성된다.
드레인접촉홀(50) 형성시 보호막(48)은 건식식각가스에 반응하는 반면에 드레인전극(40)은 반응하지 않기 때문에 보호막(48)은 식각되어 드레인전극(40)을 노출시키게 된다. 또한, 관통홀(56) 형성시 보호막(48)과 게이트절연막(42)은 건식식각가스에 반응을 하지만, 관통홀(56)을 형성하기 위한 포토레지스트패턴(70b)의 두께가 상대적으로 얇기 때문에 게이트절연막(42)은 식각되지 않고 보호막(48)만이 선택적으로 식각된다.
여기서, 제4 마스크(68)의 차단층(66)이 위치하는 TFT를 덮도록 형성되는 보호막(48)이 약 100%정도의 두께가 남도록 형성되면, 제4 마스크의 부분투과층(64)에 위치하는 게이트라인(32)과 중첩되는 보호막(48)은 약 0~70%정도의 두께가 남도록 패터닝된다.
이 후, 스트립공정으로 보호막(48), 소스 및 드레인전극(38,40)에 잔존하는 포토레지스트패턴(70)이 제거된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자의 제조방법에 의하면, 스토리지캐패시터를 게이트절연막을 사이에 두고 화소전극과 게이트라인으로 형성된다. 이 때, 회절마스크나 반투과마스크를 이용하여 화소전극과 게이트라인 사이에 형성되는 보호막과 게이트절연막 중 보호막만을 패터닝함으로써 화소전극과 게이트라인 사이에는 게이트절연막이 남게 된다. 이와 같이, 화소전극과 게이트라인 사이에 형성되는 절연막의 두께를 회절노광기술을 이용하여 선택적으로 줄일 수 있어 스토리지캐패시터의 용량값을 최대화할 수 있다. 또한, 별도의 스토리지전극을 형성하지 않기 때문에 패턴 불량 발생 확률을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (7)
- 게이트라인과 데이터라인이 교차되는 영역에 박막트랜지스터를 형성하는 단계와,상기 박막트랜지스터가 형성된 기판을 덮도록 보호막을 형성하는 단계와,상기 보호막을 부분노광마스크를 이용하여 선택적으로 제거하여 관통홀을 형성함과 동시에 드레인접촉홀을 형성하는 단계와,상기 관통홀 및 드레인접촉홀을 통해 각각 게이트절연막 및 박막트랜지스터의 드레인전극과 접촉되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서,상기 박막트랜지스터를 형성하는 단계는상기 게이트라인을 형성함과 동시에 기판 상에 게이트전극을 형성하는 단계와,상기 게이트전극 및 게이트라인을 덮도록 게이트절연막을 형성하는 단계와,상기 게이트절연막 상에 반도체층을 형성하는 단계와,상기 반도체층이 형성된 기판 상에 소스 및 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 2 항에 있어서,상기 드레인접촉홀은 상기 보호막을 관통하여 상기 드레인전극을 노출시키는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 3 항에 있어서,상기 부분노광마스크는 전면 노광영역, 차단영역, 그리고 부분 노광영역을 포함하는 것을 특징으로 하는 액정표시소자의 제조 방법.
- 제 4 항에 있어서,상기 관통홀과 드레인접촉홀을 형성하는 단계는상기 보호막이 형성된 기판 상에 포토레지스트를 증착하는 단계와,상기 부분 노광 마스크를 이용한 포토리쏘그래피공정으로 상기 드레인전극 상에 형성된 포토레지스트를 제거함과 동시에 상기 게이트라인 상에 제1 영역을 갖는 포토레지스트패턴과 그 이외의 영역 상에 제2 영역을 갖는 포토레지스트패턴을 형성하는 단계와,상기 포토레지스트 패턴을 마스크로 하여 상기 드레인전극과 대응되는 보호막을 제거함과 동시에 상기 제1 영역과 대응되는 보호막을 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 5 항에 있어서,상기 포토레지스트 패턴에서상기 제1 영역은 상기 마스크의 부분노광영역에 대응되고, 상기 제2 영역은 차단영역에 대응되는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 4 항에 있어서,상기 부분노광영역과 대응되는 보호막의 두께는 상기 차단영역과 대응되는 보호막의 두께의 약 0~70%정도인 것을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020054536A KR100886241B1 (ko) | 2002-09-10 | 2002-09-10 | 액정표시소자의 제조방법 |
| US10/612,977 US6853405B2 (en) | 2002-09-10 | 2003-07-07 | Method of fabricating liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020054536A KR100886241B1 (ko) | 2002-09-10 | 2002-09-10 | 액정표시소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040022938A true KR20040022938A (ko) | 2004-03-18 |
| KR100886241B1 KR100886241B1 (ko) | 2009-02-27 |
Family
ID=31987346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020054536A KR100886241B1 (ko) | 2002-09-10 | 2002-09-10 | 액정표시소자의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6853405B2 (ko) |
| KR (1) | KR100886241B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101308459B1 (ko) * | 2007-04-19 | 2013-09-16 | 엘지디스플레이 주식회사 | 박막트랜지스터기판 및 그 제조방법 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100928490B1 (ko) * | 2003-06-28 | 2009-11-26 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조 방법 |
| KR100556701B1 (ko) * | 2003-10-14 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101086477B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 제조 방법 |
| KR101085139B1 (ko) * | 2004-12-03 | 2011-11-21 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR20060121370A (ko) * | 2005-05-24 | 2006-11-29 | 삼성전자주식회사 | 액정표시장치의 제조방법과 이에 의한 액정표시장치 |
| KR101141534B1 (ko) * | 2005-06-29 | 2012-05-04 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100957614B1 (ko) * | 2005-10-17 | 2010-05-13 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| KR100818887B1 (ko) * | 2005-12-14 | 2008-04-02 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 제조 방법 |
| TWI294185B (en) * | 2006-04-14 | 2008-03-01 | Au Optronics Corp | Manufacturing method of a pixel structure |
| KR101226594B1 (ko) * | 2006-05-15 | 2013-01-28 | 삼성디스플레이 주식회사 | 어레이 기판의 제조방법 및 이를 이용한 표시패널의제조방법 |
| KR101244898B1 (ko) | 2006-06-28 | 2013-03-19 | 삼성디스플레이 주식회사 | 유기 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101265217B1 (ko) * | 2006-07-20 | 2013-05-23 | 삼성디스플레이 주식회사 | 유기 박막트랜지스터 기판 및 그 제조방법 |
| KR20080021994A (ko) * | 2006-09-05 | 2008-03-10 | 삼성전자주식회사 | 표시 패널 및 이의 제조 방법 |
| KR101411680B1 (ko) | 2008-04-17 | 2014-06-25 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CN102944975B (zh) * | 2012-10-26 | 2014-06-11 | 京东方科技集团股份有限公司 | 一种掩膜板及其制造方法，阵列基板的制造方法 |
| CN104752344A (zh) * | 2015-04-27 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| US10139663B2 (en) * | 2015-05-29 | 2018-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Input/output device and electronic device |
| CN105931995B (zh) * | 2016-04-29 | 2018-11-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法 |
| CN106094366B (zh) * | 2016-08-23 | 2019-02-01 | 深圳市华星光电技术有限公司 | Ips型阵列基板的制作方法及ips型阵列基板 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1048664A (ja) * | 1996-07-19 | 1998-02-20 | Lg Electron Inc | 液晶表示装置及びその製造方法 |
| KR100500684B1 (ko) * | 1999-12-29 | 2005-07-12 | 비오이 하이디스 테크놀로지 주식회사 | ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법 |
| JP2001324725A (ja) * | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| KR100372579B1 (ko) * | 2000-06-21 | 2003-02-17 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100751185B1 (ko) * | 2000-08-08 | 2007-08-22 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100789074B1 (ko) * | 2000-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 제조방법 |
-
2002
- 2002-09-10 KR KR1020020054536A patent/KR100886241B1/ko active IP Right Grant
-
2003
- 2003-07-07 US US10/612,977 patent/US6853405B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101308459B1 (ko) * | 2007-04-19 | 2013-09-16 | 엘지디스플레이 주식회사 | 박막트랜지스터기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100886241B1 (ko) | 2009-02-27 |
| US6853405B2 (en) | 2005-02-08 |
| US20040048407A1 (en) | 2004-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100456137B1 (ko) | 액정표시장치의 어레이 기판 및 그의 제조방법 | |
| KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
| KR101126396B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US7170571B2 (en) | Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof | |
| KR20030082651A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20040095045A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101127836B1 (ko) | 박막트랜지스터 기판의 제조 방법 | |
| US20090091699A1 (en) | Liquid crystal display device and fabricating method thereof | |
| KR100870522B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20040016489A (ko) | 액정표시소자 및 그 제조방법 | |
| US8158470B2 (en) | Thin film transistor substrate and method of manufacturing thereof | |
| KR20020074701A (ko) | 액정표시장치 및 그 제조방법 | |
| US6958788B2 (en) | Liquid crystal display device and method of fabricating the same | |
| KR20050060963A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| KR101159388B1 (ko) | 액정표시소자와 그 제조 방법 | |
| KR100773239B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100799465B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20050035684A (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR20050035645A (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100625030B1 (ko) | 액정표시소자의 제조방법 | |
| KR20080001990A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20040061206A (ko) | 액정표시패널 및 그 제조방법 | |
| KR20080086158A (ko) | 액정표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 11 |