KR20020074701A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020074701A
KR20020074701A KR1020010014650A KR20010014650A KR20020074701A KR 20020074701 A KR20020074701 A KR 20020074701A KR 1020010014650 A KR1020010014650 A KR 1020010014650A KR 20010014650 A KR20010014650 A KR 20010014650A KR 20020074701 A KR20020074701 A KR 20020074701A
Authority
KR
South Korea
Prior art keywords
layer
metal layer
electrode
liquid crystal
barrier metal
Prior art date
Application number
KR1020010014650A
Other languages
English (en)
Other versions
KR100799463B1 (ko
Inventor
조규철
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010014650A priority Critical patent/KR100799463B1/ko
Priority to US10/028,305 priority patent/US7492418B2/en
Publication of KR20020074701A publication Critical patent/KR20020074701A/ko
Application granted granted Critical
Publication of KR100799463B1 publication Critical patent/KR100799463B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 3층 구조의 버스라인에서 최하층의 과식각을 방지할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치는 액정셀들이 매트릭스형태로 배열된 액정표시장치에 있어서, 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터와, 상기 박막트랜지스터의 반도체층상에 동일패턴으로 형성되는 제1 배리어금속층을 구비하고, 상기 데이터라인, 소스 및 드레인전극은 주금속층과 제2 배리어금속층으로 구성되는 것을 특징으로 한다.
본 발명에 의하면, 3층 구조의 버스라인 형성시 제1 배리어금속층을 먼저 패터닝하고 주금속층과 제2 배리어금속층을 패터닝하여 최하층의 과식각을 방지할 수 있다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and Fabricating Method Thereof}
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히, 3층 구조의 버스라인에서 최하층금속의 과식각을 방지하는 액정표시장치 및 그 제조방법에 관한 것이다.
액티브 매트릭스 구동방식의 액정표시장치는 스위칭소자로서 박막트랜지스터를 이용하여 자연스로운 동화상을 표시하고 있다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하며, 퍼스널 컴퓨터와 노트북 컴퓨터는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기까지 광범위하게 이용되고 있다.
액정표시장치는 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)로 이루어진 스위칭소자와 기판 사이에 주입되어 입사되는 빛을 투과하거나 반사하는 액정을 제어하는 화소(Pixel)전극을 기본단위로 하는 화소가 종횡으로 배열된 구조를 가진다.
액정표시장치에서 스위칭소자인 TFT와 이에 연결된 화소전극으로 구성된 N×M(여기서, N 및 M은 자연수)개의 단위 화소가 하부기판 상에 매트릭스(Matric) 상태로 배열되고, 이 TFT 게이트전극들과 소스전극들에 신호를 전달하는 N개의 게이트라인과 M개의 데이터라인이 교차되어 형성된다.
도 1은 액정표시장치의 TFT 기판에 대한 평면도이다.
도 2는 도 1에 도시된 액정표시장치를 선 "A-A'"를 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 액정표시장치는 게이트라인(11)과 데이터라인(14)의 교차부에 형성되어진 TFT(T)와, TFT에 접속된 화소전극을 포함하는 하판과, 도시되지 않은 칼라필터 등이 형성된 도시되지 않은 상판과, 상하판 사이에 주입된 도시되지 않은 액정으로 구성된다.
TFT(T)는 게이트라인(11)에서 연장된 게이트전극(3)과, 데이터라인(11)에서 연장된 소스전극(5)과, 화소전극(23)과 접촉홀(19b)에 의해 접속된 드레인전극(7)과, 소스전극(5)과 드레인전극(7)에 접속된 반도체층(15,17)을 구성으로 한다. 게이트라인(11)과 데이터라인(13) 각각의 일측단에는 구동 IC(Integrated Circuit)와 접속되는 게이트패드부(GP)와 데이터패드부(DP) 각각이 형성된다.
게이트라인(11) 및 게이트전극(3)과 게이트패드(25)는 동일한 금속재질이 사용되며, 통상 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터라인(13)은 신호전달 특성이 양호하도록 저항값을 줄이기 위하여 몰리브덴(Mo) 금속으로 이루어진다.
도 3a 내지 도 3e는 도 1에 도시된 액정표시장치의 제조방법을 선 "A-A'"을따라 절단하여 단계적으로 나타내는 단면도이다.
도 3a를 참조하면, 기판(1) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu)/몰리브덴(Mo) 등을 순차적으로 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 기판(1)상에 게이트전극(3), 게이트라인(11) 및 게이트패드(25)를 형성한다.
도 3b를 참조하면, 기판(1) 상에 게이트패드(25) 및 게이트전극(3)을 덮도록 게이트절연막(9), 활성층(15) 및 오믹접촉층(17)이 PECVD(Plasma Enhanced Chemical Vapor Deposition)로 순차적으로 형성된다.
게이트절연막(9)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx)으로 절연물질을 증착하여 형성된다. 활성층(15)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(17)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
오믹접촉층(17) 및 활성층(15)을 식각을 포함하는 포토리쏘그래피방법으로 게이트절연막(9)이 노출되도록 패터닝한다.
도 3c를 참조하면, 게이트절연막(9) 상에 크롬(Cr), 몰리브덴(Mo)등의 금속층이 오믹접촉층(17)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착된다. 증착된 금속(Cr, Mo)은 오믹접촉층(17)과 오믹접촉을 이룬다.
그리고, 금속층(Cr, Mo)을 게이트절연막(9)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 데이터라인(13), 데이터패드(27), 소스 및 드레인전극(5,7)이 형성된다.
소스 및 드레인전극(5,7) 패터닝시 사이의 게이트전극(3)과 대응하는 부분의 오믹접촉층(17)도 패터닝되도록 하여 활성층(15)을 노출시킨다. 활성층(15)의 소스 및 드레인전극(5,7)사이의 게이트전극(3)과 대응하는 부분은 채널이 된다.
도 3d를 참조하면, 게이트절연층(9) 상에 게이트패드(25), 데이터패드(27), 소스 및 드레인전극(5,7)을 덮도록 질화실리콘 또는 산화실리콘 등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop)또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물을 증착하여 보호층(21)이 형성된다.
보호층(21)을 포토리쏘그래피방법으로 패터닝하여 드레인전극(7), 게이트패드(25) 및 데이터패드(27)를 노출시키는 제 1 내지 제 3접촉홀(19a 내지 19c)이 형성된다.
도 3e를 참조하면, 보호층(21) 상에 투명전도성물질인 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함), 인듐-징크-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide) 을 증착한 후 패터닝하여 보호층(21)상의 TFT와 대응되는 부분을 제외한 부분에 화소전극(23) 및 보호전극(29)이 형성된다.
화소전극(23)은 제2 접촉홀(19b)을 통해 드레인전극(7)과 접촉되며, 보호전극(29)은 제1 접촉홀(19a)을 통해 게이트패드(25)와 접촉되며, 제3 접촉홀(19c)을 통해 데이터패드(27)와 전기적으로 접촉된다.
이와 같이, 종래에 소스/드레인전극으로 Cr, MO등의 단층막을 주로 사용하였다. 그러나, 액정표시장치가 고정세로 되어갈수록 TFT의 소스/드레인전극은 제1 금속층(6a)/제2 금속층(6b)/제3층 금속(6c)층의 3층 구조로 형성된다. 제1 및 제3 금속층(6a,6c)은 주로 몰리브덴(Mo)으로 형성되며, 제2 금속층(6b)은 알루미늄(Al) 또는 알루미늄 합금으로 형성된다.
그러나, 도 4에 도시된 바와 같이 3층 구조의 금속층 패터닝시 습식식각방식을 사용하면 에천트내에서 제1 및 제3 금속층(6a,6c)과 제2 금속층(6b)의 전극준위차이(electrode potential)로 제1 및 제3 금속층(6a,6c)이 제2 금속층(6b)보다 이온화하는 경향이 크므로 제1 및 제3 금속층(6a,6c)은 제2 금속층(6b)에 의해 산화되고, 제2 금속층(6b)은 제1 및 제3 금속층(6a,6c)에 의해 환원된다.
이로 인해 제1 내지 제3 금속층(6a 내지 6c)은 제2 금속층보다 언더컷(undercut)이 되어 그 다음에 보호층을 증착하면 반도체층과 반응성이 좋은 제2 금속층(6b)이 내려앉아 접촉이 발생하므로 누설전류의 상승 등 TFT특성저하 및 불량이 발생하는 단점이 있다.
따라서, 본 발명의 목적은 3층 구조의 버스라인에서 최하층의 금속의 과식각을 방지할 수 있는 액정표시장치 및 그 제조방법을 제공하는 데 있다.
도 1은 종래의 액정표시장치를 나타내는 평면도.
도 2는 도 1에 도시된 액정표시장치를 선 "A-A'"를 따라 절취한 액정표시장치를 나타내는 단면도.
도 3a 내지 도 3e는 도 2에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.
도 4는 종래의 3층 구조의 버스라인의 과식각을 나타내는 단면도.
도 5는 본 발명의 실시 예에 따른 액정표시장치를 나타내는 단면도.
도 6a 내지 도 6e는 도 5에 도시된 액정표시장치의 제조방법을 단계적으로 설명하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1,31 : 기판3,33: 게이트전극
5,35 : 소스전극7,37: 드레인전극
9,39 : 게이트절연막11,41 : 게이트라인
13,43 : 데이터라인15,45 : 활성층
17,47 : 오믹접촉층19, 49 : 접촉홀
21,51 : 보호층23,53 : 화소전극
25,55 : 게이트패드27,57 : 데이터패드
상기 목적들을 달성하기 위하여, 본 발명에 따른 액정표시장치는 액정셀들이매트릭스형태로 배열된 액정표시장치에 있어서, 데이터신호가 공급되는 데이터라인과, 스캔신호가 공급되는 게이트라인과, 액정셀을 구동하기 위한 화소전극과, 상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터와, 상기 박막트랜지스터의 반도체층상에 동일패턴으로 형성되는 제1 배리어금속층을 구비하고, 상기 데이터라인, 소스 및 드레인전극은 주금속층과 제2 배리어금속층으로 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트라인, 박막트랜지스터의 게이트전극을 형성하는 단계와, 상기 기판 상에 게이트절연막을 전면 도포하는 단계와, 상기 게이트절연막 상에 반도체층 및 제1 배리어금속층을 동일 패턴으로 형성하는 단계와, 상기 게이트절연막 상에 주금속층 및 제2 배리어금속층의 2층 구조로 이루어진 데이터라인, 소스 및 드레인전극을 형성하는 단계와, 상기 게이트전극과 소스전극 및 드레인전극을 가지는 박막트랜지스터를 덮도록 상기 게이트절연막 상에 보호층을 전면 형성하는 단계와, 상기 드레인전극에 접속되도록 전극물질을 상기 보호층상에 전면 증착한 후에 이를 패터닝하여 화소전극을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 6e를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 액정표시장치의 TFT의 기판에 대한 단면도이다.
도 5를 참조하면, TFT(T)는 게이트라인(41)에서 연장된 게이트전극(33)과, 데이터라인(41)에서 연장된 소스전극(35)과, 화소전극(53)과 접촉홀(49b)에 의해 접속된 드레인전극(37)과, 소스전극(35)과 드레인전극(37)에 접속된 반도체층(45,47)을 구성으로 한다. 게이트라인(41)과 데이터라인(43) 각각의 일측단에는 구동 IC(Integrated Circuit)와 접속되는 게이트패드부(GP)와 데이터패드부(DP) 각각이 형성된다.
게이트라인(41) 및 게이트전극(33)과 게이트패드(55)는 동일한 금속재질이 사용되며, 통상 알루미늄(Al)과 몰리브덴(Mo)이 순차적으로 적층된 구조를 가지고 있다. 데이터패드(57), 데이터라인(44), 소스 및 드레인전극(35,37)은 알루미늄(Al), 알루미늄 합금/몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 티탄(Ti) 등의 2층의 구조로 형성된다.
도 6a 내지 도 6e는 도 5에 도시된 액정표시장치의 제조방법을 나타내는 단면도이다.
도 6a를 참조하면, 기판(31) 상에 스퍼터링(sputtering)등의 방법으로 알루미늄(Al) 또는 구리(Cu)/몰리브덴(Mo) 등을 순차적으로 증착하여 2층 구조의 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 기판(31)상에 게이트라인(41), 게이트전극(33)과 게이트패드(55)가 형성된다.
도 6b를 참조하면, 게이트절연막(39), 활성층(45), 오믹접촉층(47) 및 제1배리어금속층(59a)이 순차적으로 적층된다. 게이트절연막(39), 활성층(45), 오믹접촉층(47) 및 제1 배리어금속층(59a)은 PECVD방법을 이용해 적층되거나 또는, 게이트절연막(39), 활성층(45), 오믹접촉층(47)은 PECVD방법을 증착되고, 제1 배리어금속층(59a)은 스퍼터링방법으로 증착된다.
게이트절연막(39)은 질화실리콘 또는 산화실리콘 등의 절연물질을 게이트전극을 덮도록 전면 증착하여 형성된다. 활성층(45)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 오믹접촉층(47)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다. 제1 배리어금속층(59a)은 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 티탄(Ti)등으로 형성된다.
채널부의 제1 배리어금속층(59a)을 습식식각 후 활성층(45)/오믹접촉층(47)을 건식식각하거나, 활성층(45)/오믹접촉층(47)/제1 배리어금속층(59a)의 3층이 모두 건식식각되거나, 3층이 모두 습식식각으로 형성하여 게이트절연막(39)이 노출되도록 패터닝한다.
도 6c를 참조하면, 게이트절연막(39) 상에 주금속층(59c)과 제2 배리어금속층(59b)이 제1배리어금속층(59a)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 연속적으로 증착된다.
그리고, 주금속층(59c)과 제2 배리어금속층(59b)을 제1 배리어금속층(59a)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 게이트라인(41)과 수직되는 데이터패드(57)와, 소스 및 드레인전극(35,37)이 형성된다. 여기서, 주금속층은 알루미늄(Al) 또는 알루미늄 합금으로 형성되며, 제2 배리어금속층(59b)은 몰리브덴(Mo),크롬(Cr), 텅스텐(W), 티탄(Ti)등으로 형성된다. 제2 배리어금속층(59b)은 제1 배리어금속층(59a)과 동일한 금속으로 형성될 수도 있다.
소스 및 드레인전극(35,37) 패터닝한 후 소스 및 드레인전극(35,37) 사이로 제1 배리어금속층(59a)과 오믹접촉층(47)을 건식식각으로 패터닝하여 활성층(45)이 노출된다. 활성층(45)의 소스 및 드레인전극(35,37)사이의 게이트전극(33)과 대응하는 부분은 채널이 된다.
도 6d를 참조하면, 게이트절연층(39) 상에 데이터패드(57), 소스 및 드레인전극(35,37)과, 기판(31)상에 게이트패드(55)를 덮도록 질화실리콘 또는 산화실리콘 등의 무기절연물질 또는 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane)등의 유전상수가 작은 유기절연물을 증착하여 보호층(51)이 형성된다.
보호층(51)을 포토리쏘그래피방법으로 패터닝하여 드레인전극(37), 게이트패드(55) 및 데이터패드(57)를 노출시키는 제 1 내지 제 3접촉홀(49a,49b,49c)이 형성된다.
도 6e를 참고하면, 보호층(51) 상에 투명한 전도성물질인 ITO, IZO, ITZO을 증착한 후 패터닝하여 보호층(51) 상의 TFT와 대응되는 부분을 제외한 부분에 화소전극(53) 및 보호전극(58)이 형성된다.
보호전극(58)은 제1 접촉홀(49a)을 통해 게이트패드(55)와 접촉되며, 제3 접촉홀(49c)을 통해 데이터패드전극(57)과 접촉된다. 화소전극(53)은 제2 접촉홀(49b)을 통해 드레인전극(37)과 접촉된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 반도체층과 제1 배리어금속층을 같이 패터닝함하고 그 위에 주금속층/제2 배리어금속층을 포함하는 소스 및 드레인전극을 형성함으로써 제1 배리어금속층의 식각을 방지할 수 있게 된다. 이에 따라, 제1 배리어금속층의 과도식각에 의한 주금속층과 반도체층과의 접촉을 방지하여 박막트랜지스터 특성의 저하를 방지할 수 있다. 이 결과, 고정세 액정표시장치의 품질을 향상과 수율을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. 액정셀들이 매트릭스형태로 배열된 액정표시장치에 있어서,
    데이터신호가 공급되는 데이터라인과,
    스캔신호가 공급되는 게이트라인과,
    액정셀을 구동하기 위한 화소전극과,
    상기 스캔신호에 응답하여 상기 데이터신호를 상기 화소전극으로 절환하기 위한 박막트랜지스터와,
    상기 박막트랜지스터의 반도체층상에 동일패턴으로 형성되는 제1 배리어금속층을 구비하고, 상기 데이터라인, 소스 및 드레인전극은 주금속층과 제2 배리어금속층으로 구성되는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 배리어금속층은 몰리브덴(MO), 크롬(Cr), 탄탈(Ta), 텅스텐(W), 티탄(Ti) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 주금속층은 알루미늄(Al) 또는 알루미늄 합금으로 형성되는 것을 특징으로 하는 액정표시장치.
  4. 기판 상에 게이트라인, 박막트랜지스터의 게이트전극을 형성하는 단계와,
    상기 기판 상에 게이트절연막을 전면 도포하는 단계와,
    상기 게이트절연막 상에 반도체층 및 제1 배리어금속층을 동일 패턴으로 형성하는 단계와,
    상기 게이트절연막 상에 주금속층 및 제2 배리어금속층의 2층 구조로 이루어진 데이터라인, 소스 및 드레인전극을 형성하는 단계와,
    상기 게이트전극과 소스전극 및 드레인전극을 가지는 박막트랜지스터를 덮도록 상기 게이트절연막 상에 보호층을 전면 형성하는 단계와,
    상기 드레인전극에 접속되도록 전극물질을 상기 보호층상에 전면 증착한 후에 이를 패터닝하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  5. 제 4 항에 있어서,
    상기 소스 및 드레인전극사이의 제1 배리어금속층과 상기 반도체층에 포함되는 오믹접촉층을 식각하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020010014650A 2001-03-21 2001-03-21 액정표시장치 및 그 제조방법 KR100799463B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010014650A KR100799463B1 (ko) 2001-03-21 2001-03-21 액정표시장치 및 그 제조방법
US10/028,305 US7492418B2 (en) 2001-03-21 2001-12-28 Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010014650A KR100799463B1 (ko) 2001-03-21 2001-03-21 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20020074701A true KR20020074701A (ko) 2002-10-04
KR100799463B1 KR100799463B1 (ko) 2008-02-01

Family

ID=19707200

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010014650A KR100799463B1 (ko) 2001-03-21 2001-03-21 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US7492418B2 (ko)
KR (1) KR100799463B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937173B1 (ko) * 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US9978777B2 (en) 2016-01-11 2018-05-22 Samsung Display Co., Ltd. Display device including thin film transistor array panel and manufacturing method thereof

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
TWI338346B (en) 2002-09-20 2011-03-01 Semiconductor Energy Lab Display device and manufacturing method thereof
TW589663B (en) * 2003-05-12 2004-06-01 Au Optronics Corp Flat panel display and manufacturing method thereof
KR20060064388A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법
KR20070004229A (ko) * 2005-07-04 2007-01-09 삼성전자주식회사 박막트랜지스터기판 및 이의 제조방법
CN100449715C (zh) * 2006-01-23 2009-01-07 友达光电股份有限公司 薄膜晶体管及其制造方法
KR100983716B1 (ko) * 2006-06-30 2010-09-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
CN102646684B (zh) * 2012-02-17 2015-03-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示设备
CN103311254B (zh) 2013-05-09 2015-08-19 深圳市华星光电技术有限公司 显示装置及其制造方法
CN114779543B (zh) * 2022-04-02 2023-09-26 Tcl华星光电技术有限公司 显示面板及其制作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862628A (ja) * 1994-08-16 1996-03-08 Toshiba Corp 液晶表示素子およびその製造方法
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3413000B2 (ja) * 1996-01-25 2003-06-03 株式会社東芝 アクティブマトリックス液晶パネル
JPH09265113A (ja) * 1996-03-28 1997-10-07 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方 法
KR100450544B1 (ko) * 1996-11-27 2004-10-01 가부시키가이샤 히타치세이사쿠쇼 액티브 매트릭스형 액정 표시 장치
JPH10173191A (ja) * 1996-12-06 1998-06-26 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JP3883244B2 (ja) * 1997-01-23 2007-02-21 エルジー フィリップス エルシーディー カンパニー リミテッド 液晶表示装置
JP3329273B2 (ja) * 1998-06-08 2002-09-30 カシオ計算機株式会社 表示装置及びその製造方法
JP4363684B2 (ja) * 1998-09-02 2009-11-11 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ基板およびこれを用いた液晶表示装置
JP3362008B2 (ja) * 1999-02-23 2003-01-07 シャープ株式会社 液晶表示装置およびその製造方法
JP3763381B2 (ja) * 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100938885B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
KR100937173B1 (ko) * 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
US8497507B2 (en) 2006-12-26 2013-07-30 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same
US9978777B2 (en) 2016-01-11 2018-05-22 Samsung Display Co., Ltd. Display device including thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
US7492418B2 (en) 2009-02-17
KR100799463B1 (ko) 2008-02-01
US20020135709A1 (en) 2002-09-26

Similar Documents

Publication Publication Date Title
US7863120B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
US8497949B2 (en) Liquid crystal display device and fabricating method thereof
US7858412B2 (en) Thin-film transistor substrate and method of fabricating the same
KR20020074701A (ko) 액정표시장치 및 그 제조방법
US6853405B2 (en) Method of fabricating liquid crystal display
KR20040026003A (ko) 액정표시소자 및 그 제조방법
US6958788B2 (en) Liquid crystal display device and method of fabricating the same
US7053408B2 (en) Liquid crystal display device having enlarged channel region and fabricating method thereof
KR100897487B1 (ko) 액정표시소자의 어레이 기판 및 그 제조방법
KR100358700B1 (ko) 액정표시장치 및 그의 제조방법
KR100443829B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR100773239B1 (ko) 액정표시장치 및 그 제조방법
KR100558717B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100799465B1 (ko) 액정표시장치 및 그 제조방법
KR20050055384A (ko) 액정표시패널 및 그 제조 방법
KR100433208B1 (ko) 액정표시소자 및 그 제조방법
KR100843959B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR20050096306A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20010099536A (ko) 액정표시장치 및 그의 제조방법
KR20040062189A (ko) 액정표시장치 및 그 제조방법
KR20040077313A (ko) 박막트랜지스터어레이기판 및 그 제조방법
KR20070077378A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 13