KR20040026003A - 액정표시소자 및 그 제조방법 - Google Patents
액정표시소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20040026003A KR20040026003A KR1020020056502A KR20020056502A KR20040026003A KR 20040026003 A KR20040026003 A KR 20040026003A KR 1020020056502 A KR1020020056502 A KR 1020020056502A KR 20020056502 A KR20020056502 A KR 20020056502A KR 20040026003 A KR20040026003 A KR 20040026003A
- Authority
- KR
- South Korea
- Prior art keywords
- drain electrode
- gate
- data line
- liquid crystal
- layer
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 210000002858 crystal cell Anatomy 0.000 claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 57
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 239000010408 film Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 16
- 239000011810 insulating material Substances 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 230000005284 excitation Effects 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 113
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 238000002161 passivation Methods 0.000 description 12
- 238000005530 etching Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000001443 photoexcitation Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 4
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 광여기전류를 감소시킬 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시소자는 액정셀을 구동하기 위한 화소전극과, 화소전극에 접속되는 박막트랜지스터의 드레인전극과, 드레인전극에 상기 액정셀을 구동하기 위한 데이터신호를 공급하는 데이터라인과, 수직방향으로 마주보는 데이터라인과 드레인전극 사이의 채널영역 주변부에 형성되는 반도체층의 폭보다 넓은 폭으로 형성되며, 수평방향으로 마주보는 데이터라인과 드레인전극 사이와 대응되는 일측단을 요철형태로 형성하는 게이트라인을 구비하는 것을 특징으로 한다.
Description
본 발명은 액정표시소자에 관한 것으로, 특히 광여기 전류를 감소시킬 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.
통상의 액정표시소자는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되어진 액정패널과, 이 액정패널을 구동하기 위한 구동회로를 구비하게 된다. 액정패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 공통전극이 마련되게 된다. 통상, 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성되게 된다. 화소전극들 각각은 스위치 소자로 사용되는 박막 트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)에 접속되게 된다. 화소전극은 박막 트랜지스터를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동하게 된다.
이러한 액정표시소자의 하부기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조공정이 복잡하여 액정패널의 제조단가 상승의 중요원인이 되고 있다. 이를 해결하기 위하여, 하부기판은 마스크공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 증착공정, 세정공정, 포토리쏘그래피공정, 식각공정, 박리공정 및 검사공정 등과 같은 여러 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 5마스크공정에서 하나의 마스크 공정을 줄인 4마스크 공정이 대두되고 있다.
도 1 및 도 2는 4마스크공정으로 형성되는 하부기판을 나타내는 평면도 및 단면도이다.
도 1 및 도 2를 참조하면, 액정표시소자의 하부기판(1)은 데이터라인(4)과 게이트라인(2)의 교차부에 위치하는 TFT(30)와, TFT(30)의 드레인전극(10)에 접속되는 화소전극(22)을 구비한다.
TFT(30)는 게이트라인(2)에 접속된 게이트전극(6), 데이터라인(4)에 접속된 소스전극(8) 및 드레인접촉홀(20)을 통해 화소전극(22)에 접속된 드레인전극(10)을 구비한다. 또한, TFT(30)는 게이트전극(6)에 공급되는 게이트전압에 의해 소스전극(8)과 드레인전극(10)간에 도통채널을 형성하기 위한 반도체층들(14,16)을 더 구비한다. 이러한 TFT(30)는 게이트라인(2)으로부터의 게이트신호에 응답하여 데이터라인(4)으로부터의 데이터신호를 선택적으로 화소전극(22)에 공급한다.
화소전극(22)은 데이터라인(4)과 게이트라인(2)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(22)은 하부기판(1) 전면에 도포되는 보호층(18) 상에 형성되며, 보호층(18)을 관통하는 드레인접촉홀(20)을 통해 드레인전극(10)과 전기적으로 접속된다. 이러한 화소전극(22)은 TFT(30)를 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(1)과 상부기판(도시하지 않음) 사이에 위치하는 액정은 유전율이방성에 기인하여 회전하게 된다. 이렇게 회전되는 액정에 의해 광원으로부터 화소전극(22)을 경유하여 입사되는 광을 상부기판쪽으로 투과시키게 된다.
이러한 액정표시소자의 하부기판의 제조방법을 도 3a 내지 도 3d를 결부하여 설명하기로 한다.
도 3a를 참조하면, 하부기판(1) 상에 게이트전극(6) 및 게이트라인(2)이 형성된다.
이를 위해, 하부기판(1) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트금속층이 증착된다. 게이트금속층은 알루미늄(Al) 또는 알루미늄합금 등으로 이루어진다. 게이트금속층이 제1 마스크를 이용한 포토리쏘그래피공정과 식각공정을 패터닝됨으로써 하부기판(1) 상에 게이트전극(6) 및 게이트라인(2)이 형성된다.
도 3b를 참조하면, 게이트전극(6) 및 게이트라인(2)이 형성된 하부기판(1) 상에 게이트절연막(12), 활성층(14), 오믹접촉층(16), 데이터라인(4) 및 소스 및 드레인전극(8,10)이 형성된다.
이를 위해, 게이트전극(6) 및 게이트라인(2)이 형성된 하부기판(1) 상에 화학기상증착(Chemical Vapor Deposition) 또는 스퍼터링 등의 증착방법을 통해 게이트절연막(12), 제1 및 제2 반도체층 및 데이터금속층이 순차적으로 증착된다. 여기서, 게이트절연막(12)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx) 등이 이용되며, 제1 반도체층은 불순물이 도핑되지 않은 비정질실리콘 등이 이용되며, 제2 반도체층은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성되며, 데이터금속층은 몰리브덴(Mo) 또는 몰리브덴 합금 등이 이용된다.
데이터금속층 상에 제2 마스크를 이용한 포토리쏘그래피공정으로 포토레지스트패턴이 형성된다. 이 경우, 제2 마스크로는 TFT의 채널부에 반투과부를 갖는 반투과마스크를 이용함으로써 채널부와 대응되는 포토레지스트패턴은 소스/드레인전극과 대응되는 포토레지스트패턴보다 상대적으로 낮은 높이를 갖게 한다.
이러한 포토레지스트패턴을 이용한 습식식각공정으로 데이터금속층이 패터닝됨으로써 소스/드레인패턴이 형성된다.
이 후, 동일한 포토레지스트패턴을 이용한 건식식각공정으로 제1 및 제2 반도체층이 동시에 패터닝됨으로써 활성층(14) 및 오믹접촉층(16)이 형성된다.
그리고, 채널에서 상대적으로 낮은 높이를 갖는 포토레지스트패턴은 애싱(Ashing)공정으로 제거된 후 식각공정과 건식식각공정으로 각각 채널부와 대응되는 소스/드레인패턴 및 오믹접촉층이 식각된다. 이에 따라, 채널부의 활성층이 노출되어 소스전극(8) 및 드레인전극(10)이 분리되어 형성된다.
이 후, 스트립공정으로 소스전극(8) 및 드레인전극(10)에 잔존하는 포토레지스트패턴이 제거된다.
도 3c를 참조하면, 소스전극(8), 드레인전극(10) 및 데이터라인이 형성된 게이트절연막(12) 상에 드레인접촉홀(20)을 갖는 보호막(18)이 형성된다.
이를 위해, 소스전극(8), 드레인전극(10) 및 데이터라인이 형성된 게이트절연막(12) 상에 절연물질을 증착함으로써 보호막(18)을 형성하게 된다. 보호막(18)으로는 질화실리콘(SiNx) 및 산화실리콘(SiOx) 등의 무기절연물질 또는 아크릴(Acryl)계 유기화합물, BCB(benzocyclobutene) 및 PFCB(perfluorocyclobutane) 등의 유기 절연물질 등이 이용된다. 이어서, 보호막(18)은 제3 마스크를 이용한 포토리쏘그래피공정과 식각공정으로 패터닝됨으로써 드레인접촉홀(20)이 형성된다. 드레인접촉홀(20)은 보호막(18)을 관통하여 드레인전극(10)이 노출되게 형성된다.
도 3d를 참조하면, 보호막(18) 상에 화소전극(22)이 형성된다.
이를 위해, 보호막(18)이 형성된 하부기판(1) 상에 스퍼터링(sputtering) 등과 같은 증착방법으로 투명금속층이 형성된다. 투명금속층은 인듐-틴-옥사이드(Indium-Tin-Oxide : ITO), 인듐-징크-옥사이드(Indium-Zinc-Oxide : IZO) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide : ITZO) 등으로 이루어진다. 이어서, 투명금속층이 제4 마스크를 이용한 포토리쏘그래피공정과 식각공정으로 패터닝됨으로써 화소전극(22)이 형성된다. 화소전극(22)은 보호막(18)을 관통하는 드레인접촉홀(20)을 통해 드레인전극(10)과 접속된다.
이러한 액정표시소자의 게이트전극(6)의 돌출부의 끝단과 대응되는 영역에 데이터라인(4)과 드레인전극(10)은 도 4에 도시된 바와 같이 소정간격을 사이에 두고 마주보도록 형성된다. 이 데이터라인(4)과 드레인전극(10)의 하부에 각각 형성되는 활성층(14)은 데이터라인(4) 및 드레인전극(10)과 동시에 형성되게 된다. 이 경우, 활성층(14)은 도 4에 도시된 바와 같이 데이터라인(4)과 드레인전극(10)의 폭보다 상대적으로 크게 형성된다. 이에 따라, 게이트전극(6) 이외의 영역에서 데이터라인(4) 하부에 형성되는 활성층(14a)과 드레인전극(10)하부에 형성되는 활성층(14b) 간의 패턴 불량 등으로 인해 단락현상이 종종 발생된다. 이 단락현상으로 인해 형성된 불량채널이 백라이트에 의해 생성된 광을 받게 되면 활성층(14) 내에 광여기전류가 증가하게 된다. 이는, 활성층(14)내에 존재한 전하들이 광에 반응하여 광여기전류가 생성되기 때문이다. 이로 인해, 화소전극(22)에 충전된 전압이 불량채널을 통해 데이터라인(4)으로 방전되어 상대적으로 다른 화소전극에 비해 충전된 전압이 낮아져 휘점이 발생하는 문제점이 있다.
또한, 도 1의 B에 도시된 바와 같이, 게이트전극(6)이 채널주변부의 소스전극(8) 하부에 형성되는 활성층(14)을 충분히 가려주지 못하게 된다. 이로 인해 활성층(14)이 도 5에 도시된 바와 같이 백라이트 의해 생성된 광을 받게 되면 활성층(14)내에 광여기전류가 증가하게 된다. 이는, 활성층(14)내에 존재한 전하들이 광에 반응하여 광여기전류가 생성되기 때문이다. 이로 인해, 특정 TFT(30)의 오프(OFF)전류가 증가하게 되어 다른 TFT와 비교하여 특정 TFT(30)의 온/오프(ON/OFF)비 특성차이가 발생하게 된다.
따라서, 본 발명의 목적은 광여기전류에 감소시킬 수 있는 액정표시소자 및 그 제조방법을 제공하는 데 있다.
도 1은 종래의 액정표시소자의 하부기판을 나타내는 평면도.
도 2는 도 1에서 선 "A-A'"를 따라 절취한 액정표시소자의 하부기판을 나타내는 단면도.
도 3a 내지 도 3d는 도 2에 도시된 액정표시소자의 하부기판의 제조방법을 나타내는 단면도.
도 4는 도 1에서 P1영역을 게이트라인방향으로 절취한 액정표시소자의 하부기판을 나타내는 단면도.
도 5는 도 1에서 선 "B-B'"를 따라 절취한 데이터라인과 드레인전극을 나타내는 단면도.
도 6은 본 발명에 따른 액정표시소자의 하부기판을 나타내는 평면도.
도 7은 도 6에서 선 "C-C'","D-D'"를 따라 절취한 액정표시소자의 하부기판을 나타내는 단면도.
도 8a 내지 도 8d는 도 7에 도시된 액정표시소자용 하부기판의 제조방법을 나타내는 단면도.
도 9a 내지 도 9d는 도 8b에 도시된 활성층, 오믹접촉층, 데이터라인 및 드레인전극을 제3 마스크공정으로 제조하는 방법을 상세히 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1,31 : 기판2,32 : 게이트라인
4,34 : 데이터라인6 : 게이트전극
8 : 소스전극10,40 : 드레인전극
12,42 : 게이트절연막14,44 : 활성층
16,46 : 오믹접촉층18,48 : 보호층
22,52 : 화소전극30,60 : 박막트랜지스터
54 : 채널80 : 마스크
66,68,90 : 포토레지스트패턴70 : 볼록부
72 : 오목부
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자는 액정셀을 구동하기 위한 화소전극과, 화소전극에 접속되는 박막트랜지스터의 드레인전극과, 드레인전극에 상기 액정셀을 구동하기 위한 데이터신호를 공급하는 데이터라인과, 수직방향으로 마주보는 데이터라인과 드레인전극 사이의 채널영역 주변부에 형성되는 반도체층의 폭보다 넓은 폭으로 형성되며, 수평방향으로 마주보는 데이터라인과 드레인전극 사이와 대응되는 일측단을 요철형태로 형성하는 게이트라인을 구비하는 것을 특징으로 한다.
상기 박막트랜지스터는 게이트라인에 포함되는 게이트전극과, 게이트절연막상에 형성되는 활성층과, 활성층 상에 형성되는 오믹접촉층과, 드레인전극과 상기 채널을 사이에 두고 마주보도록 형성되며 데이터라인에 포함되는 소스전극을 구비하는 것을 특징으로 한다.
상기 소스 및 드레인전극은 오믹접촉층과 동일패턴으로 형성되는 것을 특징으로 한다.
상기 오믹접촉층은 활성층 상에 직선형태의 채널과 대응되게 홀이 형성되는 것을 특징으로 한다.
상기 오믹접촉층은 활성층 상에 "U"자 형태 또는 "L"자 형태의 채널과 대응되게 홀이 형성되는 것을 특징으로 한다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시소자의 제조방법은 기판 상에 게이트금속층을 증착한 후, 상기 게이트금속층을 제1 마스크로 패터닝하여 소정영역에 요철부를 갖는 게이트라인을 형성하는 단계와, 기판 상에 상기 게이트라인을 덮도록 절연물질, 반도체물질 및 데이터금속층을 증착한 후, 상기 반도체물질과 데이터금속층을 제2 마스크로 동시에 패터닝하여 활성층, 오믹접촉층, 데이터라인 및 드레인전극을 형성하는 단계와, 활성층, 오믹접촉층, 데이터라인 및 드레인전극이 형성된 기판 상에 절연물질을 증착한 후, 상기 절연물질을 제3 마스크로 패터닝하여 보호막을 형성하는 단계와, 보호막이 형성된 기판 상에 투명전도성물질을 증착한 후, 상기 투명전도성물질을 제4 마스크로 패터닝하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 소정영역은 수평방향으로 마주보는 데이터라인과 드레인전극 사이와 대응되는 영역인 것을 특징으로 한다.
상기 데이터라인과 드레인전극 사이에 형성되는 채널영역의 주변부의 활성층의 폭은 게이트라인의 폭보다 좁게 형성되는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 6 내지 도 10d를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 6은 본 발명에 따른 액정표시소자의 하부기판을 나타내는 평면도이며, 도 7은 도 6에서 선 "C-C'"와 "D-D'"를 따라 절취한 액정표시소자의 하부기판을 나타내는 단면도이다.
도 6 및 도 7을 참조하면, 본 발명에 따른 액정표시소자의 하부기판(31)은 서로 교차하게 형성되는 게이트라인(32) 및 데이터라인(34)과, 게이트라인(32) 상에 형성되는 TFT(60)와, TFT(60)의 드레인전극(40)과 접속되는 화소전극(52)을 구비한다.
게이트라인(32)에는 TFT(60)의 게이트전극이 포함되어 있으며, 이 게이트전극에 게이트신호를 인가하게 된다. 수평방향으로 마주보는 데이터라인(34)과 드레인전극(40) 사이에 형성되는 게이트라인은 소정간격을 사이에 두고 형성된다. 이러한 게이트라인(32)을 덮도록 형성되는 게이트절연막(42)은 볼록부(70)와 오목부(72)를 갖는 형태로 형성된다. 볼록부(70)와 오목부(72)를 갖는 게이트절연막(42)으로 인해 비수직방향으로 마주보는 데이터라인(34)과 드레인전극(40) 하부에 각각 형성되는 활성층(44)간의 거리는 종래 직선형태의 게이트라인을 사이에 두고 형성되는 그것들 간의 거리보다 상대적으로 멀어지게 된다.
데이터라인(34)에는 TFT(60)의 소스전극이 포함되어 있으며, 이 소스전극 및 드레인전극(40)을 거쳐 화소전극(52)에 데이터신호를 인가하게 된다.
TFT(60)는 게이트라인(32)에 포함된 게이트전극, 데이터라인(34)에 포함된 소스전극 및 화소전극(52)에 접속된 드레인전극(40)을 구비한다. 또한, TFT(60)는 게이트전극에 공급되는 게이트신호에 의해 소스전극과 드레인전극(40)간에 채널(54)을 형성하기 위한 반도체층들(44,46)을 더 구비한다.
게이트라인(32)에 포함된 게이트전극은 소스 및 드레인전극(40) 사이의 채널(54)과, 데이터라인(34)과 드레인전극(40) 사이와 대응되는 영역에 해당된다. 데이터라인(34)에 포함되는 소스전극은 드레인전극(40)과 채널을 사이에 두고 마주보는 영역에 해당된다. 드레인전극(40)은 보호층(48)을 관통하는 드레인접촉홀(50)을 통해 화소전극(52)과 접속된다. 드레인전극(40)은 역 "L"자 형태로 형성되며, 드레인전극(40)과 수직방향으로 마주보는 데이터라인(34) 사이에는 채널(54)이 형성된다.
이러한 TFT는 게이트라인(32)으로부터의 게이트신호에 응답하여 데이터라인(34)으로부터의 데이터신호를 선택적으로 화소전극(52)에 공급한다.
화소전극(52)은 데이터라인(34)과 게이트라인(32)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 화소전극(52)은 보호막(48) 상에 형성되며, 드레인전극(40)과 전기적으로 접속된다. 이러한 화소전극(52)은 TFT(60)를 경유하여 공급되는 데이터신호에 의해 상부기판(도시하지 않음)에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(31)과 상부기판(도시하지 않음) 사이에 위치하는 액정은 유전율이방성에 기인하여 회전하게 된다. 이렇게 회전되는 액정에 의해 광원으로부터 화소전극(52)을 경유하여 상부기판 쪽으로 투과되는 광량이 조절된다.
이와 같이 본 발명에 따른 액정표시소자의 게이트라인(32)은 비수직방향으로 마주보는 데이터라인(34)과 드레인전극(40) 사이의 영역에서 소정간격을 사이에 두고 형성되며, 이외의 영역에서 평탄하게 형성된다.
비수직방향으로 마주보는 데이터라인(34)과 드레인전극(40) 사이의 게이트라인은 소정영역을 사이에 두고 다수개 형성된다. 이러한 게이트라인을 덮도록 형성되는 게이트절연막(42)은 볼록부(70)와 오목부(72)를 갖도록 형성된다. 이로 인해 데이터라인(34)과 드레인전극(40) 사이의 거리는 종래 평탄하게 형성되는 게이트라인(32)일 때보다 상대적으로 멀어지게 된다. 상대적으로 거리가 멀어진 데이터라인(34)과 드레인전극(40)으로 인해 이들 하부에 각각 형성되는 활성층들(44)간의 단락현상이 방지된다.
또한, 본 발명에 따른 액정표시소자의 게이트라인(32)은 채널(54)과 인접한 활성층(44)을 모두 가리도록 형성됨으로써 종래 백라이트에 의해 활성화되는 활성층(44)에 의한 누설전류의 발생을 억제할 수 있다.
도 8a 내지 도 8d는 도 6에 도시된 액정표시소자의 하부기판의 제조방법을 나타내는 단면도이다.
도 8a를 참조하면, 하부기판(31) 상에 게이트전극을 포함하는 게이트라인(32)이 형성된다.
이를 위해, 하부기판(31) 상에 스퍼터링(sputtering) 등의 증착방법으로 게이트 금속층(33)이 증착된다. 게이트 금속층(33)으로는 알루미늄(Al) 또는 알루미늄-네오듐(AlNd) 등이 이용된다. 이어서, 게이트금속층(33)을 포토리쏘그래피공정과 식각공정으로 패터닝함으로써 게이트전극을 포함하는 게이트라인(32)이 형성된다. 특히, 추후에 형성되는 데이터라인과 드레인전극 사이의 게이트라인(32)은 요철형태로 형성된다.
도 8b를 참조하면, 게이트전극(36) 및 게이트라인(32)이 형성된 하부기판(31) 상에 게이트절연막(42), 활성층(44), 오믹접촉층(46), 데이터라인(34) 및 드레인전극(40)이 형성된다.
이를 위해, 하부기판(31) 상에 화학기상증착방법(Chemical Vapor Deposition) 및 스퍼터링 등의 증착방법을 통해 게이트절연막(42), 제1 및 제2 반도체층(45,47) 및 데이터금속층(39)이 순차적으로 형성된다.
게이트절연막(42)은 무기절연물질인 산화실리콘(SiOx) 또는 질화실리콘(SiNx)으로 형성되며, 제1 반도체층(45)은 불순물이 도핑되지 않은 비정질실리콘으로 형성되며, 제2 반도체층(47)은 N형 또는 P형의 불순물이 도핑된 비정질실리콘으로 형성되며, 데이터금속층(39)은 몰리브덴(Mo) 또는 몰리브덴 합금 등으로 형성된다.
이어서, 도시하지 않은 제2 마스크가 하부기판(31) 상에 정렬되고, 노광, 현상공정을 포함하는 포토리쏘그래피 공정과 식각공정으로 제1 및 제2 반도체층과 데이터금속층이 패터닝된다. 이에 따라, 하부기판(31) 상에는 활성층(44), 오믹접촉층(46), 데이터라인(34), 소스전극(38) 및 드레인전극(40)이 형성된다.
이러한 활성층(44), 오믹접촉층(46), 데이터라인(34), 소스전극(38) 및 드레인전극(40)을 형성하기 위한 제2 마스크공정은 후술하기로 한다.
도 8c를 참조하면, 데이터라인(34) 및 드레인전극(40)이 형성된 하부기판(31) 상에 보호막(48)이 형성된다.
보호막(48)은 데이터라인(34) 및 드레인전극(40)이 형성된 하부기판(31) 상에 절연물질을 전면 증착하여 형성된다. 보호막(48)으로는 질화실리콘(SiNx) 및 산화실리콘(SiOx) 등의 무기절연물질 또는 아크릴(Acryl)계 유기화합물, BCB(benzocyclobutene) 및 PFCB(perfluorocyclobutane) 등의 유기 절연물질 등이 이용된다.
이러한 보호막(48)이 형성된 하부기판(31) 상에 정렬된 제3 마스크를 이용하여 노광 및 현상공정을 포함하는 포토리쏘그래피공정과 식각공정에 의해 절연물질이 패터닝되어 드레인접촉홀(50)이 형성된다. 드레인접촉홀(50)은 보호막(48)을 관통하여 드레인전극(40)을 노출시키게 된다.
도 8d를 참조하면, 보호막(48)이 형성된 하부기판(31) 상에 화소전극(52)이 형성된다.
보호막(48) 상에 스퍼터링 등의 증착방법으로 투명 전도성 물질이 전면 증착된다. 투명 전도성 물질은 인듐 틴 옥사이드(Indium Tin Oxide : ITO), 인듐 징크옥사이드(Indium Zinc Oxide : IZO) 및 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide : ITZO) 중 어느 하나로 선택될 수 있다. 이 투명 전도성 물질이 증착된 하부기판(31) 상에 정렬된 제4 마스크를 이용한 포토리쏘그래피공정과 식각공정을 통해 투명전도성물질이 패터닝됨으로써 화소전극(52)이 형성된다.
도 9a 내지 도 9d는 도 8b에 도시된 제2 마스크공정을 상세히 나타내는 단면도.
도 9a를 참조하면, 게이트라인(32)이 형성된 하부기판(31) 상에 게이트절연막(42), 제1 및 제2 반도체층(45,47) 및 데이터금속층(39)이 순차적으로 형성된다. 그리고, 포토레지스트를 전면 도포한 다음, 하부기판(31) 상에 반투과마스크 또는 회절마스크인 제2 마스크(80)가 정렬된다. 여기서, 제2 마스크(80)는 투명한 마스크기판(80c)의 부분노광영역(S3)에 형성되는 부분투과층(80a)과, 차단영역(S2)에 형성되는 차단층(80b)을 구비한다. 그리고, 제2 마스크(80)는 전면 노광영역(S1)에서 투명한 마스크기판(80c)이 그대로 노출되게 형성된다.
이러한 제2 마스크(80)를 이용한 포토리쏘그래피공정에 의해 제2 마스크(80)의 전면 노광영역(S1)을 통해 전면 노광된 포토레지스트는 모두 제거되고, 차단영역(S2)과 부분노광영역(S3)을 통해 노광되지 않거나 부분 노광된 포토레지스트패턴(90)이 형성된다. 특히, 포토레지스트패턴(90)에서 제2 마스크(80)의 차단층(80b)에 의해 노광되지 않은 제1 포토레지스트패턴(90a)은 제1 높이를 갖도록 형성되며, 제2 마스크(80)의 부분투과층(80a)에 의해 부분 노광된 제2 포토레지스트패턴(90b)은 제1 높이보다 상대적으로 낮은 제2 높이를 갖도록 형성된다.
도 9b를 참조하면, 포토레지스트패턴(90)을 마스크로 이용한 습식식각공정으로 데이터금속층(39)이, 건식식각공정으로 제1 및 제2 반도체층(45,47)이 동시에 패터닝된다. 이에 따라, 동일한 패턴 형태의 활성층(44), 오믹접촉층(46), 데이터라인(34), 데이터금속패턴(37)이 형성된다. 여기서, 데이터라인(34)은 게이트전극(36)과 중첩되는 영역에서 홈이 형성되며, 데이터라인(34)의 하부에 형성되는 활성층(44) 및 오믹접촉층(46)도 동일패턴으로 형성된다.
도 9c를 참조하면, 포토레지스트패턴(90)에서 제2 높이를 갖는 제2 포토레지스트패턴(90b)은 플라즈마를 이용한 에싱공정으로 제거되고, 제1 포토레지스트패턴(90a)은 일정 높이가 낮아진 상태로 남게 된다.
도 9d를 참조하면, 제2 포토레지스트패턴(90b)이 제거된 포토레지스트패턴(90)을 이용한 식각공정으로 TFT의 채널부의 데이터금속패턴(37)의 일부가 제거됨으로써 데이터라인(34)과 드레인전극(40)이 분리되어 형성된다. 포토레지스트패턴(90)을 이용하여 분리된 데이터라인(34) 및 드레인전극(40)으로 노출된 오믹접촉층(46)이 건식식각공정으로 제거됨으로써 활성층(44)이 노출되게 하여 채널(54)이 형성된다.
이 후, 스트립공정으로 데이터라인(34) 및 드레인전극(38,40)에 잔존하는 포토레지스트패턴(90)이 제거된다.
이와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 비수직방향으로 마주보는 데이터라인(34)과 드레인전극(40) 사이와 대응되게 형성되는게이트라인(32)이 소정간격을 사이에 두고 형성됨으로써 비수직방향으로 마주보는 데이터라인(34)과 드레인전극(40) 하부에 각각 형성되는 활성층 간의 거리가 상대적으로 멀어지게 된다. 이에 따라, 수평방향으로 마주보는 데이터라인(34)과 드레인전극(40) 간의 도통현상을 방지할 수 있어 백라이트에 의한 광여기전류를 억제할 있다. 또한, 본 발명에 따른 액정표시소자 및 그 제조방법은 백라이트에 의해 활성화되는 활성층(44)을 게이트라인(32)으로 가려줌으로써 광여기전류의 발생을 억제할 수 있다.
이외에도, "U"자형, "L"자형 등 다양한 채널 형태에 본 발명을 적용할 수 있다.
상술한 바와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 비수직방향으로 마주보는 드레인전극과 데이터라인 사이에 위치하는 게이트라인을 소정간격을 사이에 두고 형성한다. 이러한 게이트라인을 덮도록 형성되는 게이트절연막은 볼록부와 오목부를 갖도록 형성된다. 이 볼록부와 오목부를 갖는 게이트절연막으로 인해 비수직방향으로 마주보는 드레인전극과 데이터라인 각각의 하부에 형성되는 반도체층 간의 거리가 상대적으로 멀어지게 된다. 이에 따라, 드레인전극과 데이터라인 각각의 하부에 형성되는 반도체층 간의 도통현상을 방지할 수 있다. 또한, 비수직방향으로 마주보는 드레인전극과 데이터라인 간의 도통현상을 방지할 수 있어 휘점 등과 같은 화질저하를 방지할 수 있다. 뿐만 아니라, 채널영역과 대응되는 반도체층을 게이트라인으로 가릴 수 있어 백라이트에 의해 생성된 광을 게이트라인이 차단하게 됨으로써 광여기전류를감소시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (8)
- 액정셀을 구동하기 위한 화소전극과,상기 화소전극에 접속되는 박막트랜지스터의 드레인전극과,상기 드레인전극에 상기 액정셀을 구동하기 위한 데이터신호를 공급하는 데이터라인과,상기 수직방향으로 마주보는 데이터라인과 드레인전극 사이의 채널영역 주변부에 형성되는 반도체층의 폭보다 넓은 폭으로 형성되며, 상기 비수직방향으로 마주보는 데이터라인과 드레인전극 사이와 대응되는 일측단을 요철형태로 형성하는 게이트라인을 구비하는 것을 특징으로 하는 액정표시소자.
- 제 1 항에 있어서,상기 박막트랜지스터는,상기 게이트라인에 포함되는 게이트전극과,상기 게이트절연막 상에 형성되는 활성층과,상기 활성층 상에 형성되는 오믹접촉층과,상기 드레인전극과 상기 채널을 사이에 두고 마주보도록 형성되며 상기 데이터라인에 포함되는 소스전극을 구비하는 것을 특징으로 하는 액정표시소자.
- 제 2 항에 있어서,상기 소스 및 드레인전극은 상기 오믹접촉층과 동일패턴으로 형성되는 것을 특징으로 하는 액정표시소자.
- 제 2 항에 있어서,상기 오믹접촉층은상기 활성층 상에 직선형태의 채널과 대응되게 홀이 형성되는 것을 특징으로 하는 액정표시소자.
- 제 2 항에 있어서,상기 오믹접촉층은상기 활성층 상에 "U"자 형태 또는 "L"자 형태의 채널과 대응되게 홀이 형성되는 것을 특징으로 하는 액정표시소자.
- 기판 상에 게이트금속층을 증착한 후, 상기 게이트금속층을 제1 마스크로 패터닝하여 소정영역에 요철부를 갖는 게이트라인을 형성하는 단계와,상기 기판 상에 상기 게이트라인을 덮도록 절연물질, 반도체물질 및 데이터금속층을 증착한 후, 상기 반도체물질과 데이터금속층을 제2 마스크로 동시에 패터닝하여 활성층, 오믹접촉층, 데이터라인 및 드레인전극을 형성하는 단계와,상기 활성층, 오믹접촉층, 데이터라인 및 드레인전극이 형성된 기판 상에 절연물질을 증착한 후, 상기 절연물질을 제3 마스크로 패터닝하여 보호막을 형성하는단계와,상기 보호막이 형성된 기판 상에 투명전도성물질을 증착한 후, 상기 투명전도성물질을 제4 마스크로 패터닝하여 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서,상기 소정영역은 비수직방향으로 마주보는 데이터라인과 드레인전극 사이와 대응되는 영역인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 6 항에 있어서,상기 데이터라인과 상기 드레인전극 사이에 형성되는 채널영역의 주변부의 활성층의 폭은 상기 게이트라인의 폭보다 좁게 형성되는 것을 특징으로 하는 액정표시소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020056502A KR100870522B1 (ko) | 2002-09-17 | 2002-09-17 | 액정표시소자 및 그 제조방법 |
| US10/638,497 US6940567B2 (en) | 2002-09-17 | 2003-08-12 | Liquid crystal display device having reduced optical pumping current and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020056502A KR100870522B1 (ko) | 2002-09-17 | 2002-09-17 | 액정표시소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040026003A true KR20040026003A (ko) | 2004-03-27 |
| KR100870522B1 KR100870522B1 (ko) | 2008-11-26 |
Family
ID=31987464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020056502A KR100870522B1 (ko) | 2002-09-17 | 2002-09-17 | 액정표시소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6940567B2 (ko) |
| KR (1) | KR100870522B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759833B2 (en) | 2005-06-09 | 2014-06-24 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101139522B1 (ko) * | 2004-12-04 | 2012-05-07 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101228475B1 (ko) * | 2006-06-05 | 2013-01-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| EP2172977A1 (en) | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR102133478B1 (ko) | 2008-10-03 | 2020-07-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
| CN103928476A (zh) | 2008-10-03 | 2014-07-16 | 株式会社半导体能源研究所 | 显示装置及其制造方法 |
| CN102509736B (zh) | 2008-10-24 | 2015-08-19 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
| US8106400B2 (en) | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101432764B1 (ko) | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| KR102163686B1 (ko) | 2008-11-21 | 2020-10-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20230066115A (ko) | 2009-09-04 | 2023-05-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치를 제작하기 위한 방법 |
| WO2011034012A1 (en) * | 2009-09-16 | 2011-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, light emitting device, semiconductor device, and electronic device |
| JP2013084333A (ja) | 2011-09-28 | 2013-05-09 | Semiconductor Energy Lab Co Ltd | シフトレジスタ回路 |
| CN103926767B (zh) * | 2013-10-17 | 2017-01-25 | 成都天马微电子有限公司 | 液晶显示器及其检测方法 |
| CN103928406B (zh) * | 2014-04-01 | 2016-08-17 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板、显示装置 |
| TWI553838B (zh) * | 2014-07-04 | 2016-10-11 | 友達光電股份有限公司 | 畫素陣列基板與面板 |
| JP7432350B2 (ja) * | 2019-12-11 | 2024-02-16 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05107549A (ja) * | 1991-10-21 | 1993-04-30 | Toshiba Corp | アクテイブマトリクス型液晶表示装置 |
| JPH08262495A (ja) * | 1995-03-22 | 1996-10-11 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
| KR100351874B1 (ko) * | 1999-09-14 | 2002-09-12 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 액정표시소자 |
| JP3701832B2 (ja) * | 2000-02-04 | 2005-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法 |
| KR100370800B1 (ko) * | 2000-06-09 | 2003-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제작방법 |
| JP3881160B2 (ja) * | 2000-06-27 | 2007-02-14 | 株式会社アドバンスト・ディスプレイ | Ｔｆｔアレイ基板およびこれを用いた液晶表示装置 |
| KR100393642B1 (ko) * | 2000-09-14 | 2003-08-06 | 엘지.필립스 엘시디 주식회사 | 광시야각 액정 표시 장치 |
| KR20020036023A (ko) * | 2000-11-07 | 2002-05-16 | 구본준, 론 위라하디락사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| KR20020042898A (ko) * | 2000-12-01 | 2002-06-08 | 구본준, 론 위라하디락사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100442489B1 (ko) * | 2001-06-11 | 2004-07-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| JP2004013003A (ja) * | 2002-06-10 | 2004-01-15 | Advanced Display Inc | 液晶表示装置 |
| KR100862240B1 (ko) * | 2002-07-31 | 2008-10-09 | 엘지디스플레이 주식회사 | 반사형 액정표시장치와 그 제조방법 |
-
2002
- 2002-09-17 KR KR1020020056502A patent/KR100870522B1/ko active IP Right Grant
-
2003
- 2003-08-12 US US10/638,497 patent/US6940567B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8759833B2 (en) | 2005-06-09 | 2014-06-24 | Samsung Display Co., Ltd. | Thin film transistor array panel and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6940567B2 (en) | 2005-09-06 |
| KR100870522B1 (ko) | 2008-11-26 |
| US20040051823A1 (en) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101126396B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| KR100480333B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100870522B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20050115743A (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101473675B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
| KR100869740B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20050036048A (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20040031370A (ko) | 액정표시패널 및 그 제조방법 | |
| KR20030050981A (ko) | 액정표시소자 및 그 제조방법 | |
| KR20050035660A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100874643B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101159388B1 (ko) | 액정표시소자와 그 제조 방법 | |
| KR20040064466A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100558713B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR20050105422A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR100558717B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| US7280168B2 (en) | Liquid crystal display and fabricating method thereof | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
| KR100646172B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR100637061B1 (ko) | 수평 전계 인가형 액정 표시 패널 및 그 제조 방법 | |
| KR100558715B1 (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20080001990A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20050035685A (ko) | 액정표시패널 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20161012 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20171016 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20181015 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20191015 Year of fee payment: 12 |