KR20020042898A

KR20020042898A - 액정표시장치용 어레이기판과 그 제조방법

Info

Publication number: KR20020042898A
Application number: KR1020000072245A
Authority: KR
Inventors: 권극상; 송인덕
Original assignee: 구본준, 론 위라하디락사; 엘지.필립스 엘시디 주식회사
Priority date: 2000-12-01
Filing date: 2000-12-01
Publication date: 2002-06-08
Also published as: JP2002229068A; US6671010B2; JP4304216B2; US20020097364A1; JP2007304603A

Abstract

본 발명은 액정표시장치용 어레이기판과, 어레이기판의 제작방법에 관한 것이다.

좀더 상세히 설명하면, 본 발명은 상기 어레이기판을 구성하는 박막트랜지스터의 구성 중 소스전극과 드레인전극의 구조를 개선하여, 상기 박막트랜지스터의 크기를 좀더 컴팩트하게 구성함으로써 스토리지 용량과 개구율을 개선하는 동시에, 상기 소스전극과 드레인전극 사이의 채널폭은 넓게, 길이는 짧게 구성하여 스위칭소자의 동작특성을 개선하고, 상기 드레인전극과 게이트전극 간에 생성되는 기생용량(C_gd)의 변동을 최소화하여 잔상 또는 화소간의 불균일을 개선하는 것을 목적으로 한다.

Description

액정표시장치용 어레이기판과 그 제조방법{Liquid crystal display device and method of manufacturing thereof}

본 발명은 액정표시장치(Liquid crystal display device)에 관한 것으로, 상세하게는 컴팩트(compact)한 구조의 박막트랜지스터를 포함하는 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.

상기 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 크게 상부기판과 하부기판과 상기 상부기판과 하부기판의 사이에 위치한 액정(liquid crystal)으로 구성된다.

이하, 도 1을 참조하여 설명한다.

도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도이다

도시한 바와 같이, 일반적인 액정표시장치는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.

상기 하부기판(22)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.

상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO) 또는 인듐-징크-옥사이드(indium-zinc-oxide : IZO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.

전술한 바와 같이 구성되는 액정표시장치는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층의 배향정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.

도 2는 종래의 제 1 예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.

어레이기판(22)은 도시한 바와 같은 화소(P)의 다수가 매트릭스(matrix)형태로 구성되며, 화소는 스위칭소자인 박막트랜지스터(thin film transistor)(T)와 화소전극(pixel electrode)(17)과 보조용량인 스토리지 캐패시터(storage capacitor)(C)로 구성된다.

상기 박막트랜지스터(T)는 게이트전극(26)과 소스전극(28)과 드레인전극(30)과 액티브층(active layer)(24)으로 구성되고, 상기 소스전극(28)은 데이터배선(15)과 연결되며 상기 게이트전극(26)은 상기 데이터배선(15)과 교차하여 화소영역(P)을 정의하는 게이트배선(13)과 연결되도록 구성된다.

이때, 상기 데이터배선(15)은 액티브층(24)과 평면적으로 겹쳐 형성되는 구조이며, 상기 스토리지 캐패시터(C)는 스토리지 온 게이트(storage on gate)구조로서, 화소전극(17)과 그 하부의 게이트배선(15)이 스토리지 캐패시터(C)의 상/하 전극이 되어 M/I/M(metal/insulator/metal)으로 형성된 구조이다.

이와 같은 구성을 가지는 어레이기판의 동작특성은 상기 스위칭 소자인 박막트랜지스터(T)의 동작특성과 상기 스토리지 커패시터(C)의 충전용량에 영향을 받는다. 따라서, 어레이기판을 설계할 때 중요한 부분이 상기 박막트랜지스터와, 상기 스토리지 캐패시터의 구조와 형상이다.

좀더 상세히 설명하면, 일반적으로 상기 박막트랜지스터(T)는 소스전극(28)과 드레인전극(30)사이에 존재하는 액티브채널의 폭(channel width)(W)과 액티브채널의 길이(channel length)(L)에 따라 동작특성이 달라지는 문제와, 드레인전극(30)과 게이트전극(26)사이의 겹침 면적에 의해 발생하는 기생캐패시터인 C_gd의 변동량을 줄이는 문제는 상기 박막트랜지스터를 설계하는데 가장 큰 과제로 대두되고 있다.

상기 C_gd값은 이하 식 (1)에 의해 계산될 수 있다.

-------- (1)

이때, 상기 A_gd는 상기 게이트전극(26)과 드레인전극(30)이 겹치는 면적(M)을 나타내며, 상기 d_gd는 상기 게이트전극(26)과 드레인전극(30)간의 거리를 의미한다.

따라서, 상기 게이트전극(26)과 드레인전극(30)의 겹치는 면적이 작을수록 바람직한 구성임을 알 수 있다.

또한, 상기 C_gd는 앞서 설명한 바와 같이, 교류로 구동하는 어레이기판에서 액정을 열화시키고, 잔상을 유발하는 주된 원인인 직류성분의 오프셋 전압(ΔV_P)과 밀접한 관련을 가진다.

상기 C_gd와 ΔV_P와 관계는 이하 식 (2)에 의해 알 수 있다.

------- (2)

전술한 식에서 상기 V_SC는 신호전압의 중간치(center voltage of signal voltage)이며, 전압 V_pc는 화소전극에 걸리는 전압의 중간치 (center voltage of pixel electrode)이고, 전압 V_g는 게이트전극에 걸리는 전압이고, 상기 C_t는 전체용량으로서 C_t=C_gd+C_s+C_LC으로 나타낼 수 있다.

이때, 상기 C_gd는 게이트전극과 드레인전극간의 기생용량이며, 상기 C_s는 스토리지 커패시터 보조용량이고, 상기 C_LC는 액정용량을 나타낸다.

상기 식 (2)에 의해 상기 오프셋 전압값(ΔV_P)은 상기 게이트전극과 드레인전극 사이에 발생하는 C_gd값에 비례한다는 결론을 얻을 수 있다. 따라서, 상기 C_gd값은 작을수록 어레이기판의 동작특성이 바람직하다.

박막트랜지스터(T)의 구성 상 상기 C_gd값은 항상 존재하게 되며, 일반적으로 상기 C_gd값이 일정하다는 가정아래 공통전압을 이용하여 상기 ΔV_P값을 보정하게 된다.

그러나, 다수의 공정을 거쳐야 비로소 완성되는 어레이기판의 공정 과정 중 오정렬(misalign)에 의해 상기 게이트전극(26)과 드레인전극(30)간의 겹침 면적이 달라질 수 있으며, 결과적으로 상기 C_gd값의 변동으로 인한 ΔV_P값이 달라지게 된다.

결과적으로, 제대로 된 보정을 할 수 없으므로 화면에 잔상 또는 화소간의 불균일이 발생하게 된다.

따라서, 상기 C_gd값을 일정하게 유지하는 것 또한 중요하다.

전술한 바와 같은 여러 요인을 고려할 때, 종래의 제 1 예인 도 2의 구성은

첫째, 만약 공정 상 오차가 발생하면 게이트전극(26)값과 드레인전극(30)사이의 겹침면적이 변할 수 있는 구조이다.

둘째, 박막트랜지스터(T)가 화소영역(P)의 한 부분을 차지하고 있는 구조이므로 액정패널의 휘도(brightness)를 결정하는 개구율(aperture ratio)을 상당히 떨어뜨리는 구조이다.

전술한 바와 같은 도 2의 구성보다 좀더 개선된 구조를 이하, 도 3을 참조하여 설명한다.

도 3은 종래의 제 3 예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.

도시한 바와 같이, 도 3은 상기 도 2의 구성과는 달리 박막트랜지스터(T)를 화소영역(P)이 아닌 게이트배선(13)상부에 구성하였다.

이와 같이 구성하면, 상기 화소영역(P)에서 박막트랜지스터(T)가 차지했던 만큼의 영역을 더욱 확보 할 수 있으므로 개구율(aperture ratio)이 크게 개선되는 구조이다.

또한, 소스전극(28)과 드레인전극(30)사이의 채널(24)을 "L"형으로 구성하여 상기 채널폭(W)을 더욱 넓혀 박막트랜지스터(T)의 동작특성을 개선하는 구조이다.

그러나, 이와 같은 구조는 상기 박막트랜지스터(T)를 게이트배선(15)상에 구성하였으므로, 스토리지 온 게이트 구조(storage on gate)로 형성되는 스토리지 커패시터(storage capacitor)(C)의 면적을 잠식하는 결과를 가진다.

따라서, 충분한 보조용량 값을 확보할 수 없는 구조이다.

또한, 게이트전극(게이트배선의 일부를 사용)(26)과 드레인전극(30)사이에 오정렬이 발생하면, 두 전극간의 겹침면적(M)또한 변동될 수 있는 구조이다.

따라서, 여전히 잔상 또는 화질의 불균일을 나타낼 수 있는 요소를 가진다.

스토리지 용량과, 개구율을 고려하여 상기 제 2 예보다 좀더 개선된 구조를 이하, 도 4를 참조하여 설명한다.

도 4는 종래의 제 3 예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이다.

종래의 제 3 예는 도시한 바와 같이, 상기 소스전극(28)과 드레인전극(30)을 상기 게이트배선(13)을 따라 일 방향으로 서로 대칭적으로 구성하지 않고, 상기 드레인전극(30)이 상기 게이트배선(102)에 대해 소정의 기울기를 가지고 화소영역(P)의 미소영역 일부와, 상기 게이트배선(13)의 미소영역의 일부에 걸쳐 구성되었다.

따라서, 상기 종래의 제 2 예의 구성에 비해 상기 게이트배선(13)상부를 차지하는 박막트랜지스터(T)의 영역이 줄어들었으며, 화소영역을 차지하는 비율이 종래의 제 2 예에 비해 변동이 크지 않다.

따라서, 스토리지 커패시터(C)의 영역을 더욱 확대 할 수 있으므로 충분한 양의 보조용량을 확보할 수 있는 구조이고 개구율 또한 종래의 제 1 예에 비해 훨씬 개선된 구조이다.

또한, 상기 소스전극(28)과 드레인전극(30)사이의 액티브채널이 종래의 제 2 의 구성과 같이 "L"자형으로 구성되어 좀더 큰 채널폭을 확보 할 수 있으므로 스위칭 소자인 박막트랜지스터의 빠른 동작특성을 확보할 수 있는 구조이다.

그러나, 종래의 제 3 예 또한 공정 중 상기 게이트전극(게이트배선의 일부)(26)과 드레인전극 간에 오정렬이 발생하면, 상기 두 전극 간에 겹침면적(M)이 크게 변하는 구조이다.

따라서, C_gd변동량에 의해 화질이 불안정한 문제점이 있다.

따라서, 전술한 바와 같은 문제를 해결하기 위해, 본 발명은 개구율 향상과 더불어 충분한 보조용량 확보, 빠른 동작특성 그리고 C_gd의 변동량이 적은 새로운 구조의 액정표시장치용 어레이기판을 제안하는데 그 목적이 있다.

도 1은 일반적인 컬러 액정표시장치를 도시한 분해 사시도이고,

도 2는 종래의 제 1 예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,

도 3은 종래의 제 2 예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,

도 4는 종래의 제 3 예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,

도 5는 본 발명의 제 1 예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,

도 6a 내지 도 6e는 도 5의 어레이기판의 제작공정에 따른 평면도와, 이를 Ⅵ-Ⅵ`와 Ⅶ-Ⅶ`를 따라 절단하여 공정순서에 따라 도시한 공정 단면도이다.

도 7은 본 발명의 제 2 예에 따른 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,

도 8은 본 발명의 제 3 예에 따른 액정표시장치용 어레이기판의 일부 화소를도시한 확대 평면도이다.

<도면의 주요부분에 대한 부호의 간단한 설명>

100 : (투명)기판 101 : 게이트전극

102 : 게이트배선 102`: 스토리지 제 1 전극

112 : 소스전극 114 : 드레인전극

116 : 액티브층 118: 오믹 콘택층

117 : 화소전극 119 : 드레인 콘택홀

120` : 스토리지 제 2 전극 124 : 보호층

200 : 게이트 절연막 204 : 스토리지 콘택홀

전술한 바와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이기판은 기판과; 상기 기판 상에 구성된 게이트배선과; 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터 배선과; "U"형상의 홈을 가지는 소스전극과, 상기 "U"형상의 홈 내부에서 막대 형상으로 위치한 드레인 전극을 포함하는 박막트랜지스터와; 상기 드레인 전극과 접촉하는 투명 화소전극과; 상기 화소영역을 정의하는 게이트배선의 일부를 스토리지 제 1 전극으로 하고, 상기 화소전극과 접촉하는 스토리지 제 2 전극을 가지는 스토리지 캐패시터를 포함한다.

바람직하게는 상기 소스전극의 "U"형상 홈의 대칭축과 상기 게이트배선이 이루는 각 θ는 30 ≤θ ≤60의 범위를 가지는 것을 특징으로 한다.

상기 소스전극 및 드레인전극은 상기 게이트배선 상에 구성되는 것을 특징으로 한다.

상기 투명 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)로 형성한다.

상기 스토리지 제 1 전극과 스토리지 제 2 전극 사이에는 유전층이 존재하며, 상기 유전층은 질화 실리콘(SiN_x) 또는 실리콘 산화막으로 형성한다.

본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판을 준비하는 단계와; 상기 기판 상에 게이트배선을 형성하는 단계와; 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 단계와; 상기 데이터배선에서 돌출 형성되고, "U"형상의 홈을 가지는 소스전극과, 상기 "U"형상의 홈 내부에서, 상기 소스전극과 소정간격 이격하여 막대 형상으로 위치한 드레인 전극을 형성하는 단계와; 상기 드레인 전극과 접촉하는 투명 화소전극을 형성하는 단계와; 상기 화소영역을 정의하는 일부 게이트배선인 제 1 스토리지 전극 상부에 섬형상의 제 2 스토리지 전극을 구성하고, 상기 제 2 스토리지 전극과 상기 화소전극 접촉하여 스토리지 캐패시터를 형성하는 단계를 포함한다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.

-- 실시예 --

도 5는 본 발명의 제 1 예에 따른 어레이기판의 일부 화소를 도시한 확대 평면도이다.

도시한 바와 같이 본 발명의 제 1 예에 따른 액정 표시장치용 어레이기판(100)은 일 방향으로 연장된 게이트 배선(102)과, 게이트배선(102)과 교차하여 화소영역을 정의하며 일 방향으로 연장된 데이터 배선(120)을 포함한다.

상기 데이터배선(120)에서 돌출 형성되어 소스전극(112)이 형성되며, 상기 소스전극(112)과 소정 간격 이격되어 위치에 드레인전극(114)이 형성된다.

상기 돌출형태의 소스전극(112)에 "U"형상의 홈이 구성되며, 상기 드레인전극(114)은 상기 "U"형상의 홈 안쪽에 상기 소스전극(112)과 소정간격 이격하여 위치하고, 상기 소스전극(112)과 드레인전극(114)사이에 존재하는 액티브 채널(116)을 "U" 형상으로 정의한다.

이때, 바람직하게는 도시한바와 같이, 상기 "U"형상의 가상적인 대칭축(A)은 상기 게이트배선(102)과 소정의 각(θ)을 이루며, 상기 θ는 30≤θ≤60의 값을 가지도록 한다.

이와 같이 구성하면, 어레이기판의 제작 공정 중 오정렬이 발생하더라도 상기 게이트전극(101)과 드레인전극(114)의 겹침 면적의 변동량이 적어 C_gd의 변동량이 크지 않기 때문에 화질에 영향을 미칠 정도가 되지 않는다.

이하, 전술한 바와 같이 구성된 본 발명의 제 1 예에 따른 특징을 아래의 3가지로 요약할 수 있다.

제 1 특징은 박막트랜지스터(T)를 소형으로 제작할 수 있다는 것이다.

즉, 소스전극(112)에 "U"형상의 홈을 구성하고, 상기 "U"형상의 홈 내부에 드레인전극(114)을 형성하기 때문에, 상기 드레인전극(114)의 면적만큼 작아진 스위칭 소자를 얻을 수 있다.

제 2 특징은, 상기 "U"형상의 홈을 가지는 소스전극(112)과 드레인전극(114)의 구성으로 인해, 액티브채널(116)의 형상을 짧은 채널길이(L)와 넓은 채널폭(W)을 가지는 "U"형상으로 구성할 수 있으므로, 스위칭 소자의 빠른 동작특성을 얻을 수 있다.

제 3 특징은 상기 소형 박막트랜지스터(T)를 상기 게이트배선(102)상부에 구성하기 때문에 개구율(aperture ratio)을 더욱 확보 할 수 있다.

제 4 특징은 상기 게이트배선(102)상에 구성된 박막트랜지스터(T)가 소형임으로, 스토리지 온 게이트구조(storage on gate)의 스토리지 캐패시터(C)의 면적을 더욱 확보 할 수 있어서, 충분한 보조용량을 얻을 수 있다.

제 5 특징은. 상기 소스전극(112)의 "U"형상의 홈이 상기 게이트배선(102)과 소정의 각을 가지도록 구성하여, 상기 제 3 특징 내지 상기 제 4 특징을 더욱 극대화 할 수 있는 구조이다.

또한, 공정 중 오정렬이 발생하더라도 상기 드레인전극(114)과 게이트전극 (101)간의 겹침면적(M)의 변동이 적기 때문에 화질이 안정한 액정패널을 얻을 수 있다.

전술한 바와 같은 특징을 가지는 본 발명에 따른 액정표시장치용 어레이기판의 제조방법을 이하 도 6a 내지 도 6e를 참조하여 설명한다.

도 6a 내지 도 6e는 도 5의 구성을 공정순서에 따라 도시한 공정평면도와, 공정평면도를 Ⅵ-Ⅵ`와 Ⅶ-Ⅶ`을 따라 절단한 단면도이다.

도 6a는 게이트배선을 형성하는 단계이다.

먼저, 기판(100)상에 알루미늄(Al), 알루미늄계 합금(AlNd), 크롬(Cr), 몰리브덴(Mo)등의 도전성 금속그룹 중 하나를 증착하고 패턴하여, 게이트배선(102)을 형성한다.

상기 게이트배선을 알루미늄계 금속을 사용하여 형성할 경우에는 알루미늄-네오듐/몰리브덴(AlNd/Mo) 또는 알루미늄-네오듐/크롬(AlNd/Cr)과 같이 이중층으로 형성한다.

왜냐하면, 상기 게이트배선(102)의 제 1 층으로 사용된 알루미늄계 금속은 저항이 작기 때문에 게이트배선을 흐르는 신호의 RC딜레이를 줄일 수 있다.

그러나, 상기 알루미늄계 금속은 화학제품에 대한 내식성이 작기 때문에 식각용액에 의해 식각 침식되어 단선불량이 발생하는 문제가 발생한다.

따라서, 이를 방지하기 위해 화학약품에 대한 내식성이 강한 몰리브덴(Mo) 등의 금속을 사용하여 이중층으로 형성한다.

이때, 상기 게이트배선(102)의 일부는 게이트전극(101)과 스토리지 제 1 전극(102')으로 사용한다.

도 6b는 반도체층을 형성하는 단계를 도시한 도면이다.

즉, 상기 게이트배선(102)등이 형성된 기판(100)의 전면에 실리콘질화막(SiN_x)과 실리콘 산화막(SiO₂)을 포함하는 무기절연물질 그룹 또는 경우에 따라서는 벤조사이클로부텐(Benzocyclobutene)과 아크릴(Acryl)계 수지(resin)등이 포함된 유기절연물질 그룹 중 선택된 하나를 증착 또는 도포하여 절연막(200)을 형성한다.

다음으로, 상기 절연막(200)이 형성된 기판(100)의 전면에 순수한 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착한 후 패턴하여, 액티브층(active layer)(116)과 오믹콘택층(ohmic contact layer)(118)을 형성한다.

이때, 도시한 바와 같이, 바람직하게는 상기 평면적으로 겹쳐진 액티브층(116)과 오믹콘택층(118)에 연장부(116a,118a)를 형성하며, 상기 연장부(116a,118a)는 이후 공정에서 형성되는 데이터배선과 동일한 패턴으로 형성한다.

상기 연장부(116a,118a)를 더욱 형성하여 주는 이유는 이후, 공정에서 형성되는 데이터배서의 부착(adhesion)특성을 개선하기 위함이다.

도 6c는 데이터배선(120)과 제 2 스토리지 전극(120')을 형성하는 단계를 도시한 도면이다.

즉, 상기 오믹콘택층(118)이 형성된 기판(100)의 전면에 도전성 금속을 증착하고 패턴하여, 상기 적층된 액티브층(116)과 오믹콘택층(118)의 연장부(116a,118a)상에 데이터배선(120)과 상기 데이터배선(120)에서 상기 게이트전극(101)상부로 돌출 형성된 소스전극(112)과, 이와는 소정간격 이격된 드레인전극(114)과 상기 스토리지 제 1 전극(102')의 상부에 아일랜드 형태로 스토리지 제 2 전극(120')을 형성한다.

이때, 상기 소스전극(112)의 돌출부는 오목형상 홈을 구성하며, 상기 오목형상의 홈 내부에 막대 형상의 드레인전극(114)을 형성한다. 이와 같이 구성하면, 상기 드레인전극(114)이 상기 소스전극(112)내에 위치하기 때문에 종래에 비해 박막트랜지스터(T)의 크기를 줄일 수 있는 구조이다.

이때, 바람직하게는 상기 오목형상 홈의 가상적인 대칭축(A)이 상기 게이트배선(102)에 대해 기울기를 가지도록 구성하면, 상기 박막트랜지스터(T)가 게이트배선(102)을 차지하는 영역이 대폭 감소하게 된다.

바람직하게는 상기 게이트배선(102)과 상기 소스전극(112)의 오목형상 홈의 대칭축이 이루는 각를도 사이의 값으로 하면 상기 박막트랜지스터(T)가 게이트배선(102)을 차지하는 영역이 최소가 되고, 공정 중 오정렬이 발생하더라도 상기 게이트전극(101)과 상기 드레인전극(114)의 겹침면적의 변동이 작다.

더욱 바람직하게는 상기 게이트배선(102)과 상기 소스전극의 오목형상 홈의 가상적인 대칭축(A)이 이루는 각가 45^o일 때, 전술한 바와 같은 본 발명에 따른 특징을 극대화 할 수 있다.

이후, 상기 패턴된 소스전극(112) 및 드레인전극(114)을 마스크로 하여, 상기 오믹콘택층(118)의 일부분을 식각하여 하부의 반도체층(116)을 노출한다.

상기 소스전극(112)과 드레인전극(114)사이에 존재하는 오믹콘택층(118)을 제거하는 이유는 누설전류를 줄이기 위함이다.

이때, 바람직하게는 소스전극의 오목형상은 "U"형상으로 구성한다.

도 6d는 보호막(124)을 증착하고 콘택홀을 형성하는 단계이다.

전술한 바와 같은 절연물질을 증착 또는 도포하여 보호층(124)을 형성한 후 패턴하여, 상기 스토리지 제 2 전극(120')의 일부분이 노출되는 스토리지 콘택홀(204)과, 상기 드레인전극(114)이 노출되는 드레인 콘택홀(119)을 형성한다.

도 6e는 화소전극을 형성하는 단계를 도시한 도면이다.

도시한 바와 같이, 상기 보호층(124)이 패턴된 기판(100)의 전면에 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 인듐-징크-옥사이드(indium-zinc-oxide : IZ0)등으로 구성된 투명 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 화소전극(117)을 형성한다.

이때, 상기 화소전극(117)은 상기 드레인 콘택홀(119)을 통해 일부가 노출된 드레인전극(114)과 접촉하는 동시에, 상기 스토리지 콘택홀(204)을 통해 일부가 노출된 스토리지 제 2 전극(120')과 접촉한다.

비로소, 스토리지 제 1 전극(102`)과, 유전층인 게이트 절연막(200)과, 스토리지 제 2 전극(120`)으로 구성된 스토리지 캐패시터(C)가 구성된다.

전술한 바와 같은 공정을 거쳐 본 발명에 따른 액정표시장치용 어레이기판을 제작할 수 있다.

전술한 바와 같이 구성되는 박막트랜지스터는 또 다른 예로 이하, 도 7과 도8에 도시한 바와 같이 구성할 수 있다.

도 7과 도 8은 본 발명의 제 2 예와 제 3 예에 따른 어레이기판의 일부 화소를 도시한 확대 평면도이다.

도 7에 도시한 바와 같이, 상기 오목형상 홈이 형성된 소스전극과, 상기 오목형상 홈 내부에 구성되어 소정간격 이격된 드레인전극(114)은, 상기 소스전극(112)의 가상적인 대칭축(A)이 상기 게이트배선(102)과 평행한 방향으로 위치하도록 구성할 수 있으며, 도 8에 도시한 바와 같이, 상기 소스전극(112)의 가상적인 대칭축(A)이 상기 데이터배선(120)과 평행한 방향으로 위치하도록 구성할 수 있다.

본 발명에 따른 액정표시장치용 어레이기판은 첫째, 소스전극에 오목형상 홈을 형성하고, 드레인전극을 상기 오목형상 홈 내부에 구성하여, 소스/드레이전극이 차지하는 영역을 줄였기 때문에 개구율이 개선된 어레이기판을 제작할 수 있는 효과가 있다.

또한, 상기 소스전극의 가상적인 대칭축을 상기 게이트배선과 30≤Θ≤60사이의 기울기를 가지고 구성할 경우, 스토리지 캐파시터의 면적을 더욱 확보할 수 있고 오정렬이 발생하더라도 C_gd의 변동량이 거의 없기 때문에 액정패널의 안정한 동작특성과 액정패널의 화질을 개선하는 효과가 있다.

둘째, 상기 액티브층을 상기 데이터배선의 하부로 연장형성하여, 상기 데이터배선의 부착특성이 개선되도록 하므로써, 신뢰성 있는 액정패널을 제작할 수 있는 효과가 있다.

셋째, 전술한 바와 같은 본 발명에 따른 소스전극과 드레인전극의 구성은, 상기 두 전극간에 존재하는 액티브 채널의 길이를 줄이는 동시에, 액티브 채널의 구성이 짧은 채널길이와 함께 더욱 넓은 채널 폭을 확보 할 수 있는 구조이므로 빠른 동작특성을 갖는 어레이기판을 제작할 수 있는 효과가 있다.

Claims

기판과;

상기 기판 상에 구성된 게이트 배선과;

상기 게이트전극을 포함하는 게이트배선과 교차하여 화소영역을 정의하는 데이터 배선과;

게이트전극과, 액티브층과, 소스전극및 드레인전극을 포함하는 박막트랜지스터에 있어서, 상기 소스전극은 오목형상의 홈을 가지며, 상기 드레인전극의 일부가 상기 소스전극의 오목형상 홈 내부에서 상기 소스전극과 일정한 간격을 두고 위치한 박막트랜지스터와;

상기 드레인 전극과 접촉하는 투명 화소전극

을 포함하는 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 소스전극의 오목형상 홈의 대칭축과 상기 게이트배선이 이루는 각 θ는 30⁰≤θ ≤60⁰의 범위를 가지는 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 소스전극의 오목형상 홈의 대칭축과 상기 게이트배선이 이루는 각 θ는 0도인 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 소스전극의 오목형상 홈의 대칭축과 상기 게이트배선이 이루는 각 θ는 90도인 액정표시장치용 어레이기판.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서,

상기 오목형상의 홈은 "U"형상인 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 소스전극 및 드레인전극은 상기 게이트배선 상에 구성되는 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 액티브층은 연장부를 가지며, 상기 연장부는 상기 데이터배선과 평면적으로 겹쳐 형성된 액정표시장치용 어레이기판.
제 1 항에 있어서,

상기 투명 화소전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)로 구성된 투명 도전성 금속그룹 중 선택된 하나인 액정표시장치용 어레이기판.
제 1 항에 있어서,

스토리지 제 1 전극과, 상기 화소전극과 연결되는 스토리지 제 2 전극과, 유전층을 포함하는 스토리지 커패시터를 더욱 포함하는 액정표시장치용 어레이기판.
제 9 항에 있어서,

상기 유전층은 질화실리콘(SiN_x) 또는 산화실리콘(SiO₂)이 포함된 무기절연물질 그룹 중 선택된 하나인 액정표시장치용 어레이기판.
기판을 준비하는 단계와;

상기 기판 상에 게이트전극을 포함한 게이트배선을 형성하는 단계와;

상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 단계와;

상기 게이트전극 상부에 위치하는 액티브층을 형성하는 단계와;

상기 데이터배선에서 돌출 형성되고, 오목형상의 홈을 가지는 소스전극과, 상기 오목형상의 홈 내부에서, 상기 소스전극과 일정한 간격을 두고 위치한 드레인 전극을 형성하는 단계와;

상기 드레인 전극과 접촉하는 투명 화소전극을 형성하는 단계

를 포함하는 액정표시장치용 어레이기판 제조방법.
제 11 항에 있어서,

상기 소스전극의 오목형상 홈의 대칭축과 상기 게이트배선이 이루는 각 θ은 30⁰≤θ≤60⁰의 범위를 가지는 액정표시장치용 어레이기판 제조방법.
제 11 항에 있어서,

상기 소스전극의 오목형상 홈의 대칭축과 상기 게이트배선이 이루는 각 θ는 0도인 액정표시장치용 어레이기판 제조방법.
제 11 항에 있어서,

상기 소스전극의 오목형상 홈의 대칭축과 상기 게이트배선이 이루는 각 θ는 90도인 액정표시장치용 어레이기판 제조방법.
제 12항 내지 제 14 항 중 어느 한 항에 있어서,

상기 오목형상의 홈은 "U"형상인 액정표시장치용 어레이기판 제조방법.
제 11 항에 있어서,

상기 소스전극 및 드레인전극은 상기 게이트배선 상에 구성되는 액정표시장치용 어레이기판 제조방법.
제 11 항에 있어서,

상기 액티브층은 연장부를 가지며, 상기 연장부는 상기 데이터배선과 평면적으로 겹쳐 형성되는 액정표시장치용 어레이기판 제조방법.
제 11 항에 있어서,

상기 투명전극은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)등이 포함된 투명 도전성 금속그룹 중 선택된 하나인 액정표시장치용 어레이기판 제조방법.
제 11 항에 있어서,

스토리지 제 1 전극과, 상기 화소전극과 연결되는 스토리지 제 2 전극과, 유전층으로 구성된 스토리지 커패시터를 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
제 19 항에 있어서,

상기 유전층은 질화 실리콘(SiN_x) 또는 산화 실리콘(SiO₂)이 포함된 무기절연물질 그룹 중 선택된 하나로 형성하는 액정표시장치용 어레이기판 제조방법.