KR101013647B1

KR101013647B1 - 채널부 리페어방법 및 이를 적용한 액정표시소자

Info

Publication number: KR101013647B1
Application number: KR1020030099307A
Authority: KR
Inventors: 김대홍
Original assignee: 엘지디스플레이 주식회사
Priority date: 2003-12-29
Filing date: 2003-12-29
Publication date: 2011-02-10
Also published as: KR20050068145A

Abstract

본 발명의 액정표시소자는 게이트라인에 절단-홈(groove)을 형성하여 채널부의 소오스/드레인 패턴불량 발생시 상기 절단-홈을 따라 추가로 절단함으로써 암점화 리페어를 용이하게 하여 상기 암점화공정에서 발생하는 불량을 감소시키기 위한 것으로, 기판 위에 일방향으로 연장되어 형성된 복수개의 데이터라인; 상기 데이터라인에 대하여 실질적으로 수직 방향으로 연장되어 형성되며, 반도체층이 형성되어 있는 채널부보다 긴 길이로 상기 게이트라인의 중앙에 절단-홈이 형성되어 있는 복수개의 게이트라인; 상기 각각의 게이트라인 및 데이터라인이 교차하여 정의되는 화소영역; 상기 화소영역에 형성된 스위칭소자; 및 상기 화소영역 위에 형성된 화소전극을 포함한다.

패턴불량, 암점화, 리페어, 절단-홈

Description

채널부 리페어방법 및 이를 적용한 액정표시소자{METHOD FOR REPAIR CHANNEL PORTION AND LIQUID CRYSTAL DISPLAY DEVICE USING THEREOF}

도 1은 일반적인 액정표시패널을 개략적으로 나타내는 사시도.

도 2는 채널부에 불량패턴이 형성된 액정표시소자의 일부를 나타내는 평면도.

도 3은 도 2에 도시된 액정표시소자에서, 상기 채널부의 리페어방법을 나타내는 평면도.

도 4a는 본 발명의 실시예에 따른 게이트라인에 절단-홈이 형성된 액정표시소자의 일부를 나타내는 예시도.

도 4b는 도 4a에 도시된 액정표시소자에서, 상기 절단-홈을 이용한 암점화 리페어방법을 나타내는 예시도.

도 5a 내지 도 5d는 도 4a에 도시된 액정표시소자의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도.

** 도면의 주요부분에 대한 부호의 설명 **

110,210 : 어레이 기판 116,216 : 게이트라인

117,217 : 데이터라인 121,221 : 게이트전극

122A,222A : 제 1 소오스전극 122B,222B : 제 2 소오스전극

123,223 : 드레인전극 280 : 절단-홈

본 발명은 액정표시소자에 관한 것으로, 특히 불량 셀 리페어(repair)공정에서 행해지는 암점화 리페어를 용이하게 하여 상기 암점화공정에서 발생하는 불량을 감소시킨 채널부 리페어방법 및 이를 적용한 액정표시소자에 관한 것이다.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.

일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상정보에 따른 데이터신호를 개별적으로 공급하여, 상기 액정셀들의 광투과율을 조절함으로써 원하는 화상을 표시할 수 있도록 한 표시장치이다.

이를 위하여, 상기 액정표시장치는 구동회로 유닛(unit)을 포함하여 영상을 출력하는 액정표시패널, 상기 액정표시패널의 하부에 설치되어 액정표시패널에 빛을 방출하는 백라이트(backlight) 유닛, 상기 백라이트 유닛과 액정표시패널을 결 합시켜 지지하는 케이스(case) 등으로 이루어져 있다.

이하, 도 1을 참조하여 액정표시패널에 대해서 자세히 설명한다.

도 1은 일반적인 액정표시패널의 구조를 개략적으로 나타내는 평면도이다.

도면에 도시된 바와 같이, 상기 액정표시패널은 크게 컬러필터(color filter) 기판(5)과 어레이(array) 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(50)으로 구성된다.

상기 컬러필터 기판(5)은 색상을 구현하는 서브컬러필터(적, 녹, 청)를 포함하는 컬러필터(7)와 상기 서브-컬러필터 사이를 구분하고 액정층(50)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(50)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.

또한, 상기 어레이 기판(10)은 상기 기판(10) 위에 종횡으로 배열되어 복수개의 화소영역(19)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(Thin Film Transistor; TFT)(20) 및 상기 화소영역(19) 위에 형성된 화소전극(18)으로 구성된다.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 두 기판의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.

이러한 액정표시패널의 제조공정은 크게 어레이 기판에 스위칭소자를 형성하 는 어레이공정과 컬러필터 기판에 컬러필터를 형성하는 컬러필터공정으로 구분될 수 있으며, 상기 각각의 어레이공정과 컬러필터공정을 통해 제작된 어레이 기판과 컬러필터 기판은 마지막으로 셀(cell)공정을 거쳐 서로 합착되어 액정표시패널이 완성되게 된다.

이 때, 상기 액정 셀공정은 어레이공정이나 컬러필터공정에 비해 상대적으로 반복되는 공정이 거의 없는데, 상기 셀공정은 액정분자의 배향을 위한 배향막 형성공정, 셀갭(cell gap) 형성공정, 셀 절단(cutting)공정 및 액정주입공정으로 크게 나눌 수 있다. 한편, 이러한 공정을 거친 액정셀은 품질검사를 통해 선별되며, 양품으로 선별된 액정표시패널의 외측에 각각 편광판을 부착한 후, 구동회로를 연결하면 액정표시패널이 완성되게 된다.

이 때, 전술한 액정표시패널의 검사 과정에서는, 상기 액정표시패널의 화면에 테스트 패턴을 띄우고 불량화소의 유무를 탐지하여 불량화소가 발견되었을 때에는 이에 대한 리페어공정을 실시하게 된다.

상기 액정표시패널의 불량에는 화소별 색상불량, 휘점(輝點)(항상 켜져 있는 상태), 암점(暗點)(항상 꺼져 있는 셀) 등의 점 결함과 인접한 데이터라인간의 단락(short)으로 인해 발생하는 선 결함 등이 있다. 이러한 불량은 완성된 액정표시패널에 테스트 패턴들을 띄웠을 때 작업자의 눈에 확연히 드러나게 되고, 작업자는 상기 불량화소의 위치를 파악하여 이 후에 그 부분에 대한 리페어공정을 진행하게 된다.

한편, 도 2는 채널부에 불량패턴이 형성된 액정표시소자의 일부를 나타내는 평면도로써, 소오스/드레인 패턴시 발생된 불량패턴으로 인해 화소가 항상 켜져 있는 상태인 휘점불량을 나타내고 있다.

도면에 도시된 바와 같이, 어레이 기판(110)은 화소영역 위에 형성된 화소전극(118), 상기 기판(110) 위에 종횡으로 배열된 게이트라인(116)과 데이터라인(117), 그리고 상기 게이트라인(116)과 데이터라인(117)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터로 이루어져 있다.

이 때, 상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극(122A, 122B) 및 화소전극(118)에 연결된 드레인전극(123)으로 구성된다. 또한, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터는 게이트전극(121)과 소오스/드레인전극(122A~122B, 123)의 절연을 위한 게이트절연막 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 소오스전극(122A, 122B)과 드레인전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브층을 포함한다.

또한, 상기 드레인전극(123) 위에는 콘택홀(140)이 형성된 제 1 절연막(미도시)이 있어, 상기 콘택홀(140)을 통해 상기 드레인전극(123)과 화소전극(118)이 전기적으로 접속되게 된다.

이 때, 상기 소오스/드레인전극(122A~122B, 123)의 포토(즉, 포토리소그래피(photolithography))공정을 진행하는 과정에서, 도시된 바와 같은 패턴불량(즉, 소오스전극(122A, 122B)과 드레인전극(123) 패턴이 연결되어 단락되는 불량)(160)이 발생하기도 한다.

상기와 같은 패턴불량(160)으로 인해 상기 화소는 표준흑색 모드(normally black mode)에서 항상 켜져 있는 상태인 휘점불량을 유발하게 된다.

이에 따라 상기 불량 셀을 리페어하기 위해 암점화공정을 진행하게 되는데, 이를 설명하면 다음과 같다.

도 3은 도 2에 도시된 액정표시소자에서, 상기 채널부의 리페어방법을 나타내는 평면도이다.

도면에 도시된 바와 같이, 상기 패턴불량(160)이 발생된 화소영역을 암점화하기 위해 화소전극(118)에 신호를 인가하는 드레인전극(123)의 소정영역을 레이저를 이용하여 절단하게 된다.

이 때, 종래에는 휘점에 대한 리페어공정으로 채널부와 화소전극(118) 사이의 드레인전극(123)을 점선으로 도시된 절단선(170)을 따라 절단하여 상기 화소전극(118)에 항상 신호가 인가되지 않게 하여 상기 화소전극(118)을 암점화 하게 되는데, 상기 레이저 절단시 소오스/드레인전극(122A~122B, 123)과 게이트전극(121)의 웰딩(welding)현상이 발생하여 게이트전극(121)과 드레인전극(123)간이 단락되는 문제점이 있었다.

이는 전술한 채널부와 화소전극 사이의 절단되는 영역이 구조적으로 마진이 부족하여 생기게 되는 것으로, 이에 따른 채널부의 단락은 화소결함의 주 유형으로 휘점불량이 요구되는 현 시장상황에 절대적으로 개선이 필요한 사항이다.

본 발명은 상기한 문제를 해결하기 위한 것으로, 게이트라인에 절단-홈을 형 성하여 채널부의 소오스/드레인 패턴불량 발생시 상기 절단-홈을 따라 추가로 절단함으로써 암점화 리페어를 용이하게 한 채널부 리페어방법을 제공하는 것을 목적으로 한다.

또한, 본 발명의 다른 목적은 상기와 같은 암점화 리페어공정을 이용하여 휘점불량을 개선함으로써 수율 및 생산성이 향상된 액정표시소자를 제공하는 것이다.

본 발명의 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.

상기한 목적을 달성하기 위하여, 본 발명의 액정표시소자는 기판 위에 일방향으로 연장되어 형성된 복수개의 데이터라인; 상기 데이터라인에 대하여 실질적으로 수직 방향으로 연장되어 형성되며, 반도체층이 형성되어 있는 채널부보다 긴 길이로 상기 게이트라인의 중앙에 절단-홈이 형성되어 있는 복수개의 게이트라인; 상기 각각의 게이트라인 및 데이터라인이 교차하여 정의되는 화소영역; 상기 화소영역에 형성된 스위칭소자; 및 상기 화소영역 위에 형성된 화소전극을 포함한다.

이 때, 상기 스위칭소자는 박막 트랜지스터로 구성되며, 기판 위에 형성되어 상기 게이트라인과 연결되는 게이트전극, 상기 게이트전극이 형성된 기판 전면에 걸쳐 증착된 제 1 절연막, 상기 제 1 절연막 위에 형성된 반도체층, 상기 반도체층 위에 형성되어 상기 데이터라인과 연결되는 소오스전극 및 상기 화소전극과 연결되는 드레인전극 및 상기 소오스전극 및 드레인전극이 형성된 기판 전면에 걸쳐 증착된 제 2 절연막을 포함할 수 있다.

이 때, 상기 소오스전극은 U자형으로 구성되어 U자형 채널을 형성할 수 있다.

한편, 상기 절단-홈은 반도체층이 형성되어 있는 채널부보다 긴 길이로 게이트라인의 중앙에 형성될 수 있다.

또한, 본 발명의 암점화 리페어방법은 게이트라인의 중앙에 반도체층이 형성되어 있는 채널부보다 긴 길이로 절단-홈이 형성되어 있으며, 소오스/드레인전극, 게이트전극, 화소전극 및 반도체층으로 구성되는 어레이 기판을 컬러필터 기판과 합착하는 단계; 상기 합착된 어레이 기판의 각 화소전극에 테스트 신호를 인가하여 화소불량을 검사하는 단계; 상기 소오스전극과 드레인전극이 단락 되어 화소불량이 발생하는 경우에 상기 반도체층의 채널부와 상기 화소전극 사이의 상기 드레인전극을 1차 절단선을 따라 절단하는 1차 암점화 리페어공정을 진행하는 단계; 및 상기 1차 암점화 과정에서 상기 소오스/드레인전극과 상기 게이트전극이 단락 되는 경우에, 상기 절단-홈의 양끝에 위치한 2차 절단선을 따라 화소영역에 인접한 게이트라인을 절단하는 2차 암점화 리페어공정을 진행하는 단계를 포함한다.

이 때, 상기 화소불량은 패턴불량으로 소오스전극과 드레인전극이 단락 되어 휘점불량이 발생하는 경우에, 드레인전극의 소정영역을 절단하여 1차 암점화 리페어공정을 진행할 수 있다.

또한, 상기 1차 암점화 과정에서 소오스/드레인전극과 게이트전극이 웰딩(welding)현상 발생으로 상기 게이트전극과 화소전극이 단락되는 경우에, 상기 절단-홈의 양끝에 위치한 게이트라인의 일부를 상기 절단-홈을 향해 절단하는 2차 암점화 리페어공정을 진행할 수 있다.

또한, 상기 절단-홈은 반도체층이 형성되어 있는 채널부보다 긴 길이로 게이 트라인의 중앙에 형성되어 있어, 상기 게이트전극과 화소전극이 단락되는 경우에 상기 절단-홈의 양끝에 위치하는 게이트라인의 일부를 절단함으로써 상기 화소전극에 신호가 인가되지 못하게 할 수 있다.

한편, 상기 1차 암점화 리페어공정 및 2차 암점화 리페어공정은 레이저를 이용하여 진행할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명에 따른 암점화 리페어방법 및 이를 적용한 액정표시소자의 바람직한 실시예를 자세히 설명한다.

우선, 본 발명의 절단-홈이 형성된 게이트라인을 포함하는 액정표시소자에 대해서 도면을 참조하여 상세히 설명한다.

도 4a는 본 발명의 실시예에 따른 게이트라인에 절단-홈이 형성된 액정표시소자의 일부를 나타내는 예시도로써, 패턴불량이 발생하는 채널부를 중심으로 어레이 기판의 일부를 나타내고 있다.

도면에 도시된 바와 같이, 상기 어레이 기판(210)은 상기 기판(210) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(216)과 데이터라인(217), 상기 게이트라인(216)과 데이터라인(217)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터 및 상기 화소영역 위에 형성된 화소전극(218)으로 이루어져 있다.

이 때, 상기 박막 트랜지스터는 소오스전극(222A, 222B)이 제 1 소오스전극(222A) 및 제 2 소오스전극(222B)으로 구분되어 그 형태가 U자형으로 된 U자형 채널 박막 트랜지스터로 상기 소오스전극(222A, 222B)을 따라 채널이 길게 형성됨으로써 소자의 특성을 향상시키기 위한 것이나, 본 발명이 이에 한정되는 것 은 아니며 L자형 채널, 일자형 채널 등 채널의 형태에 관계없이 적용될 것이다.

상기 박막 트랜지스터는 게이트라인(216)에 연결된 게이트전극(221), 데이터라인(217)에 연결된 소오스전극(222A, 222B) 및 화소전극(218)에 연결된 드레인전극(223)으로 구성된다.

또한, 도면에는 도시하지 않았지만, 상기 박막 트랜지스터는 게이트전극(221)과 소오스/드레인전극(222A~222B, 223)의 절연을 위한 게이트절연막 및 상기 게이트전극(221)에 공급되는 게이트 전압에 의해 소오스전극(222A, 222B)과 드레인전극(223) 간에 전도채널을 형성하는 액티브층(224)을 포함한다.

이 때, 상기 드레인전극(223) 위에는 콘택홀(240)이 형성된 층간절연막(미도시)이 있어, 상기 콘택홀(240)을 통해 상기 드레인전극(223)과 화소전극(218)이 전기적으로 접속되게 된다.

한편, 전술한 바와 같이 상기 소오스/드레인전극(222A~222B, 223)의 포토공정을 진행하는 과정에서 상기 소오스전극(222A, 222B)과 드레인전극(223) 패턴이 연결되어 단락되는 패턴불량(260)이 발생하기도 하며, 이 때 상기와 같은 패턴불량(260)으로 인해 상기 화소는 표준흑색 모드에서 항상 켜져 있는 상태인 휘점불량을 유발하게 된다.

이 때, 상기 채널부에 인접하는 게이트라인(216)에는 소정 길이로 홈(270)이 형성되어 있는데, 상기 절단 홈(270)은 상기 휘점불량에 따른 불량화소를 암점화 리페어하기 위해 본 발명에서 추가로 구성한 것으로 상기 절단 홈(270)이 형성되어 있는 게이트라인(216)을 추가로 절단함으로써 휘점불량을 완전하게 제거할 수 있게 된다.

도 4b는 도 4a에 도시된 액정표시조사에서, 상기 절단-홈을 이용한 암점화 리페어방법을 나타내는 예시도이다.

도면에 도시된 바와 같이, 우선 상기 패턴불량(260)이 발생되어 휘점불량이 발생한 화소영역을 암점화하기 위해 화소전극(218)에 신호를 인가하는 드레인전극(223)의 소정영역을 레이저를 이용하여 절단하게 된다.

즉, 채널부와 화소전극(218) 사이의 드레인전극(223)을 도면에 점선으로 도시된 1차 절단선(270A)을 따라 레이저를 이용하여 절단함으로써 상기 화소전극(218)에 신호가 인가되지 않게 하는 1차 암점화공정을 진행한다.

이 때, 상기 1차 암점화공정 진행시 구조적인 마진 부족 문제에 의해 전술한 바와 같은 웰딩현상이 발생하여 상기 게이트전극(221)과 화소전극(218)이 단락되는 경우에는 다음과 같은 2차 암점화공정을 진행할 수 있다.

본 실시예에 따라 게이트라인(216)에 형성된 절단-홈(280)을 따라 화소영역에 인접한 게이트라인(216)의 두 부분을 상기 절단-홈(280)을 향해 절단하게 되는데, 즉 도시된 바와 같은 상기 절단-홈(280)의 양끝에 위치한 2차 절단선(270B)을 따라 레이저를 이용하여 상기 게이트라인(216)을 절단함으로써 게이트전극(221)과 화소전극(218)이 단락되는 문제를 방지할 수 있다.

즉, 전술한 웰딩현상에 의해 게이트전극(221)과 화소전극(218)이 단락 되더라도 상기 2차 암점화공정을 통해 불량패턴이 형성된 채널 전체를 게이트라인(221)으로부터 단선 되게 함으로써 상기 화소전극(218)에는 아무런 신호도 인가되지 않 게 되어 완전하게 암점화 되게 된다.

이 때, 본 실시예에서는 1차 암점화공정을 진행한 후 상기 화소의 암점화 여부에 따라 2차 암점화공정을 진행하도록 구성하였는데, 이는 하나의 예시에 불과하며 본 발명이 이에 한정되는 것은 아니며 1차 암점화공정 후 바로 2차 암점화공정을 진행할 수도 있다.

한편, 상기 실시예에 따른 게이트라인에 절단-홈이 형성된 액정표시소자를 제조하는 방법을 설명하면 다음과 같다.

도 5a 내지 도 5d는 도 4a에 도시된 액정표시소자의 IV-IV'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.

먼저, 도 5a에 도시된 바와 같이, 유리와 같은 투명한 절연 물질로 이루어진 기판(210) 위에 게이트전극(221)을 포함하여 게이트라인(216)을 형성한다.

이 때, 상기 게이트 배선(216, 221)은 알루미늄(aluminum; Al), 알루미늄-네오디미늄(aluminum neodyminum; AlNd) 등의 저저항 금속에 캡핑(capping), 부식방지 및 접착력(adhesion) 강화 등의 목적으로 몰리브덴(molybdenum; Mo), 티타늄(titanium; Ti), 크롬(chromium; Cr) 등의 금속을 적용하여 다층 구조로 형성할 수도 있다.

한편, 상기 게이트라인(216)의 일부, 즉 채널부에 인접하는 게이트라인(216)은 도시된 바와 같이 하부 기판(210)이 노출되는 절단-홈(280)이 형성되도록 패터닝 되게 된다.

다음으로, 도 5b에 도시된 바와 같이, 상기 게이트 배선(216, 221)이 형성된 기판(210) 전면에 연속적으로 게이트절연막(215A)과 비정질 실리콘 박막(224') 및 n+ 비정질 실리콘 박막(225')을 증착한다. 상기 비정질 실리콘 박막(224')은 패턴 되어 박막 트랜지스터의 액티브층으로 사용되며, n+ 비정질 실리콘 박막(225')은 소오스/드레인전극과 상기 액티브층의 소오스/드레인영역간의 오믹-콘택(ohmic contact)을 위해 형성한다.

다음으로, 도 5c에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 게이트절연막(215a)과 비정질 실리콘 박막(224') 및 n+ 비정질 실리콘 박막(225')을 패터닝함으로써 오믹-콘택층(225)이 형성된 액티브 패턴(224)을 형성한다.

이후, 도 5d에 도시된 바와 같이, 상기 기판(210) 전면에 소오스/드레인전극용 도전성 금속물질을 증착한 후, 포토리소그래피공정을 이용하여 상기 도전막을 패터닝함으로써 소오스전극(222A, 222B)과 드레인전극(223)을 형성한다. 이 후, 상기 소오스/드레인전극(222A~222B, 223)을 마스크로 채널부의 액티브 패턴(224)이 노출될 때까지 오믹-콘택층(225)을 식각한다.

이 때, 도면에는 상기 포토리소그래피공정 진행 중에 상기 소오스/드레인전극(222A~222B, 223) 패턴불량으로 상기 제 1 소오스전극(222A)과 드레인전극(223)이 단락 되어 있는 휘점불량을 나타내고 있으며, 상기 휘점불량은 전술한 바와 같이 게이트라인(216)에 형성되어 있는 절단-홈(280)에 의해 제거되게 된다. 즉, 상기 절단-홈(280)이 게이트라인(216)에 추가로 구성됨으로써, 화소불량 발생시 상기 절단-홈(280)을 향해 게이트라인(216)의 양단을 절단하여 화소전극으로 신호가 인가되지 않게 함으로써 상기 문제를 해결할 수 있게 되는 것이다.

한편, 상기 실시예에서는 U자형 채널을 가진 액정표시소자에 대해서 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 L자형, 일자형 등 채널의 형태의 관계없이 게이트라인에 절단-홈을 형성하여 암점화공정을 진행하는 경우에 적용되게 된다.

또한, 본 발명은 액정표시소자의 모드, 즉 트위스티드 네마틱(Twisted Nematic; TN)모드, 횡전계(In Plane Switching; IPS)모드 및 수직배향(Vertical Alignment; VA)모드 등 모드에 관계없이 적용 가능하다.

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.

상술한 바와 같이, 본 발명의 암점화 리페어방법은 게이트라인에 절단-홈을 형성하여 채널부의 소오스/드레인 패턴불량 발생시 상기 절단-홈을 향해 게이트라인을 추가로 절단함으로써 기존의 리페어 마진 부족에도 불구하고 암점화 리페어를 용이하게 하는 효과를 제공한다.

또한, 상기와 같은 암점화 리페어공정을 이용하여 휘점불량을 개선함으로써 액정표시소자의 수율 및 생산성이 향상되는 효과를 제공한다.

Claims

기판 위에 일방향으로 연장되어 형성된 복수개의 데이터라인;

상기 데이터라인에 대하여 실질적으로 수직 방향으로 연장되어 형성되며, 반도체층이 형성되어 있는 채널부보다 긴 길이로 상기 게이트라인의 중앙에 절단-홈이 형성되어 있는 복수개의 게이트라인;

상기 각각의 게이트라인 및 데이터라인이 교차하여 정의되는 화소영역;

상기 화소영역에 형성된 스위칭소자; 및

상기 화소영역 위에 형성된 화소전극을 포함하는 액정표시소자.
제 1 항에 있어서, 상기 스위칭소자는 박막 트랜지스터로 구성되며,

기판 위에 형성되어 상기 게이트라인과 연결되는 게이트전극;

상기 게이트전극이 형성된 기판 전면에 걸쳐 증착된 제 1 절연막;

상기 제 1 절연막 위에 형성된 반도체층;

상기 반도체층 위에 형성되어 상기 데이터라인과 연결되는 소오스전극 및 상기 화소전극과 연결되는 드레인전극; 및

상기 소오스전극 및 드레인전극이 형성된 기판 전면에 걸쳐 증착된 제 2 절연막을 포함하는 것을 특징으로 하는 액정표시소자.
제 2 항에 있어서, 상기 소오스전극은 U자형으로 구성되어 U자형 채널을 형성하는 것을 특징으로 하는 액정표시소자.
삭제
게이트라인의 중앙에 반도체층이 형성되어 있는 채널부보다 긴 길이로 절단-홈이 형성되어 있으며, 소오스/드레인전극, 게이트전극, 화소전극 및 반도체층으로 구성되는 어레이 기판을 컬러필터 기판과 합착하는 단계;

상기 합착된 어레이 기판의 각 화소전극에 테스트 신호를 인가하여 화소불량을 검사하는 단계;

상기 소오스전극과 드레인전극이 단락 되어 화소불량이 발생하는 경우에 상기 반도체층의 채널부와 상기 화소전극 사이의 상기 드레인전극을 1차 절단선을 따라 절단하는 1차 암점화 리페어공정을 진행하는 단계; 및

상기 1차 암점화 과정에서 상기 소오스/드레인전극과 상기 게이트전극이 단락 되는 경우에, 상기 절단-홈의 양끝에 위치한 2차 절단선을 따라 화소영역에 인접한 게이트라인을 절단하는 2차 암점화 리페어공정을 진행하는 단계를 포함하는 액정표시소자의 암점화 리페어방법.
삭제
삭제
삭제
제 5 항에 있어서, 상기 1차 암점화 리페어공정 및 2차 암점화 리페어공정은 레이저를 이용하여 진행하는 것을 특징으로 하는 액정표시소자의 암점화 리페어방법.