JP2007304603A - 液晶表示装置用アレイ基板とその製造方法 - Google Patents

Abstract

【課題】開口率向上と共に十分な補助容量確保、速い作動特性そしてＣ_ｇｄの変動量が少ない新しい構造の液晶表示装置用アレイ基板を提供する。
【解決手段】液晶表示装置用アレイ基板と、アレイ基板の製作方法を開示する。アレイ基板を構成する薄膜トランジスタの構成中ソース電極とドレーン電極の構造を改善して、薄膜トランジスタの大きさをさらにコンパクトに構成することによってストレージ容量と開口率を改善すると同時に、ソース電極とドレーン電極間のチャネル幅は広く、長さは短く構成してスイッチング素子の作動特性を改善して、ドレーン電極とゲート電極間に生成される寄生容量Ｃ_ｇｄの変動を最少化して残像または画素間の不均一を改善する。
【選択図】図５Ａ

Description

本発明は液晶表示装置に係り、詳細にはコンパクトな構造の薄膜トランジスタを含む液晶表示装置用アレイ基板とその製造方法に関する。

前記液晶表示装置は液晶の光学的異方性を利用して画像を表示する装置であって、大別して上部基板と下部基板と前記上部基板と下部基板の間に位置した液晶によって構成される。

以下、図１を参照して説明する。
図１は、一般的な液晶表示装置を概略的に図示した分解斜視図である。
図示したように、一般的な液晶表示装置はブラックマトリックス６とサブカラーフィルタ（赤、緑、青）７を含んだカラーフィルタ７とカラーフィルタ上に透明な共通電極１８が形成された上部基板５と、画素領域Ｐと画素領域上に形成された画素電極１７とスイッチング素子Ｔを含んだアレイ配線が形成された下部基板２２とで構成され、前記上部基板５と下部基板２２間には液晶１４が充填されている。

前記下部基板２２は、アレイ基板ともいって、スイッチング素子である薄膜トランジスタＴがマトリックス状（ｍａｔｒｉｘ ｔｙｐｅ）で位置して、このような多数の薄膜トランジスタを交差して経由するゲート配線１３とデータ配線１５が形成される。

前記画素領域Ｐは、前記ゲート配線１３とデータ配線１５が交差して定義される領域である。前記画素領域Ｐ上に形成される画素電極１７はインジウム−スズ−オキサイド（ＩＴＯ）またはインジウム−酸化亜鉛（ＩＺＯ）のように光の透過率が比較的優れた透明導電性金属を用いる。

前述したように構成される液晶表示装置は、前記画素電極１７上に位置した液晶層１４が前記薄膜トランジスタＴから印加された信号によって配向されて、前記液晶層の配向程度によって前記液晶層１４を透過する光の量を調節する方式で画像を表現できる。

図２は、従来の第１例による液晶表示装置用アレイ基板の一部の画素を図示した拡大平面図である。

アレイ基板２２は、図示したような画素Ｐの多数がマトリックス状に構成され、画素はスイッチング素子である薄膜トランジスタＴと画素電極１７と補助容量であるストレージキャパシタＣとで構成される。

前記薄膜トランジスタＴは、ゲート電極２６とソース電極２８とドレーン電極３０とアクティブ層２４で構成されて、前記ソース電極２８はデータ配線１５と連結され前記ゲート電極２６は前記データ配線１５と交差して画素領域Ｐを定義するゲート配線１３と連結されるように構成される。

この時、前記データ配線１５は、アクティブ層２４と平面的に重ねて形成される構造であり、前記ストレージキャパシタＣはストレージオンゲート（storage on gate）構造であって、画素電極１７とその下部のゲート配線１５がストレージキャパシタＣの上／下電極になってＭ／Ｉ／Ｍ（metal/insulator/metal）に形成された構造である。

このような構成を有するアレイ基板の作動特性は、前記スイッチング素子である薄膜トランジスタＴの作動特性と前記ストレージキャパシタＣの充電容量に影響を受ける。したがって、アレイ基板を設計する時重要な部分が前記薄膜トランジスタと、前記ストレージキャパシタの構造と形状である。

さらに詳細に説明すると、一般に前記薄膜トランジスタＴはソース電極２８とドレーン電極３０間に存在するアクティブチャネルの幅Ｗとアクティブチャネルの長さＬによって作動特性が変わる問題と、ドレーン電極３０とゲート電極２６間の重ねられた面積によって発生する寄生キャパシタであるＣ_ｇｄの変動量を減らす問題は、前記薄膜トランジスタの設計において最も大きな課題である。
前記Ｃ_ｇｄ値は、以下式（１）によって計算できる。

この時、前記Ａ_ｇｄは、前記ゲート電極２６とドレーン電極３０が重なる面積Ｍを示し、前記ｄ_ｇｄは前記ゲート電極２６とドレーン電極３０間の距離を意味する。

したがって、前記ゲート電極２６とドレーン電極３０の重なる面積が小さいほど望ましい構成であることが分かる。
また、前記Ｃ_ｇｄは、前で説明したように、交流で駆動するアレイ基板で液晶を劣化させて、残像を誘発する主な原因である直流成分のオフセット電圧ΔＶ_Ｐと密接な関連を有する。

前記Ｃ_ｇｄと、ΔＶ_Ｐとの関係は以下式（２）によって分かる。

前述した式で前記Ｖ_ＳＣは、信号電圧の中間値であり、電圧Ｖ_ｐｃは画素電極にかかる電圧の中間値であって、電圧Ｖ_ｇはゲート電極にかかる電圧であって、前記Ｃ_ｔは全体容量であってＣ_ｔ＝Ｃ_ｇｄ＋Ｃ_ｓ＋Ｃ_ＬＣに示すことができる。

この時、前記Ｃ_ｇｄは、ゲート電極とドレーン電極間の寄生容量であり、前記Ｃ_ｓはストレージキャパシタ補助容量であって、前記Ｃ_ＬＣは液晶容量を示す。

前記式（２）によって前記オフセット電圧値ΔＶ_Ｐは前記ゲート電極とドレーン電極間に発生するＣ_ｇｄ値に比例するという結論を得ることができる。したがって、アレイ基板の作動特性を向上させるには、前記Ｃ_ｇｄ値は小さいほど好ましい。

薄膜トランジスタＴの構成上前記Ｃ_ｇｄ値は常に存在し、一般に前記Ｃ_ｇｄ値が一定である仮定の上で共通電圧を利用して前記ΔＶ_Ｐ値を補正する。

しかし、多数の工程を経て初めて完成されるアレイ基板の工程過程中整列誤差（ミスアラインメント）によって前記ゲート電極２６とドレーン電極３０間の重ね合わせ部の面積は変化し、結果的に前記Ｃ_ｇｄ値の変動によってΔＶ_Ｐ値が変化する。

結果的に、補正が不十分になって画面に残像または画素間の不均一が発生する。
したがって、前記Ｃ_ｇｄ値を一定に維持することも重要である。

前述したような多くの要因を考慮する時、従来の第１例である図２の構成は、第一に、製造工程において誤差が発生すれば、ゲート電極２６値とドレーン電極３０間の重ねあわせ面積が変化する構造である。
第二に、薄膜トランジスタＴが画素領域Ｐの一部分を占めている構造なので、液晶パネルの輝度を決定する開口率が小さくなる構造である。

図２に示したこのような構成の、より改善された構造を以下に、図３を参照して説明する。

図３は、従来の第３例による液晶表示装置用アレイ基板の一部画素を図示した拡大平面図である。

図示したように、図３は前記図２の構成とは違って薄膜トランジスタＴを画素領域Ｐでないゲート配線１３上部に構成した。

このように構成すれば、前記画素領域Ｐで薄膜トランジスタＴが占めたのと同程度の領域をさらに確保できるので開口率が大きく改善される。

また、ソース電極２８とドレーン電極３０間のチャネルＣＨをアクティブ層２４上に“Ｌ”型に構成して前記チャネル幅Ｗをさらに広めて薄膜トランジスタＴの作動特性を改善する構造である。

しかし、このような構造は、前記薄膜トランジスタＴをゲート配線１３上に構成したので、ストレージオンゲート構造で形成されるストレージキャパシタＣの面積が小さくなる結果を招く。
したがって、十分な補助容量値を確保できない構造である。

また、ゲート電極（ゲート配線の一部を使用）とドレーン電極３０間に整列誤差が発生すれば、二電極間の重なる面積Ｍも変化する構造である。

したがって、この場合にもやはり残像または画質の不均一を示す要素が発生する。
ストレージ容量と、開口率を考慮して前記第２例よりさらに改善された構造を以下、図４を参照して説明する。

図４は、従来の第３例による液晶表示装置用アレイ基板の一部画素を図示した拡大平面図である。

従来の第３例は図示したように、前記ソース電極２８とドレーン電極３０を前記ゲート配線１３を沿って１方向に相互対称的に構成せず、前記ドレーン電極３０が前記ゲート配線１３に対して所定の傾斜を有して画素領域Ｐの微少領域一部と、前記ゲート配線１３の微少領域の一部にかけて構成されている。

したがって、前記従来の第２例の構成に比べて前記ゲート配線１３上部を占める薄膜トランジスタＴの領域が縮小しており、画素領域に占める比率の変化が従来の第２例に比べて小さい。

したがって、ストレージキャパシタＣの領域をさらに拡大できるので十分な量の補助容量を確保できる構造であって、開口率も従来の第１例に比べてはるかに改善された構造である。

また、前記ソース電極２８とドレーン電極３０間のアクティブチャネルが従来の第２の構成のように“Ｌ”字形に構成されてさらに大きなチャネル幅を確保できるのでスイッチング素子である薄膜トランジスタの速い作動特性を確保できる構造である。

しかし、従来の第３例も工程中に前記ゲート電極（ゲート配線の一部）２６とドレーン電極間に整列誤差が発生すれば、前記２つの電極の重なる部分の面積Ｍが大きく変化する構造である。
したがって、Ｃ_ｇｄが変動して画質が不安定になる問題点がある。

したがって、前述したような問題を解決するために、本発明は開口率向上と共に十分な補助容量確保、速い作動特性そしてＣ_ｇｄの変動量が少ない新しい構造の液晶表示装置用アレイ基板を提供することを目的とする。

前述したような目的を達成するための本発明による液晶表示装置用アレイ基板は、基板と；前記基板上に構成されたゲート配線と；前記ゲート配線と交差して画素領域を定義するデータ配線と；”Ｕ”字状の溝を有するソース電極と、前記”Ｕ”字状の溝内部で棒状で位置したドレーン電極を含む薄膜トランジスタと；前記ドレーン電極と接触する透明画素電極と；前記画素領域を定義するゲート配線の一部をストレージ第１電極にして、前記画素電極と接触するストレージ第２電極を有するストレージキャパシタを具備する。

望ましくは、前記ソース電極の”Ｕ”字状溝の対称軸と前記ゲート配線がなす角θは３０°≦θ≦６０°の範囲を有する。

前記ソース電極及びドレーン電極は、前記ゲート配線上に構成される。

前記透明画素電極は、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−酸化亜鉛（ＩＺＯ）で形成する。

前記ストレージ第１電極とストレージ第２電極間には誘電層が存在し、前記誘電層は窒化シリコン（ＳｉＮ_ｘ）またはシリコン酸化膜で形成する。

本発明の特徴による液晶表示装置用アレイ基板製造方法は基板を準備する過程と；前記基板上にゲート配線を形成する過程と；前記ゲート配線と交差して画素領域を定義するデータ配線を形成する過程と；前記データ配線から突出するよう形成されて、”Ｕ”字状の溝を有するソース電極と、前記”Ｕ”字状の溝内部で、前記ソース電極と所定間隔離隔して棒状で位置したドレーン電極を形成する過程と；前記ドレーン電極と接触する透明画素電極を形成する過程と；前記画素領域を定義する一部ゲート配線である第１ストレージ電極上部にアイランド状の第２ストレージ電極を構成して、前記第２ストレージ電極と前記画素電極が接触してストレージキャパシタを形成する過程を含む。

本発明による液晶表示装置用アレイ基板は、第一に、ソース電極に凹状溝を形成して、ドレーン電極を前記凹状溝内部に構成して、ソース／ドレーン電極が占める領域を縮めたために開口率が改善されたアレイ基板を製作できる効果がある。

また、前記ソース電極の仮想的な対称軸を前記ゲート配線と３０°≦θ≦６０°間の傾斜を有して構成する場合、ストレージキャパシタの面積をさらに確保することができて整列誤差が発生してもＣ_ｇｄの変動量がほとんどないために液晶パネルの安定な作動特性と液晶パネルの画質を改善する効果がある。

第二に、前記アクティブ層を前記データ配線の下部に延長形成して、前記データ配線の付着特性が改善されるようにすることによって、信頼性ある液晶パネルを製作できる効果がある。

第三に、前述したような本発明によるソース電極とドレーン電極の構成は、前記二電極間に存在するアクティブチャネルの長さを縮めると同時に、アクティブチャネルの構成が短いチャネル長さと一緒にさらに広いチャネル幅を確保できる構造であるので速い作動特性を有するアレイ基板を製作できる効果がある。

以下、添付した図面を参照して本発明による望ましい実施例を説明する。

−−実施例−−
図５Ａは、本発明によるアレイ基板の一部画素を図示した拡大平面図であり、図５Ｂはドレーン電極がゲート配線となす角度を示すためのグラフである。

図示したように本発明による液晶表示装置用アレイ基板１００は、１方向に延びたゲート配線１０２と、ゲート配線１０２と交差して画素領域Ｐを定義して１方向に延びたデータ配線１２０を含む。ゲート配線１０２では画素領域Ｐ側に突出したゲート電極１０１を形成する。このゲート電極１０１はゲート配線１０２と連結される部分に連結部１０１'を含んでいる。

前記データ配線１２０から突出するよう形成されてソース電極１１２が形成され、前記ソース電極１１２と所定間隔離隔され突出部１１４ａを有したドレーン電極１１４が形成される。

前記突出状のソース電極１１２に”Ｕ”字状の溝が構成され、前記ドレーン電極１１４の突出部１１４ａは前記”Ｕ”字状の溝内側に前記ソース電極１１２と所定間隔離隔して位置して、前記ソース電極１１２とドレーン電極１１４の突出部１１４ａ間に存在する”Ｕ”字状のアクティブチャネルＣＨを定義する。

この時、望ましくは図示したように、前記”Ｕ”字状及びドレーン電極１１４の突出部１１４ａの仮想的な対称軸Ａは前記ゲート配線１０２と所定の角θを作り、前記θは３０°≦θ≦６０°の値を有するようにする。

このように構成すれば、アレイ基板の製作工程中整列誤差が発生しても前記ゲート電極１０１とドレーン電極１１４の重なる部分の面積Ｍの変動量が少なくＣ_ｇｄの変動量が大きくならないために画質に影響を及ぼさない。すなわち、ゲート電極１０１が連結部１０１'を含んでおり、この連結部１０１'上にドレーン電極１１４の突出部１１４ａが重なるので、ゲート電極１０１とドレーン突出部１１４ａの重なる面積Ｍの変動量が少なくてＣ_ｇｄの変動量が少なくなる。

以下、前述したように構成された本発明の第１例の特徴は下の３つに要約できる。
第１の特徴は、薄膜トランジスタＴを小型に製作できるということである。
すなわち、ソース電極１１２に”Ｕ”字状の溝を構成して、前記”Ｕ”字状の溝内部に突出部１１４ａを含むドレーン電極１１４を形成するために、前記ドレーン電極１１４の面積ほど小さくなったスイッチング素子を得ることができる。

第２の特徴は、前記”Ｕ”字状の溝を有するソース電極１１２とドレーン電極１１４の構成によって、アクティブチャネル１１６の形状を短いチャネル長さＬと広いチャネル幅Ｗを有する”Ｕ”字状で構成できるので、スイッチング素子の速い作動特性を得ることができることである。

第３の特徴は、前記小型薄膜トランジスタＴを前記ゲート配線１０２上部に構成するために開口率をさらに確保できることである。

第４の特徴は、前記ゲート配線１０２上に構成された薄膜トランジスタＴが小型なので、ストレージオンゲート構造のストレージキャパシタＣの面積をさらに確保でき、十分な補助容量を得ることができることである。

第５の特徴は、前記ソース電極１１２の”Ｕ”字状の溝が前記ゲート配線１０２と所定の角度を有するように構成することで、前記第３の特徴ないし前記第４の特徴をさらに大きくする構造である。

また、工程中整列誤差が発生しても前記ゲート電極１０１がドレーン電極１１４の突出部１１４ａに対応する連結部１０１'を含んでいるために、前記ドレーン電極１１４とゲート電極１０１間の重ねる面積Ｍの変動が少なくて画質が安定な液晶パネルを得ることができる。

前述したような特徴を有する本発明による液晶表示装置用アレイ基板の製造方法を以下図６Ａないし図６Ｊを参照して説明する。
図６Ａないし図６Ｊは、図５の構成を工程順序によって図示した工程平面図と対応する平面図のＶＩ−ＶＩに沿って切断した工程断面図である。

図６Ａと６Ｂは、ゲート配線を形成する過程である。
まず、基板１００上にアルミニウム（Ａｌ）、アルミニウム系合金（ＡｌＮｄ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）等の導電性金属グループ中一つを蒸着してパターニングして、ゲート配線１０２及びゲート電極１０１を形成する。前記ゲート電極１０１はゲート配線１０２と連結される部分に連結部１０１'を含んでおり、この連結部１０１'はあとに形成されるドレーン電極の突出部と対応する。

前記ゲート配線をアルミニウム系金属を用いて形成する場合にはアルミニウム−ネオジム／モリブデン（ＡｌＮｄ／Ｍｏ）またはアルミニウム−ネオジム／クロム（ＡｌＮｄ／Ｃｒ）のように二重層に形成する。なぜなら、前記ゲート配線１０２の第１層に用いられたアルミニウム系金属は抵抗が小さいためにゲート配線を流れる信号のＲＣディレイを減らすことができるからである。しかし、前記アルミニウム系金属は化学製品に対する耐食性が小さいためにエッチング溶液によってエッチング侵食されて断線不良が生じる問題が発生する。したがって、これを防止するために化学薬品に対する耐食性が強いモリブデン（Ｍｏ）などの金属を用いて二重層に形成する。

この時、前記ゲート配線１０２の一部は、ゲート電極１０１とストレージ第１電極１０２’に用いる。

図６Ｃ及び図６Ｄは、半導体層を形成する過程を図示した図面である。
すなわち、前記ゲート配線１０２などが形成された基板１００の全面にシリコン窒化膜（ＳｉＮ_ｘ）とシリコン酸化膜（ＳｉＯ_２）を含む無機絶縁物質グループまたは場合によってはベンゾシクロブテンとアクリル系樹脂等を含む有機絶縁物質のグループから選択された一つを蒸着または塗布してゲート絶縁膜２００を形成する。

次に、前記ゲート絶縁膜２００が形成された基板１００の全面に純粋な非晶質シリコン（ａ−Ｓｉ：Ｈ）と不純物を含む非晶質シリコン（ｎ＋ａ−Ｓｉ：Ｈ）を蒸着した後パターンして、アクティブ層１１６とオーミックコンタクト層１１８を形成する。

この時、図示したように、望ましくは前記平面的に重なったアクティブ層１１６とオーミックコンタクト層１１８に延長部１１６ａ、１１８ａを形成し、前記延長部１１６ａ、１１８ａは以後工程で形成されるデータ配線と同一な様子のパターンに形成する。前記延長部１１６ａ、１１８ａをさらに形成する理由は、以後の工程で形成されるデータ配線の付着特性を改善するためである。

図６Ｅと図６Ｆは、データ配線１２０と第２ストレージ電極１２０’を形成する過程を図示した図面である。
すなわち、前記オーミックコンタクト層１１８が形成された基板１００の全面に導電性金属を蒸着してパターンして、前記積層されたアクティブ層１１６とオーミックコンタクト層１１８の延長部１１６ａ、１１８ａ上にデータ配線１２０と、前記データ配線１２０から前記ゲート電極１０１上部に突出するよう形成されたソース電極１１２と、これとは所定間隔離隔されたドレーン電極１１４と前記ストレージ第１電極１０２’の上部にアイランド状にストレージ第２電極１２０’を形成する。

この時、前記ソース電極１１２の突出部は凹状溝（望ましくは”Ｕ”字状の溝）を構成し、前記凹状の溝内部にドレーン電極１１４の棒状突出部１１４ａを形成する。このように構成すれば、前記ドレーン電極１１４が前記ソース電極１１２内に位置するために従来に比べて薄膜トランジスタＴの大きさを縮小することができる構造である。

この時、望ましくは、前記凹状溝の仮想的な対称軸Ａが前記ゲート配線１０２に対して傾斜を有するように構成すれば、前記薄膜トランジスタＴがゲート配線１０２を占める領域が大幅に減少する。

望ましくは、前記ゲート配線１０２と前記ソース電極１１２の凹状溝の対称軸がなす角θを３０°≦θ≦６０°間の値にすれば前記薄膜トランジスタＴがゲート配線１０２を占める領域が最小になって、工程中整列誤差が発生しても前記ゲート電極１０１と前記ドレーン電極１１４の重ねる面積の変動が小さい。

さらに望ましくは、前記ゲート配線１０２と前記ソース電極の凹状溝の仮想的な対称軸Ａがなす角θが４５°である時、前述したような本発明による特徴を極大化できる。また、前記ドレーン突出部１１４ａが連結部１０１'をすぎて前記ゲート電極１０１と重なるので、突出部１１４ａとゲート電極１０１が整列誤差（ｍｉｓａｌｉｇｎｍｅｎｔ）が発生しても、重ねる面積Ｍの変動が少なくてＣ_ｇｄの変動が少なく、液晶表示装置の画質が改善される。

以後、前記パターンされたソース電極１１２及びドレーン電極１１４をマスクとして、前記オーミックコンタクト層１１８の一部分をエッチングして下部の半導体層１１６を露出する。

前記ソース電極１１２とドレーン電極１１４間に存在するオーミックコンタクト層１１８を除去する理由は漏れ電流を減らすためである。

図６Ｇと図６Ｈは、保護膜１２４を蒸着してコンタクトホールを形成する過程である。
前述したような絶縁物質を蒸着または塗布して保護層１２４を形成した後パターンして、前記ストレージ第２電極１２０'の一部分が露出されるストレージコンタクトホール２０４と、前記ドレーン電極１１４が露出されるドレーンコンタクトホール１１９を形成する。

図６Ｉ及び図６Ｊは、画素電極を形成する過程を図示した図面である。
図示したように、前記保護層１２４がパターンされた基板１００の全面にインジウム−スズ−オキサイドとインジウム−酸化亜鉛（ＩＺ０）等で構成された透明導電性金属のグループから選択された一つを蒸着してパターンして、画素電極１１７を形成する。

この時、前記画素電極１１７は、前記ドレーンコンタクトホール１１９を通して一部が露出されたドレーン電極１１４と接触すると同時に、前記ストレージコンタクトホール２０４を通して一部が露出されたストレージ第２電極１２０'と接触する。
最終的に、ストレージ第１電極１０２’と、誘電層であるゲート絶縁膜２００と、ストレージ第２電極１２０’で構成されたストレージキャパシタＣが構成される。
前述したような工程を経て本発明による液晶表示装置用アレイ基板を製作できる。

本発明による液晶表示装置用アレイ基板は、第一に、ソース電極に凹状溝を形成して、ドレーン電極を前記凹状溝内部に構成して、ソース／ドレーン電極が占める領域を縮めたために開口率が改善されたアレイ基板を製作できる効果がある。

また、前記ソース電極の仮想的な対称軸を前記ゲート配線と３０°≦θ≦６０°間の傾斜を有して構成する場合、ストレージキャパシタの面積をさらに確保することができて整列誤差が発生してもＣ_ｇｄの変動量がほとんどないために液晶パネルの安定な作動特性と液晶パネルの画質を改善する効果がある。

第二に、前記アクティブ層を前記データ配線の下部に延長形成して、前記データ配線の付着特性が改善されるようにすることによって、信頼性ある液晶パネルを製作できる効果がある。

第三に、前述したような本発明によるソース電極とドレーン電極の構成は、前記二電極間に存在するアクティブチャネルの長さを縮めると同時に、アクティブチャネルの構成が短いチャネル長さと一緒にさらに広いチャネル幅を確保できる構造であるので速い作動特性を有するアレイ基板を製作できる効果がある。

一般的なカラー液晶表示装置を図示した分解斜視図である。 従来の第１例による液晶表示装置用アレイ基板の一部画素を図示した拡大平面図である。 従来の第２例による液晶表示装置用アレイ基板の一部画素を図示した拡大平面図である。 従来の第３例による液晶表示装置用アレイ基板の一部画素を図示した拡大平面図である。 図５Ａは、本発明による液晶表示装置用アレイ基板の一部画素を図示した拡大平面図であり、図５Ｂは、ドレーン電極がゲート配線となす角度を見せるためのグラフである。 図６Ａないし図６Ｊは、図５Ａのアレイ基板の製作工程による平面図と、これを対応するＶＩ−ＶＩを沿って切断して工程によって図示した工程断面図である。

符号の説明

１００：（透明）基板
１０１：ゲート電極
１０２：ゲート配線
１０２’：ストレージ第１電極
１１２：ソース電極
１１４：ドレーン電極
１１６：アクティブ層
１１７：画素電極
１１８：オーミックコンタクト層
１１９：ドレーンコンタクトホール
１２０’：ストレージ第２電極
１２４：保護層
２００：ゲート絶縁膜
２０４：ストレージコンタクトホール

Claims (22)

1. 基板と；前記基板上に構成されたゲート配線と；
   前記ゲート電極を含むゲート配線と交差して画素領域を定義するデータ配線と；
   ゲート電極と、アクティブ層と、ソース電極及びドレーン電極を含む薄膜トランジスタにおいて、
   前記ゲート電極はゲート配線と接する部分に連結部を含み、前記ソース電極は凹状の溝を有し、前記ドレーン電極は前記ソース電極の凹状溝内部で前記ソース電極と一定な間隔を置いて位置した突出部を含み、前記ソース電極とドレーン電極の仮想的な対称軸
   はゲート配線と一定な角度をなす薄膜トランジスタと；
   前記ドレーン電極と接触する透明画素電極とを含み、
   前記ドレーン電極の前記突出部は、前記ゲート電極の連結部と重なること
   を特徴とする液晶表示装置用アレイ基板。
2. 前記ソース電極の凹状溝及びドレーン電極の仮想的な対称軸が前記ゲート配線となす角θは３０°≦θ≦６０°の範囲を有することを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
3. 前記ソース電極の凹状溝及びドレーン電極の仮想的な対称軸が前記ゲート配線となす角θは４５度であることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
4. 前記凹状の溝は”Ｕ”字状であることを特徴とする請求項２または３のいずれか１に記載の液晶表示装置用アレイ基板。
5. 前記ソース電極及びドレーン電極は、前記ゲート配線上に構成されることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
6. 前記アクティブ層は延長部を有し、前記延長部は前記データ配線と平面的に重ねて形成されたことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
7. 前記透明画素電極は、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−酸化亜鉛（ＩＺＯ）とで構成された透明導電性金属のグループから選択された一つであることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
8. ゲート電極とアクティブ層間にゲート絶縁膜をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
9. ストレージ第１電極にゲート配線の一部と、前記画素電極と連結されるストレージ第２電極と、誘電層でゲート絶縁膜を含むストレージキャパシタをさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
10. 前記ゲート絶縁膜は、窒化シリコン（ＳｉＮ_ｘ）または酸化シリコン（ＳｉＯ_２）を含む無機絶縁物質のグループから選択された一つであることを特徴とする請求項９に記載の液晶表示装置用アレイ基板。
11. 透明画素電極と薄膜トランジスタ間に、さらに保護層を含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
12. 基板を準備する過程と；
    前記基板上にゲート配線であって、前記ゲート配線と連結される部位に連結部を含むゲート電極を含んだゲート配線を形成する過程と；
    前記ゲート配線と交差して画素領域を定義するデータ配線を形成する過程と；
    前記ゲート電極上部に位置するアクティブ層を形成する過程と；
    前記データ配線から突出するよう形成されて凹状の溝を有するソース電極と、前記凹状の溝内部で前記ソース電極と一定な間隔を置いて位置し、前記ゲート電極の連結部と重なる突出部を含んだドレーン電極と、前記ソース電極とドレーン電極の仮想的な対称軸がゲート配線と一定な角度をなすように形成する過程と；
    前記ドレーン電極と接触する透明画素電極を形成する過程とを含むことを特徴とする液晶表示装置用アレイ基板製造方法。
13. 前記ソース電極の凹状溝及びデータ電極の突出部の対称軸と前記ゲート配線がなす角θは３０°≦θ≦６０°の範囲を有することを特徴とする請求項１２に記載の液晶表示装置用アレイ基板製造方法。
14. 前記ソース電極の凹状溝及びドレーン電極の仮想的な対称軸が前記ゲート配線となす角θは４５度であることを特徴とする請求項１２に記載の液晶表示装置用アレイ基板製造方法。
15. 前記凹状の溝は”Ｕ”字状であることを特徴とする請求項１２ないし１４のうちのいずれか１に記載の液晶表示装置用アレイ基板製造方法。
16. 前記ソース電極及びドレーン電極は、前記ゲート配線上に構成されることを特徴とする請求項１２に記載の液晶表示装置用アレイ基板製造方法。
17. 前記アクティブ層は延長部を有し、前記延長部は前記データ配線と平面的に重ねて形成されることを特徴とする請求項１２に記載の液晶表示装置用アレイ基板製造方法。
18. 前記透明電極は、インジウム−スズ−オキサイド（ＩＴＯ）とインジウム−酸化亜鉛（ＩＺＯ）等を含む透明導電性金属のグループから選択された一つであることを特徴とする請求項１２に記載の液晶表示装置用アレイ基板製造方法。
19. さらに、ゲート電極とアクティブ層間にゲート絶縁膜を形成する過程を含むことを特徴とする請求項１２に記載の液晶表示装置用アレイ基板製造方法。
20. さらに、ストレージ第１電極にゲート配線の一部と、前記画素電極と連結されるストレージ第２電極と、誘電層でゲート絶縁膜を含むストレージキャパシタを形成する過程を含むことを特徴とする請求項１９に記載の液晶表示装置用アレイ基板製造方法。
21. 前記ゲート絶縁膜は、窒化シリコン（ＳｉＮ_ｘ ）または酸化シリコン（ＳｉＯ_２ ）を含む無機絶縁物質のグループから選択された一つで形成することを特徴とする請求項２０に記載の液晶表示装置用アレイ基板製造方法。
22. さらに、透明画素電極をソース電極、ドレーン電極及びデータ配線上に保護層を形成する過程を含むことを特徴とする請求項１２に記載の液晶表示装置用アレイ基板製造方法。

Images