KR0149311B1 - 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판 - Google Patents

화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판

Info

Publication number
KR0149311B1
KR0149311B1 KR1019950022855A KR19950022855A KR0149311B1 KR 0149311 B1 KR0149311 B1 KR 0149311B1 KR 1019950022855 A KR1019950022855 A KR 1019950022855A KR 19950022855 A KR19950022855 A KR 19950022855A KR 0149311 B1 KR0149311 B1 KR 0149311B1
Authority
KR
South Korea
Prior art keywords
drain electrode
gate
electrode
gate line
substrate
Prior art date
Application number
KR1019950022855A
Other languages
English (en)
Other versions
KR970007432A (ko
Inventor
김동규
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950022855A priority Critical patent/KR0149311B1/ko
Priority to US08/686,952 priority patent/US5877512A/en
Publication of KR970007432A publication Critical patent/KR970007432A/ko
Application granted granted Critical
Publication of KR0149311B1 publication Critical patent/KR0149311B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

본 발명은 액정 표시장치용 기판에 관한 것으로서, 더욱 상세하게는, 화소 간기생 용량의 차이가 없는 액정 표시 장치용 기판에 관한 것이다. 기판의 각 화소는 박막 트랜지스터 및 드레인 전극 확장부를 포함하며, 박막 트랜지스터의 게이트 전극은 게이트선의 일부이며, 소스 전극은 데이터선의 분지이고, 드레인 전극은 소스 전극과 평행하게 떨어져 상기 게이트선의 폭 안에 형성되어 있다.
이 기판은 또한 게이트 전극과 절연되어 있으며 소스 전극 및 드레인 전극과 전기적으로 연결되어 있는 반도체층을 포함하며, 드레인 전극 확장부는 드레인 전극 및 화소 전극과 연결되어 있고 게이트선의 양쪽 바깥으로 돌출되어 있으며 도전 물질로 일정한 폭으로 형성되어 있다. 이렇게 함으로써, 각 화소의 기생용량의 차이를 없애 기생 용량 차이로 인한 화소의 밝기 차이를 없앨 수 있을 뿐 아니라, 박막 트랜지스터가 차지하는 면적이 종래 기술에 비하여 상대적으로 넓어지면 게이트 전극과 소스 전극이 중첩되는 부분이 줄어들어 각 배선의 시정수가 감소되는 효과가 있다.

Description

화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
제1도는 일반적인 박막 트랜지스터의 구조를 나타낸 단면도이고.
제2도는 종래의 이중 박막 트랜지스터의 레이아웃(layout)을 나타낸 평면도이고.
제3도 및 제4도는 본 발명의 실시예에 다른 박막 트랜지스터 기판의 레이아웃을 나타낸 평면도이며,
제5도 및 제6도는 제4도의 드레인 전극 (또는 제3도의 드레인 전극부) 및 드레인 전극 확장부와 게이트선만을 도시한 도면이다.
* 도면의 주요부부에 대한 부호의 설명*
21, 31 : 게이트선 22, 32 : 게이트 전극
23, 33 : 드레인 전극 24, 34 : 데이터선
25, 35, 36 : 소스 전극 27, 37 : 반도체층(채널층)
29. 39 : 드레인 전극 확장부
본 발명은 액정 표시 장치용 기판에 관한 것으로서, 더욱 상세하게는, 화소 간 기생 용량의 차이가 없는 액정 표시 장치용 기판에 관한 것이다.
박막 트랜지스터(TFT : thin film transistor) 액정 표시 장치(LCD : liquid crystal display)는 박막 트랜지스터를 개폐(switching) 소자로 하며 액정 물질의 전기 광학적(electr0-optical) 효과를 이용한 표시 장치로서, 박막 트랜지스터 및 화소 전극(pixel electrode), 축적 축전기(storage capacitor)를 가지고 있는 다수의 화소가 형성되어 있는 박막 트랜지스터 기판, 공통 전극(common electrode) 및 컬러 필터(color filter)가 형성되어 있는 컬러 필터 기판, 그리고 그 사이에 봉입되어 있는 액정 물질로 이루어져 있다. 이러한 액정 표시 장치에서는 일반적으로 각 화소마다 여러 개의 축전기(capacitor)가 형성되는데, 두 기판과 액정 물질에 의한 액정 축전기, 화소 전극과 유지 전극에 의한 유지 축전기, 그리고 게이트 전극과 소스 및 드레인 전극으로 인한 기생 축전기를 예로 들 수 있다.
그러면, 종래의 박막 트랜지스터의 단면도의 제1도를 참고로 하여 기생용량에 대하여 상세히 설명한다.
제1도에 도시한 바와 같이 박막 트랜지스터는 투명한 유리 기판(1) 위에 형성되어 있는 게이트 전극(gate electrode)(2), 소스 전극(source electrode)(6) 및 드레인 전극(drain electrode)(7)을 포함한다. 게이트 전극(2) 위에는 게이트 절연층(3)이 덮여 있고, 그 위에 비정질 규소로 이루어지며 채널(channel)이 형성되는 채널층(4)이 게이트 전극(2) 상부에 존재하고 있다. 채널층(4)은 통상 n+비정질 규소로 이루어지는 접촉층(contact layer)(5)을 통하여 소스 전극(6) 및 드레인 전극(7)과 연결되어 있고, 드레인 전극(7)은 화소 전극(8)과 연결되어 있다.
그런데, 제1도에서 a 및 b로 나타낸 것처럼 게이트 전극(2)과 드레인 전극(7)은 상하로 서로 중첩되어 있기 때문에 이 부분이 축전기로서의 역할을 한다. 이를 통상 기생 축전기라 하고 이 기생 축전기의 정전용량(capacitance)을 기생 용량이라 한다.
이러한 기생 용량이 미치는 영향을 다음과 같다.
박막 트랜지스터의 게이트 전극(2)이 온(ON)일 때, 소스 전극(6)으로부터 드레인 전극(7)으로 가해진 교류 신호는 액정 축전기, 기생 축전기 및 축적 축전기에 과도적으로 가해진다. 보통 박막 트랜지스터의 기생 용량은 MOSFET의 기생 용량보다 크기 때문에 이 교류 신호의 파형이 비대칭이 된다. 이러한 비대칭 현상으로 인하여 오프셋(off-set) 직류 전압 성분이 발생하고 불필요한 깜박거림(flicker)이 발생한다는 문제점이 있다.
이러한 문제점을 극복하기 위하여 액정층의 반대 쪽에 위치한 반대 전극에 직류 전압을 가하여 오프셋 직류 전압을 보상하기도 한다.
그러나, 이 경우는 다음과 같은 문제점이 발생한다. 박막 트랜지스터 기판에는 다수의 화소가 형성되어 있으므로 이러한 기생 축전기도 각 화소마다 형성되고, 각 화소에 존재하는 이러한 기생 용량은 게이트 전극(2)과 드레인 전극(7)의 겹침으로 인하여 생성되는 것이므로 정렬이 잘못될 경우 각 화소마다 그 크기가 달라질 수 있다. 이 때, 반대 전극에 가해진 전압은 상이한 기생용량을 전부 보상하지 못하고 일부만 보상할 수 있다는 문제점이 있다.
따라서 각 화소의 기생 용량을 동일하게 형성해 줄 필요가 있으며, 이를 해결하기 위하여, 대한민국 특허공보 공고번호 제94-6989호에는 제2도에 나타낸 바와 같은 방법을 제시하고 있다.
제2도에서 나타낸 바와 같이, 각 화소는 적어도 한 쌍의 박막 트랜지스터를 포함하고 있다. 두 트랜지스터는 데이터선(14)에 평행인 중앙선(A-A)에 대하여 대칭으로 형성되어 있다. 게이트 전극(12)은 하나의 게이트선(11)으로부터 중앙선(A-A)에 대하여 대칭으로 두 부분에서 수직으로 연장되어 형성되어 있다. 화소 전극(도시하지 않음)과 연결되어 있는 드레인 전극부(13)는, 중앙선(A-A)에 대하여 대칭이고 데이터선(14)에 대하여 평행으로 중앙선(A-A)을 따라 형성되어 있다. 따라서 드레인 전극부(13) 중 중앙선(A-A)에 대하여 왼쪽 부분은 왼쪽 박막 트랜지스터의 드레인 전극의 역할을 하고, 중앙선(A-A)에 대하여 오른쪽 부분은 오른쪽 박막 트랜지스터의 드레인 전극의 역할을 한다. 마지막으로 좌우의 박막 트랜지스터의 소스전극(16, 15)은 각각 데이터선(14)이 연장되어 형성된 것으로서, 오른쪽 박막 트랜지스터의 소스 전극(15)은 드레인 전극부(13)와 평행하게 데이터선(14)으로부터 수직으로 뻗어 형성되어 있고, 왼쪽 박막 트랜지스터의 소스 전극(16)은 소스 전극(15)와 데이터선(14)의 분기점의 아래 쪽에서 데이터선(14)으로부터 수직으로 뻗어 두 게이트 전극(12)을 가로지른 다음 다시 위쪽으로 꺾여 드레인 전극부(13)와 평행하게 형성되어 있다. 설명하지 않은 인용 부호 17은 반도체로 이루어진 채널층을 나타낸다.
그러나, 이러한 종래의 박막 트랜지스터 기판에서는 박막 트랜지스터가 차지하는 면적이 증가하여, 특히 수직 스트라이프(vertical stripe)형태로 화소를 배열하는 경우 개구율이 감소한다는 문제점이 있다.
뿐만 아니라, 왼쪽 트랜지스터의 소스 전극의 경우 데이터선으로부터 두 개의 게이트 전극을 가로질러 다시 위쪽으로 꺾여들어 가서 형성되어 있기 때문에 게이트 전극과 소스 전극의 중첩 부분이 증가하므로 각 배선의 시정수가 증가한다는 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 각 화소의 기생 용량의 차이를 없애면서도 개구율이 증가하고 각 배선의 시정수를 감소하도록 하는 데에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명은, 서로 평행한 다수의 게이트선, 상기 다수의 게이트선과 교차하는 평행한 다수의 데이터선, 그리고 상기 다수의 게이트선 중 하나와 상기 다수의 데이터선 중 하나와 각각 연결되어 있는 다수의 화소를 포함하는 액정 표시장치용 기판으로서, 상기 각 화소는 박막 트랜지스터 및 드레인 전극 확장부를 포함하며, 상기 박막 트랜지스터는 상기 게이트선의 일부를 게이트 전극으로 하고 있으며, 상기 박막 트랜지스터는, 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 평행하게 떨어져 상기 게이트선의 폭 안에 형성되어 있는 드레인 전극, 그리고 상기 게이트 전극과 절연되어 있으며 상기 소스 전극 및 드레인 전극과 전기적으로 연결되어 있는 반도체층을 포함하며, 상기 드레인 전극 확장부는 상기 드래인 전극 및 화소 전극과 연결되어 있고 상기 게이트선의 양쪽 바깥으로 돌출되어 도전 물질로 일정한 폭으로 형성되어 있다.
여기서 드레인 전극 확장부는 게이트선에 수직할 수 있다.
그리고, 드레인 전극 확장부의 길이는 상기 게이트선의 폭보다 큰 것이 바람직하며, 상기 드레인 전극 확장부와 드레인 전극과의 연결점에서 상기 드레인 전극 확장부 양 끝까지의 거리는 각각 상기 게이트선의 폭과 동일하거나 그 이상인 것이 좋다. 또한, 상기 게이트 전극과 상기 드레인 전극 확장부의 연결은 상기 드레인 전극 확장부의 길이 방향의 중앙 부분에서 이루어져 있는 것이 바람직하다.
이러한 액정 표시 장치용 기판에는, 상기 소스 전극 및 드레인 전극과 상기 반도체층을 전기적으로 연결하는 접촉층을 더 포함할 수 있다.
이러한 드레인 전극 확장부를 한 화소 당 두 개의 트랜지스터를 형성하는 경우에도 이용할 수 있다.
이 경우, 두 트랜지스터는 상기 게이트선에 대하여 대칭으로 형성되어 있으며, 두 박막 트랜지스터는 게이트선의 일부를 각각의 게이트 전극으로 하고, 소스 전극은 게이트선 및 데이터선의 교차점의 양쪽에서 각각 데이터선으로부터 뻗어나와 형성되어 있으며, 두 트랜지스터의 두 드레인 전극부는 두 소스 전극의 사이에 상기 두 소스 전극과 떨어져 상기 게이트선의 폭 안에 형성되어 있다. 드레인 전극 확장부는, 앞에서와 유사하게, 드레인 전극부 및 화소 전극과 연결되어 있고 게이트선의 양쪽 바깥으로 돌출되어 있으며 도전 물질로 일정한 폭으로 형성되어 있다.
이러한 구조로 드레인 전극 및 드레인 전극 확장부가 형성되면, 드레인 전극 및 드레인 전극 확장부와 게이트선이 정렬이 제대로 되지 않는다 하더라도 드레인 전극이 게이트선 폭 안에 형성되는 한 중첩되는 면적이 동일하므로 화소에 따라 가생 용량이 달라지지 않는다.
또, 게이트선과 데어터선의 교차점 부근에서 게이트선의 일부는 폭이 확장될 수 있으며, 이 확장된 게이트선 부분을 게이트 전극부라 할 때, 반도체층은 트랜지스터 부분에서 게이트 전극부보다 폭이 넓고, 두 소스 전극을 이루는 데이터선의 분지(分枝) 끝보다 길게 게이트 전극부의 끝이 돌출되어 있고, 반도체층이 게이트 전극부의 끝과 분지의 끝 사이에서 폭이 넓은 부분이 시작되면, 소스 전극과 게이트 전극부의 채널에 게이트 단차가 발생하지 않는다.
이러한 구조의 액정 표시 장치용 기판을 제조하는 방법은, 투명한 절연 기판 위에 도전 물질을 적층하고 사진 식각하여 평행한 다수의 게이트선을 형성하는 공정, 절연 물질을 적층하여 게이트 절연층을 형성하는 공정, 반도체를 적층하여 게이트 절연층을 형성하는 공정, 투명한 고전 물질을 적층하고 사진 식각하여 화소 전극을 형성하는 공정, 그리고 도전 물질을 적층하고 사진 식각하여 데이터선, 상기 데이터선의 분지인 소스 전극, 상기 소스 전극과 평행하고 상기 게이트선 폭 안에 들어가는 드레인 전극, 상기 드레인 전극 및 화소 전극과 연결되고 상기 게이트선의 양쪽 바깥으로 돌출되어 있는 일정한 폭의 드레인 전극 확장부를 형성하는 공정을 포함한다.
또, 두 개의 트랜지스터를 형성하는 경우에는, 투명한 절연 기판 위에 도전 물질을 적층하고 사진 식각하여 평행한 다수의 게이트선을 형성하는 공정, 절연 물질을 적층하여 게이트 절연층을 형성하는 공정, 반도체를 적층하고 사진 식각하여 채널층을 형성하는 공정, 투명한 도전 물질을 적층하고 사진 화소 전극을 형성하는 공정, 그리고 도전 물질을 적층하고 사진 식각하여 데이터선, 상기 게이트선에 대하여 대칭인 상기 데이터선의 분지인 두 소스 전극, 상기 두 소스 전극과 평행하고 상기 두 소스 전극 사이에 있으며 상기 게이트선 폭 안에 들어가는 드레인 전극부, 상기 드레인 전극 및 화소 전국과 연결되고 상기 게이트선의 양쪽 바깥으로 돌출되어 있는 일정한 폭의 드레인 전극 확장부를 형성하는 공정을 포함한다.
그러면, 첨부한 도면을 참고로 하여, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다.
제3도는 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 레이아웃(rayout)을 도시한 평면도로서, 가로로 형성되어 있는 게이트선(21)과 세로로 형성되어 있는 데이터선(24)이 서로 수직으로 만나고 있고, 그 교차점 부근에 게이트선(21)의 일부를 게이트 전극으로 하는 하나의 트랜지스터가 형성되어 있다. 데이터선(24)에서 수직으로 게이트선(21)과 일부 중첩되도록 뻗어나온 분지가 트랜지스터의 소스 전극(25)이 되며, 트랜지스터의 드레인 전극(23)은 게이트선(21)의 폭보다 폭이 작고 소스 전극(25)과 평행하게 떨어져 게이트선(21)의 폭 안에 형성되어 있다. 여기에서 채널이 형성되는 채널층(27)은 게이트선(21)과는 절연되어 있으나, 소스전극(25) 및 드레인 전극(23)과는 전기적으로 연결되어 있다.
한편, 드레인 전극(23)은 화소 전극(도시하지 않음)과의 연결을 위하여 드레인 전극 확장부(29)와 연결되어 있다. 이 드레인 전극 확장부(29)는 게이트선(21)에 수직으로 형성되어 있으며 일정 폭을 가지고 있다. 또한 이 드레인 전극 확장부(29)는 게이트선(21)의 양쪽 바깥으로 돌출되어 있다. 단, 본 실시예에서는 드레인 전극 확장부(29)를 게이트선(21)에 대하여 수직인 것으로 하였지만, 꼭 수직이 아니라 일정한 각도를 이루고 있어도 된다.
여기에서 드레인 전극 확장부(29)의 길이는 게이트선(21)의 폭보다 크되 오정렬을 대비하여 게이트선(21)의 폭보다 적어도 두 배 이상인 것이 바람직하다. 그리고, 드레인 전극 확장부(29)와 드레인 전극(23)과의 연결점에서 드레인 전극 확장부(29) 양 끝까지의 거리는 각각 게이트선(21)의 폭과 동일하거나 그 이상인 것이 바람직하다.
제4도는 본 발명의 또다른 실시예에 따른 애정 표시 장치용 박막 트랜지스터 기판의 레이아웃(layout)을 도시한 평면도로서, 가로로 형성되어 있는 게이트선(31)과 세로로 형성되어 있는 데이터선(34)이 서로 수직으로 만나고 있고, 그 교차점 부근에 각각 게이트선(31)의 일부를 게이트 전극으로 하는 두 개의 트랜지스터가 게이트선(31)에 대하여 대칭으로 형성되어 있다. 동일한 게이트선(31)으로 두 트랜지스터의 게이트 전극이 형성되어야 하므로, 제4도에 도시한 바와 같이, 게이트선(31)과 데이터선(34)의 교차점 부근에서 게이트선(31)의 일부가 상하로 폭이 확장되어 두 트랜지스터의 게이트 전극이 되는 게이트 전극부(32)를 이루고 있다. 두 트랜지스터의 소스 전극(35, 36)은 게이트선(31)에 대하여 대칭으로 형성되어 있는데, 두 배선(31, 34)의 교차점의 상하에서 각각 데이터선(34)으로부터 수직으로 게이트 전극부(32)와 일부 겹치고 서로 평행하게 뻗어나와 있다.
두 트랜지스터의 드레인 전극이 되는 드레인 전극부(33)는, 두 소스 전극(35)과 평행하게 일정 간격을 두고 형성되러 있으며 게이트선(31) 및 게이트 전극부(32)의 폭보다 폭이 작다. 그리고 게이트선(21) 및 게이트 전극부(32)의 폭 안에 형성되어 있다.
한편, 드레인 전극부(32)는 화소 전극(도시하지 않음)과의 연결을 위하여 드레인 전극 확장부(39)와 연결되어 있다. 이 드레인 전극 확장부(39)는 게이트선(31)에 수직으로 형성되어 있으며 일정 폭을 가지고 있다. 또한 드레인 전극 확장부(39)는 게이트선(31)의 양쪽 바깥으로 돌출되어 있다. 단, 제3도의 실시예에서와 마찬가지로, 본 실시예에서는 드레인 전극 확장부(39)와 드레인 전극부(33)와의 연결점에서 드레인 전극 확장부(29)를 게이트선(21)에 대하여 수직인 것으로 하였지만, 꼭 수직이 아니라 일정한 각도를 이루고 있어도 된다.
여기에서 드레인 전극 확장부(39)의 길이는 게이트선(31)의 폭보다 크되 오정렬을 대비하여 게이트선(31)의 폭보다 적어도 두 배 이상인 것이 바람직하다, 그리고, 드레인 전극 확장부(39)와 드레인 전극부(33)와의 연결점에서 드레인 전극 확장부(39)양 끝까지의 거리는 각각 게이트선(21)의 폭과 동일하거나 그 이상인 것이 바람직하다.
채널이 형성되는 채널층(37)은 게이트선(31)과는 절연되어 있으나, 소스 전극(35) 및 드레인 전극부(32)와는 전기적으로 연결되어 있으며 트랜지스터 부분에서는 게이트 전극부(32)보다 폭이 넓다.
소스 전극(35, 36)과 게이트 전극부(32)의 채널에 게이트 단차가 발생하지 않도록, 소스 전극(35, 36)을 이루는 데이터선(34)의 분지 끝보다 길게 게이트 전극부(32)가 돌출되어 있고, 채널층(37)은 게이트 전극부(32)의 끝과 이 분지의 끝 사이에서 폭이 넓은 부분이 시작된다.(도면 부호 38 참고)
그러면, 이러한 두 실시예에서 어떻게 기생 용량을 일정하게 유지할 수 있는지를 제5도 및 제6도를 참고로하여 상세히 설명한다.
제5도 및 제6도는 제4도의 드레인 전극(도는 제3도의 드레인 전극부) 및 드레인 전극 확장부와 게이트선만을 도시한 도면으로서, 제5도는 드레인 전극 및 드레인 전극 확장부와 게이트선이 제대로 정렬된 상태를 나타낸 도면이고, 제5도는 정렬이 제대로 되지 않아 드레인 전극 및 드레인 전극 확장부가 위로 치우친 경우를 나타낸 도면이다.
제6도에서처럼 드레인 전극(33) 및 드레인 전국 확장부(39)가 아래 또는 위로 치우쳐 있으나 드레인 전극(33)은 게이트선(31)의 폭 안에 형성되어 있다고 하자. 이 때 게이트선(31)과 드레인 전극(33) 및 드레인 전극 확장부(39)가 겹치는 면적을 제5도의 경우와 비교해보자. 드레인 전극(33)이 게이트선(31)의 폭 안에 형성되어 있으므로 드레인 전극(33)과 게이트선(31)이 겹치는 부분의 면적은 제5도의 경우와 동일하다. 또, 드레인 전극 확장부(39)는 충분한 길이를 가지고 있기 때문에 그 끝 부분이 게이트선 폭 안으로 들어오지 않고 게이트선에 대하여 수직으로 일정한 폭으로 형성되어 있으므로 정렬이 올바르게 되었을 때와 동일한 면적만큼 겹친다. 기생 용량은 두 전극이 겹치는 면적에 비례하므로 결국 오정렬의 경우에도 올바르게 정렬했을 때와 마찬가지가 된다. 따라서 화소간 기생 용량의 차이가 발생하지 않는다.
그러면, 제3도 및 제4도에 도시한 바와 같은 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 순서를 설명한다.
먼저, 유리 기판 등의 투명한 절연 기판 위에 크롬(Cr), 알루미늄(Al), 탄탈륨(Ta) 다위의 금속을 200~400 nm의 두께로 적층하고 사진 식각하여 게이트선(21, 31) 및 게이트 전극(부)(22, 32), 그리고 축적 축전기의 하부 전극을 이루는 축적 전극(도시하지 않음)을 형성한다. 제4도와 같은 경우에는, 게이트선(31)과 후에 형성될 데이터선(34)의 교차점 부근에서 게이트선(31)의 상하 폭이 확장되도록 게이트 전극부(32)를 형성할 수도 있다. 또, 알루미늄이나 탄탈륨을 사용할 경우에는 양그 산화막을 형성하는 공정을 부가할 수도 있다.
이어, 질화규소(silicon nitride : SiNx) 따위의 절연 물질을 300~400nm의 두게로 적층하여 게이트 절연층을 형성한 다음, 비정질 규소 따위의 반도체를 약 200nm두께로 적층하고, 이어 반도체층과 소스 및 드레인 전극의 접속을 도와주는 n+비정질 규소를 각각 200nm, 50nm정도의 두게로 적층한다.
다음, 비정질 규소층 및 n+비정질 규소층을 채널층(27,37) 패턴에 따라 사진 식각한다. 이때, 채널층 형태는 제3도 또는 제4도에 도시한 바와 같다. 특히 제4도와 같은 구조를 형성하는 경우에는 게이트 전극부(37)와 겹치는 부분에서는 게이트 전극부(32)보다 폭이 넓도록 하고, 대신 게이트 전극부(32)의 두 모서리가 드러나도록 패턴을 형성한다.
그리고, ITO(indium-tin-oxide) 따위의 투명한 도전 물질을 약 50nm 정도의 두께로 적층하고 사진 식각하여 화소 전극(도시하지 않음)을 형성한다..
크롬, 탄탈륨, 티타늄(Ti) 다위의 금속을 150~300nm의 두게로 적층하고, 사진 식각하여 데이터선(24, 34), 소스 전극(25, 35), 드레인 전극(23, 33), 드레인 전극 확장부(29, 39)을 형성한다.
이 때 제3도와 같은 구조의 경우에는 직선형의 데이터선(24)에서 수직으로 게이트선(21)과 중첩되도록 분지(分枝)를 뻗어 트랜지스터의 소스 전극(25)이 되도록 하며, 소스 전극(25)과 평행하게 일정 간격을 두고 드레인 전극(23)을 형성하되 게이트선(21)의 폭보다 폭이 작고 게이트선(21)의 폭 안에 들어가도록 형성한다. 그리고 이 드레인 전극(23)의 한 끝은 게이트선(21)과 수직으로 일정한 폭으로 형성되며 게이트선(21)의 양쪽 바깥으로 돌출되는 드레인 전극 확장부(29)와 연결되도록 한다. 여기에서 드레인 전극 확장부(29)의 길이는 게이트선(21)의 폭보다 크게 하되 오정렬을 대비하여 게이트선(21)의 폭보다 적어도 두 배 이상으로 하는 것이 바람직하다. 그리고, 드레인 전극 확장부(29)와 드레인 전극(23)과의 연결점에서 드레인 전극 확장부(29) 양끝까지의 거리는 각각 게이트선(21)의 폭과 동일하거나 그 이상으로 하는 것이 바람직하다. 드레인 전극 확장부(29)의 한 끝은 화소 전극(도시하지 않음)과의 연결되도록 한다.
제4도와 같은 구조의 경우에는, 데이터선(34)로부터의 분지인 소스 전극(35, 36)은 게이트선(31)에 대하여 대칭으로 형성하는데, 게이트선(31)과 데이터선(34)의 교차점의 상하에서 각각 데이터선(34)으로부터 수직으로 게이트 전극부(32)와 일부 겹치도록 서로 평행하게 형성한다. 유의할 점은 소스 전극(35, 36)과 게이트 전극부(32)의 채널에 게이트 단차가 발생하지 않도록, 소스 전극(35, 36)을 이루는 데이터선(34)의 분지가 채널층(37)의 폭넓은 부분의 끝을 가리지 않도록 해야 한다는 점이다.
두 트랜지스터의 드레인 전극이 되는 드레인 전극부(33)는 두 소스 전극(35)과 평행하게 일정 간격을 두고 형성하되, 게이트선(31) 및 게이트 전극부(32)의 폭보다 폭이 작고 게이트선(21) 및 게이트 전극부(32)의 폭 안에 들어가도록 형성한다. 그리고 이 드레인 전극부(33)의 한 끝은 게이트선(31)과 수직으로 일정한 폭으로 형성되며 게이트선(31)의 양쪽 바깥으로 돌출되는 드레인 전극 확장부(39)와 연결되도록 한다. 여기에서 드레인 전극 확장부(39)의 길이는 게이트선(31)의 폭보다 크게 하되 오정렬을 대비하여 게이트선(31)의 폭보다 적어도 두 배 이상으로 하는 것이 바람직하다. 그리고, 드레인 전극 확장부(39)와 드레인 전극부(33)와의 연결점에서 드레인 전극 확장부(39) 양끝까지의 거리는 각각 게이트선(31)의 폭과 동일하거나 그 이상으로 하는 것이 바람직하다. 드레인 전극 확장부(39)의 한 끝은 화소 전극(도시하지 않음)과의 연결되도록 한다.
마지막으로 드러난 n+비정질 규소를 건식 식각한 후, 전면적으로 질화규소 따위의 보호막을 200~400㎛정도의 두게로 형성한다.
제3도 및 제4도의 도면에서, n+비정질 규소로 된 접촉층 패턴은 채널층 패턴(27, 37)과 데이터선(24, 34), 소스 전극(25, 35, 36), 드레인 전극(부)(23, 33) 및 드레인 전극 확장부(29, 39)가 겹친 부분이 되고 게이트 절연층은 전체에 걸쳐 존재한다.
이렇게하여 게이트선(21)에 대하여 대칭인 두 개의 박막 트랜지스터를 형성하면 본 발명의 실시예에 따른 액정 표시 장치용 기판이 완성된다.
이와 같이, 게이트선과 수직으로 드레인 전극과 연결되는 드레인 전극확장부를 둠으로써 각 화소의 기생 용량이 동일해지는 효과가 발생한다.
또, 제2도에 도시한 종래 기술과는 달리, 제4도에 도시한 본 발명의 실시예에서는, 게이트 전극이 게이트선으로부터 두 갈래로 나와 두 트랜지스터를 이루고 있는 것이 아니라, 단지 게이트선의 일부가 확장되어 두 트랜지스터의 게이트 전극을 이루고 있어 전체 박막 트랜지스터의 면적이 감소한다.
그리고 소스 전극의 경우에도 제2도의 종래 기술에서는 오른쪽의 소스 전극은 데이터선으로부터 수직으로 뻗어나온 것이지만, 왼쪽의 소스 전극의 경우에는 데이터선으로부터 수직으로 뻗어나왔다가 다시 한 번 수직으로 상부로 뻗어나와 있어 면적이 증가할 뿐 아니라, 게이드 전극과 소스 전극이 중첩되는 부분이 많아진다. 그러나, 본 발명의 경우 상하의 트랜지스터의 소스 전극이 모두 데이터선으로부터 수직으로 한 번씩먼 연장된 데 불과하기 대문에 면적이 감소할 뿐 아니라 쓸데없는 중첩 부분이 없다.
그뿐 아니라 제4도의 인용 부호 38로 나타낸 바와 같이 돌출한 게이트 전극으로 인하여 소스 전극과 드레인 전극 사이의 채널에 단차가 없어서 n+비정질 규소를 건식 식각할 때 단차부에서 식각 불량이 없다.
이와 같이, 본 발명에서는 각 화소의 기생 용량의 차이를 없앰으로써 기생 용량 차이로 인한 화소의 발긱 차이를 없앨 수 있을 분 아니라, 박막 트랜지스터가 차지하는 면적이 종래 기술에 비하여 상대적으로 넓어지며, 특히 수직 그트라이프 형태로 화소를 배열하는 경우 약 5%정도 개구율이 증가한다. 또, 게이트 전극과 소스 전극이 중첩되는 부분이 줄어 들어 각 배선의 시정수가 감소되는 효과가 있다.

Claims (30)

  1. 서로 평행한 다수의 게이트선, 상기 다수의 게이트선과 교차하는 평행한 다수의 데이터선, 그리고 상기 다수의 게이트선 중 하나와 상기 다수의 데이터선 중 하나와 각각 연결되어 있는 다수의 화소를 포함하는 액정 표시 장치용 기판으로서, 상기 각 화소는 박막 트랜지스터 및 드레인 전극 확장부를 포함하며, 상기 박막 트랜지스터는 상기 게이트선의 일부를 게이트 전극으로 하고 있으며, 상기 박막 트랜지스터는, 상기 데이터선과 연결되어 있는 소스 전극, 상기 소스 전극과 평행하게 떨어져 있으며 상기 게이트선의 폭 안에 형성되어 있는 드레인 전극, 그리고 상기 게이트 전극과 절연되어 있으며 상기 소스 전극 및 드레인 전극과 전기적으로 연결되어 있는 반도체층을 포함하며, 상기 드레인 전극 확장부는 상기 드레인 전극 및 화소 전극과 연결되어 있고 상기 게이트선의 양족 바깥으로 돌출되어 있으며 도전 물질로 일정한 폭으로 형성되어 있는 액정 표시 장치용 기판.
  2. 제1항에서, 상기 드레인 전극 확장부는 상기 게이트선에 수직인 액정 표시 장치용 기판.
  3. 상기 드레인 전극 확장부의 길이는 상기 게이트선의 폭보다 큰 액정 표시장치용 기판.
  4. 제1항내지 제3항중 어느 한 항에서, 상기드레인 전극 확장부와 드레인 전극과의 연결점에서 상기 드레인 전극확장부 양 끝까지의 거리는 각각 상기 게이트선의 폭과 동일하거나 그 이상인 액정 표시 장치용기판.
  5. 제4항에서, 상기 게이트 전극과 상기 드레인 전극 확장부의 연결은 상기 드레인 전극확장부의 길이 방향의 중앙 부분에서 이루어져 있는 액정 표시 장치용 기판.
  6. 제1항 또는 제2항에서, 상기 소스 전극 및 드레인 전극과 상기 반도체층을 전기적으로 연결하는 접촉층을 더 포함하는 액정 표시 장치용 기판.
  7. 서로 평행한 다수의 게이트선, 그리고 상기 다수의 게이트선과 교차하는 평행한 다수의 데이터선, 그리고 상기 다수의 게이트선 중 하나와 상기 다수의 데이터선 중 하나와 각각 연결되어 있는 다수의 화소를 포함하는 액정 표시 장치용 기판으로서, 상기 각 화소는 상기 게이트선에 대하여 대팅인 두 개의 박막 트랜지스터 및 드레인 전극 확장부를 포함하며, 사이 두 박막 트랜지스터는, 상기 게이트선의 일부를 각각의 게이트 전극으로 하고, 상기 게이트선 및 상기 데이터선의 교차점의 양쪽에서 각각 데이터선으로부터 뻗어나와 형성되어 있는 두 소스 전극, 상그 두 소스 전극의 사이에 상기 두 소스 전극과 떨어져 형성되어 있으며 상기 게이트선의 폭 안에 형성되어 있는 드레인 전극부, 그리고 상기 게이트 전극과 절연되어 있으며 상기 소스 전극 및 드레인 전극과 전기적으로 연결되어 있는 잔도체층을 포함하며, 상기 드레인 전극 확장부는 상기 드레인 전극부 및 화소 전극과 연결되어 있고 상기 게이트선의 양쪽 바깥으로 돌출되어 있으며 도전 물질로 일정한 폭으로 형성되어 있는 액정 표시 장치용 기판.
  8. 제7항에서, 상기 드레인 전극 확장부는 상기 게이트전과 수직인 액정 표시 장치용 기판.
  9. 제7항에서, 상기 드레인 전극 확장부의 길이는 상기 게이트선의 폭보다 큰 액정 표시장치용 기판.
  10. 7항내지 9항중 어느 한 항에서, 상기 드레인 전극 확장부와 드레인 전극부와의 연결점에서 상기 드레인 전극확장부 양 끝가지의 거리는 각각 게이트선의 폭과 동일하거나 그 이상인 액정 표시 장치용 기판.
  11. 제10항에서, 상기 게이트 전극과 상기 드레인 전극 확장부의 연결은 상기 드레인 전극 확장부의 길이 방향의 중앙 부분에서 이루어져 있는 액정 표시 장치용 기판.
  12. 제7항 내지 제9항중 어느 한 항에서, 상기 게이트선과 데이터선의 교차점 부근에서 상기 게이트선의 일부는 폭이 확장되어 상기 두 트랜지스터의 게이트 전극이 되는 게이트 전극부인 액정표시 장치용 기판.
  13. 제12항에서, 상기 반도체층은 상기 트랜지스터 부분에서는 게이트 전극부보다 폭이 넓은 액정 표시 장치용 기판.
  14. 제13항에서, 상기 두 소스 전극을 이루는 상기 데이터선의 분지 끝보다 길게 상기 게이트 전극부의 끝이 돌출되어 있고, 상기 반도체층은 상기 게이트 전극부의 끝과 상기 분지의 끝 사이에서 폭이 넓은 부분이 시작되는 액정 표시 장치용 기판.
  15. 제7항 내지 제9항중 어느 한 항에서, 상기 소스 전극 및 드레인 전극과 상기 반도체층을 전기적으로 연결하는 접촉층을 더 포함하는 액정 표시 장치용 기판.
  16. 투명한 절연 기판 위에 도전 물질을 적층하고 사진 식각하여 평행한 다수의 게이트선을 형성하는 공정, 절연 물질을 적층하여 게이트 절연층을 형성하는 공정, 반도체를 적층하고 사진 식각하여 체널층을 형성하는 공정, 투명한 도전 물질을 적층하고 사진 식각하여 화소 전극을 형성하는 공정, 그리고 도전 물질을 적층하고 사진 식각하여 데이터선, 상기 데이터선의 분지인 소스 전극, 상기 소스 전극과 평행하고 상기 게이트선 폭 안에 들어가는 드레인 전극, 상기 드레인 전극 및 화소 전극과 연결되고 상기 게이트선의 양쪽 바깥으로 돌출되어 있는 일정한 폭의 드레인 전극 확장부를 형성하는 공정을 포함하는 액정 표시 장치용 기판의 제조 방법.
  17. 제16항에서, 상기 드레인 전극 확장부가 상기 게이트선에 수직이 되도록 형성하는 액정 표시 장치용 기판의 제조 방법.
  18. 제16항에서, 상기 드레인 전극 확장부의 길이가 상기 게이트선의 폭보다 크도록 형성하는 액정 표시 장치용 기판의 제조 방법.
  19. 제16항 내지 제18항 중 어느 한 항에서, 상기 드레인 전극 확장부와 드레인 전극과이 연결점에서 상기 드레인 전극 확장부 양 끝까지의 거리가 각각 상기 게이트선의 폭과 동일하거나 그 이상이 되도록 형성하는 액정 표시 장치용 기판의 제조 방법.
  20. 제19항에사, 상기 드레인 전극과 상기 드레인 전극 확장부의 연결은 상기 드레인 전극 확장부의 길이 방향의 중앙 부분에서 이루어지도록 형성하는 액정 표시 장치용 기판의 제조 방법.
  21. 제16항 내지 제18항 중 어느 한 항에서, 상기 반도체를 적층한 후 식각하기 전에 n+반도체를 적층하는 공정을 포함하며, 상기 반도체층을 식각할 때 상기 n+반도체층도 함게 식각하여 상기 채널층과 동일한 패턴의 n+반도체층을 형성하고, 상기 데이터선 및 소스 전극, 드레인 전극 및 드레인 전극 확장부를 형성한 후 드러난 상기 n+반도체층을 식각하여 접촉층을 형성하는 공정을 더 포함하는 액정 표시 장치용 기판의 제조 방법.
  22. 투명한 절연 기판 위에 도전 물질을 적층하고 사진 식각하여 평행한 다수의 게이트선을 형성하는 공정, 절연 물질을 적층하여 게이트 절연층을 형성하는 공정, 반도체를 적층하고 사진 식각하여 채철층을 형성하는 공정, 투명한 도전 물질을 적층하고 사진 식각하여 화소 전극을 형성하는 공정, 그리고 도전 물질을 적층하고 사진 식각하여 데이터선, 상기 게이트선에 대하여 대칭인 상기 데이터선의 분지의 두 소스 전극, 상기 두 소스 전극과 평행하고 상기 두 소스 전극 사이에 있으며 상기 게이트선 폭 안에 들어가는 드레인 전극부, 상기 드레인 전극 및 화소 전극과 연결되고 상기 게이트선의 양쪽 바깥으로 돌출되어 있는 일정한 폭의 드레인 전극 확장부를 형성하는 공정을 포함하는 액정 표시 장치용 기판의 제조방법.
  23. 제22항에서, 상기 드레인 전극 확장부가 상기 게이트선에 수직이 되도록 형성하는 액정표시 장치용 기판의 제조 방법.
  24. 제22항에서, 상기 드레인 전극 확장부의 길이가 상기 게이트선의 폭보다 크도록 형성하는 액정 표시 장치용 기판의 제조 방법.
  25. 제22항 내지 제24항중 어느 한 항에서, 상기 드레인 전극 확장부와 드레인 전극과의 연결점에서 상기 드레인 전극 확장부 양 끝까지의 거리가 각각 상기 게이트선의 폭과 동일하거나 그 이상이 되도록 형성하는 액정 표시 자치용 기판의 제조 방법.
  26. 제25항에서, 상기 드레인 전극과 상기 드레인 전극 확장부의 연결은 상기 드레인 전극 확장부의 길이 방향의 중앙 부분에서 이루어지도록 형성하는 액정 표시 장치용 기판의 제조 방법.
  27. 제22항 내지 제24항 중 어느 한 항에서, 상기 게이트선과 데이터선의 교차점 부근에서 상기 게이트선의 일부를 폭이 크도록하여 게이트 전극부를 형성하는 액정 표시 장치용 기판의 제조 방법.
  28. 제27항에서, 상기 채널층은 상기 게이트 전극부와 겹치는 부분에서 상기 게이트 전극부보다 폭이 넓게 형성하되, 상기 게이트 전극부의 두 모서리가 드러나도록 형성하는 액정 표시 장치용 기판의 제조 방법.
  29. 제28항에서, 상기 두 소스 전극을 이루는 데이터선의 분지가 상기 채널층의 폭넓은 부분의 끝을 가리지 않도록 형성하는 액정 표시 장치용 기판의 제조 방법.
  30. 제22항 내지 제24항 중 어느 한 항에서, 상기 반도체를 적층한 후 식각하기 전에 n+반도체를 적층하는 공정을 포함하며, 상기 반도체층을 식각할 때 상기 n+반도체층도 함께 식각하여 상기 채널층과 동일한 패턴의 n+반도체층을 형성하고, 상기 데이터선 및 소스 전극, 드레인 전극 및 드레인 전극 확장부를 형성한 후 드러난 상기 n+반도체층을 식각하여 접속층을 형성하는 공정을 더 포함하는 액정 표시 장치용 기관의 제조 방법.
KR1019950022855A 1995-07-28 1995-07-28 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판 KR0149311B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950022855A KR0149311B1 (ko) 1995-07-28 1995-07-28 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
US08/686,952 US5877512A (en) 1995-07-28 1996-07-26 Liquid crystal display device having uniform parasitic capacitance between pixels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950022855A KR0149311B1 (ko) 1995-07-28 1995-07-28 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판

Publications (2)

Publication Number Publication Date
KR970007432A KR970007432A (ko) 1997-02-21
KR0149311B1 true KR0149311B1 (ko) 1998-10-15

Family

ID=19422015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022855A KR0149311B1 (ko) 1995-07-28 1995-07-28 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판

Country Status (2)

Country Link
US (1) US5877512A (ko)
KR (1) KR0149311B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020016311A (ko) * 2000-08-25 2002-03-04 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터의 액정표시소자
KR100464208B1 (ko) * 2001-12-20 2005-01-03 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 구동방법
KR100495794B1 (ko) * 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4021045B2 (ja) * 1998-03-31 2007-12-12 株式会社アドバンスト・ディスプレイ アクティブマトリクス型表示装置
JP3006586B2 (ja) * 1998-06-01 2000-02-07 日本電気株式会社 アクティブマトリクス型液晶表示装置
US7679131B1 (en) * 1999-08-31 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR20020042898A (ko) * 2000-12-01 2002-06-08 구본준, 론 위라하디락사 액정표시장치용 어레이기판과 그 제조방법
TW571165B (en) * 2000-12-15 2004-01-11 Nec Lcd Technologies Ltd Liquid crystal display device
JP2004527124A (ja) 2001-04-10 2004-09-02 サーノフ コーポレイション 有機薄膜トランジスタを使用する高性能アクティブマトリクスピクセルを提供する方法及び装置
US7755652B2 (en) * 2002-01-07 2010-07-13 Samsung Electronics Co., Ltd. Color flat panel display sub-pixel rendering and driver configuration for sub-pixel arrangements with split sub-pixels
US7417648B2 (en) 2002-01-07 2008-08-26 Samsung Electronics Co. Ltd., Color flat panel display sub-pixel arrangements and layouts for sub-pixel rendering with split blue sub-pixels
KR100918180B1 (ko) * 2003-03-04 2009-09-22 삼성전자주식회사 쉬프트 레지스터
TW583767B (en) * 2003-03-31 2004-04-11 Au Optronics Corp Pixel structure
US7791679B2 (en) 2003-06-06 2010-09-07 Samsung Electronics Co., Ltd. Alternative thin film transistors for liquid crystal displays
US7209105B2 (en) * 2003-06-06 2007-04-24 Clairvoyante, Inc System and method for compensating for visual effects upon panels having fixed pattern noise with reduced quantization error
US7397455B2 (en) * 2003-06-06 2008-07-08 Samsung Electronics Co., Ltd. Liquid crystal display backplane layouts and addressing for non-standard subpixel arrangements
US20040246280A1 (en) * 2003-06-06 2004-12-09 Credelle Thomas Lloyd Image degradation correction in novel liquid crystal displays
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
TWI226962B (en) 2004-01-05 2005-01-21 Au Optronics Corp Liquid crystal display device with a capacitance-compensated structure
KR101048365B1 (ko) * 2004-09-09 2011-07-11 삼성전자주식회사 트랜지스터와 이를 갖는 표시장치
GB0426563D0 (en) 2004-12-03 2005-01-05 Plastic Logic Ltd Alignment tolerant patterning on flexible substrates
KR101134932B1 (ko) * 2005-06-14 2012-04-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101350609B1 (ko) * 2005-12-30 2014-01-10 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7408198B2 (en) * 2006-02-13 2008-08-05 Chunghwa Picture Tubes, Ltd. Thin film transistor, thin film transistor array and repairing method thereof
US20070229722A1 (en) * 2006-04-03 2007-10-04 Wen-Hsiung Liu Pixel structure and liquid crystal display panel thereof
US7688392B2 (en) * 2006-04-06 2010-03-30 Chunghwa Picture Tubes, Ltd. Pixel structure including a gate having an opening and an extension line between the data line and the source
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US20080157081A1 (en) * 2006-12-28 2008-07-03 Samsung Electronics Co., Ltd. Organic light emitting device and method for manufacturing the same
TW200837430A (en) * 2007-03-09 2008-09-16 Chunghwa Picture Tubes Ltd Active device array substrate and repair method thereof
CN101504500B (zh) * 2008-02-04 2011-08-31 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板的像素结构
TW201039034A (en) * 2009-04-27 2010-11-01 Chunghwa Picture Tubes Ltd Pixel structure and the method of forming the same
JP5685932B2 (ja) * 2010-12-28 2015-03-18 大日本印刷株式会社 薄膜トランジスタ
US9329738B2 (en) * 2012-09-10 2016-05-03 Apple Inc. Determination and reduction of parasitic capacitance variation due to display noise
KR102130110B1 (ko) * 2013-10-21 2020-07-06 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR101539326B1 (ko) 2014-04-30 2015-07-27 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치 및 그 제조방법
JP6376989B2 (ja) * 2015-02-19 2018-08-22 株式会社ジャパンディスプレイ 表示装置
CN105428422B (zh) * 2016-01-05 2019-03-01 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、显示面板及显示装置
CN106292104B (zh) 2016-08-30 2018-12-25 深圳市华星光电技术有限公司 阵列基板及其制作方法、液晶面板
CN110620154A (zh) * 2019-08-22 2019-12-27 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板及装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920008675Y1 (ko) * 1989-12-30 1992-12-12 삼성전자 주식회사 평판 디스플레이용 박막 트랜지스터
IL103096A (en) * 1992-09-08 1996-12-05 Chemagis Ltd Process for purification 2 -]) Dimethylamino (methyl-1-) 3-methoxycinyl (cyclohexanol and its salts.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495794B1 (ko) * 1997-10-17 2005-09-28 삼성전자주식회사 액정표시장치용박막트랜지스터
KR20020016311A (ko) * 2000-08-25 2002-03-04 주식회사 현대 디스플레이 테크놀로지 박막 트랜지스터의 액정표시소자
KR100464208B1 (ko) * 2001-12-20 2005-01-03 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
US5877512A (en) 1999-03-02
KR970007432A (ko) 1997-02-21

Similar Documents

Publication Publication Date Title
KR0149311B1 (ko) 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
KR100333983B1 (ko) 광시야각 액정 표시 장치용 박막 트랜지스터 어레이 기판 및그의 제조 방법
US7955908B2 (en) Thin film transistor array panel and manufacturing method thereof
US7548225B2 (en) Liquid crystal display device and method for fabricating the same
US7888678B2 (en) Thin film array panel and manufacturing method thereof
KR100477130B1 (ko) 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
US7626646B2 (en) Substrate for display device and display device equipped therewith
US6507375B1 (en) Liquid crystal display device in which neighboring pixel electrodes overlap source line by different widths
KR100212284B1 (ko) 채널 보호형 박막 트랜지스터 기판
KR0182014B1 (ko) 액정 표시 장치용 박막트랜지스터 기판
JP2002229068A (ja) 液晶表示装置用アレイ基板とその製造方法
JPH10221705A (ja) 液晶表示素子
JPH09160075A (ja) 液晶表示素子
KR100442489B1 (ko) 액정표시소자
US6646694B2 (en) Method of repairing LCD data lines
JP2556253B2 (ja) 液晶表示装置
JPH10125933A (ja) 薄膜トランジスタ、液晶表示装置および液晶表示装置の製造方法
KR100192373B1 (ko) 액정표시장치의 구조
JP2004527011A (ja) アクティブ・プレート
KR100247272B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판
KR100511172B1 (ko) 박막트랜지스터의 구조
KR100386458B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100499280B1 (ko) 액정표시소자 및 그의 제조방법
US20060054889A1 (en) Thin film transistor array panel
KR20080006891A (ko) 표시 기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 17

EXPY Expiration of term