KR20050115743A - 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20050115743A KR20050115743A KR1020040041138A KR20040041138A KR20050115743A KR 20050115743 A KR20050115743 A KR 20050115743A KR 1020040041138 A KR1020040041138 A KR 1020040041138A KR 20040041138 A KR20040041138 A KR 20040041138A KR 20050115743 A KR20050115743 A KR 20050115743A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- electrode
- thin film
- film transistor
- pixel
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 238000002161 passivation Methods 0.000 claims abstract description 44
- 239000010408 film Substances 0.000 claims abstract description 31
- 238000003860 storage Methods 0.000 claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 48
- 230000000149 penetrating effect Effects 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 131
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 8
- 239000011651 chromium Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 210000002858 crystal cell Anatomy 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910019923 CrOx Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910016048 MoW Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- -1 acryl Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 공정을 단순화하면서도 개구율 감소없이 스토리지 캐패시터의 용량을 증대시킬 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
이를 위하여, 본 발명의 박막 트랜지스터 기판은 게이트 라인과; 상기 게이트 라인과 교차 구조로 형성되어 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인 사이에 형성된 게이트 절연막과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 박막 트랜지스터의 채널을 형성하고 상기 데이터 라인을 따라 중첩된 반도체 패턴과; 상기 데이터 라인 및 박막 트랜지스터를 덮는 보호막과; 상기 보호막에서 상기 게이트 절연막의 일부분까지 제거된 상기 화소 영역의 화소홀 내에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극과; 상기 화소홀에 의해 얇아진 게이트 절연막을 사이에 두고 상기 화소 전극과 상기 게이트 라인이 중첩되어 형성된 스토리지 캐패시터를 구비한다.
Description
본 발명은 표시 소자에 적용되는 박막 트랜지스터 기판과 그 제조 방법에 관한 것으로, 특히 공정을 단순화할 수 있는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 패널과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.
액정 패널은 서로 대향하는 박막 트랜지스터 기판 및 칼러 필터 기판과, 두 기판 사이에 주입된 액정과, 두 기판 사이의 셀갭을 유지시키는 스페이서를 구비한다.
박막 트랜지스터 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위칭 소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔 신호에 응답하여 데이터 라인에 공급되는 화소 신호를 화소 전극에 공급한다.
칼라 필터 기판은 액정셀 단위로 형성된 칼라 필터들과, 칼러 필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준 전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정 패널은 박막 트랜지스터 기판과 칼라 필터 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
이러한 액정 패널에서 박막 트랜지스터 기판은 반도체 공정을 포함함과 아울러 다수의 마스크 공정을 필요로 함에 따라 제조 공정이 복잡하여 액정 패널 제조 단가 상승의 중요 원인이 되고 있다. 이를 해결하기 위하여, 박막 트랜지스터 기판은 마스크 공정수를 줄이는 방향으로 발전하고 있다. 이는 하나의 마스크 공정이 박막 증착 공정, 세정 공정, 포토리소그래피 공정, 식각 공정, 포토레지스트 박리 공정, 검사 공정 등과 같은 많은 공정을 포함하고 있기 때문이다. 이에 따라, 최근에는 박막 트랜지스터 기판의 표준 마스크 공정이던 5 마스크 공정에서 하나의 마스크 공정을 줄인 4 마스크 공정이 대두되고 있다.
도 1은 4 마스크 공정을 채택한 박막 트랜지스터 기판을 예를 들어 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 기판은 하부 기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(6)와, 그 교차 구조로 마련된 셀 영역에 형성된 화소 전극(18)을 구비한다. 그리고, 박막 트랜지스터 기판은 화소 전극(18)과 전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)와, 게이트 라인(2)에 접속되는 게이트 패드(26)와, 데이터 라인(4)에 접속되는 데이터 패드(34)를 구비한다.
박막 트랜지스터(6)는 게이트 라인(2)에 공급되는 스캔 신호에 응답하여 데이터 라인(4)에 공급되는 화소 신호가 화소 전극(18)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(16)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다.
이렇게 소스 전극(10) 및 드레인 전극(12)과 중첩되면서 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 포함하는 활성층(14)은 데이터 라인(4), 데이터 패드 하부 전극(36), 스토리지 전극(22)과도 중첩되게 형성된다. 이러한 활성층(14) 위에는 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12), 데이터 패드 하부 전극(36), 스토리지 전극(22)과 오믹 접촉을 위한 오믹 접촉층(48)이 더 형성된다.
화소 전극(18)은 보호막(50)을 관통하는 제1 컨택홀(16)을 통해 박막 트랜지스터(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소 신호에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 상부 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 전단 게이트 라인(2)과, 그 게이트 라인(2)과 게이트 절연막(44), 활성층(14) 및 오믹접촉층(48)을 사이에 두고 중첩되는 스토리지 상부 전극(22)과, 그 스토리지 상부 전극(22)과 보호막(50)을 사이에 두고 중첩됨과 아울러 그 보호막(50)을 관통하는 제2 컨택홀(24)을 경유하여 접속된 화소 전극(22)으로 구성된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 한다.
게이트 라인(2)은 게이트 패드(26)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드(26)는 게이트 라인(2)으로부터 연장되는 게이트 하부 전극(28)과, 게이트 절연막(44) 및 보호막(50)을 관통하는 제3 컨택홀(30)을 통해 게이트 하부 전극(28)에 접속된 게이트 패드 상부 전극(32)으로 구성된다.
데이터 라인(4)은 데이터 패드(34)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드(34)는 데이터 라인(4)으로부터 연장되는 데이터 하부 전극(36)과, 보호막(50)을 관통하는 제4 컨택홀(38)을 통해 데이터 패드(36)와 접속된 데이터 패드 상부 전극(40)으로 구성된다.
이러한 구성을 가지는 박막 트랜지스터 기판의 제조 방법을 4마스크 공정을 이용하여 상세히 하면 도 3a 내지 도 3d에 도시된 바와 같다.
도 3a를 참조하면, 제1 마스크 공정을 이용하여 하부기판(42) 상에 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(28)을 포함하는 게이트 패턴이 형성된다.
상세히 하면, 하부 기판(42) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(2), 게이트 전극(8), 게이트 패드 하부 전극(28)을 포함하는 게이트 패턴이 형성된다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄계 금속 등이 단일층 또는 이중층 구조로 이용된다.
도 3b를 참조하면, 게이트 패턴이 형성된 하부 기판(42) 상에 게이트 절연막(44)이 도포된다. 그리고 제2 마스크 공정을 이용하여 게이트 절연막(44) 위에 활성층(14) 및 오믹 접촉층(48)을 포함하는 반도체 패턴과; 데이터 라인(4), 소스 전극(10), 드레인 전극(12), 데이터 패드 하부 전극(36), 스토리지 전극(22)을 포함하는 소스/드레인 패턴이 순차적으로 형성된다.
상세히 하면, 게이트 패턴이 형성된 하부 기판(42) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(44), 비정질 실리콘층, n+ 비정질 실리콘층, 그리고 소스/드레인 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(44)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연물질이 이용된다. 소스/드레인 금속으로는 몰리브덴(Mo), 몰리브덴 합금(Mo alloy) 등이 이용된다.
이어서, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리소그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.
이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(4), 소스 전극(10), 그 소스 전극(10)과 일체화된 드레인 전극(12), 스토리지 전극(22)을 포함하는 소스/드레인 패턴이 형성된다.
그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각공정으로 n+ 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(48)과 활성층(14)이 형성된다.
그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부의 소스/드레인 패턴 및 오믹 접촉층(48)이 식각된다. 이에 따라, 채널부의 활성층(14)이 노출되어 소스 전극(10)과 드레인 전극(12)이 분리된다.
이어서, 스트립 공정으로 소스/드레인 패턴 위에 남아 있는 포토레지스트 패턴이 제거된다.
도 3c를 참조하면, 소스/드레인 패턴이 형성된 게이트 절연막(44) 상에 제3 마스크 공정을 이용하여 제1 내지 제4 콘택홀들(16, 24, 30, 38)을 포함하는 보호막(50)이 형성된다.
상세히 하면, 소스/드레인 패턴이 형성된 게이트 절연막(44) 상에 PECVD 등의 증착 방법으로 보호막(50)이 전면 형성된다. 이어서, 보호막(50)이 제3 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 패터닝됨으로써 제1 내지 제4 컨택홀들(16, 24, 30, 38)이 형성된다. 제1 컨택홀(16)은 보호막(50)을 관통하여 드레인 전극(12)이 노출되게, 제2 컨택홀(24)은 보호막(50)을 관통하여 스토리지 상부 전극(22)이 노출되게 형성된다. 제3 컨택홀(30)은 보호막(50) 및 게이트 절연막(44)을 관통하여 게이트 패드 하부 전극(28)이 노출되게, 제4 컨택홀(38)은 보호막(50)을 관통하여 데이터 패드 상부 전극(36)이 노출되게 형성된다.
보호막(50)의 재료로는 게이트 절연막(44)과 같은 무기 절연 물질이나, 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다.
도 3d를 참조하면, 제4 마스크 공정을 이용하여 보호막(50) 상에 화소 전극(18), 게이트 패드 상부 전극(32), 데이터 패드 상부 전극(40)을 포함하는 투명 도전 패턴이 형성된다.
보호막(50) 상에 스퍼터링 등의 증착 방법으로 투명 도전층이 도포된다. 이어서 제4 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 투명 도전층이 패텅님됨으로써 화소 전극(18), 게이트 패드 상부 전극(32), 데이터 패드 상부 전극(40)을 포함하는 투명 도전 패턴이 형성된다. 화소 전극(18)은 제1 컨택홀(16)을 통해 드레인 전극(12)과 접속되고, 제2 컨택홀(24)을 통해 전단 게이트 라인(2)과 중첩되는 스토리지 상부 전극(22)과 접속된다. 게이트 패드 상부 전극(32)은 제3 컨택홀(30)을 통해 게이트 패드 하부 전극(28)과, 데이터 패드 상부 전극(40)은 제4 컨택홀(38)을 통해 데이터 하부 전극(36)과 접속된다. 여기서, 투명 도전층의 재료로는 인듐 주석 산화물(Indium Tin Oxide : ITO) 등이 이용된다.
이와 같이 종래의 박막 트랜지스터 기판 및 그 제조 방법은 4마스크 공정을 이용함으로써 5마스크 공정을 이용한 경우보다 제조 공정수를 줄임과 아울러 그에 비례하는 제조 단가를 절감할 수 있게 된다. 그러나, 4 마스크 공정 역시 여전히 제조 공정이 복잡하여 원가 절감에 한계가 있으므로 제조 공정을 더욱 단순화하여 제조 단가를 더욱 줄일 수 있는 박막 트랜지스터 기판 및 그 제조 방법이 요구된다.
또한, 종래의 박막 트랜지스터 기판은 스토리지 상부 전극(22)으로 소스/드레인 금속을 이용함으로써 제2 마스크 공정상 스토리지 상부 전극(22) 아래는 활성층(14) 및 오믹 접촉층(48)을 포함하는 반도체층이 위치하게 된다. 이러한 반도체층으로 인하여 스토리지 상부 전극(22)과, 스토리지 하부 전극인 게이트 라인(2)과의 간격이 멀어지게 됨으로써 그 간격에 반비례하는 스토리지 캐패시터(20)의 용량이 감소하게 된다. 이로 인하여, 스토리지 캐패시터(20)의 용량 증대를 위하여 스토리지 상부 전극(22)과 게이트 라인(2)의 중첩 면적을 증대시키는 경우 그 만큼 화소 전극(18)의 개구율이 감소하게 되는 문제점이 있다.
따라서, 본 발명의 목적은 공정을 단순화하면서도 개구율 감소없이 스토리지 캐패시터의 용량을 증대시킬 수 있는 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 박막 트랜지스터 기판은 게이트 라인과; 상기 게이트 라인과 교차 구조로 형성되어 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인 사이에 형성된 게이트 절연막과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 박막 트랜지스터의 채널을 형성하고 상기 데이터 라인을 따라 중첩된 반도체 패턴과; 상기 데이터 라인 및 박막 트랜지스터를 덮는 보호막과; 상기 보호막에서 상기 게이트 절연막의 일부분까지 제거된 상기 화소 영역의 화소홀 내에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극과; 상기 화소홀에 의해 얇아진 게이트 절연막을 사이에 두고 상기 화소 전극과 상기 게이트 라인이 중첩되어 형성된 스토리지 캐패시터를 구비한다.
그리고, 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제조 방법은 제1 마스크를 이용하여 기판 상에 게이트 라인 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴을 덮는 게이트 절연막을 형성하고, 제2 마스크를 이용하여 그 위에 중첩된 반도체 패턴과, 그 반도체 패턴 위에 중첩된 데이터 라인 및 소스 전극과 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와; 상기 소스/드레인 패턴을 덮는 보호막을 형성하고, 제3 마스크를 이용하여 상기 보호막에서 게이트 절연막의 일부까지 제거된 화소홀과, 그 화소홀 내에 드레인 전극과 접속된 화소 전극을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 도시한 평면도이고, 도 5는 도 4에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'선을 따라 절단하여 도시한 단면도이다.
도 4 및 도 5에 도시된 박막 트랜지스터 기판은 하부 기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 그 게이트 라인(102) 및 데이터 라인(104)과 접속된 박막 트랜지스터(106), 화소 영역에 형성되어 박막 트랜지스터(106)와 접속된 화소 전극, 게이트 절연막(144)을 사이에 둔 화소 전극(118)과 게이트 라인(102)과의 중첩으로 형성된 스토리지 캐패시터(120), 게이트 라인(102)과 접속된 게이트 패드(126), 데이터 라인(104)과 접속된 데이터 패드(134)를 구비한다.
박막 트랜지스터(106)는 게이트 라인(102)에 공급되는 스캔 신호에 응답하여 데이터 라인(104)에 공급되는 화소 신호가 화소 전극(118)에 충전되어 유지되게 한다. 이를 위하여, 박막 트랜지스터(106)는 게이트 라인(102)과 접속된 게이트 전극(108), 데이터 라인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 접속된 드레인 전극(112), 게이트 절연막(144)을 사이에 두고 게이트 전극(108)과 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(116), 소스 전극(110) 및 드레인 전극(112)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(116) 위에 형성된 오믹 접촉층(146)을 구비한다.
그리고, 활성층(116) 및 오믹 접촉층(146)을 포함하는 반도체 패턴(148)은 데이터 라인(104)과도 중첩되게 형성된다.
게이트 라인(102)와 데이터 라인(104)의 교차로 정의된 화소 영역에는 보호막(150)을 관통하는 화소홀(170)이 형성된다. 화소 전극(118)은 그 화소홀(170) 내에서 게이트 절연막(144) 위에 형성되며 보호막(150)과 경계를 이루게 된다. 그리고, 화소 전극(118)은 화소홀(170)과 일체화되고 게이트 절연막(144)까지 관통하는 제1 컨택홀(172)을 통해 노출된 드레인 전극(112)과 접속된다. 화소 전극(118)은 박막 트랜지스터(106)로부터 공급된 화소 신호를 충전하여 도시하지 않은 칼라 필터 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 박막 트랜지스터 기판과 칼라 필터 기판에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소 전극(118)을 경유하여 입사되는 광량을 조절하여 칼러 필터 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(120)는 화소 전극(118)이 게이트 절연막(144)을 사이에 두고 게이트 라인(102)과 중첩되어 형성된다. 여기서, 화소 전극(118)과 게이트 라인(102) 사이의 게이트 절연막(144)은 상대적으로 얇게 형성됨으로써 스토리지 캐패시터(120)의 용량이 증대되므로, 스토리지 캐패시터(120)의 용량 증대로 인한 개구율 감소를 방지할 수 있게 된다.
게이트 라인(102)은 게이트 패드(126)를 통해 게이트 드라이버(도시하지 않음)와 접속된다. 게이트 패드(126)는 게이트 라인(102)으로부터 연장된 게이트 패드 하부 전극(128)과, 보호막(150) 및 게이트 절연막(144)을 관통하는 제2 컨택홀(130) 내에 형성되어 게이트 패드 하부 전극(128)과 접속된 게이트 패드 상부 전극(132)으로 구성된다. 게이트 패드 상부 전극(132)은 제2 컨택홀(130) 내에서 보호막(150)과 경계를 이루게 된다.
데이터 라인(104)은 데이터 패드(134)를 통해 데이터 드라이버(도시하지 않음)와 접속된다. 데이터 패드(134)는 데이터 라인(104)으로부터 연장된 데이터 패드 하부 전극(136)과, 보호막(150)에서 데이트 패드 하부 전극(136)과 그 아래의 반도체 패턴(148)까지 관통하는 제3 컨택홀(138) 내에 형성되어 데이터 패드 하부 전극(136)과 측면 접속된 데이터 패드 상부 전극(140)으로 구성된다. 데이터 패드 상부 전극(140)은 제3 컨택홀(138) 내에서 보호막(150)과 경계를 이루게 된다.
이러한 구성을 갖는 본 발명의 실시 예에 따른 박막 트랜지스터 기판은 다음과 같이 3마스크 공정으로 형성된다.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.
제1 마스크 공정으로 하부 기판(142) 상에 게이트 라인(102), 게이트 라인(102)과 접속된 게이트 전극(108) 및 게이트 패드 하부 전극(128)을 포함하는 게이트 패턴이 형성된다.
구체적으로, 하부 기판(142) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성되어 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 게이트 라인(102), 게이트 전극(108) 및 게이트 패드 하부 전극(128)을 포함하는 게이트 패턴이 형성된다. 게이트 금속으로는 Mo, Cu, Al, Ti, Cr, MoW, AlNd, Ta 등과 같은 금속 물질이 이용된다.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 8a 내지 도 8e는 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들을 도시한 것이다.
게이트 패턴이 형성된 하부 기판(142) 상에 게이트 절연막(144)이 형성되고, 그 위에 제2 마스크 공정으로 데이터 라인(104), 소스 전극(110), 드레인 전극(112), 데이터 패드 하부 전극(136)을 포함하는 소스/드레인 패턴과, 소스/드레인 패턴의 배면을 따라 중첩된 활성층(116) 및 오믹 접촉층(146)을 포함하는 반도체 패턴(148)이 형성된다. 이러한 반도체 패턴(148)과 소스/드레인 패턴은 회절 노광 마스크를 이용한 하나의 마스크 공정으로 형성된다.
구체적으로, 도 8a와 같이 게이트 패턴이 형성된 하부 기판(142) 상에 게이트 절연막(144), 비정질 실리콘층(115), 불순물(n+ 또는 p+) 도핑된 비정질 실리콘층(145), 소스/드레인 금속층(105)이 순차적으로 형성된다. 예를 들면, 게이트 절연막(144), 비정질 실리콘층(115), 불순물 도핑된 비정질 실리콘층(145)은 PECVD 방법으로, 소스/드레인 금속층(105)은 스퍼터링 방법으로 형성된다. 게이트 절연막(144)으로는 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이, 소스/드레인 금속층(105)으로는 Mo, Cu, Al, Ti, Cr, MoW, AlNd, Ta 등과 같은 금속 물질이 이용된다.
그리고, 소스/드레인 금속층(105) 위에 포토레지스트(219)가 도포된 다음, 회절 노광 마스크(210)을 이용한 포토리소그래피 공정으로 포토레지스트(219)를 노광 및 현상함으로써 도 8b에 도시된 바와 같이 단차를 갖는 포토레지스트 패턴(220)이 형성된다.
회절 노광 마스크(210)는 투명한 석영 기판(212)과, 그 위에 Cr, CrOx 등과 같은 금속층으로 형성된 차단층(214) 및 회절 노광용 슬릿(216)을 구비한다. 차단층(214)은 반도체 패턴 및 소스/드레인 패턴이 형성되어질 영역에 위치하여 자외선을 차단함으로써 현상 후 제1 포토레지스트 패턴(220A)이 남게 한다. 회절 노광용 슬릿(216)은 박막 트랜지스터의 채널이 형성될 영역에 위치하여 자외선을 회절시킴으로써 현상 후 제1 포토레지스트 패턴(220A) 보다 얇은 제2 포토레지스트 패턴(220B)이 남게 한다.
이어서, 단차를 갖는 포토레지스트 패턴(220)을 이용한 식각 공정으로 소스/드레인 금속층(105)이 패터닝됨으로써 도 8c에 도시된 바와 같이 소스/드레인 패턴과, 그 아래의 반도체 패턴(148)이 형성된다. 이 경우, 소스/드레인 패턴 중 소스 전극(110)과 드레인 전극(112)은 일체화된 구조를 갖는다.
그 다음, 산소(O2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴(220)을 애싱함으로써 도 8d에 도시된 바와 같이 제1 포토레지스트 패턴(220A)은 얇아지게 되고, 제2 포토레지스트 패턴(220B)은 제거된다. 그리고, 애싱된 제1 포토레지스트 패턴(220A)을 이용한 식각 공정으로 제2 포토레지스트 패턴(220B)의 제거로 노출된 소스/드레인 패턴과, 그 아래의 오믹 접촉층(146)이 제거됨으로써 소스 전극(110)과 드레인 전극(112)은 분리되고 활성층(116)이 노출된다. 이에 따라, 소스 전극(110)과 드레인 전극(112) 사이에는 활성층(116)으로 이루어진 채널이 형성된다. 이때, 애싱된 제1 포토레지스트 패턴(220A)을 따라 소스/드레인 패턴의 양측부가 한번 더 식각됨으로써 소스/드레인 패턴과 반도체 패턴(148)은 계단 형태로 일정한 단차를 갖게 된다.
그리고, 스트립 공정으로 소스/드레인 패턴 위에 잔존하던 제1 포토레지스트 패턴(220A)이 도 8e와 같이 제거된다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이고, 도 10a 내지 도 10e는 제3 마스크 공정을 구체적으로 설명하기 위하 단면도들을 도시한 것이다.
제3 마스크 공정으로 화소홀(170)과 제1 내지 제3 컨택홀(172, 130, 138)을 포함하는 보호막(150)이 형성되고, 화소 전극(118) 및 게이트 패드 상부 전극(132)과 데이터 패드 상부 전극(140)을 포함하는 투명 도전 패턴이 형성된다.
상세히 하면, 도 10a와 같이 소스/드레인 패턴이 형성된 게이트 절연막(144) 상에 PECVD, 스핀 코팅 등의 방법으로 보호막(150)이 형성되고, 그 위에 포토레지스트(239)가 형성된다. 보호막(150)으로는 게이트 절연막(144)과 같은 무기 절연 물질, 또는 유전상수가 작은 아크릴(acryl)계 유기 화합물, BCB 또는 PFCB 등과 같은 유기 절연 물질이 이용된다. 그 다음, 하프 톤 마스크(230) 또는 회절 노광 마스크를 이용하여 포토레지스트(239)를 노광 및 현상하게 된다.
예를 들면, 하프 톤 마스크(230)는 투명한 석영(SiO2; Quartz) 기판(232)과, 그 위에 MoSix 등으로 형성된 부분 투과층(236)과, 부분 투과층(236) 위에 Cr, CrOx 등과 같은 금속으로 형성된 차단층(234)을 구비한다. 이러한 하프 톤 마스크(230)에서 부분 투과층(236) 및 차단층(234)이 중첩된 차단부는 자외선 차단으로 도 10b에 도시된 상대적으로 두꺼운 제1 포토레지스트 패턴(240A)이 남게 한다. 차단층(234) 없이 부분 투과층(236)이 존재하는 하프 톤 마스크(230)의 부분 투과부는 자외선의 부분 투과로 도 10b에 도시된 상대적으로 얇은 제2 포토레지스트 패턴(240B)이 남게 한다. 그리고, 차단층(234) 및 부분 투과층(236)이 존재하지 않는 하프 톤 마스크(230)의 투과부는 자외선을 전면 투과로 도 10b와 같이 포토레지스트 패턴(240)이 잔존하지 않게 한다.
이렇게 단차를 갖는 포토레지스트 패턴(240)을 이용한 식각 공정으로 보호막(150) 및 게이트 절연막(144)을 패터닝함으로써 도 10c에 도시된 바와 같이 보호막(150) 및 게이트 절연막(144)을 관통하는 제1 및 제2 컨택홀(172, 130)과, 보호막(150)에서 데이터 패드 하부 전극(136)을 경유하여 반도체 패턴(148)까지 관통하는 제3 컨택홀(138)이 형성된다. 제1 컨택홀(172)은 드레인 전극(112)의 측면을, 제2 컨택홀(130)은 게이트 패드 하부 전극(128)의 표면을, 제3 컨택홀(138)은 데이터 패드 하부 전극(136)의 측면을 노출시킨다.
그 다음, 산소 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴(240)을 애싱함으로써 도 10c에 도시된 바와 같이 제1 포토레지스트 패턴(240A)은 두께가 얇아지게 되고, 제2 포토레지스 패턴(240B)은 제거된다. 그리고, 애싱된 제1 포토레지스트 패턴(240A)을 이용한 건식 식각 공정으로 노출된 보호막(150)과 그 아래의 게이트 절연막(144) 일부가 제거되어 제1 컨택홀(172)과 일체화된 화소홀(170)이 형성된다. 이 경우, 보호막(150)의 과식각으로 애싱된 제1 포토레지스트 패턴(240A)의 에지부가 보호막(150)의 에지부 보다 돌출된 형태를 갖게 한다. 이러한 애싱 공정 및 건식 식각 공정은 동일한 챔버에서 연속적으로 수행된다.
이어서, 도 10d와 같이 제1 포토레지스트 패턴(240A)이 존재하는 박막 트랜지스터 기판 상에 투명 도전막(117)이 스퍼터링 등과 같의 증착 방법으로 전면 형성된다. 투명 도전막(117)으로는 ITO, TO, IZO 등이 이용된다. 이때, 돌출된 제1 포토레지스트 패턴(240A)의 에지부에 의해 직진성을 갖고 증착된 투명 도전막(117)은 보호막(150)의 에지부에서 오픈됨으로써 스트립퍼 침투 경로가 형성된다.
그리고, 리프트-오프 공정으로 제1 포토레지스트 패턴(240)과 그 위의 투명 도전막(117)이 함께 제거됨으로써 도 10e와 같이 화소 전극(118), 게이트 패드 상부 전극(132), 데이터 패드 상부 전극(140)을 포함하는 투명 도전 패턴이 형성된다. 이때, 보호막(150)의 에지부에서 투명 도전막(117)의 오픈으로 형성된 침투 경로를 통해 스트립퍼가 쉽게 침투하게 됨으로써 리프트-오프 효율을 향상시킬 수 있게 된다. 화소 전극(118)은 제1 컨택홀(172) 및 화소홀(170) 내에서 보호막(150)과 경계를 이루며 게이트 절연막(144) 위에 형성되어 드레인 전극(112)과 접속된다. 게이트 패드 상부 전극(132)은 제1 컨택홀(130) 내에서 보호막(150)과 경계를 이루며 형성되어 게이트 패드 하부 전극(128)과 접속된다. 데이터 패드 상부 전극(140)은 제2 컨택홀(138) 내에서 보호막(150)과 경계를 이루며 형성되어 데이터 패드 하부 전극(136)과 접속된다. 특히, 화소 전극(118)은 상대적으로 두께가 감소된 게이트 절연막(144)을 사이에 두고 게이트 라인(102)과 중첩되므로 스토리지 캐패시터(120)의 용량이 증대된다.
이와 같이, 본 발명의 박막 트랜지스터 기판의 제조 방법은 하프 톤 마스크(또는 회절 노광 마스크)를 이용하여 화소홀(170)과 제1 내지 제3 컨택홀(172, 130, 138)을 형성하고, 이때 이용된 포토레지스트 패턴의 리프트-오프 공정으로 투명 도전막을 패터닝하여 투명 도전 패턴을 형성하게 된다. 이 결과, 본 발명의 박막 트랜지스터 기판의 제조 방법은 3마스크 공정으로 공정을 단순화할 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 상대적으로 얇은 게이트 절연막을 사이에 두고 화소 전극 및 게이트 라인이 중첩되므로 개구율 감소없이 스토리지 캐패시터의 용량을 증대시킬 수 있게 된다.
또한, 본 발명에 따른 박막 트랜지스터 기판 및 그 제조 방법은 하프 톤 마스크(는 회절 마스크)를 이용하여 화소홀과 제1 내지 제3 컨택홀을 형성하고, 이때 이용된 포토레지스트 패턴의 리프트-오프 공정으로 투명 도전막을 패터닝하여 투명 도전 패턴을 형성하게 된다. 이에 따라, 본 발명의 박막 트랜지스터 기판의 제조 방법은 3마스크 공정으로 공정을 단순화할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 박막 트랜지스터 기판을 부분적을 도시한 평면도.
도 2은 도 1에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 3a 내지 도 3d는 도 2에 도시된 박막 트랜지스터 기판의 제조 방법을 단계적으로 도시한 단면도들.
도 4는 본 발명의 실시 예에 따른 박막 트랜지스터 기판을 부분적으로 도시한 평면도.
도 5는 도 4에 도시된 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ', Ⅳ-Ⅳ'선을 따라 절단하여 도시한 단면도.
도 6a 및 도 6b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 7a 및 도 7b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 8a 내지 도 8e는 본 발명의 제2 마스크 공정을 구체적으로 설명하기 위한 단면도들.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판의 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.
도 10a 내지 도 10e는 본 발명의 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10, 110 : 소스 전극 12, 112 : 드레인 전극
14, 116 : 활성층 16, 24, 30, 38, 130, 138, 172 : 컨택홀
18, 118 : 화소 전극 20, 120 : 스토리지 캐패시터
22 : 스토리지 상부 전극 26, 126 : 게이트 패드
28, 128 : 게이트 패드 하부 전극 32, 132 : 게이트 패드 상부 전극
34, 134 : 데이터 패드 36, 136 : 데이터 패드 하부 전극
40, 140 : 데이터 패드 상부 전극 42, 142 : 기판
44, 144 : 게이트 절연막 48, 146 : 오믹 접촉층
50, 150 : 보호막 105 : 소스/드레인 금속층
115 : 비정질 실리콘층 170 : 화소홀
145 : 불순물 도핑된 비정질 실리콘층
148 : 반도체 패턴 210 : 회절 노광 마스크
212, 232 : 석영 기판 214, 234 : 차단층
216 : 슬릿 236 : 부분 투과층
219, 239 : 포토레지스트 220, 240 : 포토레지스트 패턴
220A, 240A : 제1 포토레지스트 패턴
220B, 240B : 제2 포토레지스트 패턴
Claims (10)
- 게이트 라인과;상기 게이트 라인과 교차 구조로 형성되어 화소 영역을 정의하는 데이터 라인과;상기 게이트 라인 및 데이터 라인 사이에 형성된 게이트 절연막과;상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와;상기 박막 트랜지스터의 채널을 형성하고 상기 데이터 라인을 따라 중첩된 반도체 패턴과;상기 데이터 라인 및 박막 트랜지스터를 덮는 보호막과;상기 보호막에서 상기 게이트 절연막의 일부분까지 제거된 상기 화소 영역의 화소홀 내에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극과;상기 화소홀에 의해 얇아진 게이트 절연막을 사이에 두고 상기 화소 전극과 상기 게이트 라인이 중첩되어 형성된 스토리지 캐패시터를 구비하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 화소 전극은상기 화소홀과 일체화되어 상기 게이트 절연막까지 관통하는 제1 컨택홀을 통해 노출된 상기 박막 트랜지스터의 드레인 전극과 측면 접속된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 게이트 라인과 접속된 상기 게이트 패드 하부 전극과; 상기 게이트 절연막 및 보호막을 관통하는 제2 컨택홀 내에 형성되어 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 포함하는 게이트 패드를 추가로 구비하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 데이터 라인과 접속된 데이터 패드 하부 전극과; 상기 보호막에서 데이터 패드 하부 전극과 그 아래의 반도체 패턴까지 관통하는 제3 컨택홀 내에 형성되어 상기 데이터 패드 하부 전극과 측면 접속된 데이터 패드 상부 전극을 포함하는 데이터 패드를 추가로 구비하는 것을 특징으로 하는 박막 트랜지스터 기판.
- 제 1 항에 있어서,상기 화소 전극, 게이트 패드 상부 전극, 데이터 패드 상부 전극은 투명 도전층으로 상기 보호막과 경계를 이루며 형성된 것을 특징으로 하는 박막 트랜지스터 기판.
- 제1 마스크를 이용하여 기판 상에 게이트 라인 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와;상기 게이트 패턴을 덮는 게이트 절연막을 형성하고, 제2 마스크를 이용하여 그 위에 중첩된 반도체 패턴과, 그 반도체 패턴 위에 중첩된 데이터 라인 및 소스 전극과 드레인 전극을 포함하는 소스/드레인 패턴을 형성하는 단계와;상기 소스/드레인 패턴을 덮는 보호막을 형성하고, 제3 마스크를 이용하여 상기 보호막에서 게이트 절연막의 일부까지 제거된 화소홀과, 그 화소홀 내에 드레인 전극과 접속된 화소 전극을 형성하는 단계를 포함하는 박막 트랜지스터 기판의 제조 방법.
- 제 6 항에 있어서,상기 제3 마스크를 이용하는 단계는상기 화소홀과 일체화되고 상기 게이트 절연막까지 관통하여 상기 드레인 전극의 측면을 노출시키는 컨택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 6 항에 있어서,상기 제3 마스크를 이용하는 단계는상기 소스/드레인 패턴을 덮는 상기 보호막을 형성하는 단계와;상기 보호막 위에 상기 하프 톤 마스크 또는 회절 노광 마스크를 이용한 포토리소그래피 공정으로 서로 다른 두께를 갖는 제1 및 제2 포토레지스트 패턴을 형성하는 단계와;상기 제1 및 제2 포토레지스트 패턴을 이용한 식각 공정으로 상기 컨택홀을 형성하는 단계와;애싱 공정으로 상기 제1 포토레지스트 패턴을 얇게 하고, 상기 제2 포토레지스트 패턴을 제거하는 단계와;상기 애싱된 제1 포토레지스트 패턴을 이용한 상기 보호막의 식각 공정으로 상기 화소홀을 형성하는 단계와;상기 애싱된 제1 포토레지스트 패턴을 덮도록 투명 도전막을 전면 도포하는 단계와;상기 애싱된 제1 포토레지스트 패턴과 그 위의 투명 도전막을 리프트-오프 공정으로 제거하여 상기 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 5 항에 있어서,상기 제1 마스크를 이용하여 상기 게이트 라인과 접속된 게이트 패드 하부 전극을 형성하는 단계와;상기 제3 마스크를 이용하여 상기 게이트 패드 하부 전극을 노출시키는 제2 컨택홀과, 그 제2 컨택홀 내에 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
- 제 5 항에 있어서,상기 제2 마스크를 이용하여 상기 데이터 라인과 접속된 데이터 패드 하부 전극 및 그와 중첩된 반도체 패턴을 형성하는 단계와;상기 제3 마스크를 이용하여 상기 데이터 패드 및 반도체 패턴까지 관통하는 제3 컨택홀과, 그 제3 컨택홀 내에 상기 데이터 패드 하부 전극과 측면 접속된 데이터 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040041138A KR101121620B1 (ko) | 2004-06-05 | 2004-06-05 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| US11/143,657 US7518666B2 (en) | 2004-06-05 | 2005-06-03 | Liquid crystal display device and fabricating method thereof |
| JP2005165588A JP4408271B2 (ja) | 2004-06-05 | 2005-06-06 | 液晶表示装置及びその製造方法 |
| CN2005100785455A CN100407036C (zh) | 2004-06-05 | 2005-06-06 | 液晶显示装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040041138A KR101121620B1 (ko) | 2004-06-05 | 2004-06-05 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050115743A true KR20050115743A (ko) | 2005-12-08 |
| KR101121620B1 KR101121620B1 (ko) | 2012-02-28 |
Family
ID=35448461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040041138A KR101121620B1 (ko) | 2004-06-05 | 2004-06-05 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7518666B2 (ko) |
| JP (1) | JP4408271B2 (ko) |
| KR (1) | KR101121620B1 (ko) |
| CN (1) | CN100407036C (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101231842B1 (ko) * | 2005-12-29 | 2013-02-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| US8748893B2 (en) | 2009-12-02 | 2014-06-10 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| KR20150033933A (ko) * | 2013-09-25 | 2015-04-02 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 제조 방법 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR101096722B1 (ko) * | 2004-11-10 | 2011-12-22 | 엘지디스플레이 주식회사 | 액정표시패널 및 그 제조방법 |
| US8212953B2 (en) * | 2005-12-26 | 2012-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101159388B1 (ko) * | 2005-12-27 | 2012-06-28 | 엘지디스플레이 주식회사 | 액정표시소자와 그 제조 방법 |
| KR101261608B1 (ko) * | 2006-04-26 | 2013-05-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20080001181A (ko) | 2006-06-29 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| US8592262B2 (en) * | 2006-11-16 | 2013-11-26 | Au Optronics Corporation | Residue isolation process in TFT LCD fabrication |
| KR101421166B1 (ko) * | 2007-03-02 | 2014-07-18 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| TW200924107A (en) * | 2007-10-02 | 2009-06-01 | Polymer Vision Ltd | An electronic circuit element with profiled photopatternable dielectric layer |
| TWI459435B (zh) * | 2007-10-19 | 2014-11-01 | Chunghwa Picture Tubes Ltd | 主動元件陣列基板製造方法及其結構 |
| JP5357493B2 (ja) * | 2007-10-23 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101448903B1 (ko) * | 2007-10-23 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
| CN101884112B (zh) * | 2007-12-03 | 2012-09-05 | 株式会社半导体能源研究所 | 薄膜晶体管的制造方法和显示器件的制造方法 |
| JP5292066B2 (ja) * | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| KR20090069806A (ko) * | 2007-12-26 | 2009-07-01 | 삼성전자주식회사 | 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법 |
| JP5046915B2 (ja) * | 2007-12-27 | 2012-10-10 | 京セラ株式会社 | 表示装置用基板、表示装置、及び表示装置用基板の製造方法 |
| TWI409556B (zh) | 2008-01-09 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 畫素結構與主動元件陣列基板 |
| US8101442B2 (en) * | 2008-03-05 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing EL display device |
| CN101614917B (zh) | 2008-06-25 | 2011-04-20 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR101273913B1 (ko) | 2008-09-19 | 2013-06-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| CN101847608B (zh) * | 2009-03-27 | 2015-06-17 | 北京京东方光电科技有限公司 | 阵列基板及制造方法 |
| US20120069260A1 (en) * | 2009-06-22 | 2012-03-22 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display device including the same, and method for fabricating active matrix substrate |
| CN102034749B (zh) * | 2009-09-25 | 2013-09-04 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法 |
| JP2011221098A (ja) | 2010-04-05 | 2011-11-04 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、及び電子機器 |
| CN102237305B (zh) * | 2010-05-06 | 2013-10-16 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示器 |
| KR101741732B1 (ko) * | 2010-05-07 | 2017-05-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| CN102270604B (zh) * | 2010-06-03 | 2013-11-20 | 北京京东方光电科技有限公司 | 阵列基板的结构及其制造方法 |
| KR101182232B1 (ko) * | 2010-06-30 | 2012-09-12 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
| CN102832226B (zh) * | 2011-10-06 | 2016-06-01 | 友达光电股份有限公司 | 主动元件阵列基板及其制造方法 |
| CN104795406A (zh) * | 2015-04-22 | 2015-07-22 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN104752344A (zh) * | 2015-04-27 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| KR20170126054A (ko) * | 2016-05-04 | 2017-11-16 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
| CN107996002A (zh) * | 2016-12-30 | 2018-05-04 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板制造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5162933A (en) | 1990-05-16 | 1992-11-10 | Nippon Telegraph And Telephone Corporation | Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium |
| KR940004322B1 (ko) | 1991-09-05 | 1994-05-19 | 삼성전자 주식회사 | 액정표시장치 및 그 제조방법 |
| US5317433A (en) | 1991-12-02 | 1994-05-31 | Canon Kabushiki Kaisha | Image display device with a transistor on one side of insulating layer and liquid crystal on the other side |
| JPH06347825A (ja) | 1993-06-07 | 1994-12-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| DE4339721C1 (de) | 1993-11-22 | 1995-02-02 | Lueder Ernst | Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren |
| TW321731B (ko) | 1994-07-27 | 1997-12-01 | Hitachi Ltd | |
| JP3866783B2 (ja) | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR0156202B1 (ko) | 1995-08-22 | 1998-11-16 | 구자홍 | 액정표시장치 및 그 제조방법 |
| JPH09113931A (ja) | 1995-10-16 | 1997-05-02 | Sharp Corp | 液晶表示装置 |
| JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| KR100580398B1 (ko) * | 1999-01-21 | 2006-05-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100660812B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 및 그 제조방법 |
| JP2002098995A (ja) * | 2000-09-25 | 2002-04-05 | Sharp Corp | 液晶用マトリクス基板の製造方法 |
| US6620655B2 (en) * | 2000-11-01 | 2003-09-16 | Lg.Phillips Lcd Co., Ltd. | Array substrate for transflective LCD device and method of fabricating the same |
| KR100650401B1 (ko) * | 2000-12-29 | 2006-11-27 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100476366B1 (ko) * | 2002-04-17 | 2005-03-16 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| CN1267780C (zh) * | 2002-11-11 | 2006-08-02 | Lg.飞利浦Lcd有限公司 | 用于液晶显示器的阵列基板及其制造方法 |
| KR100887671B1 (ko) * | 2002-12-23 | 2009-03-11 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100904270B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR100556702B1 (ko) * | 2003-10-14 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
| KR100560405B1 (ko) * | 2003-11-04 | 2006-03-14 | 엘지.필립스 엘시디 주식회사 | 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법 |
-
2004
- 2004-06-05 KR KR1020040041138A patent/KR101121620B1/ko active IP Right Grant
-
2005
- 2005-06-03 US US11/143,657 patent/US7518666B2/en active Active
- 2005-06-06 JP JP2005165588A patent/JP4408271B2/ja not_active Expired - Fee Related
- 2005-06-06 CN CN2005100785455A patent/CN100407036C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101231842B1 (ko) * | 2005-12-29 | 2013-02-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| US8748893B2 (en) | 2009-12-02 | 2014-06-10 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
| KR20150033933A (ko) * | 2013-09-25 | 2015-04-02 | 엘지디스플레이 주식회사 | 액정 디스플레이 장치와 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050270434A1 (en) | 2005-12-08 |
| JP2005346090A (ja) | 2005-12-15 |
| CN1707343A (zh) | 2005-12-14 |
| CN100407036C (zh) | 2008-07-30 |
| JP4408271B2 (ja) | 2010-02-03 |
| KR101121620B1 (ko) | 2012-02-28 |
| US7518666B2 (en) | 2009-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101121620B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101086478B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100556702B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101086477B1 (ko) | 표시 소자용 박막 트랜지스터 기판 제조 방법 | |
| KR100499371B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100476366B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100904270B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR101107246B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100480333B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR100818887B1 (ko) | 액정 표시장치 및 그 제조 방법 | |
| KR100556701B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| US7416926B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR20070070806A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101107269B1 (ko) | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법 | |
| KR100869740B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101107267B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법 | |
| KR101085138B1 (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR100968341B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100583314B1 (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100531486B1 (ko) | 박막트랜지스터 어레이 기판의 제조방법용 마스크 | |
| KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
| KR100619624B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20080062477A (ko) | 액정표시장치 및 그 제조방법 | |
| KR100682362B1 (ko) | 액정 표시 패널 및 제조 방법 | |
| KR100558711B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150127 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160128 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170116 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190114 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20200116 Year of fee payment: 9 |