TWI409556B - 畫素結構與主動元件陣列基板 - Google Patents

Description

畫素結構與主動元件陣列基板

本發明是有關於一種畫素結構與主動元件陣列基板，且特別是有關於一種可改善顯示品質之畫素結構與主動元件陣列基板。

現今社會多媒體技術相當發達，多半受惠於半導體元件與顯示裝置的進步。就顯示器而言，具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性之薄膜電晶體液晶顯示器已逐漸成為市場之主流。一般而言，薄膜電晶體液晶顯示器主要是由一薄膜電晶體陣列基板、一彩色濾光片與夾於兩基板之間的液晶層所構成。

圖1A是習知的薄膜電晶體陣列基板之電路示意圖。請參考圖1A，習知之薄膜電晶體陣列基板100包括多條掃描線S1~Sn、多條資料線D1~Dn以及多個畫素結構P1~Pi。詳細地說，畫素結構P1~Pi會與其所對應之掃描線S1~Sn與資料線D1~Dn電性連接。如圖1A所示，畫素結構P1會與掃描線S1與資料線D1電性連接。實務上，開關訊號可以透過掃描線S1之傳遞而將薄膜電晶體T1開啟。在薄膜電晶體T1開啟後，顯示訊號可以透過資料線D1而傳遞至畫素結構P1中。值得注意的是，遠端之薄膜電晶體Ti所接收到開關訊號很可能因電路延遲(RC delay)、電容耦合效應或負載之影響，而產生訊號衰變的現象。

圖1B是圖1A中畫素結構P1之畫素電壓衰變的示意圖，而圖1C是圖1A中遠端之畫素結構Pi之畫素電壓衰變的示意圖。請同時參考圖1B與圖1C，當畫素結構P1收到開關訊號G1時，開關訊號G1可以將薄膜電晶體T1開啟一段時間，而使顯示訊號da1能傳遞至畫素結構P1中。當薄膜電晶體T1關閉後，顯示訊號da1無法持續傳遞至畫素結構P1中，而使得畫素電壓dr1會具有一壓降，此壓降即為饋通電壓△Vp1(feedthrough voltage)。

值得注意的是，遠端之薄膜電晶體Ti所接收到的開關訊號G1’很可能因電路延遲、電容耦合效應或負載之影響，而產生衰變的現象。特別是在大尺寸之液晶顯示面板中，遠端之畫素結構Pi之饋通電壓△Vp2會明顯小於畫素結構P1之饋通電壓△Vp1。如此一來，饋通電壓△Vp1、△Vp2之差異很可能導致顯示畫面發生閃爍(flicker)，而使顯示品質下降，實有改進之必要。

本發明之一目的是提供一種畫素結構，其可有效防止顯示畫面有閃爍的情形發生。

本發明另一目的是提供一種主動元件陣列基板，其可使各個畫素能有相近之饋通電壓，以提高顯示品質。

本發明提出一種畫素結構，其配置於一基板上且適於與一掃描線以及一資料線電性連接。本發明之畫素結構包括一主動元件、一共用配線圖案、一保護層、一畫素電極與一圖案化半導體層。其中，主動元件配置於基板上且具有一延伸至基板上之絕緣層。此外，共用配線圖案配置於基板上，且絕緣層覆蓋共用配線圖案。另外，保護層覆蓋主動元件與部分絕緣層，且保護層具有一暴露出主動元件之接觸窗開口。上述之畫素電極配置於保護層上，且藉由接觸窗開口而與主動元件電性連接。本發明之圖案化半導體層配置於共用配線圖案上方之絕緣層上，且圖案化半導體層位於共用配線圖案與畫素電極之間，以構成一儲存電容器。

在本發明之一實施例中，上述之儲存電容器具有一電容值，其中電容值之大小隨著圖案化半導體層之面積大小而改變。

在本發明之一實施例中，上述之共用配線圖案之形狀為H形。

在本發明之一實施例中，上述之儲存電容器更包括一金屬層，配置於圖案化半導體層上並與畫素電極電性連接，且金屬層與資料線為同一膜層。

在本發明之一實施例中，上述之主動元件包括一閘極、一通道層、一源極、一汲極與一歐姆接觸層。其中，閘極配置於基板上且與掃描線電性連接，而絕緣層覆蓋閘極。此外，通道層配置於閘極上方之絕緣層上。上述之歐姆接觸層配置於源極與通道層之間以及汲極與通道層之間。源極會與資料線電性連接，而汲極會與畫素電極電性連接。

本發明提出一種主動元件陣列基板，其包括一基板與多個畫素結構。畫素結構配置於基板上，且各畫素結構會與對應之掃描線與資料線電性連接。本發明之畫素結構包括一主動元件、一共用配線圖案、一保護層、一畫素電極與一圖案化半導體層。其中，主動元件配置於基板上且具有一延伸至基板上之絕緣層。此外，共用配線圖案配置於基板上，且絕緣層覆蓋共用配線圖案。另外，保護層覆蓋主動元件與部分絕緣層，且保護層具有一暴露出主動元件之接觸窗開口。上述之畫素電極配置於保護層上，且藉由接觸窗開口而與主動元件電性連接。本發明之圖案化半導體層配置於共用配線圖案上方之絕緣層上，且圖案化半導體層位於共用配線圖案與畫素電極之間，以構成一儲存電容器。

在本發明之一實施例中，上述之儲存電容器具有一電容值，其中電容值之大小隨著圖案化半導體層之面積大小而改變。

在本發明之一實施例中，上述之各資料線能傳遞一顯示訊號至畫素結構中，且畫素結構中圖案化半導體層之面積沿著顯示訊號之傳遞方向漸增。

在本發明之一實施例中，上述之掃描線能傳遞一開關訊號至畫素結構中，且畫素結構中圖案化半導體層之面積沿著開關訊號之傳遞方向漸增。

在本發明之一實施例中，上述共用配線圖案之形狀為H形。

在本發明之一實施例中，上述之儲存電容器更包括一金屬層，配置於圖案化半導體層上並與畫素電極電性連接，且金屬層與資料線為同一膜層。

在本發明之一實施例中，上述之主動元件包括一閘極、一通道層、一源極、一汲極與一歐姆接觸層。其中，閘極配置於基板上且與掃描線電性連接，而絕緣層覆蓋閘極。此外，通道層配置於閘極上方之絕緣層上。上述之歐姆接觸層配置於源極與通道層之間以及汲極與通道層之間。源極會與資料線電性連接，而汲極會與畫素電極電性連接。

本發明之儲存電容器可藉由改變圖案化半導體層之面積大小而調整儲存電容器之電容值。因此，本發明主動元件陣列基板上不同位置之畫素結構都能有一致的饋通電壓。如此一來，本發明之主動元件陣列基板能有效地防止顯示畫面有閃爍的情形發生，進而提升顯示品質。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉幾個實施例，並配合所附圖式，作詳細說明如下。

圖2A是本發明主動元件陣列基板之示意圖，而圖2B是本發明畫素結構沿A－A’與B－B’剖面線之剖面示意圖。請參考圖2A與圖2B，本發明之主動元件陣列基板300包括一基板201與多個畫素結構200。其中，畫素結構200陣列配置於基板201上，且各畫素結構200會與對應之掃描線202與資料線203電性連接。具體而言，掃描線202能傳遞開關訊號而依序將同一列之主動元件210開啟。在主動元件210開啟後，顯示訊號可以透過資料線203而傳遞至畫素電極240中。

詳細地說，本發明之畫素結構200包括一主動元件210、一圖案化半導體層215、一共用配線圖案220、一保護層230與一畫素電極240。在一實施例中，上述之主動元件210可包括一閘極G、一源極S、一汲極D、一通道層214與一歐姆接觸層216。其中，閘極G配置於基板201上且與圖2A所示之掃描線202電性連接，而絕緣層212覆蓋閘極G。這裡要說明的是，閘極G可以是掃描線202之一部分。此外，通道層214配置於閘極G上方之絕緣層212上。此通道層214之材料可包括半導體材料。

為了降低半導體材料與金屬材料之間的接觸阻抗，歐姆接觸層216可配置於源極S與通道層214之間以及汲極D與通道層214之間。另一方面，源極S會與圖2A所示之資料線203電性連接，而汲極D會透過保護層230之接觸窗開口C，而與畫素電極240電性連接。這裡要說明的是，本發明之主動元件210為底閘極(bottom gate)之結構，當然主動元件210也可以選用頂閘極(top gate)之結構，在此並不刻意限制。

此外，共用配線圖案220配置於基板201上，且延伸至主動元件210外之絕緣層212可覆蓋共用配線圖案220。如圖2A所示，本發明之共用配線圖案220之佈局(lay out)可以為H形。當然，所屬技術領域中具有通常知識者應知本發明共用配線圖案220之佈局可以視需要而改變形狀，在此僅用以舉例說明並不刻意侷限。特別的是，本發明之圖案化半導體層215配置於共用配線圖案220上方之絕緣層212上，且圖案化半導體層215位於共用配線圖案220與畫素電極240之間。換言之，圖案化半導體層215、共用配線圖案220與畫素電極240可構成一儲存電容器Cst。此圖案化半導體層215可與通道層214透過同一道光罩製程而一併形成，無須新增額外之製程。

為了避免開關訊號或顯示訊號在傳遞的過程中因電路延遲(RC delay)、電容耦合效應或負載之影響而衰變。如圖2A所示，本發明畫素結構200中圖案化半導體層215之面積會沿著開關訊號之傳遞方向漸增，以使不同位置之畫素結構200能有一致的饋通電壓(feedthrough voltage)。

詳細地說，饋通電壓的大小與儲存電容器Cst的電容值有關。饋通電壓的大小可以由以下所列的公式計算出。

其中，△Vp是饋通電壓的電壓值，△Vg是開關訊號之高低電壓差(Vgh－Vgl)。Cgd、Clc與Cs依序為閘極－汲極寄生電容、液晶電容以及儲存電容器Cst的電容值。一般而言，開關訊號之強度會隨著傳遞距離增加而衰減，愈未端之畫素結構Pi(如習知之圖1所示)之饋通電壓△Vp也就愈小。由於本發明圖案化半導體層215之面積會沿著開關訊號之傳遞方向漸增，以使愈末端之儲存電容器Cst之電容值Cs也就愈小，進而可提升饋通電壓△Vp。如此一來，位於不同位置之畫素結構200都可藉由調整圖案化半導體層215之面積，而有一致的饋通電壓△Vp。當然，畫素結構200中圖案化半導體層215之面積也可以沿著顯示訊號之傳遞方向漸增。

這裡要說明的是，本發明之儲存電容器Cst可以為金屬層/絕緣層/銦錫氧化物層(metal/insulator/ITO,MII)結構，也可以採用金屬層/絕緣層/金屬層(metal/insulator/metal,MIM)結構。圖2C是本發明另一儲存電容器之示意圖。請參考圖2C，本發明之儲存電容器Cst’更可包括一金屬層217。此金屬層217配置於圖案化半導體層215上並與畫素電極240電性連接。此金屬層217可與源極S、汲極D與資料線203透過同一道光罩製程而一併形成，並無須額外之製程。

綜上所述，本發明之儲存電容器可藉由改變圖案化半導體層之面積大小而調整儲存電容器之電容值。因此，本發明主動元件陣列基板上不同位置之畫素結構都能有一致的饋通電壓。如此一來，本發明之主動元件陣列基板能有效地防止顯示畫面有閃爍的情形發生，進而提升顯示品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．薄膜電晶體陣列基板

200、200’、P1~Pi．．．畫素結構

201．．．基板

202、S1~Sn．．．掃描線

203、D1~Dn．．．資料線

210、T1~Ti．．．主動元件

214．．．通道層

215．．．圖案化半導體層

216．．．歐姆接觸層

217．．．金屬層

220．．．共用配線圖案

230．．．保護層

240．．．畫素電極

300．．．主動元件陣列基板

C．．．接觸窗開口

Cst、Cst’．．．儲存電容器

Cgd．．．閘極－汲極寄生電容的電容值

Clc．．．液晶電容的電容值

Cs．．．電容器的電容值

D．．．汲極

da1、da2．．．顯示訊號

dr1、dr2．．．畫素電壓

G．．．閘極

G1、G1’．．．開關訊號

S．．．源極

△Vg．．．開關訊號之高低電壓差

△Vp1、△Vp2．．．饋通電壓

A－A”、B－B’．．．剖面線

圖1A是習知的薄膜電晶體陣列基板之電路示意圖。

圖1B是圖1A中畫素結構P1之畫素電壓衰變的示意圖。

圖1C是圖1A中遠端之畫素結構Pi之畫素電壓衰變的示意圖。

圖2A是本發明主動元件陣列基板之示意圖。

圖2B是本發明畫素結構沿A－A’與B－B’剖面線之剖面示意圖。

圖2C是本發明另一儲存電容器之示意圖。

200．．．畫素結構

201．．．基板

202．．．掃描線

203．．．資料線

210．．．主動元件

215．．．圖案化半導體層

220．．．共用配線圖案

240．．．畫素電極

300．．．主動元件陣列基板

C．．．接觸窗開口

A－A”、B－B’．．．剖面線

Claims (5)

1. 一種主動元件陣列基板，包括：一基板；多個畫素結構，配置於該基板上，且各該畫素結構與對應之一掃描線與一資料線電性連接，各該畫素結構包括：一主動元件，配置於該基板上，該主動元件具有一絕緣層，該絕緣層延伸至該主動元件外且覆蓋該基板上；一共用配線圖案，配置於該基板上，且該絕緣層覆蓋該共用配線圖案；一保護層，覆蓋該主動元件與部分該絕緣層，且該保護層具有一暴露出該主動元件之接觸窗開口；一畫素電極，配置於該保護層上，且藉由該接觸窗開口而與該主動元件電性連接；以及一圖案化半導體層，配置於該共用配線圖案上方之該絕緣層上，且該圖案化半導體層位於該共用配線圖案與該畫素電極之間，以構成一儲存電容器其中各該資料線傳遞一顯示訊號至相對應之該些畫素結構中，且該些畫素結構中圖案化半導體層之面積沿著該顯示訊號之傳遞方向漸增，以及/或是各該掃描線傳遞一開關訊號至相對應之該些畫素結構中，且該些畫素結構中圖案化半導體層之面積沿著該開關訊號之傳遞方向漸增。
2. 如申請專利範圍第1項所述之主動元件陣列基板，其中該儲存電容器具有一電容值，其中該電容值之大小隨 著該圖案化半導體層之面積大小而改變。
3. 如申請專利範圍第1項所述之主動元件陣列基板，其中該共用配線圖案之形狀為H形。
4. 如申請專利範圍第1項所述之主動元件陣列基板，其中各該儲存電容器更包括一金屬層，配置於該圖案化半導體層上並與該畫素電極電性連接，且該金屬層與該資料線為同一膜層。
5. 如申請專利範圍第1項所述之主動元件陣列基板，其中該主動元件包括：一閘極，配置於該基板上，且該絕緣層覆蓋該閘極，其中該閘極與該掃描線電性連接；一通道層，配置於該閘極上方之絕緣層上；一源極/汲極，分別配置於該通道層上，且該汲極與該畫素電極電性連接，該源極與該資料線電性連接；以及一歐姆接觸層，配置於該源極與該通道層之間以及該汲極與該通道層之間。