CN101064318A - 用于显示设备的薄膜晶体管阵列面板及其制造方法 - Google Patents

用于显示设备的薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN101064318A
CN101064318A CNA2007100057279A CN200710005727A CN101064318A CN 101064318 A CN101064318 A CN 101064318A CN A2007100057279 A CNA2007100057279 A CN A2007100057279A CN 200710005727 A CN200710005727 A CN 200710005727A CN 101064318 A CN101064318 A CN 101064318A
Authority
CN
China
Prior art keywords
electrode
layer
etching
semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100057279A
Other languages
English (en)
Other versions
CN101064318B (zh
Inventor
柳春基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101064318A publication Critical patent/CN101064318A/zh
Application granted granted Critical
Publication of CN101064318B publication Critical patent/CN101064318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

公开了一种制造薄膜晶体管阵列面板的方法，包括：在绝缘基板上形成包括栅电极的栅极线；在栅极线上形成栅极绝缘层、半导体层和刻蚀停止层；使用光刻法同时对刻蚀停止层和半导体层进行刻蚀并形成图案；灰化并且部分地去除在刻蚀停止层和半导体层的刻蚀和形成图案中所使用的光致抗蚀剂膜图案；对由光致抗蚀剂膜图案的已去除部分所暴露的刻蚀停止层进行刻蚀，以形成刻蚀停止组件；在刻蚀停止组件上沉积欧姆接触层和数据金属层；使用光刻法同时对欧姆接触层和数据金属层进行刻蚀，以形成具有源电极的数据线、面对源电极的漏电极、以及在源电极和漏电极下面的欧姆接触组件；在数据线和漏电极上形成钝化层；以及在钝化层上形成像素电极。

Description

用于显示设备的薄膜晶体管阵列面板及其制造方法
本申请要求2006年4月24日向韩国知识产权局递交的韩国专利申请No.10-2006-0036719的优先权，将其全部内容一并在此作为参考。
技术领域
本发明涉及一种用于显示设备的薄膜晶体管阵列面板及其制造方法。
背景技术
液晶显示器是最广泛使用的平板显示器的一种。例如，平板液晶显示器一般在诸如电视、膝上电脑、个人数字助理、蜂窝电话和数码相机之类的多种电子设备中找到。
液晶显示器具有在其上形成电极的两个基板以及插入到基板之间的液晶层。液晶显示器是这样一种显示设备：将电压施加到电极上以重新排列液晶层中的液晶分子，以控制通过基板的光的量。
现在广泛地使用具有分别在两个显示面板上设置的场产生电极的液晶显示器。在这种结构中，在一个显示面板上以矩阵形状排列多个像素电极，并且公共电极覆盖另一显示面板的整个表面。在此种液晶显示器中，将附加电压施加到像素电极上以执行图像显示。为完成此种操作，将作为三端子元件的薄膜晶体管分别与像素电极相连以开关施加到像素电极的电压。另外，在显示面板上形成传输用于控制薄膜晶体管的信号的栅极线和传输施加到像素电极的电压的数据线。
每一个薄膜晶体管作为开关元件，根据通过栅极线传输的扫描信号，对要通过数据线传输给像素电极的图像信号进行传输或阻塞。每一个薄膜晶体管也作为开关元件，单独地控制发光器件，例如有源矩阵有机发光器件(AM-OLED)。
发明内容
根据结构将此种薄膜晶体管分类为底部栅极型和顶部栅极型。底部栅极型进一步分类为回蚀型和刻蚀停止型。底部栅极型主要应用于使用由非晶硅形成的半导体的薄膜晶体管。对于回蚀型薄膜晶体管，与刻蚀停止型相比制造工艺相相对简单，但是可靠性和电荷迁移率较低。同时，与回蚀型相比，刻蚀停止型具有极佳的可靠性和电荷迁移率。然而，在刻蚀停止型中，要求附加的制造工艺来形成刻蚀停止层。
本发明已经努力提出一种用于显示设备的薄膜晶体管阵列面板及其制造方法，具有简化刻蚀停止型薄膜晶体管阵列面板的制造工艺的优点。
根据本发明的典型实施例，薄膜晶体管阵列面板包括：绝缘基板；栅极线，在绝缘基板上形成并且具有栅电极；栅极绝缘层，在栅极线上形成；半导体，在栅极绝缘层上形成；刻蚀停止组件，在一部分半导体上形成；欧姆接触组件，在刻蚀停止组件上形成，并且与半导体部分地接触；数据导线层，在欧姆接触组件上形成，并且具有与欧姆接触组件实质相同的平面图案；钝化层，在数据导线层上形成，并且具有接触孔；以及像素电极，在钝化层上形成，并且通过接触孔与一部分数据导线层相连。
数据导线层可以具有：数据线，具有源电极并且与栅极线交叉；漏电极，设置在栅电极上并且面对源电极；以及存储电容器导体，与栅极线叠置。
每一个半导体均可以具有：线形部分，在相应数据线下面形成；和凸出部分，从线形部分延伸到相应的源电极和漏电极。每一个刻蚀停止组件均可以具有凸出部分，在相应半导体的凸出部分上形成，以覆盖位于相应源电极和漏电极之间的相应半导体。
每一个刻蚀停止组件还可以具有线形部分，所述线形部分在相应半导体的线形部分上形成的线形部分上形成，并且可以位于由相应半导体的线形部分的侧边所限定的区域之内。刻蚀停止组件的凸出部分可以位于由相应半导体的凸出部分的侧边所限定的区域之内。
每一个半导体可以由非晶硅形成，以及每一个刻蚀停止组件可以由氮化硅形成。
根据本发明的典型实施例，一种制造薄膜晶体管阵列面板的方法包括：在绝缘基板上形成具有栅电极的栅极线；在栅极线上形成栅极绝缘层、半导体层和刻蚀停止层；使用光刻法同时对刻蚀停止层和半导体层进行刻蚀并形成图案；灰化(ashing)并且部分地去除在刻蚀停止层和半导体层的刻蚀和形成图案中所使用的光致抗蚀剂膜图案；对由光致抗蚀剂膜图案的已去除部分所暴露的刻蚀停止层进行刻蚀，以形成刻蚀停止组件；在刻蚀停止组件上沉积欧姆接触层和数据金属层；使用光刻法同时对欧姆接触层和数据金属层进行刻蚀，以形成具有源电极的数据线、面对源电极的漏电极、以及在源电极和漏电极下面的欧姆接触组件；在数据线和漏电极上形成钝化层；以及在钝化层上形成像素电极。
可以将每一个欧姆接触组件形成为具有与在其上形成的数据线和漏电极实质相同的平面图案。
所述方法还包括将像素电极与漏电极相连。可以在栅极线上顺序地形成栅极绝缘层、半导体层和刻蚀停止层。
根据本发明的典型实施例，薄膜晶体管阵列面板包括：绝缘基板；栅极线，在绝缘基板上形成并且具有第一栅电极；第二栅电极和存储电极，在绝缘基板上形成；栅极绝缘层，在栅极线、第二栅电极和存储电极上形成；第一和第二半导体，在栅极绝缘层上形成；第一和第二刻蚀停止组件，分别在一部分第一和第二半导体上形成；欧姆接触组件，在第一和第二刻蚀停止组件上形成，并且与半导体部分地接触；数据导线层，在欧姆接触组件上形成，并且具有与欧姆接触组件实质相同的平面图案；钝化层，在数据导线层上形成，并且具有多个接触孔；以及像素电极，在钝化层上形成，并且通过接触孔与一部分数据导线层相连。
数据导线层可以具有：数据线，具有第一源电极并且与栅极线交叉；第一漏电极，设置在第一栅电极上并且面对第一源电极；电源线，具有第二源电极并且与栅极线交叉；以及第二漏电极，设置在第二栅电极上并且面对第二源电极。薄膜晶体管阵列面板还可以包括连接组件，将第一漏电极和第二栅电极彼此电连接。
每一个第一半导体均可以具有：线形部分，在相应数据线下面形成；和第一沟道部分，从线形部分延伸到相应的第一源电极和第一漏电极。每一个第二半导体均可以具有：存储电极部分，与相应存储电极叠置；以及第二沟道部分，延伸到相应的第二源电极和第二漏电极。每一个第一刻蚀停止组件均可以覆盖相应第一源电极和第一漏电极之间的第一半导体。每一个第二刻蚀停止组件均可以覆盖相应第二源电极和第二漏电极之间的第二半导体。
第一和第二半导体可以由非晶硅形成，以及第一和第二刻蚀停止组件可以由氮化硅形成。
薄膜晶体管阵列面板还可以包括：隔断壁，在像素电极上形成；发光层，填充由隔断壁限定的框架；以及公共电极，在发光层上形成。
根据本发明的典型实施例，一种制造薄膜晶体管阵列面板的方法包括：在绝缘基板上形成具有第一栅电极的栅极线、第二栅电极和存储电极；在栅极线、第二栅电极和存储电极上形成栅极绝缘层、半导体层和刻蚀停止层；使用光刻法同时对刻蚀停止层和半导体层进行刻蚀并形成图案；灰化并且部分地去除在刻蚀停止层和半导体层的刻蚀和形成图案中所使用的光致抗蚀剂膜图案；对由光致抗蚀剂膜图案的已去除部分所暴露的刻蚀停止层进行刻蚀，以形成第一和第二刻蚀停止组件；在第一和第二刻蚀停止组件上沉积欧姆接触层和数据金属层；使用光刻法同时对欧姆接触层和数据金属层进行刻蚀，以形成具有第一源电极的数据线，面对第一源电极的第一漏电极，具有第二源电极的电源线，面对第二源电极的第二漏电极，以及在漏电极下面的欧姆接触组件；在数据线、第一漏电极、电源线和第二漏电极上形成钝化层；以及在钝化层上形成像素电极和连接组件，所述像素电极与第二漏电极相连，所述连接组件将第一漏电极与第二栅电极彼此电连接。
可以将每一个欧姆接触组件形成为具有与在其上形成的相应数据线、第一漏电极、电源线以及第二漏电极实质相同的图案。
所述方法还包括：在像素电极上形成隔断壁(partion wall)；形成有机发光层，填充由隔断壁限定的框架；以及在有机发光层上形成公共电极。
可以在栅极线、第二栅电极和存储电极上顺序地形成栅极绝缘层、半导体层和刻蚀停止层。
附图说明
图1是根据本发明的典型实施例的薄膜晶体管阵列面板的布局图。
图2是沿II-II’线得到的图1的薄膜晶体管阵列面板的剖面图。
图3A、图4A、图5A、图6A和图7A是在根据本发明的典型实施例的制造工艺期间、如图1和图2所示的薄膜晶体管阵列面板的布局图。
图3B是沿图3A的IIIb-IIIb’线得到的剖面图。
图4B是沿图4A的IVb-IVb’线得到的剖面图。
图5B是沿图5A的Vb-Vb’线得到的剖面图。
图6B是沿图6A的VIb-VIb’线得到的剖面图。
图7B是沿图7A的VIIb-VIIb’线得到的剖面图。
图8是示出了根据本发明的典型实施例的有机发光显示设备的布局图。
图9A和图9B分别是沿IXa-IXa’线和IXb-IXb’线得到的图8的薄膜晶体管阵列面板的剖面图。
图10、图12、图14和图16是在根据本发明的典型实施例的制造工艺期间、图8的有机发光显示设备的布局图。
图11A是沿图10的XIa-XIa’线得到的剖面图。
图11B是沿图10的XIb-XIb’线得到的剖面图。
图13A是沿图12的XIIIa-XIIIa’线得到的剖面图。
图13B是沿图12的XIIIb-XIIIb’线得到的剖面图。
图15A是沿图14的XVa-XVa’线得到的剖面图。
图15B是沿图14的XVb-XVb’线得到的剖面图。
图17A是沿图16的XVIIa-XVIIa’线得到的剖面图。
图17B是沿图16的XVIIb-XVIIb’线得到的剖面图。
具体实施方式
在下文中将参考附图更加全面地描述本发明，其范例在附图中示出。然而，本发明可以具体实现为许多不同的形式，并且不应该解释为局限于这里阐述的实施例。在图中，为清楚起见将层、膜、面板、区域等的厚度进行了放大。贯穿说明书，相同的参考数字表示相同的元件。应该理解的是，当诸如层、膜、区域或基板的元件称作在另一个元件“上”时，可以直接在其他元件上，或者也可以存在中间元件。相反地，当一个元件称作“直接”在另一个元件“上”，不存在中间元件。
将参考图1和图2详细描述根据本发明的典型实施例的薄膜晶体管阵列面板。
图1是根据本发明的典型实施例的薄膜晶体管阵列面板的布局图，以及图2是沿II-II’线得到的图1的薄膜晶体管阵列面板的剖面图。
如图1和图2所示，在由透明玻璃等形成的绝缘基板110上形成传输栅极信号的多条栅极线121。栅极线121沿水平方向延伸，并且栅极线121的一部分形成多个栅电极124。栅极线121的其他部分向下凸出并且形成多个扩展部分127，并且栅极线121的其他部分形成用于与外部电路相连的末端129。
栅电极124、源电极173和漏电极175与半导体条151的凸出部分154一起形成薄膜晶体管。在源电极173和漏电极175之间的凸出部分154处形成薄膜晶体管的沟道。存储电容器导体177与栅极线121的扩展部分127叠置。
每一条栅极线121均可以由诸如铝(Al)或铝合金之类的铝基金属、诸如银(Ag)或银合金之类的银基金属、诸如铜(Cu)或铜合金之类的铜基金属、诸如钼(Mo)或钼合金之类的钼基金属、铬(Cr)、钽(Ta)、钛(Ti)等形成。然而，栅极线121可以具有包括具有不同物理性质的两层导电层(未示出)的多层结构。一层导电层由具有低电阻率的金属形成，例如铝基金属、银基金属和铜基金属，以减小信号延迟或电压下降。另一方面，另一层导电层由不同的材料形成，具体地，与氧化铟锡(ITO)和氧化铟锌(IZO)具有极佳物理、化学和电接触特性的材料，例如，钼基金属、铬、钽、钛等。典型多层结构可以包括铬下层和铝(合金)上层或铝(合金)下层和钼(合金)上层。
栅极线121的侧边相对于基板110的表面以约30°至约80°的角度倾斜。
在栅极线121上形成由氮化硅(SiNx)等形成的栅极绝缘层140。
在栅极绝缘层140上形成由氢化非晶硅等形成的多个半导体条151。每一个半导体条151均沿垂直方向延伸，并且多个凸出部分154从半导体条151向栅电极124凸出。此外，半导体条151在半导体条151与栅极线121相遇处具有较大的宽度。
在半导体条151上形成由氮化硅(SiNx)形成的刻蚀停止组件112和113。每一个刻蚀停止组件112和113包括：线形部分113，沿着半导体条151形成；以及凸出部分112，在半导体条151的凸出部分154上形成。每一个刻蚀停止组件112和113分别具有比凸出部分154和半导体条151窄的宽度，并且从凸出部分154的侧边到刻蚀停止组件112的侧边的距离在刻蚀停止组件112周长上的所有点处实质相同，以及从半导体条151的侧边到刻蚀停止组件113的侧边的距离在刻蚀停止组件113周长上的所有点处实质相同。将刻蚀停止组件112和113设置在由半导体条151和凸出部分154的侧边所限定的区域中。
在刻蚀停止组件112和113上形成多个欧姆接触条和岛161和165，由诸如掺杂有高浓度n型杂质的n+氢化非晶硅之类的材料形成。每一个欧姆接触条161具有多个凸出部分163，并且将每一个凸出部分163和每一个欧姆接触岛165成对地设置在半导体条151的凸出部分154上。欧姆接触条161的凸出部分163和欧姆接触岛165与没有由刻蚀停止组件的凸出部分112覆盖的半导体条151的凸出部分154相接触。因为欧姆接触条161具有比半导体条151宽的宽度，所以其覆盖半导体条151，而不覆盖半导体条151的凸出部分154。然而，欧姆接触条161的宽度可以与半导体条151的宽度相同。
在欧姆接触组件161、163和165以及欧姆接触组件167上形成多条数据线171、多个漏电极175、以及多个存储电容器导体177。
数据线171沿垂直方向延伸以与栅极线121相交叉，并且传输数据电压。从每一条栅极线171向漏电极175延伸的多个分支形成源电极173。源电极173与漏电极175彼此隔离，并且设置在相对于栅电极124相反的两边。
具有源电极173的数据线171、漏电极175、和存储电容器导体177的平面形状与欧姆接触条161和欧姆接触岛165实质相同。这是因为使用一个光刻工艺对欧姆接触组件161和165、数据线171、漏电极175和存储电容器导体177同时地进行刻蚀和形成图案。
数据线171、漏电极175和存储电容器导体177可以由诸如钼、铬、钽、钛或其合金之类的难熔金属形成，并且可以包括具有难熔金属膜(未示出)和低阻导电层(未示出)的多层结构。典型多层结构可以包括铬或钼(合金)下层和铝(合金)上层的两层膜，以及钼(合金)下层、铝(合金)中间层、和钼(合金)上层的三层膜。然而，数据线171、漏电极175、和存储电容器导体177可以由上述材料之外的各种金属或导体形成。
将数据线171、漏电极175、和存储电容器导体177的侧边形成为具有约30°至约80°的倾斜角。
将欧姆接触组件161和165设置在下面的半导体层154与上面的源电极173和漏电极175之间，用以减小接触电阻。
源电极173和漏电极175之间的刻蚀停止组件的凸出部分112的一部分保持暴露，没有被数据线171和漏电极175覆盖。
在单层或多层中，在数据线171、漏电极175、存储电容器导体177、以及暴露的半导体条151上形成钝化层180，所述钝化层180由具有诸如极佳的平面化特性和光敏性的有机材料、诸如通过等离子体增强化学气相沉积(PECVD)形成的a-Si:C:O和a-Si:O:F之类的低介电常数绝缘材料、或诸如氮化硅(SiNx)之类的无机材料等形成。
在钝化层180中形成多个接触孔185、187和182，所述接触孔分别暴露出漏电极175、存储电容器导体177、和数据线171的末端179。另外，形成接触孔181以穿过钝化层180和栅极绝缘层140以暴露出栅极线121的末端129。
在钝化层180上形成由ITO或IZO形成的多个像素电极190和接触辅助部81和82。
像素电极190通过接触孔185和187与漏电极175、存储电容器导体177、和数据线171物理和化学地相连。向像素电极190提供来自漏电极175的数据电压，并且向存储电容器导体177传输数据电压。
具有已施加数据电压的像素电极190与具有已施加公共电压的另一显示面板(未示出)的公共电极(未示出)一起产生电场，并且重新排列插入其间的液晶层的液晶分子。
像素电极190和公共电极(未示出)形成液晶电容器，并且即使当薄膜晶体管截止时也保持已施加的电压。附加电容器(称作“存储电容器”)与液晶电容器并联连接，并且用于提高液晶电容器的电压保持能力。存储电容器可以通过将像素电极190与相邻栅极线121(称作“在前栅极线”)叠置来形成。为了增加静电电容，例如存储电容器的存储电容，将通过扩展栅极线121形成的扩展部分127用于增加与存储电容器导体177叠置的栅极线121的面积。另外，将与像素电极190相连并且与扩展部分127叠置的存储电容器导体177设置在钝化层180下面，以减小像素电极190和扩展部分127之间的距离。
同时，可以形成单独的存储电极线与像素电极190叠置，而不是将在前栅极线121和像素电极190叠置以形成存储电容器。
当钝化层180由具有低介电常数的有机材料形成时，可以通过将像素电极190与相邻栅极线121和数据线171叠置来增加孔径比。
将接触辅助部81和82分别通过接触孔181和182与栅极线121和数据线171的末端129和179相连。接触辅助部81和82分别补充栅极线121和数据线171的末端129和179与诸如驱动器IC之类的外部设备的粘附，并且保护所述末端129和179。
现在将参考图3A至图7B详细描述根据本发明典型实施例的、制造如图1和图2所示的薄膜晶体管阵列面板的方法。
图3A、图4A、图5A、图6A和图7A是在根据本发明典型实施例的制造工艺期间、如图1和图2所示的薄膜晶体管阵列面板的布局图。图3B是沿图3A的IIIb-IIIb’线得到的剖面图，图4B是沿图4A的IVb-IVb’线得到的剖面图，图5B是沿图5A的Vb-Vb’线得到的剖面图，图6B是沿图6A的VIb-VIb’线得到的剖面图，以及图7B是沿图7A的VIIb-VIIb’线得到的剖面图。
如图3A和图3B所示，在由透明玻璃形成的绝缘基板110上沉积由铝(Al)或铝合金形成的栅极金属层。通过使用光刻法刻蚀栅极金属层，形成具有多个栅电极124、扩展部分127以及用于与外部电路相连的末端129的栅极线121。每一条栅极线均可以具有铬和铝的两层结构。在这种情况下，铬和铝层可以分别具有约500和约2500的厚度。
如图4A和图4B所示，通过沉积氮化硅(SiNx)或氧化硅(SiO2)形成栅极绝缘层140，以覆盖具有栅电极124的栅极线121。在栅极绝缘层140上顺序地沉积本征非晶硅层和由氮化硅等形成的刻蚀停止层。通过使用光刻法对刻蚀停止层和和本征非晶硅层进行刻蚀，形成具有多个凸出部分154的半导体条151和刻蚀停止组件112和113的预备图案116。栅极绝缘层140、非晶硅层和刻蚀停止层可以分别具有约4500、约500和约1500的厚度。而且，栅极绝缘层140可以具有氧化硅(SiO2)和氮化硅的两层结构。在这种情况下，氧化硅层和氮化硅层可以分别具有约1500和约2000的厚度。图4B中的参考符号PR表示在光刻法中使用的光致抗蚀剂膜。
如图5A和图5B所示，如果通过灰化去除一部分光致抗蚀剂膜PR，将光致抗蚀剂膜PR在厚度和宽度中进行了减小，因此，将刻蚀停止组件112和113的预备图案116部分地暴露。通过刻蚀预备图案116完成刻蚀停止组件112和113。这里，根据待形成的刻蚀停止组件112和113的每一个的宽度来调节光致抗蚀剂膜PR的灰化量。如果将光致抗蚀剂膜PR过度地灰化，可能不会形成刻蚀停止组件112和113的线形部分113。除去残留的光致抗蚀剂膜PR。
如图6A和图6B所示，在刻蚀停止组件112和113上沉积诸如n+氢化非晶硅(其中，掺杂有高浓度n型杂质)的材料以形成欧姆接触层。在欧姆接触层上沉积由诸如钼、铬、钽、钛、或其合金之类的难熔金属形成的数据金属层。欧姆接触层和数据金属层可以分别具有约500和约1500的厚度。通过使用光刻法同时刻蚀数据金属层和欧姆接触层形成欧姆接触组件161和165、数据线171、漏电极175、和存储电容器导体177。
如图6B所示，形成多个欧姆接触条161和多个欧姆接触岛165和167，每一个所述欧姆接触条均具有多个凸出部分163。
如图7A和图7B所示，通过在单层或多层中，形成具有所需平面化特性和光敏性的有机材料、诸如通过PECVD形成的a-Si:C:O和a-Si:O:F之类的低介电常数绝缘材料、或诸如氮化硅(SiNx)之类的无机材料，形成钝化层180。当钝化层180由氮化硅形成时，氮化硅的厚度可以是约2000。
通过使用光刻法刻蚀钝化层180和栅极绝缘层140形成多个接触孔181、185、187和182。
如图1和图2所示，通过溅射在基板110上形成ITO或IZO，以使用光刻法形成多个像素电极190和接触辅助部81和82。
在下文中，将参考图8至图17B详细描述用于根据本发明典型实施例的有机发光显示设备的薄膜晶体管阵列面板。
图8是根据本发明典型实施例的有机发光显示设备的布局图，以及图9A和图9B分别是沿IXa-IXa’线和IXb-IXb’线得到的图8的薄膜晶体管阵列面板的剖面图。
在由玻璃形成的绝缘基板110上形成传输栅极信号的多条栅极线121。栅极线121沿水平方向延伸，并且每一条栅极线121的部分从其中凸出并且形成多个第一栅电极124a。在与栅极线121相同的层中形成第二栅电极124b。沿垂直方向延伸的存储电极133分别与第二栅电极124b相连。
栅极线121和存储电极133的侧边可以相对于基板110倾斜约30°至约80°的角度。
在栅极线121上形成由氮化硅(SiNx)等形成的栅极绝缘层140。可以以氧化硅和氮化硅的两层结构形成栅极绝缘层140。
在栅极绝缘层140上形成由氢化非晶硅等形成的多个半导体条151和半导体岛154b。半导体条151沿垂直方向延伸，多个凸出部分154a从每一个半导体条151向第一栅电极124a凸出，并且形成与第一栅电极124a叠置的第一沟道部分。此外，每一个半导体条151在半导体条151与栅极线121相遇处具有较大的宽度。每一个半导体岛154b具有与第二栅电极124b交叉的第二沟道部分以及与存储电极133叠置的存储电极部分157。
在半导体条151和半导体岛154b上形成由氮化硅(SiNx)等形成的刻蚀停止组件114和115。刻蚀停止组件114和115包括在半导体条151的凸出部分154a上形成的第一刻蚀停止组件114和在半导体岛154b上形成的第二刻蚀停止组件115。刻蚀停止组件114和115分别具有比半导体条151的凸出部分154a以及半导体岛154b窄的宽度。从半导体条151的凸出部分154a的侧边到刻蚀停止组件114的侧边的距离沿着刻蚀停止组件114的周长实质相同，以及从半导体岛154b的侧边到刻蚀停止组件115的侧边的距离沿刻蚀停止组件115的周长实质相同。
在刻蚀停止组件114和115上形成多个欧姆接触条和岛161、165a、163b、165b和175，由诸如掺杂有高浓度n型杂质的n+氢化非晶硅之类的材料形成。每一个欧姆接触条161具有多个凸出部分163a。将每一个凸出部分163a和每一个欧姆接触岛165a成对地设置在半导体条151的凸出部分154a上。此外，每一个凸出部分163b和每一个欧姆接触岛165b以第二栅电极124b为中心成对地彼此面对，并且设置在半导体岛154b上。凸出部分163a和欧姆接触岛165a与没有被第一刻蚀停止组件114覆盖的半导体条151的凸出部分154a相接触。凸出部分163b和欧姆接触岛165b与没有被第二刻蚀停止组件115覆盖的半导体岛154b相接触。
分别在欧姆接触条和岛161、165a、163b和165b上形成多条数据线171、第一漏电极175a、电源线172和第二漏电极175b。
数据线171和电源线172沿垂直方向延伸以与栅极线121相交叉，并且分别传输数据电压和电源电压。从每一条数据线171向第一漏电极175a延伸的多个分支形成第一源电极173a。此外，从每一条电源线172向第二漏电极175b延伸的多个分支形成第二源电极173b。一对第一和第二源电极173a和173b与一对第一和第二漏电极175a和175b彼此隔离，并且分别设置在相对于第一和第二栅电极124a和124b相反的两边。
数据线171、第一漏电极175a、电源线172、以及第二漏电极175b的平面形状与其下的欧姆接触条和岛161、165a、163b和165b实质相同。这是因为使用一个光刻工艺同时使欧姆接触组件161、165a、163b和165b以及数据线171、第一漏电极175a、电源线172、以及第二漏电极175b形成图案。
第一栅电极124a、第一源电极173a、以及第一漏电极175a与半导体条151的凸出部分154a一起形成开关薄膜晶体管。此外，第二栅电极124b、第二源电极173b、以及第二漏电极175b与半导体岛154b一起形成驱动薄膜晶体管。此时，电源线172与半导体岛154b的存储电极部分157叠置。
数据线171、第一和第二漏电极175a和175b、以及电源线172的侧边以约30°至约80°的角度倾斜。
将欧姆接触条和岛161、163b、165a和165b分别设置半导体条151和半导体岛154b与上面的数据线171、第一漏电极175a和175b、和电源线172之间，以减小接触电阻。
第一刻蚀停止组件114在第一源电极173a和第一漏电极175a之间具有没有被数据线171和第一漏电极175a覆盖的暴露部分，并且第二刻蚀停止组件115在第二源电极173b和第二漏电极175b之间具有没有被电源线172和第二漏电极175b覆盖的暴露部分。
在数据线171、第一和第二漏电极175a和175b、电源线172以及半导体条151和半导体岛154b的暴露部分上形成钝化层180，所述钝化层180由诸如氮化硅的无机绝缘层、具有极佳平面化特性和光敏性的有机材料、或诸如通过PECVD形成的a-Si:C:O和a-Si:O:F之类的低介电常数绝缘材料形成。
在钝化层180中形成多个接触孔181、185和182，所述接触孔分别暴露出第一漏电极175a、第二漏电极175b、以及数据线171的末端179。此外，形在钝化层180和栅极绝缘层140中形成分别暴露出第二栅电极124b和栅极线121的末端129的多个接触孔183和189。
在钝化层180上形成由ITO或IZO形成的多个像素电极190、连接组件192、以及接触辅助部81和82。
像素电极190通过接触孔185与第二漏电极175b物理和电学地相连，并且连接组件192通过接触孔181和183连接第一漏电极175a和第二栅电极124b。接触辅助部81和82分别通过接触孔189和182与栅极线121和数据线171的末端129和179相连。
在钝化层180上形成由有机或无机绝缘材料形成的隔断壁803以将有机发光单元彼此间隔。每一个隔断壁803环绕像素电极190的边缘并且限定填充有机发光层70的区域。
在像素电极190上由隔断壁803环绕的区域上形成发光层70。发光层70由发出红色(R)、绿色(G)和蓝色之一的有机材料形成。顺序地且重复地设置针对红色(R)、绿色(G)和蓝色的发光材料。
可选地，可以在像素电极190上由隔断壁803环绕的区域中形成空穴注入层之后，在空穴注入层(未示出)上形成发光层70。空穴注入层可以由聚(3，4-亚乙基二氧基噻吩)-聚(苯乙烯磺酸)(PEDOT/PSS)形成。
在隔断壁803上形成辅助电极272，具有与隔断壁803相同的图案，并且由具有低电阻率的导电材料形成。辅助电极272与随后形成的公共电极270相接触，并且减小公共电极270的电阻。
在隔断壁803、发光层70和辅助电极272上形成公共电极270。公共电极270由具有低电阻的金属(例如铝Al)形成。根据本发明典型实施例已经描述了底部发光型有机发光显示设备。然而，在前端发光型或两边发光型有机发光显示设备中，公共电极270可以由诸如ITO或IZO的透明导电材料形成。
图10、图12、图14和图16是在根据本发明典型实施例的制造工艺期间、图8的有机发光显示设备的布局图。图11A是沿图10的XIa-XIa’线得到的剖面图，图11B是沿图10的XIb-XIb’线得到的剖面图，图13A是沿图12的XIIIa-XIIIa’线得到的剖面图，图13B是沿图12的XIIIb-XIIIb’线得到的剖面图，图15A是沿图14的XVa-XVa’线得到的剖面图，图15B是沿图14的XVb-XVb’线得到的剖面图，图17A是沿图16的XVIIa-XVIIa’线得到的剖面图，已经图17B是沿图16的XVIIb-XVIIb’线得到的剖面图。
如图10至图11B所示，在由透明玻璃或塑料形成的绝缘基板110上沉积由铝(Al)或铝合金形成的栅极金属层。通过使用光刻法刻蚀栅极金属层，形成具有第一栅电极124a的栅极线121、第二栅电极124b、以及存储电极133。可以以铬和铝的两层结构形成栅极线121、第二栅电极124b和存储电极133。在这种情况下，铬和铝层可以分别具有约500和约2500的厚度。
如图12至图13B所示，通过沉积氮化硅(SiNx)或氧化硅(SiO2)形成栅极绝缘层140。顺序地沉积本征非晶硅层和由氮化硅等形成的刻蚀停止层。通过使用光刻法对刻蚀停止层和和本征非晶硅层进行刻蚀，形成具有刻蚀停止组件114和115的多个预备图案117以及凸出部分154a的半导体条151和半导体岛154b。栅极绝缘层140可以由氮化硅(SiNx)形成，并且沉积温度可以是约250℃至约500℃。而且，栅极绝缘层140的厚度可以是约2000至约5000。图13A和图13B中的参考符号PR表示在光刻法中使用的光致抗蚀剂膜。
如图14至图15B所示，如果通过灰化去除一部分光致抗蚀剂膜PR，将光致抗蚀剂膜PR在厚度和宽度中进行减小，因此，将刻蚀停止组件114和115的预备图案117部分地暴露。通过刻蚀暴露的预备图案117完成刻蚀停止组件114和115。去除光致抗蚀剂膜PR。
如图16至图17B所示，通过在刻蚀停止组件114和115上沉积诸如n+氢化非晶硅(其中，掺杂有高浓度n型杂质)的材料形成欧姆接触层。此外，在欧姆接触层上沉积由诸如钼、铬、钽、钛、或其合金之类的难熔金属形成的数据金属层。这里，欧姆接触层和数据金属层可以分别具有约500和约1500的厚度。通过使用光刻法同时刻蚀数据金属层和欧姆接触层，形成欧姆接触条和岛161、165a、163b、165b和167、以及数据线171、多个第一漏电极175a、多条电源线172、以及第二漏电极175b。
如图8至图9B所示，通过涂敷有机或无机绝缘材料形成钝化层180。通过使用光刻法刻蚀钝化层180和栅极绝缘层140形成多个接触孔181、185、183、189和182。接触孔181、185、183、189和182分别暴露第一和第二漏电极175a和175b以及第二栅电极124b的一部分、以及栅极线121和数据线171的末端129和179。
像素电极190、连接组件192、以及接触辅助部81和82由ITO或IZO形成。
用一个掩模使用光刻工艺形成隔断壁803和辅助电极272。
使用旋涂(spin coating)或印刷，在由隔断壁803环绕的像素电极190上形成由(3，4-亚乙基二氧基噻吩)-聚(苯乙烯磺酸)(PEDOT/PSS)形成的空穴注入层(未示出)。
在空穴注入层(未示出)上形成发光层70。
在发光层70上形成公共电极270。
与回蚀型薄膜晶体管相比，根据本发明典型实施例形成的刻蚀停止型薄膜晶体管具有极佳的稳定性。这是因为，当形成回蚀型薄膜晶体管时，在欧姆接触层的刻蚀工艺期间由于刻蚀等离子体，沟道部分的非晶硅层被部分地刻蚀，并且可能损坏，然而，当形成根据本发明典型实施例的薄膜晶体管时，当刻蚀数据金属层和欧姆接触层时，刻蚀停止组件覆盖了沟道部分的非晶硅层。结果，根据本发明典型实施例的薄膜晶体管的电荷迁移率是约0.8V/cm2sec，比回蚀型薄膜晶体管的约0.3V/cm2sec高。
根据本发明典型实施例，可以通过使用在使非晶硅层形成图案中所使用的光致抗蚀剂膜形成刻蚀停止组件，并且通过同时地对欧姆接触层和数据导线层刻蚀并形成图案，来简化形成刻蚀停止型薄膜晶体管的工艺，从而减小了用于形成刻蚀停止型薄膜晶体管的光刻工艺的数目。
尽管已经参考典型实施例详细描述了本发明，但本领域普通技术人员应当理解，在不脱离所附权利要求所限定的本发明的精神和范围的情况下，可以对这些实施例做出各种修改和替换。

Claims (20)

1.一种薄膜晶体管阵列面板，包括：
绝缘基板；
栅极线，在绝缘基板上形成并且具有栅电极；
栅极绝缘层，在栅极线上形成；
半导体，在栅极绝缘层上形成；
刻蚀停止组件，在一部分半导体上形成；
欧姆接触组件，在刻蚀停止组件上形成，并且与半导体部分地接触；
数据导线层，在欧姆接触组件上形成，并且具有与欧姆接触组件实质相同的平面图案；
钝化层，在数据导线层上形成，并且具有接触孔；以及
像素电极，在钝化层上形成，并且通过接触孔与一部分数据导线层相连。
2.如权利要求1所述的薄膜晶体管阵列面板，其中，数据导线层包括：
数据线，具有源电极并且与栅极线交叉；
漏电极，设置在栅电极上并且面对源电极；以及
存储电容器导体，与栅极线叠置。
3.如权利要求2所述的薄膜晶体管阵列面板，其中，每一个半导体包括：线形部分，在相应数据线下面形成；和凸出部分，从线形部分延伸到相应源电极和漏电极。
4.如权利要求3所述的薄膜晶体管阵列面板，其中，每一个刻蚀停止组件包括：凸出部分，在相应半导体的凸出部分上形成，以覆盖位于相应源电极和漏电极之间的相应半导体；以及线形部分，在相应半导体的线形部分上形成。
5.如权利要求4所述的薄膜晶体管阵列面板，其中，刻蚀停止组件的线形部分位于由相应半导体的线形部分的侧边所限定的区域之内。
6.如权利要求4所述的薄膜晶体管阵列面板，其中，刻蚀停止组件的凸出部分位于由相应半导体的凸出部分的侧边所限定的区域之内。
7.如权利要求1所述的薄膜晶体管阵列面板，其中，每一个半导体由非晶硅形成，以及每一个刻蚀停止组件由氮化硅形成。
8.一种制造薄膜晶体管阵列面板的方法，包括：
在绝缘基板上形成包括栅电极的栅极线；
在栅极线上形成栅极绝缘层、半导体层和刻蚀停止层；
使用光刻法同时对刻蚀停止层和半导体层进行刻蚀并形成图案；
灰化并且部分地去除在刻蚀停止层和半导体层的刻蚀和形成图案中所使用的光致抗蚀剂膜图案；
对由光致抗蚀剂膜图案的已去除部分所暴露的刻蚀停止层进行刻蚀，以形成刻蚀停止组件；
在刻蚀停止组件上沉积欧姆接触层和数据金属层；
使用光刻法同时对欧姆接触层和数据金属层进行刻蚀，以形成具有源电极的数据线、面对源电极的漏电极、以及在源电极和漏电极下面的欧姆接触组件；
在数据线和漏电极上形成钝化层；以及
在钝化层上形成像素电极。
9.如权利要求8所述的方法，其中，每一个欧姆接触组件具有与在所述欧姆接触组件上形成的数据线和漏电极实质相同的平面图案。
10.如权利要求8所述的方法，还包括：将像素电极与漏电极相连。
11.如权利要求8所述的方法，其中，在栅极线上顺序地形成栅极绝缘层、半导体层和刻蚀停止层。
12.一种薄膜晶体管阵列面板，包括：
绝缘基板；
栅极线，在绝缘基板上形成并且具有第一栅电极；
第二栅电极和存储电极，在绝缘基板上形成；
栅极绝缘层，在栅极线、第二栅电极和存储电极上形成；
第一和第二半导体，在栅极绝缘层上形成；
第一和第二刻蚀停止组件，分别在一部分第一和第二半导体上形成；
欧姆接触组件，在第一和第二刻蚀停止组件上形成，并且与第一和第二半导体部分地接触；
数据导线层，在欧姆接触组件上形成，并且具有与欧姆接触组件实质相同的平面图案；
钝化层，在数据导线层上形成，并且具有多个接触孔；以及
像素电极，在钝化层上形成，并且通过接触孔与一部分数据导线层相连。
13.如权利要求12所述的薄膜晶体管阵列面板，其中，数据导线层包括：
数据线，具有第一源电极并且与栅极线交叉；
第一漏电极，设置在第一栅电极上并且面对第一源电极；
电源线，具有第二源电极并且与栅极线交叉；以及
第二漏电极，设置在第二栅电极上并且面对第二源电极，
其中，薄膜晶体管阵列面板还包括连接组件，将第一漏电极和第二栅电极彼此电连接。
14.如权利要求13所述的薄膜晶体管阵列面板，其中，
每一个第一半导体均具有：线形部分，在相应数据线下面形成；和第一沟道部分，从线形部分延伸到相应第一源电极和第一漏电极；
每一个第二半导体均具有：存储电极部分，与相应存储电极叠置；以及第二沟道部分，延伸到相应第二源电极和第二漏电极；
每一个第一刻蚀停止组件均覆盖相应第一源电极和第一漏电极之间的第一半导体；以及
每一个第二刻蚀停止组件均覆盖相应第二源电极和第二漏电极之间的第二半导体。
15.如权利要求14所述的薄膜晶体管阵列面板，其中，第一和第二半导体由非晶硅形成，以及第一和第二刻蚀停止组件由氮化硅形成。
16.如权利要求14所述的薄膜晶体管阵列面板，还包括：
隔断壁，在像素电极上形成；
发光层，填充由隔断壁限定的框架；以及
公共电极，在发光层上形成。
17.一种制造薄膜晶体管阵列面板的方法，包括：
在绝缘基板上形成具有第一栅电极的栅极线、第二栅电极和存储电极；
在栅极线、第二栅电极和存储电极上形成栅极绝缘层、半导体层和刻蚀停止层；
使用光刻法同时对刻蚀停止层和半导体层进行刻蚀并形成图案；
灰化并且部分地去除在刻蚀停止层和半导体层的刻蚀和形成图案中所使用的光致抗蚀剂膜图案；
对由光致抗蚀剂膜图案的已去除部分所暴露的刻蚀停止层进行刻蚀，以形成第一和第二刻蚀停止组件；
在第一和第二刻蚀停止组件上沉积欧姆接触层和数据金属层；
使用光刻法同时对欧姆接触层和数据金属层进行刻蚀，以形成具有第一源电极的数据线，面对第一源电极的第一漏电极，具有第二源电极的电源线，面对第二源电极的第二漏电极，以及在第一和第二漏电极下面的欧姆接触组件；
在数据线、第一漏电极、电源线和第二漏电极上形成钝化层；以及
在钝化层上形成像素电极和连接组件，所述像素电极与第二漏电极相连，所述连接组件将第一漏电极与第二栅电极彼此电连接。
18.如权利要求17所述的方法，其中，每一个欧姆接触组件具有与在所述欧姆接触组件上形成的数据线、第一漏电极、电源线以及第二漏电极实质相同的平面图案。
19.如权利要求17所述的方法，还包括：
在像素电极上形成隔断壁；
形成有机发光层，填充由隔断壁限定的框架；以及
在有机发光层上形成公共电极。
20.如权利要求17所述的方法，其中，在栅极线、第二栅电极和存储电极上顺序地形成栅极绝缘层、半导体层和刻蚀停止层。
CN2007100057279A 2006-04-24 2007-02-13 用于显示设备的薄膜晶体管阵列面板及其制造方法 Active CN101064318B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0036719 2006-04-24
KR1020060036719A KR101240652B1 (ko) 2006-04-24 2006-04-24 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
KR1020060036719 2006-04-24

Publications (2)

Publication Number Publication Date
CN101064318A true CN101064318A (zh) 2007-10-31
CN101064318B CN101064318B (zh) 2010-09-01

Family

ID=38765194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100057279A Active CN101064318B (zh) 2006-04-24 2007-02-13 用于显示设备的薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (2) US20080044982A1 (zh)
JP (1) JP5190578B2 (zh)
KR (1) KR101240652B1 (zh)
CN (1) CN101064318B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290421A (zh) * 2010-06-17 2011-12-21 三星移动显示器株式会社 平板显示装置和制造该平板显示装置的方法
CN102593052A (zh) * 2011-11-24 2012-07-18 友达光电股份有限公司 像素结构及其制作方法
CN102983152A (zh) * 2011-09-02 2013-03-20 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示器件及其制造方法
CN103137866A (zh) * 2011-11-25 2013-06-05 索尼公司 晶体管、晶体管的制造方法、显示装置和电子设备
TWI409556B (zh) * 2008-01-09 2013-09-21 Chunghwa Picture Tubes Ltd 畫素結構與主動元件陣列基板
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN104716111A (zh) * 2013-12-11 2015-06-17 东部Hitek株式会社 半导体封装
CN105304650A (zh) * 2015-11-04 2016-02-03 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN105470279A (zh) * 2014-09-11 2016-04-06 乐金显示有限公司 有机发光显示装置及其制造方法
CN105572997A (zh) * 2016-02-26 2016-05-11 武汉华星光电技术有限公司 显示面板及其信号线
CN106876415A (zh) * 2017-03-20 2017-06-20 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制造方法
CN107403805A (zh) * 2016-03-11 2017-11-28 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN107452768A (zh) * 2016-06-01 2017-12-08 三星显示有限公司 有机发光二极管显示器及其制造方法
CN108364960A (zh) * 2018-02-22 2018-08-03 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及制备方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576926B1 (en) * 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TWI373141B (en) * 2007-12-28 2012-09-21 Au Optronics Corp Liquid crystal display unit structure and the manufacturing method thereof
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101499233B1 (ko) * 2008-09-03 2015-03-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101510903B1 (ko) * 2008-12-19 2015-04-10 엘지디스플레이 주식회사 박막 트랜지스터 기판과 이를 이용한 유기전계발광표시장치
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101272892B1 (ko) * 2009-11-11 2013-06-11 엘지디스플레이 주식회사 어레이 기판
KR101094285B1 (ko) * 2009-12-04 2011-12-19 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 포함하는 표시장치
WO2011087514A1 (en) * 2010-01-18 2011-07-21 Applied Materials, Inc. Etch stop microcrystalline thin film transistor
KR101764902B1 (ko) 2010-12-06 2017-08-14 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR101843181B1 (ko) 2011-05-02 2018-03-28 엘지디스플레이 주식회사 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
WO2014054569A1 (ja) * 2012-10-03 2014-04-10 シャープ株式会社 半導体装置及び表示装置
KR20140088810A (ko) * 2013-01-03 2014-07-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102167136B1 (ko) * 2013-12-31 2020-10-16 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
CN103760728B (zh) * 2014-01-29 2016-08-17 北京京东方显示技术有限公司 一种阵列基板及其显示装置
CN104091785A (zh) * 2014-07-22 2014-10-08 深圳市华星光电技术有限公司 Tft背板的制作方法及tft背板结构
US20200035719A1 (en) * 2016-09-28 2020-01-30 Sharp Kabushiki Kaisha Thin-film transistor substrate, method for manufacturing thin-film transistor substrate, and display device
KR102587728B1 (ko) * 2016-10-07 2023-10-12 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조방법
CN106941111A (zh) * 2017-03-14 2017-07-11 合肥鑫晟光电科技有限公司 阵列基板、阵列基板的制造方法以及显示装置
KR102458848B1 (ko) * 2017-11-28 2022-10-24 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
CN110459505B (zh) * 2018-05-07 2022-01-11 京东方科技集团股份有限公司 过孔连接结构及阵列基板的制造方法、阵列基板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352907A (en) * 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
KR940008124A (ko) 1992-09-22 1994-04-28 이헌조 박막트랜지스터 제조방법
JPH07218931A (ja) 1994-02-08 1995-08-18 Fujitsu Ltd 液晶表示装置の製造方法
KR960006080A (ko) 1994-07-26 1996-02-23 이헌조 박막트랜지스터 제조방법
JPH08321621A (ja) 1995-05-25 1996-12-03 Sharp Corp 薄膜トランジスタ
KR100225098B1 (ko) * 1996-07-02 1999-10-15 구자홍 박막트랜지스터의 제조방법
KR100196336B1 (en) 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100272272B1 (ko) 1997-06-30 2000-11-15 김영환 박막 트랜지스터 및 그의 제조방법
JP3288615B2 (ja) * 1997-10-21 2002-06-04 株式会社アドバンスト・ディスプレイ 薄膜トランジスタの製造方法
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100697374B1 (ko) * 2000-12-28 2007-03-20 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터의 어레이기판 제조방법
KR20030032242A (ko) 2001-10-17 2003-04-26 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
JP4012405B2 (ja) 2002-02-01 2007-11-21 達碁科技股▲ふん▼有限公司 薄膜トランジスタ液晶表示装置の製造方法
US7167217B2 (en) * 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR100522436B1 (ko) 2003-02-05 2005-10-20 장 진 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
JP2005108931A (ja) 2003-09-29 2005-04-21 Sony Corp 表示装置の製造方法および表示装置
KR100957585B1 (ko) * 2003-10-15 2010-05-13 삼성전자주식회사 광 감지부를 갖는 전자 디스플레이 장치
TWI282969B (en) * 2004-04-29 2007-06-21 Au Optronics Corp Thin film transistor array and fabricating method thereof
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
JP4742295B2 (ja) * 2004-09-08 2011-08-10 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法
KR20060029412A (ko) * 2004-10-01 2006-04-06 삼성전자주식회사 마스크 및 이를 이용한 액정 표시 장치용 표시판의 제조방법
CN1313876C (zh) * 2005-01-19 2007-05-02 广辉电子股份有限公司 薄膜晶体管液晶显示器的像素结构的制造方法
KR101277218B1 (ko) * 2006-06-29 2013-06-24 엘지디스플레이 주식회사 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI409556B (zh) * 2008-01-09 2013-09-21 Chunghwa Picture Tubes Ltd 畫素結構與主動元件陣列基板
CN102290421A (zh) * 2010-06-17 2011-12-21 三星移动显示器株式会社 平板显示装置和制造该平板显示装置的方法
CN102290421B (zh) * 2010-06-17 2016-01-20 三星显示有限公司 平板显示装置和制造该平板显示装置的方法
CN102983152B (zh) * 2011-09-02 2015-06-10 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示器件及其制造方法
CN102983152A (zh) * 2011-09-02 2013-03-20 乐金显示有限公司 具有氧化物薄膜晶体管的平板显示器件及其制造方法
CN102593052A (zh) * 2011-11-24 2012-07-18 友达光电股份有限公司 像素结构及其制作方法
CN102593052B (zh) * 2011-11-24 2014-02-26 友达光电股份有限公司 一种像素结构的制作方法
CN103137866A (zh) * 2011-11-25 2013-06-05 索尼公司 晶体管、晶体管的制造方法、显示装置和电子设备
CN103137866B (zh) * 2011-11-25 2018-02-02 索尼公司 晶体管、晶体管的制造方法、显示装置和电子设备
CN104716111A (zh) * 2013-12-11 2015-06-17 东部Hitek株式会社 半导体封装
CN104716111B (zh) * 2013-12-11 2017-09-08 东部Hitek株式会社 半导体封装
CN105470279A (zh) * 2014-09-11 2016-04-06 乐金显示有限公司 有机发光显示装置及其制造方法
CN104392928A (zh) * 2014-11-20 2015-03-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法
CN105304650A (zh) * 2015-11-04 2016-02-03 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
CN105572997A (zh) * 2016-02-26 2016-05-11 武汉华星光电技术有限公司 显示面板及其信号线
CN107403805A (zh) * 2016-03-11 2017-11-28 三星显示有限公司 薄膜晶体管阵列面板及其制造方法
CN107452768A (zh) * 2016-06-01 2017-12-08 三星显示有限公司 有机发光二极管显示器及其制造方法
CN107452768B (zh) * 2016-06-01 2023-06-06 三星显示有限公司 有机发光二极管显示器及其制造方法
CN106876415A (zh) * 2017-03-20 2017-06-20 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制造方法
CN106876415B (zh) * 2017-03-20 2019-09-10 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制造方法
CN108364960A (zh) * 2018-02-22 2018-08-03 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及制备方法
CN108364960B (zh) * 2018-02-22 2021-01-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置及制备方法

Also Published As

Publication number Publication date
JP5190578B2 (ja) 2013-04-24
US20080044982A1 (en) 2008-02-21
US20090311814A1 (en) 2009-12-17
KR20070105012A (ko) 2007-10-30
JP2007294951A (ja) 2007-11-08
CN101064318B (zh) 2010-09-01
US7947539B2 (en) 2011-05-24
KR101240652B1 (ko) 2013-03-08

Similar Documents

Publication Publication Date Title
CN101064318A (zh) 用于显示设备的薄膜晶体管阵列面板及其制造方法
CN109273488B (zh) 有机发光器件
CN101043047A (zh) 显示装置及其制造方法
CN1700828B (zh) 有机电致发光显示器及其制造方法
CN1825614A (zh) 具有辅助电极线的有机电致发光显示装置及其制造方法
CN1828924A (zh) 平板显示器及其制造方法
CN1828886A (zh) 信号线、有该信号线的薄膜晶体管阵列面板及其制造方法
CN1735302A (zh) 显示板
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
CN1622715A (zh) 有机发光显示器及其制造方法
CN1680861A (zh) 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法
CN105428366A (zh) 薄膜晶体管阵列基板、其制造方法和显示装置
CN1956225A (zh) 薄膜晶体管及其制造方法、具有薄膜晶体管的液晶显示面板及电发光显示面板
CN1945850A (zh) 有机发光二极管显示器
US11355568B2 (en) Organic light emitting diode display device
CN1551690A (zh) 有机电致发光显示面板
CN1773341A (zh) 制造柔性显示装置的方法
CN1645979A (zh) 有机发光显示器及其制造方法
CN1819217A (zh) 有源矩阵衬底及其制造方法
CN1495477A (zh) 显示器基板、液晶显示器和制造该液晶显示器的方法
CN1913146A (zh) 薄膜导体及其制造方法
CN1577025A (zh) 薄膜晶体管阵列面板及其制造方法
CN110112205B (zh) 显示基板及其制造方法、有机发光二极管显示装置
CN1845340A (zh) 薄膜晶体管及其制造方法
TW201225285A (en) Organic light emitting display device and manufacturing method for the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121129

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.