JPH07218931A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPH07218931A JPH07218931A JP1418694A JP1418694A JPH07218931A JP H07218931 A JPH07218931 A JP H07218931A JP 1418694 A JP1418694 A JP 1418694A JP 1418694 A JP1418694 A JP 1418694A JP H07218931 A JPH07218931 A JP H07218931A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- contact layer
- gate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置の製造方法に関し、ａ−Ｓｉ動
作層表出後の経過時間に係わりなく、また、ａ−Ｓｉ動
作層のフッ化水素酸などに依る表面処理を行うことなく
ｎ+ −ａ−Ｓｉコンタクト層を成長させても良好なコン
タクトが得られるようにする。 【構成】 ガラス基板１上にＣｒのゲート・バス・ライ
ン及びゲート・バス・ラインに連なるＣｒのゲート電極
２を形成し、全面にＳｉＮのゲート絶縁膜３及びａ−Ｓ
ｉの動作層４及びＳｉＮのチャネル保護膜５を形成し、
チャネル保護膜５のパターニングを行ってチャネル保護
を行うのに必要な部分にのみ残し、スパッタリング法を
適用してｎ+ −ａ−Ｓｉコンタクト層６及びＣｒ膜を形
成し、Ｃｒ膜及びコンタクト層６をパターニングしてソ
ース電極７Ｓ及びドレイン・バス・ライン７Ｂ及びドレ
イン・バス・ラインに連なるドレイン電極７Ｄを形成す
る。
作層表出後の経過時間に係わりなく、また、ａ−Ｓｉ動
作層のフッ化水素酸などに依る表面処理を行うことなく
ｎ+ −ａ−Ｓｉコンタクト層を成長させても良好なコン
タクトが得られるようにする。 【構成】 ガラス基板１上にＣｒのゲート・バス・ライ
ン及びゲート・バス・ラインに連なるＣｒのゲート電極
２を形成し、全面にＳｉＮのゲート絶縁膜３及びａ−Ｓ
ｉの動作層４及びＳｉＮのチャネル保護膜５を形成し、
チャネル保護膜５のパターニングを行ってチャネル保護
を行うのに必要な部分にのみ残し、スパッタリング法を
適用してｎ+ −ａ−Ｓｉコンタクト層６及びＣｒ膜を形
成し、Ｃｒ膜及びコンタクト層６をパターニングしてソ
ース電極７Ｓ及びドレイン・バス・ライン７Ｂ及びドレ
イン・バス・ラインに連なるドレイン電極７Ｄを形成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、高品質の液晶表示装置
を少ない工程数で製造することができる方法に関する。
を少ない工程数で製造することができる方法に関する。
【０００２】ＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓ
ｉｓｔｏｒ）マトリクスで駆動される液晶表示パネルの
需要は増加しつつあり、そして、用途も広がる傾向にあ
るので、今後、更に高品質化、低コスト化、生産効率の
向上などを図る必要がある。
ｉｓｔｏｒ）マトリクスで駆動される液晶表示パネルの
需要は増加しつつあり、そして、用途も広がる傾向にあ
るので、今後、更に高品質化、低コスト化、生産効率の
向上などを図る必要がある。
【０００３】
【従来の技術】一般に、ＴＦＴマトリクスで駆動される
液晶表示パネルに於いては、ＴＦＴを構成する半導体層
にはアモルファス・シリコン（ａｍｏｒｐｈｏｕｓ ｓ
ｉｌｉｃｏｎ：ａ−Ｓｉ）、ゲート絶縁膜にはＳｉ
Ｎx ，ＳｉＯx ，ＡｌＯx 、配線材料にはＡｌ，Ｃｒ，
Ｔａ，Ｔｉ，Ｍｏなどのメタルが用いられている。
液晶表示パネルに於いては、ＴＦＴを構成する半導体層
にはアモルファス・シリコン（ａｍｏｒｐｈｏｕｓ ｓ
ｉｌｉｃｏｎ：ａ−Ｓｉ）、ゲート絶縁膜にはＳｉ
Ｎx ，ＳｉＯx ，ＡｌＯx 、配線材料にはＡｌ，Ｃｒ，
Ｔａ，Ｔｉ，Ｍｏなどのメタルが用いられている。
【０００４】また、ＴＦＴを製造する場合に於けるプロ
セスの概略は次の通りである。 ガラス基板上にＡｌなどを材料とするゲート電極及
びゲート・バス・ラインを形成する。
セスの概略は次の通りである。 ガラス基板上にＡｌなどを材料とするゲート電極及
びゲート・バス・ラインを形成する。
【０００５】 その上にＳｉＮなどを材料とするゲー
ト絶縁膜及びａ−Ｓｉ動作層及びＳｉＮを材料とするチ
ャネル保護膜を大気に曝すことなく連続的に成膜する。
ト絶縁膜及びａ−Ｓｉ動作層及びＳｉＮを材料とするチ
ャネル保護膜を大気に曝すことなく連続的に成膜する。
【０００６】 その上にレジスト膜を形成してから、
ゲート電極をマスクに背面露光及び現像を行ってセルフ
・アライメントでチャネル保護パターンを形成する。
ゲート電極をマスクに背面露光及び現像を行ってセルフ
・アライメントでチャネル保護パターンを形成する。
【０００７】 レジスト膜をマスクにチャネル保護膜
のエッチングを行ってａ−Ｓｉ動作層を表出させてから
レジスト膜を剥離する。
のエッチングを行ってａ−Ｓｉ動作層を表出させてから
レジスト膜を剥離する。
【０００８】 希フッ化水素酸或いは緩衝フッ化水素
酸を用いてａ−Ｓｉ動作層の表面処理を行ってから、ｎ
+ −ａ−Ｓｉからなるコンタクト層及びＣｒなどの金属
からなる電極材料膜を形成し、パターニングを行ってソ
ース電極及びドレイン電極及びドレイン・バス・ライン
などを形成する。
酸を用いてａ−Ｓｉ動作層の表面処理を行ってから、ｎ
+ −ａ−Ｓｉからなるコンタクト層及びＣｒなどの金属
からなる電極材料膜を形成し、パターニングを行ってソ
ース電極及びドレイン電極及びドレイン・バス・ライン
などを形成する。
【０００９】
【発明が解決しようとする課題】前記説明した従来の技
術に於ける製造プロセスでは、の工程でａ−Ｓｉ動作
層を表出させ、の工程でａ−Ｓｉ動作層の上にｎ+ −
ａ−Ｓｉコンタクト層を形成しているが、露出したａ−
Ｓｉ動作層の表面は自然酸化される為、ｎ+ −ａ−Ｓｉ
コンタクト層を形成する直前に希フッ化水素酸或いは緩
衝フッ化水素酸を用いてａ−Ｓｉ動作層の表面処理を行
わないと相互のコンタクトがとれない。
術に於ける製造プロセスでは、の工程でａ−Ｓｉ動作
層を表出させ、の工程でａ−Ｓｉ動作層の上にｎ+ −
ａ−Ｓｉコンタクト層を形成しているが、露出したａ−
Ｓｉ動作層の表面は自然酸化される為、ｎ+ −ａ−Ｓｉ
コンタクト層を形成する直前に希フッ化水素酸或いは緩
衝フッ化水素酸を用いてａ−Ｓｉ動作層の表面処理を行
わないと相互のコンタクトがとれない。
【００１０】ところで、前記希フッ化水素酸或いは緩衝
フッ化水素酸を用いて表面処理を行った場合、当然のこ
とながら、最終的には水洗をしなければならない。然し
ながら、ａ−Ｓｉは撥水性であることから、水洗・乾燥
を行った場合、局部的に水残り（水染み）が発生する。
フッ化水素酸を用いて表面処理を行った場合、当然のこ
とながら、最終的には水洗をしなければならない。然し
ながら、ａ−Ｓｉは撥水性であることから、水洗・乾燥
を行った場合、局部的に水残り（水染み）が発生する。
【００１１】図５は水残りの発生について説明する為の
液晶表示パネルを表す要部切断側面図である。
液晶表示パネルを表す要部切断側面図である。
【００１２】図に於いて、４はａ−Ｓｉ動作層、５はＳ
ｉＮからなるチャネル保護膜、６はｎ+ −ａ−Ｓｉコン
タクト層、１０は水残りに起因して生成されたＳｉＯ2
膜をそれぞれ示している。
ｉＮからなるチャネル保護膜、６はｎ+ −ａ−Ｓｉコン
タクト層、１０は水残りに起因して生成されたＳｉＯ2
膜をそれぞれ示している。
【００１３】図からも明らかなように、局部的な水残り
が発生すると、ａ−Ｓｉ動作層４とｎ+ −ａ−Ｓｉコン
タクト層６とのコンタクト不良やｎ+ −ａ−Ｓｉコンタ
クト層６の剥離が発生し、表示欠陥の原因となる。
が発生すると、ａ−Ｓｉ動作層４とｎ+ −ａ−Ｓｉコン
タクト層６とのコンタクト不良やｎ+ −ａ−Ｓｉコンタ
クト層６の剥離が発生し、表示欠陥の原因となる。
【００１４】前記のような問題を解消する為、フッ化水
素酸の蒸気で処理することも行われているが、全体がａ
−Ｓｉであれば良いが、ＳｉＮx やＳｉＯx からなるチ
ャネル保護膜（チャネル・ストッパ）が存在しているこ
とから、それがフッ化水素酸蒸気でエッチングされ、し
かも、その制御は困難である。
素酸の蒸気で処理することも行われているが、全体がａ
−Ｓｉであれば良いが、ＳｉＮx やＳｉＯx からなるチ
ャネル保護膜（チャネル・ストッパ）が存在しているこ
とから、それがフッ化水素酸蒸気でエッチングされ、し
かも、その制御は困難である。
【００１５】また、何れの手段を採った場合でも、フッ
化水素酸などを用いて表面処理を行った後、速やかにｎ
+ −ａ−Ｓｉの成膜を行わないと、自然酸化膜が徐々に
成長して、５〔時間〕乃至６〔時間〕でコンタクトがと
れない状態に戻ってしまう。
化水素酸などを用いて表面処理を行った後、速やかにｎ
+ −ａ−Ｓｉの成膜を行わないと、自然酸化膜が徐々に
成長して、５〔時間〕乃至６〔時間〕でコンタクトがと
れない状態に戻ってしまう。
【００１６】本発明は、ａ−Ｓｉ動作層表出後の経過時
間に係わりなく、また、ａ−Ｓｉ動作層のフッ化水素酸
などに依る表面処理を行うことなくｎ+ −ａ−Ｓｉコン
タクト層を成長させても良好なコンタクトが得られるよ
うにする。
間に係わりなく、また、ａ−Ｓｉ動作層のフッ化水素酸
などに依る表面処理を行うことなくｎ+ −ａ−Ｓｉコン
タクト層を成長させても良好なコンタクトが得られるよ
うにする。
【００１７】
【課題を解決するための手段】本発明では、スパッタリ
ング法を適用し、ｎ+ −ａ−Ｓｉコンタクト層の成膜を
行うことが基本になっている。
ング法を適用し、ｎ+ −ａ−Ｓｉコンタクト層の成膜を
行うことが基本になっている。
【００１８】本発明に依った場合、ａ−Ｓｉ動作層のフ
ッ化水素酸などに依る表面処理を行う必要はなく、ま
た、ａ−Ｓｉ動作層表出後の放置時間依存性も少ない。
ッ化水素酸などに依る表面処理を行う必要はなく、ま
た、ａ−Ｓｉ動作層表出後の放置時間依存性も少ない。
【００１９】この理由は、スパッタリング法では、ａ−
Ｓｉ動作層表面にＳｉや導電型を定める例えばＰなどを
打ち込みながらｎ+ −ａ−Ｓｉコンタクト層を成膜する
為と考えられる。
Ｓｉ動作層表面にＳｉや導電型を定める例えばＰなどを
打ち込みながらｎ+ −ａ−Ｓｉコンタクト層を成膜する
為と考えられる。
【００２０】従って、ａ−Ｓｉ動作層表面に於ける自然
酸化膜の膜厚が著しく厚い場合、本発明を実施しても奏
効しないことも考えられるが、通常のＴＦＴ製造プロセ
スであれば、そのように厚い自然酸化膜が生成される虞
はない。
酸化膜の膜厚が著しく厚い場合、本発明を実施しても奏
効しないことも考えられるが、通常のＴＦＴ製造プロセ
スであれば、そのように厚い自然酸化膜が生成される虞
はない。
【００２１】前記したところから、本発明に依る液晶表
示装置の製造方法に於いては、 （１）透明絶縁性基板（例えばガラス基板１）上にゲー
ト・バス・ライン及びゲート・バス・ラインに連なるゲ
ート電極（例えばＣｒ膜からなるゲート電極２）を形成
する工程と、次いで、全面にゲート絶縁膜（例えばＳｉ
Ｎからなるゲート絶縁膜３）及びアモルファス・シリコ
ン動作層（例えばａ−Ｓｉからなる動作層４）及びチャ
ネル保護膜（例えばＳｉＮからなるチャネル保護膜５）
を形成する工程と、次いで、前記チャネル保護膜のパタ
ーニングを行ってチャネル保護を行うのに必要な部分に
のみ残す工程と、次いで、スパッタリング法を適用する
ことに依ってアモルファス・シリコン・コンタクト層
（例えばｎ+ −ａ−Ｓｉコンタクト層６）及び電極材料
層（例えばＣｒ膜）を形成する工程と、次いで、電極材
料層及びコンタクト層をパターニングしてソース電極
（例えばソース電極７Ｓ）及びドレイン・バス・ライン
（例えばドレイン・バス・ライン７Ｂ）及びドレイン・
バス・ラインに連なるドレイン電極（例えばドレイン電
極７Ｄ）を形成する工程とが含まれてなることを特徴と
するか、或いは、
示装置の製造方法に於いては、 （１）透明絶縁性基板（例えばガラス基板１）上にゲー
ト・バス・ライン及びゲート・バス・ラインに連なるゲ
ート電極（例えばＣｒ膜からなるゲート電極２）を形成
する工程と、次いで、全面にゲート絶縁膜（例えばＳｉ
Ｎからなるゲート絶縁膜３）及びアモルファス・シリコ
ン動作層（例えばａ−Ｓｉからなる動作層４）及びチャ
ネル保護膜（例えばＳｉＮからなるチャネル保護膜５）
を形成する工程と、次いで、前記チャネル保護膜のパタ
ーニングを行ってチャネル保護を行うのに必要な部分に
のみ残す工程と、次いで、スパッタリング法を適用する
ことに依ってアモルファス・シリコン・コンタクト層
（例えばｎ+ −ａ−Ｓｉコンタクト層６）及び電極材料
層（例えばＣｒ膜）を形成する工程と、次いで、電極材
料層及びコンタクト層をパターニングしてソース電極
（例えばソース電極７Ｓ）及びドレイン・バス・ライン
（例えばドレイン・バス・ライン７Ｂ）及びドレイン・
バス・ラインに連なるドレイン電極（例えばドレイン電
極７Ｄ）を形成する工程とが含まれてなることを特徴と
するか、或いは、
【００２２】（２）前記（１）に於いて、アモルファス
・シリコン・コンタクト層を形成する際にリアクティブ
・スパッタリング法を適用することを特徴とする。
・シリコン・コンタクト層を形成する際にリアクティブ
・スパッタリング法を適用することを特徴とする。
【００２３】
【作用】前記手段を採ることに依り、ａ−Ｓｉ動作層の
表面をフッ化水素酸などで処理する必要はないので、そ
の上にｎ+ −ａ−Ｓｉコンタクト層を成膜した際のコン
タクトが水残りで阻害されてキャリヤ移動度が低下した
り、或いは、ａ−Ｓｉ動作層とｎ+ −ａ−Ｓｉコンタク
ト層との剥離が生じたりすることはない。
表面をフッ化水素酸などで処理する必要はないので、そ
の上にｎ+ −ａ−Ｓｉコンタクト層を成膜した際のコン
タクトが水残りで阻害されてキャリヤ移動度が低下した
り、或いは、ａ−Ｓｉ動作層とｎ+ −ａ−Ｓｉコンタク
ト層との剥離が生じたりすることはない。
【００２４】
【実施例】図１乃至図４は本発明一実施例を解説する為
の工程要所に於ける液晶表示装置の要部切断側面図であ
り、以下、これ等の図を参照しつつ説明する。
の工程要所に於ける液晶表示装置の要部切断側面図であ
り、以下、これ等の図を参照しつつ説明する。
【００２５】図１参照 １−（１） スパッタリング法を適用することに依って、ガラス基板
１上に厚さが例えば１００〔ｎｍ〕であるＣｒ膜を形成
する。
１上に厚さが例えば１００〔ｎｍ〕であるＣｒ膜を形成
する。
【００２６】１−（２） リソグラフィ技術に於けるレジスト・プロセス、及び、
硝酸第二セリウムアンモンを主成分とするエッチング液
であるエッチャントを用いたウエット・エッチング法を
適用することに依り、前記工程１−（１）で形成したＣ
ｒ膜のエッチングを行ってゲート・バス・ライン（図示
せず）に連なるゲート電極２を形成する。
硝酸第二セリウムアンモンを主成分とするエッチング液
であるエッチャントを用いたウエット・エッチング法を
適用することに依り、前記工程１−（１）で形成したＣ
ｒ膜のエッチングを行ってゲート・バス・ライン（図示
せず）に連なるゲート電極２を形成する。
【００２７】尚、このエッチングには、塩素と酸素との
混合ガスをエッチング・ガスとする反応性イオン・エッ
チング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：
ＲＩＥ）法を適用しても良い。
混合ガスをエッチング・ガスとする反応性イオン・エッ
チング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：
ＲＩＥ）法を適用しても良い。
【００２８】図２参照 ２−（１） プラズマＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅ
ｐｏｓｉｔｉｏｎ）を適用することに依り、厚さが例え
ば４００〔ｎｍ〕のＳｉＮからなるゲート絶縁膜３、厚
さが例えば１５〔ｎｍ〕のａ−Ｓｉからなる動作層４、
厚さが例えば１２０〔ｎｍ〕のＳｉＮからなるチャネル
保護膜５を連続して形成する。
ｐｏｓｉｔｉｏｎ）を適用することに依り、厚さが例え
ば４００〔ｎｍ〕のＳｉＮからなるゲート絶縁膜３、厚
さが例えば１５〔ｎｍ〕のａ−Ｓｉからなる動作層４、
厚さが例えば１２０〔ｎｍ〕のＳｉＮからなるチャネル
保護膜５を連続して形成する。
【００２９】図３参照 ３−（１） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依って全面にレジスト膜を形成する。
ることに依って全面にレジスト膜を形成する。
【００３０】３−（２） ガラス基板１の裏面から紫外光を照射し、前記工程３−
（１）で形成したレジスト膜に対してセルフ・アライメ
ントの露光及び現像を行う。
（１）で形成したレジスト膜に対してセルフ・アライメ
ントの露光及び現像を行う。
【００３１】３−（３） 緩衝フッ化水素酸をエッチャントとするウエット・エッ
チング法を適用することに依って、前記工程３−（２）
でパターニングされたレジスト膜をマスクとしてチャネ
ル保護膜５のエッチングを行う。
チング法を適用することに依って、前記工程３−（２）
でパターニングされたレジスト膜をマスクとしてチャネ
ル保護膜５のエッチングを行う。
【００３２】３−（４） レジスト剥離液中に浸漬してレジスト膜を除去する。
【００３３】図４参照 ４−（１） Ｐを含有するＳｉをターゲットとするスパッタリング法
を適用することに依り、厚さが例えば５０〔ｎｍ〕であ
るｎ+ −ａ−Ｓｉコンタクト層６を形成する。
を適用することに依り、厚さが例えば５０〔ｎｍ〕であ
るｎ+ −ａ−Ｓｉコンタクト層６を形成する。
【００３４】この場合、ターゲットである不純物含有Ｓ
ｉに於ける不純物は、前記Ｐに限られず、必要に応じ
て、例えばＢ，Ａｓ，Ｓｂなどから選択して良い。ここ
で、コンタクト層６を形成する前に動作層４の表面を希
フッ化水素酸などで処理する必要はないから、当然、水
洗も不要であり、また、放置時間が若干長くなってもコ
ンタクトの良否に影響はない。
ｉに於ける不純物は、前記Ｐに限られず、必要に応じ
て、例えばＢ，Ａｓ，Ｓｂなどから選択して良い。ここ
で、コンタクト層６を形成する前に動作層４の表面を希
フッ化水素酸などで処理する必要はないから、当然、水
洗も不要であり、また、放置時間が若干長くなってもコ
ンタクトの良否に影響はない。
【００３５】４−（２） 引き続いて、スパッタリング法を適用することに依り、
厚さを例えば２００〔ｎｍ〕とするＣｒ膜を形成する。
厚さを例えば２００〔ｎｍ〕とするＣｒ膜を形成する。
【００３６】４−（３） リソグラフィ技術に於けるレジスト・プロセス、及び、
エッチャントを硝酸第二セリウムアンモンとするウエッ
ト・エッチング法を適用することに依り、前記工程４−
（２）で形成したＣｒ膜のエッチングを行ってソース電
極７Ｓ及びドレイン・バス・ライン７Ｂ及びドレイン電
極７Ｄを形成する。尚、このエッチングは、塩素ガス及
び酸素ガスの混合ガスをエッチング・ガスとするＲＩＥ
法を適用して行っても良い。
エッチャントを硝酸第二セリウムアンモンとするウエッ
ト・エッチング法を適用することに依り、前記工程４−
（２）で形成したＣｒ膜のエッチングを行ってソース電
極７Ｓ及びドレイン・バス・ライン７Ｂ及びドレイン電
極７Ｄを形成する。尚、このエッチングは、塩素ガス及
び酸素ガスの混合ガスをエッチング・ガスとするＲＩＥ
法を適用して行っても良い。
【００３７】４−（４） 引き続いて、エッチング・ガスを塩素系ガスとするＲＩ
Ｅ法を適用することに依り、レジスト膜及びチャネル保
護膜５をマスクとしてコンタクト層６及び動作層４のエ
ッチングを行う。
Ｅ法を適用することに依り、レジスト膜及びチャネル保
護膜５をマスクとしてコンタクト層６及び動作層４のエ
ッチングを行う。
【００３８】４−（５） レジスト剥離液中に浸漬してレジスト膜の除去を行う。 ４−（６） この後、図示されていないが、通常の手段を採って、Ｉ
ＴＯ（ｉｎｄｉｕｍｔｉｎ ｏｘｉｄｅ）膜などの透明
導電膜からなる画素電極などを形成して液晶表示装置を
完成させる。
ＴＯ（ｉｎｄｉｕｍｔｉｎ ｏｘｉｄｅ）膜などの透明
導電膜からなる画素電極などを形成して液晶表示装置を
完成させる。
【００３９】本発明は、前記説明した実施例に限られる
ことなく、他に多くの改変を実現することができる。
ことなく、他に多くの改変を実現することができる。
【００４０】例えば、前記実施例では、ｎ+ −ａ−Ｓｉ
コンタクト層６を形成するのに、不純物を含有したＳｉ
をターゲットにしてスパッタリングを行ったが、これ
は、例えば、Ｓｉをターゲットとすると共にホスフィン
（ＰＨ3 ）又はジボラン（Ｂ2Ｈ6 ）又はアルシン（Ａ
ｓＨ3 ）などの不純物ソース・ガスを供給してリアクテ
ィブ・スパッタリングを行っても良い。
コンタクト層６を形成するのに、不純物を含有したＳｉ
をターゲットにしてスパッタリングを行ったが、これ
は、例えば、Ｓｉをターゲットとすると共にホスフィン
（ＰＨ3 ）又はジボラン（Ｂ2Ｈ6 ）又はアルシン（Ａ
ｓＨ3 ）などの不純物ソース・ガスを供給してリアクテ
ィブ・スパッタリングを行っても良い。
【００４１】
【発明の効果】本発明に依る液晶表示装置の製造方法に
於いては、透明絶縁性基板上にゲート・バス・ライン及
びゲート電極を形成し、全面にゲート絶縁膜及びアモル
ファス・シリコン動作層及びチャネル保護膜を形成し、
チャネル保護膜のパターニングを行ってチャネル保護を
行うのに必要な部分にのみ残し、スパッタリング法を適
用することに依ってアモルファス・シリコン・コンタク
ト層及び電極材料層を形成し、電極材料層及びコンタク
ト層をパターニングしてソース電極及びドレイン・バス
・ライン及びドレイン電極を形成する。
於いては、透明絶縁性基板上にゲート・バス・ライン及
びゲート電極を形成し、全面にゲート絶縁膜及びアモル
ファス・シリコン動作層及びチャネル保護膜を形成し、
チャネル保護膜のパターニングを行ってチャネル保護を
行うのに必要な部分にのみ残し、スパッタリング法を適
用することに依ってアモルファス・シリコン・コンタク
ト層及び電極材料層を形成し、電極材料層及びコンタク
ト層をパターニングしてソース電極及びドレイン・バス
・ライン及びドレイン電極を形成する。
【００４２】前記構成を採ることに依り、ａ−Ｓｉ動作
層の表面をフッ化水素酸などで処理する必要はないの
で、その上にｎ+ −ａ−Ｓｉコンタクト層を成膜した際
のコンタクトが水残りで阻害されてキャリヤ移動度が低
下したり、或いは、ａ−Ｓｉ動作層とｎ+ −ａ−Ｓｉコ
ンタクト層との剥離が生じたりすることはない。
層の表面をフッ化水素酸などで処理する必要はないの
で、その上にｎ+ −ａ−Ｓｉコンタクト層を成膜した際
のコンタクトが水残りで阻害されてキャリヤ移動度が低
下したり、或いは、ａ−Ｓｉ動作層とｎ+ −ａ−Ｓｉコ
ンタクト層との剥離が生じたりすることはない。
【図１】本発明一実施例を解説する為の工程要所に於け
る液晶表示装置の要部切断側面図である。
る液晶表示装置の要部切断側面図である。
【図２】本発明一実施例を解説する為の工程要所に於け
る液晶表示装置の要部切断側面図である。
る液晶表示装置の要部切断側面図である。
【図３】本発明一実施例を解説する為の工程要所に於け
る液晶表示装置の要部切断側面図である。
る液晶表示装置の要部切断側面図である。
【図４】本発明一実施例を解説する為の工程要所に於け
る液晶表示装置の要部切断側面図である。
る液晶表示装置の要部切断側面図である。
【図５】水残りの発生について説明する為の液晶表示パ
ネルを表す要部切断側面図である。
ネルを表す要部切断側面図である。
１ ガラス基板 ２ Ｃｒからなるゲート電極 ３ ＳｉＮからなるゲート絶縁膜 ４ ａ−Ｓｉからなる動作層 ５ ＳｉＮからなるチャネル保護膜 ６ ｎ+ −ａ−Ｓｉからなるコンタクト層 ７Ｓ Ｃｒからなるソース電極 ７Ｂ Ｃｒからなるドレイン・バス・ライン ７Ｄ Ｃｒからなるドレイン電極 １０ 水残りに起因して生成されたＳｉＯ2 膜
Claims (2)
- 【請求項１】透明絶縁性基板上にゲート・バス・ライン
及びゲート・バス・ラインに連なるゲート電極を形成す
る工程と、 次いで、全面にゲート絶縁膜及びアモルファス・シリコ
ン動作層及びチャネル保護膜を形成する工程と、 次いで、前記チャネル保護膜のパターニングを行ってチ
ャネル保護を行うのに必要な部分にのみ残す工程と、 次いで、スパッタリング法を適用することに依ってアモ
ルファス・シリコン・コンタクト層及び電極材料層を形
成する工程と、 次いで、電極材料層及びコンタクト層をパターニングし
てソース電極及びドレイン・バス・ライン及びドレイン
・バス・ラインに連なるドレイン電極を形成する工程と
が含まれてなることを特徴とする液晶表示装置の製造方
法。 - 【請求項２】アモルファス・シリコン・コンタクト層を
形成する際にリアクティブ・スパッタリング法を適用す
ることを特徴とする請求項１記載の液晶表示装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1418694A JPH07218931A (ja) | 1994-02-08 | 1994-02-08 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1418694A JPH07218931A (ja) | 1994-02-08 | 1994-02-08 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07218931A true JPH07218931A (ja) | 1995-08-18 |
Family
ID=11854102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1418694A Withdrawn JPH07218931A (ja) | 1994-02-08 | 1994-02-08 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07218931A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7947539B2 (en) | 2006-04-24 | 2011-05-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a display device and a method of manufacturing the same |
-
1994
- 1994-02-08 JP JP1418694A patent/JPH07218931A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7947539B2 (en) | 2006-04-24 | 2011-05-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a display device and a method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4458563B2 (ja) | 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法 | |
| JP5079392B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法 | |
| CN104102059B (zh) | Tft阵列基板及其制造方法 | |
| TW449929B (en) | Structure and manufacturing method of amorphous-silicon thin film transistor array | |
| US4684435A (en) | Method of manufacturing thin film transistor | |
| JPH0815218B2 (ja) | 半導体装置の製造方法 | |
| JPH05323373A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH10335452A (ja) | コンタクトホールの形成方法 | |
| JPH10209458A (ja) | 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法 | |
| JPH01144682A (ja) | 薄膜トランジスタの製造方法 | |
| KR20010014933A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US6335781B2 (en) | Method for manufacturing an LCD in which a photoresist layer is at least 1.2 times thicker than the passivation layer | |
| JPH0836192A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JPH07218931A (ja) | 液晶表示装置の製造方法 | |
| JPS6014474A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0738111A (ja) | 薄膜トランジスタの形成方法 | |
| KR101599280B1 (ko) | 어레이 기판의 제조방법 | |
| JP4248987B2 (ja) | アレイ基板の製造方法 | |
| US7625823B1 (en) | Method of patterning a metal layer in a semiconductor device | |
| JPS6315472A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63197377A (ja) | 非晶質シリコン薄膜トランジスタの製造方法 | |
| US5523187A (en) | Method for the fabrication of liquid crystal display device | |
| JPH02199842A (ja) | 薄膜電界効果型トランジスタ素子の製造方法 | |
| JPH09129590A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05251701A (ja) | 薄膜トランジスタの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |