CN102983152A - 具有氧化物薄膜晶体管的平板显示器件及其制造方法 - Google Patents

具有氧化物薄膜晶体管的平板显示器件及其制造方法 Download PDF

Info

Publication number
CN102983152A
CN102983152A CN2012103032147A CN201210303214A CN102983152A CN 102983152 A CN102983152 A CN 102983152A CN 2012103032147 A CN2012103032147 A CN 2012103032147A CN 201210303214 A CN201210303214 A CN 201210303214A CN 102983152 A CN102983152 A CN 102983152A
Authority
CN
China
Prior art keywords
substrate
layer
electrode
data wire
contact zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103032147A
Other languages
English (en)
Other versions
CN102983152B (zh
Inventor
蔡志恩
安贞恩
李泰根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102983152A publication Critical patent/CN102983152A/zh
Application granted granted Critical
Publication of CN102983152B publication Critical patent/CN102983152B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种具有氧化物薄膜晶体管的平板显示器件及其制造方法,其适合于通过当在薄膜晶体管区中形成蚀刻停止层时在焊盘接触区中的数据线下方形成辅助蚀刻停止层，来防止在形成接触孔时在数据线区中产生针孔故障。

Description

具有氧化物薄膜晶体管的平板显示器件及其制造方法
相关申请的交叉引用
本申请要求2011年9月2日提交的韩国专利申请No.10-2011-0089280的优先权，在此通过参考将其整体并入本文。
技术领域
本公开涉及到具有氧化物薄膜晶体管的平板显示器件及其制造方法。
背景技术
用于在屏幕上显示各种信息的图像显示器件是信息和通信时代的核心技术中的一种。这种图像显示器件已经发展得更薄、更轻和更便携，且具有高性能。实际上，平板显示器件由于其减少的重量和体积而于显示器领域中引人瞩目，而重量和体积是阴极射线管（CRT）非常公知的缺陷。平板显示器件包括OLED（有机发光显示）器件，其通过控制有机发光层的发光量显示图像。
OLED器件是在电极之间采用薄发光层的自发光显示器件。这样，OLED器件可更薄，像纸一样。这种OLED器件通过使光发出穿过封装基板来显示图像。封装基板包括多个像素，多个像素设置成矩阵形状且每一个都配置有3个颜色（即红、绿和蓝）的子像素、单元驱动阵列和有机发光阵列。
为了实现各种颜色，OLED器件采用被配置成分别发出红、绿和蓝光的有机发光层。有机发光层插入到两个电极之间且用于形成有机发光二极管。
OLED器件需要能更快速驱动的薄膜晶体管。为此，OLED器件使用诸如IGZO（氧化铟镓锌）膜的氧化物膜代替非晶硅膜a-Si。
图1是示意性示出根据现有技术的平板显示器件的截面图。
如图1中所示，平板显示器件包括配置有多个限定的像素部分并用于显示图像的像素区15和设置在像素区15的外围区域中的数据驱动器12。栅极驱动器包括在数据驱动器12中或者形成在像素区15的另一外围区域中。
在像素区15内的像素部分由彼此交叉的栅极线和数据线限定。而且，每个像素部分都包括以连接到栅极线和数据线的方式形成的薄膜晶体管。
多个焊盘形成在其中设置了数据驱动器12的驱动器区域。多个焊盘用于将信号提供给栅极线和数据线。焊盘连接到多条链接线（link lines）。这样，多条链接线连接到自像素区15延伸的栅极线和数据线。
特别是，当形成与低阻布线对应的栅极线时，在基板上同时形成多条链接线。由于数据线被设置在栅极线上方，在数据线和栅极线之间具有绝缘层，因此数据线和链接线借助于连接电极在焊盘接触区彼此连接。
图2是包括照片的数据表，该照片示出在根据现有技术的平板显示器件的焊盘接触区中产生的针孔（pin hole）故障。图3是示出沿着图2中的线X-X’取得的像素区内的TFT区和焊盘接触区的截面图。
参考图2和3，形成在像素区中的薄膜晶体管配置有栅极101、有源层和源/漏极107a和107b。栅极101形成在基板100上。有源层包括形成在栅极101上方的沟道层104和欧姆接触层105，有源层和栅极101间具有栅极绝缘膜102。
而且，形成在像素区内的薄膜晶体管的漏极107b经由形成在钝化层109中的接触孔连接到像素电极110。
同时，在焊盘接触区内的数据线160通过连接电极170连接到形成在像素区15外部的链接线150。如果第四掩模工序使用衍射掩模和半色调掩模中的一个，则欧姆接触层图案105a和沟道层图案104a保留在数据线160下方。
但是，如从图2和3中可见，栅极绝缘膜102和钝化层109叠置在形成于基板100上的链接线150上，而在数据线160上仅形成钝化层109。这样，用于形成接触孔的蚀刻深度彼此不同。
因此，由于过蚀刻，在仅覆盖有钝化层109的数据线160中会产生针孔故障。更特别地，必须蚀刻栅极绝缘膜102和钝化层109以在形成在基板100上的链接线150中形成接触孔。另一方面，当在仅覆盖有钝化层109的数据线160中形成另一接触孔时，由于也蚀刻了在数据线160下方的栅极绝缘膜102，，会以所述另一接触孔穿过数据线160的方式产生针孔故障。
这种针孔故障破坏了数据线160和栅极绝缘膜102。由于此，会产生各种故障，包括形成在接触孔区中的金属膜的断开。
发明内容
因此，本实施例涉及到平板显示器件及其制造方法，其基本上避免了由于现有技术的限制和缺陷导致的一个或者多个问题。
本实施例的目的是提供一种具有氧化物薄膜晶体管的平板显示器件及其制造方法，其适合于通过当在薄膜晶体管区中形成蚀刻停止层时在焊盘接触区中的数据线下方形成辅助蚀刻停止层，来防止在形成接触孔时在数据线区中产生针孔故障。
本实施例的另一目的是提供一种具有氧化物薄膜晶体管的平板显示器件及其制造方法，其适合于在不需使用其他掩模工序的情况下，防止在接触孔形成区中产生针孔故障。
在以下的说明中列出了本实施例的其他特征和优势，且根据该说明其一部分是显而易见的，或者可通过实践实施例获知。通过在所撰写的说明书和权利要求以及附图中特别指出的结构，可认识并实现本实施例的优势。
为了解决上述问题，根据本实施例一个总体方面的一种制造具有氧化物薄膜晶体管的平板显示器件的方法包括：制备限定为像素区和焊盘接触区的基板；在基板的像素区和焊盘接触区中形成栅极和链接线；在提供有栅极的基板上顺序形成栅极绝缘膜和第一透明导电材料膜，和对第一透明导电材料膜执行第一掩模工序，以在像素区内形成像素电极；在提供有像素电极的基板上形成氧化物层，和对氧化物层执行第二掩模工序，以在与栅极相对的栅极绝缘膜上形成沟道层；在提供有沟道层的基板上形成绝缘层，和对绝缘层执行第三掩模工序，以形成设置在沟道层上的蚀刻停止层和设置在将被数据线占据的焊盘接触区上的辅助蚀刻停止层；在于基板上形成蚀刻停止层之后，在基板的整个表面上形成金属膜，和对金属膜执行第四掩模工序，以形成源极和漏极以及数据线，数据线的一端与焊盘接触区内的辅助蚀刻停止层交叠；在提供有源极和漏极的基板上形成钝化层，并执行接触孔的形成工艺，以暴露链接线和与辅助蚀刻停止层相对的数据线；和在具有接触孔的基板上形成第二透明导电材料膜，并执行第五掩模工序，以形成设置在像素区内的公共电极和设置在焊盘接触区内并连接数据线和链接线的连接电极。
根据本实施例的一个总体方面的一种制造具有氧化物薄膜晶体管的平板显示器件的方法包括：制备限定为像素区和焊盘接触区的基板；在基板的像素区和焊盘接触区中形成栅极和链接线；在提供有栅极的基板上顺序形成栅极绝缘膜和氧化物层，和对氧化物层执行第一掩模工序，以在与栅极相对的栅极绝缘膜上形成沟道层；在提供有沟道层的基板上形成绝缘层，和对绝缘层执行第二掩模工序，以形成设置在沟道层上的蚀刻停止层和设置在将被数据线占据的焊盘接触区上的辅助蚀刻停止层；在于基板上形成蚀刻停止层之后，在基板的整个表面上形成金属膜，和对金属膜执行第三掩模工序，以形成源极和漏极以及数据线，数据线的一端与焊盘接触区内的辅助蚀刻停止层交叠；在提供有源极和漏极的基板上顺序形成第一钝化层和第一透明导电材料膜，和对该第一透明导电材料膜执行第四掩模工序，以在像素区内的第一钝化层上形成公共电极；在提供有公共电极的基板上形成第二钝化层，和执行接触孔的形成工艺，以在漏极、链接线和与辅助蚀刻停止层相对的数据线上方形成接触孔；和在具有接触孔的基板上形成第二透明导电材料膜，和执行第五掩模工序，以形成设置在与像素区内的公共电极相对的第二钝化层上的像素电极和设置在焊盘接触区内并连接数据线和链接线的连接电极。
根据本实施例一个总体方面的具有氧化物薄膜晶体管的平板显示器件包括：限定为像素区和焊盘接触区的基板；设置在像素区上并配置成包括栅极、栅极绝缘膜、由氧化物形成的沟道以及源极和漏极的薄膜晶体管；设置在基板的像素区内并电连接到薄膜晶体管的漏极的像素电极；设置在与像素电极相对的钝化层上的公共电极；设置在基板的焊盘接触区内的链接线；延伸到焊盘接触区与链接线相邻并设置在栅极绝缘膜上的数据线；配置成电连接链接线和数据线的连接电极；以及设置在与连接电极接触的数据线下方的辅助蚀刻停止层。
一旦阅读了下文的附图以及具体描述，其他的系统、方法、特征和优势将会或者将变得对本领域技术人员显而易见。意欲所有这种其他的系统、方法、特征和优势包括在说明书中，在本公开的范围内，并且受下文权利要求的保护。该部分中所有内容都不作为对权利要求的限制。以下将结合实施例讨论其他的方面和优势。将理解，本公开前面的一般描述和下文的具体描述都是示意性和说明性的且意欲提供如所要求保护的本公开的进一步解释。
附图说明
本文包括附图以提供实施例的进一步理解且其结合到本文中并构成本申请的一部分，附图示出了本公开的实施例并与文字描述一起用于解释本公开。在附图中：
图1是示意性示出根据现有技术的平板显示器件的截面图；
图2是包括照片的数据表，该照片示出在根据现有技术的平板显示器件的焊盘接触区中产生的针孔故障；
图3是示出沿着图2中的线X-X’取得的像素区和焊盘接触区内的TFT区的截面图；
图4是示出根据本公开第一实施例的平板显示器件的像素区和焊盘接触区的平面图；
图5A至5G是说明平板显示器件的制造方法且沿着图4中的线I-I’和II-II’取得的截面图；
图6是示出根据本公开第二实施例的平板显示器件的像素区和焊盘接触区的平面图；
图7A至7G是说明平板显示器件的制造方法且沿着图6中的线III-III’和IV-IV’取得的截面图；和
图8是示出根据本公开第一和第二实施例的平板显示器件的焊盘接触区的平面图。
具体实施方式
现在将具体参考本公开的实施例，在附图中说明了其实例。提供下文引入的这些实施例作为实例以将其精神传达给本领域技术人员。因此，这些实施例可能体现为不同形式，因此其不限于本文描述的这些实施例。在附图中，放大了器件的尺寸、厚度等以便于解释。只要可能，在包括附图的全部公开内容中使用相同参考数字表示相同或者相似部件。
图4是示出根据本公开第一实施例的平板显示器件的像素区和焊盘接触区的平面图。
如图4中所示，根据本公开第一实施例的平板显示器件包括被设置成彼此交叉的栅极线和数据线211和213。像素区由彼此交叉的栅极线和数据线211和213限定。彼此交叠的像素电极209和公共电极225设置在像素区内。
而且，薄膜晶体管TFT被设置在栅极线和数据线211和213的交叉处。
数据线213延伸到焊盘区。借助于穿过第一和第二接触孔C1和C2的连接电极235，数据线213的一端连接到链接线250，所述链接线250形成为与焊盘251结合的单体（single body）。
在该实施例中，辅助蚀刻停止层280形成在与第一接触孔C1相对的数据线213下方。辅助蚀刻停止层280防止由于在形成第一和第二接触孔C1和C2时形成蚀刻深度差导致的在数据线213一端内的第一接触孔区中产生针孔故障。
公共电极209由透明导电材料形成并形成在像素区内的钝化层上。尽管图中没有清楚示出，但该实施例强制公共布线形成在栅极线和数据线211和213上方，与公共电极209结合成单体。
图5A至5G是说明平板显示器件的制造方法和沿着图4的线I-I’和II-II’取得的截面图。
参考图5A至5G，通过在限定了像素区和焊盘接触区的基板200的整个表面上形成栅极金属膜，和对栅极金属膜执行第一掩模工序，在基板200上的像素区内形成栅极201。同时，可在焊盘接触区中形成连接到数据驱动器的链接线250、与链接线250结合成单体的焊盘、和栅极线。
栅极金属膜可由低阻的不透明导电材料形成。作为低阻的不透明导电材料的实例，可采用选自包括铝Al、铝合金、钨W、铜Cu、镍Ni、铬Cr、钼Mo、钛Ti、铂Pt、钽Ta等的组的一种材料。替换地，栅极金属膜可形成为其中叠置了至少一透明导电材料膜和至少一不透明导电材料膜的多层结构。这种情况下，作为透明导电材料的实例，可采用氧化铟锡ITO、氧化铟锌IZO或其他材料。
当在基板200上形成了上述栅极201时，形成栅极绝缘膜202。栅极绝缘膜202可形成为氧化硅SiOx的单层。替换地，可通过连续沉积氮化硅SiNx和氧化硅SiOx形成栅极绝缘膜202。
之后，在像素区中形成像素电极209。可通过在上述基板200的整个表面上形成透明导电材料层和对透明导电材料层执行第二掩模工序来制备像素电极209。透明导电材料层可由氧化铟锡ITO、氧化铟锌锡IZTO或其他材料中的一种形成。
在如上所述在基板200上形成像素电极209之后，如图5C中所示，在与栅极201相对的栅极绝缘膜202上形成沟道层214。可通过在基板200上形成氧化物层和对氧化物层执行第三掩模工序来提供沟道层214。
氧化物层可由非晶氧化物形成，其包括铟In、锌Zn、镓Ga、铪Hf等中的至少一种。例如，当经由溅射工艺形成Ga-In-Zn-O的氧化物半导体时，可使用各自由In2O3、Ga2O3和ZnO形成的多个靶或者由Ga-In-Zn氧化物形成的单个靶。替换地，当经由溅射工艺形成Hf-In-Zn-O的氧化物半导体时，可使用各自由HfO2、In2O3和ZnO形成的多个靶或者由Hf-In-Zn氧化物形成的单个靶。
如图5D和5E中所示，当沟道层214形成在基板100上时，在沟道层214上形成蚀刻停止层230。可通过在具有沟道层214的基板200的整个表面上形成绝缘层和对绝缘层执行第四掩模工序来提供蚀刻停止层230。同时，辅助蚀刻停止层280也形成在数据线一端的下方，即与链接线250相邻的数据线端部区，稍后该数据线将形成在焊盘接触区内。如图4中所示，辅助蚀刻停止层280形成在与数据线213一端内的第一接触孔区相对的栅极绝缘膜202上。
如图5E中所示，当蚀刻停止层230形成在基板200上时，在沟道层214的两端形成源极217a和漏极217b。据此，完成了薄膜晶体管。可通过在提供有蚀刻停止层230的基板200的整个表面上形成源/漏极金属膜，和对源/漏极金属膜执行第五掩模工序，来提供源极和漏极217a和217b。此时，在像素区内形成与栅极线211交叉的数据线213。更特别地，以延伸到焊盘接触区的方式形成电连接到源极217a的数据线213。
源/漏极金属膜可由低阻的不透明导电材料形成。作为低阻的不透明导电材料的实例，可采用选自包括铝Al、铝合金、钨W、铜Cu、镍Ni、铬Cr、钼Mo、钛Ti、铂Pt、钽Ta等的组的一种材料。替换地，源/漏极金属膜可形成为其中叠置了至少一透明导电材料膜和至少一不透明导电材料膜的多层结构。这种情况下，作为透明导电材料的实例，可采用氧化铟锡ITO、氧化铟锌IZO或其他材料。
在源极和漏极217a和217b形成在基板200上之后，如图5F中所示，在上述基板200的整个表面上形成钝化层219。随后，可对钝化层219执行使用掩模工序的接触孔形成工艺。
本公开的第一实施例强制像素电极209形成在公共电极下方并与漏极217b接触。这样，不必形成用于暴露漏极217b的接触孔。
通过接触孔形成工艺，第一接触孔C1形成在与焊盘接触区内的辅助蚀刻停止层280相对的数据线213上方，并且第二接触孔C2形成在焊盘接触区内的链接线250上。第一和第二接触孔C1和C2用于连接数据线213和链接线250。
第一和第二接触孔C1和C2的蚀刻深度彼此不同。这是因为栅极绝缘膜202和钝化层219叠置在链接线250上，但是仅有钝化层219形成在数据线213上。
这样，在形成第一接触孔C1期间，必定会物理蚀刻数据线213。但是，形成在数据线213下方的辅助蚀刻停止层防止了允许蚀刻栅极绝缘膜202的过蚀刻。
因此，本公开的第一实施例能在不需采用其他掩模工序的情况下，防止在焊盘接触区中产生针孔故障。
当形成了上述的第一和第二接触孔C1和C2时，如图5G中所示，形成设置在像素区内的像素电极209上方的缝隙状公共电极225和覆盖栅极线和数据线211和213的公共线221。公共线221形成为与公共电极225结合的单体。可通过在上述基板200的整个表面上形成透明导电材料膜和执行第六掩模工序，来提供公共电极225和公共线221。
而且，用于电连接数据线213和链接线250的连接电极235形成在焊盘接触区内。换句话说，数据线213和链接线250通过连接电极235彼此电连接，连接电极的两个端部分别穿过第一和第二接触孔C1和C2。
本公开的第一实施例允许当在薄膜晶体管区内形成蚀刻停止层时在焊盘接触区内的数据线下方形成辅助蚀刻停止层。据此，在形成接触孔时能防止在数据线区域中产生针孔故障。
而且，本公开的第一实施例能在不需使用其他掩模工序的情况下，防止在接触孔形成区中产生针孔故障。
图6是示出根据本公开第二实施例的平板显示器件的像素区和焊盘接触区的平面图。
如图6中所示，根据本公开第二实施例的平板显示器件包括设置成彼此交叉的栅极线和数据线311和313。通过彼此交叉的栅极线和数据线311和313限定像素区。彼此交叠的像素电极309和公共电极325设置在像素区内。
而且，薄膜晶体管TFT设置在栅极线和数据线311和313的交叉处。
数据线313延伸到焊盘区。借助于穿过第四和第五接触孔C4和C5的连接电极335，数据线313的一端连接到链接线350，所述链接线350形成为与焊盘351结合的单体。
在该实施例中，辅助蚀刻停止层380形成在与第四接触孔C4相对的数据线313下方。辅助蚀刻停止层380防止了由于形成第四和第五接触孔C4和C5时的蚀刻深度差导致的在数据线313一端内的第四接触孔区中产生针孔故障。
尽管图中没有清楚示出，但是与第一实施例不同，第二实施例强制公共电极325形成在缝隙状像素电极309下方。与公共电极325结合成单体的公共线321形成在数据线313上，其间具有第二钝化层（图7F中所示）。换句话说，与公共电极325结合成单体的公共线321以覆盖栅极线和数据线311和313的方式设置在像素电极309下方。
图7A至7G是说明平板显示器件的制造方法和沿着图6中的线III-III’和IV-IV’取得的截面图。
参考图7A至7G，通过在限定了像素区和焊盘接触区的基板300的整个表面上形成栅极金属膜，和对栅极金属膜执行第一掩模工序，在基板300的像素区中形成栅极301。同时，可在焊盘接触区中形成连接到数据驱动器的链接线350、与链接线350结合成单体的焊盘、和栅极线。
栅极金属膜可由低阻的不透明导电材料形成。作为低阻的不透明导电材料的实例，可采用选自包括铝Al、铝合金、钨W、铜Cu、镍Ni、铬Cr、钼Mo、钛Ti、铂Pt、钽Ta等的组的一种材料。替换地，栅极金属膜可形成为其中叠置了至少一透明导电材料膜和至少一不透明导电材料膜的多层结构。这种情况下，作为透明导电材料的实例，可采用氧化铟锡ITO、氧化铟锌IZO或其他材料。
当上述栅极301形成在基板300上时，形成栅极绝缘膜302。栅极绝缘膜302可形成为氧化硅SiOx的单层。替换地，可通过连续沉积氮化硅SiNx和氧化硅SiOx来形成栅极绝缘膜302。
当上述栅极绝缘膜302形成在基板300上时，形成沟道层314。如图7B中所示，在与栅极301相对的栅极绝缘膜302上形成沟道层314。可通过在具有栅极绝缘膜302的基板300上形成氧化物层和对氧化物层执行第二掩模工序来提供沟道层314。
氧化物层可由非晶氧化物形成，其包括铟In、锌Zn、镓Ga、铪Hf等中的至少一种。例如，当经由溅射工艺形成Ga-In-Zn-O的氧化物半导体时，可使用各自由In2O3、Ga2O3和ZnO形成的多个靶或者由Ga-In-Zn氧化物形成的单个靶。替换地，当经由溅射工艺形成Hf-In-Zn-O的氧化物半导体时，可使用各自由HfO2、In2O3和ZnO形成的多个靶或者由Hf-In-Zn氧化物形成的单个靶。
在如上所述于基板300上形成沟道层314之后，如图7C中所示，在沟道层314上形成蚀刻停止层330。通过在具有沟道层314的基板300的整个表面上形成绝缘层和对绝缘层执行第三掩模工序来提供蚀刻停止层330。同时，也在焊盘接触区中形成辅助蚀刻停止层380，其中在形成用于连接数据线和链接线350的接触孔之前形成数据线。
当在基板300上形成了上述蚀刻停止层330时，如图7D中所示，可在沟道层314的两端形成源极317a和漏极317b。据此，完成了薄膜晶体管。可通过在具有蚀刻停止层330的基板300的整个表面上形成源/漏极金属膜，和对源/漏极金属膜执行第四掩模工序，来提供源极和漏极317a和317b。此时，也在像素区内形成与栅极线311交叉的数据线313。更特别地，以延伸到焊盘接触区内的链接线350的相邻区域的方式形成电连接到源极317a的数据线313。
源/漏极金属膜可由低阻的不透明导电材料形成。作为低阻的不透明导电材料的实例，可采用选自包括铝Al、铝合金、钨W、铜Cu、镍Ni、铬Cr、钼Mo、钛Ti、铂Pt、钽Ta等的组的一种材料。替换地，源/漏极金属膜可形成为其中叠置了至少一透明导电材料膜和至少一不透明导电材料膜的多层结构。这种情况下，作为透明导电材料的实例，可采用氧化铟锡ITO、氧化铟锌IZO或其他材料。
在源极和漏极317a和317b形成在基板300上之后，如图7E中所示，将第一钝化层319形成在上述基板300的整个表面上。随后，在像素区内的第一钝化层319上形成公共电极325。通过在第一钝化层的整个表面上形成包括透明导电材料的金属膜，和对金属膜执行第五掩模工序，来提供公共电极325。而且，在第一钝化层319上形成与栅极线和数据线311和313面对的公共线321，公共线321与公共电极325结合成单体。
之后，如图7F中所示，在上述基板300的整个表面上形成第二钝化层329。随后，执行接触孔形成工艺以形成第三至第五接触孔C3至C5。第三接触孔C3形成在与漏极317b对应的区域中。第四接触孔C4形成在覆盖有数据线313的辅助蚀刻停止层380上方。第五接触孔C5形成在链接线350上方。第四和第五接触孔C4和C5用于连接数据线313和链接线350。
第四和第五接触孔C4和C5的蚀刻深度彼此不同。这是因为栅极绝缘膜302以及第一和第二钝化层319和329叠置在链接线350上，但是只有第一和第二钝化层319和329形成在数据线313上。
这样，在形成第四接触孔C4期间，必定会物理蚀刻数据线313。但是，形成在数据线313下方的辅助蚀刻停止层380防止了允许蚀刻栅极绝缘膜302的过蚀刻。
因此，本公开的第二实施例能在不需采用其他掩模工序的情况下，防止在焊盘接触区中产生针孔故障。
当形成了上述的第三至第五接触孔C3至C5时，如图7G中所示，在像素区内的公共电极325上方形成缝隙状像素电极309。可通过在上述基板300的整个表面上形成透明导电材料膜和对透明导电材料膜执行第六掩模工序来提供像素电极309。
而且，当形成像素电极309时，在焊盘接触区内形成用于电连接数据线313和链接线350的连接电极335。换句话说，数据线313和链接线350通过连接电极335彼此电连接，连接电极335的两端分别穿过第四和第五接触孔C4和C5。
本公开的第二实施例允许当在薄膜晶体管区域内形成蚀刻停止层时，在焊盘接触区内的数据线下方形成辅助蚀刻停止层。据此，能在形成接触孔时防止在数据线区域内产生针孔故障。
而且，本公开的第二实施例能在不需采用其他掩模工序的情况下，防止在焊盘接触区中产生针孔故障。
图8是示出根据本公开第一和第二实施例的平板显示器件的焊盘接触区的平面图。如图8中所示，在像素区外部，设置形成在基板上的焊盘链接线PL和形成在栅极绝缘膜上的数据线DL。
焊盘链接线PL和数据线DL借助于连接电极CE彼此连接。连接电极CE经由形成在焊盘链接线PL和数据线DL上方的接触孔连接到焊盘链接线PL和数据线DL。用于防止由于过蚀刻导致的针孔故障的辅助蚀刻停止层AES以与数据线DL的接触孔交叠的方式形成在数据线DL下方。
以这种方式，本公开的实施例能在不需使用其他掩模工序的情况下，防止产生由接触孔导致的针孔故障和连接缺陷。
尽管仅参考上述实施例有限地解释了本公开，但是本领域技术人员应当理解，本公开不限于这些实施例，而且可以是不超出本公开精神的各种变化或修改。因此，本公开的范围仅通过所附的权利要求及其等价物确定。

Claims (16)

1.一种制造具有氧化物薄膜晶体管的平板显示器件的方法，该方法包括：
制备限定为像素区和焊盘接触区的基板；
在基板的像素区和焊盘接触区中形成栅极和链接线；
在提供有栅极的基板上顺序形成栅极绝缘膜和第一透明导电材料膜，和对第一透明导电材料膜执行第一掩模工序，以在像素区内形成像素电极；
在提供有像素电极的基板上形成氧化物层，和对氧化物层执行第二掩模工序，以在与栅极相对的栅极绝缘膜上形成沟道层；
在提供有沟道层的基板上形成绝缘层，和对绝缘层执行第三掩模工序，以形成设置在沟道层上的蚀刻停止层和设置在将被数据线占据的焊盘接触区上的辅助蚀刻停止层；
在于基板上形成蚀刻停止层之后，在基板的整个表面上形成金属膜，和对金属膜执行第四掩模工序，以形成源极和漏极以及数据线，数据线的一端与焊盘接触区内的辅助蚀刻停止层交叠；
在提供有源极和漏极的基板上形成钝化层，和执行接触孔的形成工艺，以暴露出链接线和与辅助蚀刻停止层相对的数据线；和
在具有接触孔的基板上形成第二透明导电材料膜，和执行第五掩模工序，以形成设置在像素区内的公共电极和设置在焊盘接触区内并连接数据线和链接线的公共电极。
2.如权利要求1所述的方法，其中所述栅极由诸如铝Al、铝合金、钨W、铜Cu、镍Ni、铬Cr、钼Mo、钛Ti、铂Pt和钽Ta的不透明导电材料中的一种形成。
3.如权利要求1所述的方法，其中所述像素电极由氧化铟锡ITO和氧化铟锌IZO中的一种形成。
4.如权利要求1所述的方法，其中所述像素电极与所述漏极直接接触。
5.如权利要求1所述的方法，其中所述辅助蚀刻停止层防止当在钝化层中形成接触孔时，过蚀刻设置在数据线下方的栅极绝缘膜。
6.如权利要求1所述的方法，其中所述氧化物层由诸如IGZO（氧化铟镓锌）的材料形成。
7.一种制造具有氧化物薄膜晶体管的平板显示器件的方法，该方法包括：
制备限定为像素区和焊盘接触区的基板；
在基板的像素区和焊盘接触区中形成栅极和链接线；
在提供有栅极的基板上顺序形成栅极绝缘膜和氧化物层，和对氧化物层执行第一掩模工序，以在与栅极相对的栅极绝缘膜上形成沟道层；
在提供有沟道层的基板上形成绝缘层，和对绝缘层执行第二掩模工序，以形成设置在沟道层上的蚀刻停止层和设置在将被数据线占据的焊盘接触区上的辅助蚀刻停止层；
在于基板上形成蚀刻停止层之后，在基板的整个表面上形成金属膜，和对金属膜执行第三掩模工序，以形成源极和漏极以及数据线，数据线的一端与焊盘接触区内的辅助蚀刻停止层交叠；
在提供有源极和漏极的基板上顺序形成第一钝化层和第一透明导电材料膜，和对第一透明导电材料膜执行第四掩模工序，以在像素区内的第一钝化层上形成公共电极；
在提供有公共电极的基板上形成第二钝化层，和执行接触孔的形成工艺，以在漏极、链接线和与辅助蚀刻停止层相对的数据线上方形成接触孔；和
在具有接触孔的基板上形成第二透明导电材料膜，和执行第五掩模工序，以形成设置在与像素区内的公共电极相对的第二钝化层上的像素电极和设置在焊盘接触区内并且连接数据线和链接线的连接电极。
8.如权利要求7所述的方法，其中所述栅极由诸如Al、铝合金、钨W、铜Cu、镍Ni、铬Cr、钼Mo、钛Ti、铂Pt和钽Ta的不透明导电材料中的一种形成。
9.如权利要求7所述的方法，其中所述像素电极由氧化铟锡ITO和氧化铟锌IZO中的一种形成。
10.如权利要求7所述的方法，其中所述像素电极经由形成在第一和第二钝化层中的接触孔与漏极接触。
11.如权利要求7所述的方法，其中所述辅助蚀刻停止层防止了当在钝化层中形成接触孔时，过蚀刻设置在数据线下方的栅极绝缘膜。
12.如权利要求7所述的方法，其中所述氧化物层由诸如IGZO（氧化铟镓锌）的材料形成。
13.一种具有氧化物薄膜晶体管的平板显示器件，包括：
限定为像素区和焊盘接触区的基板；
设置在像素区上并配置成包括栅极、栅极绝缘膜、由氧化物形成的沟道以及源极和漏极的薄膜晶体管；
设置在基板的像素区内且电连接到薄膜晶体管的漏极的像素电极；
设置在与像素电极相对的钝化层上的公共电极；
设置在基板的焊盘接触区内的链接线；
延伸到焊盘接触区与链接线相邻并设置在栅极绝缘膜上的数据线；
配置成电连接链接线和数据线的连接电极；和
设置在与连接电极接触的数据线下方的辅助蚀刻停止层。
14.如权利要求13所述的平板显示器件，其中所述像素电极与漏极直接接触。
15.如权利要求13所述的平板显示器件，其中所述像素电极经由形成在所述钝化层中的接触孔与漏极接触。
16.如权利要求13所述的平板显示器件，其中所述氧化物层由诸如IGZO（氧化铟镓锌）的材料形成。
CN201210303214.7A 2011-09-02 2012-08-23 具有氧化物薄膜晶体管的平板显示器件及其制造方法 Active CN102983152B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110089280A KR101841770B1 (ko) 2011-09-02 2011-09-02 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법
KR10-2011-0089280 2011-09-02

Publications (2)

Publication Number Publication Date
CN102983152A true CN102983152A (zh) 2013-03-20
CN102983152B CN102983152B (zh) 2015-06-10

Family

ID=47752421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210303214.7A Active CN102983152B (zh) 2011-09-02 2012-08-23 具有氧化物薄膜晶体管的平板显示器件及其制造方法

Country Status (3)

Country Link
US (1) US8853686B2 (zh)
KR (1) KR101841770B1 (zh)
CN (1) CN102983152B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN104617039A (zh) * 2015-01-27 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN107017268A (zh) * 2017-04-19 2017-08-04 京东方科技集团股份有限公司 Pin单元器件及其制备方法和指纹识别传感器及其制备方法
WO2017166833A1 (en) * 2016-03-29 2017-10-05 Boe Technology Group Co., Ltd. Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
WO2018000967A1 (zh) * 2016-06-29 2018-01-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
CN107634002A (zh) * 2017-09-26 2018-01-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102066020B1 (ko) * 2013-06-28 2020-01-14 엘지디스플레이 주식회사 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
EP2874187B1 (en) 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
KR102068596B1 (ko) * 2013-12-30 2020-01-21 엘지디스플레이 주식회사 유기전계발광표시장치 제조방법
KR101669060B1 (ko) * 2014-05-02 2016-11-10 엘지디스플레이 주식회사 표시장치 및 이를 제조하는 방법
KR102297760B1 (ko) * 2014-12-31 2021-09-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 액정표시장치
JP6587511B2 (ja) * 2015-11-06 2019-10-09 株式会社ジャパンディスプレイ 有機ｅｌ表示装置の製造方法
WO2017213180A1 (ja) * 2016-06-09 2017-12-14 シャープ株式会社 表示装置及びその製造方法
KR102413606B1 (ko) * 2017-12-29 2022-06-24 엘지디스플레이 주식회사 구동 회로 내장형 표시패널 및 이를 이용한 영상 표시장치
KR20200143565A (ko) * 2019-06-13 2020-12-24 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037646A1 (en) * 1996-07-26 2002-03-28 Ki-Hyun Lyu Liquid crystal display and method
CN1550857A (zh) * 2003-03-29 2004-12-01 Lg.������Lcd��ʽ���� 水平电场施加型液晶显示器及其制造方法
CN1573445A (zh) * 2003-06-20 2005-02-02 Lg.飞利浦Lcd有限公司 液晶显示器件及其制造方法
CN101064318A (zh) * 2006-04-24 2007-10-31 三星电子株式会社 用于显示设备的薄膜晶体管阵列面板及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101076426B1 (ko) * 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US20090201455A1 (en) * 2006-09-27 2009-08-13 Sharp Kabushiki Kaisha Active matrix substrate and liquid crystal display device provided with same
KR20080060861A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020037646A1 (en) * 1996-07-26 2002-03-28 Ki-Hyun Lyu Liquid crystal display and method
CN1550857A (zh) * 2003-03-29 2004-12-01 Lg.������Lcd��ʽ���� 水平电场施加型液晶显示器及其制造方法
CN1573445A (zh) * 2003-06-20 2005-02-02 Lg.飞利浦Lcd有限公司 液晶显示器件及其制造方法
CN101064318A (zh) * 2006-04-24 2007-10-31 三星电子株式会社 用于显示设备的薄膜晶体管阵列面板及其制造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325792A (zh) * 2013-05-23 2013-09-25 合肥京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN104617039A (zh) * 2015-01-27 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2017166833A1 (en) * 2016-03-29 2017-10-05 Boe Technology Group Co., Ltd. Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
WO2018000967A1 (zh) * 2016-06-29 2018-01-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
US10109653B2 (en) 2016-06-29 2018-10-23 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof and display device
CN107017268A (zh) * 2017-04-19 2017-08-04 京东方科技集团股份有限公司 Pin单元器件及其制备方法和指纹识别传感器及其制备方法
CN107017268B (zh) * 2017-04-19 2019-12-20 京东方科技集团股份有限公司 Pin单元器件及其制备方法和指纹识别传感器及其制备方法
CN107634002A (zh) * 2017-09-26 2018-01-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
US8853686B2 (en) 2014-10-07
US20130056726A1 (en) 2013-03-07
CN102983152B (zh) 2015-06-10
KR20130025764A (ko) 2013-03-12
KR101841770B1 (ko) 2018-03-26

Similar Documents

Publication Publication Date Title
CN102983152B (zh) 具有氧化物薄膜晶体管的平板显示器件及其制造方法
CN102983141B (zh) 具有氧化物薄膜晶体管的平板显示装置及其制造方法
US9362533B2 (en) Organic light emitting display device and method for manufacturing the same
CN103872061B (zh) 阵列基板及其制造方法
KR101106562B1 (ko) 어레이 기판 및 이의 제조방법
CN104393001B (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
TW201232629A (en) Flat panel display apparatus and method of manufacturing the same
KR101232736B1 (ko) 어레이 기판
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
EP3188243B1 (en) Organic light emitting display device and method of fabricating the same
WO2010150446A1 (ja) 薄膜トランジスタおよびその製造方法、アクティブマトリクス基板、表示パネル、ならびに表示装置
CN108351572A (zh) 阵列基板及其修复方法
TW201242032A (en) Thin-film transistor and organic light-emitting display device including the same
US10020324B2 (en) Display device
KR101931337B1 (ko) 삼중 금속층 게이트 요소를 갖는 박막 트랜지스터 기판 제조 방법
CN106298813A (zh) 一种显示基板及其制作方法、显示装置
KR101330376B1 (ko) 산화물 박막 트랜지스터 제조방법 및 이를 이용한 유기발광표시장치 제조방법
KR20130113234A (ko) 표시장치 및 그 제조방법
KR20110113042A (ko) 어레이 기판 및 이의 제조방법
KR20150062692A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
US20210328107A1 (en) Light emitting display device and manufacturing method thereof
KR20170015830A (ko) 투명표시장치 및 이의 제조방법
KR20110063022A (ko) 어레이 기판 및 이의 제조 방법
KR20120002785A (ko) 어레이 기판 및 이의 제조방법
KR20110137967A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant