KR101669060B1 - 표시장치 및 이를 제조하는 방법 - Google Patents

표시장치 및 이를 제조하는 방법 Download PDF

Info

Publication number
KR101669060B1
KR101669060B1 KR1020140053168A KR20140053168A KR101669060B1 KR 101669060 B1 KR101669060 B1 KR 101669060B1 KR 1020140053168 A KR1020140053168 A KR 1020140053168A KR 20140053168 A KR20140053168 A KR 20140053168A KR 101669060 B1 KR101669060 B1 KR 101669060B1
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
wiring
pad
oxide semiconductor
Prior art date
Application number
KR1020140053168A
Other languages
English (en)
Other versions
KR20150126436A (ko
Inventor
이영학
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140053168A priority Critical patent/KR101669060B1/ko
Priority to TW103124793A priority patent/TWI543684B/zh
Priority to US14/341,564 priority patent/US9000592B1/en
Priority to CN201410458799.9A priority patent/CN105023907B/zh
Priority to EP15162729.6A priority patent/EP2940519B1/en
Priority to EP16186107.5A priority patent/EP3121647B1/en
Publication of KR20150126436A publication Critical patent/KR20150126436A/ko
Application granted granted Critical
Publication of KR101669060B1 publication Critical patent/KR101669060B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 표시장치 및 이를 제조하는 방법에 관한 것으로 일 측면에서 본 발명은 기판 상에 형성되는 산화물 반도체층, 상기 산화물 반도체층과 일부 또는 전부가 중첩되며 상기 산화물 반도체층 상에 형성되는 하부절연층, 상기 하부절연층 상에 형성된 배선층, 상기 배선층 상에 형성되는 상부절연층, 및 상기 상부절연층에 형성된 컨택홀을 통하여 상기 배선층과 연결되도록 상기 상부절연층 상에 형성되는 패드전극을 포함하는 패드를 제공한다.

Description

표시장치 및 이를 제조하는 방법{DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 표시장치 및 이를 제조하는 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광표시장치(OLED: Organic Light Emitting Display Device) 등과 같은 다양한 표시장치가 활용되고 있다. 이러한 다양한 표시장치에는, 그에 맞는 표시패널이 포함된다.
이러한 표시장치에 포함되는 표시패널은 하나의 기판에서 만들어지는 여러 개의 표시패널 중 하나일 수 있다. 즉, 여러 공정 절차에 따라, 하나의 기판에서 화소들을 구성하는 소자들, 신호라인, 또는 전원 라인 등이 표시패널 단위별로 형성되고, 이후, 스크라이브(Scribe) 장비를 이용하여 표시패널 단위로 기판을 절단하여 여러 개의 표시패널을 만들 수 있다.
또한, 패널에는 유기발광소자, 액정 등이 형성되는 표시영역과 다수의 패드가 형성된 비표시영역으로 이루어지며, 표시영역과 비표시영역은 동일한 공정으로 이루어지거나 연관되는 공정으로 이루어질 수 있다.
패드를 형성하는 과정에서 표시영역과 동일하게 재료들이 도포되지 않으므로, 형성된 패드는 표시영역의 화소 부분과 달리 누락되는 물질들이 있으며, 이로 인해 패드영역에서는 표시영역에서 발생하지 않는 문제가 발생할 수 있다. 예를 들어 도포된 물질들 간에 접합력이 떨어져 열화 혹은 저항이 증가하는 문제가 발생할 수 있다. 그러나 이러한 문제를 해결하기 위해 표시영역과 무관한 별도의 공정을 통하여 재료를 추가하는 것은 표시장치의 생산비용 대비 효율과 정확성을 떨어뜨리게 된다.
이러한 배경에서, 본 발명의 목적은 패드에 적층되는 버퍼층과 절연막 사이의 공극을 줄이도록 산화물 반도체층이 형성된 패드를 포함하는 표시장치 및 이를 제조하는 방법을 제공하는 데 있다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은 기판 상에 형성되는 산화물 반도체층, 상기 산화물 반도체층과 일부 또는 전부가 중첩되며 상기 산화물 반도체층 상에 형성되는 하부절연층, 상기 하부절연층 상에 형성된 배선층, 상기 배선층 상에 형성되는 상부절연층, 및 상기 상부절연층에 형성된 컨택홀을 통하여 상기 배선층과 연결되도록 상기 상부절연층 상에 형성되는 패드전극을 포함하는 패드를 제공한다.
다른 측면에서, 본 발명은 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 화소 영역을 정의하는 표시영역, 상기 표시영역의 외부인 제1영역에 형성된 둘 이상의 제1패드를 포함하며, 상기 게이트 배선과 연결된 제1패드부, 및 상기 표시영역의 외부인 제2영역에 형성된 둘 이상의 제2패드를 포함하며, 상기 데이터 배선과 연결된 제2패드부를 포함하며, 상기 제1패드 및 상기 제2패드 중 적어도 하나는 상기 기판 상에 형성된 산화물 반도체층과, 상기 산화물 반도체층과 일부 또는 전부가 중첩되며 상기 산화물 반도체 상에 형성된 하부절연층과, 상기 하부절연층 상에 형성된 배선층과, 상기 배선층 상에 형성된 상부절연층과 상기 상부절연층에 형성된 컨택홀을 통하여 상기 배선층과 연결되도록 상기 상부절연층 상에 형성된 패드전극을 포함하는 것을 특징으로 하는 표시장치를 제공한다.
또다른 측면에서, 본 발명은 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 화소 영역을 정의하는 표시영역, 상기 표시영역의 외부인 제1영역에 형성된 둘 이상의 제1패드를 포함하며, 상기 게이트 배선과 연결된 제1패드부, 및 상기 표시영역의 외부인 제2영역에 형성된 둘 이상의 제2패드를 포함하며, 상기 데이터 배선과 연결된 제2패드부를 포함하며, 상기 제1패드 및 상기 제2패드 중 적어도 하나는 화소전극과 동일한 재료로 형성된 패드전극을 포함하며, 상기 제1패드의 사이 또는 상기 제2패드의 사이에는 산화물 반도체 층이 형성되는 것을 특징으로 하는 표시장치를 제공한다.
또다른 측면에서, 본 발명은 기판 상에서 표시영역의 외부에 산화물 반도체층을 형성하는 단계, 상기 산화물 반도체층과 일부 또는 전부가 중첩되며 상기 산화물 반도체층 상에 하부절연층을 형성하는 단계, 상기 하부절연층 상에 배선층을 형성하는 단계, 상기 배선층 상에 상부절연층을 형성하는 단계, 및 상기 상부절연층에 컨택홀을 형성하여 상기 배선층과 연결되도록 상기 상부절연층 상에 패드전극을 형성하는 단계를 포함하는 표시장치의 패드전극 제조방법을 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 패드에 적층되는 버퍼층과 절연막 사이의 공극을 줄이도록 산화물 반도체층이 형성된 패드를 포함하는 표시패널을 제공하는 효과가 있다.
도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다.
도 2a 및 도 2b는 본 발명의 일 실시예가 적용되는 패드부가 표시된 표시장치를 보여주는 도면이다.
도 3은 패드전극을 포함한 패드를 확대한 도면이다.
도 4는 패드의 공극을 보여주는 도면이다.
도 5a, 5b, 및 5c는 표시영역과 패드를 동시에 형성하는 공정을 보여주는 공정도들이다.
도 6a 내지 6d는 본 발명의 일 실시예에 의한 산화물 반도체층을 버퍼층 상에 형성하는 공정을 보여주는 공정도들이다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 의한 도면들이다.
도 8은 본 발명의 일 실시예에 의한 배선층이 단일 구조인 경우를 보여주는 도면이다.
도 9는 본 발명의 다른 실시예에 의한 배선층이 단일 구조인 경우를 보여주는 도면이다.
도 10a 내지 도 10f는 본 발명의 일 실시예에 의한 패드를 형성하는 공정을 보여주는 공정도들이다.
도 11은 패드에 산화물 반도체층을 형성하여 패드전극을 형성하는 공정 과정을 제시하는 순서도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 실시예들에 따른 표시장치를 간략하게 나타낸 도면이다.
도 1을 참조하면, 실시예들에 따른 표시장치(100)는, 제1방향(예: 수직방향)으로 다수의 제1라인(VL1~VLm)이 형성되고, 제2방향(예: 수평방향)으로 다수의 제2라인(HL1~HLn)이 형성되는 표시패널(110)과, 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하는 제1구동부(120)와, 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하는 제2구동부(130)와, 제1구동부(120) 및 제2구동부(130)를 제어하는 타이밍 컨트롤러(140) 등을 포함한다.
표시패널(110)에는, 제1방향(예: 수직방향)으로 형성된 다수의 제1라인(VL1~VLm)과 제2방향(예: 수평방향)으로 형성된 다수의 제2라인(HL1~HLn)의 교차에 따라 다수의 화소(P: Pixel)가 정의된다.
전술한 제1구동부(120) 및 제2구동부(130) 각각은, 영상 표시를 위한 신호를 출력하는 적어도 하나의 구동 집적회로(Driver IC)를 포함할 수 있다.
표시패널(110)에 제1방향으로 형성된 다수의 제1라인(VL1~VLm)은, 일 예로, 수직방향(제1방향)으로 형성되어 수직방향의 화소 열로 데이터 전압(제1신호)을 전달하는 데이터 배선일 수 있으며, 제1구동부(120)는 데이터 배선으로 데이터 전압을 공급하는 데이터 구동부일 수 있다.
또한, 표시패널(110)에 제2방향으로 형성된 다수의 제2라인(HL1~HLn)은 수평방향(제2방향)으로 형성되어 수평방향의 화소 열로 스캔 신호(제1신호)를 전달하는 게이트 배선일 수 있으며, 제2구동부(130)는 게이트 배선으로 스캔 신호를 공급하는 게이트 구동부일 수 있다.
또한, 제1구동부(120)와 제2구동부(130)와 접속하기 위해 표시패널(110)에는 패드부가 구성된다. 패드부는 제1구동부(120)에서 다수의 제1라인(VL1~VLm)으로 제1신호를 공급하면 이를 표시패널(110)로 전달하며, 마찬가지로 제2구동부(130)에서 다수의 제2라인(HL1~HLn)으로 제2신호를 공급하면 이를 표시패널(110)로 전달한다. 따라서, 표시패널(110)의 화소들의 영역을 형성하는 공정에서 패드부를 함께 형성한다.
도 2a는 본 발명의 일 실시예가 적용되는 패드부가 표시된 표시장치를 보여주는 도면이다.
도 1의 표시장치(100)의 표시패널(110)은 표시영역(201)과 패드영역(200)으로 나뉘어지며, 패드영역은 다수의 패드부(210, 220, 230)가 존재한다. 패드부(210, 220, 230)는 표시영역(201)의 상하 및 좌우 단에 각 드라이버 IC(Driver IC)로 게이트 및 소스(Gate & Source)와 표시패널을 연결시켜 주며, 패드부(210, 220, 230)은 이러한 IC가 접속할 수 있는 패드전극을 포함하는 패드가 다수 구현된다.
250은 패드부의 일부로 다수의 패드가 포함되어 있다. 다수의 패드의 구성은 도 2b에 제시되어 있다.
한편, 표시패널의 박막 트랜지스터(Thin Film Transistor)를 형성하는 하나의 방식으로 코플라나(coplanar) 구조의 산화물 박막 트랜지스터(Oxide TFT)를 이용할 수 있으며, 표시패널의 박막 트랜지스터 형성 공정과 패드의 형성 공정이 함께 진행될 수 있다.
비정질 아연 산화물계 반도체를 활성화층으로 사용한 산화물 박막 트랜지스터는 활성화층(Active Layer) 상부에 게이트전극과 소오스/드레인전극이 위치하는 코플라나 구조를 가질 수 있다.
산화물 박막 트랜지스터는 비정질 아연 산화물계 반도체를 이용하여 활성화층을 형성함에 따라 높은 이동도와 정전류 테스트 조건을 만족하는 한편 균일한 특성이 확보되어 대면적 디스플레이에 적용 가능한 장점을 가지고 있다. 아연 산화물(ZnO)은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물계 반도체 물질을 활성화층으로 적용한 산화물 박막 트랜지스터는 액정표시장치와 유기발광다이오드 장치를 포함하는 대면적 디스플레이에 적용될 수 있다. 또한, 최근 투명 전자회로에 엄청난 관심과 활동이 집중되고 있는데, 비정질 아연 산화물계 반도체 물질을 활성화층으로 적용한 산화물 박막 트랜지스터는 높은 이동도를 가지는 한편 저온에서 제작이 가능함에 따라 투명 전자회로에 사용될 수 있는 장점이 있다. 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 ZnO에 인듐(indium; In)과 갈륨(gallium; Ga)과 같은 중금속이 함유된 a-IGZO(amorphours IGZO) 반도체로 활성화층을 형성할 수 있다. a-IGZO 반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 a-IGZO 반도체로 제작된 산화물 박막트랜지스터는 1 ~ 100cm2/Vs의 이동도를 가져 비정질 실리콘 박막 트랜지스터에 비해 높은 이동도 특성을 나타낸다. 또한, a-IGZO 반도체는 넓은 밴드 갭을 가져 높은 색순도를 갖는 UV 발광다이오드(Light Emitting Diode;LED), 백색 LED와 그밖에 다른 부품들을 제작할 수 있으며, 저온에서 공정이 가능하여 가볍고 유연한 제품을 생산할 수 있는 특징을 가지고 있다. 그리고 a-IGZO 반도체로 제작된 산화물 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터와 비슷한 균일한 특성을 나타내므로 부품 구조도 비정질 실리콘 박막 트랜지스터처럼 간단하며, 대면적 디스플레이에 적용할 수 있다.
이하, 산화물 반도체는 아연 산화물(ZnO) 반도체, 인듐 아연 산화물(Indium zinc oxide, IZO) 반도체, 인듐 알루미늄 아연 산화물(Indium aluminium zinc oxide, IAZO) 반도체, 인듐 갈륨 아연 산화물(Indium gallium zinc oxide, IGZO) 반도체, 또는 인듐 틴 아연 산화물(Indium tin zinc oxide, ITZO) 반도체 중 어느 하나가 될 수 있으나 본 발명이 이에 한정되지는 않는다.
도 2b는 본 발명의 일 실시예가 적용되는 패드부를 확대한 도면이다.
도 2b는 도 2a의 250을 확대한 도면이다. 다수의 패드들이 형성되어 있으며, 각 패드들에서 게이트 배선과 함께 형성되는 제1배선층(330), 층간 절연막과 함께 형성되는 제2절연층(340), 데이터 배선과 동시에 형성되는 제2배선층(350), 제2배선층(350) 위에 평탄화층과 함께 형성되는 제3절연층(360), 화소전극과 동시에 형성되는 패드전극(370)으로 구성된다.
도 3은 패드전극을 포함한 패드를 확대한 도면이다. 도 3은 도 2b의 A-A'의 단면을 보여준다. 코플라나 구조의 산화물 박막 트랜지스터로 표시영역을 형성할 경우 패드영역에 형성되는 패드의 단면을 보여준다. 표시장치의 공정에서 표시패널의 표시영역을 형성하며 동시에 패드영역을 함께 형성할 수 있다. 즉, 표시영역의 게이트 배선을 형성하는 물질과 소스/드레인을 형성하는 물질, 그리고 화소전극을 형성하는 물질들을 적층하여 패드영역의 패드를 형성할 수 있다. 도 3의 패드는 도 2의 표시장치(100)의 패드영역(200)의 패드부(210, 220, 230)를 구성하는 패드를 확대하여 보여주고 있다.
기판(300) 상에 버퍼층(310)을 적층하고, 그 위에 게이트 절연층과 함께 형성되는 제1절연층(320), 게이트 배선과 동시에 형성되는 제1배선층(330), 그리고 그 위에 층간 절연막과 함께 형성되는 제2절연층(340)이 형성된 후 제1배선층(330)과 연결할 수 있는 컨택홀이 식각되며, 이 컨택홀을 통하여 데이터 배선과 동시에 형성되는 제2배선층(350)이 형성된다. 그리고 제2배선층(350) 위에 평탄화층과 함께 형성되는 제3절연층(360)의 형성 후 제2배선층(350)과 연결될 수 있는 컨택홀이 식각되며, 이 컨택홀을 통하여 화소전극과 동시에 형성되는 패드전극(370)이 형성된다.
그런데, 도 3의 패드는 버퍼층(310)이 형성된 후, 제1절연층(320)를 에칭하여 식각하는 과정에서 버퍼층(310)의 계면이 불안정해질 수 있다.
패드의 계면이 불안정할 경우 공극이 발생하며, 발생한 공극으로 인해 저항이 증가한다. 그 결과 패널과 외부 IC 간의 연결 저항이 증가하고, 저항 증가 영역에서 발열 및 열화(burnt)로 인한 불량이 발생할 수 있다. 예를 들어 전류 구동 방식이 유기발광표시장치인 경우에 저항 증가영역에서 발열 및 열화로 인해 불량이 발생할 수 있다.
도 4는 패드의 공극을 보여주는 도면이다. 400은 버퍼층에 공극이 발생한 경우를 보여준다. 400의 버퍼층(410) 위에 배선층(451, 452)이 형성되어 있으며, 절연층(460)과 버퍼층(410) 사이에 공극(481, 482, 483)이 형성됨을 보여준다. 401은 400 중 일부를 확대하여 보여준다. 절연층(460)과 버퍼층(410) 사이에 공극(482, 483)이 형성된다.
도 4에서 공극이 발생하는 원인은 층간절연층(Interlayer dielectric, ILD)과 버퍼층(Buffer Layer) 사이의 계면 불안정에 의해 발생한다. 코플라나(Coplanar) 공정에서 게이트를 완성한 후에 게이트 메탈을 마스킹하고, 게이트 메탈을 마스킹하여 게이트 절연층(Gate Insulator, GI)을 에칭하고, 활성화층의 도체화를 진행한다. 패드부의 게이트 절연층을 에칭하는 과정에서 게이트 절연층이 에칭되며 층간 절연층과 버퍼층이 접합하는데, 이 과정에서 계면이 불안정해지는 문제가 발생한다.
도 5a, 5b, 5c는 표시영역과 패드를 동시에 형성하는 공정을 보여주는 공정도들이다.
도 5a의 501은 표시영역에서 기판(300) 상에 차광층(509), 버퍼층(310), 활성화층(515), 게이트 절연층(320), 그리고 게이트 배선(330)이 형성된 상태이다. 502는 501의 공정 과정에서 패널영역에 패드를 형성한 결과로, 마찬가지로 버퍼층(310), 게이트 절연층(320)과 함께 형성되는 제1절연층(525), 그리고 게이트 배선과 함께 형성되는 제1배선층(535)이 형성된 상태를 나타낸다.
도 5b는 게이트 절연층과 활성화층을 도체화한 공정으로, 503에서 게이트 절연층(320a)을 식각하고, 활성화층(515)을 도체화시킨다. 504에서도 제1절연층(525)을 식각한다. 식각의 일 실시예로 건식 식각을 수행하여 활성화층(515)을 오버 에칭하여 도체화한 후, 헬륨 플라즈마 처리를 실시하여 이후 열처리 과정에서도 도체화가 안정적으로 유지되도록 할 수 있다. 이 과정에서 버퍼층(310)의 계면이 불안정하게 되는 문제가 발생한다.
도 5c는 소스/드레인을 형성하는 공정으로, 505에서 층간 절연층(340)이 형성된 후 데이터 배선과 함께 소스/드레인(350)이 형성한다. 마찬가지로 패드를 형성하는 506에서도 층간 절연층(340)의 형성과 함께 제2절연층(545)이 형성되고, 제2절연층(545) 위에 데이터 배선의 형성과 동일한 공정으로 제2배선층(555)이 형성된다. 이 과정에서 버퍼층(310)의 계면이 불안정하고, 불안정한 결과 제2절연층(545)과 버퍼층(310) 사이에 공극이 발생한다.
이하 본 명세서에서는 게이트 절연층의 에칭 공정 과정에서 버퍼층의 계면이 불안정해져 절연층과 버퍼층 사이의 공극 발생을 방지하기 위해 버퍼층 상에 별도의 산화물 반도체층을 형성하여 에칭으로 인한 버퍼층 계면의 불안정을 최소화시키고자 한다. 산화물 반도체층은 도 5a, 5b, 5c의 표시영역(501, 503, 505)에서 활성화층(515)을 구성한다.
도 6a 내지 6d는 본 발명의 일 실시예에 의한 산화물 반도체층을 버퍼층 상에 형성하는 공정을 보여주는 공정도들이다.
도 6a의 601은 패널영역에서 기판(300) 상에 차광층(609), 버퍼층(610), 활성화층(615), 게이트 절연층(620), 그리고 게이트 배선(630)이 형성된 상태이다. 602는 601과 동일한 공정 과정에서 기판 위의 패드를 형성한 결과로, 마찬가지로 버퍼층(610) 위에 활성화층과 동일한 공정으로 산화물 반도체층(617), 그리고 산화물 반도체층(617) 위에 게이트 절연층과 동일한 공정 과정에서 형성되는 제1절연층(625), 게이트 배선과 동일한 공정 과정에서 형성되는 제1배선층(635)이 형성된 상태를 나타낸다. 도 6a는 도 5a와 달리, 표시영역을 구성하는 활성화층(615)과 동일한 재료와 공정으로 패드에 산화물 반도체층(617)을 형성한다.
도 6b는 표시영역에서 게이트 절연층을 식각하고 활성화층을 도체화하고 패널영역에서 이에 해당하는 공정을 보여준다. 603에서 게이트 절연층(620a)을 식각하고, 활성화층(615)을 도체화시킨다. 604에서도 게이트 절연층(620a)과 동일한 재료인 제1절연층(625)을 식각하기 위해 에칭한다. 식각의 일 실시예로 건식 식각을 수행하여 활성화층(615) 및 산화물 반도체층(617)을 오버 에칭하여 도체화한 후, 헬륨 플라즈마 처리를 실시하여 이후 열처리 과정에서도 도체화가 안정적으로 유지되도록 함은 앞서 살펴보았다.
한편, 604의 패드에서의 버퍼층(610) 상에는 산화물 반도체층(617)이 형성되어 있으므로, 식각 및 플라즈마 처리 과정에서 계면 불안정의 발생 가능성이 줄어든다.
도 6c는 데이터 배선을 이용하여 표시영역에서는 소스/드레인을 형성하는 공정을 보여준다. 표시영역 공정인 605에서는 층간 절연층(640)이 형성된 후 데이터 배선과 함께 소스/드레인(650)이 형성된다. 패드영역 공정인 606에서는 층간 절연층(640)과 동일한 공정으로 제2절연층(645)이 형성되어 식각되고, 605의 데이터 배선의 형성과 동일한 공정으로 제2절연층(645)의 식각된 부분에 제2배선층(655)이 형성된다.
도 6d는 평탄화층과 화소전극을 형성한 공정을 보여준다. 표시영역 공정인 607에서 평탄화층(660)을 형성하고 컨택홀을 형성하여 화소전극(670)이 소스/드레인에 연결되도록 형성한다. 패드영역 공정인 608에서 평탄화층(660)과 동일한 공정으로 제3절연층(665)을 형성하고 컨택홀을 형성하여 화소전극(670)과 동일한 공정으로 패드전극(675)을 형성한다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 의한 평면도와 단층을 보여주는 도면들이다.
도 7a은 본 발명의 일 실시예에 의한 평면도이다.
다수의 패드들이 패드부(701)를 구성한다. 버퍼층 상에 활성화층과 동일한 공정으로 형성된 산화물 반도체층(717b)이 형성된다. 그리고 버퍼층 및 산화물 반도체층(717b) 위에 일부 혹은 전부 겹쳐지도록 하부절연층(725a)이 형성된다. 하부절연층(725a) 상에 게이트 배선과 동일한 공정으로 제1배선층(735a)이 형성된다. 그리고 층간 절연막과 동일한 공정으로 제1상부절연층(745)이 형성 및 식각되어 컨택홀을 포함한다. 이 컨택홀 상에 제2배선층(755a)이 형성되고, 제2배선층(755a)은 컨택홀을 통하여 제1배선층(735a)과 연결된다. 그리고 제2배선층(755a) 상에 평탄화층과 동일한 공정으로 제2상부절연층(765)이 형성된다. 그리고 제2상부절연층(765)을 식각하여 컨택홀이 형성되고, 이 컨택홀 상에 패드전극(775a)이 형성되고, 패드전극(775a)는 컨택홀을 통하여 제2배선층(755a)과 연결된다.
도 7b 는 본 발명의 일 실시예에 의한 다수의 패드가 형성된 경우 패드부의 산화물 반도체층이 형성된 구조를 보여주는 도면들이다. 도 7b는 도 7a의 B-B'의 단면을 보여준다.
도 7b를 살펴보면, 기판(300) 상에 버퍼층(610)이 형성되어 있고, 이 위에 활성화층과 동일한 공정으로 형성된 산화물 반도체층(717a, 717b, 717c)이 형성된다. 그리고 버퍼층(610) 및 산화물 반도체층(717a, 717b, 717c) 위에 하부절연층(725a, 725b)이 형성된다. 하부절연층(725a, 725b)은 앞서 도 6a에서 게이트 절연층(620) 과정에서 형성되는 제1절연층(625)에 해당한다. 그리고 하부절연층(725a, 725b) 상에 게이트 배선과 동일한 공정으로 제1배선층(735a, 735b)이 형성된다. 그리고 층간 절연막과 동일한 공정으로 제1상부절연층(745)이 형성 및 식각되어 컨택홀을 포함하며, 이 컨택홀을 통하여 제2배선층(755a, 755b)이 형성되어 제1배선층(735a, 735b)와 연결된다. 그리고 제2배선층(755a, 755b) 상에 평탄화층과 동일한 공정으로 제2상부절연층(765)이 형성된다. 그리고 제2상부절연층(765)을 식각하여 컨택홀이 형성되고, 이 컨택홀을 통하여 패드전극(775a, 775b)이 형성된다.
도 7c는 본 발명의 다른 실시예에 의한 평면도이다. 다수의 패드들이 패드부(702)를 구성하며, 도 7a와 달리 산화물 반도체층(717e, 717f, 717g)이 패드 사이에 분리되어 형성된다. 그 외의 내용은 도 7a와 동일하므로 이를 참조한다.
도 7d는 본 발명의 일 실시예에 의한 다수의 패드가 형성된 경우 패드부의 산화물 반도체층이 형성된 구조를 보여주는 도면들이다. 도 7d는 도 7c의 C-C'의 단면을 보여준다.
도 7d는 도 7b와 유사한 구성을 가지되, 다만 산화물 반도체층(717e, 717f, 717g, 717h)이 다른 형태로 구성된다. 산화물 반도체층(717f, 717g)은 도 7a, 7b의 산화물 반도체층(717b)이 분리되어 나누어진 형태로, 이는 도 7a, 7b의 산화물 반도체층(717b)이 플라즈마 공정에서 도체화될 경우에 제1배선층(735a, 735b)과의 단락 문제를 방지하기 위함이다.
도 8은 본 발명의 또다른 실시예에 의한 배선층이 단일 구조인 경우를 보여주는 도면이다.
기판(300) 상에 버퍼층(610)이 형성되어 있고, 이 위에 활성화층과 동일한 공정으로 형성된 산화물 반도체층(817)이 형성된다. 물론, 상기 산화물 반도체층(817)은 연결되어 하나로 형성될 수 있으나 분리되어 다수로 형성될 수 있다. 그리고 버퍼층(610) 및 산화물 반도체층(817) 위에 하부절연층(845)이 형성된다. 하부절연층(845)은 앞서 층간 절연막과 동일한 공정으로 형성 및 식각되어 컨택홀을 포함하며, 이 컨택홀을 통하여 배선층(855)이 형성된다. 그리고 배선층(855) 상에 평탄화층과 동일한 공정으로 상부절연층(865)이 형성된다. 그리고 상부절연층(865)을 식각하여 컨택홀이 형성되고, 이 컨택홀을 통하여 패드전극(875)이 형성된다.
도 9는 본 발명의 또다른 실시예에 의한 배선층이 단일 구조인 경우를 보여주는 도면이다.
기판(300) 상에 버퍼층(610)이 형성되어 있고, 이 위에 활성화층과 동일한 공정으로 형성된 산화물 반도체층(917a, 917b)이 형성된다. 그리고 버퍼층(610) 및 산화물 반도체층(917a, 917b) 위에 하부절연층(925)이 형성된다. 하부 절연층(925)은 앞서 도 6a에서 게이트 절연층(620) 과정에서 형성되는 제1절연층(625)에 해당한다. 그리고 하부절연층(925) 상에 게이트 배선과 동일한 공정으로 배선층(935)이 형성된다. 그리고 층간 절연막과 동일한 공정으로 제1상부절연층(945)이 형성 및 식각되어 컨택홀을 포함한다. 그리고 평탄화층과 동일한 공정으로 제2상부절연층(965)이 형성된다. 그리고 제2상부절연층(965)을 식각하여 컨택홀이 형성되고, 이 컨택홀을 통하여 패드전극(975)이 형성되고 이 패드전극(975)이 배선층(935)와 연결된다.
도 6a 내지 도 9의 구성을 바탕으로 본 발명의 패드의 구성을 정리하면 다음과 같다.
기판 상에 버퍼층이 형성되고 버퍼층 상에 산화물 반도체층이 형성된다. 산화물 반도체층과 일부 또는 전부가 중첩되며 산화물 반도체층 상에 형성되는 하부절연층이 생성된다. 하부절연층 상에 배선층이 형성되고, 배선층 상에 상부절연층이 형성되며, 상부절연층에 형성된 컨택홀을 통하여 배선층과 연결되도록 상부절연층 상에 패드전극이 형성된다.
여기서 도 6a 내지 도 7d에서 제시된 실시예로 배선층이 표시영역의 게이트 배선과 동일한 재료로 형성되는 하부층과 데이터 배선과 동일한 재료로 형성된 상부층을 포함할 수 있다. 이 경우 하부절연층은 표시영역의 게이트 절연층과 동일한 공정에서 형성된다. 그리고 상부절연층은 다시 제1상부절연층과 제2상부절연층으로 나뉘어지는데 제1상부절연층은 표시영역의 층간 절연층과 동일한 공정에서 형성된다. 제2상부절연층은 표시영역의 평탄화층과 동일한 공정에서 형성된다.
또한 도 8에 제시된 실시예로 배선층이 데이터 배선과 동일한 재료로만 형성되는 단층일 수 있다. 도 8의 경우 하부절연층은 표시영역의 층간 절연층과 동일한 공정에서 형성된다. 상부절연층은 표시영역의 평탄화층과 동일한 공정에서 형성된다.
그리고 도 9에 제시된 실시예로 배선층이 게이트 배선과 동일한 재료로 형성되는 단층일 수 있다. 도 9의 경우 하부절연층은 표시영역의 게이트 절연층과 동일한 공정에서 형성된다. 제1상부절연층은 표시영역의 층간 절연층과 동일한 공정에서 형성된다. 제2상부절연층은 표시영역의 평탄화층과 동일한 공정에서 형성된다.
패드전극은 화소전극과 동일한 재료로 형성되며, 상부 절연층에 형성된 컨택홀을 통하여 배선층과 연결된다.
도 6a 내지 도 9에서 살펴본 구성을 포함하는 표시장치에 대해 살펴보면 다음과 같다.
기판 상에는 표시영역과 패드영역이 나뉘어지며, 표시영역은 기판 상의 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선이 교차하여 화소 영역을 정의한다. 그리고 패드영역은 제1패드부와 제2패드부로 나뉘어진다. 제1패드부는 표시영역의 외부인 제1영역에 형성된 둘 이상의 제1패드를 포함하며 게이트 배선과 연결된다. 제2패드부는 표시영역의 외부인 제2영역에 형성된 둘 이상의 제2패드를 포함하며, 데이터 배선과 연결된다. 그리고 제1패드 및 제2패드는 기판 상에 형성된 버퍼층 상에 형성된 산화물 반도체층과, 산화물 반도체층과 일부 또는 전부가 중첩되며 산화물 반도체 상에 형성된 하부절연층과, 하부절연층 상에 형성된 배선층과, 배선층 상에 형성된 상부절연층과 상부절연층에 형성된 컨택홀을 통하여 배선층과 연결되도록 상부절연층 상에 형성된 패드전극을 포함한다.
앞서 도 7a, 7b 및 도 7c, 7d에 제시된 실시예로 배선층은 게이트 배선과 동일한 재료로 형성된 하부층 및 데이터 배선과 동일한 재료로 형성된 상부층을 포함할 수 있다. 또한 도 8및 도 9에 제시된 실시예로 배선층은 게이트 배선 또는 데이터 배선과 동일한 재료로 형성하는 단층일 수 있다. 패드전극은 화소전극과 동일한 공정 및 동일한 재료로 형성될 수 있다.
도 10a 내지 도 10f는 본 발명의 일 실시예에 의한 패드를 형성하는 공정을 보여주는 공정도들이다. 도 10a 내지 도 10f는 도 7a를 구성하기 위해 평면상으로 나타낸 평면도들이다. 도 7a의 790 부분을 형성하는 공정을 보여준다. 관련하여 상세한 공정은 도 6a 내지 도 6d에서 살펴보았다.
도 10a는 산화물 반도체층(1001, 1002)을 기판 상에 형성한 공정이다. 산화물 반도체층은 표시영역에서는 활성화층의 역할을 한다. 도 10a는 표시영역의 활성화층의 형성 공정과 함께 산화물 반도체층이 표시영역의 외부에 패드가 형성되는 영역에 형성된 도면이다.
도 10b는 산화물 반도체층과 일부가 중첩되도록 하부절연층과 제1배선층이 형성된다. 1011, 1012, 1013은 하부절연층 및 제1배선층이 중첩된 것을 보여준다. 1011, 1012, 1013의 하부 절연층은 표시영역의 게이트 절연막의 형성 공정과 함께 형성되며, 제1배선층은 표시영역의 게이트 배선의 형성 공정과 함께 형성된다.
도 10c는 제1배선층 상에 제1상부절연층(1020)이 형성되고, 이를 식각하여 컨택홀이 형성된 도면이다. 제1상부절연층(1020)은 표시영역의 층간절연층의 형성 공정과 함께 형성된다. 제1상부절연층(1020)에는 제1배선층이 드러나도록 컨택홀(1021, 1022, 1023)이 형성된다.
도 10d는 제1상부절연층(1020) 상에 제2배선층(1031, 1032, 1033)이 형성된 도면이다. 제2배선층(1031, 1032, 1033)은 표시영역의 데이터 배선을 형성하는 공정에서 함께 형성된다. 제2배선층(1031, 1032, 1033)은 도 10c의 제1상부절연층(1020)에 형성된 컨택홀(1021, 1022, 1023)을 통하여 제1배선층과 연결된다.
도 10e는 제2배선층(1031, 1032, 1033) 상에 제2상부절연층(1040)이 형성되고 이를 식각하여 컨택홀이 형성된 도면이다. 제2상부절연층(1040)은 표시영역의 평탄화층의 형성 공정과 함께 형성된다. 제2상부절연층(1040)에는 제2배선층이 드러나도록 컨택홀(1041, 1042, 1043)이 형성된다.
도 10f는 제2상부절연층 상에 패드전극이 형성된 도면이다. 패드전극(1051, 1052, 1053)은 표시영역의 화소전극의 형성 공정과 함께 형성된다. 패드전극은 도 10e의 제2상부절연층(1040)의 컨택홀(1041, 1042, 1043)을 통하여 제2배선층에 연결된다.
한편, 도 10a 내지 도 10f의 공정과 달리, 배선층을 단층으로 형성할 수 있다. 배선층의 단층/이층 구조에 상관없이 공정 과정을 정리하면 다음과 같다.
도 11은 패드에 산화물 반도체층을 형성하여 패드전극을 형성하는 공정 과정을 제시하는 순서도이다.
기판 상에서 표시영역에 박막 트랜지스터를 형성하는 공정과 패드영역의 패드전극을 형성하는 공정이 함께 진행된다. 먼저 기판 상에서 표시영역의 외부에 버퍼층을 형성하고 버퍼층 상에 산화물 반도체층을 형성한다(S1110). 그리고 형성된 산화물 반도체층과 일부 또는 전부가 중첩되며 산화물 반도체층 상에 하부절연층을 형성한다(S1120). 이후 하부절연층 상에 배선층을 형성하는데(S1130), 배선층은 단층으로 구성하거나 혹은 이층으로 구성할 수 있다. 단층으로 구성할 경우, 게이트 배선 공정 또는 데이터 배선 공정 중 어느 하나의 공정을 적용하며, 이층으로 구성할 경우 게이트 배선 공정 및 데이터 배선 공정에서 이층 구조로 배선층을 형성할 수 있다. 그리고 배선층 상에 상부절연층을 형성하게 되는데(S1140), 이 역시 배선층의 구조에 따라 도 7a 내지 도 9의 다양한 구성을 살펴보았다. 이후 상부절연층에 컨택홀을 형성하여 배선층과 연결되도록 상부절연층 상에 패드전극을 형성한다(S1150). 패드전극은 화소전극과 동일한 공정 및 동일한 재료로 형성될 수 있다.
본 명세서에 제시된 실시예들은 산화물 반도체(Oxide TFT)를 적용하는 모든 박막 트랜지스터를 사용하는 분야에 적용할 수 있으며, 또한 일 실시예로 톱게이트(top gate)의 코플라나 구조에 적용할 수 있으나 이에 한정되는 것은 아니다. 또한, 공정이 완료된 패드에 형성된 하부절연층이 게이트 절연층인 경우, 게이트 절연층은 배선층 하위에만 존재할 수 있다. 또한, 일 실시예에 따라 패드와 패드 사이의 산화물 반도체의 패턴 사이즈의 크기는 최소 1um x 1um가 될 수 있으며, 이러한 산화물 반도체의 패턴은 패드와 패드 사이에 연결된 패턴과 분리된 패턴 모두에 적용 가능하다.
지금까지 살펴본 본 명세서의 실시예를 적용할 경우, 패드 부분의 접합 저항을 안정화시켜 불량을 개선할 수 있으며, 이를 통하여 표시장치의 생산 수율을 향상시킨다. 또한, 발열과 열화를 방지하므로 온도 감소를 통해 휘도를 향상시킬 수 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 패드가 형성된 표시패널(110) 및 표시장치(100)를 제공하는 효과가 있다.
또한, 본 발명에 의하면, 패드에 적층되는 버퍼층과 절연막 사이의 공극을 줄이도록 산화물 반도체층이 형성된 표시패널(110) 및 표시장치(100)를 제공하는 효과가 있다.
또한, 본 발명에 의하면, 패드의 발열과 열화를 방지하는 효과가 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시장치 110: 표시패널
120: 제1구동부 130: 제2구동부
140: 타이밍 컨트롤러 210, 220, 230: 패드부

Claims (26)

  1. 표시영역과 패드영역을 구비하고, 적어도 하나 이상의 드라이버들로부터 인출되는 게이트 배선과 데이터 배선을 화소 영역의 표시 구성부들과 연결을 위한 패드를 포함하고,
    상기 패드는,
    기판 상에 형성되는 산화물 반도체층;
    상기 산화물 반도체층에 적어도 일부가 중첩되며, 상기 산화물 반도체층 상에 형성된 하부절연층;
    상기 하부절연층 상에 형성된 적어도 하나 이상의 배선층들;
    상기 적어도 하나 이상의 배선층들 상에 형성된 상부절연층; 및
    상기 상부절연층 상에 형성되고, 상기 상부절연층에 형성된 컨택홀을 통해 상기 배선층들 중 하나와 연결된 패드전극을 포함하는 표시장치의 패드.
  2. 제1항에 있어서,
    상기 산화물 반도체층이 상부에 형성되는 버퍼층을 더 포함하는 표시장치의 패드.
  3. 제1항에 있어서,
    상기 산화물 반도체층은 아연 산화물(ZnO) 반도체, 인듐 아연 산화물(Indium zinc oxide, IZO) 반도체, 인듐 알루미늄 아연 산화물(Indium aluminium zinc oxide, IAZO) 반도체, 인듐 갈륨 아연 산화물(Indium gallium zinc oxide, IGZO) 반도체, 또는 인듐 틴 아연 산화물(Indium tin zinc oxide, ITZO) 반도체 중 적어도 하나를 포함하는 표시장치의 패드.
  4. 제1항에 있어서,
    상기 적어도 하나 이상의 배선층들은,
    상기 게이트 배선과 동일한 재질로 형성된 하부층; 및
    상기 하부층 상부에 형성되고, 상기 데이터 배선과 동일한 재질로 형성된 상부층을 포함하는 표시장치의 패드.
  5. 제1항에 있어서,
    상기 적어도 하나 이상의 배선층들은 상기 패드와 연결된 상기 게이트 배선 또는 상기 데이터 배선과 동일한 재질로 형성된 단일층을 포함하는 표시장치의 패드.
  6. 제1항에 있어서,
    상기 패드전극은 상기 표시장치의 화소 영역에 배치된 화소 전극과 동일한 재질로 형성된 표시장치의 패드.
  7. 기판 상에 게이트 신호를 전달하는 게이트 배선과 데이터 신호를 전달하는 데이터 배선의 교차에 의해 정의된 화소 영역을 구비한 표시영역;
    상기 화소 영역은,
    화소 전극;
    상기 표시영역의 제1영역에 형성된 적어도 둘 이상의 제1패드들을 포함하며, 상기 제1패드들 각각은 상기 게이트 배선과 연결된 제1패드부; 및
    상기 표시영역의 제2영역에 형성된 적어도 둘 이상의 제2패드들을 포함하며, 상기 제2패드들 각각은 상기 데이터 배선과 연결된 제2패드부를 포함하며,
    상기 제1패드들 및 상기 제2패드들 중 적어도 하나는 상기 화소 전극과 동일한 재질로 형성된 패드전극을 포함하고,
    상기 적어도 둘 이상의 제1패드들 사이 또는 제2패드들 사이 측면으로 상기 기판의 일 영역 상에 산화물 반도체층이 형성되는 표시장치.
  8. 제7항에 있어서,
    상기 적어도 둘 이상의 제1패드들 사이 또는 제2패드들 사이 측면으로 상기 기판의 일 영역 상에 형성된 상기 산화물 반도체층은 적어도 둘 이상의 구별된 비접촉부들을 포함하는 표시장치.
  9. 제7항에 있어서,
    상기 산화물 반도체층과 적어도 일부가 중첩되도록 상기 산화물 반도체층 상에 형성된 하부절연층;
    상기 하부절연층 상에 형성된 적어도 하나 이상의 배선층들;
    상기 적어도 하나 이상의 배선층들 상에 형성된 상부절연층; 및
    상기 상부절연층 상에 형성되고, 상기 상부절연층에 형성된 컨택홀을 통하여 상기 배선층들 중 하나와 연결되는 패드전극을 더 포함하는 표시장치.
  10. 제9항에 있어서,
    상기 적어도 하나 이상의 배선층들은,
    상기 게이트 배선과 동일한 재질로 형성된 하부층; 및
    상기 데이터 배선과 동일한 재질로 형성된 상부층을 포함하는 표시장치.
  11. 제9항에 있어서,
    상기 적어도 하나 이상의 배선층들은 상기 게이트 배선 또는 상기 데이터 배선과 동일한 재질로 형성된 단일층을 포함하는 표시장치.
  12. 제7항에 있어서,
    상기 기판 상에 형성된 버퍼층을 더 포함하고, 상기 산화물 반도체층은 상기 버퍼층 상에 형성된 표시장치.
  13. 제7항에 있어서,
    상기 산화물 반도체층은 아연 산화물(ZnO) 반도체, 인듐 아연 산화물(Indium zinc oxide, IZO) 반도체, 인듐 알루미늄 아연 산화물(Indium aluminium zinc oxide, IAZO) 반도체, 인듐 갈륨 아연 산화물(Indium gallium zinc oxide, IGZO) 반도체, 또는 인듐 틴 아연 산화물(Indium tin zinc oxide, ITZO) 반도체 중 적어도 하나를 포함하는 표시장치.
  14. 표시장치의 패드 제조방법에 있어서,
    상기 패드는 적어도 하나 이상의 드라이버들로부터 인출되는 게이트 배선과 데이터 배선을 상기 표시장치의 화소 영역의 표시 구성부들과 연결을 위한 것으로써,
    기판 상에서 산화물 반도체층을 형성하는 단계;
    상기 산화물 반도체층과 적어도 일부가 중첩되도록 상기 산화물 반도체층 상에 하부절연층을 형성하는 단계;
    상기 하부절연층 상에 적어도 하나 이상의 배선층들을 형성하는 단계;
    상기 적어도 하나 이상의 배선층들 상에 상부절연층을 형성하는 단계;
    상기 상부절연층을 관통한 컨택홀을 형성하는 단계; 및
    상기 상부절연층 상에 패드전극을 형성하는 단계를 포함하고,
    상기 패드전극은 상기 컨택홀을 통하여 상기 배선층들 중 어느 하나와 연결되는 표시장치의 패드전극 제조방법.
  15. 제14항에 있어서,
    상기 산화물 반도체층을 형성하는 단계 이전에 버퍼층을 형성하는 단계를 더 포함하며,
    상기 산화물 반도체층은 버퍼층 상에 형성되는 표시장치의 패드전극 제조방법.
  16. 제14항에 있어서,
    상기 산화물 반도체층은 아연 산화물(ZnO) 반도체, 인듐 아연 산화물(Indium zinc oxide, IZO) 반도체, 인듐 알루미늄 아연 산화물(Indium aluminium zinc oxide, IAZO) 반도체, 인듐 갈륨 아연 산화물(Indium gallium zinc oxide, IGZO) 반도체, 또는 인듐 틴 아연 산화물(Indium tin zinc oxide, ITZO) 반도체 중 적어도 하나를 포함하는 표시장치의 패드전극 제조방법.
  17. 제14항에 있어서,
    상기 배선층들을 형성하는 단계는,
    상기 하부절연층 상에 하부층을 형성하고, 상기 하부층은 상기 표시장치의 게이트 배선과 동일한 재질로 형성되는 단계; 및
    상기 하부층 상에 상부층을 형성하고, 상기 상부층은 상기 표시장치의 데이터 배선과 동일한 재질로 형성되는 단계를 포함하는 표시장치의 패드전극 제조방법.
  18. 제14항에 있어서,
    상기 적어도 하나 이상의 배선층들을 형성하는 단계는,
    상기 표시장치의 게이트 배선 또는 상기 데이터 배선과 동일한 재질의 단일층을 형성하는 단계를 포함하는 표시장치의 패드전극 제조방법.
  19. 제16항에 있어서,
    상기 패드전극을 형성하는 단계는,
    상기 표시장치의 화소 전극과 동일한 재질의 패드전극을 형성하는 단계를 포함하는 표시장치의 패드전극 제조방법.
  20. 기판;
    상기 기판 상에 형성된 버퍼층; 및
    상기 버퍼층의 제1영역 상의 화소 영역에 형성된 복수의 화소층들을 포함하고,
    상기 복수의 화소층들은,
    상기 화소 영역의 버퍼층 상에 형성된 액티브층;
    상기 화소 영역의 액티브층 상에 형성된 게이트 절연층;
    상기 화소 영역의 게이트 배선 상에 형성된 층간절연층;
    상기 화소 영역의 층간절연층 상에 형성된 데이터 배선과 연결된 소스 및 드레인층;
    상기 화소 영역의 소스 및 드레인층 상에 형성된 평탄화층; 및
    상기 화소 영역의 평탄화층 상에 형성된 화소전극을 포함하고,
    상기 버퍼층의 제2영역 상의 패드 영역에 형성된 복수의 패드층들을 포함하고,
    상기 복수의 패드층들은,
    상기 패드 영역의 버퍼층 상에 형성되고, 상기 액티브층과 동일한 재질로 형성된 산화물 반도체층;
    상기 패드 영역의 산화물 반도체층 상에 형성되고, 상기 데이터 배선과 동일한 재질로 형성된 데이터 배선층;
    상기 패드 영역의 데이터 배선층 상에 형성되고, 상기 평탄화층과 동일한 재질로 형성된 상부절연층; 및
    상기 패드 영역의 제3 절연층 상에 형성되고, 상기 화소 전극과 동일한 재질로 형성된 패드 전극을 포함하는 표시장치.
  21. 제20항에 있어서,
    상기 복수의 패드층들은,
    상기 산화물 반도체층 상에 형성되고, 상기 게이트 절연층과 동일한 재질로 형성된 하부절연층;
    상기 패드 영역의 하부절연층 상에 형성되고, 상기 게이트 배선과 동일한 재질로 형성된 게이트 배선층; 및
    상기 게이트 배선층 상에 형성되고, 상기 층간절연층과 동일한 재질로 형성된 중간절연층을 포함하고,
    상기 데이터 배선층은 상기 중간절연층 상에 형성되고, 상기 상부절연층은 상기 데이터 배선층 상에 형성된 표시장치.
  22. 제20항에 있어서,
    상기 복수의 패드층들은,
    상기 산화물 반도체층 상에 형성되고, 상기 게이트 절연층과 동일한 재질로 형성된 하부절연층;
    상기 데이터 배선층 상에 형성되고, 상기 층간절연층과 동일한 재질로 형성된 중간절연층을 포함하고,
    상기 데이터 배선층은 상기 하부절연층 상에 형성되며, 상기 상부절연층은 상기 중간절연층 상에 형성된 표시장치.
  23. 제20항에 있어서,
    상기 복수의 패드층들은,
    상기 산화물 반도체층 상에 형성되고, 상기 층간절연층과 동일한 재질로 형성된 하부절연층을 포함하고,
    상기 데이터 배선층은 상기 하부절연층 상에 형성되며, 상기 상부절연층은 상기 데이터 배선층 상에 형성된 표시장치.
  24. 제23항에 있어서,
    상기 산화물 반도체층은 복수개의 구별된 비접촉부들을 포함하고,
    상기 비접촉부들은 상기 데이터 배선층 아래에서 그들 사이의 갭을 구비하고,
    상기 갭은 상기 하부절연층으로 채워진 표시장치.
  25. 제20항에 있어서,
    상기 산화물 반도체층은 상기 패드 영역에서 인접한 패드들 사이의 영역의 측면으로 확장된 표시장치.
  26. 제20항에 있어서,
    상기 산화물 반도체층은 두 개의 인접한 패드들 사이 측면 영역들 사이에 갭을 구비하는 구조를 갖고, 상기 갭은 절연층으로 채워진 표시장치.
KR1020140053168A 2014-05-02 2014-05-02 표시장치 및 이를 제조하는 방법 KR101669060B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140053168A KR101669060B1 (ko) 2014-05-02 2014-05-02 표시장치 및 이를 제조하는 방법
TW103124793A TWI543684B (zh) 2014-05-02 2014-07-18 顯示裝置及其製造方法
US14/341,564 US9000592B1 (en) 2014-05-02 2014-07-25 Display device and method of fabricating the same
CN201410458799.9A CN105023907B (zh) 2014-05-02 2014-09-10 显示装置及其制造方法
EP15162729.6A EP2940519B1 (en) 2014-05-02 2015-04-08 Display device and method of fabricating the same
EP16186107.5A EP3121647B1 (en) 2014-05-02 2015-04-08 Display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140053168A KR101669060B1 (ko) 2014-05-02 2014-05-02 표시장치 및 이를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20150126436A KR20150126436A (ko) 2015-11-12
KR101669060B1 true KR101669060B1 (ko) 2016-11-10

Family

ID=52745111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140053168A KR101669060B1 (ko) 2014-05-02 2014-05-02 표시장치 및 이를 제조하는 방법

Country Status (5)

Country Link
US (1) US9000592B1 (ko)
EP (2) EP2940519B1 (ko)
KR (1) KR101669060B1 (ko)
CN (1) CN105023907B (ko)
TW (1) TWI543684B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102102646B1 (ko) * 2014-01-17 2020-04-21 엘지전자 주식회사 이동단말기 및 그 제어방법
KR102456351B1 (ko) * 2015-12-17 2022-10-19 엘지디스플레이 주식회사 플렉시블 유기 발광 표시 장치
KR101853032B1 (ko) * 2016-07-21 2018-06-05 엘지디스플레이 주식회사 표시장치
KR102664048B1 (ko) * 2016-08-30 2024-05-16 삼성디스플레이 주식회사 유기 발광 표시 장치
CN107367862A (zh) * 2017-08-28 2017-11-21 武汉华星光电技术有限公司 一种具有超窄下边框的液晶显示面板及其制造方法
KR102426616B1 (ko) * 2017-09-01 2022-07-27 엘지디스플레이 주식회사 플렉시블 전계발광 표시장치
TWI676848B (zh) * 2018-04-25 2019-11-11 友達光電股份有限公司 顯示面板
KR102484389B1 (ko) * 2018-07-23 2023-01-02 엘지디스플레이 주식회사 유기발광소자를 이용한 조명 장치
KR20210065580A (ko) 2019-11-27 2021-06-04 엘지디스플레이 주식회사 플렉서블 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
KR20070019457A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정표시장치
KR101774212B1 (ko) * 2008-09-19 2017-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR101807849B1 (ko) * 2010-12-08 2017-12-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
JP5717546B2 (ja) * 2011-06-01 2015-05-13 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
KR101841770B1 (ko) * 2011-09-02 2018-03-26 엘지디스플레이 주식회사 산화물 박막 트랜지스터를 구비한 평판 표시장치 및 그의 제조방법
KR101971594B1 (ko) * 2012-02-16 2019-04-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101444777B1 (ko) * 2012-08-10 2014-09-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법

Also Published As

Publication number Publication date
EP2940519B1 (en) 2016-12-28
TWI543684B (zh) 2016-07-21
EP3121647B1 (en) 2019-06-19
CN105023907B (zh) 2016-12-14
US9000592B1 (en) 2015-04-07
TW201543981A (zh) 2015-11-16
CN105023907A (zh) 2015-11-04
EP3121647A3 (en) 2017-03-01
EP3121647A2 (en) 2017-01-25
KR20150126436A (ko) 2015-11-12
EP2940519A1 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
KR101669060B1 (ko) 표시장치 및 이를 제조하는 방법
KR101631549B1 (ko) 유기발광 표시패널 및 이를 제조하는 방법
TWI425634B (zh) 有機發光顯示裝置及其製造方法
US9632378B2 (en) Display device
US10186526B2 (en) Display panel
US20200119127A1 (en) Display panel and display device
WO2018223493A1 (zh) Amoled显示面板结构
WO2016119344A1 (zh) 阵列基板及其制造方法和显示面板
KR102205588B1 (ko) 표시장치
KR20170000063A (ko) 표시 장치
US9685494B2 (en) Organic EL display device
US11374033B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US20190280059A1 (en) Oled display panel and manufacturing method thereof
US8409891B2 (en) Display device and manufacturing method thereof
KR102050384B1 (ko) 협 베젤 구조를 갖는 평판 표시 패널
WO2020118952A1 (zh) 一种 oled 显示装置及其制作方法
WO2021248453A1 (zh) 显示面板及其制作方法和显示装置
KR102243648B1 (ko) 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법
TWI476934B (zh) 薄膜電晶體基板、其顯示器及其製造方法
KR20220112901A (ko) 표시 장치
US10451943B2 (en) Method for manufacturing active matrix array device, and active matrix array device manufactured thereby
KR101960390B1 (ko) 박막 트랜지스터를 포함하는 디스플레이 장치
KR20240100097A (ko) 산화물 반도체를 포함하는 디스플레이 장치
KR20150061442A (ko) 박막 트랜지스터, 그 제조방법 및 표시장치
JP2019117342A (ja) アクティブマトリックス基板、アクティブマトリックス基板の製造方法および液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 4