KR101853032B1 - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR101853032B1
KR101853032B1 KR1020160092729A KR20160092729A KR101853032B1 KR 101853032 B1 KR101853032 B1 KR 101853032B1 KR 1020160092729 A KR1020160092729 A KR 1020160092729A KR 20160092729 A KR20160092729 A KR 20160092729A KR 101853032 B1 KR101853032 B1 KR 101853032B1
Authority
KR
South Korea
Prior art keywords
substrate
insulating film
sink
buffer layer
pad portion
Prior art date
Application number
KR1020160092729A
Other languages
English (en)
Other versions
KR20180011396A (ko
Inventor
김은아
김미애
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160092729A priority Critical patent/KR101853032B1/ko
Priority to TW105143042A priority patent/TWI623097B/zh
Priority to US15/392,076 priority patent/US10224503B2/en
Priority to JP2016254873A priority patent/JP6479748B2/ja
Priority to DE102016125945.4A priority patent/DE102016125945B4/de
Priority to CN201611272989.7A priority patent/CN107644889B/zh
Publication of KR20180011396A publication Critical patent/KR20180011396A/ko
Application granted granted Critical
Publication of KR101853032B1 publication Critical patent/KR101853032B1/ko
Priority to US16/278,077 priority patent/US10446789B2/en

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H01L51/003—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L2227/326—
    • H01L2251/105—
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따른 표시장치는 기판, 표시 영역, 패드부, 이방성도전필름 및 연성인쇄회로기판을 포함한다. 표시 영역은 기판 상에 위치하며 화상을 표시하고, 패드부는 기판의 적어도 일 가장자리에 위치하며 적어도 하나의 싱크부를 포함한다. 이방성도전필름은 패드부 상에 위치하며, 싱크부를 채운다. 연성인쇄회로기판은 이방성도전필름 상에 위치하여, 패드부에 전기적으로 연결된다. 이방성도전필름은 기판의 끝단으로부터 이격되어 위치한다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것으로, 보다 자세하게는 구동불량을 방지하고 생산 수율을 향상시킬 수 있는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.
이 중 유기발광표시장치는 스스로 발광하는 자발광 소자로서 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 특히, 유기발광표시장치는 유연한(flexible) 플라스틱 기판 위에도 형성할 수 있을 뿐 아니라, 플라즈마 디스플레이 패널(Plasma Display Panel)이나 무기 전계발광(EL) 디스플레이에 비해 낮은 전압에서 구동이 가능하고 전력 소모가 비교적 적으며, 색감이 뛰어나다는 장점이 있다.
유연한 플라스틱 기판에 제조된 유기발광표시장치는 글라스 기판 상에 폴리이미드를 코팅한 후 박막트랜지스터 및 유기발광 다이오드 등의 소자들이 제조되고 패드부에 칩온필름(Chip on Film; COF)이 부착된다. 그리고 글라스 기판을 분리하는 공정을 수행하여 유연한 폴리이미드 기판을 구비하는 유기발광표시장치가 제조된다.
이 중, 유기발광표시장치의 패드부에 칩온필름이 부착되는 공정은 칩온필름에 이방성도전필름(Anisotropic Conductive Film; ACF)이 형성된 후 패드부에 탭(Tap) 본딩 공정으로 부착된다. 여기서, 탭 본딩 공정은 패드부, 이방성도전필름 및 칩온필름을 가압하여 이방성도전필름 내의 도전볼에 의해 패드부와 칩온필름을 전기적으로 연결시킨다. 그러나, 이방성도전필름의 양이나 압력 정도에 따라 이방성도전필름이 기판의 끝단 밖으로 넘쳐흐르게 된다. 따라서, 글라스 기판과 폴리이미드 기판이 이방성도전필름에 의해 접착되어, 후속하는 글라스 기판의 분리 공정이 어려운 문제가 있다.
본 발명은 패드부에 싱크부를 형성하여 이방성도전필름이 기판 밖으로 넘치는 것을 방지할 수 있는 표시장치를 제공한다.
또한, 본 발명은 글라스 기판의 분리 공정에 신뢰성을 부여하여, 구동불량을 방지하고 생산수율을 향상시킬 수 있는 표시장치를 제공한다.
상기한 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 표시장치는 기판, 표시 영역, 패드부, 이방성도전필름 및 연성인쇄회로기판을 포함한다. 표시 영역은 기판 상에 위치하며 화상을 표시하고, 패드부는 기판의 적어도 일 가장자리에 위치하며 적어도 하나의 싱크부를 포함한다. 이방성도전필름은 패드부 상에 위치하며, 싱크부를 채운다. 연성인쇄회로기판은 이방성도전필름 상에 위치하여, 패드부에 전기적으로 연결된다. 이방성도전필름은 기판의 끝단으로부터 이격되어 위치한다.
패드부는 기판의 끝단으로 연장되는 복수의 배선들을 포함하며, 적어도 하나의 싱크부는 복수의 배선들과 교차한다.
패드부는, 기판 상에 위치하는 제1 버퍼층, 제1 버퍼층 상에 위치하는 제2 버퍼층, 제2 버퍼층 상에 위치하는 게이트 절연막, 게이트 절연막 상에 위치하는 제1 배선, 제1 배선 상에 위치하는 층간 절연막, 층간 절연막 상에 위치하는 상기 제2 배선, 제2 배선 상에 위치하는 패시베이션막, 및 패시베이션막 상에 위치하는 패드 전극을 포함한다.
싱크부는 제2 버퍼층 및 상기 게이트 절연막에 구비된 홀일 수 있고, 싱크부는 제2 버퍼층, 게이트 절연막 및 층간 절연막에 구비된 홀일 수 있으며, 싱크부는 게이트 절연막 및 게이트 신호라인에 구비된 홀일 수 있다.
패드부는 게이트 패드부 및 데이터 패드부를 포함하며, 싱크부는 게이트 패드부와 데이터 패드부 각각에 연속적으로 이루어진다.
패드부는 게이트 패드부 및 데이터 패드부를 포함하며, 싱크부는 게이트 패드부와 데이터 패드부 각각에 불연속적으로 이루어진다.
싱크부는 기판의 끝단과 나란하게 복수 개로 배치된다.
싱크부의 폭은 적어도 70㎛ 이상이다.
본 발명의 일 실시예들에 따른 표시장치는 패드부에 싱크부를 구비하여, 이방성도전필름이 기판 밖으로 넘치는 것을 방지할 수 있다.
또한, 본 발명은 이방성도전필름이 기판 밖으로 넘치지 않기 때문에, 글라스 기판의 분리 공정에 신뢰성을 부여하여, 구동불량을 방지하고 생산수율을 향상시킬 수 있다.
도 1은 유기발광표시장치의 개략적인 블록도.
도 2는 서브 픽셀의 회로 구성을 나타낸 제1 예시도.
도 3은 서브 픽셀의 회로 구성을 나타낸 제2 예시도.
도 4는 본 발명의 제1 실시예에 따른 유기발광표시장치를 나타낸 평면도.
도 5는 유기발광표시장치의 서브픽셀을 나타낸 단면도.
도 6은 도 4의 게이트 패드부를 확대한 평면도.
도 7은 도 6의 절취선 I-I'에 따라 절취한 단면도.
도 8은 도 4의 데이터 패드부를 확대한 평면도.
도 9는 도 8의 절취선 Ⅱ-Ⅱ'에 따라 절취한 단면도.
도 10 내지 도 13은 제1 실시예에 따른 유기발광표시장치를 나타낸 평면도.
도 14는 본 발명의 제2 실시예에 따른 유기발광표시장치의 패드부를 나타낸 평면도.
도 15는 도 14의 절취선 Ⅲ-Ⅲ'에 따라 절취한 단면도.
도 16은 비교예에 따라 제조된 유기발광표시장치의 모식도.
도 17은 비교예에 따라 제조된 유기발광표시장치의 측면 이미지.
도 18은 비교예에 따라 제조된 유기발광표시장치의 평면 이미지.
도 19는 실시예에 따라 제조된 유기발광표시장치의 이미지.
도 20은 실시예에 따라 제조된 유기발광표시장치의 싱크부의 폭에 따른 이방성도전필름의 넘치는 양을 나타낸 그래프.
이하, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시 예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
본 발명에 따른 표시장치는 유연한 플라스틱 기판 상에 표시소자가 형성된 플라스틱 표시장치이다. 플라스틱 표시장치의 예로, 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 애노드인 제1 전극과 캐소드인 제2 전극 사이에 유기물로 이루어진 발광층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다. 그러나 본 발명에 따른 유기발광표시장치는 플라스틱 기판 외에 유리 기판에 형성될 수도 있다.
이하, 첨부한 도면을 참조하여, 본 발명의 실시예들을 설명하기로 한다.
도 1은 유기발광표시장치의 개략적인 블록도이고, 도 2는 서브 픽셀의 회로 구성을 나타낸 제1 예시도이고, 도 3은 서브 픽셀의 회로 구성을 나타낸 제2 예시도이다.
도 1을 참조하면, 유기발광표시장치는 영상 처리부(10), 타이밍 제어부(20), 데이터 구동부(30), 게이트 구동부(40) 및 표시 패널(50)을 포함한다.
영상 처리부(10)는 외부로부터 공급된 데이터신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(10)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다. 영상 처리부(10)는 시스템 회로기판에 IC(Integrated Circuit) 형태로 형성된다.
타이밍 제어부(20)는 영상 처리부(10)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터신호(DATA)를 공급받는다.
타이밍 제어부(20)는 구동신호에 기초하여 게이트 구동부(40)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(30)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍 제어부(20)는 제어 회로기판에 IC 형태로 형성된다.
데이터 구동부(30)는 타이밍 제어부(20)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(20)로부터 공급되는 데이터신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(30)는 데이터라인들(DL1 ~ DLn)을 통해 데이터신호(DATA)를 출력한다. 데이터 구동부(30)는 기판 상에 IC 형태로 부착된다.
게이트 구동부(40)는 타이밍 제어부(20)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트 구동부(40)는 게이트라인들(GL1 ~ GLm)을 통해 게이트신호를 출력한다. 게이트 구동부(40)는 게이트 회로기판에 IC 형태로 형성되거나 표시 패널(50)에 게이트인패널(Gate In Panel) 방식으로 형성된다.
표시 패널(50)은 데이터 구동부(30) 및 게이트 구동부(40)로부터 공급된 데이터신호(DATA) 및 게이트신호에 대응하여 영상을 표시한다. 표시 패널(50)은 영상을 표시하는 서브 픽셀들(SP)을 포함한다.
도 2를 참조하면, 하나의 서브 픽셀은 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 보상회로(CC) 및 유기발광다이오드(OLED)를 포함한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.
스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)을 통해 공급된 게이트 신호에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터에 저장된 데이터 전압에 따라 고전위 전원라인(VDD)과 저전위 전원라인(GND) 사이로 구동 전류가 흐르도록 동작한다. 보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위한 회로이다. 또한, 스위칭 트랜지스터(SW)나 구동 트랜지스터(DR)에 연결된 커패시터는 보상회로(CC) 내부로 위치할 수 있다.
보상회로(CC)는 하나 이상의 박막 트랜지스터와 커패시터로 구성된다. 보상회로(CC)의 구성은 보상 방법에 따라 매우 다양한 바, 이에 대한 구체적인 예시 및 설명은 생략한다.
또한, 도 3에 도시된 바와 같이, 보상회로(CC)가 포함된 경우 서브 픽셀에는 보상 박막 트랜지스터를 구동함과 더불어 특정 신호나 전원을 공급하기 위한 신호라인과 전원라인 등이 더 포함된다. 추가된 신호라인은 서브 픽셀에 포함된 보상 박막 트랜지스터를 구동하기 위한 제1-2 게이트 라인(GL1b)으로 정의될 수 있다. 그리고 추가된 전원라인은 서브 픽셀의 특정 노드를 특정 전압으로 초기화하기 위한 초기화 전원라인(INIT)으로 정의될 수 있다. 그러나 이는 하나의 예시일 뿐 이에 한정되지 않는다.
한편, 도 2 및 도 3에서는 하나의 서브 픽셀에 보상회로(CC)가 포함된 것을 일례로 하였다. 하지만, 보상의 주체가 데이터 구동부(30) 등과 같이 서브 픽셀의 외부에 위치하는 경우 보상회로(CC)는 생략될 수도 있다. 즉, 하나의 서브 픽셀은 기본적으로 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터 및 유기발광다이오드(OLED)를 포함하는 2T(Transistor)1C(Capacitor) 구조로 구성되지만, 보상회로(CC)가 추가된 경우 3T1C, 4T2C, 5T2C, 6T2C, 7T2C 등으로 다양하게 구성될 수도 있다.
또한, 도 2 및 도 3에서는 보상회로(CC)가 스위칭 트랜지스터(SW)와 구동 트랜지스터(DR) 사이에 위치하는 것으로 도시하였지만, 구동 트랜지스터(DR)와 유기발광다이오드(OLED) 사이에도 더 위치할 수도 있다. 보상회로(CC)의 위치와 구조는 도 2와 도 3에 한정되지 않는다.
도 4는 본 발명의 제1 실시예에 따른 유기발광표시장치를 나타낸 평면도이고, 도 5는 유기발광표시장치의 서브픽셀을 나타낸 단면도이며, 도 6은 도 4의 게이트 패드부를 확대한 평면도이며, 도 7은 도 6의 절취선 I-I'에 따라 절취한 단면도이고, 도 8은 도 4의 데이터 패드부를 확대한 평면도이며, 도 9는 도 8의 절취선 Ⅱ-Ⅱ'에 따라 절취한 단면도이고, 도 10 내지 도 13은 제1 실시예에 따른 유기발광표시장치를 나타낸 평면도이다.
도 4를 참조하면, 유기발광표시장치는 기판(110), 표시 영역(AA) 및 표시 영역(AA)을 둘러싸는 게이트 패드부(GP)와 데이터 패드부(DP)를 포함한다. 표시 영역(AA)은 복수의 서브픽셀(SP)이 배치되어, R, G, B 또는 R, G, B, W를 발광하여 풀컬러를 구현한다. 게이트 패드부(GP)는 표시 영역(AA)의 일측 예를 들어 우측 또는 좌측에 배치되어 표시 영역(AA)으로부터 연장되는 게이트 신호라인(GSL)이 배치된다. 데이터 패드부(DP)는 표시 영역(AA)의 일측 예를 들어 하측에 배치되어 표시 영역(AA)으로부터 연장되는 데이터 신호라인(DSL)이 배치된다. 게이트 신호라인(GSL)은 게이트 패드부(GP)에 부착된 연성인쇄회로기판(COF)을 통해 게이트 신호가 인가되고, 데이터 신호라인(DSL)은 데이터 패드부(DP)에 부착된 연성인쇄회로기판(COF)을 통해 데이터 신호가 인가된다.
이하, 본 발명의 도 5를 참조하여, 유기발광표시장치의 서브픽셀(SP)의 단면 구조를 살펴본다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 유기발광표시장치는 기판(PI) 상에 제1 버퍼층(BUF1)이 위치한다. 기판(PI)은 플라스틱으로 이루어진지며, 예를 들어, 폴리이미드(Polyimide) 기판일 수 있다. 따라서, 본 발명의 기판(PI)은 유연한(flexible)한 특성을 가진다. 제1 버퍼층(BUF1)은 기판(PI)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 제1 버퍼층(BUF1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.
제1 버퍼층(BUF1) 상에 쉴드층(LS)이 위치한다. 쉴드층(LS)은 폴리이미드 기판을 사용함으로써 발생할 수 있는 패널구동 전류가 감소되는 것을 방지하는 역할을 한다. 쉴드층(LS) 상에 제2 버퍼층(BUF2)이 위치한다. 제2 버퍼층(BUF2)은 쉴드층(LS)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 제2 버퍼층(BUF2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다.
제2 버퍼층(BUF2) 상에 반도체층(ACT)이 위치한다. 반도체층(ACT)은 실리콘 반도체나 산화물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다. 여기서, 다결정 실리콘은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하여, 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용하거나 화소 내 구동 TFT에 적용할 수 있다. 한편, 산화물 반도체는 오프-전류가 낮으므로, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 TFT에 적합하다. 또한, 오프 전류가 작으므로 화소의 전압 유지 기간이 길어서 저속 구동 및/또는 저 소비 전력을 요구하는 표시장치에 적합하다. 또한, 반도체층(ACT)은 p형 또는 n형의 불순물을 포함하는 드레인 영역 및 소스 영역을 포함하고 이들 사이에 채널을 포함한다.
반도체층(ACT) 상에 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층일 수 있다. 게이트 절연막(GI) 상에 상기 반도체층(ACT)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널과 대응되는 위치에 게이트 전극(GA)이 위치한다. 게이트 전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(GA)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.
게이트 전극(GA) 상에 게이트 전극(GA)을 절연시키는 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 층간 절연막(ILD) 및 게이트 절연막(GI)의 일부 영역에 반도체층(ACT)의 일부를 노출시키는 콘택홀들(CH)이 위치한다.
층간 절연막(ILD) 상에 드레인 전극(DE)과 소스 전극(SE)이 위치한다. 드레인 전극(DE)은 반도체층(ACT)의 드레인 영역을 노출하는 콘택홀(CH)을 통해 반도체층(ACT)에 연결되고, 소스 전극(SE)은 반도체층(ACT)의 소스 영역을 노출하는 콘택홀(CH)을 통해 반도체층(ACT)에 연결된다. 소스 전극(SE) 및 드레인 전극(DE)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소스 전극(SE) 및 드레인 전극(DE)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 소스 전극(SE) 및 드레인 전극(DE)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다.
따라서, 반도체층(ACT), 게이트 전극(GA), 드레인 전극(DE) 및 소스 전극(SE)을 포함하는 박막트랜지스터(TFT)가 구성된다.
박막트랜지스터(TFT)를 포함하는 기판(PI) 상에 패시베이션막(PAS)이 위치한다. 패시베이션막(PAS)은 하부의 소자를 보호하는 절연막으로, 실리콘 산화막(SiOx), 실리콘 질화막(SiNx) 또는 이들의 다중층일 수 있다. 패시베이션막(PAS) 상에 오버코트층(OC)이 위치한다. 오버코트층(OC)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 오버코트층(OC)은 상기 유기물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 방법으로 형성될 수 있다.
오버코트층(OC)의 일부 영역에는 드레인 전극(DE)을 노출시키는 비어홀(VIA)이 위치한다. 오버코트층(OC) 상에 유기발광 다이오드(OLED)가 위치한다. 보다 자세하게는, 오버코트층(OC) 상에 제1 전극(ANO)이 위치한다. 제1 전극(ANO)은 화소 전극으로 작용하며, 비어홀(VIA)을 통해 박막트랜지스터(TFT)의 드레인 전극(DE)에 연결된다. 제1 전극(ANO)은 애노드로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명도전물질로 이루어질 수 있다. 제1 전극(ANO)이 반사 전극인 경우, 제1 전극(ANO)은 반사층을 더 포함한다. 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있으며, 바람직하게는 APC(은/팔라듐/구리 합금)으로 이루어질 수 있다.
제1 전극(ANO)을 포함하는 기판(PI) 상에 화소를 구획하는 뱅크층(BNK)이 위치한다. 뱅크층(BNK)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 뱅크층(BNK)은 제1 전극(ANO)을 노출시키는 화소정의부(OP)가 위치한다. 뱅크층(BNK)의 화소정의부(OP)에는 제1 전극(ANO)에 컨택하는 발광층(EML)이 위치한다. 발광층(EML)은 전자와 정공이 결합하여 발광하는 층으로, 발광층(EML)과 제1 전극(ANO) 사이에 정공주입층 또는 정공수송층을 포함할 수 있으며, 발광층(EML) 상에 전자수송층 또는 전자주입층을 포함할 수 있다.
발광층(EML) 상에 제2 전극(CAT)이 위치한다. 제2 전극(CAT)은 표시 영역부(A/A) 전면에 위치하고, 캐소드 전극으로 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 제2 전극(CAT)이 투과 전극인 경우 광이 투과될 수 있을 정도로 얇은 두께로 이루어지고, 반사 전극인 경우 광이 반사될 수 있을 정도로 두꺼운 두께로 이루어진다.
한편, 본 발명의 유기발광표시장치는 게이트 패드부 및 데이터 패드부에 연성인쇄회로기판이 이방성도전필름을 통해 부착된다.
보다 자세하게, 도 6 및 도 7을 참조하여 게이트 패드부를 살펴보면, 기판(PI) 상에 제1 버퍼층(BUF1)이 위치하고, 제1 버퍼층(BUF1) 상에 제2 버퍼층(BUF2)이 위치한다. 제2 버퍼층(BUF2)은 일부에 제1 홀(FCH)이 구비된다. 제2 버퍼층(BUF2) 상에 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI)은 일부에 제2 홀(SCH)이 구비되며 상기 제2 버퍼층(BUF2)의 제1 홀(FCH)에 대응하여 배치된다.
게이트 절연막(GI) 상에 게이트 신호라인(GSL)이 위치한다. 게이트 신호라인(GSL)은 표시 영역의 게이트 라인으로부터 연장된 배선으로 일부에 제3 홀(GCH)이 구비된다. 게이트 신호라인(GSL)에 구비된 제3 홀(GCH)은 전술한 제2 버퍼층(BUF2)의 제1 홀(FCH)과 게이트 절연막(GI)의 제2 홀(SCH)에 대응하여 배치된다. 게이트 신호라인(GSL) 상에 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD)은 게이트 신호라인(GSL)을 절연시키며 일부에 제1 콘택홀(PCNT1)을 구비하여 게이트 신호라인(GSL)을 노출시킨다. 층간 절연막(ILD)은 전술한 제2 버퍼층(BUF2)의 제1 홀(FCH), 게이트 절연막(GI)의 제2 홀(SCH) 및 게이트 신호라인(GSL)의 제3 홀(GCH)을 덮는다.
층간 절연막(ILD) 상에 소스 금속층(SML)이 위치한다. 소스 금속층(SML)은 상기 층간 절연막(ILD)의 제1 콘택홀(PCNT1)을 통해 게이트 신호라인(GSL)에 연결된다. 소스 금속층(SML)은 층간 절연막(ILD)을 따라 형성되어 전술한 제2 버퍼층(BUF2)의 제1 홀(FCH), 게이트 절연막(GI)의 제2 홀(SCH) 및 게이트 신호라인(GSL)의 제3 홀(GCH)을 덮는다. 그리고, 소스 금속층(SML) 상에 패시베이션막(PAS)이 위치한다. 패시베이션막(PAS)은 일부에 소스 금속층(SML)을 노출하는 제2 콘택홀(PCNT2)을 구비하고, 소스 금속층(SML)을 따라 형성되어 전술한 제2 버퍼층(BUF2)의 제1 홀(FCH), 게이트 절연막(GI)의 제2 홀(SCH) 및 게이트 신호라인(GSL)의 제3 홀(GCH)을 덮는다. 패시베이션막(PAS) 상에 패드 전극(PEL)이 위치한다. 패드 전극(PEL)은 표시 영역의 제1 전극과 동일한 재료로 형성되며, 전술한 패시베이션막(PAS)의 제2 콘택홀(PCNT2)을 통해 소스 금속층(SML)에 연결된다. 따라서, 제1 버퍼층(BUF1), 제2 버퍼층(BUF2), 게이트 절연막(GI), 게이트 신호라인(GSL), 층간 절연막(ILD), 소스 금속층(SML), 패시베이션막(PAS) 및 패드 전극(PEL)이 구비된 게이트 패드부가 구성된다.
게이트 패드부의 기판(PI) 상에 연성인쇄회로기판(COF)이 이방성도전필름(ACF)을 통해 부착된다. 연성인쇄회로기판(COF)은 구동IC가 연성필름에 구비된 칩온필름(chip on film)일 수 있다. 연성인쇄회로기판(COF)은 연성필름(SF)에 구비된 연성인쇄회로 배선(CSL)을 포함한다. 이방성도전필름(ACF)은 복수의 도전볼(CB)이 접착수지(AR)에 분산되어 배치된 것으로, 기판(PI)과 연성인쇄회로기판(COF)을 접착하면서 전기적으로 연결시킨다. 즉, 이방성도전필름(ACF)의 도전볼(CB)은 패드 전극(PEL)과 연성인쇄회로 배선(CSL)에 컨택하여 이들을 전기적으로 연결한다.
본 실시예에서 제2 버퍼층(BUF2)의 제1 홀(FCH), 게이트 절연막(GI)의 제2 홀(SCH) 및 게이트 신호라인(GSL)의 제3 홀(GCH)이 중첩되어 배치되어 싱크부(SINK)를 구성한다. 싱크부(SINK)는 일종의 홈(groove)으로 작용하여 이방성도전필름(ACF)이 일부를 수용할 수 있다. 싱크부(SINK)는 게이트 신호라인(GSL)과 교차하도록 배치되어, 이방성도전필름(ACF)의 압착 시 이방성도전필름(ACF)이 밀려나가는 것을 방지한다. 또한, 싱크부(SINK) 기판(PI)의 끝단과 이격되어 배치되어, 이방성도전필름(ACF)이 기판(PI)의 끝단을 벗어나 넘쳐 흐르는 것을 방지할 수 있다. 싱크부(SINK)의 폭(W)은 적어도 70㎛ 이상으로 이루어지되 기판(PI)의 끝단과 이격될 수 있는 폭(W)으로 이루어짐으로써, 이방성도전필름(ACF)이 싱크부(SINK)에 수용되어 기판(PI)의 끝단을 벗어나 넘쳐 흐르는 것을 방지할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 싱크부(SINK)의 폭(W)은 패드부에서 구비될 수 있는 가능한한 큰 폭으로 이루어져 이방성도전필름(ACF)이 기판(PI)의 끝단을 벗어나 넘쳐 흐르는 것을 방지할 수 있다.
한편, 도 8 및 도 9를 참조하여 데이터 패드부를 살펴보면, 기판(PI) 상에 제1 버퍼층(BUF1)이 위치하고, 제1 버퍼층(BUF1) 상에 제2 버퍼층(BUF2)이 위치한다. 제2 버퍼층(BUF2)은 일부에 제1 홀(FCH)이 구비된다. 제2 버퍼층(BUF2) 상에 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI)은 일부에 제2 홀(SCH)이 구비되며 상기 제2 버퍼층(BUF2)의 제1 홀(FCH)에 대응하여 배치된다. 게이트 절연막(GI) 상에 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD)은 일부에 제4 홀(ICH)이 구비되며, 전술한 제2 버퍼층(BUF2)의 제1 홀(FCH) 및 게이트 절연막(GI)의 제2 홀(SCH)에 대응하여 배치된다.
층간 절연막(ILD) 상에 데이터 신호라인(DSL)이 위치한다. 데이터 신호라인(DSL)은 표시 영역의 데이터 라인으로부터 연장된 배선으로 기판(PI)의 끝단까지 연장되어 배치된다. 데이터 신호라인(DSL)은 층간 절연막(ILD)을 따라 형성되어 전술한 제2 버퍼층(BUF2)의 제1 홀(FCH), 게이트 절연막(GI)의 제2 홀(SCH) 및 층간 절연막(ILD)의 제4 홀(ICH)을 덮는다. 데이터 신호라인(DSL) 상에 패시베이션막(PAS)이 위치한다. 패시베이션막(PAS)은 일부에 데이터 신호라인(DSL)을 노출하는 제3 콘택홀(PCNT3)을 구비하고, 데이터 신호라인(DSL)을 따라 형성되어 전술한 제2 버퍼층(BUF2)의 제1 홀(FCH), 게이트 절연막(GI)의 제2 홀(SCH) 및 층간 절연막(ILD)의 제4 홀(ICH)을 덮는다. 패시베이션막(PAS) 상에 패드 전극(PEL)이 위치한다. 패드 전극(PEL)은 표시 영역의 제1 전극과 동일한 재료로 형성되며, 전술한 패시베이션막(PAS)의 제3 콘택홀(PCNT3)을 통해 데이터 신호라인(DSL)에 연결된다. 따라서, 제1 버퍼층(BUF1), 제2 버퍼층(BUF2), 게이트 절연막(GI), 층간 절연막(ILD), 데이터 신호라인(DSL), 패시베이션막(PAS) 및 패드 전극(PEL)이 구비된 데이터 패드부가 구성된다.
데이터 패드부의 기판(PI) 상에 연성인쇄회로기판(COF)이 이방성도전필름(ACF)을 통해 부착된다. 연성인쇄회로기판(COF)은 연성필름(SF)에 구비된 연성인쇄회로 배선(CSL)을 포함한다. 이방성도전필름(ACF)은 복수의 도전볼(CB)이 접착수지(AR)에 분산되어 배치된 것으로, 기판(PI)과 연성인쇄회로기판(COF)을 접착하면서 전기적으로 연결시킨다. 즉, 이방성도전필름(ACF)의 도전볼(CB)은 패드 전극(PEL)과 연성인쇄회로 배선(CSL)에 컨택하여 이들을 전기적으로 연결한다.
본 실시예에서 제2 버퍼층(BUF2)의 제1 홀(FCH), 게이트 절연막(GI)의 제2 홀(SCH) 및 층간 절연막(ILD)의 제4 홀(ICH)이 중첩되어 배치되어 싱크부(SINK)를 구성한다. 싱크부(SINK)는 데이터 신호라인(DSL)과 교차하도록 배치되어, 이방성도전필름(ACF)의 압착 시 이방성도전필름(ACF)이 밀려나가는 것을 방지한다. 또한, 싱크부(SINK) 기판(PI)의 끝단과 이격되어 배치되어, 이방성도전필름(ACF)이 기판(PI)의 끝단을 벗어나 넘쳐 흐르는 것을 방지할 수 있다. 싱크부(SINK)의 폭(W)은 적어도 70㎛ 이상으로 이루어지되 기판(PI)의 끝단과 이격될 수 있는 폭(W)으로 이루어짐으로써, 이방성도전필름(ACF)이 싱크부(SINK)에 수용되어 기판(PI)의 끝단을 벗어나 넘쳐 흐르는 것을 방지할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 싱크부(SINK)의 폭(W)은 패드부에서 구비될 수 있는 가능한한 큰 폭으로 이루어져 이방성도전필름(ACF)이 기판(PI)의 끝단을 벗어나 넘쳐 흐르는 것을 방지할 수 있다.
한편, 도 10을 참조하면, 본 발명의 싱크부(SINK)는 게이트 패드부(GP)와 데이터 패드부(DP)에 각각 구비될 수 있다. 이때, 싱크부(SINK)는 게이트 패드부(GP)에서 기판(PI)의 끝단과 나란하게 연속적으로 배치될 수 있다. 예를 들어, 싱크부(SINK)는 게이트 패드부(GP)의 기판(PI) 끝단과 나란하게 1개로 배치되어, 3개의 연성인쇄회기판(COF)과 모두 중첩되도록 배치될 수 있다. 또한, 싱크부(SINK)는 데이터 패드부(DP)에서 기판(PI)의 끝단과 나란하게 연속적으로 배치될 수 있다. 예를 들어, 싱크부(SINK)는 데이터 패드부(DP)의 기판(PI) 끝단과 나란하게 1개로 배치되어, 4개의 연성인쇄회기판(COF)과 모두 중첩되도록 배치될 수 있다.
또한, 도 11을 참조하면, 본 발명의 싱크부(SINK)는 게이트 패드부(GP)와 데이터 패드부(DP)에 각각 구비될 수 있다. 이때, 싱크부(SINK)는 게이트 패드부(GP)에서 기판(PI)의 끝단과 나란하게 불연속적으로 배치될 수 있다. 예를 들어, 싱크부(SINK)는 게이트 패드부(GP)의 기판(PI) 끝단과 나란하게 배치되되, 3개의 연성인쇄회기판(COF)과 각각 중첩되도록 3개의 싱크부(SINK)가 배치될 수 있다. 또한, 싱크부(SINK)는 데이터 패드부(DP)에서 기판(PI)의 끝단과 나란하게 불연속적으로 배치될 수 있다. 예를 들어, 싱크부(SINK)는 데이터 패드부(DP)의 기판(PI) 끝단과 나란하게 배치되되, 4개의 연성인쇄회기판(COF)과 각가 중첩되도록 4개의 싱크부(SINK)가 배치될 수 있다.
또한, 도 12를 참조하면, 본 발명의 싱크부(SINK)는 게이트 패드부(GP)와 데이터 패드부(DP)에 각각 구비될 수 있다. 이때, 싱크부(SINK)는 게이트 패드부(GP)에서 기판(PI)의 끝단과 나란하게 연속적으로 배치되되, 복수 개로 배치될 수 있다. 예를 들어, 싱크부(SINK)는 게이트 패드부(GP)의 기판(PI) 끝단과 나란하게 2개로 배치되어, 3개의 연성인쇄회기판(COF)과 모두 중첩되도록 배치될 수 있다. 또한, 싱크부(SINK)는 데이터 패드부(DP)에서 기판(PI)의 끝단과 나란하게 연속적으로 배치되되, 복수 개로 배치될 수 있다. 예를 들어, 싱크부(SINK)는 데이터 패드부(DP)의 기판(PI) 끝단과 나란하게 2개로 배치되어, 4개의 연성인쇄회기판(COF)과 모두 중첩되도록 배치될 수 있다.
또한, 도 13을 참조하면, 본 발명의 싱크부(SINK)는 게이트 패드부(GP)와 데이터 패드부(DP)에 각각 구비될 수 있다. 이때, 싱크부(SINK)는 게이트 패드부(GP)에서 기판(PI)의 끝단과 나란하게 불연속적으로 배치되되 복수 개로 배치될 수 있다. 예를 들어, 싱크부(SINK)는 게이트 패드부(GP)의 기판(PI) 끝단과 나란하게 배치되되, 3개의 연성인쇄회기판(COF)과 각각 중첩되도록 6개의 싱크부(SINK)가 배치될 수 있다. 또한, 싱크부(SINK)는 데이터 패드부(DP)에서 기판(PI)의 끝단과 나란하게 불연속적으로 배치되되 복수 개로 배치될 수 있다. 예를 들어, 싱크부(SINK)는 데이터 패드부(DP)의 기판(PI) 끝단과 나란하게 배치되되, 4개의 연성인쇄회기판(COF)과 각가 중첩되도록 8개의 싱크부(SINK)가 배치될 수 있다.
그러나, 본 발명은 이에 한정되지 않으며, 패드부에 구비된 이방성도전필름이 기판 밖으로 넘치는 것을 방지하는 목적이라면 싱크부의 개수, 형상, 위치 등은 다양하게 변경이 가능할 것이다.
도 14는 본 발명의 제2 실시예에 따른 유기발광표시장치의 패드부를 나타낸 평면도이고, 도 15는 도 14의 절취선 Ⅲ-Ⅲ'에 따라 절취한 단면도이다. 하기에서는 패드부의 예로 게이트 패드부를 설명한다.
도 14 및 도 15를 참조하여 게이트 패드부를 살펴보면, 기판(PI) 상에 제1 버퍼층(BUF1)이 위치하고, 제1 버퍼층(BUF1) 상에 제2 버퍼층(BUF2)이 위치한다. 제2 버퍼층(BUF2) 상에 게이트 절연막(GI)이 위치하되 게이트 절연막(GI)은 일부에 제2 홀(SCH)이 구비된다. 게이트 절연막(GI) 상에 게이트 신호라인(GSL)이 위치한다. 게이트 신호라인(GSL)은 표시 영역의 게이트 라인으로부터 연장된 배선으로 일부에 제3 홀(GCH)이 구비된다. 게이트 신호라인(GSL)에 구비된 제3 홀(GCH)은 상기 게이트 절연막(GI)의 제2 홀(SCH)에 대응하여 배치된다. 게이트 신호라인(GSL) 상에 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD)은 게이트 신호라인(GSL)을 절연시키며 일부에 제1 콘택홀(PCNT1)을 구비하여 게이트 신호라인(GSL)을 노출시킨다. 층간 절연막(ILD)은 전술한 게이트 절연막(GI)의 제2 홀(SCH) 및 게이트 신호라인(GSL)의 제3 홀(GCH)을 덮는다.
층간 절연막(ILD) 상에 소스 금속층(SML)이 위치한다. 소스 금속층(SML)은 상기 층간 절연막(ILD)의 제1 콘택홀(PCNT1)을 통해 게이트 신호라인(GSL)에 연결된다. 소스 금속층(SML)은 층간 절연막(ILD)을 따라 형성되어 전술한 게이트 절연막(GI)의 제2 홀(SCH) 및 게이트 신호라인(GSL)의 제3 홀(GCH)을 덮는다. 그리고, 소스 금속층(SML) 상에 패시베이션막(PAS)이 위치한다. 패시베이션막(PAS)은 일부에 소스 금속층(SML)을 노출하는 제2 콘택홀(PCNT2)을 구비하고, 소스 금속층(SML)을 따라 형성되어 전술한 게이트 절연막(GI)의 제2 홀(SCH) 및 게이트 신호라인(GSL)의 제3 홀(GCH)을 덮는다. 패시베이션막(PAS) 상에 패드 전극(PEL)이 위치한다. 패드 전극(PEL)은 패시베이션막(PAS)의 제2 콘택홀(PCNT2)을 통해 소스 금속층(SML)에 연결된다. 패드 전극(PEL)은 기판(PI)의 끝단까지 연장되어 배치된다. 따라서, 제1 버퍼층(BUF1), 제2 버퍼층(BUF2), 게이트 절연막(GI), 게이트 신호라인(GSL), 층간 절연막(ILD), 소스 금속층(SML), 패시베이션막(PAS) 및 패드 전극(PEL)이 구비된 게이트 패드부가 구성된다.
게이트 패드부의 기판(PI) 상에 연성인쇄회로기판(COF)이 이방성도전필름(ACF)을 통해 부착된다. 연성인쇄회로기판(COF)은 연성필름(SF)에 구비된 연성인쇄회로 배선(CSL)을 포함한다. 이방성도전필름(ACF)은 복수의 도전볼(CB)이 접착수지(AR)에 분산되어 배치된 것으로, 기판(PI)과 연성인쇄회로기판(COF)을 접착하면서 전기적으로 연결시킨다. 즉, 이방성도전필름(ACF)의 도전볼(CB)은 패드 전극(PEL)과 연성인쇄회로 배선(CSL)에 컨택하여 이들을 전기적으로 연결한다.
본 발명의 제2 실시예에서는 게이트 절연막(GI)의 제2 홀(SCH) 및 게이트 신호라인(GSL)의 제3 홀(GCH)이 중첩되어 배치되어 싱크부(SINK)를 구성한다. 싱크부(SINK)는 패드 전극(PEL)과 교차하도록 배치되어, 이방성도전필름(ACF)의 압착 시 이방성도전필름(ACF)이 밀려나가는 것을 방지한다. 또한, 싱크부(SINK) 기판(PI)의 끝단과 이격되어 배치되어, 이방성도전필름(ACF)이 기판(PI)의 끝단을 벗어나 넘쳐 흐르는 것을 방지할 수 있다. 싱크부(SINK)의 폭(W)은 적어도 70㎛ 이상으로 이루어지되 기판(PI)의 끝단과 이격될 수 있는 폭(W)으로 이루어짐으로써, 이방성도전필름(ACF)이 싱크부(SINK)에 수용되어 기판(PI)의 끝단을 벗어나 넘쳐 흐르는 것을 방지할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 싱크부(SINK)의 폭(W)은 패드부에서 구비될 수 있는 가능한한 큰 폭으로 이루어져 이방성도전필름(ACF)이 기판(PI)의 끝단을 벗어나 넘쳐 흐르는 것을 방지할 수 있다.
전술한 본 발명의 제2 실시예에서는 전술한 제1 실시예와는 달리, 제1 버퍼층에 제1 홀을 구비하지 않았고 패드 전극(PEL)이 기판(PI) 끝단까지 연장되었다. 즉, 본 발명은 싱크부에 대응되는 위치에 존재하는 어떠한 층에도 홀을 구비하여 싱크부로 작용할 수 있다. 이때, 게이트 신호라인(GSL), 소스 금속층(SML) 및 패드 전극(PEL) 중 적어도 하나는 기판(PI)의 끝단까지 연장되어 테스트나 검사 등이 가능케 한다.
전술한 바와 같이, 본 발명의 일 실시예들에 따른 표시장치는 패드부에 싱크부를 구비하여, 이방성도전필름이 기판 밖으로 넘치는 것을 방지할 수 있다. 또한, 본 발명은 이방성도전필름이 기판 밖으로 넘치지 않기 때문에, 글라스 기판의 분리 공정에 신뢰성을 부여하여, 구동불량을 방지하고 생산수율을 향상시킬 수 있다.
이하, 전술한 본 발명의 표시장치의 싱크부에 대한 실시예를 개시한다. 하기 실시예는 본 특허의 일 실시예일 뿐 본 발명이 이에 한정되지 않는다.
<실시예>
도 4에 도시된 유기발광표시장치를 제조하였다. 이때, 게이트 패드부 및 데이터 패드부에 도 10에 도시된 폭 70㎛의 싱크부를 각각 구비하였다.
<비교예>
전술한 실시예와 동일하게 유기발광표시장치를 제조하였다. 이때, 게이트 패드부 및 데이터 패드부에 싱크부는 구비되지 않았다.
전술한 비교예에 따라 제조된 유기발광표시장치의 모식도를 도 16에 나타내었으며 측면 이미지를 도 17에 나타내었고 평면 이미지를 도 18에 나타내었다. 또한, 전술한 실시예에 따라 제조된 유기발광표시장치의 이미지를 도 19에 나타내었고, 싱크부의 폭에 따른 이방성도전필름의 넘치는 양을 측정하여 도 20에 나타내었다.
도 16을 참조하면, 유기발광표시장치의 패드부는 대략적으로 글라스(GLS) 상에 기판(PI)이 위치하고 기판(PI) 상에 버퍼층, 게이트 절연막, 층간 절연막 등의 TFT 관련층(TFT)이 위치한다. 이들 패드부 상에 연성인쇄회로기판(COF)이 이방성도전필름(ACF)을 통해 부착된다. 연성인쇄회로기판(COF)이 가압되면 이방성도전필름(ACF)이 압력에 의해 눌려지면서 주변으로 퍼져나간다. 이때, 이방성도전필름(ACF)의 일부는 기판(PI)의 밖으로 넘쳐 흘러 기판(PI)과 글라스(GLS)의 측면을 접착시키게 된다. 도 17과 도 18을 참조하면, 이방성도전필름(ACF)이 기판(PI)과 글라스(GLS) 밖으로 넘쳐 흐른 것을 확인할 수 있었다. 이처럼 이방성도전필름(ACF)에 의해 기판(PI)과 글라스(GLS) 측면이 접착되면, 기판(PI)과 글라스(GLS)를 분리하는 공정에서 이들이 분리되지 않는 문제점이 있다.
한편, 도 19를 참조하면, 본 발명의 실시예에 따른 유기발광표시장치는 패드부에 싱크부가 형성된 것이 명확하게 나타난다. 도 20을 참조하면, 싱크부의 폭이 10, 20, 30, 40, 50, 60㎛인 경우에는 이방성도전필름이 넘쳐흐르게 되었으나, 70㎛ 이상인 경우에 이방성도전필름이 넘쳐흐르지 않았다.
전술한 바와 같이, 본 발명의 일 실시예들에 따른 표시장치는 패드부에 싱크부를 구비하여, 이방성도전필름이 기판 밖으로 넘치는 것을 방지할 수 있다. 또한, 본 발명은 이방성도전필름이 기판 밖으로 넘치지 않기 때문에, 글라스 기판의 분리 공정에 신뢰성을 부여하여, 구동불량을 방지하고 생산수율을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경과 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
PI : 기판 BUF1 : 제1 버퍼층
BUF2 : 제2 버퍼층 GI : 게이트 절연막
GSL : 게이트 신호라인 ILD : 층간 절연막
SML : 소스 금속층 PAS : 패시베이션막
PEL : 패드 전극 COF : 연성인쇄회로기판
ACF : 이방성 도전필름

Claims (10)

  1. 기판;
    상기 기판 상에 위치하며 화상을 표시하는 표시 영역;
    상기 기판의 적어도 일 가장자리에 위치하며, 게이트 패드부 및 데이터 패드부와, 상기 게이트 패드부와 상기 데이터 패드부의 적어도 하나에 이루어진 적어도 하나의 싱크부를 포함하는 패드부;
    상기 패드부 상에 위치하며, 상기 싱크부를 채우는 이방성도전필름; 및
    상기 이방성도전필름 상에 위치하여, 상기 패드부에 전기적으로 연결되는 연성인쇄회로기판을 포함하며,
    상기 게이트 패드부는,
    상기 기판 상에 위치하는 제1 버퍼층;
    상기 제1 버퍼층 상에 위치하는 제2 버퍼층;
    상기 제2 버퍼층 상에 위치하는 게이트 절연막;
    상기 게이트 절연막 상에 위치하는 제1 배선;
    상기 제1 배선 상에 위치하는 층간 절연막;
    상기 층간 절연막 상에 위치하며, 상기 층간 절연막에 형성된 제1 콘택홀을 통해 상기 제1 배선에 접속되는 제2 배선;
    상기 제2 배선 상에 위치하는 패시베이션막; 및
    상기 패시베이션막 상에 위치하며, 상기 패시베이션막에 형성된 제2 콘택홀을 통해 상기 제2 배선에 접속되는 게이트 패드 전극을 포함하고,
    상기 싱크부는 상기 제2 버퍼층, 상기 게이트 절연막 및 상기 제1 배선의 일부분을 제거하여 형성된 홀이며,
    상기 제2 배선은 상기 싱크부에서 상기 기판, 상기 제1 버퍼층, 상기 층간 절연막과 중첩되도록 배치되고, 상기 싱크부 외측의 영역에서 상기 기판, 상기 제1 버퍼층, 상기 제2 버퍼층, 상기 게이트 절연막, 상기 제1 배선, 상기 층간 절연막과 중첩되도록 배치되며,
    상기 이방성도전필름은 상기 기판의 끝단으로부터 이격되어 위치하는 표시장치.
  2. 제1 항에 있어서,
    상기 패드부는 상기 기판의 끝단으로 연장되는 복수의 배선들을 포함하며, 상기 적어도 하나의 싱크부는 상기 복수의 배선들과 교차하는 표시장치.
  3. 삭제
  4. 삭제
  5. 제1 항에 있어서,
    상기 데이터 패드부는
    상기 기판 상에 위치하는 상기 제1 버퍼층;
    상기 제1 버퍼층 상에 위치하는 상기 제2 버퍼층;
    상기 제2 버퍼층 상에 위치하는 상기 게이트 절연막;
    상기 게이트 절연막 상에 위치하는 상기 층간 절연막;
    상기 층간 절연막 상에 위치하는 제4 배선;
    상기 제4 배선 상에 위치하는 패시베이션막; 및
    상기 패시베이션막 상에 위치하며, 상기 패시베이션막에 형성된 제3 콘택홀을 통해 상기 제4 배선에 접속되는 데이터 패드 전극을 포함하고, 상기 싱크부는 상기 제2 버퍼층, 상기 게이트 절연막 및 상기 층간 절연막의 일부분을 제거하여 형성된 홀이며,
    상기 제4 배선은 상기 싱크부에서 상기 기판 및 상기 제1 버퍼층과 중첩되도록 배치되고, 상기 싱크부 외측의 영역에서 상기 기판, 상기 제1 버퍼층, 상기 제2 버퍼층, 상기 게이트 절연막, 및 상기 층간 절연막과 중첩되도록 배치되는 표시장치.
  6. 제1 항에 있어서,
    상기 싱크부는 상기 게이트 절연막 및 상기 제1 배선에 구비된 홀인 표시장치.
  7. 제1 항에 있어서,
    상기 패드부는 게이트 패드부 및 데이터 패드부를 포함하며, 상기 싱크부는 상기 게이트 패드부와 상기 데이터 패드부 각각에 연속적으로 이루어진 표시장치.
  8. 제1 항에 있어서,
    상기 싱크부는 상기 게이트 패드부와 상기 데이터 패드부 각각에 연속적 또는 불연속적으로 이루어진 표시장치.
  9. 제1 항에 있어서,
    상기 싱크부는 상기 기판의 끝단과 나란하게 복수 개로 배치되는 표시장치.
  10. 제1 항에 있어서,
    상기 싱크부의 폭은 적어도 70㎛ 이상인 표시장치.
KR1020160092729A 2016-07-21 2016-07-21 표시장치 KR101853032B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020160092729A KR101853032B1 (ko) 2016-07-21 2016-07-21 표시장치
TW105143042A TWI623097B (zh) 2016-07-21 2016-12-23 顯示裝置
US15/392,076 US10224503B2 (en) 2016-07-21 2016-12-28 Display device
JP2016254873A JP6479748B2 (ja) 2016-07-21 2016-12-28 表示装置
DE102016125945.4A DE102016125945B4 (de) 2016-07-21 2016-12-30 Anzeigevorrichtung und Verfahren zu derer Herstellung
CN201611272989.7A CN107644889B (zh) 2016-07-21 2016-12-30 显示面板和包括该显示面板的显示装置
US16/278,077 US10446789B2 (en) 2016-07-21 2019-02-16 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160092729A KR101853032B1 (ko) 2016-07-21 2016-07-21 표시장치

Publications (2)

Publication Number Publication Date
KR20180011396A KR20180011396A (ko) 2018-02-01
KR101853032B1 true KR101853032B1 (ko) 2018-06-05

Family

ID=60890240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160092729A KR101853032B1 (ko) 2016-07-21 2016-07-21 표시장치

Country Status (6)

Country Link
US (2) US10224503B2 (ko)
JP (1) JP6479748B2 (ko)
KR (1) KR101853032B1 (ko)
CN (1) CN107644889B (ko)
DE (1) DE102016125945B4 (ko)
TW (1) TWI623097B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11320704B2 (en) 2019-07-19 2022-05-03 Samsung Display Co., Ltd. Display device
US11778875B2 (en) 2020-04-03 2023-10-03 Samsung Display Co., Ltd. Display panel having inclined edge defined by respective end surfaces of base substrate and insulating layer, and display device including the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449666B (zh) 2016-12-02 2018-04-03 京东方科技集团股份有限公司 阵列基板和显示装置
CN108877545B (zh) * 2018-06-29 2020-12-22 上海天马有机发光显示技术有限公司 显示装置
CN109240003A (zh) * 2018-09-30 2019-01-18 重庆惠科金渝光电科技有限公司 显示面板、显示装置及显示面板制造方法
US10809576B2 (en) 2018-09-30 2020-10-20 HKC Corporation Limited Display panel, display device, and method for manufacturing display panel
KR102542808B1 (ko) * 2018-10-15 2023-06-12 엘지디스플레이 주식회사 표시장치
CN109377890B (zh) * 2018-12-21 2020-01-21 武汉华星光电半导体显示技术有限公司 柔性显示装置
CN110289270B (zh) * 2019-06-28 2021-10-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN110782794B (zh) * 2019-11-13 2021-12-10 深圳市沐梵照明有限公司 一种柔性透明led显示膜
KR20220090001A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN114152619B (zh) * 2021-11-30 2024-05-03 天马微电子股份有限公司 线路板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208178A (ja) 1999-01-20 2000-07-28 Mitsubishi Electric Corp 半導体応用装置及びその製造方法
US20050110023A1 (en) * 2003-11-24 2005-05-26 Kwan-Hee Lee Organic light-emitting display

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005043804A (ja) * 2003-07-25 2005-02-17 Seiko Epson Corp 表示装置、アクティブマトリクス基板、及び電子機器
KR100671640B1 (ko) * 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
JP4304134B2 (ja) * 2004-08-03 2009-07-29 シャープ株式会社 入力用配線フィルムおよびこれを備えた表示装置
JP2007086110A (ja) * 2005-09-20 2007-04-05 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2007123665A (ja) * 2005-10-31 2007-05-17 Ricoh Co Ltd 半導体装置用電気回路
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP2010225845A (ja) * 2009-03-24 2010-10-07 Seiko Epson Corp 基板の接続構造、電気光学装置、および電子機器
KR101361925B1 (ko) * 2010-07-07 2014-02-21 엘지디스플레이 주식회사 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법
JP5494345B2 (ja) * 2010-08-18 2014-05-14 株式会社デンソー 有機ｅｌ表示装置
KR101826898B1 (ko) * 2011-05-26 2018-03-23 삼성디스플레이 주식회사 표시패널
JP2013011770A (ja) * 2011-06-29 2013-01-17 Bridgestone Corp 情報表示パネルモジュール
KR20130013515A (ko) * 2011-07-28 2013-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130015397A (ko) * 2011-08-03 2013-02-14 삼성디스플레이 주식회사 평판 표시 장치, 평판 표시 장치용 원장 기판, 평판 표시 장치 제조 방법 및 평판 표시 장치용 원장 기판 제조 방법
US8780568B2 (en) * 2011-12-28 2014-07-15 Panasonic Corporation Flexible display device
KR102000209B1 (ko) * 2012-11-16 2019-07-16 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20140074740A (ko) * 2012-12-10 2014-06-18 삼성디스플레이 주식회사 디스플레이 장치 및 그의 제조방법
KR102066087B1 (ko) * 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR102137474B1 (ko) * 2013-10-18 2020-07-27 삼성디스플레이 주식회사 패드 전극 구조물 및 상기 패드 전극 구조물을 포함하는 유기 발광 표시 장치
KR101669060B1 (ko) * 2014-05-02 2016-11-10 엘지디스플레이 주식회사 표시장치 및 이를 제조하는 방법
CN104091891A (zh) * 2014-06-03 2014-10-08 京东方科技集团股份有限公司 柔性基板及其制造方法、显示装置
CN104678620A (zh) * 2015-03-20 2015-06-03 合肥京东方光电科技有限公司 一种阵列基板及具有该阵列基板的显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208178A (ja) 1999-01-20 2000-07-28 Mitsubishi Electric Corp 半導体応用装置及びその製造方法
US20050110023A1 (en) * 2003-11-24 2005-05-26 Kwan-Hee Lee Organic light-emitting display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11320704B2 (en) 2019-07-19 2022-05-03 Samsung Display Co., Ltd. Display device
US11778875B2 (en) 2020-04-03 2023-10-03 Samsung Display Co., Ltd. Display panel having inclined edge defined by respective end surfaces of base substrate and insulating layer, and display device including the same

Also Published As

Publication number Publication date
US10446789B2 (en) 2019-10-15
CN107644889B (zh) 2020-12-25
US20180026227A1 (en) 2018-01-25
JP6479748B2 (ja) 2019-03-06
US10224503B2 (en) 2019-03-05
DE102016125945A1 (de) 2018-01-25
CN107644889A (zh) 2018-01-30
DE102016125945B4 (de) 2020-06-04
JP2018013762A (ja) 2018-01-25
KR20180011396A (ko) 2018-02-01
TWI623097B (zh) 2018-05-01
US20190181377A1 (en) 2019-06-13
TW201804606A (zh) 2018-02-01

Similar Documents

Publication Publication Date Title
KR101853032B1 (ko) 표시장치
US10068929B2 (en) Display device
KR101857868B1 (ko) 표시장치
JP6548709B2 (ja) 表示装置
KR102609533B1 (ko) 표시장치
CN108122881B (zh) 膜上芯片以及包括该膜上芯片的显示装置
US10950822B2 (en) Display device capable of improving light extraction efficiency
KR20180061877A (ko) 이방성 도전필름 및 이를 포함하는 표시장치
KR20170026969A (ko) 표시장치
KR20180045095A (ko) 표시장치
CN110858607A (zh) 显示装置
KR102422035B1 (ko) 표시장치
KR102505341B1 (ko) 칩 온 필름 및 이를 포함하는 표시장치
KR102597232B1 (ko) 표시장치
KR20190042361A (ko) 표시장치
KR20190012706A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant