JP6479748B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6479748B2
JP6479748B2 JP2016254873A JP2016254873A JP6479748B2 JP 6479748 B2 JP6479748 B2 JP 6479748B2 JP 2016254873 A JP2016254873 A JP 2016254873A JP 2016254873 A JP2016254873 A JP 2016254873A JP 6479748 B2 JP6479748 B2 JP 6479748B2
Authority
JP
Japan
Prior art keywords
sink
insulating film
substrate
gate
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016254873A
Other languages
English (en)
Other versions
JP2018013762A (ja
Inventor
ウナー・キム
ミエ・キム
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド, エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2018013762A publication Critical patent/JP2018013762A/ja
Application granted granted Critical
Publication of JP6479748B2 publication Critical patent/JP6479748B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/821—Patterning of a layer by embossing, e.g. stamping to form trenches in an insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、表示装置に関し、より詳しくは、駆動不良を防止し、歩留まりを向上させることができる表示装置に関する。
情報化社会が発展するにつれて、画像を表示するための表示装置に対する要求が多様な形態に増加している。表示装置分野は、体積の大きい陰極線管（Cathode Ray Tube：ＣＲＴ）に代える、薄くて軽くて大面積が可能な平板表示装置（Flat Panel Display Device：ＦＰＤ）に急速に変化してきた。平板表示装置には、液晶表示装置（Liquid Crystal Display Device：ＬＣＤ）、プラズマディスプレイパネル（Plasma Display Panel：ＰＤＰ）、有機発光表示装置（Organic Light Emitting Display Device：ＯＬＥＤ）、そして電気泳動表示装置（Electrophoretic Display Device：ＥＤ）などがある。
そのうち、有機発光表示装置は、自ら発光する自発光素子であって、応答速度が早くて、発光効率、輝度、及び視野角が大きいという長所がある。特に、有機発光表示装置は、柔軟な（flexible）プラスチック基板の上にも形成できるだけでなく、プラズマディスプレイパネル（Plasma Display Panel）や無機電界発光（ＥＬ）ディスプレイに比べて低い電圧で駆動が可能で、電力消耗が比較的少なく、色感が優れるという長所がある。
柔軟なプラスチック基板に製造された有機発光表示装置は、ガラス基板上にポリイミドをコーティングした後、薄膜トランジスタ及び有機発光ダイオードなどの素子が製造され、パッド部にチップオンフィルム（Chip on Film：ＣＯＦ）が付着される。そして、ガラス基板を分離する工程を遂行して柔軟なポリイミド基板を備える有機発光表示装置が製造される。
そのうち、有機発光表示装置のパッド部にチップオンフィルムが付着される工程は、チップオンフィルムに異方性導電フィルム（Anisotropic Conductive Film：ＡＣＦ）が形成された後、パッド部にタップ（Tap）ボンディング工程により付着される。ここで、タップボンディング工程は、パッド部、異方性導電フィルム、及びチップオンフィルムを押圧して異方性導電フィルム内の導電ボールによりパッド部とチップオンフィルムを電気的に連結させる。しかしながら、異方性導電フィルムの量や圧力程度によって異方性導電フィルムが基板の端部の外にあふれるようになる。したがって、ガラス基板とポリイミド基板が異方性導電フィルムにより接着されて、後続するガラス基板の分離工程が難しいという問題がある。
本発明は、パッド部にシンク部を形成して異方性導電フィルムが基板の外にあふれるのを防止することができる表示装置を提供する。
また、本発明、はガラス基板の分離工程に信頼性を与えて、駆動不良を防止し、歩留まりを向上させることができる表示装置を提供する。
本発明の一観点によれば、基板と、前記基板上に位置し、画像を表示する表示領域と、前記基板の少なくとも一縁に位置し、少なくとも１つのシンク部を含むパッド部と、前記パッド部上に位置し、前記シンク部を詰める異方性導電フィルムと、前記異方性導電フィルム上に位置して、前記パッド部に電気的に連結される軟性印刷回路基板と、を含み、前記異方性導電フィルムは、前記基板の端部から離隔して位置する、表示装置が提供される。
前述したように、本発明に係る表示装置は、パッド部にシンク部を備えて、異方性導電フィルムが基板の外にあふれるのを防止することができる。また、本発明は異方性導電フィルムが基板の外にあふれないため、ガラス基板の分離工程に信頼性を与えて、駆動不良を防止し、歩留まりを向上させることができる。
有機発光表示装置の概略的なブロック図である。 サブピクセルの回路構成を示す第１例示図である。 サブピクセルの回路構成を示す第２例示図である。 本発明の第１実施形態に係る有機発光表示装置を示す平面図である。 有機発光表示装置のサブピクセルを示す断面図である。 図４のゲートパッド部を拡大した平面図である。 図６の切取り線Ｉ−Ｉ’により切り取った断面図である。 図４のデータパッド部を拡大した平面図である。 図８の切取り線ＩＩ−ＩＩ’により切り取った断面図である。 第１実施形態に係る有機発光表示装置を示す平面図である。 第１実施形態に係る有機発光表示装置を示す平面図である。 第１実施形態に係る有機発光表示装置を示す平面図である。 第１実施形態に係る有機発光表示装置を示す平面図である。 本発明の第２実施形態に係る有機発光表示装置のパッド部を示す平面図である。 図１４の切取り線ＩＩＩ−ＩＩＩ’により切り取った断面図である。 比較例に従って製造された有機発光表示装置の模式図である。 比較例に従って製造された有機発光表示装置の側面イメージである。 比較例に従って製造された有機発光表示装置の平面イメージである。 実施形態に従って製造された有機発光表示装置のイメージである。 実施形態に従って製造された有機発光表示装置のシンク部の幅に従う異方性導電フィルムのあふれ量を示すグラフである。
以下、添付の図面を参照して本発明の好ましい実施形態を詳細に説明する。明細書の全体に亘って同一な参照番号は実質的に同一な構成要素を意味する。以下の説明において、本発明と関連した公知技術または構成に対する具体的な説明が本発明の要旨を曖昧にすることがあると判断される場合、その詳細な説明を省略する。また、以下の説明で使われる構成要素の名称は明細書作成の容易性を考慮して選択されたものであって、実際の製品の部品名称とは相異することがある。
本発明に係る表示装置は、柔軟なプラスチック基板上に表示素子が形成されたプラスチック表示装置である。プラスチック表示装置の例に、有機発光表示装置、液晶表示装置、電気泳動表示装置などが使用可能であるが、本発明では有機発光表示装置を例として説明する。有機発光表示装置は、アノードである第１電極とカソードである第２電極との間に有機物からなる発光層を含む。したがって、第１電極から供給を受ける正孔と第２電極から供給を受ける電子とが発光層内で結合して正孔−電子対である励起子（exciton）を形成し、励起子が底状態に戻りながら発生するエネルギーにより発光する自発光表示装置である。しかしながら、本発明に係る有機発光表示装置はプラスチック基板の他にガラス基板に形成されることもできる。
以下、添付した図面を参照して、本発明の実施形態を説明する。
図１は有機発光表示装置の概略的なブロック図であり、図２はサブピクセルの回路構成を示す第１例示図であり、図３はサブピクセルの回路構成を示す第２例示図である。
図１を参照すると、有機発光表示装置は、映像処理部１０、タイミング制御部２０、データ駆動部３０、ゲート駆動部４０、及び表示パネル５０を含む。
映像処理部１０は、外部から供給されたデータ信号（ＤＡＴＡ）と共にデータイネーブル信号（ＤＥ）などを出力する。映像処理部１０は、データイネーブル信号（ＤＥ）の他にも垂直同期信号、水平同期信号、及びクロック信号のうち、１つ以上を出力することができるが、この信号は説明の便宜上省略図示する。映像処理部１０は、システム回路基板にＩＣ（Integrated Circuit）形態に形成される。
タイミング制御部２０は、映像処理部１０からデータイネーブル信号（ＤＥ）または垂直同期信号、水平同期信号、及びクロック信号などを含む駆動信号と共にデータ信号（ＤＡＴＡ）の供給を受ける。
タイミング制御部２０は、駆動信号に基づいてゲート駆動部４０の動作タイミングを制御するためのゲートタイミング制御信号（ＧＤＣ）とデータ駆動部３０の動作タイミングを制御するためのデータタイミング制御信号（ＤＤＣ）を出力する。タイミング制御部２０は、制御回路基板にＩＣ形態に形成される。
データ駆動部３０は、タイミング制御部２０から供給されたデータタイミング制御信号（ＤＤＣ）に応答してタイミング制御部２０から供給されるデータ信号（ＤＡＴＡ）をサンプリングし、ラッチしてガンマ基準電圧に変換して出力する。データ駆動部３０は、データラインＤＬ１〜ＤＬｎを通じてデータ信号（ＤＡＴＡ）を出力する。データ駆動部３０は、基板上にＩＣ形態に付着される。
ゲート駆動部４０は、タイミング制御部２０から供給されたゲートタイミング制御信号（ＧＤＣ）に応答してゲート電圧のレベルをシフトさせながらゲート信号を出力する。ゲート駆動部４０は、ゲートラインＧＬ１〜ＧＬｍを通じてゲート信号を出力する。ゲート駆動部４０は、ゲート回路基板にＩＣ形態に形成されるか、または表示パネル５０にゲートインパネル（Gate In Panel）方式により形成される。
表示パネル５０は、データ駆動部３０及びゲート駆動部４０から供給されたデータ信号（ＤＡＴＡ）及びゲート信号に対応して映像を表示する。表示パネル５０は、映像を表示するサブピクセルＳＰを含む。
図２を参照すると、１つのサブピクセルは、スイッチングトランジスタＳＷ、駆動トランジスタＤＲ、補償回路ＣＣ、及び有機発光ダイオードＯＬＥＤを含む。有機発光ダイオードＯＬＥＤは、駆動トランジスタＤＲにより形成された駆動電流によって光を発光するように動作する。
スイッチングトランジスタＳＷは、第１ゲートラインＧＬ１を通じて供給されたゲート信号に応答して第１データラインＤＬ１を通じて供給されるデータ信号がキャパシタにデータ電圧で格納されるようにスイッチング動作する。駆動トランジスタＤＲは、キャパシタに格納されたデータ電圧によって高電位電源ラインＶＤＤと低電位電源ラインＧＮＤとの間に駆動電流が流れるように動作する。補償回路ＣＣは、駆動トランジスタＤＲのしきい電圧などを補償するための回路である。また、スイッチングトランジスタＳＷや駆動トランジスタＤＲに連結されたキャパシタは補償回路ＣＣの内部に位置することができる。
補償回路ＣＣは１つ以上の薄膜トランジスタとキャパシタとで構成される。補償回路ＣＣの構成は補償方法によって非常に多様であるところ、これに対する具体的な例示及び説明は省略する。
また、図３に示すように、補償回路ＣＣが含まれた場合、サブピクセルには補償薄膜トランジスタを駆動すると共に、特定の信号や電源を供給するための信号ラインと電源ラインなどがさらに含まれる。追加された信号ラインはサブピクセルに含まれた補償薄膜トランジスタを駆動するための第１−２ゲートラインＧＬ１ｂとして定義できる。そして、追加された電源ラインはサブピクセルの特定ノードを特定電圧に初期化するための初期化電源ラインＩＮＩＴとして定義できる。しかしながら、これは１つの例示であり、これに限定されるものではない。
一方、図２及び図３では１つのサブピクセルに補償回路ＣＣが含まれたことを一例にした。しかしながら、補償の主体がデータ駆動部３０などのようにサブピクセルの外部に位置する場合、補償回路ＣＣは省略されることもできる。即ち、１つのサブピクセルは基本的にスイッチングトランジスタＳＷ、駆動トランジスタＤＲ、キャパシタ、及び有機発光ダイオードＯＬＥＤを含む２Ｔ（Transistor）１Ｃ（Capacitor）構造で構成されるが、補償回路ＣＣが追加された場合、３Ｔ１Ｃ、４Ｔ２Ｃ、５Ｔ２Ｃ、６Ｔ２Ｃ、７Ｔ２Ｃなどに多様に構成されることもできる。
また、図２及び図３では補償回路ＣＣがスイッチングトランジスタＳＷと駆動トランジスタＤＲとの間に位置するものとして図示したが、駆動トランジスタＤＲと有機発光ダイオードＯＬＥＤとの間にさらに位置することもできる。補償回路ＣＣの位置と構造は図２と図３に限定されるものではない。
図４は本発明の第１実施形態に係る有機発光表示装置を示す平面図であり、図５は有機発光表示装置のサブピクセルを示す断面図であり、図６は図４のゲートパッド部を拡大した平面図であり、図７は図６の切取り線Ｉ−Ｉ’により切り取った断面図であり、図８は図４のデータパッド部を拡大した平面図であり、図９は図８の切取り線ＩＩ−ＩＩ’により切り取った断面図であり、図１０から図１３は第１実施形態に係る有機発光表示装置を示す平面図である。
図４を参照すると、有機発光表示装置は、基板１１０、表示領域ＡＡ、及び表示領域ＡＡを囲むゲートパッド部ＧＰとデータパッド部ＤＰを含む。表示領域ＡＡは複数のサブピクセルＳＰが配置されて、Ｒ、Ｇ、Ｂ、またはＲ、Ｇ、Ｂ、Ｗを発光してフルカラーを具現する。ゲートパッド部ＧＰは、表示領域ＡＡの一側、例えば右側または左側に配置されて表示領域ＡＡから延びるゲート信号ラインＧＳＬが配置される。データパッド部ＤＰは、表示領域ＡＡの一側、例えば下側に配置されて表示領域ＡＡから延びるデータ信号ラインＤＳＬが配置される。ゲート信号ラインＧＳＬは、ゲートパッド部ＧＰに付着された軟性印刷回路基板ＣＯＦを通じてゲート信号が印加され、データ信号ラインＤＳＬはデータパッド部ＤＰに付着された軟性印刷回路基板ＣＯＦを通じてデータ信号が印加される。
以下、本発明の図５を参照して、有機発光表示装置のサブピクセルＳＰの断面構造を説明する。
図５を参照すると、本発明の一実施形態に係る有機発光表示装置は、基板ＰＩ上に第１バッファ層ＢＵＦ１が位置する。基板ＰＩはプラスチックからなり、例えば、ポリイミド（Polyimide）基板であり得る。したがって、本発明の基板ＰＩは柔軟な（flexible）特性を有する。第１バッファ層ＢＵＦ１は基板ＰＩから流出されるアルカリイオンなどの不純物から後続工程で形成される薄膜トランジスタを保護する役割をする。第１バッファ層ＢＵＦ１は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、またはこれらの多重層であり得る。
第１バッファ層ＢＵＦ１の上にシールド層ＬＳが位置する。シールド層ＬＳは、ポリイミド基板を使用することによって発生できるパネル駆動電流が減少することを防止する役割をする。シールド層ＬＳ上に第２バッファ層ＢＵＦ２が位置する。第２バッファ層ＢＵＦ２は、シールド層ＬＳから流出されるアルカリイオンなどの不純物から後続工程で形成される薄膜トランジスタを保護する役割をする。第２バッファ層ＢＵＦ２は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、またはこれらの多重層であり得る。
第２バッファ層ＢＵＦ２上に半導体層ＡＣＴが位置する。半導体層ＡＣＴは、シリコン半導体や酸化物半導体からなることができる。シリコン半導体は、非晶質シリコンまたは結晶化された多結晶シリコンを含むことができる。ここで、多結晶シリコンは移動度が高くて（１００ｃｍ２／Ｖｓ以上）、エネルギー消費電力が低く、信頼性に優れて、駆動素子用ゲートドライバ及び／又はマルチプレクサＭＵＸに適用するか、または画素内の駆動ＴＦＴに適用することができる。一方、酸化物半導体はオフ−電流が低いので、オン（On）時間が短くてオフ（Off）時間を長く維持するスイッチングＴＦＴに適している。また、オフ電流が小さいので画素の電圧維持期間が長くて低速駆動及び／又は低消費電力を要求する表示装置に適している。また、半導体層ＡＣＴはｐ型またはｎ型の不純物を含むドレイン領域及びソース領域を含み、これらの間にチャンネルを含む。
半導体層ＡＣＴ上にゲート絶縁膜ＧＩが位置する。ゲート絶縁膜ＧＩは、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、またはこれらの多重層であり得る。ゲート絶縁膜ＧＩ上に前記半導体層ＡＣＴの一定領域、即ち不純物が注入された場合のチャンネルと対応する位置にゲート電極ＧＡが位置する。ゲート電極ＧＡは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）からなる群から選択されたいずれか１つまたはこれらの合金で形成される。また、ゲート電極ＧＡは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）からなる群から選択されたいずれか１つ、またはこれらの合金からなる多重層であり得る。例えば、ゲート電極ＧＡはモリブデン／アルミニウム−ネオジム、またはモリブデン／アルミニウムの２重層であり得る。
ゲート電極ＧＡ上にゲート電極ＧＡを絶縁させる層間絶縁膜ＩＬＤが位置する。層間絶縁膜ＩＬＤは、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多重層であり得る。層間絶縁膜ＩＬＤ及びゲート絶縁膜ＧＩの一部領域に半導体層ＡＣＴの一部を露出させるコンタクトホールＣＨが位置する。
層間絶縁膜ＩＬＤ上にドレイン電極ＤＥとソース電極ＳＥが位置する。ドレイン電極ＤＥは半導体層ＡＣＴのドレイン領域を露出するコンタクトホールＣＨを通じて半導体層ＡＣＴに連結され、ソース電極ＳＥは半導体層ＡＣＴのソース領域を露出するコンタクトホールＣＨを通じて半導体層ＡＣＴに連結される。ソース電極ＳＥ及びドレイン電極ＤＥは、単一層または多重層からなることができ、前記ソース電極ＳＥ及びドレイン電極ＤＥが単一層の場合には、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、及び銅（Ｃｕ）からなる群から選択されたいずれか１つ、またはこれらの合金からなることができる。また、前記ソース電極ＳＥ及びドレイン電極ＤＥが多重層の場合には、モリブデン／アルミニウム−ネオジムの２重層、チタニウム／アルミニウム／チタニウム、モリブデン／アルミニウム／モリブデン、またはモリブデン／アルミニウム−ネオジム／モリブデンの３重層からなることができる。
したがって、半導体層ＡＣＴ、ゲート電極ＧＡ、ドレイン電極ＤＥ、及びソース電極ＳＥを含む薄膜トランジスタＴＦＴが構成される。
薄膜トランジスタＴＦＴを含む基板ＰＩ上にパッシベーション膜ＰＡＳが位置する。パッシベーション膜ＰＡＳは下部の素子を保護する絶縁膜で、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはこれらの多重層であり得る。パッシベーション膜ＰＡＳ上にオーバーコート層ＯＣが位置する。オーバーコート層ＯＣは下部構造の段差を緩和させるための平坦化膜であって、ポリイミド（polyimide）、ベンゾシクロブテン系樹脂（benzocyclobutene series resin）、アクリレート（acrylate）などの有機物からなる。オーバーコート層ＯＣは、前記有機物を液状形態にコーティングした後、硬化させるＳＯＧ（spin on glass）のような方法により形成できる。
オーバーコート層ＯＣの一部領域にはドレイン電極ＤＥを露出させるビヤホールＶＩＡが位置する。オーバーコート層ＯＣ上に有機発光ダイオードＯＬＥＤが位置する。より詳しくは、オーバーコート層ＯＣ上に第１電極ＡＮＯが位置する。第１電極ＡＮＯは画素電極として作用し、ビヤホールＶＩＡを通じて薄膜トランジスタＴＦＴのドレイン電極ＤＥに連結される。第１電極ＡＮＯはアノードで、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、またはＺｎＯ（Zinc Oxide）などの透明導電物質からなることができる。第１電極ＡＮＯが反射電極の場合、第１電極ＡＮＯは反射層をさらに含む。反射層は、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）、またはこれらの合金からなることができ、好ましくは、ＡＰＣ（銀／パラジウム／銅合金）からなることができる。
第１電極ＡＮＯを含む基板ＰＩ上に画素を区画するバンク層ＢＮＫが位置する。バンク層ＢＮＫは、ポリイミド（polyimide）、ベンゾシクロブテン系樹脂（benzocyclobutene series resin）、アクリレート（acrylate）などの有機物からなる。バンク層ＢＮＫは、第１電極ＡＮＯを露出させる画素定義部ＯＰが位置する。バンク層ＢＮＫの画素定義部ＯＰには第１電極ＡＮＯにコンタクトする発光層ＥＭＬが位置する。発光層ＥＭＬは電子と正孔とが結合して発光する層で、発光層ＥＭＬと第１電極ＡＮＯとの間に正孔注入層または正孔輸送層を含むことができ、発光層ＥＭＬ上に電子輸送層または電子注入層を含むことができる。
発光層ＥＭＬ上に第２電極ＣＡＴが位置する。第２電極ＣＡＴは表示領域部Ａ／Ａの前面に位置し、カソード電極で、仕事関数の低いマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、アルミニウム（Ａｌ）、銀（Ａｇ）、またはこれらの合金からなることができる。第２電極ＣＡＴが透過電極の場合、光が透過できる程度に薄い厚さでなされ、反射電極の場合、光が反射できる程度に厚い厚さでなされる。
一方、本発明の有機発光表示装置は、ゲートパッド部及びデータパッド部に軟性印刷回路基板が異方性導電フィルムを通じて付着される。
より詳しくは、図６及び図７を参照してゲートパッド部を説明すると、基板ＰＩ上に第１バッファ層ＢＵＦ１が位置し、第１バッファ層ＢＵＦ１上に第２バッファ層ＢＵＦ２が位置する。第２バッファ層ＢＵＦ２は一部に第１ホールＦＣＨが備えられる。第２バッファ層ＢＵＦ２上にゲート絶縁膜ＧＩが位置する。ゲート絶縁膜ＧＩは一部に第２ホールＳＣＨが備えられ、前記第２バッファ層ＢＵＦ２の第１ホールＦＣＨに対応して配置される。
ゲート絶縁膜ＧＩ上にゲート信号ラインＧＳＬが位置する。ゲート信号ラインＧＳＬは表示領域のゲートラインから延びた配線で、一部に第３ホールＧＣＨが備えられる。ゲート信号ラインＧＳＬに備えられた第３ホールＧＣＨは、前述した第２バッファ層ＢＵＦ２の第１ホールＦＣＨとゲート絶縁膜ＧＩの第２ホールＳＣＨに対応して配置される。ゲート信号ラインＧＳＬ上に層間絶縁膜ＩＬＤが位置する。層間絶縁膜ＩＬＤは、ゲート信号ラインＧＳＬを絶縁させ、一部に第１コンタクトホールＰＣＮＴ１を備えてゲート信号ラインＧＳＬを露出させる。層間絶縁膜ＩＬＤは前述した第２バッファ層ＢＵＦ２の第１ホールＦＣＨ、ゲート絶縁膜ＧＩの第２ホールＳＣＨ、及びゲート信号ラインＧＳＬの第３ホールＧＣＨを覆う。
層間絶縁膜ＩＬＤ上にソース金属層ＳＭＬが位置する。ソース金属層ＳＭＬは、前記層間絶縁膜ＩＬＤの第１コンタクトホールＰＣＮＴ１を通じてゲート信号ラインＧＳＬに連結される。ソース金属層ＳＭＬは、層間絶縁膜ＩＬＤに沿って形成されて、前述した第２バッファ層ＢＵＦ２の第１ホールＦＣＨ、ゲート絶縁膜ＧＩの第２ホールＳＣＨ、及びゲート信号ラインＧＳＬの第３ホールＧＣＨを覆う。そして、ソース金属層ＳＭＬ上にパッシベーション膜ＰＡＳが位置する。パッシベーション膜ＰＡＳは、一部にソース金属層ＳＭＬを露出する第２コンタクトホールＰＣＮＴ２を備えて、ソース金属層ＳＭＬに沿って形成されて、前述した第２バッファ層ＢＵＦ２の第１ホールＦＣＨ、ゲート絶縁膜ＧＩの第２ホールＳＣＨ、及びゲート信号ラインＧＳＬの第３ホールＧＣＨを覆う。パッシベーション膜ＰＡＳ上にパッド電極ＰＥＬが位置する。パッド電極ＰＥＬは、表示領域の第１電極と同一な材料で形成され、前述したパッシベーション膜ＰＡＳの第２コンタクトホールＰＣＮＴ２を通じてソース金属層ＳＭＬに連結される。したがって、第１バッファ層ＢＵＦ１、第２バッファ層ＢＵＦ２、ゲート絶縁膜ＧＩ、ゲート信号ラインＧＳＬ、層間絶縁膜ＩＬＤ、ソース金属層ＳＭＬ、パッシベーション膜ＰＡＳ、及びパッド電極ＰＥＬが備えられたゲートパッド部が構成される。
ゲートパッド部の基板ＰＩ上に軟性印刷回路基板ＣＯＦが異方性導電フィルムＡＣＦを通じて付着される。軟性印刷回路基板ＣＯＦは、駆動ＩＣが軟性フィルムに備えられたチップオンフィルム（chip on film）であり得る。軟性印刷回路基板ＣＯＦは、軟性フィルムＳＦに備えられた軟性印刷回路配線ＣＳＬを含む。異方性導電フィルムＡＣＦは、複数の導電ボールＣＢが接着樹脂ＡＲに分散されて配置されたものであって、基板ＰＩと軟性印刷回路基板ＣＯＦを接着しながら電気的に連結させる。即ち、異方性導電フィルムＡＣＦの導電ボールＣＢは、パッド電極ＰＥＬと軟性印刷回路配線ＣＳＬにコンタクトしてこれらを電気的に連結する。
本実施形態において、第２バッファ層ＢＵＦ２の第１ホールＦＣＨ、ゲート絶縁膜ＧＩの第２ホールＳＣＨ、及びゲート信号ラインＧＳＬの第３ホールＧＣＨが重畳して配置されてシンク部ＳＩＮＫを構成する。シンク部ＳＩＮＫは、一種の溝（groove）として作用して異方性導電フィルムＡＣＦが一部を収容することができる。シンク部ＳＩＮＫは、ゲート信号ラインＧＳＬと交差するように配置されて、異方性導電フィルムＡＣＦの圧着時、異方性導電フィルムＡＣＦが押し出されることを防止する。また、シンク部ＳＩＮＫの基板ＰＩの端部と離隔して配置されて、異方性導電フィルムＡＣＦが基板ＰＩの端部から外れてあふれることを防止することができる。シンク部ＳＩＮＫの幅（Ｗ）は、少なくとも７０μｍ以上になされ、かつ基板ＰＩの端部と離隔できる幅（Ｗ）からなることによって、異方性導電フィルムＡＣＦがシンク部ＳＩＮＫに収容されて、基板ＰＩの端部から外れてあふれることを防止することができる。しかしながら、本発明はこれに限定されるものではなく、シンク部ＳＩＮＫの幅（Ｗ）はパッド部で具備できる、できる限り大幅でなされて異方性導電フィルムＡＣＦが基板ＰＩの端部から外れてあふれることを防止することができる。
一方、図８及び図９を参照してデータパッド部を説明すると、基板ＰＩ上に第バッファ層ＢＵＦ１が位置し、第１バッファ層ＢＵＦ１上に第２バッファ層ＢＵＦ２が位置する。第２バッファ層ＢＵＦ２は、一部に第１ホールＦＣＨが備えられる。第２バッファ層ＢＵＦ２上にゲート絶縁膜ＧＩが位置する。ゲート絶縁膜ＧＩは、一部に第２ホールＳＣＨが備えられ、前記第２バッファ層ＢＵＦ２の第１ホールＦＣＨに対応して配置される。ゲート絶縁膜ＧＩ上に層間絶縁膜ＩＬＤが位置する。層間絶縁膜ＩＬＤは、一部に第４ホールＩＣＨが備えられ、前述した第２バッファ層ＢＵＦ２の第１ホールＦＣＨ及びゲート絶縁膜ＧＩの第２ホールＳＣＨに対応して配置される。
層間絶縁膜ＩＬＤ上にデータ信号ラインＤＳＬが位置する。データ信号ラインＤＳＬは、表示領域のデータラインから延びた配線で、基板ＰＩの端部まで延びて配置される。データ信号ラインＤＳＬは、層間絶縁膜ＩＬＤに沿って形成されて、前述した第２バッファ層ＢＵＦ２の第１ホールＦＣＨ、ゲート絶縁膜ＧＩの第２ホールＳＣＨ、及び層間絶縁膜ＩＬＤの第４ホールＩＣＨを覆う。データ信号ラインＤＳＬ上にパッシベーション膜ＰＡＳが位置する。パッシベーション膜ＰＡＳは、一部にデータ信号ラインＤＳＬを露出する第３コンタクトホールＰＣＮＴ３を備えて、データ信号ラインＤＳＬに沿って形成されて、前述した第２バッファ層ＢＵＦ２の第１ホールＦＣＨ、ゲート絶縁膜ＧＩの第２ホールＳＣＨ、及び層間絶縁膜ＩＬＤの第４ホールＩＣＨを覆う。パッシベーション膜ＰＡＳ上にパッド電極ＰＥＬが位置する。パッド電極ＰＥＬは、表示領域の第１電極と同一な材料で形成され、前述したパッシベーション膜ＰＡＳの第３コンタクトホールＰＣＮＴ３を通じてデータ信号ラインＤＳＬに連結される。したがって、第１バッファ層ＢＵＦ１、第２バッファ層ＢＵＦ２、ゲート絶縁膜ＧＩ、層間絶縁膜ＩＬＤ、データ信号ラインＤＳＬ、パッシベーション膜ＰＡＳ、及びパッド電極ＰＥＬが備えられたデータパッド部が構成される。
データパッド部の基板ＰＩ上に軟性印刷回路基板ＣＯＦが異方性導電フィルムＡＣＦを通じて付着される。軟性印刷回路基板ＣＯＦは、軟性フィルムＳＦに備えられた軟性印刷回路配線ＣＳＬを含む。異方性導電フィルムＡＣＦは、複数の導電ボールＣＢが接着樹脂ＡＲに分散されて配置されたものであって、基板ＰＩと軟性印刷回路基板ＣＯＦを接着しながら電気的に連結させる。即ち、異方性導電フィルムＡＣＦの導電ボールＣＢは、パッド電極ＰＥＬと軟性印刷回路配線ＣＳＬにコンタクトしてこれらを電気的に連結する。
本実施形態において、第２バッファ層ＢＵＦ２の第１ホールＦＣＨ、ゲート絶縁膜ＧＩの第２ホールＳＣＨ、及び層間絶縁膜ＩＬＤの第４ホールＩＣＨが重畳して配置されて、シンク部ＳＩＮＫを構成する。シンク部ＳＩＮＫは、データ信号ラインＤＳＬと交差するように配置されて、異方性導電フィルムＡＣＦの圧着時、異方性導電フィルムＡＣＦが押し出されることを防止する。また、シンク部ＳＩＮＫの基板ＰＩの端部と離隔して配置され、異方性導電フィルムＡＣＦが基板ＰＩの端部から外れてあふれることを防止することができる。シンク部ＳＩＮＫの幅（Ｗ）は、少なくとも７０μｍ以上になされ、かつ基板ＰＩの端部と離隔できる幅（Ｗ）でなされることによって、異方性導電フィルムＡＣＦがシンク部ＳＩＮＫに収容されて、基板ＰＩの端部から外れてあふれることを防止することができる。しかしながら、本発明はこれに限定されるものではなく、シンク部ＳＩＮＫの幅（Ｗ）はパッド部で具備できる、できる限り大幅でなされて、異方性導電フィルムＡＣＦが基板ＰＩの端部から外れてあふれることを防止することができる。
一方、図１０を参照すると、本発明のシンク部ＳＩＮＫはゲートパッド部ＧＰとデータパッド部ＤＰに各々具備できる。この際、シンク部ＳＩＮＫはゲートパッド部ＧＰで基板ＰＩの端部と並んで連続して配置できる。例えば、シンク部ＳＩＮＫはゲートパッド部ＧＰの基板ＰＩの端部と並んで１つに配置されて、３個の軟性印刷回路基板ＣＯＦと全て重畳するように配置できる。また、シンク部ＳＩＮＫはデータパッド部ＤＰで基板ＰＩの端部と並んで連続して配置できる。例えば、シンク部ＳＩＮＫはデータパッド部ＤＰの基板ＰＩの端部と並んで１つに配置されて、４個の軟性印刷回路基板ＣＯＦと全て重畳するように配置できる。
また、図１１を参照すると、本発明のシンク部ＳＩＮＫはゲートパッド部ＧＰとデータパッド部ＤＰに各々具備できる。この際、シンク部ＳＩＮＫはゲートパッド部ＧＰで基板ＰＩの端部と並んで不連続的に配置できる。例えば、シンク部ＳＩＮＫはゲートパッド部ＧＰの基板ＰＩの端部と並んで配置され、かつ３個の軟性印刷回路基板ＣＯＦと各々重畳するように３個のシンク部ＳＩＮＫが配置できる。また、シンク部ＳＩＮＫはデータパッド部ＤＰで基板ＰＩの端部と並んで不連続的に配置できる。例えば、シンク部ＳＩＮＫはデータパッド部ＤＰの基板ＰＩの端部と並んで配置され、かつ４個の軟性印刷回路基板ＣＯＦと各々重畳するように４個のシンク部ＳＩＮＫが配置できる。
また、図１２を参照すると、本発明のシンク部ＳＩＮＫはゲートパッド部ＧＰとデータパッド部ＤＰに各々具備できる。この際、シンク部ＳＩＮＫはゲートパッド部ＧＰで基板ＰＩの端部と並んで連続的に配置され、かつ複数個に配置できる。例えば、シンク部ＳＩＮＫはゲートパッド部ＧＰの基板ＰＩの端部と並んで２つに配置されて、３個の軟性印刷回路基板ＣＯＦと全て重畳するように配置できる。また、シンク部ＳＩＮＫはデータパッド部ＤＰで基板ＰＩの端部と並んで連続して配置され、かつ複数個に配置できる。例えば、シンク部ＳＩＮＫはデータパッド部ＤＰの基板ＰＩの端部と並んで２つに配置されて、４個の軟性印刷回路基板ＣＯＦと全て重畳するように配置できる。
また、図１３を参照すると、本発明のシンク部ＳＩＮＫはゲートパッド部ＧＰとデータパッド部ＤＰに各々具備できる。この際、シンク部ＳＩＮＫはゲートパッド部ＧＰで基板ＰＩの端部と並んで不連続的に配置され、かつ複数個に配置できる。例えば、シンク部ＳＩＮＫはゲートパッド部ＧＰの基板ＰＩの端部と並んで配置され、かつ３個の軟性印刷回路基板ＣＯＦと各々重畳するように６個のシンク部ＳＩＮＫが配置できる。また、シンク部ＳＩＮＫは、データパッド部ＤＰで基板ＰＩの端部と並んで不連続的に配置され、かつ複数個に配置できる。例えば、シンク部ＳＩＮＫはデータパッド部ＤＰの基板ＰＩの端部と並んで配置され、かつ４個の軟性印刷回路基板ＣＯＦと各々重畳するように８個のシンク部ＳＩＮＫが配置できる。
しかしながら、本発明はこれに限定されるものではなく、パッド部に備えられた異方性導電フィルムが基板の外にあふれることを防止する目的であれば、シンク部の個数、形状、位置などは多様に変更可能である。
図１４は本発明の第２実施形態に係る有機発光表示装置のパッド部を示す平面図であり、図１５は図１４の切取り線ＩＩＩ−ＩＩＩ’により切り取った断面図である。以下、パッド部の例に、ゲートパッド部を説明する。
図１４及び図１５を参照してゲートパッド部を説明すると、基板ＰＩ上に第バッファ層ＢＵＦ１が位置し、第１バッファ層ＢＵＦ１上に第２バッファ層ＢＵＦ２が位置する。第２バッファ層ＢＵＦ２上にゲート絶縁膜ＧＩが位置し、かつゲート絶縁膜ＧＩは一部に第２ホールＳＣＨが備えられる。ゲート絶縁膜ＧＩ上にゲート信号ラインＧＳＬが位置する。ゲート信号ラインＧＳＬは、表示領域のゲートラインから延びた配線で、一部に第３ホールＧＣＨが備えられる。ゲート信号ラインＧＳＬに備えられた第３ホールＧＣＨは、前記ゲート絶縁膜ＧＩの第２ホールＳＣＨに対応して配置される。ゲート信号ラインＧＳＬ上に層間絶縁膜ＩＬＤが位置する。層間絶縁膜ＩＬＤは、ゲート信号ラインＧＳＬを絶縁させ、一部に第１コンタクトホールＰＣＮＴ１を備えてゲート信号ラインＧＳＬを露出させる。層間絶縁膜ＩＬＤは、前述したゲート絶縁膜ＧＩの第２ホールＳＣＨ及びゲート信号ラインＧＳＬの第３ホールＧＣＨを覆う。
層間絶縁膜ＩＬＤ上にソース金属層ＳＭＬが位置する。ソース金属層ＳＭＬは、前記層間絶縁膜ＩＬＤの第１コンタクトホールＰＣＮＴ１を通じてゲート信号ラインＧＳＬに連結される。ソース金属層ＳＭＬは、層間絶縁膜ＩＬＤに沿って形成されて前述したゲート絶縁膜ＧＩの第２ホールＳＣＨ及びゲート信号ラインＧＳＬの第３ホールＧＣＨを覆う。そして、ソース金属層ＳＭＬ上にパッシベーション膜ＰＡＳが位置する。パッシベーション膜ＰＡＳは、一部にソース金属層ＳＭＬを露出する第２コンタクトホールＰＣＮＴ２を備えて、ソース金属層ＳＭＬに沿って形成されて、前述したゲート絶縁膜ＧＩの第２ホールＳＣＨ及びゲート信号ラインＧＳＬの第３ホールＧＣＨを覆う。パッシベーション膜ＰＡＳ上にパッド電極ＰＥＬが位置する。パッド電極ＰＥＬは、パッシベーション膜ＰＡＳの第２コンタクトホールＰＣＮＴ２を通じてソース金属層ＳＭＬに連結される。パッド電極ＰＥＬは、基板ＰＩの端部まで延びて配置される。したがって、第１バッファ層ＢＵＦ１、第２バッファ層ＢＵＦ２、ゲート絶縁膜ＧＩ、ゲート信号ラインＧＳＬ、層間絶縁膜ＩＬＤ、ソース金属層ＳＭＬ、パッシベーション膜ＰＡＳ、及びパッド電極ＰＥＬが備えられたゲートパッド部が構成される。
ゲートパッド部の基板ＰＩ上に軟性印刷回路基板ＣＯＦが異方性導電フィルムＡＣＦを通じて付着される。軟性印刷回路基板ＣＯＦは、軟性フィルムＳＦに備えられた軟性印刷回路配線ＣＳＬを含む。異方性導電フィルムＡＣＦは、複数の導電ボールＣＢが接着樹脂ＡＲに分散されて配置されたものであって、基板ＰＩと軟性印刷回路基板ＣＯＦを接着しながら電気的に連結させる。即ち、異方性導電フィルムＡＣＦの導電ボールＣＢは、パッド電極ＰＥＬと軟性印刷回路配線ＣＳＬにコンタクトしてこれらを電気的に連結する。
本発明の第２実施形態では、ゲート絶縁膜ＧＩの第２ホールＳＣＨ及びゲート信号ラインＧＳＬの第３ホールＧＣＨが重畳して配置されてシンク部ＳＩＮＫを構成する。シンク部ＳＩＮＫは、パッド電極ＰＥＬと交差するように配置されて、異方性導電フィルムＡＣＦの圧着時、異方性導電フィルムＡＣＦが押し出されることを防止する。また、シンク部ＳＩＮＫの基板ＰＩの端部と離隔して配置されて、異方性導電フィルムＡＣＦが基板ＰＩの端部から外れてあふれることを防止することができる。シンク部ＳＩＮＫの幅（Ｗ）は少なくとも７０μｍ以上になされ、かつ基板ＰＩの端部と離隔できる幅（Ｗ）でなされることによって、異方性導電フィルムＡＣＦがシンク部ＳＩＮＫに収容されて基板ＰＩの端部から外れてあふれることを防止することができる。しかしながら、本発明はこれに限定されるものではなく、シンク部ＳＩＮＫの幅（Ｗ）はパッド部で具備できる、できる限り大幅でなされて異方性導電フィルムＡＣＦが基板ＰＩの端部から外れてあふれることを防止することができる。
前述した本発明の第２実施形態では、前述した第１実施形態とは異なり、第１バッファ層に第１ホールを具備しておらず、パッド電極ＰＥＬが基板ＰＩの端部まで延長された。即ち、本発明はシンク部に対応する位置に存在する如何なる層にもホールを備えてシンク部として作用することができる。この際、ゲート信号ラインＧＳＬ、ソース金属層ＳＭＬ、及びパッド電極ＰＥＬのうち、少なくとも１つは基板ＰＩの端部まで延びてテストや検査などを可能にする。
前述したように、本発明の一実施形態に係る表示装置は、パッド部にシンク部を備えて、異方性導電フィルムが基板の外にあふれることを防止することができる。また、本発明は異方性導電フィルムが基板の外にあふれないため、ガラス基板の分離工程に信頼性を与えて、駆動不良を防止し、歩留まりを向上させることができる。
以下、前述した本発明の表示装置のシンク部に対する実施形態を開示する。以下の実施形態は本特許の一実施形態であり、本発明はこれに限定されるものではない。
＜実施形態＞
図４に図示された有機発光表示装置を製造した。この際、ゲートパッド部及びデータパッド部に、図１０に図示された幅７０μｍのシンク部を各々備えた。
＜比較例＞
前述した実施形態と同様に有機発光表示装置を製造した。この際、ゲートパッド部及びデータパッド部にシンク部は備えられなかった。
前述した比較例により製造された有機発光表示装置の模式図を図１６に示し、側面イメージを図１７に示し、平面イメージを図１８に示す。また、前述した実施形態により製造された有機発光表示装置のイメージを図１９に示し、シンク部の幅に従う異方性導電フィルムのあふれ量を測定して図２０に示す。
図１６を参照すると、有機発光表示装置のパッド部は概略的にガラスＧＬＳ上に基板ＰＩが位置し、基板ＰＩ上にバッファ層、ゲート絶縁膜、層間絶縁膜などのＴＦＴ関連層ＴＦＴが位置する。これらパッド部上に軟性印刷回路基板ＣＯＦが異方性導電フィルムＡＣＦを通じて付着される。軟性印刷回路基板ＣＯＦが押圧されれば、異方性導電フィルムＡＣＦが圧力により押されながら周辺に広げる。この際、異方性導電フィルムＡＣＦの一部は、基板ＰＩの外にあふれて基板ＰＩとガラスＧＬＳの側面を接着させるようになる。図１７及び図１８を参照すると、異方性導電フィルムＡＣＦが基板ＰＩとガラスＧＬＳの外にあふれたことを確認することができた。このように異方性導電フィルムＡＣＦにより基板ＰＩとガラスＧＬＳの側面が接着すれば、基板ＰＩとガラスＧＬＳとを分離する工程でこれらが分離できない問題点がある。
一方、図１９を参照すると、本発明の実施形態に係る有機発光表示装置は、パッド部にシンク部が形成されたことが明確に示される。図２０を参照すると、シンク部の幅が１０、２０、３０、４０、５０、６０μｍの場合には、異方性導電フィルムがあふれるようになったが、７０μｍ以上の場合に、異方性導電フィルムがあふれなかった。
前述したように、本発明の一実施形態に係る表示装置は、パッド部にシンク部を備えて、異方性導電フィルムが基板の外にあふれることを防止することができる。また、本発明は異方性導電フィルムが基板の外にあふれないため、ガラス基板の分離工程に信頼性を与えて、駆動不良を防止し、歩留まりを向上させることができる。
以上、本発明を好ましい実施形態をもとに説明したが、これは単なる例示であり、本発明を限定するものでなく、本発明が属する分野の通常の知識を有する者であれば、本発明の本質的な特性を逸脱しない範囲内で、以上に例示していない多様な変形及び応用が可能であることが分かる。例えば、実施形態に具体的に示された各構成要素は変形して実施することができる。そして、このような変形及び応用にかかわる差異点も、特許請求の範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
本特許出願は、２０１６年７月２１日付けで韓国に出願した特許出願番号第１０−２０１６−００９２７２９号に対して優先権を主張し、その全ての内容は参考文献として本特許出願に併合される。

Claims (7)

  1. 基板と、
    前記基板上に位置し、画像を表示する表示領域と、
    前記基板の少なくとも一縁に位置し、ゲートパッド部及び少なくとも１つの第１シンク部を含むパッド部と、
    前記パッド部上に位置し、前記第１シンク部を詰める異方性導電フィルムと、
    前記異方性導電フィルム上に位置して、前記パッド部に電気的に連結される軟性印刷回路基板と、を含み、
    前記異方性導電フィルムは、前記基板の端部から離隔して位置し、
    前記ゲートパッド部は、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置する第１配線と、
    前記第１配線上に位置する層間絶縁膜と、
    前記層間絶縁膜上に位置し、前記層間絶縁膜に形成された第１コンタクトホールを介して前記第１配線に接続される第２配線と
    前記第２配線上に位置するパッシベーション膜と、
    前記パッシベーション膜上に位置し、前記パッシベーション膜に形成された第２コンタクトホールを介して前記第２配線に接続されるゲートパッド電極と、を含み、
    前記第１シンク部は、前記バッファ層の一部分、前記ゲート絶縁膜の一部分、及び前記第１配線の一部分を除去して形成されたホールであり、
    前記第２配線は、前記第１シンク部において、前記基板及び前記層間絶縁膜と重畳されるように配置され、前記第１シンク部の外側の領域で前記基板、前記バッファ層、前記ゲート絶縁膜、前記第１配線、前記層間絶縁膜と重畳されるように配置される、表示装置。
  2. 前記パッド部は、データパッド部及び少なくとも１つの第２シンク部をさらに含み、
    前記データパッド部は、
    前記基板上に位置する前記バッファ層と、
    前記バッファ層上に位置する前記ゲート絶縁膜と、
    前記ゲート絶縁膜上に位置する前記層間絶縁膜と、
    前記層間絶縁膜上に位置する第３配線と、
    前記第３配線上に位置するパッシベーション膜と、
    前記パッシベーション膜上に位置し、前記パッシベーション膜に形成された第４コンタクトホールを介して前記第３配線に接続されるデータパッド電極と、を含み、
    前記第２シンク部は、前記バッファ層の一部分、前記ゲート絶縁膜の一部分、及び前記層間絶縁膜の一部分を除去して形成されたホールであり、
    前記第３配線は、前記第２シンク部において、前記基板と重畳されるように配置され、前記第２シンク部の外側の領域で前記基板、前記バッファ層、前記ゲート絶縁膜、前記層間絶縁膜と重畳されるように配置される、請求項１に記載の表示装置。
  3. 前記第１シンク部は、前記ゲートパッド部に連続的に配置され、前記第２シンク部は、前記データパッド部に連続的に配置される、請求項２に記載の表示装置。
  4. 前記第１シンク部は、前記ゲートパッド部に不連続的に配置され、前記第２シンク部は、前記データパッド部に不連続的に配置される、請求項２に記載の表示装置。
  5. 前記第１及び第２シンク部は、前記基板の端部と並んで複数個に配置される、請求項２に記載の表示装置。
  6. 前記第１及び第２シンク部の幅は少なくとも７０μｍ以上である、請求項２に記載の表示装置。
  7. 前記ゲートパッド電極は、前記第１シンク部を通って端部まで延長され、前記第１シンク部で前記異方性導電フィルムと直接接触する、請求項１に記載の表示装置。
JP2016254873A 2016-07-21 2016-12-28 表示装置 Active JP6479748B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0092729 2016-07-21
KR1020160092729A KR101853032B1 (ko) 2016-07-21 2016-07-21 표시장치

Publications (2)

Publication Number Publication Date
JP2018013762A JP2018013762A (ja) 2018-01-25
JP6479748B2 true JP6479748B2 (ja) 2019-03-06

Family

ID=60890240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016254873A Active JP6479748B2 (ja) 2016-07-21 2016-12-28 表示装置

Country Status (6)

Country Link
US (2) US10224503B2 (ja)
JP (1) JP6479748B2 (ja)
KR (1) KR101853032B1 (ja)
CN (1) CN107644889B (ja)
DE (1) DE102016125945B4 (ja)
TW (1) TWI623097B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449666B (zh) * 2016-12-02 2018-04-03 京东方科技集团股份有限公司 阵列基板和显示装置
CN108877545B (zh) * 2018-06-29 2020-12-22 上海天马有机发光显示技术有限公司 显示装置
US10809576B2 (en) 2018-09-30 2020-10-20 HKC Corporation Limited Display panel, display device, and method for manufacturing display panel
CN109240003A (zh) * 2018-09-30 2019-01-18 重庆惠科金渝光电科技有限公司 显示面板、显示装置及显示面板制造方法
KR102542808B1 (ko) * 2018-10-15 2023-06-12 엘지디스플레이 주식회사 표시장치
CN109377890B (zh) * 2018-12-21 2020-01-21 武汉华星光电半导体显示技术有限公司 柔性显示装置
CN110289270B (zh) * 2019-06-28 2021-10-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR20210010763A (ko) 2019-07-19 2021-01-28 삼성디스플레이 주식회사 표시 장치
KR20210049225A (ko) * 2019-10-24 2021-05-06 삼성디스플레이 주식회사 표시 장치
CN110782794B (zh) * 2019-11-13 2021-12-10 深圳市沐梵照明有限公司 一种柔性透明led显示膜
KR20210124555A (ko) 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
KR20220090001A (ko) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN114152619B (zh) * 2021-11-30 2024-05-03 天马微电子股份有限公司 线路板及显示装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208178A (ja) * 1999-01-20 2000-07-28 Mitsubishi Electric Corp 半導体応用装置及びその製造方法
JP2005043804A (ja) * 2003-07-25 2005-02-17 Seiko Epson Corp 表示装置、アクティブマトリクス基板、及び電子機器
KR100579184B1 (ko) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 유기전계발광표시장치
KR100671640B1 (ko) * 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
JP4304134B2 (ja) * 2004-08-03 2009-07-29 シャープ株式会社 入力用配線フィルムおよびこれを備えた表示装置
JP2007086110A (ja) * 2005-09-20 2007-04-05 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2007123665A (ja) * 2005-10-31 2007-05-17 Ricoh Co Ltd 半導体装置用電気回路
KR20080001181A (ko) * 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP2010225845A (ja) * 2009-03-24 2010-10-07 Seiko Epson Corp 基板の接続構造、電気光学装置、および電子機器
KR101361925B1 (ko) * 2010-07-07 2014-02-21 엘지디스플레이 주식회사 저저항배선 구조를 갖는 박막 트랜지스터 기판 및 그 제조 방법
JP5494345B2 (ja) * 2010-08-18 2014-05-14 株式会社デンソー 有機ｅｌ表示装置
KR101826898B1 (ko) * 2011-05-26 2018-03-23 삼성디스플레이 주식회사 표시패널
JP2013011770A (ja) * 2011-06-29 2013-01-17 Bridgestone Corp 情報表示パネルモジュール
KR20130013515A (ko) * 2011-07-28 2013-02-06 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130015397A (ko) * 2011-08-03 2013-02-14 삼성디스플레이 주식회사 평판 표시 장치, 평판 표시 장치용 원장 기판, 평판 표시 장치 제조 방법 및 평판 표시 장치용 원장 기판 제조 방법
US8780568B2 (en) * 2011-12-28 2014-07-15 Panasonic Corporation Flexible display device
KR102000209B1 (ko) * 2012-11-16 2019-07-16 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20140074740A (ko) * 2012-12-10 2014-06-18 삼성디스플레이 주식회사 디스플레이 장치 및 그의 제조방법
KR102066087B1 (ko) * 2013-05-28 2020-01-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR102137474B1 (ko) * 2013-10-18 2020-07-27 삼성디스플레이 주식회사 패드 전극 구조물 및 상기 패드 전극 구조물을 포함하는 유기 발광 표시 장치
KR101669060B1 (ko) * 2014-05-02 2016-11-10 엘지디스플레이 주식회사 표시장치 및 이를 제조하는 방법
CN104091891A (zh) * 2014-06-03 2014-10-08 京东方科技集团股份有限公司 柔性基板及其制造方法、显示装置
CN104678620A (zh) * 2015-03-20 2015-06-03 合肥京东方光电科技有限公司 一种阵列基板及具有该阵列基板的显示装置

Also Published As

Publication number Publication date
KR20180011396A (ko) 2018-02-01
US20180026227A1 (en) 2018-01-25
US20190181377A1 (en) 2019-06-13
KR101853032B1 (ko) 2018-06-05
TWI623097B (zh) 2018-05-01
DE102016125945B4 (de) 2020-06-04
TW201804606A (zh) 2018-02-01
US10446789B2 (en) 2019-10-15
CN107644889A (zh) 2018-01-30
CN107644889B (zh) 2020-12-25
DE102016125945A1 (de) 2018-01-25
JP2018013762A (ja) 2018-01-25
US10224503B2 (en) 2019-03-05

Similar Documents

Publication Publication Date Title
JP6479748B2 (ja) 表示装置
JP6461896B2 (ja) 表示装置
JP6548709B2 (ja) 表示装置
KR102609533B1 (ko) 표시장치
KR102687092B1 (ko) 표시장치 및 그 제조방법
KR102373418B1 (ko) 표시장치
CN110858607B (zh) 显示装置
KR102583781B1 (ko) 칩온필름 및 이를 포함하는 표시장치
TWI639045B (zh) 顯示裝置
US10950822B2 (en) Display device capable of improving light extraction efficiency
KR20230129324A (ko) 표시장치
KR102674308B1 (ko) 표시장치
KR102422035B1 (ko) 표시장치
KR102505341B1 (ko) 칩 온 필름 및 이를 포함하는 표시장치
KR102597232B1 (ko) 표시장치
KR102344142B1 (ko) 표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180612

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180702

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180704

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190206

R150 Certificate of patent or registration of utility model

Ref document number: 6479748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250