KR20210124555A - 표시 패널 및 이를 포함하는 표시 장치 - Google Patents

표시 패널 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210124555A
KR20210124555A KR1020200040717A KR20200040717A KR20210124555A KR 20210124555 A KR20210124555 A KR 20210124555A KR 1020200040717 A KR1020200040717 A KR 1020200040717A KR 20200040717 A KR20200040717 A KR 20200040717A KR 20210124555 A KR20210124555 A KR 20210124555A
Authority
KR
South Korea
Prior art keywords
pad
insulating layer
area
dummy
disposed
Prior art date
Application number
KR1020200040717A
Other languages
English (en)
Inventor
정광철
김영래
소동윤
박경민
임삼호
조용준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200040717A priority Critical patent/KR20210124555A/ko
Priority to US17/182,566 priority patent/US11778875B2/en
Priority to CN202110356104.6A priority patent/CN113497208A/zh
Publication of KR20210124555A publication Critical patent/KR20210124555A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 다른 표시 패널은 화소가 배치된 표시 영역과 상기 표시 영역에 인접한 패드 영역을 포함하는 베이스 기판, 상기 표시 영역과 상기 패드 영역에 중첩하는 하부 절연층, 상기 하부 절연층 상에 배치되고, 상기 패드 영역에 중첩하는 더미 패드, 상기 표시 영역과 상기 패드 영역 상에 배치되고, 상기 더미 패드를 커버하는 적어도 하나의 중간 절연층, 상기 중간 절연층 상에 배치되고, 상기 패드 영역에 중첩하며, 상기 더미 패드와 전기적으로 연결된 신호 패드, 상기 화소와 상기 신호 패드를 연결하는 신호라인 및 상기 중간 절연층 상에 배치되고, 상기 표시 영역과 상기 패드 영역에 중첩하며, 상기 신호 패드를 노출하는 제1 개구부가 정의된 상부 절연층을 포함하고, 상기 패드 영역 내에서, 상기 상부 절연층의 엣지로부터 상기 베이스 기판의 엣지까지 연속적인 경사면이 정의된다. 따라서, 본 발명은 화소의 불량을 방지할 수 있다.

Description

표시 패널 및 이를 포함하는 표시 장치 {DISPLAY PANEL AND DISPLAY DEVICE INCLUDING SAME}
본 발명은 표시 패널 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 화소의 불량을 방지하는 표시 패널 및 이를 포함하는 표시 장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다.
표시장치는 영상을 표시하는 표시패널을 포함한다. 표시패널은, 복수 개의 게이트 라인들, 복수 개의 데이터라인들, 복수 개의 게이트 라인들과 복수 개의 데이터라인들에 연결된 복수 개의 화소들을 포함한다. 표시패널은 게이트 라인들 또는 데이터라인들에 영상 표시에 필요한 전기적 신호를 제공하는 전자부품과 연결될 수 있다. 한편, 전자 부품은 이방성 도전 필름(Anisotropic conductive film) 또는 초음파(ultrasonography) 방식을 이용하여 표시패널에 실장될 수 있다.
본 발명의 목적은 회로기판 등의 전자부품과 표시 패널 간의 접속 신뢰성을 향상시킬 수 있는 표시 패널 및 이를 포함하는 표시 장치를 제공하는 데 있다.
실시예들 중에서, 표시 패널은 화소가 배치된 표시 영역과 상기 표시 영역에 인접한 패드 영역을 포함하는 베이스 기판, 상기 표시 영역과 상기 패드 영역에 중첩하는 하부 절연층, 상기 하부 절연층 상에 배치되고, 상기 패드 영역에 중첩하는 더미 패드, 상기 표시 영역과 상기 패드 영역 상에 배치되고, 상기 더미 패드를 커버하는 적어도 하나의 중간 절연층, 상기 중간 절연층 상에 배치되고, 상기 패드 영역에 중첩하며, 상기 더미 패드와 전기적으로 연결된 신호 패드, 상기 화소와 상기 신호 패드를 연결하는 신호라인 및 상기 중간 절연층 상에 배치되고, 상기 표시 영역과 상기 패드 영역에 중첩하며, 상기 신호 패드를 노출하는 제1 개구부가 정의된 상부 절연층을 포함하고, 상기 패드 영역 내에서, 상기 상부 절연층의 엣지로부터 상기 베이스 기판의 엣지까지 연속적인 경사면이 정의된다.
상기 하부 절연층, 상기 중간 절연층 및 상기 상부 절연층은 상기 패드 영역을 상기 베이스 기판의 상기 엣지와 교차하는 방향을 따라 절단한 단면 상에서 상기 베이스 기판의 두께 방향에서 서로 중첩할 수 있다.
상기 신호 패드는 제1 방향으로 나열된 제1 신호 패드 및 제2 신호 패드를 포함하고, 상기 더미 패드는 상기 제1 신호 패드에 대응하는 제1 더미 패드 및 상기 제2 신호 패드에 대응하는 제2 더미 패드를 포함할 수 있다.
상기 중간 절연층은 제1 절연층 및 상기 제1 절연층 상에 배치된 제2 절연층을 포함하고, 상기 신호 패드는 상기 제2 절연층 상에 배치될 수 있다.
상기 제1 더미 패드 및 상기 제2 더미 패드는 상기 하부 절연층 상에 배치되고, 상기 제1 신호 패드 및 상기 제2 신호 패드와 각각 전기적으로 연결될 수 있다.
상기 제1 절연층 상에 배치되고, 상기 제1 신호 패드와 상기 제1 더미 패드를 연결하는 제1 연결 패드 및 상기 제2 신호 패드와 상기 제2 더미 패드를 연결하는 제2 연결 패드를 더 포함할 수 있다.
적어도 상기 상부 절연층에 제2 개구부가 정의되고, 상기 제2 개구부는 제1 방향 내에서 상기 제1 더미 패드와 상기 제2 더미 패드 사이에 배치되고, 상기 제2 개구부에 배치된 더미 절연패턴을 더 포함할 수 있다.
상기 더미 절연패턴의 상면은 상기 상부 절연층의 상면으로부터 돌출될 수 있다.
상기 제1 방향 내에서, 상기 상부 절연층은 상기 제1 신호 패드와 상기 제2 신호 패드 사이에 배치될 수 있다.
상기 제1 더미 패드 및 상기 제2 더미 패드는 상기 제1 방향에 교차하는 사선방향으로 연장되고, 상기 사선방향 내에서 상기 제1 더미 패드 및 상기 제2 더미 패드의 길이는 상기 더미 절연패턴의 길이보다 클 수 있다.
상기 더미 패드의 측면은 외부에 노출되고, 상기 외부에 노출된 측면은 상기 경사면의 일부를 구성할 수 있다.
상기 베이스 기판의 두께 방향에서 상기 더미 절연패턴의 상면과 상기 상부 절연층의 상면 사이의 폭은 0.1um 내지 0.5um일 수 있다.
상기 패드 영역은 상기 신호 패드가 배치된 제1 영역 및 상기 제1 방향에서 상기 제1 영역에 인접한 제2 영역을 포함하고, 상기 제1 개구부는 상기 제1 영역에 정의되고, 상기 제2 개구부는 상기 제2 영역에 정의될 수 있다.
상기 제1 개구부에 의해 노출된 상기 신호 패드의 상면의 상기 제1 방향의 폭은 상기 더미 절연패턴의 상면의 상기 제1 방향의 폭보다 클 수 있다.
상기 신호 패드는 제1 방향에 교차하는 사선방향으로 연장되고, 상기 패드 영역 내에서 상기 상부 절연층의 일부분은 상기 더미 패드에 중첩할 수 있다.
실시예들 중에서, 표시 장치는 화소가 배치된 표시 영역과 상기 표시 영역에 인접한 패드 영역이 정의된 표시 패널, 상기 표시 패널 상에 배치되고 상기 패드 영역과 중첩하며, 상기 표시 패널과 직접 접촉하는 복수 개의 돌출부들 및 상기 복수 개의 돌출부들 사이에 각각 배치되는 복수 개의 간극부들을 포함하는 전자부품 및 상기 표시 패널과 상기 전자부품 사이에 배치되어 상기 패드 영역에서 상기 표시 패널과 상기 전자부품을 전기적으로 연결하는 도전성 접착 필름을 포함하고, 상기 표시 패널은, 베이스 기판, 상기 표시 영역과 상기 패드 영역에 중첩하는 하부 절연층, 상기 하부 절연층 상에 배치되고, 상기 패드 영역에 중첩하는 더미 패드, 상기 표시 영역과 상기 패드 영역 상에 배치되고, 상기 더미 패드를 커버하는 적어도 하나의 중간 절연층, 상기 중간 절연층 상에 배치되고, 상기 패드 영역에 중첩하며, 상기 더미 패드와 전기적으로 연결된 신호 패드, 상기 화소와 상기 신호 패드를 연결하는 신호라인 및 상기 중간 절연층 상에 배치되고, 상기 표시 영역과 상기 패드 영역에 중첩하며, 상기 신호 패드를 노출하는 컨택홀이 정의된 상부 절연층을 포함하고, 상기 패드 영역 내에서, 상기 상부 절연층의 엣지로부터 상기 베이스 기판의 엣지까지 연속적인 경사면이 정의된다.
상기 패드 영역은 상기 신호 패드가 배치된 제1 영역 및 제1 방향에서 상기 제1 영역에 인접한 제2 영역을 포함하고, 상기 복수 개의 돌출부들은 상기 제1 영역에 중첩하고 상기 복수 개의 간극부들은 상기 제2 영역에 중첩할 수 있다.
상기 복수 개의 돌출부들은 상기 신호 패드 및 상기 더미 패드와 접촉하고, 상기 신호 패드와 전기적으로 연결될 수 있다.
상기 신호 패드는 제1 방향으로 나열된 제1 신호 패드 및 제2 신호 패드를 포함하고, 상기 더미 패드는 상기 제1 신호 패드에 대응하는 제1 더미 패드 및 상기 제2 신호 패드에 대응하는 제2 더미 패드를 포함할 수 있다.
적어도 상기 상부 절연층에 제2 개구부가 정의되고, 상기 제2 개구부는 제1 방향 내에서 상기 제1 더미 패드와 상기 제2 더미 패드 사이에 배치되고, 상기 제2 개구부에 배치된 더미 절연패턴을 더 포함할 수 있다.
본 발명의 일 실시예는 신호라인들을 통해 화소와 연결되는 신호 패드들의 엣지(edge) 부분에 존재하는 단차를 개선하여 화소의 불량 문제를 해소할 수 있다.
본 발명의 일 실시예는 신호 패드의 상부 절연층을 더미 패드가 배치된 표시 패널의 엣지 부분까지 연장시키고 연장된 상부 절연층의 사이에 더미 절연패턴을 배치하여 단차를 제거함으로써 더미 패드에 접촉하는 도전볼들의 뭉침 및 그로 인한 쇼트 현상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 2b는 도 2a의 V 내지 V'를 자른 절단면의 분해 단면도이다.
도 2c는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 3은 도 1의 AA' 영역을 보여주는 분해 평면도이다.
도 4는 본 발명의 일 실시예에 다른 표시 패널의 패드 영역을 확대한 확대 평면도이다.
도 5a 내지 도 5는 본 발명의 일 실시예에 다른 표시 패널의 패드 영역의 단면도들이다.
도 6은 본 발명의 일 실시예에 따른 패드 영역의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 패드 영역의 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 “상에 있다”, “연결 된다”, 또는 “결합된다”고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. “및/또는”은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, “아래에”, “하측에”, “위에”, “상측에” 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다. 도 2a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 2a는 도 1의 I 내지 I'를 자른 절단면의 단면도이다.
도 1 및 도 2a를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 패널(110), 전자부품(120) 및 도전성 접착 필름(140)을 포함할 수 있다. 표시 장치(100)는 전자부품(120)과 도전성 접착 필름(140)을 통해 전기적으로 연결된 메인 회로기판(130)을 포함할 수 있다. 본 실시예에서, 전자부품(120)은 플렉서블 회로기판(122) 및 데이터 구동회로(125)를 포함할 수 있다.
표시 패널(110)에는 화소(PX)가 배치된 표시 영역(DA)과 인접한 비표시 영역(NDA)이 정의될 수 있다. 비표시 영역(NDA)에는 후술할 패드 전극이 배치되는 패드 영역이 정의될 수 있다. 일 실시예에서, 표시 패널(110)에는 실장 영역(MA)이 정의될 수 있다. 실장 영역(MA)에는 전자부품(120)이 도전성 접착 필름(140)에 의해 결합될 수 있다. 비표시 영역(NDA)과 실장 영역(MA)은 구분되지 않을 수 있다. 실장 영역(MA)은 비표시 영역(NDA)의 일부분일 수 있다. 패드 영역은 실장 영역(MA)의 일부분에 정의될 수 있다. 패드 영역에 관한 자세한 설명은 후술한다.
도 1에 도시된 것과 같이, 표시 패널(110)은 복수 개의 화소들(PX)에 구동 신호를 인가함으로써 원하는 영상을 표시할 수 있다. 복수 개의 화소들(PX)은 직교하는 제1 방향축(A1)과 제2 방향축(A2)을 따라 매트릭스 형태로 배치될 수 있다. 본 발명의 일 실시예에서, 화소들(PX)은 레드 컬러, 그린 컬러 및 블루 컬러를 각각 표시하는 제1 내지 제3 화소들을 포함할 수 있다. 일 실시예에서, 화소들(PX)은 화이트, 시안, 마젠타를 각각 표시하는 화소들 중 일부를 더 포함할 수 있다.
화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 구동회로(GDC)를 포함한다. 구동회로(GDC) 및 신호라인들(SGL)은 도 2a에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 복수 개의 주사 신호들(이하, 주사 신호들)을 생성하고, 주사 신호들을 후술하는 복수 개의 주사 라인들(GL, 이하 주사 라인들)에 순차적으로 출력한다.　주사 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 주사 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다.
신호라인들(SGL)은 표시 영역(DA) 및 비표시 영역(NDA)에 중첩한다. 신호라인들(SGL)은 패드부 및 라인부를 포함할 수 있다. 라인부는 표시 영역(DA) 및 비표시 영역(NDA)에 중첩한다. 패드부는 라인부의 말단에 연결된다. 패드부는 비표시 영역(NDA)에 배치되고, 신호패드들 중 대응하는 신호패드에 중첩한다. 비표시 영역(NDA) 중 신호패드들이 배치된 영역은 패드 영역으로 정의될 수 있다. 이에 대한 상세한 설명은 후술한다.
복수 개의 화소들(PX)의 종류에 따라서 표시 패널(110)은 액정표시패널, 유기전계발광 표시패널, 전기습윤 표시패널 등으로 구분될 수 있다. 본 실시예에서 표시 패널(110)은 유기전계발광 표시패널일 수 있다.
도 2a에 도시된 것과 같이, 표시 패널(110)은 베이스 기판(BL), 베이스 기판(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED) 및 봉지층(TFL)을 포함한다. 본 명세서에서 “영역/부분과 영역/부분이 대응한다”는 것은 “서로 중첩한다”는 것을 의미하고 동일한 면적 및/또는 동일한 형상을 갖는 것으로 제한되지 않는다.
베이스 기판(BL)은 적어도 하나의 합성수지 필름을 포함할 수 있다. 베이스 기판(BL)은 유리 기판, 메탈 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 절연층은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함한다. 상기 회로 소자는 신호라인들 및 화소 구동회로 등을 포함한다.
표시 소자층(DP-OLED)은 발광소자로써 적어도 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기층을 더 포함할 수 있다.
봉지층(TFL)은 복수 개의 박막들을 포함한다. 일부 박막은 광학 효율을 향상시키기 위해 배치되고, 일부 박막은 유기발광 다이오드들을 보호하기 위해 배치된다.
도 1에 도시된 것과 같이, 상기 비표시 영역(NDA)에는 광을 차단하는 블랙 매트릭스(미도시)가 배치될 수 있다. 비표시 영역(NDA)에는 복수 개의 화소들(PX)에 게이트 신호를 공급하기 위한 구동회로(GDC)가 구비될 수 있다. 본 발명의 일 실시예에서 상기 비표시 영역(NDA)에는 데이터 구동회로(미도시)가 더 구비될 수도 있다. 실장 영역(MA)에는 상기 전자부품(120)으로부터 공급되는 신호를 수신하기 위한 패드 영역이 정의될 수 있다.
도 1 및 도 2a에 도시된 것과 같이, 전자부품(120)은 플렉서블 회로기판(122) 및 데이터 구동회로(125)를 포함한다. 데이터 구동회로(125)는 적어도 하나의 구동칩을 포함할 수 있다. 데이터 구동회로(125)는 플렉서블 회로기판(122)의 배선들에 전기적으로 연결된다.
전자부품(120)이 데이터 구동회로(125)를 포함하는 경우, 표시 패널(110)의 패드부는 데이터 배선들에 전기적으로 연결되는 데이터 패드들 및 제어신호 배선들과 전기적으로 연결되는 제어신호 패드들을 포함할 수 있다. 데이터 배선들은 화소들(PX)에 연결되고, 제어신호 배선들은 구동회로(GDC)에 연결될 수 있다. 본 실시예에서 전자부품(120)은 칩 온 필름(Chip On Film) 구조를 도시하였으나, 이에 제한되지 않는다.
메인 회로기판(130)은 표시 패널(110) 또는 데이터 구동회로(125)에 영상 데이터, 제어신호, 전원전압 등을 제공한다. 메인 회로기판(130)은 플렉서블 회로기판(122)보다 더 큰 배선 기판으로, 능동소자 및 수동소자들을 포함할 수 있다. 메인 회로기판(130)은 플렉서블 배선기판 또는 리지드 배선기판으로, 플렉서블 회로기판(122)에 연결되는 패드부(미도시)를 포함할 수 있다.
도 2b는 도 2a의 V 내지 V'를 자른 절단면의 분해 단면도이다.
도 2a 및 2b를 참조하면, 전자부품(120)은 복수 개의 돌출부들(LD) 및 복수 개의 간극부들(SP)을 포함할 수 있다. 일 실시예에서, 복수 개의 돌출부들(LD) 및 복수 개의 간극부들(SP)은 플렉서블 회로기판(122) 상에 배치될 수 있다. 플렉서블 회로기판(122)은 표시 패널(110) 상에 배치되는 전자부품(120)에 해당한다. 복수 개의 돌출부들(LD)은 표시 패널(110)의 패드 영역(PA)에 직접 접촉할 수 있다. 구체적으로, 복수 개의 돌출부들(LD)은 표시 패널의 회로 소자층(DP-CL)상에 부착될 수 있다. 복수 개의 돌출부들(LD)은 회로 소자층(DL-CL)의 패드 전극과 접촉할 수 있다. 복수 개의 돌출부들(LD)은 전자부품(120)과 표시 패널(110)을 전기적으로 연결할 수 있다.
도전성 접착 필름(140)은 전자부품(120)과 표시 패널(110) 사이에 배치될 수 있다. 도전성 접착 필름(140)은 패드 영역(PA)에서 전자부품(120)과 회로 소자층(DP-CL) 사이에 배치될 수 있다. 도전성 접착 필름(140)은 전자부품(120)과 표시 패널(110)을 전기적으로 연결하는 복수 개의 도전볼들(142)을 포함할 수 있다. 복수 개의 도전볼들(420)은 표시 패널(110)과 전자부품(120)이 전기적으로 연결될 때, 제1 방향에서 정렬될 수 있다.
도 2c는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 2c는 도 1의 O 내지 O'를 자른 절단면의 단면도이다.
도 2c는 표시 패널(110)의 표시 영역(DA)의 단면도를 도시한다. 도 2c를 참조하면, 표시 패널(110)은 버퍼층(BFL), 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 층간 절연층(ILD), 상부 절연층(VIA1), 복수 개의 패턴을 포함하는 반도체층(ACP), 복수 개의 패턴을 포함하는 제1 도전층(GMP1), 복수 개의 패턴을 포함하는 제2 도전층(GMP2), 복수 개의 패턴을 포함하는 제3 도전층(DMP1)을 포함할 수 있다. 여기에서, 제1 도전층(GMP1)은 제1 게이트 메탈 패턴, 제2 도전층(GMP2)은 제2 게이트 메탈 패턴, 제3 도전층(DMP1)은 제1 데이터 메탈 패턴을 포함할 수 있다.
본 발명의 일 실시예에서, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 층간 절연층(ILD) 각각은 유기막 및/또는 무기막을 포함한다. 본 발명의 일 실시예에서, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 제1 절연층(ILD1) 각각은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다. 본 발명의 일 실시예에서, 제1 도전층(GMP1) 및 제2 도전층(GMP2) 각각은 몰리브덴(Mo)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 실시예에서, 제3 도전층(DMP1)은 알루미늄(Al) 및 티타늄(Ti) 중 적어도 어느 하나를 포함할 수 있으나, 이제 제한되는 것은 아니다. 본 발명의 일 실시예에서, 제3 도전층(DMP1)은 티타늄, 알루미늄, 및 티타늄이 순서대로 적층된 구조를 가질 수 있다.
버퍼층(BFL)은 베이스 기판(BL) 상에 배치될 수 있다. 버퍼층(BFL)은 제1 버퍼층 및 제2 버퍼층을 포함할 수 있다. 제2 버퍼층은 제1 버퍼층 상에 배치될 수 있다. 버퍼층(BFL)은 베이스 기판(BL)에 존재하는 불순물이 화소(PX)에 유입되는 것을 방지한다. 특히, 불순물이 화소(PX)를 구성하는 트랜지스터들(T1~T2)의 반도체 패턴(ACP)에 확산되는 것을 방지한다.
불순물은 외부에서 유입되거나, 베이스 기판(BL)이 열분해됨으로써 발생할 수 있다. 불순물은 베이스 기판(BL)으로부터 배출된 가스 또는 나트륨일 수 있다. 또한, 버퍼층(BFL)은 외부로부터 화소(PX)로 유입되는 수분을 차단할 수 있다.
버퍼층(BFL) 상에 반도체 패턴(ACP)이 배치된다. 본 발명의 일 실시예에서, 반도체 패턴(ACP)은 버퍼층(BFL) 상에 배치될 수 있다.
반도체 패턴(ACP)은 트랜지스터들(T1~T2) 각각을 구성할 수 있다. 반도체 패턴(ACP)은 폴리 실리콘, 아몰포스 실리콘, 또는 금속 산화물 반도체를 포함할 수 있다. 도 4b에는 제1 트랜지스터(T1)의 소스(S1), 액티브(C1), 드레인(D1)을 구성하는 반도체 패턴과 제2 트랜지스터(T2)의 소스(S2), 액티브(C2), 드레인(D2)을 구성하는 반도체 패턴을 도시하였다.
제1 게이트 절연층(GI1)은 버퍼층(BFL) 상에 배치되고, 반도체 패턴(ACP)을 커버할 수 있다. 제1 도전층(GMP1)은 제1 게이트 절연층(GI1) 상에 배치될 수 있다. 제1 트랜지스터(T1)의 게이트(G1)와 제2 트랜지스터(T2)의 게이트(G2)가 제1 도전층(GMP1)에 도시되었다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에서, 제1 도전층(GMP1)은 화소(PX)의 커패시터를 구성하는 두 개의 전극들 중 어느 하나를 포함할 수 있다.
제2 게이트 절연층(GI2)은 제1 게이트 절연층(GI1) 상에 배치되고, 제1 도전층(GMP1)을 커버할 수 있다. 제2 도전층(GMP2)은 제2 게이트 절연층(GI2) 상에 배치될 수 있다. 본 발명의 일 실시예에서, 제2 도전층(GMP2)은 화소(PX)의 커패시터(CP)를 구성하는 두 개의 전극들 중 다른 하나일 수 있다. 상부전극(UE)이 제2 도전층(GMP2)으로 도시되었다. 상부전극(UE)에는 개구부(UE-OP)가 정의될 수 있다.
층간 절연층(ILD)은 제2 게이트 절연층(GI2) 상에 배치되고, 제2 도전층(GMP2)을 커버할 수 있다. 제1 도전층(DMP1)의 제1 연결 전극들(CNE-D1)은 제1 트랜지스터(T1)의 게이트(G1) 및 제2 트랜지스터(T2)의 소스(S2)에 각각 연결될 수 있다. 상부 절연층(VIA1)은 층간 절연층(ILD) 상에 배치되고, 제3 도전층(DMP1)을 커버할 수 있다.
도 2c에서, 표시 영역(DA)에서 발광 소자층(ELL)은 발광소자(ED) 및 평탄층(PDL)을 포함할 수 있다. 발광소자(ED)는 애노드 전극(AE), 발광층(EML), 및 캐소드 전극(CE)을 포함할 수 있다. 평탄층(PDL)은 화소 정의막에 해당할 수 있다. 애노드 전극(AE)은 애노드층(AEL)에 배치될 수 있다.
애노드층(AEL)은 상부 절연층(VIA1) 상에 배치될 수 있다. 애노드 전극(AE)은 컨택홀을 통해 제3 도전층(DMP1)과 전기적으로 연결될 수 있다. 화소 정의막(PDL)은 상부 절연층(VIA1) 상에 배치되며, 애노드 전극(AE)의 적어도 일부분을 노출시킬 수 있다. 발광층(EML)은 애노드 전극(AE) 상에 배치될 수 있다. 캐소드 전극(CE)은 발광층(EML) 상에 배치될 수 있다.
발광소자(ED)가 유기발광다이오드(OLED) 인 경우, 발광층(EML)은 유기물을 포함할 수 있다. 본 발명의 다른 실시예에서, 발광소자(ED)가 마이크로 LED인 경우, 발광층(EML)은 무기물을 포함할 수 있다. 봉지층(TFL)은 발광 소자층(ELL)을 밀봉하여, 외부의 산소 또는 수분으로부터 발광 소자층(ELL)을 보호할 수 있다. 봉지층(TFL)은 유기막 및 무기막이 혼합된 층일 수 있다.
도 3은 도 1의 AA' 영역을 보여주는 분해 평면도이다.
도 3을 참조하면, 표시 패널(110)에는 패드 영역(PA)이 정의될 수 있다. 패드 영역(PA)은 실장 영역(MA)의 일부분에 정의될 수 있다. 표시 패널(110)은 신호 패드(SD) 및 더미 패드(GE1)를 포함할 수 있다. 신호 패드(SD) 및 더미 패드(GE1)는 패드 영역(PA)에 배치될 수 있다.
도 1 내지 도 3을 참조하면, 전자부품(120)의 플렉서블 회로기판(122)과 표시 패널(110)의 패드 영역(PA)은 도전성 접착 필름(140)에 의해 전기적으로 연결될 수 있다. 또한, 메인 회로기판(130)의 패드부(미도시)는 상기 플렉서블 회로기판(122)의 돌출부들(LD)에 대응하는 패드들을 포함할 수 있다. 플렉서블 회로기판(122)의 입력 패드부(미도시)와 메인 회로기판(130)의 패드부(미도시) 또한, 도전성 접착 필름(140)에 의해 전기적으로 연결될 수 있다. 도전성 접착 필름(140)은 이방성 도전 필름(Anisotropic Conductive Film: ACF)일 수 있다. 본 발명의 일 실시예에서, 숄더 범프가 도전성 접착 필름(140)을 대체할 수도 있다. 플렉서블 회로기판(122)의 돌출부들(LD)은 도전성 접착 필름(140)에 의해 표시 패널(110)의 패드 영역(PA)에 전기적으로 연결될 수 있다. 도전성 접착 필름(140)은 복수 개의 도전볼들(142)을 포함할 수 있다. 도전성 접착 필름(140)이 플렉서블 회로기판(122)과 표시 패널(110) 사이에서 압착될 때, 제1 방향으로 정렬된 복수 개의 도전볼들(142)은 플렉서블 회로기판(122)의 돌출부들(LD)과 표시 패널(110)을 전기적으로 연결할 수 있다. 본 발명의 일 실시예는 도전볼들(142)이 서로 뭉치지 않고 정렬되어 고르게 압착될 수 있도록, 표시 패널(110)의 패드 영역(PA)에서 회로 소자층(DP-CL)의 압착면을 평탄하게 하는 구조를 제공할 수 있다.
일 실시예에서, 패드 영역(PA)은 제1 영역(LA) 및 제2 영역(SA)을 포함할 수 있다. 돌출부들(LD)은 제1 영역(LA)에 중첩하고 간극부들(SP)은 제2 영역(SA)에 중첩할 수 있다. 표시 패널(110)의 패드 영역(PA)에는 신호 패드(SD)가 배치될 수 있다. 신호 패드(SD)는 복수 개로 제공될 수 있다. 제1 영역(LA)은 표시 패널(110)과 전자부품(120)이 전기적으로 연결되는 영역일 수 있다.
도 3을 참조하면, 표시 패널(110)은 패드 영역(PA)에 신호 패드(SD) 및 더미 패드(GE1)를 포함할 수 있다. 신호 패드(SD)는 도전성 접착 필름(140)에 의해 전자부품(120)과 전기적으로 연결될 수 있다. 더미 패드(GE1)는 신호 패드(SD)와 컨택홀에 의해 연결되고 표시 패널(110)의 엣지(EZ, 도 5a참조)까지 연장될 수 있다. 더미 패드(GE1)는 전자부품(120)과 전기적으로 연결되지 않는다. 여기에서, 엣지는 표시 패널(110)의 실장 영역(MA)이 끝나는 제2 방향(A2)의 최외곽 영역에 해당할 수 있다. 더미 패드(GE1)에는 신호 패드(SD)의 동작 상태를 점검하기 위한 점검 장비가 결합될 수 있다.
본 실시예에서, 도전성 접착 필름(140)은 패드 영역(PA)에 전면적으로 중첩될 수 있다. 복수 개의 도전볼들(142)은 신호 패드(SD)뿐만 아니라 더미 패드(GE1)에도 압착될 수 있다. 본 발명은 더미 패드(GE1)에 압착되는 도전볼들(142)의 뭉침을 방지하기 위한 표시 패널(110)의 적층 구조를 개시할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널(110)의 패드 영역(PA)을 확대한 확대 평면도이다. 도 4는 도 3의 BB' 영역을 확대한 평면도이다. 도 4는 평면 상에서 패드 영역(PA)의 일부에 배치된 신호 패드(SD)를 보여주는 개략적인 도면이다. 단면상의 적층 구조는 도 5a 내지 도 5c를 참조하여 설명한다.
도 4를 참조하면, 표시 패널(110)의 패드 영역(PA)에는 신호 패드(SD) 및 신호 패드와 전기적으로 연결된 더미 패드(GE1)가 배치될 수 있다. 신호 패드(SD)와 더미 패드(GE1)는 제1 영역(LA)에 배치될 수 있다. 더미 패드(GE1)는 신호 패드(SD)와 컨택홀을 통해 연결되고, 제1 영역(LA) 내 제2 방향(A2)에서, 표시 영역(DA)으로부터 신호 패드(SD)보다 더 멀리 배치될 수 있다. 더미 패드(GE1)는 신호 패드와 연결 패드(GE2)를 통해 연결될 수 있다. 연결 패드(GE2)는 신호 패드(SD)의 두께 방향에서, 신호 패드(SD)와 더미 패드(GE1)의 사이에 배치될 수 있다. 보다 구체적으로, 더미 패드(GE1)는 연결 패드(GE2)와 제1 컨택홀(CH1)을 통해 전기적으로 연결될 수 있다. 연결 패드(GE2)는 신호 패드(SD)와 제2 컨택홀(CH2)을 통해 전기적으로 연결될 수 있다.
신호 패드(SD)는 제1 방향(A1)으로 나열된 제1 신호 패드(SD1) 및 제2 신호 패드(SD2)를 포함할 수 있다. 제1 신호 패드(SD1) 및 제2 신호 패드(SD2)는 제1 방향(A1)에 교차하는 사선방향으로 연장될 수 있다. 사선방향은 제2 방향(A2)에 근접할 수 있다. 더미 패드(GE1)는 제1 신호 패드(SD1)에 대응하는 제1 더미 패드(GE1-1) 및 제2 신호 패드(SD2)에 대응하는 제2 더미 패드(GE1-2)를 포함할 수 있다. 제1 더미 패드(GE1-1)는 제1 신호 패드(SD1)의 제1 방향(A1)과 교차하는 제2 방향(A2)의 일단과 연결되고, 제2 더미 패드(GE1-2)는 제2 신호 패드(SD2)의 제2 방향(A2)의 일단과 연결될 수 있다. 연결 패드(GE2)는 제1 연결 패드(GE2-1) 및 제2 연결 패드(GE2-2)를 포함할 수 있다. 제1 연결 패드(GE2-1)는 제1 신호 패드(SD1)와 제1 더미 패드(GE1-1)를 전기적으로 연결하고, 제2 연결 패드(GE2-2)는 제2 신호 패드(SD2)와 제2 더미 패드(GE1-2)를 전기적으로 연결할 수 있다.
도 4를 참조하면, 표시 패널(110)은 패드 영역(PA) 내에 상부 절연층(VIA1) 및 더미 절연패턴(VIA2)을 포함할 수 있다. 상부 절연층(VIA1)의 일부는 제2 영역에서 제1 신호 패드(SD1)와 제2 신호 패드(SD2)의 사이에 배치될 수 있고, 상부 절연층(VIA1)의 일부는 제1 영역에서 제1 및 제2 더미 패턴들(GE1-1, GE1-2)과 중첩하고 더미 절연패턴들(VIA2) 사이에 배치될 수 있다. 더미 절연패턴(VIA2)은 제2 영역(SA)에 중첩할 수 있다. 더미 절연패턴(VIA2)은 제1 더미 패턴(GE1-1)과 제2 더미 패턴(GE1-2)의 사이에 배치될 수 있다.
일 실시예에서, 제1 더미 패드(GE1-1) 및 제2 더미 패드(GE1-2)는 제1 방향(A1)에 교차하는 사선방향으로 연장될 수 있다. 사선방향은 제1 방향(A1)과 제2 방향(A2)의 사이 방향일 수 있다. 일 실시예에서, 사선방향 내에서 제1 더미 패드(GE1-1) 및 제2 더미 패드(GE1-2)의 길이는 더미 절연패턴(VIA2)의 길이보다 클 수 있다.
도 2c를 참조하여 도 4를 설명한다. 더미 패드(GE1)는 제1 게이트 전극(GE1)으로 지칭될 수 있다. 패드 영역(PA)의 제1 게이트 전극(GE1)은 표시 패널(110)의 표시 영역(DA)의 제1 도전층(GMP1)과 함께 적층될 수 있다. 제1 게이트 전극(GE1)은 제1 트랜지스터(T1)의 게이트(G1) 및 제2 트랜지스터(T2)의 게이트(G2)와 함께 적층될 수 있다. 연결 패드(GE2)는 제2 게이트 전극(GE2)으로 지칭될 수 있다. 패드 영역(PA)의 제2 게이트 전극(GE2)은 표시 영역(DA)의 제2 도전층(GMP2)과 함께 적층될 수 있다. 제2 게이트 전극(GE2)은 표시 영역(DA)의 상부전극(UE)과 함께 적층될 수 있다. 신호 패드(SD)는 표시 영역(DA)의 제1 연결 전극(CNE-D1)과 함께 적층될 수 있다. 패드 영역(PA)의 적층 구조는 도 5a 내지 도 5c를 참조하여 설명한다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 다른 표시 패널의 패드 영역의 단면도들이다.
도 5a는 도 4의 II 내지 II'를 자른 절단면의 단면도이다. 도 5a는 패드 영역(PA)의 엣지(EZ)까지를 보여주는 도면이다.
도 5a를 참조하면, 표시 패널(110)은 패드 영역(DA)에서 베이스 기판(BL), 버퍼층(BFL), 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 상부 절연층(VIA1)을 포함할 수 있다. 일 실시예에서, 표시 패널(110)은 층간 절연층(ILD)을 포함할 수 있다. 상부 절연층(VIA1)은 유기층을 포함할 수 있다. 상부 절연층(VIA1)은 PI(Polyimide)를 포함할 수 있다.
여기에서, 버퍼층(BFL) 및 제1 게이트 절연층(GI1)은 통합하여 하부 절연층(1IL)으로 지칭될 수 있다. 제2 게이트 절연층(GI2) 및 층간 절연층(ILD)은 중간 절연층(GI2)으로 지칭될 수 있다. 구체적으로 중간 절연층(GI2)은 제1 절연층 및 제1 절연층 상에 배치된 제2 절연층을 포함하고, 제1 절연층(GI2)은 제2 게이트 절연층(GI2)을, 제2 절연층(ILD)은 층간 절연층(ILD)에 해당될 수 있다.
더미 패드(GE1)는 하부 절연층(1IL) 상에 배치될 수 있다. 더미 패드(GE1)는 패드 영역(PA) 내에서 엣지(EZ)까지 연장되고, 더미 패드(GE1)의 측면은 엣지(EZ)에서 외부로 노출될 수 있다. 표시 패널(110)의 엣지(EZ)는 상부 절연층(VIA1)으로부터 베이스 기판(BL)까지 경사진 형상을 가질 수 있다. 일 실시예에서, 표시 패널(110)은 패드 영역(PA) 내에서 상부 절연층(VIA1)의 엣지에서부터 베이스 기판(BL)의 엣지까지 제2 방향(A2)으로 연속적인 경사면이 정의될 수 있다. 더미 패드(GE1)의 노출된 측면은 경사면의 일부를 구성할 수 있다. 여기에서, 연속적은 상부 절연층(VIA1)에서 베이스 기판(BL)까지 각 층마다 단차가 존재하지 않는 것을 의미할 수 있다. 즉, 연속적인 경사면은 선형적인 경사면에 해당할 수 있다. 도면에서는 직선형을 도시하였으나, 곡선형의 경사면이 정의될 수도 있다. 표시 패널(110)은 엣지까지 상부 절연층(VIA1)이 연장되고, 경사면을 가지는 엣지를 포함할 수 있다.
연결 패드(GE2)는 중간 절연층(2IL) 상에 배치될 수 있다. 구체적으로, 연결 패드(GE2)는 제2 게이트 절연층(GI2) 상에 배치될 수 있다. 제1 게이트 절연층(GI1) 및 제2 게이트 절연층(GI2)에는 제1 컨택홀(CH1)이 정의될 수 있다.
신호 패드(SD)는 중간 절연층(2IL) 상에 배치되고, 상부 절연층(VIA1)에 의해 일부분이 커버될 수 있다. 구체적으로, 신호 패드(SD)는 층간 절연층(ILD) 상에 배치될 수 있다. 층간 절연층(ILD)에는 제2 컨택홀(CH2)이 정의될 수 있다.
도 5b는 도 4의 III 내지 III'를 자른 절단면을 보여주는 단면도이다. 도 5b는 신호 패드(SD) 보여 주는 표시 영역(PA)의 단면도이다.
도 5b를 참조하면, 표시 패널(110)에는 패드 영역(PA)이 정의되고 패드 영역(PA)은 제1 영역(LA) 및 제2 영역(SA)을 포함할 수 있다.
표시 패널(110)은 층간 절연층(ILD) 상에 배치되는 신호 패드(SD)를 포함할 수 있다. 신호 패드(SD)의 일 부분은 도전성 접착 필름(140)을 통해 전자부품(120)과 전기적으로 연결되기 위해 외부로 노출될 수 있다. 신호 패드(SD)는 제1 영역(LA)에 중첩될 수 있다. 신호 패드(SD)는 복수 개로 제공될 수 있다. 복수 개의 신호 패드들(SD) 사이에는 상부 절연층(VIA1)이 배치될 수 있다. 일 실시예에서, 상부 절연층(VIA1)은 제1 신호 패드(SD1)와 제2 신호 패드(SD2) 사이에 배치될 수 있다.
상부 절연층(VIA1)은 중간 절연층(IL2) 상에 배치되고, 표시 영역(DA)과 패드 영역(PA)에 중첩할 수 있다. 상부 절연층(VIA1)에는 신호 패드(SD)를 외부로 노출하는 제1 개구부(OP1)가 정의될 수 있다. 제1 개구부(OP1)는 제1 영역(LA)에 중첩할 수 있다. 제1 개구부(OP1)는 복수 개의 신호 패드들(SD)에 대응하여 복수 개로 제공될 수 있다. 복수 개의 제1 개구부들(OP1)에 의해 상부 절연층(VIA1)은 복수 개로 구분될 수 있다. 상부 절연층(VIA1)은 제2 영역(SA)에 중첩할 수 있다. 제2 영역(SA)에 중첩하는 상부 절연층(VIA1)의 폭(W1)은 12um 내지 16um에 해당할 수 있다.
상부 절연층(VIA1)의 두께(TH2, 도 5c참조)는 0.6um 내지 1.0um 일 수 있고, 바람직하게는 0.8um일 수 있다. 여기에서, 두께는 제3 방향축(A3)이 지시하는 방향의 최장 길이로 베이스 기판(BL)의 두께방향의 길이에 해당할 수 있다. 상부 절연층(VIA1)은 제2 영역(SA)에 중첩될 수 있다. 상부 절연층(VIA1)은 복수 개의 신호 패드들(SD)간 이격된 부분을 커버할 수 있다. 상부 절연층(VIA1)은 신호 패드(SD)의 일단을 커버할 수 있다. 일 실시예에서, 신호 패드들(SD)간 이격 거리(W3)는 4um 내지 5um일 수 있다. 제1 개구부(OP1)에 의해 신호 패드(SD)의 노출된 부분의 폭(W2)은 9um 내지 12um일 수 있다.
도 5b에서, 연결 패드(GE2)는 제1 영역(LA)에 중첩되고 제2 게이트 절연층(GI2) 상에 배치될 수 있다. 연결 패드(GE2)의 폭은 신호 패드(SD)의 노출 부분의 폭(W2)보다 클 수 있다. 연결 패드(GE2)의 폭은 13um 내지 15um일 수 있다.
도 5c는 도 4의 IV 내지 IV'를 자른 절단면의 단면도이다. 도 5c는 더미 패드(GE1)를 보여주는 패드 영역(PA)의 단면도이다.
도 5c를 참조하면, 표시 패널(110)은 더미 패드(GE1)를 포함할 수 있다. 더미 패드(GE1)는 제1 더미 패드(GE1-1) 및 제2 더미 패드(GE1-2)를 포함할 수 있다. 더미 패드(GE1)는 상부 절연층(VIA1)에 중첩하고, 제1 영역(LA)에 배치될 수 있다. 제1 더미 패드(GE1-1)와 제2 더미 패드(GE1-2) 사이에는 제2 개구부(OP2)가 정의될 수 있다. 제2 개구부(OP2)는 제2 영역(SA)에 중첩될 수 있다. 제2 개구부(OP2)는 적어도 상부 절연층(VIA1)에 정의될 수 있고, 하부 절연층(1IL) 및 중간 절연층(2IL)에 정의될 수 있다. 상부 절연층(VIA1)에 정의되는 제2 개구부(OP2)의 폭(W4)은 6um 내지 10um이고 바람직하게는 8um일 수 있다.
상부 절연층(VIA1)은 더미 절연패턴(VIA2)의 사이에 배치되고, 제1 영역(LA)에 중첩될 수 있다. 더미 절연패턴(VIA2) 사이에 배치된 상부 절연층(VIA1)의 제1 방향(A1)의 폭(W5)은 더미 절연패턴(VIA2)의 상면의 제1 방향(A1)의 폭보다 클 수 있다. 예를 들어, 상부 절연층(VIA1)의 제1 영역(LA) 내 에서 제1 방향(A1)의 폭(W5)은 16um 내지 18um일 수 있다. 더미 절연패턴(VIA2)의 제1 방향(A1)의 폭은 약 8um일 수 있다.
일 실시예에서, 더미 절연패턴(VIA2)의 상면의 제1 방향(A1)의 폭은 신호 패드(SD, 도 2b 참조)의 노출된 상면의 제1 방향(A1)의 폭(W2)보다 작을 수 있다. 예를 들어, 신호 패드(SD, 도 2b 참조)의 상면의 제1 방향(A1)의 폭(W2)은 9um 내지 12um일 수 있고, 더미 절연패턴(VIA2)의 상면의 제1 방향(A1)의 폭은 약 8um일 수 있다.
제2 개구부(OP2)는 베이스 기판(BL)을 노출시킬 수 있다. 노출된 베이스 기판(BL)의 폭(W6)은 3um 내지 6um일 수 있다.
제2 개구부(OP2) 상에는 더미 절연패턴(VIA2)이 배치될 수 있다. 즉, 더미 절연패턴(VIA2)은 제2 개구부(OP2)를 커버할 수 있다. 더미 절연패턴(VIA2)은 상부 절연층(VIA1) 사이에 배치될 수 있다. 더미 절연패턴(VIA2)은 적어도 PI(Polyimide)를 포함하는 유기층에 해당할 수 있다. 더미 절연패턴(VIA2)의 상면은 상부 절연층(VIA1)의 상면으로부터 제3 방향(A3)으로 돌출될 수 있다. 베이스 기판(BL)의 두께 방향에서 더미 절연패턴(VIA2)의 상면과 상부 절연층(VIA1)의 상면 사이의 폭(TH1)은 0.1um 내지 0.5um 일 수 있고, 바람직하게는 0.3um일 수 있다.
일 실시예에서, 더미 절연패턴(VIA2)의 두께는 1.2um 내지 2.0um일 수 있고, 바람직하게는 1.6um일 수 있다. 예를 들어, 더미 절연패턴(VIA2)의 두께는 상부 절연층(VIA1)의 두께의 2배일 수 있다. 더미 절연패턴(VIA2)의 두께는 더미 절연패턴(VIA2)의 상면에서부터 베이스 기판(BL)까지 수직길이에 해당할 수 있다.
일 실시예에서, 상부 절연층(VIA1)과 더미 절연패턴(VIA2)은 상면에 평탄면을 포함할 수 있다. 상부 절연층(VIA1)과 더미 절연패턴(VIA2)은 모두 상면이 평평한 구조일 수 있다. 상부 절연층(VIA1)과 더미 절연패턴(VIA2)의 상면은 서로 평행할 수 있다. 도면에서는 더미 절연패턴(VIA2)의 상면이 상부 절연층(VIA1)의 상면보다 제3 방향축(A3)에서 높은 것으로 도시되었으나, 반대로 더미 절연패턴(VIA2)의 상면은 상부 절연층(VIA1)의 상면보다 낮을 수 있다.
도 6은 본 발명의 일 실시예에 따른 패드 영역의 단면도이다. 도 6은 일 실시예에 따른 표시 패널(110)의 패드 영역(PA)을 보여주는 도면이다.
도 6을 참조하면, 더미 절연패턴(VIA2)은 제2 영역(SA)에 배치될 수 있다. 더미 절연패턴(VIA2)은 상부 절연층(VIA1)으로부터 제3 방향(A3)으로 돌출될 수 있따. 일 실시예에서, 더미 절연패턴(VIA2)의 상부 절연층(VIA1)으로부터 돌출된 길이(TH3)는 상부 절연층(VIA1)의 두께(TH2)와 동일할 수 있다. 예를 들어, 상부 절연층(VIA1)과 더미 절연패턴(VIA2)의 두께(TH2, TH3)는 모두 0.8um일 수 있다. 더미 절연패턴(VIA2)은 상부 절연층(VIA1)에 정의된 개구부를 커버할 수 있다. 일 실시예에서, 개구부를 커버하는 더미 절연패턴(VIA2)의 두께는 상부 절연층(VIA1)의 두께의 두배에 해당할 수 있다.
도 7은 본 발명의 일 실시예에 따른 패드 영역의 단면도이다.
일 실시예에서, 표시 패널(110)은 패드 영역(PA) 내에서 제2 영역(SA)에 중첩하는 더미 절연패턴(VIA2)을 포함하지 않을 수 있다. 상부 절연층(VIA1)은 제2 영역(SA)에 중첩하는 개구부를 구비할 수 있다. 개구부는 상부 절연층(VIA1)의 하부에 배치된 층간 절연층(ILD) 또는 중간 절연층(2IL)을 노출시킬 수 있다.
이상에서와 같이 도면과 명세서에서 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 표시 장치
110: 표시 패널
DA: 표시 영역
PA: 패드 영역
BL: 베이스 기판
SD: 신호 패드
GE1: 더미 패드
VIA1: 상부 절연층
VIA2: 더미 절연패턴

Claims (20)

  1. 화소가 배치된 표시 영역과 상기 표시 영역에 인접한 패드 영역을 포함하는 베이스 기판;
    상기 표시 영역과 상기 패드 영역에 중첩하는 하부 절연층;
    상기 하부 절연층 상에 배치되고, 상기 패드 영역에 중첩하는 더미 패드;
    상기 표시 영역과 상기 패드 영역 상에 배치되고, 상기 더미 패드를 커버하는 적어도 하나의 중간 절연층;
    상기 중간 절연층 상에 배치되고, 상기 패드 영역에 중첩하며, 상기 더미 패드와 전기적으로 연결된 신호 패드;
    상기 화소와 상기 신호 패드를 연결하는 신호라인; 및
    상기 중간 절연층 상에 배치되고, 상기 표시 영역과 상기 패드 영역에 중첩하며, 상기 신호 패드를 노출하는 제1 개구부가 정의된 상부 절연층을 포함하고,
    상기 패드 영역 내에서, 상기 상부 절연층의 엣지로부터 상기 베이스 기판의 엣지까지 연속적인 경사면이 정의된 표시 패널.
  2. 제1항에 있어서, 상기 하부 절연층, 상기 중간 절연층 및 상기 상부 절연층은 상기 패드 영역을 상기 베이스 기판의 상기 엣지와 교차하는 방향을 따라 절단한 단면 상에서 상기 베이스 기판의 두께 방향에서 서로 중첩하는 표시 패널.
  3. 제1항에 있어서, 상기 신호 패드는 제1 방향으로 나열된 제1 신호 패드 및 제2 신호 패드를 포함하고, 상기 더미 패드는 상기 제1 신호 패드에 대응하는 제1 더미 패드 및 상기 제2 신호 패드에 대응하는 제2 더미 패드를 포함하는 표시 패널.
  4. 제3항에 있어서, 상기 중간 절연층은 제1 절연층 및 상기 제1 절연층 상에 배치된 제2 절연층을 포함하고, 상기 신호 패드는 상기 제2 절연층 상에 배치된 표시 패널.
  5. 제3항에 있어서, 상기 제1 더미 패드 및 상기 제2 더미 패드는 상기 하부 절연층 상에 배치되고, 상기 제1 신호 패드 및 상기 제2 신호 패드와 각각 전기적으로 연결된 표시 패널.
  6. 제4항에 있어서, 상기 제1 절연층 상에 배치되고, 상기 제1 신호 패드와 상기 제1 더미 패드를 연결하는 제1 연결 패드 및 상기 제2 신호 패드와 상기 제2 더미 패드를 연결하는 제2 연결 패드를 더 포함하는 표시 패널.
  7. 제3항에 있어서, 적어도 상기 상부 절연층에 제2 개구부가 정의되고, 상기 제2 개구부는 제1 방향 내에서 상기 제1 더미 패드와 상기 제2 더미 패드 사이에 배치되고,
    상기 제2 개구부에 배치된 더미 절연패턴을 더 포함하는 표시패널.
  8. 제7항에 있어서, 상기 더미 절연패턴은 상기 상부 절연층으로부터 돌출된 표시패널.
  9. 제3항에 있어서, 상기 제1 방향 내에서, 상기 상부 절연층은 상기 제1 신호 패드와 상기 제2 신호 패드 사이에 배치된 표시 패널.
  10. 제7항에 있어서, 상기 제1 더미 패드 및 상기 제2 더미 패드는 상기 제1 방향에 교차하는 사선방향으로 연장되고,
    상기 사선방향 내에서 상기 제1 더미 패드 및 상기 제2 더미 패드의 길이는 상기 더미 절연패턴의 길이보다 큰 표시 패널.
  11. 제1항에 있어서, 상기 더미 패드의 측면은 외부에 노출되고, 상기 외부에 노출된 측면은 상기 경사면의 일부를 구성하는 표시 패널.
  12. 제7항에 있어서, 상기 베이스 기판의 두께 방향에서 상기 더미 절연패턴의 상면과 상기 상부 절연층의 상면 사이의 폭은 0.1um 내지 0.5um인 표시 패널.
  13. 제7항에 있어서, 상기 패드 영역은 상기 신호 패드가 배치된 제1 영역 및 상기 제1 방향에서 상기 제1 영역에 인접한 제2 영역을 포함하고,
    상기 제1 개구부는 상기 제1 영역에 정의되고, 상기 제2 개구부는 상기 제2 영역에 정의되는 표시 패널.
  14. 제7항에 있어서, 상기 제1 개구부에 의해 노출된 상기 신호 패드의 상면의 상기 제1 방향의 폭은 상기 더미 절연패턴의 상면의 상기 제1 방향의 폭보다 큰 표시 패널.
  15. 제1항에 있어서, 상기 신호 패드는 제1 방향에 교차하는 사선방향으로 연장되고,
    상기 패드 영역 내에서 상기 상부 절연층의 일부분은 상기 더미 패드에 중첩하는 표시 패널.
  16. 화소가 배치된 표시 영역과 상기 표시 영역에 인접한 패드 영역이 정의된 표시 패널;
    상기 표시 패널 상에 배치되고 상기 패드 영역과 중첩하며, 상기 표시 패널과 직접 접촉하는 복수 개의 돌출부들 및 상기 복수 개의 돌출부들 사이에 각각 배치되는 복수 개의 간극부들을 포함하는 전자부품; 및
    상기 표시 패널과 상기 전자부품 사이에 배치되어 상기 패드 영역에서 상기 표시 패널과 상기 전자부품을 전기적으로 연결하는 도전성 접착 필름을 포함하고,
    상기 표시 패널은,
    베이스 기판;
    상기 표시 영역과 상기 패드 영역에 중첩하는 하부 절연층;
    상기 하부 절연층 상에 배치되고, 상기 패드 영역에 중첩하는 더미 패드;
    상기 표시 영역과 상기 패드 영역 상에 배치되고, 상기 더미 패드를 커버하는 적어도 하나의 중간 절연층;
    상기 중간 절연층 상에 배치되고, 상기 패드 영역에 중첩하며, 상기 더미 패드와 전기적으로 연결된 신호 패드;
    상기 화소와 상기 신호 패드를 연결하는 신호라인; 및
    상기 중간 절연층 상에 배치되고, 상기 표시 영역과 상기 패드 영역에 중첩하며, 상기 신호 패드를 노출하는 컨택홀이 정의된 상부 절연층을 포함하고,
    상기 패드 영역 내에서, 상기 상부 절연층의 엣지로부터 상기 베이스 기판의 엣지까지 연속적인 경사면이 정의된 표시 장치.
  17. 제16항에 있어서, 상기 패드 영역은 상기 신호 패드가 배치된 제1 영역 및 제1 방향에서 상기 제1 영역에 인접한 제2 영역을 포함하고,
    상기 복수 개의 돌출부들은 상기 제1 영역에 중첩하고 상기 복수 개의 간극부들은 상기 제2 영역에 중첩하는 표시 장치.
  18. 제16항에 있어서, 상기 복수 개의 돌출부들은 상기 신호 패드 및 상기 더미 패드와 접촉하고, 상기 신호 패드와 전기적으로 연결된 표시 장치.
  19. 제16항에 있어서, 상기 신호 패드는 제1 방향으로 나열된 제1 신호 패드 및 제2 신호 패드를 포함하고, 상기 더미 패드는 상기 제1 신호 패드에 대응하는 제1 더미 패드 및 상기 제2 신호 패드에 대응하는 제2 더미 패드를 포함하는 표시 장치.
  20. 제19항에 있어서, 적어도 상기 상부 절연층에 제2 개구부가 정의되고, 상기 제2 개구부는 제1 방향 내에서 상기 제1 더미 패드와 상기 제2 더미 패드 사이에 배치되고,
    상기 제2 개구부에 배치된 더미 절연패턴을 더 포함하는 표시 장치.
KR1020200040717A 2020-04-03 2020-04-03 표시 패널 및 이를 포함하는 표시 장치 KR20210124555A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200040717A KR20210124555A (ko) 2020-04-03 2020-04-03 표시 패널 및 이를 포함하는 표시 장치
US17/182,566 US11778875B2 (en) 2020-04-03 2021-02-23 Display panel having inclined edge defined by respective end surfaces of base substrate and insulating layer, and display device including the same
CN202110356104.6A CN113497208A (zh) 2020-04-03 2021-04-01 显示面板和包括其的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200040717A KR20210124555A (ko) 2020-04-03 2020-04-03 표시 패널 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210124555A true KR20210124555A (ko) 2021-10-15

Family

ID=77922081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200040717A KR20210124555A (ko) 2020-04-03 2020-04-03 표시 패널 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11778875B2 (ko)
KR (1) KR20210124555A (ko)
CN (1) CN113497208A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583203B1 (ko) 2018-11-29 2023-09-27 삼성디스플레이 주식회사 전자 패널 및 이를 포함하는 전자 장치
KR20210044342A (ko) 2019-10-14 2021-04-23 삼성디스플레이 주식회사 회로기판의 제조 방법 및 이를 포함한 표시장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100880936B1 (ko) 2001-12-29 2009-02-04 엘지디스플레이 주식회사 유기 전계발광표시소자
KR102028505B1 (ko) * 2012-11-19 2019-10-04 엘지디스플레이 주식회사 유기발광 표시패널 및 이의 제조방법
KR102059321B1 (ko) 2013-06-14 2019-12-26 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
KR102100880B1 (ko) * 2013-06-26 2020-04-14 엘지디스플레이 주식회사 유기발광 다이오드 표시장치
JP2015195104A (ja) * 2014-03-31 2015-11-05 株式会社ジャパンディスプレイ 表示装置
KR102506079B1 (ko) 2015-12-31 2023-03-06 엘지디스플레이 주식회사 패드와 이를 구비하는 디스플레이 패널 및 디스플레이 장치
KR101853032B1 (ko) 2016-07-21 2018-06-05 엘지디스플레이 주식회사 표시장치
US10290512B2 (en) * 2017-05-17 2019-05-14 Nanya Technology Corporation Semiconductor structure having bump on tilting upper corner surface
CN109935730B (zh) * 2019-03-28 2021-10-26 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
KR20200143565A (ko) 2019-06-13 2020-12-24 삼성디스플레이 주식회사 표시 장치
KR20210058528A (ko) * 2019-11-14 2021-05-24 엘지디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20210313411A1 (en) 2021-10-07
CN113497208A (zh) 2021-10-12
US11778875B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
US20220384750A1 (en) Flexible display panel and manufacturing method thereof
CN109786421B (zh) 一种显示装置、显示背板及制作方法
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
KR20210124555A (ko) 표시 패널 및 이를 포함하는 표시 장치
WO2022151582A1 (zh) 可拉伸显示面板及显示装置
CN113161391A (zh) 显示装置
KR20200017787A (ko) 폴더블 표시 장치
US20220223573A1 (en) Tiled display
US20220005915A1 (en) Display device
US11450796B2 (en) Micro light emitting diode display panel
CN219658710U (zh) 显示装置
US20230369345A1 (en) Display device
EP4174622A1 (en) Display device
EP4254496A1 (en) Display device
US20230275114A1 (en) Display device and tiled display device including the same
WO2023122880A1 (zh) 显示面板和显示装置
US20220392990A1 (en) Display device
KR20220036394A (ko) 표시장치 및 이의 제조방법
CN114551532A (zh) 显示装置及制造该显示装置的方法
TW202309866A (zh) 顯示裝置
CN115939147A (zh) 覆晶薄膜、显示模组及显示装置
KR20240024410A (ko) 표시 패널, 표시 장치 및 표시 패널의 제조방법
KR20230015384A (ko) 반도체 발광소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20230126251A (ko) 표시 장치
CN115966584A (zh) 显示面板及其制备方法、显示装置