KR20240024410A - 표시 패널, 표시 장치 및 표시 패널의 제조방법 - Google Patents
표시 패널, 표시 장치 및 표시 패널의 제조방법 Download PDFInfo
- Publication number
- KR20240024410A KR20240024410A KR1020220102195A KR20220102195A KR20240024410A KR 20240024410 A KR20240024410 A KR 20240024410A KR 1020220102195 A KR1020220102195 A KR 1020220102195A KR 20220102195 A KR20220102195 A KR 20220102195A KR 20240024410 A KR20240024410 A KR 20240024410A
- Authority
- KR
- South Korea
- Prior art keywords
- display
- disposed
- area
- pad
- layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 230000009975 flexible effect Effects 0.000 claims abstract description 78
- 239000010410 layer Substances 0.000 claims description 220
- 239000002313 adhesive film Substances 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 239000002346 layers by function Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000004743 Polypropylene Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229920000728 polyester Polymers 0.000 claims description 3
- -1 polypropylene Polymers 0.000 claims description 3
- 229920001155 polypropylene Polymers 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 2
- 238000005452 bending Methods 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 10
- 101710149695 Clampless protein 1 Proteins 0.000 description 8
- 102100023504 Polyribonucleotide 5'-hydroxyl-kinase Clp1 Human genes 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 101000709694 Margaritifera margaritifera Putative chitinase 2 Proteins 0.000 description 6
- 101000942926 Pinctada maxima Putative chitinase Proteins 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 102100035647 BRISC and BRCA1-A complex member 1 Human genes 0.000 description 5
- 101000874547 Homo sapiens BRISC and BRCA1-A complex member 1 Proteins 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 229920006596 PA-CF Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000002985 plastic film Substances 0.000 description 2
- 229920006255 plastic film Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
- H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명의 일 실시예에 따른 표시장치는 연신 영역을 포함하는 비표시 영역 및 상기 비표시 영역에 인접한 표시 영역으로 구분되는 표시 패널; 및 상기 연신 영역에 중첩하도록 배치되고 회로 패드들을 포함하는 연성 회로 기판을 포함하고, 상기 표시 패널은, 상기 연신 영역에 중첩하도록 배치되고 적어도 일부가 상기 회로 패드들과 전기적으로 연결되는 표시 패드들; 및 절연부, 상기 절연부의 제1 측면에 배치되는 제1 금속부 및 상기 제1 측면에 대향하는 상기 절연부의 제2 측면에 배치되는 제2 금속부를 포함하고, 상기 연신 영역에 중첩하도록 배치되고, 상기 표시 패드들과 평면 상에서 이격된 기능 패턴을 포함하여, 연신율을 고려한 설계가 가능해져 표시장치의 신뢰성이 향상될 수 있다.
Description
본 발명은 표시 패널, 표시 장치 및 표시 패널의 제조방법에 관한 것으로, 보다 상세하게는 표시 패널과 연성회로기판의 합착 공정에서 발생하는 표시 패널의 연신율을 정밀하게 측정 가능하여 신뢰성이 향상된 표시 패널, 표시 장치 및 표시 패널의 제조방법에 관한 것이다.
사용자에게 영상을 제공하는 텔레비전, 모니터, 스마트폰, 및 태블릿 등과 같은 표시 장치는 영상을 표시하는 표시 패널을 포함한다. 표시 패널로서 액정 표시 패널(liquid crystal display panel), 유기 발광 표시 패널(organic light emitting display panel), 전기 습윤 표시 패널(electro Wetting display panel), 및 전기 영동 표시 패널(Electrophoretic Display panel) 등 다양한 표시 패널이 개발되고 있다.
최근 표시 장치의 기술 발달과 함께 플렉서블 표시 패널(flexible display panel)을 포함하는 표시 장치가 개발되고 있다. 표시 패널은 영상을 표시하는 복수 개의 화소들 및 화소들을 구동하기 위한 구동회로를 포함한다. 표시 장치의 박형화를 위하여, 화소들은 표시 패널의 표시 영역에 배치되고, 구동회로들이 실장된 연성 회로 기판이 표시 패널의 비표시 영역에 연결될 수 있다.
본 발명은 신뢰성이 향상된 표시장치를 제공하는 것을 목적으로 한다.
본 발명은 연성회로기판과 표시 패널의 합착 공정에서 표시 패널이 연신되는 정도를 정밀하게 측정 가능한 표시 패널 제조방법 및 이를 통해 제조되는 표시 패널 및 표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시장치는 연신 영역을 포함하는 비표시 영역 및 상기 비표시 영역에 인접한 표시 영역으로 구분되는 표시 패널, 연신 영역에 중첩하도록 배치되고 회로 패드들을 포함하는 연성 회로 기판을 포함하고 상기 표시 패널은,상기 연신 영역에 중첩하도록 배치되고 적어도 일부가 상기 회로 패드들과 전기적으로 연결되는 표시 패드들, 및 절연부, 상기 절연부의 제1 측면에 배치되는 제1 금속부 및 상기 제1 측면에 대향하는 상기 절연부의 제2 측면에 배치되는 제2 금속부를 포함하고, 상기 연신 영역에 중첩하도록 배치되고, 상기 표시 패드들과 평면 상에서 이격된 기능 패턴을 포함한다.
상기 연신 영역은 패드 영역 및 상기 패드 영역과 인접하는 비패드 영역을 포함하고, 상기 표시 패드는 상기 패드 영역에 중첩하도록 배치되고, 상기 기능 패턴은 상기 비패드 영역에 중첩하도록 배치될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 기능 패턴은 복수 개로 제공되고, 상기 복수 개의 기능 패턴들은 상기 제1 금속부와 상기 제2 금속부가 배열되는 방향인 제1 방향 및 상기 제1 방향과 교차하는 상기 제2 방향을 따라 매트릭스 형태로 배열될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 표시 패널은이 상기 기능 패턴 하부에 배치되는 완충층을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 표시 패널은 상기 표시 패드들과 연결되는 신호 라인들을 더 포함하고, 상기 제1 금속부 및 상기 제2 금속부는 상기 신호 라인들 중 적어도 일부와 각각 연결될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 표시 패널은 절연층 및 도전층을 포함하는 도전층, 상기 도전층 상에 배치되는 절연층 및 상기 표시 영역에 중첩하도록 배치되는 발광소자를 더 포함하고, 상기 기능 패턴은 상기 절연층 상에 배치될 수 있다. 상기 절연층은 제1 절연층, 상기 제1 절연층 상에 배치되는 제2 절연층 및 상기 제2 절연층 상에 배치되는 제3 절연층을 포함하고, 상기 기능 패턴은 상기 제3 절연층 상에 배치될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 표시 패드들이 입력패드 및 패널 더미 패드를 포함하고, 상기 입력패드는 적어도 일부가 상기 발광 소자와 연결될 수 있다. 상기 표시 패널은 상기 표시 패드들과 연결되는 신호 라인들을 더 포함하고, 상기 신호 라인들은 상기 패널 더미 패드와 연결되는 적어도 하나의 패널 더미 라인을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 제1 금속부 및 상기 제2 금속부는 상기 패널 더미 라인들 중 적어도 일부와 각각 연결될 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 표시 패널 및 상기 연성 회로 기판 사이에 배치되고, 상기 표시 패드들과 상기 회로 패드들을 전기적으로 연결하는 도전성 접착 필름을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 표시 패널은 상기 표시 패드 하부에 배치되는 베이스층을 더 포함하고, 상기 베이스층은 플렉서블한 물질을 포 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치는 상기 연성 회로 기판이 상기 회로 패드들이 배치되는 회로 베이스층을 포함하고, 상기 회로 베이스층은 플렉서블한 물질을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치의 상기 절연부는 폴리프로필렌(polypropylene) 또는 폴리에스터(Polyester)를 포함할 수 있고, 상기 제1 금속부 및 상기 제2 금속부는 알루미늄(Al), 타이타늄(Ti), 구리(Cu), 및 금(Au) 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널은 표시 영역 및 비표시 영역으로 구분되는 베이스층, 상기 비표시 영역에 중첩하도록 배치되는 표시 패드 및 상기 비표시 영역에 중첩하도록 배치되며 평면 상에서 상기 표시 패드와 이격된 제1 기능층을 포함하고, 상기 베이스층 상에 배치되는 회로 소자층, 및 상기 회로 소자층 상에 배치되고, 상기 표시 영역에 중첩하는 발광소자를 포함하는 표시 소자층, 을 포함하고, 상기 제1 기능층은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 매트릭스 형태로 배열된 복수 개의 기능 패턴들을 포함하고, 상기 복수 개의 기능 패턴들 각각은 절연부, 상기 절연부의 제1 측면 상에 배치되는 제1 금속부 및 상기 절연부의 제2 측면 상에 배치되는 제2 금속부를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시장치의 제조 방법은 표시 패드가 배치되는 비표시 영역 및 상기 비표시 영역에 인접한 표시 영역으로 구분되는 베이스층 상에 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 매트릭스 형태로 복수 개의 절연부를 형성하는 단계, 상기 복수 개의 절연부 상에 금속층을 형성하는 단계; 및 상기 절연부들 각각의 상면에 배치된 제1 서브 금속부들을 상기 절연부들 각각의 상면 적어도 일부가 노출되도록 상기 절연부들 각각으로부터 제거하는 단계를 포함하고, 상기 복수 개의 절연부를 형성하는 단계에서, 상기 복수 개의 절연부 각각은 상기 비표시 영역에 중첩하고 상기 표시 패드와 이격되도록 형성될 수 있다.
상기 비표시 영역은 패드 영역 및 비패드 영역을 포함하고, 상기 표시 패드는 상기 패드 영역에 배치되며, 상기 복수 개의 절연부는 상기 비패드 영역에 형성될 수 있다.
본 발명의 일 실시예에 따른 표시장치의 제조 방법은 상기 복수 개의 절연부 형성 단계 이전에 상기 비표시 영역에 중첩하도록 상기 표시 패널 상에 완충층을 형성하는 단계를 더 포함할 수 있다.
상기 제1 서브 금속부들을 제거하는 단계는 레이저 조사를 통하여 상기 제1 서브 금속부들을 제거할 수 있다.
본 발명의 일 실시예에 따르면, 연성회로기판과 표시 패널을 합착하는 공정에서 플렉서블한 표시 패널이 연신되는 정도를 정밀하게 측정 가능하여, 표시장치 제조 공정시 표시 패널의 연신율을 고려한 설계가 가능해지고 이를 통해 제조되는 표시장치의 신뢰성이 향상될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 결합 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시 모듈의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 표시 패널의 일부분의 단면도이다.
도 6b는 본 발명의 일 실시예에 따른 표시 모듈의 일부분의 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 표시 패널 중 일부 영역의 평면도이다.
도 7b는 본 발명의 일 실시예에 따른 표시 패널 중 일부 영역의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 모듈 중 일부 영역의 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널 제조방법을 나타낸 순서도이다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 표시 패널 제조방법 중 일부 단계의 평면도들이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 표시 모듈의 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 표시 패널의 일부분의 단면도이다.
도 6b는 본 발명의 일 실시예에 따른 표시 모듈의 일부분의 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 표시 패널 중 일부 영역의 평면도이다.
도 7b는 본 발명의 일 실시예에 따른 표시 패널 중 일부 영역의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 표시 모듈 중 일부 영역의 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시 패널 제조방법을 나타낸 순서도이다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 표시 패널 제조방법 중 일부 단계의 평면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하에서는 도면을 참조하여 본 발명의 일 실시예에 따른 표시장치에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 결합 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1 및 도 2를 참조하면, 표시 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(EA)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다. 본 실시예에서, 표시 장치(EA)는 모니터 로 예시적으로 도시되었다.
표시장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계창 및 아이콘들이 도시되었다. 영상(IM)이 표시되는 표시면(FS)은 표시 장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우 패널(WP)의 전면과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR3, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 보았을 때를 의미할 수 있다.
표시장치(EA)는 윈도우 패널(WP), 표시 모듈(DM), 및 하우징(HU)을 포함할 수 있다. 본 실시예에서, 윈도우 패널(WP)과 하우징(HU)은 결합되어 표시 장치(EA)의 외관을 구성한다.
윈도우 패널(WP)은 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우 패널(WP)은 유리 또는 플라스틱을 포함할 수 있다. 윈도우 패널(WP)은 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 패널(WP)은 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우 패널(WP)의 표시면(FS)은 상술한 바와 같이, 표시 장치(EA)의 전면을 정의한다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 모듈(DM)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 패널(WP)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
도시하지 않았으나, 윈도우 패널(WP)과 표시 모듈(DM) 사이에 반사 방지층이 배치될 수 있다. 반사 방지층은 표시 장치(EA)의 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 반사 방지층은 컬러 필터들을 포함할 수 있다. 상기 컬러 필터들은 소정의 배열을 가질 수 있다. 예를 들어, 상기 컬러 필터들은 후술할 표시 패널(DP)에 포함된 화소들의 발광 컬러들을 고려하여 배열될 수 있다. 또한, 반사 방지층은 상기 컬러 필터들에 인접한 블랙 매트릭스를 더 포함할 수 있다.
표시 모듈(DM)은 영상(IM)을 표시하고 외부 입력을 감지할 수 있다. 외부 입력은 표시 모듈(DM)의 외부에서 제공되는 다양한 형태의 입력들을 포함할 수 있다. 외부 입력은 외부에서 인가되는 입력은 다양한 형태로 제공될 수 있다.
예를 들어, 외부 입력은 사용자의 손 등 신체의 일부에 의한 접촉은 물론 표시 모듈(DM)과 근접하거나, 소정의 거리로 인접하여 인가되는 외부 입력(예를 들어, 호버링)을 포함할 수 있다. 또한, 힘, 압력, 광 등 다양한 형태를 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다. 도 1에서는 외부 입력의 일 예로 사용자의 손을 표시하였다.
표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 배선 등이 배치될 수 있다.
표시 모듈(DM)은 표시 패널(DP), 입력감지유닛(ISL), 및 회로 기판(CS)을 포함한다.
표시 패널(DP)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 패널(DP)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
입력감지유닛(ISL)은 외부에서 인가되는 외부 입력을 감지한다. 상술한 바와 같이, 입력감지유닛(ISL)은 윈도우 패널(WP)에 제공되는 외부 입력을 감지할 수 있다.
회로 기판(CS)은 표시 패널(DP)과 전기적으로 연결된다. 회로 기판(CS)은 메인 회로 기판(MB), 연성 회로 기판(CF)을 포함한다. 연성 회로 기판(CF)은 패널 회로 기판(CF1) 및 입력 회로 기판(CF2)을 포함할 수 있다. 표시패널(DP)에 본딩된 연성 회로 기판(CF)과 메인 회로 기판(MB)은 벤딩되어 표시패널(DP)의 배면에 배치될 수 있다.
패널 회로 기판(CF1)은 표시 패널(DP)과 전기적으로 연결된다. 패널 회로 기판(CF1)은 표시 패널(DP)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 패널 회로 기판(CF1)은 말단에 메인 회로 기판(MB)이 연결된 연성 회로 필름으로 도시되었다.
패널 회로 기판(CF1)은 단수 개 또는 복수 개로 제공될 수 있다. 도 2에 도시된 바와 같이, 패널 회로 기판(CF1)은 일 말단에서 복수 개로 제공되어 표시 패널(DP)과 메인 회로 기판(MB)을 연결할 수 있다. 도시하진 않았으나, 패널 회로 기판(CF1)은 제2 방향(DR2)의 타 말단에서 복수 개로 제공될 수 있고, 제1 방향(DR1)의 양 말단 중 어느 하나에서 복수 개로 제공될 수 있다.
패널 회로 기판(CF1)은 주변 영역(NAA)에 배치된 표시 패널(DP)의 표시 패드들(SD, 도 6b 참조)에 접속될 수 있다. 패널 회로 기판(CF1)은 표시 패널(DP)을 구동하기 위한 전기적 신호를 표시 패널(DP)에 제공한다. 전기적 신호는 패널 회로 기판(CF1)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
연성 회로 기판(CF)은 입력감지유닛(ISL)과 전기적으로 연결되는 입력 회로 기판(CF2)을 더 포함할 수 있다. 입력 회로 기판(CF2)은 입력감지유닛(ISL)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 입력 회로 기판(CF2)은 연성 회로 필름으로 제공되어, 입력감지유닛(ISL)과 메인 회로 기판(MB)을 연결할 수 있다. 도시하진 않았으나, 다른 일 실시예에서는 입력 회로 기판(CF2)이 생략되고, 패널 회로 기판(CF1)이 입력감지유닛(ISL)과 메인 회로 기판(MB)을 연결할 수도 있다. 즉, 패널 회로 기판(CF1)에 입력감지유닛(ISL)과 전기적으로 연결되는 입력 회로가 포함될 수 있다. 입력감지유닛(ISL)과 패널 회로 기판(CF1)의 전기적 연결을 위한 추가 구성들이 배치될 수 있다.입력 회로 기판(CF2)은 주변 영역(NAA)에 배치된 입력감지유닛(ISL)의 패드들(미도시)에 접속될 수 있다. 입력 회로 기판(CF2)은 입력감지유닛(ISL)을 구동하기 위한 전기적 신호를 입력감지유닛(ISL)에 제공한다. 전기적 신호는 입력 회로 기판(CF2)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
메인 회로 기판(MB)은 표시 모듈(DM)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 패널 회로 기판(CF1)과 입력 회로 기판(CF2)은 각각 메인 회로 기판(MB)에 접속될 수 있다. 본 발명에 따르면, 하나의 메인 회로 기판(MB)을 통해 표시 모듈(DM)을 용이하게 제어할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 표시 모듈(DM)에 있어서, 표시 패널(DP)과 입력감지유닛(ISL)은 서로 다른 메인 회로 기판에 연결될 수도 있다.
도시하진 않았으나, 다른 일 실시예에 따르면, 메인 회로 기판(MB)은 표시 모듈(DM)에 직접 실장될 수 있다. 즉, 회로 기판(CS)이 메인 회로 기판(MB)만으로 구성되고 연성 회로 기판(CF)이 생략될 수 있다. 또는, 패널 회로 기판(CF1)과 입력 회로 기판(CF2) 중 어느 하나가 메인 회로 기판(MB)에 연결되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
이하, 표시 패널(DP), 연성 회로 기판(CF) 및 메인 회로 기판(MB)의 본딩 구조를 중심으로 본 발명에 따른 표시 장치(DD)를 설명한다.
하우징(HU)은 윈도우 패널(WP)과 결합된다. 하우징(HU)은 윈도우 패널(WP)과 결합되어 소정의 내부 공간을 제공한다. 표시 모듈(DM)은 내부 공간에 수용될 수 있다.
하우징(HU)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(HU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HU)은 내부 공간에 수용된 표시 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 모듈의 평면도이다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 모듈(DM)은 표시 패널(DP), 연성 회로 기판(CF) 및 메인 회로 기판(MB)을 포함할 수 있다. 연성 회로 기판(CF)은 플렉서블 회로기판(FPC) 및 데이터 구동회로(DC)를 포함할 수 있다. 본 실시예에서, 표시 모듈(DM)은 연성 회로 기판(CF)과 도전성 접착 필름(ACF)을 통해 전기적으로 연결된 메인 회로 기판(MB)을 포함할 수 있다.
표시 패널(DP)에는 화소(PX)가 배치된 표시 영역(DA)과 인접한 비표시 영역(NDA)이 정의될 수 있다. 표시 패널(DP)은 벤딩 영역(BA) 및 벤딩 영역(BA)을 사이에 두고 제2 방향(DR2)으로 이격 배열된 제1 비벤딩 영역(NBA1) 및 제2 비벤딩 영역(NBA2)을 포함할 수 있다. 제1 비벤딩 영역(NBA1)은 표시 영역(DA)과 중첩하는 영역이고, 제2 비벤딩 영역(NBA2)은 연성 회로 기판(CF)이 접속되는 영역으로 정의될 수 있다. 벤딩 영역(BA)은 제2 방향(DR2)으로 연장된 가상의 벤딩 축을 따라 표시 패널(DP)이 벤딩되는 영역으로 정의될 수 있다. 일 실시예에 따르면, 제1 방향(DR1)에서 제1 비벤딩 영역(NBA1)의 폭은, 벤딩 영역(BA) 및 제2 비벤딩 영역(NBA1)의 폭보다 클 수 있다. 다만, 이에 한정되는 것은 아니며, 벤딩 영역(BA)의 제2 방향(DR1)에서의 폭은 제1 비벤딩 영역(NBA1)에서 제2 비벤딩 영역(NBA2)으로 갈수록 좁아지는 형상으로 제공될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
표시 패널(DP)은 연성 회로 기판(CF)이 합착되는 영역인 연신 영역(SA)을 포함할 수 있다. 연신 영역(SA)은 비표시 영역(NDA)에 정의될 수 있다. 연신 영역(SA)은 표시 패널(DP)에 연성 회로 기판(CF)이 도전성 접착 필름(ACF)을 통하여 합착됨에 따라 표시 패널(DP)의 일부가 제1 방향(DR1) 또는 제2 방향(DR2)으로 연신 되는 영역에 해당할 수 있다. 연신 영역(SA)은 벤딩 영역(BA) 및 제2 비벤딩 영역(NBA2)을 포함할 수 있다. 연신 영역(SA)은 연성 회로 기판(CF)이 배치되는 패드 영역(PA, 도 8 참조) 및 패드 영역(PA, 도 8 참조)과 인접한 영역을 포함할 수 있다.
도 3에서는 제1 방향(DR1)으로부터 하단에 벤딩 영역(BA)이 정의되는 것을 도시하였으나, 제1 방향(DR1)으로부터 상단 또는 제2 방향(DR2)으로부터 양 말단 각각에 각각의 벤딩 영역이 정의될 수 있다.
도 3에 도시된 것과 같이, 표시 패널(DP)은 복수 개의 화소들(PX)에 구동 신호를 인가함으로써 원하는 영상을 표시할 수 있다. 복수 개의 화소들(PX)은 제1 방향(DR1) 및 제1 방향(DR1)과 직교하는 제2 방향(DR2)을 따라 매트릭스 형태로 배치될 수 있다. 본 발명의 일 실시예에서, 화소들(PX)은 레드 컬러, 그린 컬러 및 블루 컬러를 각각 표시하는 제1 내지 제3 화소들을 포함할 수 있다. 일 실시예에서, 화소들(PX)은 화이트, 시안, 마젠타를 각각 표시하는 화소들 중 일부를 더 포함할 수 있다.
화소들(PX) 각각은 유기발광 다이오드와 그에 연결된 구동회로(GDC)를 포함한다. 구동회로(GDC) 및 신호 라인들(SGL)은 도 4에 도시된 회로 소자층(DP-CL)에 포함될 수 있다.
구동회로(GDC)는 주사 구동회로를 포함할 수 있다. 주사 구동회로는 복수 개의 주사 신호들(이하, 주사 신호들)을 생성하고, 주사 신호들을 후술하는 복수 개의 주사 라인들(GL, 이하 주사 라인들)에 순차적으로 출력한다. 주사 구동회로는 화소들(PX)의 구동회로에 또 다른 제어 신호를 더 출력할 수 있다.
주사 구동회로는 화소들(PX)의 구동회로와 동일한 공정, 예컨대 LTPS(Low Temperature Polycrystaline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성된 복수 개의 박막 트랜지스터들을 포함할 수 있다.
신호 라인들(SGL)은 주사 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 주사 라인들(GL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 화소들(PX) 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 화소들(PX)에 연결된다. 제어신호 라인(CSL)은 주사 구동회로에 제어신호들을 제공할 수 있다. 신호 라인들(SGL)은 표시 영역(DA) 및 비표시 영역(NDA)에 중첩할 수 있다. 후술하는 바와 같이 신호 라인들(SGL)의 말단에는 표시 패드들(SD, 도 8 참조)이 연결될 수 있다.
비표시 영역(NDA)에는 광을 차단하는 블랙 매트릭스(미도시)가 배치될 수 있다. 비표시 영역(NDA)에는 복수 개의 화소들(PX)에 게이트 신호를 공급하기 위한 구동회로(GDC)가 구비될 수 있다. 본 발명의 일 실시예에서 비표시 영역(NDA)에는 데이터 구동회로(미도시)가 더 구비될 수도 있다. 연신 영역(SA)에는 연성 회로 기판(CF)으로부터 공급되는 신호를 수신하기 위한 패드 영역(PA, 도 8 참조)이 정의될 수 있다.
복수 개의 화소들(PX)의 종류에 따라서 표시 패널(DP)은 액정표시 패널, 유기전계발광 표시 패널, 전기습윤 표시 패널, 퀀텀닷 발광 표시 패널 등으로 구분될 수 있다. 본 실시예에서, 표시 패널(DP)은 유기전계발광 표시 패널일 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다. 도 4는 도 3에 도시된 I-I' 절단선을 따라 절단한 단면도이다.
도 4에 도시된 것과 같이, 표시 패널(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED) 및 봉지층(TFL)을 포함한다. 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 "서로 중첩한다"는 것을 의미하고, 다른 기재가 있지 않는 한 동일한 면적 및/또는 동일한 형상을 갖는 것으로 제한되지 않는다.
베이스층(BL)은 광학적으로 투명할 수 있다. 일 실시예에서, 베이스층(BL)은 플렉서블한 특성을 가질 수 있다. 예를 들어, 베이스층(BL)은 폴리이미드와 같은 합성 수지를 포함할 수 있다. 또는 베이스 기판(BS)은 초박막 강화 유리(Ultra-Thin Glass, UTG)를 포함할 수 있다. 구체적으로, 베이스층(BL)은 유리를 포함하고, 두께가 20um 이상 80um 이하인 것일 수 있다. 베이스층(BL)의 두께가 20um 미만일 경우 윈도우(WM)는 충분한 강성을 갖기 어렵고, 외부의 충격에 의해 쉽게 손상될 수 있다. 예를 들어, 플렉서블한 표시장치(EA)에서, 표시장치(EA)의 폴딩 및 언폴딩 동작 시 윈도우(WM)가 손상될 수 있다. 윈도우(WM)의 두께가 80um을 초과할 경우, 윈도우(WM)의 플렉서블한 특성이 저하되어 표시장치의 폴딩 및 언폴딩 동작이 용이하지 않을 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 절연층은 적어도 하나의 무기층과 적어도 하나의 유기층을 포함한다. 회로 소자는 신호 라인들 및 화소 구동회로 등을 포함한다.
표시 소자층(DP-OLED)은 발광소자로써 적어도 유기발광 다이오드들을 포함한다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기층을 더 포함할 수 있다.
봉지층(TFL)은 복수 개의 박막들을 포함한다. 일부 박막은 광학 효율을 향상시키기 위해 배치되고, 일부 박막은 유기발광 다이오드들을 보호하기 위해 배치된다.
도 4에 도시된 것과 같이, 연성 회로 기판(CF)은 플렉서블 회로기판(FPC) 및 데이터 구동회로(DC)를 포함한다. 데이터 구동회로(DC)는 적어도 하나의 구동칩을 포함할 수 있다. 데이터 구동회로(DC)는 플렉서블 회로기판(FPC)의 배선들에 전기적으로 연결된다.
연성 회로 기판(CF)이 데이터 구동회로(DC)를 포함하는 경우, 표시 패널(DP)의 패드부는 데이터 배선들에 전기적으로 연결되는 데이터 패드들 및 제어신호 배선들과 전기적으로 연결되는 제어신호 패드들을 포함할 수 있다. 데이터 배선들은 화소들(PX)에 연결되고, 제어신호 배선들은 구동회로(GDC)에 연결될 수 있다. 본 실시예에 따른 표시장치에서는 연성 회로 기판(CF)에 데이터 구동회로(DC)가 실장되는 칩 온 필름(Chip On Film) 구조를 도시하였으나, 이에 제한되지 않고, 데이터 구동회로(DC)는 표시패널(DP)의 베이스층(BL) 또는 회로 소자층(DP-CL) 상에 배치될 수도 있다.
메인 회로 기판(MB)은 표시 패널(DP) 또는 데이터 구동회로(DC)에 영상 데이터, 제어신호, 전원전압 등을 제공한다. 메인 회로 기판(MB)은 플렉서블 회로기판(FPC)보다 더 큰 배선 기판으로, 능동소자 및 수동소자들을 포함할 수 있다. 메인 회로 기판(MB)은 플렉서블 배선기판 또는 리지드 배선기판으로, 플렉서블 회로기판(FPC)에 연결되는 패드부(미도시)를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 5는 도 3의 O 내지 O'를 자른 절단면의 단면도이다.
도 5는 표시 패널(DP)의 표시 영역(DA)의 단면도를 도시한다.
도 5를 참조하면, 표시 패널(DP)은 버퍼층(BFL), 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 층간 절연층(ILD), 상부 절연층(VIA1), 복수 개의 패턴을 포함하는 반도체 패턴(ACP), 복수 개의 패턴을 포함하는 제1 도전층(CLP1), 복수 개의 패턴을 포함하는 제2 도전층(CLP2), 복수 개의 패턴을 포함하는 제3 도전층(CLP3)을 포함할 수 있다. 여기에서, 제1 도전층(CLP1)은 제1 게이트 메탈 패턴, 제2 도전층(CLP2)은 제2 게이트 메탈 패턴, 제3 도전층(CLP3)은 제1 데이터 메탈 패턴을 포함할 수 있다. 본 발명의 일 실시예에서, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 층간 절연층(ILD) 각각은 유기막 및/또는 무기막을 포함한다. 본 발명의 일 실시예에서, 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2) 및 제1 절연층(ILD1) 각각은 복수 개의 무기 박막들을 포함할 수 있다. 복수 개의 무기 박막들은 실리콘 나이트라이드층 및 실리콘 옥사이드층을 포함할 수 있다. 본 발명의 일 실시예에서, 제1 도전층(CLP1) 및 제2 도전층(CLP2) 각각은 몰리브덴(Mo)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 실시예에서, 제3 도전층(CLP3)은 알루미늄(Al) 및 티타늄(Ti) 중 적어도 어느 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 본 발명의 일 실시예에서, 제3 도전층(CLP3)은 티타늄, 알루미늄, 및 티타늄이 순서대로 적층된 구조를 가질 수 있다.
버퍼층(BFL)은 베이스층(BL) 상에 배치될 수 있다. 버퍼층(BFL)은 제1 버퍼층 및 제2 버퍼층을 포함할 수 있다. 제2 버퍼층은 제1 버퍼층 상에 배치될 수 있다. 버퍼층(BFL)은 베이스층(BL)에 존재하는 불순물이 화소(PX)에 유입되는 것을 방지한다. 특히, 불순물이 화소(PX)를 구성하는 트랜지스터들(T1~T2)의 반도체 패턴(ACP)에 확산되는 것을 방지한다.
불순물은 외부에서 유입되거나, 베이스층(BL)이 열분해됨으로써 발생할 수 있다. 불순물은 베이스층(BL)으로부터 배출된 가스 또는 나트륨일 수 있다. 또한, 버퍼층(BFL)은 외부로부터 화소(PX)로 유입되는 수분을 차단할 수 있다.
버퍼층(BFL) 상에 반도체 패턴(ACP)이 배치된다. 본 발명의 일 실시예에서, 반도체 패턴(ACP)은 버퍼층(BFL) 상에 배치될 수 있다.
반도체 패턴(ACP)은 트랜지스터들(T1, T2) 각각을 구성할 수 있다. 반도체 패턴(ACP)은 폴리 실리콘, 아몰포스 실리콘, 또는 금속 산화물 반도체를 포함할 수 있다. 도 5에서는 제1 트랜지스터(T1)의 소스(S1), 액티브(C1), 드레인(D1)을 구성하는 반도체 패턴과 제2 트랜지스터(T2)의 소스(S2), 액티브(C2), 드레인(D2)을 구성하는 반도체 패턴을 도시하였다.
제1 게이트 절연층(GI1)은 버퍼층(BFL) 상에 배치되고, 반도체 패턴(ACP)을 커버할 수 있다. 제1 도전층(CLP1)은 제1 게이트 절연층(GI1) 상에 배치될 수 있다. 제1 트랜지스터(T1)의 게이트(G1)와 제2 트랜지스터(T2)의 게이트(G2)가 제1 도전층(CLP1)에 도시되었다. 별도로 도시하지 않았으나, 본 발명의 일 실시예에서, 제1 도전층(CLP1)은 화소(PX)의 커패시터를 구성하는 두 개의 전극들 중 어느 하나를 포함할 수 있다.
제2 게이트 절연층(GI2)은 제1 게이트 절연층(GI1) 상에 배치되고, 제1 도전층(CLP1)을 커버할 수 있다. 제2 도전층(CLP2)은 제2 게이트 절연층(GI2) 상에 배치될 수 있다. 본 발명의 일 실시예에서, 제2 도전층(CLP2)은 화소(PX)의 커패시터(CP)를 구성하는 두 개의 전극들 중 다른 하나일 수 있다. 상부전극(UE)이 제2 도전층(CLP2)으로 도시되었다.
층간 절연층(ILD)은 제2 게이트 절연층(GI2) 상에 배치되고, 제2 도전층(CLP2)을 커버할 수 있다. 제1 도전층(CLP1)의 제1 연결 전극들(CNE-D1)은 제1 트랜지스터(T1)의 게이트(G1) 및 제2 트랜지스터(T2)의 소스(S2)에 각각 연결될 수 있다. 상부 절연층(VIA1)은 층간 절연층(ILD) 상에 배치되고, 제3 도전층(CLP3)을 커버할 수 있다.
도 5에서, 표시 영역(DA)에서 표시 소자층(DP-OLED)은 발광소자(ED) 및 화소정의막(PDL)을 포함할 수 있다. 발광소자(ED)는 애노드 전극(AE), 발광층(EML), 및 캐소드 전극(CE)을 포함할 수 있다. 화소정의막(PDL)은 화소 정의막에 해당할 수 있다.
애노드 전극(AE)은 상부 절연층(VIA1) 상에 배치될 수 있다. 애노드 전극(AE)은 컨택홀을 통해 제3 도전층(CLP3)과 전기적으로 연결될 수 있다. 화소 정의막(PDL)은 상부 절연층(VIA1) 상에 배치되며, 애노드 전극(AE)의 적어도 일부분을 노출시킬 수 있다. 발광층(EML)은 애노드 전극(AE) 상에 배치될 수 있다. 캐소드 전극(CE)은 발광층(EML) 상에 배치될 수 있다.
발광소자(ED)가 유기발광다이오드(OLED)인 경우, 발광층(EML)은 유기물을 포함할 수 있다. 봉지층(TFL)은 표시 소자층(DP-OLED)을 밀봉하여, 외부의 산소 또는 수분으로부터 표시 소자층(DP-OLED)을 보호할 수 있다. 봉지층(TFL)은 유기막 및 무기막이 혼합된 층일 수 있다.
도 6a는 본 발명의 일 실시예에 따른 표시 패널의 일부분의 단면도이다. 도 6a는 도 4의 V 내지 V'를 자른 절단면의 분해 단면도이다.
도 6a를 참조하면, 표시 패널(DP)은 베이스층(BL) 상에 배치되는 완충층(NL) 및 완충층(NL) 상에 배치되는 기능 패턴(FP)을 포함할 수 있다.
도 4 내지 도 6a를 함께 참조하면, 완충층(NL)은 연신 영역(SA)에 중첩하도록 베이스층(BL) 상에 배치될 수 있다. 일 실시예에서, 완충층(NL)은 버퍼층(BFL), 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 층간 절연층(ILD), 또는 상부 절연층(VIA1) 상에 배치될 수 있다. 예를 들어, 완충층(NL)은 상부 절연층(VIA1) 상에 배치될 수 있다. 완충층(NL)은 실리콘 나이트라이드층을 포함할 수 있다. 다만, 일 실시예에 따라, 완충층(NL)은 생략될 수 있다.
기능 패턴(FP)은 연신 영역(SA)에 중첩하도록 베이스층(BL) 상에 배치될 수 있다. 일 실시예에서, 기능 패턴(FP)은 완충층(NL) 상에 직접 배치될 수 있다. 기능 패턴(FP)은 금속부(ML) 및 절연부(IL)를 포함할 수 있다. 금속부(ML)는 절연부(IL)의 제1 측면(IA1)에 배치되는 제1 금속부(M1) 및 절연부(IL)의 제1 측면(IA1)과 제2 방향을 따라 대향하는 제2 측면(IA2)에 배치되는 제2 금속부(M2)를 포함할 수 있다. 도 6a에서는 기능 패턴(FP)이 사각형 또는 직육면체 형상인 것을 예시적으로 도시하였으나, 반드시 이에 한정되지 않고 기능 패턴(FP), 제1 금속부(M1), 제2 금속부(M2), 절연부(IL) 각각은 필요에 따라 자유롭게 형상을 가질 수 있다.
본 발명의 일 실시예에서, 금속부(ML)는 금속 물질을 포함할 수 있다. 예를 들어, 금속부(ML)는 알루미늄(Al), 타이타늄(Ti), 구리(Cu), 및 금(Au) 중 어느 하나를 포함할 수 있다. 금속부(ML) 중 제1 금속부(M1) 및 제2 금속부(M2)는 동일 공정에 의하여 형성되어 동일한 물질로 구성될 수 있다.
절연부(IL)는 절연성 물질을 포함할 수 있다. 예를 들어, 절연부(IL)는 폴리프로필렌(polypropylene) 또는 폴리에스터(Polyester)를 포함할 수 있다. 일 실시예에서, 절연부(IL)의 제2 방향(DR2)의 폭(LD1)은 1μm 이상 5 μm이하일 수 있다. 절연부(IL)의 제3 방향(DR3)의 높이(H1)는 1μm 이상 3μm 이하일 수 있다. 일 실시예에서, 제1 기능 패턴(FP1)의 절연부(IL)와 제2 기능 패턴(FP2)의 절연부(IL) 사이의 제2 방향(DR2)으로 이격된 간격(LD2)은 1μm 이상 3 μm 이하일 수 있다. 다만, 이에 한정되지 않고, 금속부(ML)와 절연부(IL)의 구성 물질, 폭 또는 높이는 필요에 따라 자유롭게 설계될 수 있다.
도 6b는 본 발명의 일 실시예에 따른 표시 모듈의 일부분의 단면도이다. 도 6b는 도 4의 VI 내지 VI'를 자른 절단면의 분해 단면도이다.
도 4 및 도 6b를 함께 참조하면, 연성 회로 기판(CF)은 복수 개의 회로 패드들(LD)을 포함할 수 있다. 일 실시예에서, 플렉서블 회로기판(FPC)은 회로 베이스층(BL-F) 및 회로 베이스층(BL-F) 상에 배치된 복수 개의 회로 패드들(LD)을 포함할 수 있다. 복수 개의 회로 패드들(LD) 각각은 소정의 간격을 두고 이격되어 배치될 수 있다. 회로 베이스층(BL-F)은 표시 패널(DP) 상에 배치되는 연성 회로 기판(CF)의 베이스면을 제공하는 구성에 해당한다. 회로 베이스층(BL-F)은 플렉서블한 물질을 포함할 수 있다. 예를 들어, 회로 베이스층(BL-F)은 플렉서블한 성질을 가지는 폴리이미드 필름일 수 있다.
도 4 및 도 6b를 함께 참조하면, 표시 패널(DP)은 복수 개의 표시 패드들(SD)을 포함할 수 있다. 복수 개의 표시 패드들(SD)은 연신 영역(SA)에 중첩하도록 배치될 수 있다. 복수 개의 표시 패드들(SD)은 연신 영역(SA) 중 패드 영역(PA)에 중첩하도록 배치될 수 있다. 복수 개의 표시 패드들(SD)은 회로 패드들(LD)과 접촉하여, 연성 회로 기판(CF)과 표시 패널(DP)이 전기적으로 연결될 수 있다.
일 실시예에서, 표시 패널(DP)의 회로 소자층(DP-CL)은 복수 개의 표시 패드들(SD)을 포함할 수 있다. 복수 개의 표시 패드들(SD) 각각은 패드 영역(PA)에서 소정의 간격을 두고 이격되어 배치될 수 있다. 회로 소자층(DP-CL)에 포함된 표시 패드들(SD)은 복수 개의 회로 패드들(LD)과 접촉할 수 있다. 복수 개의 회로 패드들(LD)과 표시 패드들(SD)이 접속됨에 따라, 연성 회로 기판(CF)과 표시 패널(DP)이 전기적으로 연결될 수 있다.
도전성 접착 필름(ACF)은 연성 회로 기판(CF)과 표시 패널(DP) 사이에 배치될 수 있다. 도전성 접착 필름(ACF)은 패드 영역(PA)에서 연성 회로 기판(CF)과 회로 소자층(DP-CL) 사이에 배치될 수 있다. 플렉서블 회로기판(FPC)의 기판 패드 영역(PA-CF)에 배치된 회로 패드들(LD)은 도전성 접착 필름(ACF)에 의해 표시 패널(DP)의 패드 영역(PA)에 배치된 표시 패드들(SD)에 전기적으로 연결될 수 있다.
도전성 접착 필름(ACF)은 복수 개의 도전볼들(CB)을 포함할 수 있다. 도전성 접착 필름(ACF)이 플렉서블 회로기판(FPC)과 표시 패널(DP) 사이에서 압착될 때, 제1 방향으로 정렬된 복수 개의 도전볼들(CB)은 플렉서블 회로기판(FPC)의 회로 패드들(LD)과 표시 패널(DP)의 표시 패드들(SD)을 전기적으로 연결할 수 있다. 복수의 도전볼들(CB)은 표시 패널(DP)과 연성 회로 기판(CF)이 전기적으로 연결될 때, 제2 방향(DR2)에서 정렬될 수 있다. 도전성 접착 필름(ACF)은 복수의 도전볼들(CB)이 분산되는 접착 수지(BR)를 더 포함할 수 있다. 본 발명의 일 실시예에서, 솔더 범프가 도전성 접착 필름(ACF)을 대체할 수도 있다.
도 7a는 본 발명의 일 실시예에 따른 표시 패널 중 연신 영역의 일부를 나타낸 평면도이다.
도 7a를 참조하면, 표시 패널(DP)은 기능 패턴(FP), 표시 패드(SD) 및 신호라인(SGL)을 포함할 수 있다. 기능 패턴(FP)은 제1 금속부(M1) 및 제2 금속부(M2)를 포함하는 금속부(ML) 및 절연부(IL)를 포함할 수 있다. 절연부(IL)는 제1 금속부(M1)와 제2 금속부(M2) 사이에 배치될 수 있다. 이에 따라, 기능 패턴(FP)은 절연부(IL)가 금속부(ML) 사이에 배치되는 구조를 가져, 기능 패턴(FP)이 커패시터(capacitor) 역할을 수행할 수 있다.
기능 패턴(FP) 및 표시 패드(SD)는 연신 영역(SA)에 중첩하도록 배치될 수 있다. 연신 영역(SA)은 패드 영역(PA) 및 비패드 영역(NPA)을 포함할 수 있다. 예를 들어, 표시 패드들(SD)은 패드 영역(PA)에 중첩하도록 배치되고 기능 패턴(FP)은 비패드 영역(NPA)에 중첩하도록 배치될 수 있다. 기능 패턴(FP)과 표시 패드(SD)는 평면 상에서 이격되나, 기능 패턴(FP)은 표시 패드(SD)와 평면 상에서 인접한 영역에 배치될 수 있다. 도면에서는 기능 패턴(FP)이 표시 패드(SD)에 대하여 제1 방향(DR1)으로 인접한 영역에 배치되는 것을 예시적으로 도시하였으나, 반드시 이에 한정되지 않고 기능 패턴(FP)은 표시 패드(SD)에 대하여 제2 방향(DR2)으로 인접한 영역에 배치될 수 있고, 필요에 따라 표시 패드(SD)와 인접한 영역 내에 자유롭게 배치될 수 있다.
표시 패널(DP)은 복수 개의 기능 패턴(FP)들을 포함할 수 있다. 즉, 본 발명의 일 실시예에서 기능 패턴(FP)은 복수 개가 제공될 수 있다. 예를 들어, 기능 패턴(FP)은 본 발명의 일 실시예에 따른 표시 장치 내에 70만개 이하의 개수로 제공될 수 있다. 기능 패턴(FP)은 본 발명의 일 실시예에 따른 표시 장치 내에 10만개 이상의 개수로 제공될 수 있다. 복수 개의 기능 패턴(FP)들은 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 열을 지어 매트릭스의 형태로 배열될 수 있다. 복수 개의 기능 패턴(FP)들은 표시 패드(SD)가 배치되는 영역을 제외한 연신 영역(SA)에 전면적으로 중첩하도록 배열될 수 있다. 복수 개의 기능 패턴(FP)들은 이에 따라 일 기능층을 구성하는 형태일 수 있다.
기능 패턴(FP)은 패널 더미 라인(SGL2)에 연결될 수 있다. 기능 패턴(FP) 중 제1 금속부(M1) 및 제2 금속부(M2)는 패널 더미 라인(SGL2)에 각각 연결될 수 있다. 패널 더미 라인(SGL2)은 타 말단에서 패널 더미 패드(SD-DM)에 연결되어 전기적 신호를 메인 회로 기판(MB, 도 4 참조)에 전달할 수 있다. 이에 따라, 기능 패턴(FP)의 신호가 패널 더미 라인(SGL2)을 통하여 메인 회로 기판(MB, 도 4 참조)에 전달될 수 있다. 예를 들어, 절연부(IL)가 금속부(ML) 사이에 배치되는 구조의 기능 패턴(FP)의 정전용량이 측정될 수 있다.
도 4 및 도 7a를 함께 참조하면, 표시 패드(SD)와 회로 패드(LD, 도 6b 참조)의 접촉을 위하여 표시 패널(DP)과 연성 회로 기판(FPC)을 합착하는 경우, 표시 패드(SD)와 인접한 영역에 배치된 기능 패턴(FP)의 적어도 일부가 연신될 수 있다. 표시 패널(DP)과 연성 회로 기판(FPC)의 합착 시, 기능 패턴(FP)의 절연부(IL)가 일부 연신될 수 있다. 일 실시예에서, 기능 패턴(FP)의 절연부(IL)가 제1 방향(DR1)으로 연신될 수 있으나, 제2 방향(DR2)으로 연신되지 않을 수도 있다. 표시 패널(DP) 내 기능 패턴(FP)이 복수 개 배치되는 경우, 복수 개의 기능 패턴(FP) 각각의 연신율은 상이할 수 있다. 기능 패턴(FP)이 복수 개 배치되는 경우, 일부 기능 패턴(FP)은 연신될 수 있으나 타 기능 패턴(FP)들은 연신되지 않을 수 있다. 복수 개의 기능 패턴(FP)의 신호들은 패널 더미 라인(SGL2)을 통하여 패널 더미 패드(SD-DM) 중 어느 하나에 전달될 수 있다. 일 실시예에서, 패널 더미 패드(SD-DM)는 서로 이격된 제1 패널 더미 패드(SD-DM1) 및 제2 패널 더미 패드(SD-DM2)를 포함하고, 복수 개의 기능 패턴(FP) 각각에서 측정된 정전용량의 변화량은 복수 개의 기능 패턴(FP) 각각에 연결된 패널 더미 라인(SGL2)을 통하여 제1 패널 더미 패드(SD-DM1) 또는 제2 패널 더미 패드(SD-DM2)로 전달될 수 있다. 복수 개의 기능 패턴(FP) 각각에서 측정된 정전용량의 변화량은 서로 다른 패널 더미 패드(SD-DM1, SD-DM2)를 통해 연성 회로 기판(FPC)에 전달될 수 있으며, 이를 통해 표시 패널(DP) 내에서 복수 개의 기능 패턴(FP) 각각이 배치된 위치의 연신율이 계산될 수 있다.
본 발명의 일 실시예에 따른 표시장치에서는 연성 회로 기판이 부착되는 표시 패널 하단부에 특정 기능 패턴 또는 기능층을 배치시켜 표시 패널의 연신율을 용이하고 정밀하게 측정할 수 있다. 보다 구체적으로, 일 실시예에 따른 표시 장치는 절연체 양 측면에 전극이 배치한 형태 즉, 커패시터(capacitor) 역할을 수행하는 특정 기능 패턴을 포함하는 표시 패널을 가진다. 본 발명의 표시 장치는 상기 기능 패턴에 더미 라인들을 연결시켜 회로 기판에서 정전용량이 측정될 수 있도록 하였다. 이에 따라, 절연체의 유전율 및 측정된 정전용량을 통하여 표시 패널의 연신율을 측정할 수 있다. 즉, 표시 패널과 연성 회로 기판의 본딩 전후 기능층의 정전용량 차이를 통하여 표시 패널의 연신율을 측정할 수 있다. 본 발명의 일 실시예에 따른 표시 장치에서는 표시 패널 상에 기능 패턴들을 상당수 배치하고 기능 패턴들을 병렬 연결함으로써, 표시 패널의 연신율은 직접 측정이 어려울 정도로 미미하더라도, 회로 상 측정되는 정전용량은 유의미한 값을 가지므로, 표시 패널에 발생한 미세한 연신도 측정하여 반영할 수 있다. 또한, 측정 위치에 따라 연신 영역 내 임의의 구간 또는 제1 방향 및 제2 방향에 따른 표시 패널의 연신율을 선택적으로 측정할 수 있다. 따라서, 본 발명의 표시 장치에 의할 경우 용이하고 정밀한 표시 패널의 연신율 계산이 가능해진다. 이를 통해, 표시 장치 제조 시 표시 패널의 연신율을 정밀하게 측정할 수 있어, 일 실시예를 통해 제조되는 표시장치의 신뢰성이 향상될 수 있다.
도 7b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 7b는 도 7a에 도시된 Ⅲ-Ⅲ' 절단선을 따라 절단한 단면도이다.
도 7b를 참조하면, 표시 패널(DP)은 버퍼층(BFL), 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 층간 절연층(ILD), 복수 개의 패턴을 포함하는 표시 패드(SD), 복수 개의 패턴을 포함하는 제1 패널 게이트(SG1) 및 복수 개의 패턴을 포함하는 제2 패널 게이트(SG2)를 포함할 수 있다. 도 5 및 도 7b를 함께 참조하면, 제2 패널 게이트(SG2)는 제1 게이트 절연층(GI1) 상에 배치될 수 있다. 제2 패널 게이트(SG2)는 제1 트랜지스터(T1)의 게이트(G1) 및 제2 트랜지스터(T2)의 게이트(G2)와 동일 층에 배치될 수 있다. 제2 게이트 절연층(GI2)은 제2 패널 게이트(SG2) 상에 배치되어 이를 커버할 수 있다. 제1 패널 게이트(SG1)는 제2 게이트 절연층(GI2) 상에 배치될 수 있다. 제1 패널 게이트(SG1)는 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)의 상부전극(UE)과 동일 층에 배치될 수 있다. 층간 절연층(ILD)은 제1 패널 게이트(SG1) 상에 배치되어 이를 커버할 수 있다.
도 7b를 참조하면, 기능 패턴(FP)과 표시 패드(SD)는 각각 연신 영역(SA)에 중첩하도록 배치되나, 평면 상에서 이격될 수 있다. 예를 들어, 기능 패턴(FP)은 비패드 영역(NPA)에 중첩하도록 배치되고, 표시 패드(SD)는 패드 영역(PA)에 중첩하도록 배치될 수 있다. 다만 본 발명의 다른 일 실시예는, 기능 패턴(FP)과 표시 패드(SD) 모두 패드 영역(PA)에 중첩하도록 배치되고, 평면 상에서 이격될 수 있다.
도 7b를 참조하면, 기능 패턴(FP)은 베이스층(BL) 상에 배치될 수 있다. 일 실시예에서, 기능 패턴(FP)은 버퍼층(BFL), 제1 게이트 절연층(GI1), 제2 게이트 절연층(GI2), 또는 층간 절연층(ILD) 상에 배치될 수 있다. 예를 들어, 기능 패턴(FP)은 층간 절연층(ILD) 상에 직접 배치될 수 있다. 도시하지 않았으나, 층간 절연층(ILD) 상에는 상부 절연층(VIA1, 도 5 참조)이 배치되고, 기능 패턴(FP)은 상부 절연층(VIA1, 도 5 참조) 상에 배치될 수 있다. 또는, 본 발명의 일 실시예에서, 기능 패턴(FP)은 완충층(NL, 도 6a 참조) 상에 직접 배치되고, 완충층(NL, 도 6a 참조)은 층간 절연층(ILD) 상에 직접 배치될 수 있다.
도 8은 본 발명의 일 실시예에 따른 표시 모듈 중 일부 영역의 평면도이다. 도 8은 도 3의 WW 영역을 확대하여 도시한 분해 평면도이다.
도 3 및 도 8을 함께 참조하면, 표시 패널(DP)에는 패드 영역(PA)이 정의될 수 있다. 패드 영역(PA)은 연신 영역(SA)의 일부분에 정의되고, 표시 패드들(SD)이 배치되는 영역일 수 있다.
도 8을 참조하면, 표시 패널(DP)은 복수의 표시 패드들(SD)과 표시 패드들(SD)에 연결되는 신호 라인들(SGL)을 포함한다. 복수의 표시 패드들(SD)은 표시 패널(DP)의 베이스층(BL) 상에 배치될 수 있다. 복수의 표시 패드들(SD)은 표시 패널(DP)의 패드 영역(PA)에 중첩하도록 배치될 수 있다.
복수의 표시 패드들(SD)은 제2 방향(DR2)을 따라 배열된 입력패드(SD-PD) 및 패널 더미 패드(SD-DM)를 포함할 수 있다. 입력패드(SD-PD)는 플렉서블 회로기판(FPC)의 기판 패드(LD-PD)와 전기적으로 연결되고, 패널 더미 패드(SD-DM)는 플렉서블 회로기판(FPC)의 더미 패드(LD-DM)와 전기적으로 연결될 수 있다.
복수의 표시 패드들(SD)에는 신호 라인들(SGL)이 연결될 수 있다. 예를 들어, 복수의 표시 패드들(SD)에는 데이터 라인들(DL, 도 3 참조) 또는 제어신호 라인(CSL, 도 3 참조)이 연결될 수 있다.
신호 라인들(SGL)은 데이터 신호 라인들(SGL1)과 패널 더미 라인들(SGL2)을 포함할 수 있다. 데이터 신호 라인들(SGL1)의 일 말단은 입력패드(SD-PD)에 연결될 수 있고, 패널 더미 라인들(SGL2)의 일 말단은 패널 더미 패드(SD-DM)에 연결될 수 있다. 일 실시예에서, 데이터 신호 라인들(SGL1) 중 적어도 일부의 타 말단은 화소(PX, 도 3 참조)에 연결될 수 있다. 데이터 신호 라인들(SGL1) 중 적어도 일부의 타 말단은 화소(PX)에 포함된 발광소자(ED, 도 5 참조)에 전기적으로 연결될 수 있다. 패널 더미 라인들(SGL2) 중 적어도 일부의 타 말단은 금속부(ML, 도 6a 참조) 각각에 연결될 수 있다.
도 8에 도시되지는 않았으나, 기능 패턴(FP)은 도 7a에 도시된 바와 같이 표시 패드(SD)와 평면 상에서 이격되도록 연신 영역(SA) 상에 배치될 수 있다. 예를 들어, 기능 패턴(FP, 도 7a 참조)은 패드 영역(PA)에 비중첩하고 비패드 영역(NPA)에 중첩하도록 배치될 수 있다.
도시 하진 않았으나, 표시 패널(DP)은 표시 패널(DP)의 위치를 파악하거나 표시 패널(DP)과 연성 회로 기판(CF)을 정렬시키기 위한 식별 표식로 패널 얼라인 마크를 더 포함할 수 있다.
도 4 및 도 8을 함께 참조하면, 일 실시예에 따른 연성 회로 기판(CF)에 포함된 플렉서블 회로기판(FPC)은 복수의 회로 패드들(LD)과, 회로 패드들(LD)에 연결되는 회로 배선들(CL)을 포함한다. 복수의 회로 패드들(LD)은 플렉서블 회로기판(FPC)의 회로 베이스층(BL-F) 상에 배치될 수 있다. 복수의 회로 패드들(LD)은 기판 패드 영역(PA-CF)에 중첩하도록 배치될 수 있다. 한편, 도 8에서는 설명의 편의를 위해서 연성 회로 기판(CF)에 포함된 복수의 회로 패드들(LD) 등의 구성들을 실선으로 도시하였으나, 연성 회로 기판(CF)에 포함된 구성들은 회로 베이스층(BL-F)의 배면에 배치되는 것일 수 있다. 도시하지는 않았으나, 복수의 회로 패드들(LD) 중 적어도 일부는 회로 배선들(CL)을 통해 연성 회로 기판(CF)에 포함된 데이터 구동회로(DC)에 전기적으로 연결될 수 있다.
도 8을 참조하면, 복수의 회로 패드들(LD)은 표시 패널(DP)에 포함된 표시 패드들(SD)과 대응되는 형상을 가질 수 있다. 즉, 복수의 회로 패드들(LD)의 연장 방향이 표시 패드들(SD)의 연장 방향과 동일한 방향일 수 있다.
복수의 회로 패드들(LD)은 제2 방향(DR2)을 따라 배열된 기판 패드(LD-PD), 및 더미 패드(LD-DM)를 포함할 수 있다. 기판 패드(LD-PD)는 표시 패널(DP)의 입력패드(SD-PD)와 전기적으로 연결되어, 표시 패널(DP)을 구동하기 위한 전기적 신호를 표시 패널(DP) 측에 제공하는 패드일 수 있다. 더미 패드(LD-DM)는 표시 패널(DP)의 패널 더미 패드(SD-DM)와 전기적으로 연결되어, 표시 모듈(DM)의 구동 및 검사를 위한 소정의 신호를 제공할 수 있다. 예를 들어, 더미 패드(LD-DM)는 표시 패널(DP)의 패널 더미 패드(SD-DM)와 전기적으로 연결되어, 표시 패널(DP)의 정전용량 또는 연신량을 측정하기 위한 전기적 신호를 메인 회로 기판(MB, 도 4 참조) 측에 제공하는 패드일 수 있다. 본 발명은 이에 따라 용이하고 정밀한 표시 패널의 연신율 계산이 가능해질 수 있다.
도 8을 참조하면, 회로 패드들(LD)에 연결되는 회로 배선들(CL)은 출력 배선들(CL1)과 더미 회로 배선들(CL2)을 포함한다. 출력 배선들(CL1)의 일 말단은 기판 패드(LD-PD)에 연결되고, 더미 회로 배선들(CL2)의 일 말단은 더미 패드(LD-DM)에 연결된다. 도시하지는 않았으나, 출력 배선들(CL1)과 더미 회로 배선들(CL2)의 타 말단은 메인 회로 기판(MB)과 전기적으로 연결되는 패드들과 접할 수 있다.
도시하지는 않았으나, 플렉서블 회로기판(FPC)은 연성 회로 기판(CF)과 표시 패널(DP)을 정렬(align)시키기 위한 식별 표식으로 회로 얼라인 마크를 더 포함할 수 있다.
도 4 및 도 8을 함께 참조하면, 연성 회로 기판(CF)의 플렉서블 회로기판(FPC) 중 기판 패드 영역(PA-CF)과 표시 패널(DP)의 패드 영역(PA)은 도전성 접착 필름(ACF)에 의해 전기적으로 연결될 수 있다. 플렉서블 회로기판(FPC)의 패드부(미도시)와 메인 회로 기판(MB)의 패드부(미도시) 또한, 도전성 접착 필름(ACF)에 의해 전기적으로 연결될 수 있다. 도전성 접착 필름(ACF)은 이방성 도전 필름(Anisotropic Conductive Film: ACF)일 수 있다.
이하에서는 도면을 참조하여 일 실시예에 따른 표시패널 제조방법에 대하여 설명한다.
도 9는 본 발명의 일 실시예의 표시 패널의 제조 방법 중 일부 단계를 나타낸 순서도이다.
도 10a 내지 도 10c는 본 발명의 일 실시예에 따른 표시 패널 제조방법 중 일부 단계의 평면도들이다. 한편, 본 발명의 일 실시예에 따른 표시 패널 제조방법을 설명함에 있어, 앞서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 붙이고 자세한 설명은 생략한다.
도 9, 및 도 10a 내지 도 10c를 함께 참조하면, 본 발명의 일 실시예에 따른 표시 패널의 제조방법은 베이스층(BL) 상에 매트릭스 형태로 복수 개의 절연부(IL)를 형성하는 단계(S100), 복수 개의 절연부(IL) 상에 금속층(MTL)을 형성하는 단계(S200) 및 금속층(MTL) 중 절연부의 상면과 인접한 제1 서브 금속부(SM1)를 제거하는 단계(S300)를 포함한다.
도 10a를 참조하면, 본 발명의 일 실시예에 따른 표시패널의 제조방법은 베이스층(BL) 상에 매트릭스 형태로 복수 개의 절연부(IL)를 형성하는 단계를 포함한다. 복수 개의 절연부(IL)는 제1 방향(DR1) 및 상기 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 매트릭스의 형태로 배열되도록 형성될 수 있다. 베이스층(BL)은 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있고, 복수 개의 절연부(IL)는 비표시 영역(NDA)에 중첩하도록 형성될 수 있다. 복수 개의 절연부(IL)는 비표시 영역(NDA)에 중첩하나 표시 패드(SD, 도 6b 참조)와 이격되도록 형성될 수 있다.
도 10b를 참조하면, 본 발명의 일 실시예에 따른 표시 패널의 제조방법은 복수 개의 절연부(IL) 상에 금속층(MTL)을 형성하는 단계를 포함한다. 복수 개의 절연부(IL)가 제1 방향(DR1)의 단수 행으로 형성된 경우, 금속층(MTL)은 1개가 형성될 수 있다. 복수 개의 절연부(IL)가 제1 방향(DR1)의 복수 행으로 형성된 경우, 제1 방향(DR1)으로 각각 이격된 복수 개의 금속층(MTL)이 형성될 수 있다.
도 10b 및 도 10c를 참조하면, 본 발명의 일 실시예에 따른 표시패널의 제조방법은 금속층(MTL) 중 절연부의 상면과 인접한 제1 서브 금속부(SM1)를 제거하는 단계를 포함한다. 금속층(MTL)은 절연부의 상면과 인접한 제1 서브 금속부(SM1)를 포함할 수 있다. 금속층(MTL) 중 제1 서브 금속부(SM1)는 레이저 조사를 통하여 제거될 수 있다. 제1 서브 금속부(SM1)가 절연부(IL)의 상면으로부터 제거됨에 따라 절연부(IL)의 상면의 적어도 일부가 노출될 수 있다. 일 실시예에서, 제1 서브 금속부(SM1)가 제거됨에 따라 절연부(IL) 상면의 전부가 노출될 수 있다. 이에 따라, 본 발명의 일 실시예에 따른 금속부(ML)는 절연부(IL)를 사이에 두고 2개의 금속부가 제2 방향(DR2)을 따라 이격되는 형태로 제조될 수 있다. 본 발명의 일 실시예에 따른 표시 패널 제조 방법에 의할 경우, 제조된 표시 패널의 연신율을 정밀하게 측정할 수 있어, 신뢰성이 향상된 표시 패널 및 표시 장치를 제공할 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
EA: 표시장치
DP: 표시 패널
SD: 표시 패드 FP: 기능 패턴
IL: 절연부 ML: 금속부
CF: 연성 회로 기판 LD: 회로 패드
SD: 표시 패드 FP: 기능 패턴
IL: 절연부 ML: 금속부
CF: 연성 회로 기판 LD: 회로 패드
Claims (20)
- 연신 영역을 포함하는 비표시 영역 및 상기 비표시 영역에 인접한 표시 영역으로 구분되는 표시 패널; 및
상기 연신 영역에 중첩하도록 배치되고, 회로 패드들을 포함하는 연성 회로 기판을 포함하고,
상기 표시 패널은,
상기 연신 영역에 중첩하도록 배치되고, 적어도 일부가 상기 회로 패드들과 전기적으로 연결되는 표시 패드들; 및
상기 연신 영역에 중첩하도록 배치되고, 상기 표시 패드들과 평면 상에서 이격된 기능 패턴을 포함하고,
상기 기능 패턴은 절연부, 상기 절연부의 제1 측면에 배치되는 제1 금속부 및 상기 제1 측면에 대향하는 상기 절연부의 제2 측면에 배치되는 제2 금속부를 포함하는 표시 장치. - 제1항에 있어서,
상기 연신 영역은 패드 영역 및 상기 패드 영역과 인접한 비패드 영역을 포함하고,
상기 표시 패드는 상기 패드 영역에 중첩하도록 배치되고,
상기 기능 패턴은 상기 비패드 영역에 중첩하도록 배치되는 표시 장치. - 제1항에 있어서,
상기 기능 패턴은 복수 개로 제공되고,
상기 복수 개의 기능 패턴들은 상기 제1 금속부와 상기 제2 금속부가 배열되는 방향인 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 매트릭스 형태로 배열된 표시 장치. - 제1항에 있어서,
상기 표시 패널은 상기 기능 패턴 하부에 배치되는 완충층을 더 포함하는 표시 장치. - 제1항에 있어서,
상기 표시 패널은 상기 표시 패드들과 연결되는 신호 라인들을 더 포함하고,
상기 제1 금속부 및 상기 제2 금속부 각각은 상기 신호 라인들 중 적어도 일부와 연결되는 표시 장치. - 제1항에 있어서,
상기 표시 패널은
상기 표시 패드들 아래에 배치되는 베이스층;
상기 베이스층 상에 배치되는 도전층;
적어도 일부가 상기 도전층 상에 배치되는 절연층; 및
상기 절연층 상에 배치되고 상기 표시영역에 중첩하는 발광소자를 더 포함하고,
상기 기능 패턴은 상기 절연층 상에 배치되는 표시 장치. - 제6항에 있어서,
상기 절연층은 제1 절연층, 상기 제1 절연층 상에 배치되는 제2 절연층 및 상기 제2 절연층 상에 배치되는 제3 절연층을 포함하고,
상기 기능 패턴은 상기 제3 절연층 상에 배치되는 표시 장치. - 제6항에 있어서,
상기 표시 패드들은 입력패드 및 패널 더미 패드를 포함하고,
상기 입력패드는 적어도 일부가 상기 발광 소자와 연결되는 표시 장치. - 제8항에 있어서,
상기 표시 패널은 상기 표시 패드들과 연결되는 신호 라인들을 더 포함하고,
상기 신호 라인들은 상기 패널 더미 패드와 연결되는 패널 더미 라인들을 포함하는 표시 장치. - 제9항에 있어서,
상기 제1 금속부 및 상기 제2 금속부는 상기 패널 더미 라인들 중 적어도 일부와 각각 연결되는 표시 장치. - 제1항에 있어서,
상기 표시 패널 및 상기 연성 회로 기판 사이에 배치되고, 상기 표시 패드들과 상기 회로 패드들을 전기적으로 연결하는 도전성 접착 필름을 더 포함하는 표시장치. - 제1항에 있어서,
상기 표시 패널은 상기 표시 패드 하부에 배치되는 베이스층을 더 포함하고,
상기 베이스층은 플렉서블한 물질을 포함하는 표시 장치. - 제1항에 있어서,
상기 연성 회로 기판은 상기 회로 패드들이 배치되는 회로 베이스층을 포함하고,
상기 회로 베이스층은 플렉서블한 물질을 포함하는 표시장치. - 제1항에 있어서,
상기 절연부는 폴리프로필렌(polypropylene) 또는 폴리에스터(Polyester)를 포함하는 표시 장치. - 제1항에 있어서,
상기 제1 금속부 및 상기 제2 금속부는 알루미늄(Al), 타이타늄(Ti), 구리(Cu), 및 금(Au) 중 적어도 어느 하나를 포함하는 표시 장치. - 표시 영역 및 비표시 영역으로 구분되는 베이스층;
상기 비표시 영역에 중첩하도록 배치되는 표시 패드 및 상기 비표시 영역에 중첩하도록 배치되며 평면 상에서 상기 표시 패드와 이격된 제1 기능층을 포함하고, 상기 베이스층 상에 배치되는 회로 소자층; 및
상기 표시 영역에 중첩하는 발광소자를 포함하고, 상기 회로 소자층 상에 배치되는 표시 소자층; 을 포함하고,
상기 제1 기능층은 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 매트릭스 형태로 배열된 복수 개의 기능 패턴들을 포함하고,
상기 복수 개의 기능 패턴들 각각은 절연부, 상기 절연부의 제1 측면 상에 배치되는 제1 금속부 및 상기 제1 측면에 대향하는 상기 절연부의 제2 측면 상에 배치되는 제2 금속부를 포함하는 표시 패널. - 표시 패드가 배치되는 비표시 영역 및 상기 비표시 영역에 인접한 표시 영역으로 구분되는 베이스층 상에 제1 방향 및 상기 제1 방향과 교차하는 제2 방향을 따라 매트릭스 형태로 복수 개의 절연부를 형성하는 단계;
상기 복수 개의 절연부 상에 금속층을 형성하는 단계; 및
상기 복수 개의 절연부 각각의 상면 적어도 일부가 노출되도록 상기 금속층 중 상기 복수 개의 절연부 각각의 상면에 배치된 제1 서브 금속부들을 제거하는 단계를 포함하고,
상기 복수 개의 절연부를 형성하는 단계에서, 상기 복수 개의 절연부 각각은 상기 비표시 영역에 중첩하고 상기 표시 패드와 이격되도록 형성되는 표시 패널 제조방법. - 제17항에 있어서,
상기 비표시 영역은 패드 영역 및 비패드 영역을 포함하고,
상기 표시 패드는 상기 패드 영역에 배치되며,
상기 복수 개의 절연부는 상기 비패드 영역에 형성되는 표시 패널 제조방법. - 제17항에 있어서,
상기 복수 개의 절연부 형성 단계 이전에 상기 비표시 영역에 중첩하도록 상기 표시 패널 상에 완충층을 형성하는 단계를 더 포함하는 표시 패널 제조방법. - 제17항에 있어서,
상기 제1 서브 금속부들을 제거하는 단계는 레이저 조사를 통하여 상기 제1 서브 금속부들을 제거하는 표시 패널 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220102195A KR20240024410A (ko) | 2022-08-16 | 2022-08-16 | 표시 패널, 표시 장치 및 표시 패널의 제조방법 |
| US18/233,794 US20240065052A1 (en) | 2022-08-16 | 2023-08-14 | Display panel, display device, and manufacturing method of the display panel |
| CN202311031118.6A CN117596964A (zh) | 2022-08-16 | 2023-08-16 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220102195A KR20240024410A (ko) | 2022-08-16 | 2022-08-16 | 표시 패널, 표시 장치 및 표시 패널의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240024410A true KR20240024410A (ko) | 2024-02-26 |
Family
ID=89906531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220102195A KR20240024410A (ko) | 2022-08-16 | 2022-08-16 | 표시 패널, 표시 장치 및 표시 패널의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240065052A1 (ko) |
| KR (1) | KR20240024410A (ko) |
| CN (1) | CN117596964A (ko) |
-
2022
- 2022-08-16 KR KR1020220102195A patent/KR20240024410A/ko unknown
-
2023
- 2023-08-14 US US18/233,794 patent/US20240065052A1/en active Pending
- 2023-08-16 CN CN202311031118.6A patent/CN117596964A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN117596964A (zh) | 2024-02-23 |
| US20240065052A1 (en) | 2024-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109949711B (zh) | 显示面板、显示装置和显示面板的制作方法 | |
| US11507220B2 (en) | Electronic device | |
| US11194432B2 (en) | Display device | |
| US11626467B2 (en) | Display panel and display device having the same | |
| KR20200097832A (ko) | 표시장치 | |
| KR20200115756A (ko) | 회로기판 및 이를 포함한 표시장치 | |
| KR20210005437A (ko) | 센서 모듈 및 이를 포함하는 표시 장치 | |
| US11275474B2 (en) | Electronic panel and display device including the same | |
| US11049924B2 (en) | Display device and manufacturing method of display device | |
| CN111490074A (zh) | 显示装置 | |
| KR20200115757A (ko) | 회로기판 및 이의 제조방법 | |
| KR20210008231A (ko) | 표시 장치 및 표시 장치 제조방법 | |
| US11636786B2 (en) | Display device | |
| EP3816981A1 (en) | Display panel | |
| US11393994B2 (en) | Display apparatus | |
| KR20190003199A (ko) | 구동칩이 구비된 인쇄 회로부 및 이를 포함하는 표시 장치 | |
| CN113497208A (zh) | 显示面板和包括其的显示装置 | |
| US20220005915A1 (en) | Display device | |
| KR20210090752A (ko) | 표시패널 및 이의 제조 방법 | |
| KR20210028807A (ko) | 입력 감지 패널 및 이를 포함하는 표시 장치 | |
| KR20240024410A (ko) | 표시 패널, 표시 장치 및 표시 패널의 제조방법 | |
| KR20210076299A (ko) | 표시 장치 및 입력 센서 | |
| KR20220036394A (ko) | 표시장치 및 이의 제조방법 | |
| US11237681B2 (en) | Input sensing panel and display apparatus including the same | |
| EP3772670B1 (en) | Display panel and display device including the same |