KR20210028807A - 입력 감지 패널 및 이를 포함하는 표시 장치 - Google Patents

입력 감지 패널 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210028807A
KR20210028807A KR1020190109658A KR20190109658A KR20210028807A KR 20210028807 A KR20210028807 A KR 20210028807A KR 1020190109658 A KR1020190109658 A KR 1020190109658A KR 20190109658 A KR20190109658 A KR 20190109658A KR 20210028807 A KR20210028807 A KR 20210028807A
Authority
KR
South Korea
Prior art keywords
sensing
static electricity
pattern
input
display device
Prior art date
Application number
KR1020190109658A
Other languages
English (en)
Inventor
양성진
박현식
유춘기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190109658A priority Critical patent/KR20210028807A/ko
Priority to US16/936,268 priority patent/US11163397B2/en
Priority to CN202010918752.1A priority patent/CN112445375A/zh
Publication of KR20210028807A publication Critical patent/KR20210028807A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1643—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being associated to a digitizer, e.g. laptops that can be used as penpads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04164—Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/033—Indexing scheme relating to G06F3/033
    • G06F2203/0339—Touch strips, e.g. orthogonal touch strips to control cursor movement or scrolling; single touch strip to adjust parameter or to implement a row of soft keys
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는, 복수의 화소들 및 상기 화소들에 연결된 표시 패드들을 포함하는 표시 패널, 및 상기 표시 패널 상에 배치되고, 입력을 감지하는 감지 전극과 상기 감지 전극과 연결된 감지 라인과 상기 감지 라인에 연결된 감지 패드들을 포함하는 입력 감지부, 상기 감지 패드들과 이격된 정전기 감지부, 및 상기 입력 감지부와 전기적으로 절연되고 브릿지 패턴을 포함하는 플로팅 패턴부를 포함하는 입력 감지 패널을 포함하고, 상기 브릿지 패턴은, 상기 정전기 감지부와 연결된다.

Description

입력 감지 패널 및 이를 포함하는 표시 장치{INPUT SENSING PANEL AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 내구성이 향상된 입력 감지 패널 및 이를 포함하는 표시 장치를 제공하는 것을 일 목적으로 한다.
표시 장치는 영상을 표시하는 표시 패널 및 외부 입력을 감지하는 입력 감지 패널을 포함할 수 있다. 입력 감지 패널은 감지 전극들, 감지 라인들, 및 감지 패드들을 포함할 수 있다. 감지 라인들은 신호를 송신 및/또는 수신할 수 있다.
본 발명은 내구성이 향상된 입력 감지 패널 및 이를 포함하는 표시 장치를 제공하는 것을 일 목적으로 한다.
본 발명에 따른 표시 장치는, 복수의 화소들 및 상기 화소들에 연결된 표시 패드들을 포함하는 표시 패널, 및 상기 표시 패널 상에 배치되고, 입력을 감지하는 감지 전극과 상기 감지 전극과 연결된 감지 라인과 상기 감지 라인에 연결된 감지 패드들을 포함하는 입력 감지부, 상기 감지 패드들과 이격된 정전기 감지부, 및 상기 입력 감지부와 전기적으로 절연되고 브릿지 패턴을 포함하는 플로팅 패턴부를 포함하는 입력 감지 패널을 포함하고, 상기 브릿지 패턴은, 상기 정전기 감지부와 연결된다.
상기 플로팅 패턴부는, 저항 검사 패턴, 상기 저항 검사 패턴과 연결된 얼라인 패턴을 포함하는 것을 특징으로 할 수 있다.
상기 정전기 감지부는, 상기 감지 패드들을 사이에 두고 서로 이격되어 배치되는 제1 정전기 감지 패드와 제2 정전기 감지 패드, 및 일단이 상기 제1 정전기 감지 패드와 연결되고 상기 감지 전극의 일부를 에워 싸는 제1 정전기 감지 라인과 일단이 상기 제2 정전기 감지패드와 연결되고 상기 감지 전극의 다른 일부를 에워 싸는 제2 정전기 감지 라인을 포함하고, 상기 제1 정전기 감지 라인과 상기 제2 정전기 감지 라인 각각의 타단은, 서로 이격된 것을 특징으로 할 수 있다.
상기 브릿지 패턴은, 제1 정전기 감지 패드 및 상기 제2 정전기 감지 패드 중 어느 하나와 상기 저항 검사 패턴을 연결하는 것을 특징으로 할 수 있다.
상기 브릿지 패턴은, 제1 정전기 감지 라인 및 상기 제2 정전기 감지 라인 중 어느 하나와 상기 얼라인 패턴을 연결하는 것을 특징으로 할 수 있다.
상기 입력 감지 패널은, 상기 정전기 감지부와 상기 플로팅 패턴부 사이에 배치되고, 상기 입력 감지부와 전기적으로 절연된 더미 패턴을 더 포함하는 것을 특징으로 할 수 있다.
상기 더미 패턴은, 다각형, 타원형, 및 원형 중 어느 하나의 형상을 갖는 것을 특징으로 할 수 있다.
상기 입력 감지 패널은, 상기 표시 패널 상에 배치된 제1 도전층, 상기 제1 도전층을 커버하는 제1 절연층, 상기 제1 절연층 상에 배치된 제2 도전층을 포함하는 것을 특징으로 할 수 있다.
상기 제1 도전층이 금속을 포함하고, 상기 제2 도전층은 투명 도전성 물질을 포함하고, 상기 브릿지 패턴은 상기 제1 도전층의 일부로 정의되는 것을 특징으로 할 수 있다.
상기 제2 도전층이 금속을 포함하고, 상기 제1 도전층은 투명 도전성 물질을 포함하고, 상기 브릿지 패턴은 상기 제2 도전층의 일부로 정의되는 것을 특징으로 할 수 있다.
상기 표시 장치는, 상기 표시 패널로부터 형성된 광이 제공되고 서로 교차하는 제1 방향 및 제2 방향으로 정의되는 평면으로 정의된 액티브 영역, 및 상기 액티브 영역을 에워싸는 주변 영역을 포함하고, 상기 표시 패드들은 제1 방향을 따라 배열되고 상기 주변 영역의 일 측에 배치되고, 상기 감지 패드들 및 플로팅 패턴부는 제1 방향을 따라 배열되고 상기 액티브 영역을 사이에 두고 제2 방향을 따라 상기 표시 패드들과 이격되어 상기 주변 영역의 타 측에 배치되는 것을 특징으로 할 수 있다.
상기 표시 장치는 결합 부재를 더 포함하고, 상기 표시 패널 및 상기 입력 감지 패널은 상기 결합 부재를 통해 접합되는 것을 특징으로 할 수 있다.
상기 입력 감지 패널은 상기 표시 패널 상에 직접 배치되는 것을 특징으로 할 수 있다.
본 발명에 따른 표시 장치는, 베이스층, 상기 베이스층 상에 배치되고, 입력을 감지하는 감지 전극, 상기 감지 전극과 연결된 감지 라인, 및 상기 감지 라인에 연결된 감지 패드들을 포함하는 입력 감지부, 상기 감지 패드들과 이격된 정전기 감지부, 및 상기 입력 감지부와 전기적으로 절연되고 브릿지 패턴을 포함하는 플로팅 패턴부를 포함하고, 상기 브릿지 패턴은, 상기 정전기 감지부와 연결된다.
상기 플로팅 패턴부는, 저항 검사 패턴, 상기 저항 검사 패턴과 연결된 얼라인 패턴을 포함하는 것을 특징으로 할 수 있다.
상기 정전기 감지부는, 상기 감지 패드들을 사이에 두고 서로 이격되어 배치되는 제1 정전기 감지 패드와 제2 정전기 감지 패드, 및 일단이 상기 제1 정전기 감지 패드와 연결되고 상기 감지 전극의 일부를 에워 싸는 제1 정전기 감지 라인과 일단이 상기 제2 정전기 감지패드와 연결되고 상기 감지 전극의 다른 일부를 에워 싸는 제2 정전기 감지 라인을 포함하고, 상기 제1 정전기 감지 라인과 상기 제2 정전기 감지 라인 각각의 타단은, 서로 이격된 것을 특징으로 할 수 있다.
상기 브릿지 패턴은, 제1 정전기 감지 패드 및 상기 제2 정전기 감지 패드 중 어느 하나와 상기 저항 검사 패턴을 연결하는 것을 특징으로 할 수 있다.
상기 브릿지 패턴은, 제1 정전기 감지 라인 및 상기 제2 정전기 감지 라인 중 어느 하나와 상기 얼라인 패턴을 연결하는 것을 특징으로 할 수 있다.
상기 입력 감지 패널은, 상기 정전기 감지부와 상기 플로팅 패턴부 사이에 배치되고, 상기 입력 감지부와 전기적으로 절연된 더미 패턴을 더 포함하는 것을 특징으로 할 수 있다.
상기 브릿지 패턴 및 상기 더미 패턴은 금속을 포함하는 것을 특징으로 할 수 있다.
본 발명에 따르면, 플로팅 패턴부는 입력 감지부와 전기적으로 절연된 정전기 감지부와 연결됨으로써, 플로팅 패턴부에 차징된 정전기가 정전기 감지부로 유입될 수 있는 패스를 제공할 수 있다. 이에 따라, 플로팅 패턴부에 차징된 정전기가 입력 감지부로 유입되는 경로를 차단함으로써, 정전기로 인한 입력 감지 패널의 불량을 감소시킬 수 있다. 이에 따라, 신뢰성이 향상된 표시 장치를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 결합 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 입력 감지 패널의 평면도이다.
도 6a는 본 발명의 일 실시예에 따른 입력 감지 패널의 일 영역의 확대도이다.
도 6b는 도 6a의 I-I'를 따라 절단한 단면도이다.
도 6c는 본 발명의 일 실시예에 따른 입력 감지 패널의 단면도이다.
도 7은 본 발명의 일 실시예에 따른 입력 감지 패널의 일 영역의 확대도이다.
도 8은 본 발명의 일 실시예에 따른 입력 감지 패널의 일 영역의 확대도이다.
도 9a 내지 도 9c는 일 실시예에 따른 더미 패턴들의 평면도들이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합 된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 결합 사시도이다. 도 2는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 1 및 도 2를 참조하면, 표시 장치(EA)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(EA)는 다양한 실시예들을 포함할 수 있다. 예를 들어, 표시 장치(EA)는 텔레비전, 모니터, 또는 외부 광고판과 같은 대형 전자장치를 비롯하여, 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션 유닛, 게임기, 휴대용 전자 기기, 및 카메라와 같은 중소형 전자 장치 등에 사용될 수도 있다. 또한, 이것들은 단지 실시예로서 제시된 것들로서, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기에도 채용될 수 있음은 물론이다. 본 실시예에서, 표시 장치(EA)는 스마트 폰으로 예시적으로 도시되었다.
표시 장치(EA)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면(FS)에 제3 방향(DR3)을 향해 영상(IM)을 표시할 수 있다. 영상(IM)은 동적인 영상은 물론 정지 영상을 포함할 수 있다. 도 1에서 영상(IM)의 일 예로 시계 창 및 아이콘들이 도시되었다. 영상(IM)이 표시되는 표시면(FS)은 표시 장치(EA)의 전면(front surface)과 대응될 수 있으며, 윈도우 패널(WP)의 전면과 대응될 수 있다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 전면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR3, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다. 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 보았을 때를 의미할 수 있다.
표시 장치(EA)는 윈도우 패널(WP), 반사 방지 패널(RPP), 표시 모듈(DM), 및 하우징(HU)을 포함할 수 있다. 본 실시예에서, 윈도우 패널(WP)과 하우징(HU)은 결합되어 표시 장치(EA)의 외관을 구성한다.
윈도우 패널(WP)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우 패널(WP)은 유리 또는 플라스틱을 포함할 수 있다. 윈도우 패널(WP)은 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우 패널(WP)은 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
윈도우 패널(WP)의 전면(FS)은 상술한 바와 같이, 표시 장치(EA)의 전면을 정의한다. 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 예를 들어, 투과 영역(TA)은 약 90% 이상의 가시광선 투과율을 가진 영역일 수 있다.
베젤 영역(BZA)은 투과 영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 베젤 영역(BZA)은 투과 영역(TA)의 형상을 정의한다. 베젤 영역(BZA)은 투과 영역(TA)에 인접하며, 투과 영역(TA)을 에워쌀 수 있다.
베젤 영역(BZA)은 소정의 컬러를 가질 수 있다. 베젤 영역(BZA)은 표시 모듈(DM)의 주변 영역(NAA)을 커버하여 주변 영역(NAA)이 외부에서 시인되는 것을 차단할 수 있다. 한편, 이는 예시적으로 도시된 것이고, 본 발명의 일 실시예에 따른 윈도우 패널(WP)에 있어서, 베젤 영역(BZA)은 생략될 수도 있다.
반사 방지 패널(RPP)은 윈도우 패널(WP) 아래에 배치될 수 있다. 반사 방지 패널(RPP)은 윈도우 패널(WP)의 상측으로부터 입사되는 외부광의 반사율을 감소시킨다. 본 발명의 일 실시예에서, 반사 방지 패널(RPP)은 생략될 수도 있으며, 표시 모듈(DM)에 포함되는 구성일 수도 있다.
표시 모듈(DM)은 영상(IM)을 표시하고 외부 입력을 감지할 수 있다. 표시 모듈(DM)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함하는 전면(IS)을 포함한다. 액티브 영역(AA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)을 에워 쌀 수 있다. 다만, 이에 한정되는 것은 아니며, 어느 한 방향에서의 주변 영역(NAA)은 생략될 수 있다.
본 실시예에서, 액티브 영역(AA)은 영상(IM)이 표시되는 영역이며, 동시에 외부 입력이 감지되는 영역일 수 있다. 투과 영역(TA)은 적어도 액티브 영역(AA)과 중첩한다. 예를 들어, 투과 영역(TA)은 액티브 영역(AA)의 전면 또는 적어도 일부와 중첩한다. 이에 따라, 사용자는 투과 영역(TA)을 통해 영상(IM)을 시인하거나, 외부 입력을 제공할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 액티브 영역(AA) 내에서 영상(IM)이 표시되는 영역과 외부 입력이 감지되는 영역이 서로 분리될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
주변 영역(NAA)은 베젤 영역(BZA)에 의해 커버되는 영역일 수 있다. 주변 영역(NAA)은 액티브 영역(AA)에 인접한다. 주변 영역(NAA)은 액티브 영역(AA)을 에워쌀 수 있다. 주변 영역(NAA)에는 액티브 영역(AA)을 구동하기 위한 구동 회로나 구동 라인 등이 배치될 수 있다.
표시 모듈(DM)은 표시 패널(DP), 입력 감지 패널(ISL)를 포함한다. 또한, 표시 모듈(DM)은 표시 패널(DP) 및 입력 감지 패널(ISL)과 전기적으로 연결된 구동 회로(CF1, CF2, MB)를 포함한다.
표시 패널(DP)은 실질적으로 영상(IM)을 생성하는 구성일 수 있다. 표시 패널(DP)이 생성하는 영상(IM)은 투과 영역(TA)을 통해 외부에서 사용자에게 시인된다.
입력 감지 패널(ISL)은 외부에서 인가되는 외부 입력을 감지한다. 상술한 바와 같이, 입력 감지 패널(ISL)은 윈도우 패널(WP)에 제공되는 외부 입력을 감지할 수 있다.
구동 회로(CF1, CF2, MB)는 표시 패널(DP) 및 입력 감지 패널(ISL)과 전기적으로 연결된다. 구동 회로(CF1, CF2, MB)는 메인 회로 기판(MB), 제1 회로 기판(CF1), 및 제2 회로 기판(CF2)을 포함한다.
제1 회로 기판(CF1)은 표시 패널(DP)과 전기적으로 연결된다. 제1 회로 기판(CF1)은 표시 패널(DP)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제1 회로 기판(CF1)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제1 회로 기판(CF1)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제1 회로 기판(CF1)은 리지드한 기판일 수도 있다.
제1 회로 기판(CF1)은 주변 영역(NAA)에 배치된 표시 패널(DP)의 패드들(표시 패드들)에 접속될 수 있다. 제1 회로 기판(CF1)은 표시 패널(DP)을 구동하기 위한 전기적 신호를 표시 패널(DP)에 제공한다. 전기적 신호는 제1 회로 기판(CF1)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
제2 회로 기판(CF2)은 입력 감지 패널(ISL)과 전기적으로 연결된다. 제2 회로 기판(CF2)은 입력 감지 패널(ISL)과 메인 회로 기판(MB)을 연결할 수 있다. 본 실시예에서, 제2 회로 기판(CF2)은 연성 회로 필름으로 도시되었다. 다만, 이는 예시적으로 도시한 것이고, 제2 회로 기판(CF2)은 메인 회로 기판(MB)과 연결되지 않을 수도 있고, 제2 회로 기판(CF2)은 리지드한 기판일 수도 있다.
제2 회로 기판(CF2)은 주변 영역(NAA)에 배치된 입력 감지 패널(ISL)의 패드들(감지 패드들)에 접속될 수 있다. 제2 회로 기판(CF2)은 입력 감지 패널(ISL)을 구동하기 위한 전기적 신호를 입력 감지 패널(ISL)에 제공한다. 전기적 신호는 제2 회로 기판(CF2)에서 생성되거나 메인 회로 기판(MB)에서 생성된 것일 수 있다.
메인 회로 기판(MB)은 표시 모듈(DM)을 구동하기 위한 각종 구동 회로나 전원 공급을 위한 커넥터 등을 포함할 수 있다. 제1 회로 기판(CF1)과 제2 회로 기판(CF2)은 각각 메인 회로 기판(MB)에 접속될 수 있다. 본 발명에 따르면, 하나의 메인 회로 기판(MB)을 통해 표시 모듈(DM)을 용이하게 제어할 수 있다. 다만, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 표시 모듈(DM)에 있어서, 표시 패널(DP)과 입력 감지 패널(ISL)은 서로 다른 메인 회로 기판에 연결될 수도 있고, 제1 회로 기판(CF1)과 제2 회로 기판(CF2) 중 어느 하나는 메인 회로 기판(MB)에 연결되지 않을 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도시되지 않았으나, 제1 회로 기판(CF1) 및 제2 회로 기판(CF2)은 표시 패널(DP)의 배면을 향하는 방향으로 벤딩 될 수 있다. 이때, 제2 회로 기판(CF2)의 제1 컨택부(CN1)는 벤딩된 상태에서 메인 회로 기판(MB)의 제2 컨택부(CN2)와 연결될 수 있다.
본 실시예에서 제1 회로 기판(CF1) 및 제2 회로 기판(CF2)은 표시 모듈(DM)의 서로 다른 측에 배치될 수 있다. 예를 들어, 제1 회로 기판(CF1) 및 제2 회로 기판(CF2)은 액티브 영역(AA)을 사이에 두고 제2 방향(DR2)을 따라 서로 이격되어 배치될 수 있다. 따라서, 제2 회로 기판(CF2)은 표시 모듈(DM)의 제1 엣지(DM-E1)와 인접한 일 측에 배치되고, 제1 회로 기판(CF1)은 제1 엣지(DM-E1)와 제2 방향(DR2)을 따라 이격된 표시 묘듈(DM)의 제2 엣지(DM-M2)와 인접한 타 측에 배치될 수 있다. 다만, 이에 한정되는 것은 아니며, 다른 실시예에서 제1 회로 기판(CF1) 및 제2 회로 기판(CF2)은 동일한 측에 배치될 수 있다.
본 실시예에 따르면, 제1 회로 기판(CF1) 및 제2 회로 기판(CF2)이 서로 다른 측에 배치됨에 따라, 불필요한 주변 영역(NAA)을 감소시킬 수 있다. 따라서, 네로우 베젤(narrow bezel)을 포함하는 표시 모듈(DM)을 제공할 수 있다.
하우징(HU)은 윈도우 패널(WP)과 결합된다. 하우징(HU)은 윈도우 패널(WP)과 결합되어 소정의 내부 공간을 제공한다. 표시 모듈(DM)은 내부 공간에 수용될 수 있다.
하우징(HU)은 상대적으로 높은 강성을 가진 물질을 포함할 수 있다. 예를 들어, 하우징(HU)은 유리, 플라스틱, 또는 금속을 포함하거나, 이들의 조합으로 구성된 복수 개의 프레임 및/또는 플레이트를 포함할 수 있다. 하우징(HU)은 내부 공간에 수용된 표시 장치(EA)의 구성들을 외부 충격으로부터 안정적으로 보호할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다. 도 3b는 본 발명의 일 실시예에 따른 표시 장치의 단면도이다.
도 3a를 참조하면, 표시 모듈(DM)은 표시 패널(DP), 입력 감지 패널(ISL), 및 결합 부재(SLM)을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP)은 발광형 표시패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다.
표시 패널(DP)은 제1 기판(BS1), 표시 회로층(ML-D), 및 표시 소자층(EML)을 포함할 수 있다. 입력 감지 패널(ISL)은 제2 기판(BS2) 및 감지 회로층(ML-T)을 포함할 수 있다.
제1 기판(BS1) 및 제2 기판(BS2) 각각은 실리콘 기판, 플라스틱 기판, 유리 기판, 절연 필름, 또는 복수의 절연층들을 포함하는 적층 구조체일 수 있다.
표시 회로층(ML-D)은 제1 기판(BS1) 위에 배치될 수 있다. 표시 회로층(ML-D)은 복수의 절연층들, 복수의 도전층들 및 반도체층을 포함할 수 있다. 표시 회로층(ML-D)의 복수의 도전층들은 신호 라인들 또는 화소의 제어 회로를 구성할 수 있다.
표시 소자층(EML)은 표시 회로층(ML-D) 위에 배치될 수 있다. 표시 소자층(EML)은 광을 발생하거나, 광의 투과율을 제어하는 층일 수 있다. 예를 들어, 유기발광 표시 패널의 표시 소자층(EML)은 유기발광물질을 포함할 수 있다. 퀀텀닷 발광 표시패널의 표시 소자층(EML)은 퀀텀닷, 및 퀀텀로드 중 적어도 어느 하나를 포함할 수 있다. 액정 표시 패널의 표시 소자층(EML)은 액정층을 포함할 수 있다.
제2 기판(BS2)은 표시 소자층(EML) 위에 배치될 수 있다. 제2 기판(BS2)과 표시 소자층(EML) 사이에는 소정의 공간이 정의될 수도 있다. 상기 공간은 공기 또는 비활성 기체로 충진될 수 있다. 또한, 본 발명의 일 실시예에서, 상기 공간은 실리콘계 폴리머, 에폭시계 수지 또는 아크릴계 수지 등과 같은 충진재로 충진될 수도 있다.
감지 회로층(ML-T)은 제2 기판(BS2) 위에 배치될 수 있다. 감지 회로층(ML-T)은 복수의 절연층들 및 복수의 도전층들을 포함할 수 있다. 복수의 도전층들은 외부의 입력을 감지하는 감지 전극, 감지 전극과 연결된 감지 라인, 및 감지 라인과 연결된 감지 패드를 구성할 수 있다.
제1 기판(BS1)과 제2 기판(BS2) 사이에는 결합 부재(SLM)가 배치될 수 있다. 결합 부재(SLM)는 제1 기판(BS1)과 제2 기판(BS2)을 결합할 수 있다. 결합 부재(SLM)는 광 경화성 수지 또는 광 가소성 수지와 같은 유기물을 포함하거나, 프릿 실(frit seal)과 같은 무기물을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 3b를 참조하면, 표시 모듈(DM-1)은 표시 패널(DP-1), 입력 감지 패널(ISL-1)을 포함할 수 있다. 입력 감지 패널(ISL-1)은 입력감지층으로 지칭될 수도 있다.
표시 패널(DP)은 제1 기판(BS1), 표시 회로층(ML-D), 표시 소자층(EML), 및 박막 봉지층(ECL)을 포함할 수 있다. 입력 감지 패널(ISL-1)은 베이스층(ECL) 및 감지 회로층(ML-T)을 포함할 수 있다. 박막 봉지층(ECL)과 베이스층(ECL)은 동일한 구성일 수 있다.
본 발명의 일 실시예에 따르면, 표시 패널(DP-1)과 입력 감지 패널(ISL-1)은 연속 공정으로 형성될 수 있다. 즉, 감지 회로층(ML-T)은 박막 봉지층(ECL) 위에 직접 형성될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 4b는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 4a를 참조하면, 표시 패널(DP)은 복수의 화소들(PX), 복수의 신호 라인들(GL, DL, PL, ECL), 및 복수의 표시 패드들(PDD)을 포함할 수 있다.
표시 패널(DP)의 액티브 영역(AA)은 영상이 표시되는 영역이고, 주변 영역(NAA)은 구동 회로나 구동 라인 등이 배치된 영역일 수 있다. 도 4a에서는 표시 패널(DP)의 액티브 영역(AA) 및 주변 영역(NAA)이 표시되었다. 액티브 영역(AA)에는 복수의 화소들(PX)이 배치될 수 있다.
복수의 신호 라인들(GL, DL, PL, ECL)은 화소들(PX)에 연결되어 화소들(PX)에 전기적 신호들을 전달한다. 표시 패널(DP)에 포함되는 신호 라인들 중 스캔 라인(GL), 데이터 라인(DL), 전원 라인(PL), 및 발광제어 라인(ECL)을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(GL, DL, PL, ECL)은 초기화 전압 라인을 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4b를 참조하면, 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 도 4b에는 i번째 스캔 라인(GLi) 및 i번째 발광제어 라인(ECLi)에 연결된 화소(PX)를 예시적으로 도시하였다.
화소(PX)는 발광 소자(EE) 및 화소 회로(CC)를 포함할 수 있다. 화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 복수의 트랜지스터들(T1-T7)은 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성될 수 있다.
화소 회로(CC)는 데이터 신호에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다. 발광 소자(EE)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다. 발광 소자(EE)는 유기발광소자 또는 양자점 발광소자를 포함할 수 있다.
복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(EE)의 애노드 전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 발광 소자(EE)에 흐르는 전류량을 제어한다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제2 트랜지스터(T2)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제3 트랜지스터(T3)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 스캔 라인(GLi-1)에 접속된다. 제4 트랜지스터(T4)는 i-1번째 스캔 라인(GLi-1)으로 i-1번째 스캔 신호가 제공될 때 턴-온되어 노드(ND)로 초기화전압(Vint)을 제공한다.
제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 발광 소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i+1번째 스캔 라인(GLi+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(GLi+1)으로 i+1번째 스캔 신호가 제공될 때 턴-온되어 초기화전압(Vint)을 발광 소자(EE)의 애노드전극으로 제공한다.
제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온되면 발광 소자(EE)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 발광 소자(EE)가 발광하지 않게 되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
추가적으로, 도 4b에서는 제7 트랜지스터(T7)의 제어 전극이 i+1번째 스캔 라인(GLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i번째 스캔 라인(GLi) 또는 i-1번째 스캔 라인(GLi-1)에 접속될 수 있다.
커패시터(CP)는 전원 라인(PL)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
본 발명에서 화소(PX)의 등가 회로는 도 4b에 도시된 등가 회로로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 발광 소자(EE)를 발광시키기 위한 다양한 형태로 구현될 수 있다. 도 4b에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
다시 도 4a를 참조하면, 전원 패턴(VDD)은 주변 영역(NAA)에 배치된다. 본 실시예에서, 전원 패턴(VDD)은 복수의 전원 라인들(PL)과 접속된다. 이에 따라, 표시 패널(DP) 은 전원 패턴(VDD)을 포함함으로써, 복수의 화소들에 동일한 제1 전원 신호를 제공할 수 있다.
표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2)를 포함할 수 있다. 제1 패드(D1)는 복수로 구비되어 데이터 라인들(DL)에 각각 연결될 수 있다. 제2 패드(D2)는 전원 패턴(VDD)에 연결되어 전원 라인(PL)과 전기적으로 연결될 수 있다. 표시 패널(DP)은 표시 패드들(PDD)을 통해 외부로부터 제공된 전기적 신호들을 화소들(PX)에 제공할 수 있다. 한편, 표시 패드들(PDD)은 제1 패드(D1) 및 제2 패드(D2) 외에 다른 전기적 신호들을 수신하기 위한 패드들을 더 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 5는 본 발명의 일 실시예에 따른 입력 감지 패널의 평면도이다. 도 6a는 본 발명의 일 실시예에 따른 입력 감지 패널의 일 영역의 확대도이다. 도 6b는 도 6a의 I-I'를 따라 절단한 단면도이다. 도 6c는 본 발명의 일 실시예에 따른 입력 감지 패널의 단면도이다.
도 5를 참조하면, 입력 감지 패널(ISL)은 제2 기판(BS2), 제1 감지 전극(TE1), 제2 감지 전극(TE2), 복수의 감지 라인들(TL1, TL2, TL3), 복수의 감지 패드들(TP1, TP2, TP3), 정전기 감지부(ED1, ED2, EL1, EL2), 및 브릿지 패턴(PB)을 포함하는 플로팅 패턴부(PT)을 포함한다. 본 실시예에 따른 제1 감지 전극(TE1), 제2 감지 전극(TE2), 복수의 감지 라인들(TL1, TL2, TL3), 복수의 감지 패드들(TP1, TP2, TP3)은 입력 감지부로 정의될 수 있다. 또한, 입력 감지부는 도 3a에서 설명한 감지 회로층(ML-T)을 구성할 수 있다.
제2 기판(BS2)에는 액티브 영역(AA-I) 및 주변 영역(NAA-I)이 정의될 수 있다. 주변 영역(NAA-I)은 액티브 영역(AA-I)을 에워쌀 수 있다.
제1 감지 전극(TE1) 및 제2 감지 전극(TE2)은 액티브 영역(AA-I) 위에 배치될 수 있다. 입력 감지 패널(ISL)은 제1 감지 전극(TE1) 및 제2 감지 전극(TE2) 사이의 정전 용량의 변화를 통해 외부 입력에 대한 정보를 얻을 수 있다.
제1 감지 전극(TE1)은 제1 감지 패턴들(SP1) 및 제1 연결 패턴들(BP1)을 포함할 수 있다. 제1 감지 전극(TE1)은 제1 방향(DR1)을 따라 연장되고, 제2 방향(DR2)을 따라 배열될 수 있다. 제1 감지 패턴들(SP1)은 제1 방향(DR1)을 따라 이격되어 배열될 수 있다. 적어도 하나의 제1 연결 패턴(BP1)은 서로 인접한 두 개의 제1 감지 패턴들(SP1)에 연결될 수 있다.
제2 감지 전극(TE2)은 제2 감지 패턴들(SP2) 및 제2 연결 패턴들(BP2)을 포함할 수 있다. 제2 감지 전극(TE2)은 제2 방향(DR2)을 따라 연장되고, 제1 방향(DR1)을 따라 배열될 수 있다. 제2 감지 패턴들(SP2)은 제2 방향(DR2)을 따라 이격되어 배열될 수 있다. 적어도 하나의 제2 연결 패턴(BP2)은 서로 인접한 두 개의 제2 감지 패턴들(SP2)에 연결될 수 있다.
감지 라인들(TL1, TL2, TL3)은 주변 영역(NAA-I)에 배치된다. 감지 라인들(TL1, TL2, TL3)은 제1 감지 라인(TL1), 제2 감지 라인(TL2), 및 제3 감지 라인(TL3)을 포함할 수 있다.
제1 감지 라인(TL1)은 제1 감지 전극(TE1)에 연결된다. 제2 감지 라인(TL2)은 제2 감지 전극(TE2)의 일 단에 연결된다. 제3 감지 라인(TL3)은 제2 감지 전극(TE2)의 타 단에 각각 연결된다. 제2 감지 전극(TE2)의 타 단은 제2 감지 전극(TE2)의 일 단과 대향된 부분일 수 있다.
본 발명에 따르면, 제2 감지 전극(TE2)은 제2 감지 라인(TL2) 및 제3 감지 라인(TL3)에 연결될 수 있다. 이에 따라, 제1 감지 전극(TE1)에 비해 상대적으로 긴 길이를 가진 제2 감지 전극(TE2)에 대하여 영역에 따른 감도를 균일하게 유지시킬 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제3 감지 라인(TL3)은 생략될 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
감지 패드들(TP1, TP2, TP3)은 주변 영역(NAA-I)에 배치된다. 감지 패드들(TP1, TP2, TP3)은 제1 감지 패드(TP1), 제2 감지 패드(TP2), 및 제3 감지 패드(TP3)를 포함할 수 있다. 제1 감지 패드(TP1)는 제1 감지 라인(TL1)에 연결되어 제1 감지 전극(TE1)과 전기적으로 연결된다. 제2 감지 패드(TP2)는 제2 감지 라인(TL2)에 연결되고, 제3 감지 패드(TP3)는 제3 감지 라인(TL3)에 연결된다. 따라서, 제2 감지 패드(TP2) 및 제3 감지 패드(TP3)는 제2 감지 전극(TE2)과 전기적으로 연결된다.
본 실시예에서 감지 패드들(TP1, TP2, TP3)과 표시 패널(DP)의 표시 패드들(PDD)은 표시 모듈(DM, 도 2 참조)의 서로 다른 측에 배치될 수 있다. 예를 들어, 감지 패드들(TP1, TP2, TP3)과 표시 패드들(PDD) 액티브 영역(AA-I)을 사이에 두고 제2 방향(DR2)을 따라 서로 이격되어 배치될 수 있다. 따라서, 감지 패드들(TP1, TP2, TP3)은 표시 모듈(DM)의 제1 엣지(DM-E1)와 인접한 일 측에 배치되고, 표시 패드들(PDD)은 제1 엣지(DM-E1)와 제2 방향(DR2)을 따라 이격된 표시 묘듈(DM)의 제2 엣지(DM-M2)와 인접한 타 측에 배치될 수 있다. 도 5에는 설명의 편의를 위해 표시 패널(DP), 제1 회로 기판(CF1), 및 표시 패드들(PDD)을 점선으로 도시하였다.
정전기 감지부(ED1, ED2, EL1, EL2)는 주변 영역(NAA-I)에 배치된다. 정전기 감지부(ED1, ED2, EL1, EL2)는 제1 정전기 감지 패드(ED1), 제2 정전기 감지 패드(ED2), 제1 정전기 감지 라인(EL1), 및 제2 정전기 감지 라인(EL2)을 포함한다.
제1 정전기 감지 패드(ED1) 및 제2 정전기 감지 패드(ED2)는 감지 패드들(TP1, TP2, TP3)을 사이에 두고 서로 이격되어 배치될 수 있다. 예를 들어, 제1 정전기 감지 패드(ED1)은 제1 감지 패드(TP1)와 플로팅 패턴부(PT) 사이에 배치되고, 제2 정전기 감지 패드(ED2)는 제3 감지 패드(TP3)와 이격되어 배치될 수 있다. 제1 정전기 감지 라인(EL1)의 일 단은 제1 정전기 감지 패드(ED1)와 연결되고, 제2 정전기 감지 라인(EL2)의 일 단은 제2 정전기 감지 패드(ED2)와 연결된다.
본 실시예에 따르면, 제1 정전기 감지 라인(EL1)과 제2 정전기 감지 라인(EL2)은 감지 전극(TE1, TE2)을 에워 쌀 수 있다. 예를 들어, 제1 정전기 감지 라인(EL1)은 감지 전극(TE1, TE2)의 우측을 에워 쌀 수 있으며, 제2 정전기 감지 라인(EL2)은 감지 전극(TE1, TE2)의 좌측을 에워 쌀 수 있다. 제1 정전기 감지 라인(EL1) 및 제2 정전기 감지 라인(EL2) 각각의 타 단은 서로 이격될 수 있다. 따라서, 제1 정전기 감지 라인(EL1)과 제2 정전기 감지 라인(EL2)은 전기적으로 절연될 수 있다.
본 발명에 따르면, 감지 전극(TE1, TE2)을 에워 싸는 정전기 감지부(ED1, ED2, EL1, EL2)를 포함함으로써, 외부로부터 입력 감지부로 유입되는 정전기에 의해 입력 감지부가 손상되었는지 용이하게 판별할 수 있다.
플로팅 패턴부(PT)는 브릿지 패턴(PB) 및 후술하는 복수의 패턴들(RR, BR, AM)을 포함할 수 있다. 플로팅 패턴부(PT)는 입력 감지부와 전기적으로 절연된 즉, 플로팅된 패턴들일 수 있다. 도 6a에는 일 예시로 플로팅 패턴부(PT)가 제1 정전기감지 패드(ED1)과 인접한 모서리에 배치된 것을 도시하였다.
플로팅 패턴부(PT)는 플로팅 영역(PTA) 내에 배치될 수 있다. 플로팅 영역(PTA)은 입력 감지 패널(ISL)을 형성하는 공정 시, 입력 감지부와 전기적으로 절연되고, 공정 상의 편의를 위해 필요한 패턴들(RR, BR, AM)들이 배치되는 영역일 수 있다.
플로팅 패턴부(PT)에 포함된 패턴들(RR, BR, AM)은 전기적으로 연결되어 있는 바, 감지 패드들(TP1, TP2, TP3) 및 정전기 감지 패드들(ED1, ED2)의 상대적으로 큰 면적을 가질 수 있다.
플로팅 패턴부(PT)는 브릿지 패턴(PB)에 의해 정전기 감지부(ED1, ED2, EL1, EL2)의 일 구성과 전기적으로 연결될 수 있다. 도 5에는 예시적으로 브릿지 패턴(PB)에 의해 플로팅 패턴부(PT)와 제1 정전기 감지 패드(ED1)가 연결된 것을 도시하였다.
도 6a를 참조하면, 본 실시예에서 플로팅 패턴부(PT)는 저항 검사 패턴(RR), 얼라인 패턴(AM) 및 연결 패턴(BR)을 포함할 수 있다. 저항 검사 패턴(RR), 얼라인 패턴(AM) 및 연결 패턴(BR)은 입력 감지부와 전기적으로 절연된다.
얼라인 패턴(AM)은 제2 회로 기판(CF2, 도 2 참조)에 배치된 패드들(미도시)과 감지 패드들(TP1, TP2, TP3)을 정렬하는데 사용하거나, 정전기 감지부(ED1, ED2, EL1, EL2), 또는 저항 검사 패턴(RR)에 신호를 가할 때, 패드들의 위치 여부를 인식하는 용도로 이용할 수 있다. 도 6a는 'ㅜ' 형상을 가진 하나의 얼라인 패턴(AM)을 도시하였으나, 얼라인 패턴(AM)은 복수로 제공될 수 있고, 다양한 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
저항 검사 패턴(RR)은 제1 정전기 검사 패드(ED1)과 인접하게 배치될 수 있다. 저항 검사 패턴(RR)은 제2 회로 기판(CF2, 도 2 참조)을 감지 패드들(TP1, TP2, TP3)에 접합 시, 접합 여부를 검사하는 패드일 수 있다. 도 6a에는 하나의 저항 검사 패턴(RR)을 도시하였으나, 이에 한정되는 것은 아니며, 저항 검사 패턴(RR)은 복수로 제공될 수 있다.
연결 패턴(BR)은 저항 검사 패턴(RR)과 얼라인 패턴(AM)을 연결할 수 있다. 설명의 편의상 연결 패턴(BR)을 별도의 구성으로 설명하였으나, 실질적으로 플로팅 패턴부(PT)를 구성하는 패턴들은 동일 공정에 의해 형성될 수 있다. 따라서, 동일 물질을 포함하며 동일한 절연층 상에 배치될 수 있다.
플로팅 패턴부(PT)는 입력 감지 패널(ISL)의 최 외각에 인접하게 배치되어 있으며, 상대적으로 인접한 패드들(TP1, TP2, TP3, ED1, ED2)에 비해 큰 면적을 가짐으로써, 외부에서 유입되는 정전기가 쉽게 차징(charging)될 수 있다. 플로팅 패턴부(PT)에 차징된 정전기는 인접한 감지 라인들(TL1, TL2, TL3)로 유입 되거나, 입력 감지부의 일 구성으로 유입되어 입력 감지 패널(ISL)의 불량을 유발할 수 있다.
도 6a에는 플로팅 패턴부(PT) 중 얼라인 패턴(AM)에 차징된 정전기가 제1 감지 라인(TL1)으로 유입되어 불량(SP)을 유발하는 것을 예시적으로 점선으로 도시하였다.
본 발명에 따르면, 플로팅 패턴부(PT)는 입력 감지부와 전기적으로 절연된 정전기 감지부(ED1, ED2, EL1, EL2)와 연결됨으로써, 플로팅 패턴부(PT)에 차징된 정전기가 정전기 감지부(ED1, ED2, EL1, EL2)로 유입될 수 있는 패스를 제공할 수 있다. 이에 따라, 플로팅 패턴부(PT)에 차징된 정전기가 입력 감지부로 유입되는 경로를 차단함으로써, 정전기로 인한 입력 감지 패널(ISL)의 불량을 감소시킬 수 있다. 이에 따라, 신뢰성이 향상된 표시 장치를 제공할 수 있다.
도 6b를 참조하면, 본 발명에 따른 입력 감지 패널(ISL)의 감지 회로층(ML-T)은 제1 절연층(TIL1), 제2 절연층(TIL2), 제1 도전층(TC1), 및 제2 도전층(TC2)을 포함할 수 있다. 도 6b 및 도 6c에는 예시적으로 도 3a의 제2 기판(BS2)상에 배치된 감지 회로층(ML-T)과 대응되는 구성을 도시하였으나, 이에 한정되는 것은 아니며, 도 3b의 감지 회로층(ML-T)에도 동일하게 적용될 수 있다.
제1 도전층(TC1)은 제2 기판(BS) 상에 배치된다. 본 실시예에서 제1 도전층(TC1)은 금속 물질을 포함할 수 있다. 예를 들어, 제1 도전층(TC1)은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 또는 이들의 합금을 포함할 수 있다. 상기 합금은 예를 들어 몰리브덴 나이오븀일 수 있다.
제1 도전층(TC1)이 금속을 포함함에 따라, 제1 도전층(TC1)은 도 5에 도시된 입력 감지 패널(ISL)의 구성들 중, 제1 연결 패턴들(BP1), 감지 라인들(TL1), 정전기 감지 패드들(ED1, ED2)의 일부, 정전기 감지 라인들(EL1, EL2), 플로팅 패턴부(PT)의 일부 예를 들어, 브릿지 패턴(PB), 연결 패턴(BR), 저항 검사 패턴(RR)의 일부로 정의될 수 있다. 본 실시예에서, 연결 패턴(BR) 및 브릿지 패턴(PB)은 동일층 상에 형성될 수 있다.
도 6b에는 감지 라인들(TL1, TL2, TL3) 중 제1 감지 라인(TL1), 정전기 감지 패드들(ED1, ED2) 중 제1 정진기 감지 패드(ED1), 정전기 감지 라인들(EL1, EL2) 중 제1 정전기 감지 라인(EL1)을 6a의 I-I'의 절단선에 따라 예시적으로 도시하였다.
제1 절연층(TIL1)은 제1 도전층(TC1)을 커버할 수 있다. 제1 절연층(TIL1)은 무기 물질을 포함할 수 있으며, 예를 들어, 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 티타늄옥사이드, 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
제2 도전층(TC2)은 제1 절연층(TIL1) 상에 배치된다. 본 실시예에서 제2 도전층(TC2)은 투명한 도전 물질을 포함할 수 있다. 본 명세서 내에서 투명하다는 것은 광의 투과율이 소정의 기준 이상인 것을 의미할 수 있다. 예를 들어, 상기 소정의 기준은 90%일 수 있으나, 본 발명이 이에 제한되는 것은 아니다. 제2 도전층(TC2)은 투명한 전도성 산화물(transparent conductive oxide)을 포함할 수 있고, 예를 들어, 인듐 주석 산화물(ITO), 인듐아연 산화물(IZO), 인듐갈륨 산화물(IGO), 인듐아연갈륨 산화물(IGZO), 및 이들의 혼합물/화합물 중 적어도 어느 하나를 포함할 수 있다. 하지만, 본 발명이 이에 제한되는 것은 아니다.
제2 도전층(TC2)이 투명 도전성 물질을 포함함에 따라, 제2 도전층(TC2)은 도 5에 도시된 입력 감지 패널(ISL)의 구성들 중, 감지 패턴들(SP1, SP2), 제2 연결 패턴들(BP2), 정전기 감지 패드들(ED1, ED2)의 나머지 일부, 및 플로팅 패턴부(PT)의 나머지 일부 예를 들어, 저항 검사 패턴(RR)의 나머지 일부로 정의될 수 있다.
제1 감지 패드들(SP1)과 제1 연결 패턴들(BP1)은 도시되지 않았으나, 제1 절연층(TIL1)을 관통하는 컨택홀에 의해 서로 연결될 수 있다.
제2 절연층(TIL2)은 제2 도전층(TC2)을 커버할 수 있다. 제1 절연층(TIL1)은 무기 물질을 포함할 수 있으며, 예를 들어, 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시 나이트라이드, 티타늄옥사이드, 및 알루미늄옥사이드 중 적어도 어느 하나를 포함할 수 있다.
도 6c를 참조하면, 본 발명에 따른 입력 감지 패널(ISL-0)의 감지 회로층(ML-T0)은 제1 절연층(TIL1-0), 제2 절연층(TIL2-0), 제1 도전층(TC1-0), 및 제2 도전층(TC2-0)을 포함할 수 있다. 제1 절연층(TIL1-0), 제2 절연층(TIL2-0)은 도 6b에서 설명한 제1 절연층(TIL1), 제2 절연층(TIL2)과 동일한 구성일 수 있다.
본 실시예에서 제1 도전층(TC1-0)은 투명 도전성 물질을 포함할 수 있으며, 제2 도전층(TC2-0)은 금속을 포함할 수 있다.
제1 도전층(TC1-0)이 투명 도전성 물질을 포함함에 따라, 제1 도전층(TC1-0)은 도 5에 도시된 입력 감지 패널(ISL)의 구성들 중, 감지 패턴들(SP1, SP2), 제2 연결 패턴들(BP2), 정전기 감지 패드들(ED1-0, ED2)의 일부, 및 플로팅 패턴부(PT-0)의 일부 예를 들어, 저항 검사 패턴(RR-0)의 일부로 정의될 수 있다.
제2 도전층(TC2-0)이 금속을 포함함에 따라, 제2 도전층(TC2-0)은 도 5에 도시된 입력 감지 패널(ISL)의 구성들 중, 제1 연결 패턴들(BP1), 감지 라인들(TL1-0), 정전기 감지 패드들(ED1-0, ED2)의 나머지 일부, 정전기 감지 라인들(EL1-0, EL2), 플로팅 패턴부(PT-0)의 나머지 일부 예를 들어, 브릿지 패턴(PB-0), 연결 패턴(BR-0), 저항 검사 패턴(RR-0)의 나머지 일부로 정의될 수 있다. 본 실시예에서, 연결 패턴(BR-0) 및 브릿지 패턴(PB-0)은 동일층 상에 형성될 수 있다.
제1 감지 패드들(SP1)과 제1 연결 패턴들(BP1)은 도시되지 않았으나, 제2 절연층(TIL2)을 관통하는 컨택홀에 의해 서로 연결될 수 있다.
도 6c에는 감지 라인들(TL1-0, TL2, TL3) 중 제1 감지 라인(TL1-0), 정전기 감지 패드들(ED1-0, ED2) 중 제1 정진기 감지 패드(ED1-0), 정전기 감지 라인들(EL1-0, EL2) 중 제1 정전기 감지 라인(EL1-0)을 6a의 I-I'의 절단선과 대응되도록 예시적으로 도시하였다.
도 7은 본 발명의 일 실시예에 따른 입력 감지 패널의 일 영역의 확대도이다. 도 8은 본 발명의 일 실시예에 따른 입력 감지 패널의 일 영역의 확대도이다. 도 1 내지 도 6c와 동일/유사한 구성에 대해 동일/유사한 참조 부호를 부여하며, 중복된 설명은 생략한다.
도 7을 참조하면, 일 실시예에 따른 브릿지 패턴(PB-1)은 얼라인 패턴(AM)와 제1 정전기 감지 라인(EL1)에 연결될 수 있다.
본 실시예에 따르면, 브릿지 패턴(PB-1)은 얼라인 패턴(AM) 중 제1 감지 라인(TL1)과 가장 인접한 부분에 접속될 수 있다. 얼라인 패턴(AM) 중 제1 감지 라인(TL1)을 향하도록 돌출된 부분에 연결되어 제1 정전기 감지 라인(EL1)에 배치됨에 따라, 외부로부터 유입되는 정전기가 제1 감지 라인(TL1)으로 유입되는 문제를 효율적으로 방지할 수 있다. 다만, 이에 한정되는 것은 아니며, 브릿지 패턴(PB-1)은 얼라인 패턴(AM) 중 입력 감지부에 인접하게 돌출된 영역에 접속되어 제2 정전기 감지 라인(EL2)과 연결될 수 있으며, 외부로 유입된 정전기가 정전기 감지부(ED1, ED2, EL1, EL2)으로 흘러 들어가는 패스를 형성할 경우, 접속 위치 및 모양은 어느 하나에 한정되지 않는다.
도 8을 참조하면, 본 실시예에 따르면, 입력 감지 패널(ISL)은 플로팅 패턴부(PT)와 정전기 감지부(ED1, EL1) 사이에 배치되고, 입력 감지부와 전기적으로 절연된 더미 패턴(DMP)을 더 포함한다. 더미 패턴(DMP)는 복수로 제공되어 제1 방향(DR1) 및 제2 방향(DR2)을 따라 이격되어 배열될 수 있다.
더미 패턴(DMP)은 브릿지 패턴(PB)와 동일층 상에 배치될 수 있다. 더미 패턴(DMP)은 금속을 포함할 수 있다.
입력 감지 패널(ISL)이 더미 패턴(DMP)을 포함함에 따라, 플로팅 패턴부(PT)와 정전기 감지부(ED1, EL1) 사이에 배치되어, 플로팅 패턴부(PT)에 차징된 정전기가 더미 패턴(DMP)으로 유입됨에 따라 신뢰성이 향상된 표시 장치를 제공할 수 있다.
도 9a 내지 도 9c는 일 실시예에 따른 더미 패턴들의 평면도들이다. 도 1 내지 도 6c, 및 도 8과 동일/유사한 구성에 대해 동일/유사한 참조 부호를 부여하며, 중복된 설명은 생략한다.
도 9a 내지 도 9c를 참조하면, 일 실시예에 따른 더미 패턴(DMP-A)은 삼각형으로 제공될 수 있다. 또한, 더미 패턴(DMP-B)은 타원형으로 제공될 수 있으며, 더미 패턴(DMP-C)은 사다리꼴 형상으로 제공될 수 있다. 다만, 이에 한정되는 것은 아니며, 입력 감지부와 전기적으로 절연된 것이면, 더미 패턴은 다각형, 및 원형으로 제공될 수 있고, 복수로 제공되어 서로 다른 형상을 가질 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 2 및 도 5를 참조하면, 본 발명의 회로 기판들(CF1, CF2)각각은 표시 모듈(DM)의 서로 다른 엣지들(DM-E1, DM-E2)에 배치되는 것으로 설명하였으나, 이에 한정되는 것은 아니며, 회로 기판들(CF1, CF2)은 서로 인접한 엣지들(DM-E1, DM-E2)에 배치될 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
EA: 표시 장치
DP: 표시 패널
ISL: 입력 감지 패널
TE1: 제1 감지 전극
TE2: 제2 감지 전극
TL1, TL2, TL3: 감지 배선들
PT: 플로팅 패턴부
RR: 저항 검사 패턴
AM: 얼라인 패턴
BR: 연결 패턴
RB: 브릿지 패턴
ED1: 제1 정전기 감지 패드
ED2: 제2 정전기 감지 패드
EL1: 제1 정전기 감지 라인
EL2: 제2 정전기 감지 라인

Claims (20)

  1. 복수의 화소들 및 상기 화소들에 연결된 표시 패드들을 포함하는 표시 패널; 및
    상기 표시 패널 상에 배치되고, 입력을 감지하는 감지 전극과 상기 감지 전극과 연결된 감지 라인과 상기 감지 라인에 연결된 감지 패드들을 포함하는 입력 감지부, 상기 감지 패드들과 이격된 정전기 감지부, 및 상기 입력 감지부와 전기적으로 절연되고 브릿지 패턴을 포함하는 플로팅 패턴부를 포함하는 입력 감지 패널을 포함하고,
    상기 브릿지 패턴은,
    상기 정전기 감지부와 연결되는 표시 장치.
  2. 제1 항에 있어서,
    상기 플로팅 패턴부는,
    저항 검사 패턴, 상기 저항 검사 패턴과 연결된 얼라인 패턴을 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 정전기 감지부는,
    상기 감지 패드들을 사이에 두고 서로 이격되어 배치되는 제1 정전기 감지 패드와 제2 정전기 감지 패드, 및 일단이 상기 제1 정전기 감지 패드와 연결되고 상기 감지 전극의 일부를 에워 싸는 제1 정전기 감지 라인과 일단이 상기 제2 정전기 감지패드와 연결되고 상기 감지 전극의 다른 일부를 에워 싸는 제2 정전기 감지 라인을 포함하고,
    상기 제1 정전기 감지 라인과 상기 제2 정전기 감지 라인 각각의 타단은,
    서로 이격된 것을 특징으로 하는 전자 장치.
  4. 제3 항에 있어서,
    상기 브릿지 패턴은,
    제1 정전기 감지 패드 및 상기 제2 정전기 감지 패드 중 어느 하나와 상기 저항 검사 패턴을 연결하는 것을 특징으로 하는 표시 장치.
  5. 제3 항에 있어서,
    상기 브릿지 패턴은,
    제1 정전기 감지 라인 및 상기 제2 정전기 감지 라인 중 어느 하나와 상기 얼라인 패턴을 연결하는 것을 특징으로 하는 표시 장치.
  6. 제1 항에 있어서,
    상기 입력 감지 패널은,
    상기 정전기 감지부와 상기 플로팅 패턴부 사이에 배치되고, 상기 입력 감지부와 전기적으로 절연된 더미 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서,
    상기 더미 패턴은,
    다각형, 타원형, 및 원형 중 어느 하나의 형상을 갖는 것을 특징으로 하는 표시 장치.
  8. 제1 항에 있어서,
    상기 입력 감지 패널은,
    상기 표시 패널 상에 배치된 제1 도전층, 상기 제1 도전층을 커버하는 제1 절연층, 상기 제1 절연층 상에 배치된 제2 도전층을 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 도전층이 금속을 포함하고, 상기 제2 도전층은 투명 도전성 물질을 포함하고,
    상기 브릿지 패턴은 상기 제1 도전층의 일부로 정의되는 것을 특징으로 하는 표시 장치.
  10. 제8 항에 있어서,
    상기 제2 도전층이 금속을 포함하고, 상기 제1 도전층은 투명 도전성 물질을 포함하고,
    상기 브릿지 패턴은 상기 제2 도전층의 일부로 정의되는 것을 특징으로 하는 표시 장치.
  11. 제1 항에 있어서,
    상기 표시 장치는,
    상기 표시 패널로부터 형성된 광이 제공되고 서로 교차하는 제1 방향 및 제2 방향으로 정의되는 평면으로 정의된 액티브 영역, 및 상기 액티브 영역을 에워싸는 주변 영역을 포함하고,
    상기 표시 패드들은 제1 방향을 따라 배열되고 상기 주변 영역의 일 측에 배치되고,
    상기 감지 패드들 및 플로팅 패턴부는 제1 방향을 따라 배열되고 상기 액티브 영역을 사이에 두고 제2 방향을 따라 상기 표시 패드들과 이격되어 상기 주변 영역의 타 측에 배치되는 것을 특징으로 하는 전자 장치.
  12. 제1 항에 있어서,
    상기 표시 장치는 결합 부재를 더 포함하고,
    상기 표시 패널 및 상기 입력 감지 패널은 상기 결합 부재를 통해 접합되는 것을 특징으로 하는 표시 장치.
  13. 제1 항에 있어서,
    상기 입력 감지 패널은 상기 표시 패널 상에 직접 배치되는 것을 특징으로 하는 표시 장치.
  14. 베이스층;
    상기 베이스층 상에 배치되고, 입력을 감지하는 감지 전극, 상기 감지 전극과 연결된 감지 라인, 및 상기 감지 라인에 연결된 감지 패드들을 포함하는 입력 감지부;
    상기 감지 패드들과 이격된 정전기 감지부; 및
    상기 입력 감지부와 전기적으로 절연되고 브릿지 패턴을 포함하는 플로팅 패턴부를 포함하고,
    상기 브릿지 패턴은,
    상기 정전기 감지부와 연결되는 표시 장치.
  15. 제14 항에 있어서,
    상기 플로팅 패턴부는,
    저항 검사 패턴, 상기 저항 검사 패턴과 연결된 얼라인 패턴을 포함하는 것을 특징으로 하는 표시 장치.
  16. 제15 항에 있어서,
    상기 정전기 감지부는,
    상기 감지 패드들을 사이에 두고 서로 이격되어 배치되는 제1 정전기 감지 패드와 제2 정전기 감지 패드, 및 일단이 상기 제1 정전기 감지 패드와 연결되고 상기 감지 전극의 일부를 에워 싸는 제1 정전기 감지 라인과 일단이 상기 제2 정전기 감지패드와 연결되고 상기 감지 전극의 다른 일부를 에워 싸는 제2 정전기 감지 라인을 포함하고,
    상기 제1 정전기 감지 라인과 상기 제2 정전기 감지 라인 각각의 타단은,
    서로 이격된 것을 특징으로 하는 전자 장치.
  17. 제16 항에 있어서,
    상기 브릿지 패턴은,
    제1 정전기 감지 패드 및 상기 제2 정전기 감지 패드 중 어느 하나와 상기 저항 검사 패턴을 연결하는 것을 특징으로 하는 표시 장치.
  18. 제16 항에 있어서,
    상기 브릿지 패턴은,
    제1 정전기 감지 라인 및 상기 제2 정전기 감지 라인 중 어느 하나와 상기 얼라인 패턴을 연결하는 것을 특징으로 하는 표시 장치.
  19. 제14 항에 있어서,
    상기 입력 감지 패널은,
    상기 정전기 감지부와 상기 플로팅 패턴부 사이에 배치되고, 상기 입력 감지부와 전기적으로 절연된 더미 패턴을 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제19 항에 있어서,
    상기 브릿지 패턴 및 상기 더미 패턴은 금속을 포함하는 것을 특징으로 하는 표시 장치.

KR1020190109658A 2019-09-04 2019-09-04 입력 감지 패널 및 이를 포함하는 표시 장치 KR20210028807A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190109658A KR20210028807A (ko) 2019-09-04 2019-09-04 입력 감지 패널 및 이를 포함하는 표시 장치
US16/936,268 US11163397B2 (en) 2019-09-04 2020-07-22 Input sensing panel and display device having the same
CN202010918752.1A CN112445375A (zh) 2019-09-04 2020-09-04 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190109658A KR20210028807A (ko) 2019-09-04 2019-09-04 입력 감지 패널 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210028807A true KR20210028807A (ko) 2021-03-15

Family

ID=74682278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190109658A KR20210028807A (ko) 2019-09-04 2019-09-04 입력 감지 패널 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11163397B2 (ko)
KR (1) KR20210028807A (ko)
CN (1) CN112445375A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220128506A (ko) * 2021-03-11 2022-09-21 삼성디스플레이 주식회사 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101082293B1 (ko) 2009-09-04 2011-11-09 삼성모바일디스플레이주식회사 터치 스크린 패널
US8952921B2 (en) * 2009-12-30 2015-02-10 Au Optronics Corp. Capacitive touch display panel and capacitive touch board
KR101818258B1 (ko) 2011-12-13 2018-01-15 엘지디스플레이 주식회사 표시장치용 터치 스크린 패널
KR102009890B1 (ko) 2012-12-11 2019-08-13 엘지디스플레이 주식회사 표시장치
KR102330449B1 (ko) 2015-10-01 2021-11-26 삼성디스플레이 주식회사 표시 장치
CN106020547B (zh) * 2016-05-26 2019-11-05 京东方科技集团股份有限公司 一种基板、触摸屏和触摸显示装置
KR102558922B1 (ko) 2016-08-29 2023-07-25 삼성디스플레이 주식회사 플렉시블 전자 회로 및 표시 장치
US10268298B2 (en) * 2017-05-07 2019-04-23 Superc-Touch Corporation Mutual-capacitance touch apparatus and highly sensitive mutual-capacitance touch sensing method for the same
KR102593459B1 (ko) * 2018-04-18 2023-10-24 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치

Also Published As

Publication number Publication date
US20210064211A1 (en) 2021-03-04
CN112445375A (zh) 2021-03-05
US11163397B2 (en) 2021-11-02

Similar Documents

Publication Publication Date Title
CN109859646B (zh) 显示面板、显示装置和显示面板的制作方法
KR20190036008A (ko) 전자패널, 표시장치, 및 그 제조 방법
US11183673B2 (en) Display device and a method for manufacturing the same
KR20210080671A (ko) 표시장치
KR20200115756A (ko) 회로기판 및 이를 포함한 표시장치
KR102635524B1 (ko) 표시장치 및 이의 제조 방법
KR20200115757A (ko) 회로기판 및 이의 제조방법
US10921917B2 (en) Input sensing circuit and display module having the same
CN111886643A (zh) 显示装置
KR20220016360A (ko) 입력 감지 패널 및 이를 포함하는 전자 장치
KR20210028807A (ko) 입력 감지 패널 및 이를 포함하는 표시 장치
US10817088B2 (en) Display device
US11249571B2 (en) Input sensing panel and display device having the same
US20220199698A1 (en) Display device
KR20210014244A (ko) 표시 장치
KR20210127295A (ko) 표시 장치
KR20210076299A (ko) 표시 장치 및 입력 센서
KR20200053720A (ko) 표시장치
US11354001B2 (en) Display device including an input sensing panel having an island pattern
US11637154B2 (en) Display device and method for manufacturing the same
US20240065057A1 (en) Fanout Lines with Shielding in an Active Area
KR20210077105A (ko) 표시 장치
KR20200130616A (ko) 전자 장치 및 전자 장치 제조 방법
KR20240011919A (ko) 표시장치 및 이의 제조방법
KR20210021168A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination