KR102059321B1 - 액정 디스플레이 장치와 이의 제조방법 - Google Patents

액정 디스플레이 장치와 이의 제조방법 Download PDF

Info

Publication number
KR102059321B1
KR102059321B1 KR1020130068527A KR20130068527A KR102059321B1 KR 102059321 B1 KR102059321 B1 KR 102059321B1 KR 1020130068527 A KR1020130068527 A KR 1020130068527A KR 20130068527 A KR20130068527 A KR 20130068527A KR 102059321 B1 KR102059321 B1 KR 102059321B1
Authority
KR
South Korea
Prior art keywords
link lines
forming
pad
region
dummy pattern
Prior art date
Application number
KR1020130068527A
Other languages
English (en)
Other versions
KR20140145845A (ko
Inventor
박제형
김덕원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130068527A priority Critical patent/KR102059321B1/ko
Publication of KR20140145845A publication Critical patent/KR20140145845A/ko
Application granted granted Critical
Publication of KR102059321B1 publication Critical patent/KR102059321B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Abstract

본 발명은 픽셀 전극을 형성하기 위한 투명 전극 막이 패드 영역에 잔존함으로 인해 발생되는 데이터 링크 라인들의 쇼트 불량을 방지한 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 복수의 픽셀이 형성되어 화상이 표시되는 액티브 영역; 상기 액티브 영역에 형성된 복수의 게이트 라인과 동일한 레이어로 패드 영역에 형성된 복수의 제1 링크 라인; 상기 복수의 제1 링크 라인을 덮도록 형성된 절연층; 상기 액티브 영역의 소스/드레인과 동일한 레이어로 상기 패드 영역의 절연층 상에 형성된 복수의 제2 링크 라인; 상기 복수의 제1 링크 라인 상에 형성된 더미 패턴; 상기 복수의 제1 링크라인 및 상기 복수의 제2 링크 라인과 접속된 복수의 패드가 형성된 패드부; 및 상기 패드부 상에 본딩된 드라이브 IC(intergrated circuit)를 포함한다.

Description

액정 디스플레이 장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 액정 디스플레이 장치에 관한 것으로, 특히 픽셀 전극을 형성하기 위한 투명 전극 막이 패드 영역에 잔존함으로 인해 발생되는 데이터 링크 라인들의 쇼트 불량을 방지한 액정 디스플레이 장치와 이의 제조방법에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 디스플레이 장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.
평판 디스플레이 장치로는 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 디스플레이 장치(Field Emission Display Device), 발광 다이오드 디스플레이 장치(Light Emitting Diode Display Device), 유기발광 다이오드 디스플레이 장치(OLED: Organic Light Emitting Diode Display Device) 등이 연구되고 있다.
이러한 평판 디스플레이 장치 중에서 액정 디스플레이 장치(LCD)는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점이 있어 휴대용으로 기기에 적합하며 적용 분야가 확대되고 있다.
액정 디스플레이 장치는 외부로부터 입력된 영상 신호를 데이터 전압으로 변환하고, 데이터 전압에 따라 복수의 픽셀(cell)의 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시하게 된다.
이러한 액정 디스플레이 장치는 TFT 어레이 기판(하부 기판) 상에 TFT(thin film transistor)를 포함한 패턴들을 형성하는 공정, 컬러필터 어레이 기판 상에 컬러필터층을 포함한 각종 패턴을 형성하는 공정, TFT 어레이 기판과 컬러필터 어레이 기판을 대향 합착하고, 그 사이에 액정을 주입하는 액정셀 공정 및 TFT 어레이 기판에 구동 회로부를 연결하는 모듈 공정을 수행하여 제조되게 된다.
도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이고, 도 2는 종래 기술에 따른 액정 디스플레이 장치의 패드 영역에 형성된 데이터 링크 라인 및 패드를 나타내는 도면이다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 액정 디스플레이 장치(1)는 액정 패널과 구동 회로부를 포함한다. 액정 패널은 화상이 표시되는 액티브 영역(10)과 비 표시 영역을 포함한다.
액티브 영역(10)에는 복수의 게이트 라인과 복수의 데이터 라인이 교차하도록 형성되어 복수의 픽셀을 정의한다. 복수의 픽셀에는 TFT(thin film transistor) 및 스토리지 커패시터(Cst)가 형성되어 있다.
액티브 영역(10)의 하단에는 패드 영역(20)이 형성되어 있으며, 패드 영역(20)에는 드라이브 IC(intergrated circuit)와 접속되어 픽셀에 데이터 전압을 공급하기 위한 복수의 데이터 링크 라인(30) 및 패드부(40)가 형성되어 있다.
도 3은 종래 기술에 따른 액정 디스플레이 장치에서 발생되는 데이터 링크 라인들의 쇼트 불량을 나타내는 도면이다.
도 3을 참조하면, 패드 영역(20)에 많은 수의 데이터 링크 라인(30)을 형성하기 위해서 듀얼 링크 구조로 형성한다. 여기서, 액티브 영역(10)의 소스/드레인과 동일한 레이어에 제1 링크 라인(32)이 형성되고, 액티브 영역(10)의 게이트 라인과 동일한 레이어에 제2 링크 라인(34)이 형성되어 있다. 제1 링크 라인(32)과 제2 링크 라인(34) 사이에는 게이트 절연막(gate insulator, 50)이 형성되어 있다.
기판 전면에 형성된 보호막 중에서 패드 영역의 일정 부분의 보호막을 오픈 시키고 드라이브 IC를 본딩 한다. 여기서, 보호막은 포토아크릴(photoacryl)로 2-3um의 두께를 가지도록 형성되는데, 드라이브 IC의 본딩 영역에 포토아크릴을 제거하여 컨택 홀을 형성한다.
이후, 보호막 상에 ITO(indium tin oxide)와 같은 투명 전도성 물질로 픽셀 전극을 형성한다. 이때, 컨택 홀의 경계 영역에서 포토레지스트(PR, 60)의 두께가 다른 영역보다 두꺼워져 단차가 발생하게 된다. 픽셀 전극을 형성하기 위한 포토리쏘그래피 공정을 진행한 후에 일부 포토레지스트가 잔존하게 된다.
포토레지스트를 현상(develop)한 이후에 포토레지스트가 완전히 제가되지 않고 잔존함으로 인해 데이터 링크 라인들(30) 상에 투명 전극(70)이 잔존하게 된다. 잔존하는 투명 전극(70)으로 인해 데이터 링크 라인들(30) 중에서 소스/드레인 레이어 형성된 제1 링크 라인(32)들 간에 쇼트가 발생하는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 드라이브 IC가 본딩(bonding)되는 영역의 컨택 홀 경계 영역에 투명 전극 막이 잔존함으로 인해 발생되는 데이터 링크 라인들의 쇼트 불량을 방지할 수 있는 액정 디스플레이 장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 드라이브 IC를 패드 영역에 본딩(bonding)하기 위해서 패드 영역의 보호층을 제거하여 형성된 컨택 홀의 경계 영역의 단차를 줄일 수 있는 액정 디스플레이 장치의 제조방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 드라이브 IC가 본딩되는 영역의 컨택 홀 경계 영역의 포토레지스트(PR)가 두꺼워져 투명 전극 막이 데이터 링크 라인들 상에 잔존하는 하는 것을 방지할 수 있는 액정 디스플레이 장치의 제조방법을 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 복수의 픽셀이 형성되어 화상이 표시되는 액티브 영역; 상기 액티브 영역에 형성된 복수의 게이트 라인과 동일한 레이어로 패드 영역에 형성된 복수의 제1 링크 라인; 상기 복수의 제1 링크 라인을 덮도록 형성된 절연층; 상기 액티브 영역의 소스/드레인과 동일한 레이어로 상기 패드 영역의 절연층 상에 형성된 복수의 제2 링크 라인; 상기 복수의 제1 링크 라인 상에 형성된 더미 패턴; 상기 복수의 제1 링크라인 및 상기 복수의 제2 링크 라인과 접속된 복수의 패드가 형성된 패드부; 및 상기 패드부 상에 본딩된 드라이브 IC(intergrated circuit)를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 액티브 영역에 복수의 게이트 라인을 형성함과 동시에 패드 영역에 복수의 제1 링크 라인을 형성하는 단계; 상기 복수의 제1 링크 라인을 덮도록 절연층을 형성하는 단계; 상기 액티브 영역에 TFT(thin film transistor)의 액티브를 형성함과 동시에 상기 제1 링크 라인 상부에 제1 더미 패턴을 형성하는 단계; 상기 액티브 영역의 소스/드레인을 형성함과 동시에 상기 패드 영역의 절연층 상에 복수의 제2 링크 라인을 형성하고, 상기 제1 더미 패턴 상에 제2 더미 패턴을 형성하는 단계; 상기 액티브 영역 및 상기 패드 영역에 보호막을 형성하는 단계; 드라이브 IC가 본딩 되도록 상기 패드 영역의 보호막 중 일부를 제거하는 단계; 및 상기 액티브 영역의 보호막 상에 픽셀 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 드라이브 IC가 본딩(bonding)되는 영역의 컨택 홀 경계 영역에 투명 전극 막이 잔존하지 않도록 하여 데이터 링크 라인들의 쇼트 불량을 방지할 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 드라이브 IC를 패드에 본딩하기 위해서 패드 영역의 보호층을 제거하여 형성된 컨택 홀의 경계 영역의 단차를 줄일 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 드라이브 IC가 본딩되는 영역의 컨택 홀 경계 영역의 포토레지스트(PR)를 얇게 형성하여 투명 전극 막이 데이터 링크 라인들 상에 잔존하는 하는 것을 방지할 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.
도 1은 종래 기술에 따른 액정 디스플레이 장치를 개략적으로 나타내는 도면이다.
도 2는 종래 기술에 따른 액정 디스플레이 장치의 패드 영역에 형성된 데이터 링크 라인 및 패드를 나타내는 도면이다.
도 3은 종래 기술에 따른 액정 디스플레이 장치에서 발생되는 데이터 링크 라인들의 쇼트 불량을 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 나타내는 도면이다.
도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 패드 영역에 형성된 데이터 링크 라인 및 패드를 나타내는 도면이다.
도 6은 도 5에 도시된 A1-A2 및 B1-B2 선에 따른 단면도이다.
도 7 내지 도 9는 도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법을 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치를 나타내는 도면이고, 도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 패드 영역에 형성된 데이터 링크 라인 및 패드를 나타내는 도면이다.
도 4 및 도 5를 참조하면, 액정 디스플레이 장치(100)는 액정 패널과 구동 회로부를 포함한다. 액정 패널은 화상이 표시되는 액티브 영역(100)과 비 표시 영역을 포함한다.
액티브 영역(110)에는 복수의 게이트 라인과 복수의 데이터 라인이 교차하도록 형성되어 복수의 픽셀을 정의한다. 복수의 픽셀에는 TFT(thin film transistor) 및 스토리지 커패시터(Cst)가 형성되어 있다. TFT는 상기 데이터 라인들과 상기 게이트 라인들이 교차되는 영역에 형성된다. 또한, 복수의 픽셀 각각은 공통 전극(Vcom electrode) 및 픽셀 전극(pixel electrode)을 포함한다.
액티브 영역(110)의 하단에는 패드 영역(120)이 형성되어 있으며, 패드 영역(120)에는 드라이브 IC와 접속되어 픽셀에 데이터 전압을 공급하기 위한 복수의 데이터 링크 라인(30) 및 드라이브 IC가 본딩되는 패드부(140)가 형성되어 있다.
복수의 데이터 링크 라인(130)은 듀얼 링크 구조로 형성되어 있으며, 복수의 제1 링크 라인(132)은 액티브 영역에 형성된 게이트 라인(TFT의 게이트)과 동일 레이어에 형성되어 있다. 그리고, 복수의 제2 링크 라인(134)은 액티브 영역에 형성된 데이터 라인(TFT의 소소/드레인)과 동일 레이어에 형성되어 있다.
기판 전면에 형성된 보호막(160) 중에서 패드 영역의 일정 부분의 보호막(160)을 오픈 시키고 드라이브 IC를 본딩 한다. 여기서, 보호막(160)은 포토아크릴(photoacryl)로 2-3um의 두께를 가지도록 형성되는데, 드라이브 IC의 본딩 영역에 포토아크릴을 제거하여 컨택 홀을 형성한다.
액티브 영역(110)에 형성된 복수의 데이터 라인과 패드 영역(120)에 형성된 복수의 데이터 링크 라인(130)은 연결되며, 패드부(140)에 드라이브 IC가 본딩되어 액티브 영역(110)의 데이터 라인에 데이터 전압이 공급되게 된다.
본 발명에서는 보호막(160)을 제거하여 형성된 컨택 홀 영역에서 투명 전극이 잔존하여 소스/드레인 레이어에 형성된 제2 링크 라인(134)들이 쇼트되는 것을 방지하기 위해서, 제1 링크 라인(132) 상부에 더미 패턴(180)을 형성한다.
여기서, 더미 패턴(180)은 아일랜드(island) 패턴으로써 별도로 신호가 인가되지 않고, 다른 구성들과 연결되지 않는다. 더미 패턴(180)은 보호막(160)이 제거되어 형성된 컨택 홀의 경계 부분에 형성되는데, 더미 패턴(180)의 일부는 컨택 홀에 의해 노출된다.
도 6은 도 5에 도시된 A1-A2 및 B1-B2 선에 따른 단면도이다.
도 6을 참조하면, 더미 패턴(180)은 액티브 패턴(182)과 소스/드레인 패턴(184)으로 구성되며, 별도의 제조 공정을 추가하여 형성되는 것은 아니다.
더미 패턴(180)의 액티브 패턴(182)은 액티브 영역의 TFT을 형성할 때 액티브를 형성하기 위한 반도체층의 패턴을 제1 링크 라인(132) 상에 잔존시켜 형성한다.
더미 패턴(180)의 소스/드레인 패턴(184)은 액티브 영역의 데이터 라인 및 TFT의 소스/드레인을 형성할 때 기판 전면에 증착된 메탈층을 제1 링크 라인(132) 상에 잔존시켜 형성한다. 제1 링크 라인(132) 상에는 게이트 절연막(150)이 형성되고, 게이트 절연막(150) 상에 제2 링크 라인(134)이 형성된다.
보호막(160)이 제거되어 형성된 컨택 홀의 경계 영역에서 게이트 라인 레이어에 형성된 제1 링크 라인(132) 상부에 더미 패턴(180)을 형성하여 소스/드레인 레이어에 형성된 제2 링크 라인(134)들 사이에 단차가 생기도록 한다.
이와 같이, 더미 패턴(180)에 의해 제2 링크 라인(134)들 사이에 단차를 형성하면, 제1 링크 라인(132)과 중첩된 부분은 픽셀 전극을 형성기 위한 제조 공정 중에 코팅되는 포토레지스트의 높이가 낮아지게 된다.
즉, 제1 링크 라인(132) 및 더미 패턴(180)이 중첩된 영역은 단차가 다른 영역보다 높기 때문에 다른 영역보다 포토레지스트의 두께가 얇아지게 되고, 포토레지스트를 현상한 이후에 잔여 막이 발생되지 않게 된다.
따라서, 제1 링크 라인(132) 상부에는 픽셀 전극을 형성하기 위해 도포된 투명 전극(170)이 잔존하지 않아 소스/드레인 레이어에 형성된 제2 링크 라인(134)들이 쇼트되는 불량이 발생하지 않는다.
이하, 도 7 내지 도 9를 참조하여 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법을 설명한다. 도 7 내지 도 9는 도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법을 나타내는 도면이다.
도 7을 참조하면, 액티브 영역에서 글래스 기판 상에 전기 전도성이 높은 금속 물질 예로서, 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-티타늄 합금(MoTi)을 증착시킨 후, 패터닝하여 게이트 라인 및 TFT의 게이트(136)를 형성한다. 이와 함께, 패드 영역에서 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-티타늄 합금(MoTi)으로 제1 링크 라인을 형성한다.
이후, 기판 전면을 덮도록 SiO2 또는 SiNx 물질로 게이트 절연막(150)을 형성한다. 다른 예로서, 게이트 절연막(150)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성할 수 있다.
이어서, 도 8을 참조하면, 게이트 상부에 반도체 물질을 증착시켜 반도체층 형성한다. 비정질 실리콘(a-Si: amorphous silicon), 다결정 실리콘(polycrystalline silicon), 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon), 금속 산화물(metal oxide)로 반도체층을 형성할 수 있다.
이후, 반도체층 상부에 전기 전도성이 높은 금속 물질 예로서, 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti) 또는 몰리브덴-티타늄 합금(MoTi)을 증착시킨다.
이후, 액티브 영역에서 마스크를 이용한 포토리쏘그래피 공정, 식각 공정 및 애싱 공정을 수행하여 게이트와 중첩되는 영역에 TFT의 액티브(181)를 형성한다. 그리고, 액티브 영역(110)에 복수의 데이터 라인을 형성함과 아울러, 액티브(181) 상에 TFT의 소스(183)와 드레인(185)을 형성한다.
이와 함께, 패드 영역에서 마스크를 이용한 포토리쏘그래피 공정, 식각 공정 및 애싱 공정을 수행하여 복수의 제2 링크 라인(134)을 형성한다. 이때, 제2 링크 라인(134)은 액티브 영역(110)의 소스/드레인과 동일한 레이어에 형성된다.
이와 함께, 패드 영역에서 제1 링크 라인(132)과 중첩되는 영역에 더미 패턴(180)을 형성한다.
더미 패턴(180)은 소스/드레인 레이어에 형성되는 제2 링크 라인(134)들이 쇼트되는 것을 방지하기 위해서 제1 링크 라인(132)과 중첩되는 영역에 형성되는 것으로, 액티브 패턴(182) 및 소스/드레인 패턴(184)을 포함한다.
더미 패턴(180)은 아일랜드(island) 패턴으로 보호막(160)이 제거되어 형성된 컨택 홀의 경계 부분에 형성된다. 더미 패턴(180)의 일부는 컨택 홀에 의해 노출된다.
더미 패턴(180)의 액티브 패턴(182)은 액티브 영역의 TFT을 형성할 때 액티브를 형성하기 위한 반도체층의 패턴을 제1 링크 라인(132) 상에 잔존시켜 형성한다.
더미 패턴(180)의 소스/드레인 패턴(184)은 액티브 영역의 데이터 라인 및 TFT의 소스/드레인을 형성할 때 기판 전면에 증착된 메탈층을 제1 링크 라인(132) 상에 잔존시켜 형성한다.
이이서, 도 9를 참조하면, 글래스 기판 전면에 포토아크릴을 도포하여 액티브 영역(110) 및 패드 영역(120)을 덮도록 2-3um의 두께로 보호막(160)을 형성한다.
이후, 액티브 영역에서 TFT의 드레인(185)이 노출되도록 보호막(160)을 제거하여 컨택 홀을 형성한다.
이후, 보호막(160) 상에 ITO(indium tin oxide)와 같은 투명 전도성 물질로 픽셀 전극(175)을 형성한다. 예로서, 보호막(160) 상에 ITO와 같은 투명 전도성 물질은 전면에 증착시킨 후, 마스크를 이용한 포토리쏘그래피 공정, 식각 공정 및 애싱 공정을 수행하여 액티브 영역의 각 픽셀에 픽셀 전극(175)을 형성한다.
이와 함께, 드라이브 IC를 패드 영역에 본딩하기 위해서, 패드부(140) 상에 형성된 보호막(160)의 일부를 제거하여 컨택 홀을 형성한다.
보호막(160)이 제거되어 형성된 컨택 홀의 경계 영역에서 액티브 영역(110)의 게이트 라인 레이어에 형성된 제1 링크 라인(132) 상부에 더미 패턴(180)을 형성하여 소스/드레인 레이어에 형성된 제2 링크 라인(134)들 사이에 단차가 생기도록 한다.
이와 같이, 더미 패턴(180)에 의해 제2 링크 라인(134)들 사이에 단차를 형성시켜, 픽셀 전극을 형성기 위한 제조 공정 중에 코팅되는 포토레지스트의 높이가 제1 링크 라인(132)과 중첩된 부분에서 낮아지게 한다.
제1 링크 라인(132) 및 더미 패턴(180)이 중첩된 영역은 단차가 다른 영역보다 높기 때문에 다른 영역보다 포토레지스트의 두께가 얇아지게 되고, 포토레지스트를 현상한 이후에 잔여 막이 발생되지 않게 된다.
따라서, 픽셀 전극을 형성하기 위해 도포된 투명 전극(170)이 제2 링크 라인(134) 상부에는 일부 잔존할 수 있다. 그러나, 제1 링크 라인(132) 상부에는 투명 전극(170)이 잔존하지 않아 소스/드레인 레이어에 형성된 제2 링크 라인(134)들이 쇼트되는 불량을 방지한다.
상술한 본 발명의 실시 예에 따른 액정 디스플레이 장치와 이의 제조방법은 드라이브 IC를 패드에 본딩하기 위해서 패드 영역의 보호층을 제거하여 형성된 컨택 홀의 경계 영역의 단차를 줄일 수 있다. 그리고, 드라이브 IC가 본딩되는 영역의 컨택 홀 경계 영역의 포토레지스트를 얇게 형성하여 투명 전극 막이 데이터 링크 라인들 상에 잔존하는 하는 것을 방지한다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 액정 디스플레이 장치 110: 액티브 영역
120: 패드 영역 130: 데이터 링크 라인
132: 제1 링크 라인 134: 제2 링크 라인
140: 패드부 142: 패드
150: 게이트 절연막 160: 보호막
170: 투명 전극 175: 픽셀 전극
180: 더미 패턴 181: 액티브
182: 액티브 패턴 183: 소스
184: 소스/드레인 패턴 185: 드레인

Claims (8)

  1. 복수의 픽셀이 형성되어 화상이 표시되는 액티브 영역;
    상기 액티브 영역에 형성된 복수의 게이트 라인과 동일한 레이어로 패드 영역에 형성된 복수의 제1 링크 라인;
    상기 복수의 제1 링크 라인을 덮도록 형성된 절연층;
    상기 액티브 영역의 소스/드레인과 동일한 레이어로 상기 패드 영역의 절연층 상에 형성된 복수의 제2 링크 라인;
    상기 복수의 제1 링크 라인 상에 형성된 더미 패턴;
    상기 복수의 제1 링크라인 및 상기 복수의 제2 링크 라인과 접속된 복수의 패드가 형성된 패드부;
    상기 액티브 영역, 상기 제1 링크 라인 및 상기 제2 링크 라인을 덮는 보호막;
    상기 보호막에 형성되어, 상기 더미 패턴의 일부 및 상기 패드부를 노출하는 컨택 홀; 및
    상기 컨택 홀에 노출된 상기 패드부 상에 본딩된 드라이브 IC(intergrated circuit)를 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 더미 패턴은 상기 액티브 영역에 형성된 TFT(thin film transistor)의 반도체층과 함께 형성된 액티브 패턴 및 상기 TFT의 소스/드레인과 함께 형성된 소스/드레인 패턴을 포함하는 것을 특징으로 하는 액정 디스플레이 장치.
  3. 제1 항에 있어서,
    상기 복수의 제1 링크 라인 상부에 상기 더미 패턴을 형성하여, 상기 복수의 제1 링크 라인과 상기 복수의 제2 링크 라인 간에 단차가 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 더미 패턴은 아일랜드 패턴으로 형성된 것을 특징으로 하는 액정 디스플레이 장치.
  5. 액티브 영역에 복수의 게이트 라인을 형성함과 동시에 패드 영역에 복수의 제1 링크 라인을 형성하는 단계;
    상기 복수의 제1 링크 라인을 덮도록 절연층을 형성하는 단계;
    상기 액티브 영역에 TFT(thin film transistor)의 액티브를 형성함과 동시에 상기 제1 링크 라인 상부에 제1 더미 패턴을 형성하는 단계;
    상기 액티브 영역의 소스/드레인을 형성함과 동시에 상기 패드 영역의 절연층 상에 복수의 제2 링크 라인을 형성하고, 상기 제1 더미 패턴 상에 제2 더미 패턴을 형성하는 단계;
    상기 액티브 영역 및 상기 패드 영역에 보호막을 형성하는 단계;
    상기 더미 패턴의 일부 및 상기 패드 영역을 노출하도록 상기 패드 영역의 보호막 중 일부를 제거하는 단계;
    상기 액티브 영역의 보호막 상에 픽셀 전극을 형성하는 단계; 및
    상기 보호막에 노출된 상기 패드 영역에 드라이브 IC를 본딩하는 단계;를 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  6. 제5 항에 있어서,
    상기 액티브 영역의 게이트와 동일한 레이어에 상기 제1 더미 패턴을 형성하고,
    상기 액티브 영역의 소스/드레인과 동일한 레이어에 상기 제2 더미 패턴을 형성하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  7. 제5 항에 있어서,
    상기 복수의 제1 링크 라인 상부에 상기 제1 더미 패턴과 제2 더미패턴을 형성하여, 상기 복수의 제1 링크 라인과 상기 복수의 제2 링크 라인 간에 단차를 형성시키는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
  8. 제5 항에 있어서,
    상기 더미 패턴을 아일랜드 패턴으로 형성하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
KR1020130068527A 2013-06-14 2013-06-14 액정 디스플레이 장치와 이의 제조방법 KR102059321B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130068527A KR102059321B1 (ko) 2013-06-14 2013-06-14 액정 디스플레이 장치와 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130068527A KR102059321B1 (ko) 2013-06-14 2013-06-14 액정 디스플레이 장치와 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20140145845A KR20140145845A (ko) 2014-12-24
KR102059321B1 true KR102059321B1 (ko) 2019-12-26

Family

ID=52675452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130068527A KR102059321B1 (ko) 2013-06-14 2013-06-14 액정 디스플레이 장치와 이의 제조방법

Country Status (1)

Country Link
KR (1) KR102059321B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11778875B2 (en) 2020-04-03 2023-10-03 Samsung Display Co., Ltd. Display panel having inclined edge defined by respective end surfaces of base substrate and insulating layer, and display device including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11778875B2 (en) 2020-04-03 2023-10-03 Samsung Display Co., Ltd. Display panel having inclined edge defined by respective end surfaces of base substrate and insulating layer, and display device including the same

Also Published As

Publication number Publication date
KR20140145845A (ko) 2014-12-24

Similar Documents

Publication Publication Date Title
US20220121051A1 (en) Display device
US10303021B2 (en) BOA liquid crystal display panel and manufacturing method thereof
US10120247B2 (en) Manufacturing method for TFT substrate and TFT substrate manufactured by the manufacturing method thereof
US9711542B2 (en) Method for fabricating display panel
US9759966B2 (en) Array substrate and method of manufacturing the same, and display device
KR102113607B1 (ko) 액정 표시 장치 및 그의 제조 방법
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
KR102059371B1 (ko) 액정 디스플레이 장치와 이의 제조방법
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
US9470916B2 (en) Array substrate, method of manufacturing array substrate, and liquid crystal display
US10243010B2 (en) Semiconductor substrate and display device
US8963160B2 (en) Thin film transistor array substrate, manufacturing method thereof and display device
KR102044199B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
US20200321356A1 (en) Array substrate and display device
KR102042530B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102059321B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR102037514B1 (ko) 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102080481B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102141561B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR102219668B1 (ko) 박막트랜지스터 기판 및 이를 이용한 터치 장치
KR20130054653A (ko) 표시장치의 박막 트랜지스터 기판 및 그 제조방법
KR102113603B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
JP2020129617A (ja) 半導体装置および半導体装置の製造方法
KR20080048606A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
TW201316104A (zh) 顯示面板之畫素結構及其製作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant