CN219658710U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN219658710U
CN219658710U CN202320551001.XU CN202320551001U CN219658710U CN 219658710 U CN219658710 U CN 219658710U CN 202320551001 U CN202320551001 U CN 202320551001U CN 219658710 U CN219658710 U CN 219658710U
Authority
CN
China
Prior art keywords
signal line
electrode
alignment signal
display device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320551001.XU
Other languages
English (en)
Inventor
王丁国
康起宁
韦德海斯·巴斯拉
孙玉秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219658710U publication Critical patent/CN219658710U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置具有显示区域和位于显示区域附近并且包括焊盘区域的非显示区域，显示装置包括：第一衬底部分；以及第二衬底部分，面向第一衬底部分。第一衬底部分具有在平面图中与第二衬底部分重叠的重叠区域和比第二衬底部分的一侧更突出的突出区域，第一衬底部分包括：第一子衬底部分；第一导电层，包括在第一子衬底部分上在突出区域中设置在焊盘区域中的对准焊盘；以及第二导电层，包括在第一导电层上电连接到对准焊盘的第一对准信号线，突出区域包括开口部分，并且第一对准信号线在平面图中基于开口部分物理地分离。

Description

显示装置
技术领域
本公开涉及能够防止湿气渗透的显示装置。
背景技术
由于信息技术的日益发展，显示装置作为通信介质的重要性凸显。此外，已经使用了诸如有机发光显示(OLED)装置和液晶显示(LCD)装置的各种类型的显示装置。
在用于显示图像的显示装置中，发光显示装置包括独立发射光的发光元件。发光显示装置包括使用有机材料作为发光材料的有机发光显示装置、使用无机材料作为发光材料的无机发光显示装置等。
应当理解，本背景技术部分旨在部分地为理解技术提供有用的背景。然而，本背景技术部分也可以包括在本文所公开的主题的相应有效申请日之前不属于相关领域中的技术人员所理解的思想、概念或认识。
实用新型内容
实施方式提供能够防止湿气渗透的显示装置。
然而，本公开的实施方式不限于本文中所陈述的那些实施方式。通过参照下面给出的对本公开的详细描述，上述和其它实施方式对于本公开所属领域中的普通技术人员将会更加明显。
根据本公开的实施方式，显示装置具有显示区域和位于显示区域附近并且包括焊盘区域的非显示区域，显示装置包括：第一衬底部分；以及第二衬底部分，面向第一衬底部分。第一衬底部分具有在平面图中与第二衬底部分重叠的重叠区域和比第二衬底部分的一侧更突出的突出区域，第一衬底部分包括：第一子衬底部分；第一导电层，包括在第一子衬底部分上在突出区域中设置在焊盘区域中的对准焊盘；以及第二导电层，包括在第一导电层上电连接到对准焊盘的第一对准信号线，突出区域包括开口部分，并且第一对准信号线在平面图中基于开口部分物理地分离。
第一衬底部分还可以包括半导体层，半导体层设置在第一子衬底部分和第二导电层之间并且设置在显示区域中。
第一衬底部分还可以包括：栅极绝缘层，在半导体层和第二导电层之间；以及栅电极，包括在第一衬底部分的第二导电层中，并且在平面图中与半导体层重叠。
第一对准信号线可以包括第(1-1)对准信号线和第(1-2)对准信号线。第(1-1)对准信号线和第(1-2)对准信号线可以基于开口部分物理地分离，并且第(1-1)对准信号线可以直接连接到对准焊盘。
第(1-1)对准信号线可以通过穿过栅极绝缘层的接触孔直接连接到对准焊盘。
显示装置还可以包括第四导电层，第四导电层包括第二对准信号线，第二对准信号线在平面图中与第二导电层上的第一对准信号线重叠，并且电连接到第一对准信号线。
第一衬底部分还可以包括：钝化层，设置在层间电介质层和第四导电层之间；以及平坦化层，设置在钝化层和第四导电层之间。
第二对准信号线可以包括第(2-1)对准信号线和第(2-2)对准信号线。第(2-1)对准信号线和第(2-2)对准信号线可以基于开口部分物理地分离，并且第(2-2)对准信号线可以从非显示区域延伸到显示区域。
第(2-2)对准信号线可以通过穿过平坦化层、钝化层和层间电介质层的接触孔直接连接到第(1-2)对准信号线。
第(1-1)对准信号线在平面图中可以与第(2-1)对准信号线重叠，并且第(1-2)对准信号线在平面图中与第(2-2)对准信号线重叠。
第四导电层还可以包括：第一电极，在显示区域中设置在第一堤上；以及第二电极，在显示区域中设置在第一堤上并且与第一电极间隔开。第一电极和第二电极可以覆盖第一堤，并且第一衬底部分还可以包括设置在第一电极和第二电极之间的发光元件。
第(1-1)对准信号线的一侧、第(1-2)对准信号线的一侧、层间电介质层的一侧、钝化层的一侧、平坦化层的一侧、第(2-1)对准信号线的一侧、以及第(2-2)对准信号线的一侧分别从开口部分暴露。
显示区域可以包括发光区域和与发光区域相邻的非发光区域。第一衬底部分还可以包括：波长转换器，在发光区域中设置在发光元件上；遮光构件，设置在非发光区域和非显示区域中；以及覆盖层，设置在波长转换器和遮光构件上。
遮光构件的一侧可以从开口部分暴露。覆盖层可以与从开口部分暴露的第(1-1)对准信号线的一侧、第(1-2)对准信号线的一侧、层间电介质层的一侧、钝化层的一侧、平坦化层的一侧、第(2-1)对准信号线的一侧、第(2-2)对准信号线的一侧和遮光构件的一侧直接接触。
其它实施方式的细节包括在具体实施方式和附图中。
在根据一个实施方式的显示装置中，可以防止湿气通过第一衬底部分的突出区域中的第一对准信号线渗透。
根据本公开的实施方式的效果不限于以上提及的那些效果，并且更多的各种效果包括在本公开的以下描述中。
附图说明
通过参照附图详细描述本公开的实施方式，根据本公开的实施方式的额外理解将变得更加明显，在附图中：
图1是示出根据实施方式的显示装置的示意性平面图；
图2是沿着图1的线I-I'截取的示意性剖视图；
图3是沿着图1的线II-II'截取的示意性剖视图；
图4是示出根据实施方式的显示装置的线的布置的示意性平面图；
图5和图6是示出根据实施方式的显示装置的像素的等效电路的示意图；
图7是示出图1的区域A的示意性放大平面图；
图8是沿着图7的线III-III'截取的示意性剖视图；
图9是示出根据实施方式的显示装置的像素的示意性平面图；
图10是沿着图9的线IV-IV'截取的示意性剖视图；
图11是示出根据实施方式的发光元件的示意图；
图12是示出包括图1的焊盘区域的突起的示意性放大平面图；
图13是示出图12的区域B的示意性放大平面图；以及
图14是沿着图13的线V-V'截取的示意性剖视图。
具体实施方式
在以下描述中，出于解释的目的，阐述了许多具体细节以提供对本公开的各种实施方式或实施例的透彻理解。如本文中所使用的，“实施方式”和“实施例”是可互换的词，它们是本文中所公开的装置或方法的非限制性示例。然而，显而易见的是，可以在没有这些具体细节的情况下或通过一个或多个等同布置来实践各种实施方式。本文中，各种实施方式不必是排他性的，也不限制本公开。例如，实施方式的特定形状、配置和特性可以在另一实施方式中使用或实现。
除非另有说明，否则所示出的实施方式应理解为提供本公开的特征。因此，除非另有说明，否则各种实施方式的特征、部件、模块、层、膜、面板、区域和/或方面等(以下单独或统称为“元件”)可以在不背离本公开的情况下以其它方式组合、分离、互换和/或重新布置。
在附图中交叉影线和/或阴影的使用通常用于明确相邻元件之间的边界。因此，除非另有说明，否则交叉影线或阴影的存在或不存在都不传达或指示对特定材料、材料性质、尺寸、比例、所示出的元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。此外，在附图中，为了清楚和/或描述的目的，可能夸大元件的尺寸和相对尺寸。当实施方式可以不同地实现时，可以与所描述的顺序不同地执行具体的工艺顺序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。另外，相同的附图标记表示相同的元件。
当诸如层的元件被称为在另一元件或层“上”、“连接至”或“联接至”另一元件或层时，其可以直接在另一元件或层上、直接连接至或直接联接至另一元件或层，或者可以存在介于中间的元件或层。然而，当元件或层被称为“直接”在另一元件或层“上”、“直接连接至”或“直接联接至”另一元件或层时，不存在介于中间的元件或层。为此，术语“连接”可以指具有或不具有介于中间的元件的物理连接、电连接和/或流体连接。
尽管本文中可以使用术语“第一”、“第二”等来描述各种类型的元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。因此，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
为了描述的目的，在本文中可以使用诸如“下面”、“下方”、“下”、“下”、“上方”、“上”、“在……之上”、“较高”、“侧”(例如，如在“侧壁”中)等的空间相对术语，并且从而来描述如附图中所示的一个元件与另一元件(多个元件)的关系。除了在附图中描绘的定向之外，空间相对术语旨在包括设备在使用、操作和/或制造中的不同定向。例如，如果附图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件或特征将随之被定向在其他元件或特征“上方”。因此，术语“下方”可以包含上方和下方两种定向。此外，设备可以以其它方式定向(例如，旋转90度或处于其它定向)，并且因此，本文中使用的空间相对描述语应相应地进行解释。
本文中所使用的术语用于描述特定实施方式的目的，并且不旨在进行限制。除非上下文另外清楚地指示，否则如本文中所使用的，单数形式“一”、“一个”和“该”旨在还包括复数形式。此外，当在本说明书中使用时，术语“包括”、“包括有”、“包含”和/或“包含有”指定所阐述的特征、整体、步骤、操作、元件、部件和/或其组的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
本文参照作为实施方式和/或中间结构的示意性图示的剖视图和/或分解图来描述各种实施方式。因此，应预期到由于例如制造技术和/或公差而导致的与图示的形状的不同。因此，在本文中公开的实施方式不应必须被解释为限于具体示出的区域形状，而应包括例如由制造导致的形状的偏差。以这种方式，在附图中所示的区域在本质上可以是示意性的，并且这些区域的形状可以不反映装置的区域的实际形状，并且因此不必旨在限制。
作为本领域中的惯例，在附图中根据功能块、单元和/或模块来描述和示出一些实施方式。本领域中的技术人员将了解，这些块、单元和/或模块由诸如逻辑电路、离散组件、微处理器、硬连线电路、存储器元件、布线连接等的电子(或光学)电路来物理地实现，该电子(或光学)电路可以使用基于半导体的制作技术或其它制造技术来形成。在块、单元和/或模块由微处理器或其它类似硬件实现的情况下，可以使用软件(例如，微代码)对其进行编程和控制，以执行本文所讨论的各种功能，并且可以可选地由固件和/或软件来驱动。还可以设想，每个块、单元和/或模块可以由专用硬件实现，或者作为执行某些功能的专用硬件和执行其它功能的处理器(例如，一个或多个编程的微处理器和相关电路)的组合来实现。此外，在不背离本公开的范围的情况下，一些实施方式中的每个块、单元和/或模块可以物理地分离为两个或更多个交互并离散的块、单元和/或模块。此外，在不背离本公开的范围的情况下，一些实施方式的块、单元和/或模块可以物理地组合成更复杂的块、单元和/或模块。
本文中所使用的术语“约”或“近似”包括所述值以及由本领域普通技术人员鉴于所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)所确定的特定值的可接受偏差范围内的平均值。例如，“约”可以意指在所述值的一个或多个标准偏差内，或在所述值的±30％、±20％、±10％或±5％内。
出于本公开的目的，短语“A和B中的至少一个”可以解释为仅A、仅B、或A和B的任何组合。此外，“X、Y和Z中的至少一个”和“选自由X、Y和Z组成的组中的至少一个”可以解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任何组合。
除非本文另外定义或暗示，否则本文使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的技术人员所通常理解的含义相同的含义。还应当理解，术语，诸如在常用词典中定义的那些术语，应当被解释为具有与其在相关领域和本公开的语境中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
在下文中，参照附图描述实施方式。
图1是示出根据实施方式的显示装置的示意性平面图。
参照图1，显示装置10可以显示运动图像或静止图像。显示装置10可以指提供显示屏的所有电子装置。例如，提供显示屏的电视、膝上型计算机、监视器、广告板、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子日记本、电子书、便携式多媒体播放器(PMP)、导航、游戏机、数码相机、摄像机等可以包括在显示装置10中。
显示装置10可以包括用于提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。在下文中，为了便于说明，下面提供了对应用于显示面板的无机发光二极管显示面板的描述，但不限于此。当相同的技术精神可应用于其它显示面板时，可以使用其它显示面板。
可以对显示装置10的形状进行各种修改。例如，显示装置10可以具有在水平方向上更长的矩形形状、在竖直方向上更长的矩形形状、正方形形状、具有圆化的角(或顶点)的矩形形状、其它多边形形状、圆形形状等。显示装置10的显示区域DPA的形状也可以类似于显示装置10的整体形状。在图1中示出了在第二方向DR2上更长的矩形形状的显示装置10。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中可以显示图像的区域，并且非显示区域NDA可以是其中不显示图像的区域。显示区域DPA可以被称为有效区域，且非显示区域NDA可以被称为非有效区域。显示区域DPA大体可以占据显示装置10的中央。
显示区域DPA可以包括像素PX。像素PX可以以矩阵方式布置(或成矩阵布置)。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状，但不限于此。每个像素PX的形状可以是其中每个边相对于一方向倾斜的菱形形状。各个像素PX可以交替地布置成条型或岛型。此外，像素PX中的每一个可以包括用于发射一波长范围(例如，特定的或可选择的波长范围)的光以显示颜色(例如，特定的或可选择的颜色)的一个或多个发光元件。
非显示区域NDA可以设置在显示区域DPA的周围(或与其相邻)。非显示区域NDA可以与显示区域DPA相邻(例如，完全或部分地围绕显示区域DPA)。显示区域DPA的形状可以是矩形的，并且非显示区域NDA可以与显示区域DPA的四个边相邻。非显示区域NDA可以构成显示装置10的边框。包括在显示装置10中的线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以封装在非显示区域NDA中。
如图1所示，显示装置10可以包括第一衬底部分SUB1和在第一衬底部分SUB1上的第二衬底部分SUB2。第二衬底部分SUB2可以面向第一衬底部分SUB1。第一衬底部分SUB1可以包括重叠区域OVA和突出区域PTA。在平面图中，第一衬底部分SUB1可以在重叠区域OVA中与第二衬底部分SUB2重叠。突出区域PTA可以比第二衬底部分SUB2的一侧更突出。例如，在平面图中，突出区域PTA可以从位于第二衬底部分SUB2在第一方向DR1上的另一侧处的长侧边缘突出。重叠区域OVA可以包括整个显示区域DPA。突出区域PTA可以包括非显示区域NDA的焊盘区域PDA。焊盘区域PDA可以设置于在位于显示区域DPA在第一方向DR1上的另一侧处的长侧边缘处设置的非显示区域NDA中，但不限于此。
图2是沿着图1的线I-I'截取的示意性剖视图。图3是沿着图1的线II-II'截取的示意性剖视图。
参照图2和图3，显示装置10还可以包括密封构件SM和填充构件FM。填充构件FM可以设置在重叠区域OVA的显示区域DPA中。填充构件FM可以设置在第一衬底部分SUB1和第二衬底部分SUB2之间。在一些实施方式中，填充构件FM可以由能够透射光的材料制成。在一些实施方式中，填充构件FM可以由有机材料制成。填充构件FM可以由Si基有机材料、环氧基有机材料等制成，但不限于此。在另一实施方式中，填充构件FM可以被省略。
例如，第一衬底部分SUB1可以是显示衬底或晶体管衬底，并且第二衬底部分SUB2可以是滤色器衬底。
密封构件SM可以在非显示区域NDA中设置在第一衬底部分SUB1和第二衬底部分SUB2之间。密封构件SM可以在非显示区域NDA中沿着第一衬底部分SUB1和第二衬底部分SUB2的边缘设置，并且可以在平面图中与显示区域DPA相邻(例如，围绕显示区域DPA)。第一衬底部分SUB1和第二衬底部分SUB2可以通过密封构件SM彼此联接。
在一些实施方式中，密封构件SM可以由有机材料制成。密封构件SM可以由环氧树脂形成，但不限于此。
图4是示出根据实施方式的显示装置的线的示意性布局图。
参照图4，显示装置10可以包括线。线可以包括在显示装置10的第一衬底部分SUB1中。显示装置10可以包括扫描线SL(例如，第一扫描线SL1、第二扫描线SL2和第三扫描线SL3)、数据线DTL(例如，第一数据线DTL1、第二数据线DTL2和第三数据线DTL3)、初始化电压线VIL、电压线VL(例如，第一电压线VL1、第二电压线VL2、第三电压线VL3和第四电压线VL4)和对准信号线ASL。此外，尽管未在附图中示出，但是显示装置10还可以包括其它线，但是线中的每一个的延伸方向不限于此。
第一扫描线SL1、第二扫描线SL2和对准信号线ASL可以在第一方向DR1上延伸。第一扫描线SL1和第二扫描线SL2可以彼此相邻，并且可以在第二方向DR2上与另一第一扫描线SL1和另一第二扫描线SL2间隔开。第一扫描线SL1和第二扫描线SL2可以电连接到与扫描驱动器(未示出)电连接的扫描线焊盘WPD_SC。第一扫描线SL1和第二扫描线SL2可以从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第三扫描线SL3可以在第二方向DR2上延伸，并且可以在第一方向DR1上与另一第三扫描线SL3间隔开。每个第三扫描线SL3可以电连接到一个或多个第一扫描线SL1或者一个或多个第二扫描线SL2。扫描线SL可以在显示区域DPA的前表面上具有网状结构，但不限于此。
对准信号线ASL还可以包括在第二方向DR2上延伸的部分。对准信号线ASL的在第二方向DR2上延伸的部分可以电连接到非显示区域NDA的焊盘区域PDA中的对准焊盘WPD_AS。
本文中的“连接”的含义可以包括通过第三构件以及通过相互的物理(或电)接触将任何一个构件连接到另一构件。此外，可以理解的是，一部分和另一部分相互连接为一体的构件。此外，任何一个构件与另一构件的连接可以解释为除了包括直接接触连接之外还包括通过其它构件的电连接。
数据线DTL(例如，第k数据线DTLk和第(k+1)数据线DTLKk+1(参见图5))可以在第一方向DR1上延伸。数据线DTL可以包括第一数据线DTL1、第二数据线DTL2和第三数据线DTL3。第一数据线DTL1、第二数据线DTL2和第三数据线DTL3可以成对设置并且彼此相邻。例如，每个第一数据线DTL1、每个第二数据线DTL2和每个第三数据线DTL3可以成组以形成对。数据线DTL1、DTL2和DTL3中的每一个都可以从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA，但是本公开不限于此。数据线DTL可以在第一电压线VL1和第二电压线VL2之间以相等的间隔(或恒定的间隔)间隔开。对第一电压线VL1和第二电压线VL2的详细描述在下面提供。
初始化电压线VIL可以在第一方向DR1上延伸。初始化电压线VIL可以设置在数据线DTL和第一电压线VL1之间。初始化电压线VIL可以从设置在非显示区域NDA中的焊盘区域PDA延伸到显示区域DPA。
第一电压线VL1和第二电压线VL2可以在第一方向DR1上延伸，并且第三电压线VL3和第四电压线VL4可以在第二方向DR2上延伸。第一电压线VL1和第二电压线VL2可以在第二方向DR2上交替设置，并且第三电压线VL3和第四电压线VL4可以在第一方向DR1上交替设置。第一电压线VL1和第二电压线VL2可以在第一方向DR1上延伸并且与显示区域DPA相交(或交叉)。第三电压线VL3和第四电压线VL4中的一部分可以设置在显示区域DPA中，并且第三电压线VL3和第四电压线VL4中的其它部分可以设置在位于显示区域DPA在第一方向DR1上的侧部(例如，两侧)上的非显示区域NDA中。第二电压线VL2可以电连接到至少一个第四电压线VL4。电压线VL可以在显示区域DPA的前表面上具有网状结构，但不限于此。
第一扫描线SL1、第二扫描线SL2、数据线DTL、初始化电压线VIL、第一电压线VL1和第二电压线VL2可以电连接到至少一个线焊盘WPD。每个线焊盘WPD可以设置在非显示区域NDA中。在实施方式中，每个线焊盘WPD可以设置在位于下侧(即焊盘区域PDA在第一方向DR1上的另一侧)处的焊盘区域PDA中。第一扫描线SL1和第二扫描线SL2可以电连接到设置在焊盘区域PDA中的扫描线焊盘WPD_SC。数据线DTL可以分别电连接到不同的数据线焊盘WPD_DT。初始化电压线VIL可以电连接到初始化线焊盘WPD_Vint。第一电压线VL1可以电连接到第一电压线焊盘WPD_VL1。第二电压线VL2可以电连接到第二电压线焊盘WPD_VL2。外部装置可以封装在线焊盘WPD上。外部装置可以通过各向异性导电膜、超声接合等封装在线焊盘WPD上。每个线焊盘WPD可以设置在设置于显示区域DPA下方的焊盘区域PDA中，但不限于此。线焊盘WPD中的一些可以设置在显示区域DPA的左侧和右侧的任何一个区域中或者设置在显示区域DPA的上侧上。
显示装置10的每个像素PX(或子像素SPXn(参见图5)，n是1到3的整数)可以包括像素驱动电路。以上描述的线可以将驱动信号施加到每个像素驱动电路，并且穿过每个像素PX或每个像素PX的外围。像素驱动电路可以包括晶体管和电容器。可以对每个像素驱动电路的晶体管和电容器的数量进行各种修改。根据实施方式，显示装置10的每个子像素SPXn可以具有3T1C结构，在3T1C结构中，像素驱动电路包括三个晶体管和一个电容器。在下文中，为了便于说明，基于作为示例的3T1C结构来描述像素驱动电路，但是可以对像素驱动电路应用诸如2T1C结构、7T1C结构、6T1C结构等的其它各种修改结构。
图5和图6是示出根据实施方式的显示装置的像素的等效电路的示意图。
参照图5，根据实施方式的显示装置10的每个子像素SPXn可以包括三个晶体管T1、T2、T3和T4、存储电容器Cst和发光构件(例如，发光二极管)EL。
发光构件EL可以根据通过第一晶体管T1供应的电流发光。发光构件EL可以包括第一电极、第二电极和设置在第一电极和第二电极之间的至少一个发光元件。发光元件可以通过从第一电极和第二电极传输的电信号来发射一波长范围(例如，特定的或可选择的波长范围)的光。
发光构件EL的一端可以电连接到第一晶体管T1的源电极，并且其另一端可以电连接到第二电压线VL2，该第二电压线VL2被供应有低于第一电压线VL1的高电位电压(下文中，第一电力电压)的低电位电压(下文中，第二电力电压)。
第一晶体管T1可以根据其栅电极和源电极之间的电压差来调整从被供应有第一电力电压的第一电压线VL1流向发光构件EL的电流。例如，第一晶体管T1可以是用于驱动发光构件EL的驱动晶体管。第一晶体管T1的栅电极可以电连接到第三晶体管T3的源电极，第一晶体管T1的源电极可以电连接到发光构件EL的第一电极，并且第一晶体管T1的漏电极可以电连接到被施加有第一电力电压的第一电压线VL1。
第二晶体管T2可以由对准信号线ASL的信号导通，并且将施加到数据线DTL(例如，第k数据线DTLk和第(k+1)数据线DTLk+1)的电压传输到发光构件EL的第二电极。第二晶体管T2的栅电极可以电连接到对准信号线ASL，第二晶体管T2的源电极可以电连接到发光构件EL的第二电极，并且第二晶体管T2的漏电极可以电连接到相应子像素SPXn的另一时序的第(k+1)数据线DTLk+1(其中k是大于或等于1的整数)。
第三晶体管T3可以由第一扫描线SL1的扫描信号导通，并且将数据线DTL电连接到第一晶体管T1的栅电极。第三晶体管T3的栅电极可以电连接到第一扫描线SL1，第三晶体管T3的源电极可以电连接到第一晶体管T1的栅电极，并且第三晶体管T3的漏电极可以电连接到第k数据线DTLk。
第四晶体管T4可以由第二扫描线SL2的扫描信号导通，并且将初始化电压线VIL电连接到发光构件EL的端部。第四晶体管T4的栅电极可以电连接到第二扫描线SL2，第四晶体管T4的漏电极可以电连接到初始化电压线VIL，并且第四晶体管T4的源电极可以电连接到发光构件EL的一端或第一晶体管T1的源电极。
在实施方式中，晶体管T1、T2、T3和T4中的每一个的源电极和漏电极不限于以上描述的那些，并且反之亦然。晶体管T1、T2、T3和T4中的每一个可以由薄膜晶体管形成。在图5中，晶体管T1、T2、T3和T4中的每一个由N型金属氧化物半导体场效应晶体管(MOSFET)形成，但不限于此。晶体管T1、T2、T3和T4中的每一个可以由P型MOSFET形成。在其它实施方式中，晶体管T1、T2、T3和T4中的一部分可以是N型MOSFET，并且晶体管T1、T2、T3和T4中的另一部分可以由P型MOSFET形成。
存储电容器Cst可以形成在第一晶体管T1的栅电极和源电极之间。存储电容器Cst可以存储第一晶体管T1的栅极电压和源极电压之间的差分电压(或电压差)。
在图5的实施方式中，第三晶体管T3的栅电极可以电连接到第一扫描线SL1，并且第四晶体管T4的栅电极可以电连接到第二扫描线SL2。第一扫描线SL1和第二扫描线SL2可以是彼此不同的扫描线，并且第三晶体管T3和第四晶体管T4可以由从不同的扫描线SL1和SL2施加的扫描信号导通，但是本公开不限于此。
参照图6，第三晶体管T3和第四晶体管T4的栅电极可以电连接到相同的扫描线SL。第三晶体管T3和第四晶体管T4可以由从相同的扫描线SL施加的扫描信号同时导通。
在下文中，参照其它附图详细描述根据实施方式的显示装置10的像素PX的结构。
图7是示出图1的区域A的示意性放大平面图。图8是沿着图7的线III-III'截取的示意性剖视图。
参照图7和图8，显示装置10的每个像素PX可以包括由像素限定层限定的发光区域LA1、LA2和LA3，并且可以通过发光区域LA1、LA2和LA3发射具有峰值波长(例如，预定的或可选择的峰值波长)的光。例如，显示装置10的显示区域DPA可以包括第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每一个可以是将由显示装置10的发光元件产生的光发射到显示装置10的外部的区域。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以将具有峰值波长(例如，预定的或可选择的峰值波长)的光发射到显示装置10的外部。第一发光区域LA1可以发射第一颜色的光，第二发光区域LA2可以发射第二颜色的光，并且第三发光区域LA3可以发射第三颜色的光。例如，第一颜色的光可以是具有约610nm至约650nm的范围内的峰值波长的红光，第二颜色的光可以是具有约510nm至约550nm的范围内的峰值波长的绿光，并且第三颜色的光可以是具有约440nm至约480nm的范围内的峰值波长的蓝光，但是本公开不限于此。
显示装置10的显示区域DPA可以包括位于相邻的发光区域LA1、LA2和LA3之间的遮光区域(或光屏蔽区域)BA。例如，发光区域LA1、LA2和LA3之间的遮光区域BA可以与第一发光区域LA1至第三发光区域LA3相邻(例如，围绕第一发光区域LA1至第三发光区域LA3)。
参照图8，显示装置10可以包括第一衬底部分SUB1和第二衬底部分SUB2以及填充构件FM。第一衬底部分SUB1和第二衬底部分SUB2可以遍及显示区域DPA和非显示区域NDA设置。第一衬底部分SUB1可以包括第一子衬底部分SUB11和在第一子衬底部分SUB11上的显示元件层。第二衬底部分SUB2可以包括第二子衬底部分SUB21和在第二子衬底部分SUB21上的滤色器层。
第一子衬底部分SUB11和第二子衬底部分SUB21可以由诸如聚合物树脂的绝缘材料制成。第一子衬底部分SUB11和第二子衬底部分SUB21的绝缘材料可以包括例如聚酰亚胺PI，但不限于此。第一子衬底部分SUB11和第二子衬底部分SUB21可以包括相同的材料。
显示元件层可以包括缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、第二平坦化层OC2、第一覆盖层CAP1、第一遮光构件BK1、第一波长转换器WLC1、第二波长转换器WLC2、透光部LTU和第二覆盖层CAP2。
缓冲层BF可以设置在第一子衬底部分SUB11上。缓冲层BF可以由能够防止空气或湿气的渗透的无机层形成。
薄膜晶体管层TFTL可以包括薄膜晶体管TFT、栅极绝缘层GI、层间电介质层ILD、第一钝化层PAS1和第一平坦化层OC1。
薄膜晶体管TFT可以设置在缓冲层BF上，并且可以构成像素PX中的每一个的像素电路。
薄膜晶体管TFT可以包括半导体层ACT、栅电极GE、源电极SE和漏电极DE。半导体层ACT可以设置在缓冲层BF上。在平面图中，半导体层ACT可以与栅电极GE、源电极SE和漏电极DE重叠。半导体层ACT可以与源电极SE和漏电极DE直接接触，并且可以在平面图中面向栅电极GE，且栅极绝缘层GI插置在半导体层ACT与栅电极GE之间。
尽管未示出，但是显示元件层还可以包括设置在缓冲层BF和第一子衬底部分SUB11之间的第一导电层。第一导电层可以包括在平面图中与半导体层ACT重叠的遮光导电图案。第一导电层还可以包括对准焊盘WPD_AS(例如，参照图12)。对对准焊盘WPD_AS的详细描述在下面提供。
第二导电层可以设置在栅极绝缘层GI上。第二导电层可以包括栅电极GE，并且栅电极GE可以在平面图中与半导体层ACT重叠。栅极绝缘层GI可以插入在栅电极GE和半导体层ACT之间。层间电介质层ILD可以设置在第二导电层上。第二导电层还可以包括第一对准信号线ASLL1(例如，参照图12)。对第一对准信号线ASLL1的详细描述在下面提供。
第三导电层可以设置在层间电介质层ILD上。第三导电层可以包括源电极SE和漏电极DE。源电极SE和漏电极DE可以在层间电介质层ILD上彼此间隔开。源电极SE可以通过设置在栅极绝缘层GI和层间电介质层ILD中(或穿过栅极绝缘层GI和层间电介质层ILD)的接触孔与半导体层ACT的端部接触。漏电极DE可以通过设置在栅极绝缘层GI和层间电介质层ILD中(或穿过栅极绝缘层GI和层间电介质层ILD)的接触孔与半导体层ACT的另一端部接触。漏电极DE可以通过设置在第一钝化层PAS1和第一平坦化层OC1中(或穿过第一钝化层PAS1和第一平坦化层OC1)的接触孔电连接到发光构件EL的第一电极AE。
栅极绝缘层GI可以设置在半导体层ACT上。例如，栅极绝缘层GI可以设置在半导体层ACT和缓冲层BF上，并且可以使半导体层ACT与栅电极GE电绝缘。栅极绝缘层GI可以包括源电极SE穿过其的接触孔和漏电极DE穿过其的接触孔。
层间电介质层ILD可以设置在栅电极GE上。例如，层间电介质层ILD可以包括源电极SE穿过其的接触孔和漏电极DE穿过其的接触孔。
第一钝化层PAS1可以设置在薄膜晶体管TFT上并且保护薄膜晶体管TFT。例如，第一钝化层PAS1可以包括第一电极AE穿过其的接触孔。
第一平坦化层OC1可以设置在第一钝化层PAS1上，并且使薄膜晶体管TFT的上端(或上表面)平坦化。例如，第一平坦化层OC1可以包括发光构件EL的第一电极AE穿过其的接触孔。
发光元件层EML可以包括发光构件EL、第一堤BNK1、第二堤BNK2、第一元件绝缘层QPAS1和第二钝化层PAS2。
发光构件EL可以设置在薄膜晶体管TFT上。发光构件EL可以包括第一电极AE、第二电极CE和发光元件ED。
第四导电层可以包括第一电极AE和第二电极CE。第一电极AE可以设置在第一平坦化层OC1上。例如，第一电极AE可以设置于在第一平坦化层OC1上设置的第一堤BNK1上并且覆盖第一堤BNK1。在平面图中，第一电极AE可以与第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的一个重叠。第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以由第二堤BNK2限定。第一电极AE可以电连接到薄膜晶体管TFT的漏电极DE。
第二电极CE可以形成在第一平坦化层OC1上。例如，第二电极CE可以设置于在第一平坦化层OC1上设置的第一堤BNK1上并且覆盖第一堤BNK1。在平面图中，第二电极CE可以与第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的一个重叠。第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以由第二堤BNK2限定。例如，第二电极CE可以接收供应给整个像素PX的公共电压。第四导电层还可以包括第二对准信号线ASLL2(例如，参照图13)。对第二对准信号线ASLL2的详细描述在下面提供。
第一元件绝缘层QPAS1可以覆盖彼此相邻的第一电极AE的一部分和第二电极CE的一部分，并且可以使第一电极AE与第二电极CE电绝缘。
发光元件ED可以在第一平坦化层OC1上方设置在第一电极AE和第二电极CE之间。发光元件ED可以设置在第一元件绝缘层QPAS1上。发光元件ED的端部可以电连接到第一电极AE，并且发光元件ED的另一端部可以电连接到第二电极CE。例如，多个发光元件ED可以包括具有相同材料的有源层，并且发射相同波长范围的光或相同颜色的光。从第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每一个发射的光可以具有相同的颜色。例如，发光元件ED可以发射具有约440nm至约480nm的范围内的峰值波长的第三颜色的光或蓝光。
第二堤BNK2可以设置在第一平坦化层OC1上并且限定第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。例如，第二堤BNK2可以与第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每一个相邻(例如，围绕第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每一个)，但不限于此。第二堤BNK2可以设置在遮光区域BA中。
第二钝化层PAS2可以设置在发光构件EL和第二堤BNK2上。第二钝化层PAS2可以覆盖发光构件EL，并且可以保护发光构件EL。
第二平坦化层OC2可以设置在发光元件层EML上方，并且使发光元件层EML的上端(或上表面)平坦化。第二平坦化层OC2可以包括有机材料。
第一覆盖层CAP1可以设置在第二平坦化层OC2上。第一覆盖层CAP1可以密封第一波长转换器WLC1和第二波长转换器WLC2以及透光部LTU的下表面。第一覆盖层CAP1可以包括无机材料。
第一遮光构件BK1可以在第一覆盖层CAP1上设置在遮光区域BA中。第一遮光构件BK1可以在厚度方向上与第二堤BNK2重叠。第一遮光构件BK1可以阻挡(或屏蔽)光的透射。
第一遮光构件BK1可以包括有机遮光材料和拒液成分。
第一遮光构件BK1可以包括拒液成分，并且将第一波长转换器WLC1和第二波长转换器WLC2以及透光部LTU分隔成相应的发光区域。
第一波长转换器WLC1可以在第一覆盖层CAP1上设置在第一发光区域LA1中。第一波长转换器WLC1可以与第一遮光构件BK1相邻(例如，被第一遮光构件BK1围绕)。第一波长转换器WLC1可以包括第一基础树脂BS1、第一散射体SCT1和第一波长移位器WLS1。
第一基础树脂BS1可以包括具有相对高透光率的材料。第一基础树脂BS1可以由透明有机材料制成。例如，第一基础树脂BS1可以包括诸如环氧基树脂、丙烯酸树脂、cardo基树脂和酰亚胺基树脂的有机材料中的至少一种。然而，实施方式不限于此。
第一散射体SCT1可以具有与第一基础树脂BS1的折射率不同的折射率，并且可以与第一基础树脂BS1形成光学界面。
第一波长移位器WLS1可以将入射光的峰值波长转换或移位为第一峰值波长。例如，第一波长移位器WLS1可以将由发光构件EL提供的蓝光转换为具有约610nm至约650nm的范围内的单峰值波长的红光，并且发射红光。第一波长移位器WLS1可以是量子点、量子棒或磷光体。第一波长移位器WLS1的量子点可以是发射一颜色(例如，特定的或可选择的颜色)的光的颗粒状材料，并且颗粒状材料的电子可以从导带跃迁到价带。
由第一波长移位器WLS1发射的光可以具有约45nm或更小、或者约40nm或更小、或者约30nm或更小的半峰全宽(FWHM)，并且可以进一步提高由显示装置10显示的颜色的颜色纯度和颜色再现性。
从发光元件层EML提供的蓝光的一部分可以穿过第一波长转换器WLC1而不被第一波长移位器WLS1转换成红光。在从发光元件层EML提供的蓝光中，在不被第一波长转换器WLC1转换的情况下入射在第一滤色器CF1上的光可以被第一滤色器CF1阻挡(或屏蔽)。在从显示装置10提供的蓝光中，由第一波长转换器WLC1转换的红光可以通过第一滤色器CF1发射到外部。因此，第一发光区域LA1可以发射红光。
第二波长转换器WLC2可以在第一覆盖层CAP1上设置在第二发光区域LA2中。第二波长转换器WLC2可以与第一遮光构件BK1相邻(例如，被第一遮光构件BK1围绕)。第二波长转换器WLC2可以包括第二基础树脂BS2、第二散射体SCT2和第二波长移位器WLS2。
第二基础树脂BS2可以包括具有相对高透光率的材料。第二基础树脂BS2可以由透明有机材料制成。
第二散射体SCT2可以具有与第二基础树脂BS2的折射率不同的折射率，并且可以与第二基础树脂BS2形成光学界面。例如，第二散射体SCT2可以包括散射透射光的至少一部分的光散射材料或光散射粒子。
第二波长移位器WLS2可以将入射光的峰值波长转换或移位到不同于第一波长移位器WLS1的第一峰值波长的第二峰值波长。例如，第二波长移位器WLS2可以将从发光构件EL提供的蓝光转换为具有约510nm至约550nm的范围内的单峰值波长的绿光，并且发射绿光。第二波长移位器WLS2可以是量子点、量子棒或磷光体。第二波长移位器WLS2和第一波长移位器WLS1可以包括相同的材料。
透光部LTU可以在第一覆盖层CAP1上设置在第三发光区域LA3中。透光部LTU可以与第一遮光构件BK1相邻(例如，被第一遮光构件BK1围绕)。透光部LTU可以保持入射光的峰值波长以透射该入射光。透光部LTU可以包括第三基础树脂BS3和第三散射体SCT3。
第三基础树脂BS3可以包括具有相对高透光率的材料。第三基础树脂BS3可以由透明有机材料制成。
第三散射体SCT3可以具有与第三基础树脂BS3的折射率不同的折射率，并且可以与第三基础树脂BS3形成光学界面。例如，第三散射体SCT3可以包括散射透射光的至少一部分的光散射材料或光散射粒子。
第一波长转换器WLC1和第二波长转换器WLC2以及透光部LTU可以通过第二平坦化层OC2和第一覆盖层CAP1设置在发光元件层EML上。因此，显示装置10可以不需要用于第一波长转换器WLC1和第二波长转换器WLC2以及透光部LTU的单独的衬底。
第二覆盖层CAP2可以覆盖第一波长转换器WLC1和第二波长转换器WLC2、透光部LTU以及第一遮光构件BK1。
第二衬底部分SUB2的第二遮光构件BK2可以设置在第二子衬底部分SUB21的遮光区域BA中。第二遮光构件BK2可以在厚度方向上与第一遮光构件BK1或第二堤BNK2重叠。第二遮光构件BK2可以阻挡(或屏蔽)光的透射。
第一滤色器CF1可以在第二子衬底部分SUB21上设置在第一发光区域LA1中。第一滤色器CF1可以与第二遮光构件BK2相邻(例如，被第二遮光构件BK2围绕)。第一滤色器CF1可以在厚度方向上与第一波长转换器WLC1重叠。第一滤色器CF1可以选择性地透射第一颜色的光(例如，红光)，并且阻挡(例如，屏蔽或吸收)第二颜色的光(例如，绿光)和第三颜色的光(例如，蓝光)。
第二滤色器CF2可以在第二子衬底部分SUB21上设置在第二发光区域LA2中。第二滤色器CF2可以与第二遮光构件BK2相邻(例如，被第二遮光构件BK2围绕)。第二滤色器CF2可以在厚度方向上与第二波长转换器WLC2重叠。第二滤色器CF2可以选择性地透射第二颜色的光(例如，绿光)，并且可以阻挡(例如，屏蔽或吸收)第一颜色的光(例如，红光)和第三颜色的光(例如，蓝光)。
第三滤色器CF3可以在第二子衬底部分SUB21上设置在第三发光区域LA3中。第三滤色器CF3可以与第二遮光构件BK2相邻(例如，被第二遮光构件BK2围绕)。第三滤色器CF3可以在厚度方向上与透光部LTU重叠。第三滤色器CF3可以选择性地透射第三颜色的光(例如，蓝光)，并且可以阻挡(例如，屏蔽或吸收)第一颜色的光(例如，红光)和第二颜色的光(例如，绿光)。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以吸收从显示装置10的外部入射的光的一部分并且减少由外部光引起的反射光。因此，第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止由于外部光反射引起的颜色失真。
第三钝化层PAS3可以覆盖第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第三钝化层PAS3可以保护第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
以上描述的填充构件FM可以设置在第三钝化层PAS3和第二覆盖层CAP2之间。
图9是示出根据实施方式的显示装置的像素的示意性平面图。图10是沿着图9的线IV-IV'截取的示意性剖视图。
参照图8至图10，像素PX中的每一个可以包括第一子像素SPX1、第二子像素SPX2和第三子像素SPX3。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以分别对应于第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的发光元件ED可以通过第一发光区域LA1、第二发光区域LA2和第三发光区域LA3发射光。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以发射相同颜色的光。例如，第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以包括相同类型的发光元件ED，并且可以发射第三颜色的光或蓝光。对于另一示例，第一子像素SPX1可以发射第一颜色的光或红光，并且第二子像素SPX2可以发射第二颜色的光或绿光，并且第三子像素SPX3可以发射第三颜色的光或蓝光。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个可以包括第一电极AE和第二电极CE、发光元件ED、接触电极CTE和第二堤BNK2。
第一电极AE和第二电极CE可以电连接到发光元件ED并且接收电压(例如，预定的或可选择的电压)，并且发光元件ED可以发射一波长范围(例如，特定的或可选择的波长范围)的光。第一电极AE和第二电极CE的至少一部分可以在像素PX(或子像素SPX1、SPX2或SPX3)中形成电场，并且发光元件ED可以通过电场对准。
例如，第一电极AE可以是针对第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个分离的像素电极，并且第二电极CE可以是共同连接到第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的公共电极。第一电极AE和第二电极CE中的任何一个可以是发光元件ED的阳极电极，并且第一电极AE和第二电极CE中的另一个可以是发光元件ED的阴极电极。
第一电极AE可以包括第一电极杆部分AE1和至少一个第一电极分支部分AE2。第一电极杆部分AE1可以在第一方向DR1上延伸，并且至少一个第一电极分支部分AE2可以从第一电极杆部分AE1分叉并且在第二方向DR2上延伸。
第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个的第一电极杆部分AE1可以和与其相邻的另一子像素的另一第一电极杆部分AE1间隔开，并且第一电极杆部分AE1可以与在第一方向DR1上与其相邻的子像素的第一电极杆部分AE1设置在虚拟延长线上。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3的第一电极杆部分AE1可以接收彼此不同的相应信号，并且可以被独立地驱动。
第一电极分支部分AE2可以从第一电极杆部分AE1分叉并且在第二方向DR2上延伸。第一电极分支部分AE2的端部可以电连接到第一电极杆部分AE1，并且第一电极分支部分AE2的另一端部可以和与第一电极杆部分AE1相对的第二电极杆部分CE1间隔开。
第二电极CE可以包括第二电极杆部分CE1和第二电极分支部分CE2。第二电极杆部分CE1可以在第一方向DR1上延伸，并且第二电极分支部分CE2可以从第二电极杆部分CE1分叉并且在第二方向DR2上延伸。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3中的每一个的第二电极杆部分CE1可以和与其相邻的另一子像素的第二电极杆部分CE1电连接。第二电极杆部分CE1可以在第一方向DR1上延伸，并且可以与像素PX(或第一子像素SPX1、第二子像素SPX2和第三子像素SPX3)相交(或交叉)。第二电极杆部分CE1可以与显示区域DPA的靠外部分或在一方向上从非显示区域NDA延伸的部分电连接。
第二电极分支部分CE2可以与第一电极分支部分AE2间隔开，并且可以与第一电极分支部分AE2相对(或面向第一电极分支部分AE2)。第二电极分支部分CE2的端部可以电连接到第二电极杆部分CE1，并且第二电极分支部分CE2的另一端部可以与第一电极杆部分AE1间隔开。
第一电极AE可以通过第一接触孔CNT1与显示装置10的薄膜晶体管层TFTL电连接，并且第二电极CE可以通过第二接触孔CNT2与显示装置10的电力电极电连接。例如，第一接触孔CNT1可以对应于第一电极杆部分AE1中的每一个进行设置，并且第二接触孔CNT2可以对应于第二电极杆部分CE1进行设置。然而，接触孔CNT1和CNT2不限于此。在一些实施方式中，可以设置发光元件ED并对准发光元件ED，并且第一电极AE或第二电极CE可以电连接到以上描述的对准焊盘WPD_AS。在其它实施方式中，可以设置发光元件ED并对准发光元件ED，并且第一电极AE或第二电极CE可以电连接到对准信号线ASL，该对准信号线ASL电连接到对准焊盘WPD_AS。
第二堤BNK2可以设置在像素PX之间的边界中。第一电极杆部分AE1可以基于第二堤BNK2彼此间隔开(或者通过第二堤BNK2彼此间隔开)。第二堤BNK2可以在第二方向DR2上延伸，并且可以设置于在第一方向DR1上布置的像素PX之间的边界中。第二堤BNK2可以设置于在第二方向DR2上布置的像素PX之间的边界中。第二堤BNK2可以限定像素PX(例如，在第一方向DR1和第二方向DR2上布置的像素PX)的边界。
当在制造显示装置10的工艺中喷射其中分散有发光元件ED的分散墨水时，第二堤BNK2可以防止分散墨水从像素PX的边界离开。例如，在制造显示装置10的工艺中喷射包括分散的发光元件ED的墨水的情况下，第二堤BNK2可以防止分散墨水流出像素PX的边界。第二堤BNK2可以将不同的发光元件ED彼此分离，并且其中分散有不同的发光元件ED的分散墨水可以不彼此混合。
发光元件ED可以设置在第一电极AE和第二电极CE之间。发光元件ED的一端部可以电连接到第一电极AE，并且发光元件ED的另一端部可以电连接到第二电极CE。
发光元件ED可以彼此间隔开，并且可以在一方向上基本对准(例如，彼此平行地对准)。发光元件ED的空间间隔可以不受限制，并且发光元件ED可以彼此间隔不同的间隔。
发光元件ED可以包括具有相同材料的有源层，并且发射相同波长范围的光或相同颜色的光。第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以发射相同颜色的光。例如，发光元件ED可以发射具有从约440nm到约480nm的范围的峰值波长的第三颜色的光或蓝光。
接触电极CTE可以包括第一接触电极CTE1和第二接触电极CTE2。第一接触电极CTE1可以覆盖第一电极分支部分AE2和发光元件ED的一部分，并且可以将第一电极分支部分AE2与发光元件ED电连接。第二接触电极CTE2可以覆盖第二电极分支部分CE2和发光元件ED的另一部分，并且可以将第二电极分支部分CE2与发光元件ED电连接。
第一接触电极CTE1可以设置在第一电极分支部分AE2上并且在第二方向DR2上延伸。第一接触电极CTE1可以与发光元件ED的端部接触。发光元件ED可以通过第一接触电极CTE1与第一电极AE电连接。
第二接触电极CTE2可以设置在第二电极分支部分CE2上并且在第二方向DR2上延伸。第二接触电极CTE2可以在第一方向DR1上与第一接触电极CTE1间隔开。第二接触电极CTE2可以与发光元件ED的另一端部接触。发光元件ED可以通过第二接触电极CTE2与第二电极CE电连接。
显示装置10的发光元件层EML可以设置在薄膜晶体管层TFTL上，并且可以包括第一元件绝缘层QPAS1、第二元件绝缘层QPAS2和第三元件绝缘层QPAS3。
第一堤BNK1可以分别设置在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中。第一堤BNK1中的每一个可以对应于第一电极AE或第二电极CE。第一电极AE和第二电极CE中的每一个可以设置在相应的第一堤BNK1上。例如，第一堤BNK1可以设置在第一平坦化层OC1上，并且第一堤BNK1中的每一个的侧面可以从第一平坦化层OC1倾斜。第一堤BNK1的倾斜表面可以反射从发光元件ED发射的光。
第一电极杆部分AE1可以通过穿过第一平坦化层OC1和第一钝化层PAS1的第一接触孔CNT1电连接到薄膜晶体管TFT。
第二电极杆部分CE1可以在第一方向DR1上延伸，并且也可以设置在其中不设置发光元件ED的非发光区域中。第二电极杆部分CE1可以通过穿过第一平坦化层OC1的第二接触孔CNT2电连接到电力电极。第二电极CE可以从电力电极接收电信号(例如，预定的或可选择的电信号)。
第一电极AE和第二电极CE可以包括透明导电材料。第一电极AE和第二电极CE可以包括具有高反射率的导电材料。第一电极AE和第二电极CE中的每一个可以具有透明导电材料和具有高反射率的金属彼此堆叠并且形成一个或多个层的结构，或者可以由包括透明导电材料和具有高反射率的金属的单层来形成。
第一元件绝缘层QPAS1可以设置在第一平坦化层OC1、第一电极AE和第二电极CE上。第一元件绝缘层QPAS1可以覆盖第一电极AE和第二电极CE中的每一个的一部分。
第一元件绝缘层QPAS1可以保护第一电极AE和第二电极CE，并且可以使第一电极AE和第二电极CE彼此电绝缘。第一元件绝缘层QPAS1可以防止发光元件ED由于与其它构件直接接触而被损坏。
发光元件ED可以在第一元件绝缘层QPAS1上设置在第一电极AE和第二电极CE之间。发光元件ED的一端部可以电连接到第一电极AE，并且发光元件ED的另一端部可以电连接到第二电极CE。
第二元件绝缘层QPAS2可以部分地设置在设置于第一电极AE和第二电极CE之间的发光元件ED上。第二元件绝缘层QPAS2可以设置在发光元件ED的上表面的中央部分处。第三元件绝缘层QPAS3可以与发光元件ED的外表面相邻(例如，部分地围绕发光元件ED的外表面)。第三元件绝缘层QPAS3可以保护发光元件ED。第三元件绝缘层QPAS3可以与发光元件ED的外表面相邻(例如，围绕发光元件ED的外表面)。
接触电极CTE可以包括第一接触电极CTE1和第二接触电极CTE2。第一接触电极CTE1可以覆盖第一电极分支部分AE2和发光元件ED的一部分，并且可以将第一电极分支部分AE2与发光元件ED电连接。第二接触电极CTE2可以覆盖第二电极分支部分CE2和发光元件ED的另一部分，并且可以将第二电极分支部分CE2与发光元件ED电连接。
第一接触电极CTE1可以设置在第一电极分支部分AE2上并且在第二方向DR2上延伸。第一接触电极CTE1可以与发光元件ED的端部接触。发光元件ED可以通过第一接触电极CTE1电连接到第一电极AE。
第一接触电极CTE1可以与第二元件绝缘层QPAS2的端部的上表面接触(例如，直接接触)。
第二接触电极CTE2可以设置在第二电极分支部分CE2上并且在第二方向DR2上延伸。第二接触电极CTE2可以在第一方向DR1上与第一接触电极CTE1间隔开。第二接触电极CTE2可以与发光元件ED的另一端部接触。发光元件ED可以通过第二接触电极CTE2电连接到第二电极CE。
第二接触电极CTE2可以与第二元件绝缘层QPAS2的另一端部的上表面接触(例如，直接接触)。
第一接触电极CTE1和第二接触电极CTE2可以设置在同一层上。第一接触电极CTE1和第二接触电极CTE2中的每一个可以暴露第二元件绝缘层QPAS2的中央部分的上表面。
第一接触电极CTE1和第二接触电极CTE2中的每一个可以包括导电材料。第一接触电极CTE1可以包括第一材料，并且第二接触电极CTE2可以包括第二材料。然而，第一接触电极CTE1的第一材料和第二接触电极CTE2的第二材料可以具有彼此不同的相应的物理性质。对第一材料和第二材料的详细描述在下面提供。
图11是示出根据实施方式的发光元件的示意图。
参照图11，发光元件ED可以是发光二极管。例如，发光元件ED可以是具有微米级至纳米级的尺寸的、由无机材料制成的无机发光二极管。根据在两个电极之间在一方向(例如，特定的或可选择的方向)上形成的电场，无机发光二极管可以在彼此面对的两个电极(例如，第一电极AE和第二电极CE)之间对准。
发光元件ED可以具有在一方向上延伸的形状。发光元件ED可以具有诸如棒、线、管等的形状。发光元件ED可以包括第一半导体层111、第二半导体层113、有源层115、电极层117和绝缘层118。
第一半导体层111可以是n型半导体。第二半导体层113可以设置在有源层115上。第一半导体层111和第二半导体层113中的每一个可以由层构成，但不限于此。
有源层115可以设置在第一半导体层111和第二半导体层113之间。有源层115可以包括单量子阱结构或多量子阱结构的材料。在有源层115包括多量子阱结构的材料的情况下，量子层和阱层可以彼此交替堆叠。
从有源层115发射的光可以在发光元件ED的纵向方向上发射，并且还可以发射到发光元件ED的侧部(例如，两侧)。光可以从发光元件ED的有源层115在各个方向上发射。
电极层117可以是欧姆接触电极。对于另一示例，电极层117可以是肖特基接触电极。发光元件ED可以包括至少一个电极层117。
绝缘层118可以与半导体层111、113、有源层115以及电极层117的外表面相邻(例如，围绕半导体层111、113、有源层115以及电极层117的外表面)。绝缘层118可以与有源层115的外表面(例如，围绕有源层115的外表面)，并且可以在发光元件ED延伸的方向上延伸。绝缘层118可以保护发光元件ED。
绝缘层118可以包括具有绝缘性质的材料。例如，绝缘层118可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氮化铝(AlN)、氧化铝(Al2O3)等中的至少一种。然而，本公开不限于此。
可以对绝缘层118的外表面进行表面处理。分散在墨水(例如，预定的或可选择的墨水)中的发光元件ED可以喷射到电极上，并且在显示装置10的制造期间喷射。因此，发光元件ED可以对准。
图12是示出包括图1的焊盘区域的突起的示意性放大平面图。图13是示出图12的区域B的示意性放大平面图。图14是沿着图13的线V-V'截取的示意性剖视图。
参照图12至图14，对准信号线ASL可以包括第一对准信号线ASLL1和在平面图中与第一对准信号线ASLL1重叠的第二对准信号线ASLL2。第一对准信号线ASLL1和第二对准信号线ASLL2可以通过开口部分OP断开连接。开口部分OP可以限定在突出区域PTA内。基于开口部分OP(或通过开口部分OP)，第一对准信号线ASLL1可以物理地分离为第(1-1)对准信号线(或第1-1对准信号线)ASLL11和第(1-2)对准信号线(或第1-2对准信号线)ASLL12。基于开口部分OP(或通过开口部分OP)，第二对准信号线ASLL2可以物理地分离为第(2-1)对准信号线ASLL21(或第2-1对准信号线)和第(2-2)对准信号线(或第2-2对准信号线)ASLL22。第(1-1)对准信号线ASLL11和第(2-1)对准信号线ASLL21可以在厚度方向上彼此重叠。第(2-1)对准信号线ASLL21和第(2-2)对准信号线ASLL22可以在厚度方向上彼此重叠。第(2-2)对准信号线可以从非显示区域NDA延伸到显示区域DPA。
第(1-1)对准信号线ASLL11可以通过第三接触孔CNT3电连接到对准焊盘WPD_AS。第三接触孔CNT3可以穿过栅极绝缘层GI和缓冲层BF。第(2-2)对准信号线ASLL22可以通过第四接触孔CNT4电连接到第(1-2)对准信号线ASLL12。第四接触孔CNT4可以穿过第一平坦化层OC1、第一钝化层PAS1和层间电介质层ILD。
根据实施方式，第一对准信号线ASLL1和第二对准信号线ASLL2中的每一个可以具有通过在突出区域PTA中限定的开口部分OP断开连接的线结构，由此可以更容易地防止湿气通过第一对准信号线ASLL1和第二对准信号线ASLL2移动到显示区域DPA。
此外，在根据实施方式的显示装置10的情况下，第一对准信号线ASLL1和第二对准信号线ASLL2中的每一个可以具有通过在突出区域PTA中限定的开口部分OP断开连接的线结构，并且第一对准信号线ASLL1和第二对准信号线ASLL2的暴露侧可以由单独的覆盖层覆盖。因此，来自第(1-1)对准信号线ASLL11的外部湿气可以被覆盖层阻挡并且不能进入开口部分OP，并且可以更容易地避免湿气渗透到显示区域DPA中。
更详细地，开口部分OP可以限定在栅极绝缘层GI上方。因此，开口部分OP可以在厚度方向上穿过层间电介质层ILD、第一平坦化层OC1、元件绝缘层QPAS1、QPAS2和QPAS3、第二堤BNK2、第一钝化层PAS1、第二平坦化层OC2、第一覆盖层CAP1、第一遮光构件BK1、第一对准信号线ASLL1和第二对准信号线ASLL2。结果，层间电介质层ILD、第一平坦化层OC1、元件绝缘层QPAS1、QPAS2和QPAS3、第二堤BNK2、第一钝化层PAS1、第二平坦化层OC2、第一覆盖层CAP1和第一遮光构件BK1的侧面也可以从开口部分OP暴露。
第二覆盖层CAP2可以与层间电介质层ILD、第一平坦化层OC1、元件绝缘层QPAS1、QPAS2和QPAS3、第二堤BNK2、第一钝化层PAS1、第二平坦化层OC2、第一覆盖层CAP1和第一遮光构件BK1的暴露侧、第(1-1)对准信号线ASLL11的一侧、第(1-2)对准信号线ASLL12的一侧、第(2-1)对准信号线ASLL21的一侧、以及第(2-2)对准信号线ASLL22的一侧接触(例如，直接接触)。
填充构件FM可以设置在第二覆盖层CAP2上并且填充开口部分OP。
第二导电层的第一对准信号线ASLL1的第(1-1)对准信号线ASLL11和第(1-2)对准信号线ASLL12可以在在第一遮光构件层中形成第一遮光构件BK1的工艺中形成。可以从第一遮光构件层去除对应于发光区域LA1、LA2和LA3的区域(例如，第一遮光构件层的一部分)和对应于相应的开口部分OP的区域(例如，第一遮光构件层的一部分)，并且可以形成第一遮光构件BK1。可以通过湿法蚀刻工艺来执行从第一遮光构件层去除对应于发光区域LA1、LA2和LA3的区域和对应于相应的开口部分OP的区域的工艺。用于湿法蚀刻工艺的蚀刻剂可以是氢氧化钾(KOH)，但不限于此。在从第一遮光构件层去除对应于发光区域LA1、LA2和LA3的区域和对应于相应的开口部分OP的区域的工艺中，也可以去除设置在开口部分OP中的第一对准信号线层的一部分。第(1-1)对准信号线ASLL11和第(1-2)对准信号线ASLL12可以形成为与开口部分OP分离。
如上所述，根据实施方式，第一对准信号线ASLL1和第二对准信号线ASLL2中的每一个可以通过在突起区域PTA中限定的开口部分OP断开。因此，可以防止湿气通过第一对准信号线ASLL1移动到显示区域DPA。例如，可以防止湿气通过第一对准信号线ASLL1在显示区域DPA中传输。
此外，第一对准信号线ASLL1和第二对准信号线ASLL2中的每一个可以通过在突起区域PTA中限定的开口部分OP断开，并且第一对准信号线ASLL1和第二对准信号线ASLL2的暴露侧可以由第二覆盖层CAP2覆盖。因此，可以防止第一波长转换器WCL1和第二波长转换器WCL2以及透光部LTU的湿气渗透，并且可以通过第二覆盖层CAP2来阻挡从第(1-1)对准信号线ASLL11朝向开口部分OP的外部湿气。因此，可以更容易地避免(或防止)湿气渗透到显示区域DPA中。
以上描述是本公开的技术特征的示例，并且本公开所属领域中的技术人员将能够进行各种修改和变化。因此，以上描述的本公开的实施方式可以单独实现或彼此组合实现。
因此，在本公开中公开的实施方式不旨在限制本公开的技术精神，而是旨在描述本公开的技术精神，并且本公开的技术精神的范围不受这些实施方式的限制。本公开的保护范围应当由所附权利要求书来解释，并且应当理解，等同范围内的所有技术精神都包括在本公开的范围内。

Claims (10)

1.一种显示装置，其特征在于，具有显示区域和位于所述显示区域附近且包括焊盘区域的非显示区域，所述显示装置包括：
第一衬底部分；以及
第二衬底部分，面向所述第一衬底部分，其中，
所述第一衬底部分具有在平面图中与所述第二衬底部分重叠的重叠区域和比所述第二衬底部分的一侧更突出的突出区域，所述第一衬底部分包括：
第一子衬底部分；
第一导电层，包括在所述第一子衬底部分上在所述突出区域中设置在所述焊盘区域中的对准焊盘；以及
第二导电层，包括在所述第一导电层上电连接到所述对准焊盘的第一对准信号线，
所述突出区域包括开口部分，以及
所述第一对准信号线在平面图中基于所述开口部分物理地分离。
2.根据权利要求1所述的显示装置，其特征在于，所述第一衬底部分还包括半导体层，所述半导体层设置在所述第一子衬底部分和所述第二导电层之间并且设置在所述显示区域中，以及
其中，所述第一衬底部分还包括：栅极绝缘层，在所述半导体层与所述第二导电层之间；以及
栅电极，包括在所述第一衬底部分的所述第二导电层中，并且在平面图中与所述半导体层重叠。
3.根据权利要求2所述的显示装置，其特征在于，所述第一对准信号线包括：
第1-1对准信号线；以及
第1-2对准信号线，
所述第1-1对准信号线和所述第1-2对准信号线基于所述开口部分物理地分离，以及
所述第1-1对准信号线直接连接到所述对准焊盘。
4.根据权利要求3所述的显示装置，其特征在于，所述第1-1对准信号线通过穿过所述栅极绝缘层的接触孔直接连接到所述对准焊盘。
5.根据权利要求3所述的显示装置，其特征在于，所述第一衬底部分还包括：
第四导电层，包括第二对准信号线，所述第二对准信号线在平面图中在所述第二导电层上与所述第一对准信号线重叠，并且电连接到所述第一对准信号线，以及
其中，所述第一衬底部分还包括：
钝化层，设置在层间电介质层和所述第四导电层之间；以及
平坦化层，设置在所述钝化层和所述第四导电层之间。
6.根据权利要求5所述的显示装置，其特征在于，
所述第二对准信号线包括：
第2-1对准信号线；以及
第2-2对准信号线，
所述第2-1对准信号线和所述第2-2对准信号线基于所述开口部分物理地分离，以及
所述第2-2对准信号线从所述非显示区域延伸到所述显示区域。
7.根据权利要求6所述的显示装置，其特征在于，所述第2-2对准信号线通过穿过所述平坦化层、所述钝化层和所述层间电介质层的接触孔直接连接到所述第1-2对准信号线。
8.根据权利要求6所述的显示装置，其特征在于，
所述第1-1对准信号线在平面图中与所述第2-1对准信号线重叠，以及
所述第1-2对准信号线在平面图中与所述第2-2对准信号线重叠。
9.根据权利要求6所述的显示装置，其特征在于，
所述第四导电层还包括：
第一电极，设置在所述显示区域中的第一堤上；以及
第二电极，设置在所述显示区域中的所述第一堤上并且与所述第一电极间隔开，
所述第一电极和所述第二电极覆盖所述第一堤，以及
所述第一衬底部分还包括设置在所述第一电极和所述第二电极之间的发光元件，以及
其中，所述第1-1对准信号线的一侧、所述第1-2对准信号线的一侧、所述层间电介质层的一侧、所述钝化层的一侧、所述平坦化层的一侧、所述第2-1对准信号线的一侧以及所述第2-2对准信号线的一侧分别从所述开口部分暴露。
10.根据权利要求9所述的显示装置，其特征在于，
所述显示区域包括：
发光区域；以及
非发光区域，与所述发光区域相邻，以及
所述第一衬底部分还包括：
波长转换器，在所述发光区域中设置在所述发光元件上；
遮光构件，设置在所述非发光区域和所述非显示区域中；以及
覆盖层，设置在所述波长转换器和所述遮光构件上，以及
其中，
所述遮光构件的一侧从所述开口部分暴露，以及
所述覆盖层直接与从所述开口部分暴露的所述第1-1对准信号线的所述一侧、所述第1-2对准信号线的所述一侧、所述层间电介质层的所述一侧、所述钝化层的所述一侧、所述平坦化层的所述一侧、所述第2-1对准信号线的所述一侧、所述第2-2对准信号线的所述一侧和所述遮光构件的所述一侧直接接触。
CN202320551001.XU 2022-04-01 2023-03-20 显示装置 Active CN219658710U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0041108 2022-04-01
KR1020220041108A KR20230143225A (ko) 2022-04-01 2022-04-01 표시 장치

Publications (1)

Publication Number Publication Date
CN219658710U true CN219658710U (zh) 2023-09-08

Family

ID=87878982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202320551001.XU Active CN219658710U (zh) 2022-04-01 2023-03-20 显示装置

Country Status (3)

Country Link
US (1) US20230317735A1 (zh)
KR (1) KR20230143225A (zh)
CN (1) CN219658710U (zh)

Also Published As

Publication number Publication date
US20230317735A1 (en) 2023-10-05
KR20230143225A (ko) 2023-10-12

Similar Documents

Publication Publication Date Title
KR20220077287A (ko) 표시 장치
US20220293670A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US11099442B2 (en) Display device
CN219658710U (zh) 显示装置
US20220223573A1 (en) Tiled display
US11837589B2 (en) Tiled display device
CN114649365A (zh) 显示装置
KR20220105193A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
CN113972250A (zh) 显示装置及包括显示装置的拼接式显示装置
KR20220067555A (ko) 표시 장치
CN116057614A (zh) 显示装置
KR20220037005A (ko) 타일형 표시 장치
CN219658711U (zh) 显示设备
CN219610468U (zh) 显示装置及拼接显示装置
EP4174622A1 (en) Display device
US20230369345A1 (en) Display device
US20230411576A1 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20230275114A1 (en) Display device and tiled display device including the same
CN117637797A (zh) 显示装置
KR20220112316A (ko) 표시 장치
CN116598327A (zh) 显示装置
KR20220060067A (ko) 표시 장치
CN114944410A (zh) 显示设备及包括多个显示设备的拼接显示设备
KR20220140064A (ko) 표시 장치
KR20230168227A (ko) 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant