CN117858552A - 显示装置以及用于制造该显示装置的方法 - Google Patents

Abstract

公开了一种显示装置以及用于制造该显示装置的方法。该显示装置包括：第一像素电极和第二像素电极，在基板上并且彼此间隔开；无机绝缘层，在基板上并且包括第一像素电极和第二像素电极上的部分；堤结构，在无机绝缘层上，具有分别与第一像素电极和第二像素电极重叠的第一开口和第二开口；第一发光层和第二发光层，在第一像素电极和第二像素电极上；以及第一公共电极和第二公共电极，在第一发光层和第二发光层上。堤结构包括第一堤层、在第一堤层上并且与第一堤层包括不同的金属材料的第二堤层以及在第二堤层上并且包括至少一个氧化物半导体层的第三堤层，并且第二堤层和第三堤层中的每个包括在限定第一开口和第二开口的侧壁上的尖端。

Description

显示装置以及用于制造该显示装置的方法

技术领域

本公开涉及一种显示装置以及用于制造该显示装置的方法。

背景技术

随着信息技术的进步，对于用于显示图像的显示装置的需求已经在各种领域中增大。例如，显示装置已经应用于诸如智能电话、数码相机、膝上型计算机、导航仪和智能电视的各种电子装置。显示装置可以是诸如液晶显示装置、场发射显示装置和发光显示装置的平板显示装置。在平板显示装置当中，发光显示装置包括显示面板的像素中的每个可以通过其自发光的发光元件，由此在不使用为显示面板提供光的背光单元的情况下显示图像。

发明内容

本公开的实施例提供能够在没有掩模工艺的情况下形成针对每个发光区而隔离的发光元件的显示装置。

本公开的实施例提供减少由于通过在显示装置的制造工艺期间执行的蚀刻工艺对堤结构的损坏而可能发生在每个像素中的发光偏差的显示装置。

根据本公开的实施例，一种显示装置包括：第一像素电极和第二像素电极，设置在基板上并且彼此间隔开；无机绝缘层，设置在基板上并且包括设置在第一像素电极上的部分和设置在第二像素电极上的部分；堤结构，设置在无机绝缘层上，其中，与第一像素电极重叠的第一开口和与第二像素电极重叠的第二开口通过堤结构限定；第一发光层和第二发光层，第一发光层设置在第一像素电极上，并且第二发光层设置在第二像素电极上；以及第一公共电极和第二公共电极，第一公共电极设置在第一发光层上，并且第二公共电极设置在第二发光层上，其中，堤结构包括第一堤层、设置在第一堤层上并且包括与第一堤层的金属材料不同的金属材料的第二堤层以及设置在第二堤层上并且包括至少一个氧化物半导体层的第三堤层，并且第二堤层和第三堤层中的每个包括限定在堤结构的限定第一开口和第二开口的侧壁中的每个上的尖端并且比第一堤层突出得远。

在实施例中，第一堤层可以包括铝(Al)，第二堤层可以包括钛(Ti)，并且第三堤层可以包括选自氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡镓锌(ITGZO)、氧化铟锡(ITO)、氧化铟锡锌(ITZO)、氧化铟锡镓(ITGO)和氧化铟镓(IGO)中的至少一种。

在实施例中，第三堤层可以包括第一氧化物半导体层和第二氧化物半导体层，第二氧化物半导体层设置在第一氧化物半导体层上并且包括与第一氧化物半导体层的氧化物半导体不同的氧化物半导体。

在实施例中，第三堤层可以具有在大约100埃至大约/>范围内的厚度。

在实施例中，限定在堤结构的限定第一开口的侧壁上的尖端可以具有与限定在堤结构的限定第二开口的侧壁上的尖端的厚度相同的厚度。

在实施例中，第一公共电极和第二公共电极中的每个可以与第一堤层的侧表面直接接触。

在实施例中，显示装置可以进一步包括：第一有机图案，设置在第三堤层上以围绕第一开口并且包括与第一发光层的材料相同的材料；第一电极图案，设置在第一有机图案上并且包括与第一公共电极的材料相同的材料；第二有机图案，设置在第三堤层上以围绕第二开口并且包括与第二发光层的材料相同的材料；以及第二电极图案，设置在第二有机图案上并且包括与第二公共电极的材料相同的材料。

在实施例中，显示装置可以进一步包括：第一无机层，设置在堤结构的限定第一开口的侧壁上并且设置在第一公共电极和第一电极图案上；以及第二无机层，设置在堤结构的限定第二开口的侧壁上并且设置在第二公共电极和第二电极图案上，其中，第一无机层和第二无机层可以设置为彼此间隔开，并且第三堤层可以包括与第一无机层和第二无机层不重叠的部分。

在实施例中，无机绝缘层可以与第一像素电极和第二像素电极的上表面中的每个不接触，第一发光层可以包括设置在第一像素电极与无机绝缘层之间的部分，并且第二发光层可以包括设置在第二像素电极与无机绝缘层之间的部分。

在实施例中，显示装置可以进一步包括：残留图案，设置在第一像素电极和第二像素电极与无机绝缘层之间。

在实施例中，显示装置可以进一步包括：第三像素电极，在基板上设置为与第二像素电极间隔开；第三发光层，设置在第三像素电极上；以及第三公共电极，设置在第三发光层上，其中，与第三像素电极重叠的第三开口通过堤结构限定。

在实施例中，显示装置可以进一步包括：第三有机图案，设置在第三堤层上以围绕第三开口并且包括与第三发光层的材料相同的材料；第三电极图案，设置在第三有机图案上并且包括与第三公共电极的材料相同的材料；以及第三无机层，设置在堤结构的限定第三开口的侧壁上并且设置在第三公共电极和第三电极图案上。

在实施例中，显示装置可以进一步包括：薄膜封装层，设置在堤结构上，其中，薄膜封装层可以包括第一封装层、设置在第一封装层上的第二封装层以及设置在第二封装层上的第三封装层。

在实施例中，显示装置可以进一步包括：遮光层，设置在第三封装层上，其中，多个开口孔通过遮光层限定为与第一开口和第二开口重叠；第一滤色器，设置在遮光层上并且与第一开口重叠；以及第二滤色器，设置在遮光层上并且与第二开口重叠。

根据本公开的实施例，一种用于制造显示装置的方法包括：在基板上形成彼此间隔开的多个像素电极；在多个像素电极上形成牺牲层；在牺牲层上形成无机绝缘层，以及在无机绝缘层上形成第一堤材料层、第二堤材料层和第三堤材料层；形成第一孔，第一孔与多个像素电极中的像素电极重叠并且通过第一堤材料层、第二堤材料层和第三堤材料层而暴露设置在该像素电极上的牺牲层；通过牺牲层和限定第一孔的侧壁的湿法蚀刻来去除牺牲层，其中，第二堤材料层和第三堤材料层的比第一堤材料层的侧壁突出得远的尖端通过湿法蚀刻形成；在通过湿法蚀刻形成的第一开口中将发光层和公共电极形成在该像素电极上并且在公共电极和第三堤材料层上形成无机层；以及去除设置在第三堤材料层上的无机层的一部分。

在实施例中，第一堤材料层可以包括铝(Al)，第二堤材料层可以包括钛(Ti)，并且第三堤材料层可以包括选自IZO、IGZO、ITGZO、ITO、ITZO、ITGO和IGO中的至少一种。

在实施例中，无机层可以包括选自氧化硅、氮化硅和氮氧化硅中的至少一种，并且无机层的一部分的去除可以通过使用氟(F)类蚀刻剂的干法蚀刻工艺执行。

在实施例中，方法可以进一步包括：在去除无机层的一部分之后，通过第一堤材料层、第二堤材料层和第三堤材料层形成与多个像素电极中的另一像素电极重叠的第二孔；以及通过限定第二孔的侧壁的湿法蚀刻来形成第二开口，其中，朝向第一开口突出的尖端和朝向第二开口突出的尖端可以具有彼此相同的厚度。

在实施例中，公共电极可以与第一堤材料层的侧表面直接接触。

在实施例中，发光层和公共电极的形成可以包括：在第三堤材料层上形成包括与发光层的材料相同的材料的有机图案以及在有机图案上形成包括与公共电极的材料相同的材料的电极图案，其中，无机层可以形成在电极图案上。

根据实施例的显示装置可以具有其中在显示装置的制造工艺中防止损坏形成发光区的堤结构的结构。因此，显示装置可以防止朝向堤结构的开口突出的尖端下垂，并且可以针对每个发光元件维持均匀的亮度，使得可以防止在显示装置中出现斑点。

附图说明

通过参照附图详细描述本公开的实施例，本公开的实施例的上述和其他特征将变得更加明显，在附图中：

图1是图示根据实施例的电子装置的示意性透视图；

图2是图示根据实施例的包括在电子装置中的显示装置的透视图；

图3是图2的显示装置的截面图；

图4是图示根据实施例的显示装置的显示层的平面图；

图5是图示根据实施例的显示装置的一部分的截面图；

图6是图示图5的第一发光区的放大图；

图7至图14是图示根据实施例的显示装置的制造工艺的截面图；以及

图15是图示根据替代实施例的显示装置的一部分的截面图。

具体实施方式

现在将在下文中参照其中示出本发明的各种实施例的附图更充分描述本发明。然而，本发明可以以不同的形式实施并且不应被解释为限于本文中阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分传达本发明的范围。同样的附图标记始终指代同样的元件。

还将理解的是，当层被称为“在”另一层或基板“上”时，它可以直接在该另一层或基板上，或者也可以存在居间层。相同的附图标记在整个说明书中指示相同的部件。

将理解的是，尽管术语“第一”、“第二”等可以在本文中用于描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，下面讨论的第一元件可以被称为第二元件，而不脱离本发明的教导。相似地，第二元件也可以被称为第一元件。

本文中使用的术语仅出于描述特定实施例的目的并且不旨在进行限制。如本文中所使用的，“一”、“该/所述”和“至少一个”不表示数量的限制，并且旨在包括单数和复数两者，除非上下文另外明确指示。例如，除非上下文另外明确指示，否则“元件”与“至少一个元件”具有相同的含义。“至少一个”不应解释为限于“一”。“或”意味着“和/或”。如在本文中所使用的，术语“和/或”包括相关列出项目中的一个或多个的任意组合和所有组合。将进一步理解的是，当在本说明书中使用术语“包括”或“包含”和/或其变型时，指明陈述的特征、区域、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、区域、整数、步骤、操作、元件、部件和/或其组的存在或添加。

此外，诸如“下”或“底”以及“上”或“顶”的相对术语可以在本文中用来描述如附图中所图示的一个元件与另一元件的关系。将理解的是，相对术语旨在包含装置的除了附图中描绘的定向之外的不同定向。例如，如果附图中的一个的装置被翻转，则被描述为“在”其他元件的“下”侧的元件将随之被定向在该其他元件的“上”侧。术语“下”可以因此包含“下”和“上”两个定向，这取决于附图的特定定向。相似地，如果附图中的一个中的装置被翻转，则被描述为“在”其他元件“下方”或“下面”的元件将随之被定向为“在”该其他元件“上方”。因此，术语“在……下方”或“在……下面”可以包含上方和下方两个定向。

考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)，本文中所使用的“大约”或“近似”包括陈述值并且意味着在由本领域普通技术人员所确定的特定值的可接受的偏差范围内。例如，“大约”可以意味着在一个或多个标准偏差内，或在陈述值的±30％、±20％、±10％或±5％内。

除非另外限定，否则在本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，术语(诸如在常用词典中限定的术语)应被解释为具有与它们在相关领域和本公开的背景下的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非在本文中明确地如此限定。

在本文中参照是理想化实施例的示意性图示的截面图来描述实施例。如此，将预期由于例如制造技术和/或公差导致的图示的形状的变化。因此，本文中描述的实施例不应被解释为限于在本文中所图示的区域的特定形状，而是包括例如由制造导致的形状的偏差。例如，图示或描述为平坦的区域通常可以具有粗糙和/或非线性的特征。而且，图示的尖角可以被倒圆。因此，图示在附图中的区域本质上是示意性的，并且它们的形状不旨在图示区域的精确形状并且不旨在限制本公开的范围。

在下文中，将参照附图详细描述实施例。

图1是图示根据实施例的电子装置的示意性透视图。

参照图1，电子装置1的实施例显示运动图像或静止图像。电子装置1可以指代例如电视、膝上型计算机、监视器、广告牌、物联网、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事簿、电子书、便携式多媒体播放器(PMP)、导航仪、游戏机、数码相机或摄像机等的提供显示屏幕的所有电子装置。

电子装置1可以包括用于提供显示屏幕的显示装置10(示出在图2中)。在实施例中，显示装置10可以是无机发光二极管显示装置、有机发光二极管显示装置、量子点发光显示装置、等离子体显示装置或场发射显示装置。在下文中，为了便于描述，将详细描述显示装置10是有机发光二极管显示装置的实施例，但是显示装置10的实施例不限于有机发光二极管显示装置，并且其他类型的显示装置可以被应用，而不脱离本文中的教导。

可以对电子装置1的形状进行各种修改。在实施例中，例如，电子装置1可以具有在水平方向上长的矩形形状、在竖直方向上长的矩形形状、正方形形状、具有倒圆拐角(顶点)的正方形形状、其他多边形形状、圆形形状等。电子装置1的显示区DA的形状也可以与电子装置1的整体形状相似。在实施例中，电子装置1可以如图1中所示具有在第二方向DR2上较长的矩形形状。

电子装置1可以包括显示区DA和非显示区NDA。显示区DA是其中可以显示图像的区，并且非显示区NDA是其中不显示图像的区。显示区DA可以被称为有效区，并且非显示区NDA可以被称为非有效区。显示区DA通常可以占据电子装置1的中心。

显示区DA可以包括第一显示区DA1、第二显示区DA2和第三显示区DA3。第二显示区DA2和第三显示区DA3是其中设置用于向电子装置1添加各种功能的部件的区，并且可以与部件区对应。

图2是图示根据实施例的包括在电子装置中的显示装置的透视图。

参照图2，根据实施例的电子装置1可以包括显示装置10。显示装置10可以为电子装置1提供屏幕。显示装置10可以具有与电子装置1的平面形状相似的平面形状。在实施例中，例如，显示装置10可以具有与具有第一方向DR1上的短边和第二方向DR2上的长边的矩形形状相似的形状。第一方向DR1上的短边和第二方向DR2上的长边在其处相交的拐角可以倒圆为具有曲率，但是不限于此，并且可以以直角形成。显示装置10的平面形状不限于四边形并且可以形成为与其他多边形形状、圆形形状或椭圆形形状相似。

显示装置10可以包括显示面板100、显示驱动器200、电路板300和触摸驱动器400。

显示面板100可以包括主区MA和副区SBA。

主区MA可以包括包含用于显示图像的像素的显示区DA以及设置在显示区DA附近的非显示区NDA。显示区DA可以包括第一显示区DA1、第二显示区DA2和第三显示区DA3。显示区DA可以从多个发光区或多个开口区发光。在实施例中，例如，显示面板100可以包括包含开关元件的像素电路，限定发光区或开口区的像素限定层以及自发光元件。

在实施例中，例如，自发光元件可以包括选自包括有机发光层的有机发光二极管(LED)、包括量子点发光层的量子点LED、包括无机半导体的无机LED以及微型LED中的至少一种。

非显示区NDA可以是显示区DA的外部区。非显示区NDA可以限定为显示面板100的主区MA的边缘区。非显示区NDA可以包括用于将栅信号供应给栅线的栅驱动器(未示出)以及将显示驱动器200与显示区DA连接的扇出线(未示出)。

副区SBA可以是从主区MA的一侧延伸的区。副区SBA可以包括能够经受弯曲、折叠或卷曲等的柔性材料。在实施例中，例如，当副区SBA被弯曲时，副区SBA可以在厚度方向(第三方向DR3)上与主区MA重叠。副区SBA可以包括显示驱动器200和连接到电路板300的焊盘部分。在替代实施例中，副区SBA可以被省略，并且显示驱动器200和焊盘部分可以设置在非显示区NDA中。

显示驱动器200可以输出用于驱动显示面板100的信号和电压。显示驱动器200可以将数据电压供应给数据线。显示驱动器200将电力电压供应给电力线并且将栅控制信号供应给栅驱动器。显示驱动器200可以由集成电路(IC)形成或限定并且然后通过玻璃上芯片(COG)方法、塑料上芯片(COP)方法或超声波接合方法封装在显示面板100上。在实施例中，例如，显示驱动器200可以设置在副区SBA中，并且可以通过副区SBA的弯曲而在厚度方向上与主区MA重叠。在替代实施例中，例如，显示驱动器200可以封装在电路板300上。

电路板300可以通过各向异性导电膜(ACF)附接到显示面板100的焊盘部分。电路板300的引线可以电连接到显示面板100的焊盘部分。电路板300可以是柔性印刷电路板、印刷电路板或诸如膜上芯片的柔性膜。

触摸驱动器400可以安装或封装在电路板300上。触摸驱动器400可以连接到显示面板100的触摸感测器。触摸驱动器400可以将触摸驱动信号供应给触摸感测器的多个触摸电极并且感测多个触摸电极之间的电容的改变量。在实施例中，例如，触摸驱动信号可以是具有预定频率的脉冲信号。触摸驱动器400可以基于多个触摸电极之间的电容的改变量来计算输入是否被执行以及输入坐标。触摸驱动器400可以形成为IC。

图3是图2的显示装置的截面图。

参照图3，显示面板100的实施例可以包括显示层DU和滤色器层CFL。显示层DU可以包括基板SUB、薄膜晶体管层TFTL、发光元件层EML和薄膜封装层TFEL。

基板SUB可以是基底基板或基底构件。基板SUB可以是能够经受弯曲、折叠或卷曲等的柔性基板。在实施例中，例如，基板SUB可以包括诸如聚酰亚胺(PI)的聚合物树脂，但是不限于此。在替代实施例中，基板SUB可以包括玻璃材料或金属材料。

薄膜晶体管层TFTL可以设置在基板SUB上。薄膜晶体管层TFTL可以包括构成像素的像素电路的多个薄膜晶体管。薄膜晶体管层TFTL可以进一步包括栅线、数据线、电力线、栅控制线、用于将显示驱动器200与数据线连接的扇出线以及用于将显示驱动器200与焊盘部分连接的引线。薄膜晶体管中的每个可以包括半导体层、源电极、漏电极和栅电极。在实施例中，例如，在栅驱动器设置或形成在显示面板100的非显示区NDA的一个侧部上的情况下，栅驱动器可以包括薄膜晶体管。

薄膜晶体管层TFTL可以设置在显示区DA、非显示区NDA和副区SBA中。薄膜晶体管层TFTL的栅线、数据线、电力线和各个像素的薄膜晶体管可以设置在显示区DA中。薄膜晶体管层TFTL的栅控制线和扇出线可以设置在非显示区NDA中。薄膜晶体管层TFTL的引线可以设置在副区SBA中。

发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括包含第一电极、第二电极和发光层以发光的多个发光元件以及限定像素的像素限定层。发光元件层EML的多个发光元件可以设置在显示区DA中。

在实施例中，发光层可以是包括有机材料的有机发光层。在这样的实施例中，发光层可以包括空穴传输层、有机发光层和电子传输层。当第一电极通过薄膜晶体管层TFTL的薄膜晶体管接收电压并且第二电极接收阴极电压时，空穴和电子可以分别通过空穴传输层和电子传输层移动到有机发光层，并且可以在有机发光层中彼此复合以发光。

在替代实施例中，发光元件可以包括包含量子点发光层的量子点LED、包含无机半导体的无机LED或者微型LED。

薄膜封装层TFEL可以覆盖发光元件层EML的上表面和侧面并且保护发光元件层EML。薄膜封装层TFEL可以包括至少一个无机层和至少一个有机层以封装发光元件层EML。

尽管未示出，但是在替代实施例中，触摸层可以进一步设置在薄膜封装层TFEL上。触摸层可以包括用于以电容方式感测用户的触摸的多个触摸电极以及用于将多个触摸电极与触摸驱动器400连接的触摸线。在实施例中，例如，触摸层可以以互电容方式或自电容方式感测用户的触摸。在替代实施例中，触摸层可以设置在设置于显示层DU上的单独的基板上。在这样的实施例中，用于支撑触摸层的基板可以是用于封装显示层DU的基底构件。

滤色器层CFL可以设置在薄膜封装层TFEL上。滤色器层CFL可以包括分别与多个发光区对应的多个滤色器。滤色器中的每个可以选择性地透射特定波长的光并且阻挡或吸收其他波长的光。滤色器层CFL可以吸收从显示装置10的外部引入的光的一部分以减少由于外部光导致的反射光。因此，滤色器层CFL可以防止发生由外部光反射导致的颜色失真。

在滤色器层CFL直接设置在薄膜封装层TFEL上的这样的实施例中，显示装置10可以不包括用于滤色器层CFL的单独的基板。因此，显示装置10的厚度可以相对小。

在一些实施例中，显示装置10可以进一步包括光学器件500。光学器件500可以设置在第二显示区DA2或第三显示区DA3中。光学器件500可以发射或接收红外、紫外或可见波段的光。在实施例中，例如，光学器件500可以是诸如接近传感器、照度传感器以及相机传感器或图像传感器的用于感测入射在显示装置10上的光的光学传感器。

图4是图示根据实施例的显示装置的显示层的平面图。

参照图4，显示层DU的实施例可以包括显示区DA和非显示区NDA。

显示区DA可以设置在显示面板100的中心处。多个像素PX、多条栅线GL、多条数据线DL和多条电力线VL可以设置在显示区DA中。多个像素PX中的每个可以限定为用于发光的最小或基本单元。

多条栅线GL可以将从栅驱动器210接收的栅信号供应给多个像素PX。多条栅线GL可以在第一方向DR1上延伸，并且可以在与第一方向DR1交叉的第二方向DR2上彼此间隔开。

多条数据线DL可以将从显示驱动器200接收的数据电压供应给多个像素PX。多条数据线DL可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。

多条电力线VL可以将从显示驱动器200接收的电力电压供应给多个像素PX。电力电压可以是驱动电压、初始化电压、参考电压或低电势电压。多条电力线VL可以在第二方向DR2上延伸，并且可以在第一方向DR1上彼此间隔开。

非显示区NDA可以围绕显示区DA。栅驱动器210、扇出线FOL和栅控制线GCL可以设置在非显示区NDA中。栅驱动器210可以基于栅控制信号生成多个栅信号，并且可以根据设定的顺序将多个栅信号顺序地供应给多条栅线GL。

扇出线FOL可以从显示驱动器200延伸到显示区DA。扇出线FOL可以将从显示驱动器200接收的数据电压供应给多条数据线DL。

栅控制线GCL可以从显示驱动器200延伸到栅驱动器210。栅控制线GCL可以将从显示驱动器200接收的栅控制信号供应给栅驱动器210。

副区SBA可以包括显示驱动器200、焊盘区PA以及第一触摸焊盘区TPA1和第二触摸焊盘区TPA2。

显示驱动器200可以将用于驱动显示面板100的信号和电压输出到扇出线FOL。显示驱动器200可以通过扇出线FOL将数据电压供应给数据线DL。数据电压可以供应给多个像素PX，并且可以控制多个像素PX的亮度。显示驱动器200可以通过栅控制线GCL将栅控制信号供应给栅驱动器210。

焊盘区PA、第一触摸焊盘区TPA1和第二触摸焊盘区TPA2可以设置在副区SBA的边缘处。焊盘区PA、第一触摸焊盘区TPA1和第二触摸焊盘区TPA2可以通过使用诸如各向异性导电膜或自组装各向异性导电膏(SAP)的材料电连接到电路板300。

焊盘区PA可以包括多个显示焊盘部分DP，第一触摸焊盘区TPA1可以包括多个第一触摸焊盘部分TP1，并且第二触摸焊盘区TPA2可以包括多个第二触摸焊盘部分TP2。多个显示焊盘部分DP可以通过电路板300连接到图形系统。多个显示焊盘部分DP可以连接到电路板300以接收数字视频数据，并且可以将数字视频数据供应给显示驱动器200。

图5是图示根据实施例的显示装置的一部分的截面图。图5是显示装置10的部分截面图并且图示图3中示出的显示层DU的基板SUB、薄膜晶体管层TFTL、发光元件层EML和薄膜封装层TFEL以及滤色器层CFL的截面。

参照图3和图5，在实施例中，显示装置10的显示面板100可以包括显示层DU和滤色器层CFL。显示层DU可以包括基板SUB、薄膜晶体管层TFTL、发光元件层EML和薄膜封装层TFEL。显示面板100包括设置在薄膜封装层TFEL上的遮光层BM并且滤色器层CFL的滤色器CF1、CF2和CF3可以设置在遮光层BM上。

基板SUB可以是基底基板或基底构件。基板SUB可以是能够经受弯曲、折叠或卷曲等的柔性基板。在实施例中，例如，基板SUB可以包括诸如聚酰亚胺(PI)的聚合物树脂，但是不限于此。在替代实施例中，例如，基板SUB可以包括玻璃材料或金属材料。

薄膜晶体管层TFTL可以包括第一缓冲层BF1、下金属层BML、第二缓冲层BF2、薄膜晶体管TFT、栅绝缘层GI、第一层间介电层ILD1、电容器电极CPE、第二层间介电层ILD2、第一连接电极CNE1、第一钝化层PAS1、第二连接电极CNE2和第二钝化层PAS2。

第一缓冲层BF1可以设置在基板SUB上。第一缓冲层BF1可以包括能够防止空气或湿气渗透到其中的无机层。在实施例中，例如，第一缓冲层BF1可以包括一个接一个交替堆叠的多个无机层。

下金属层BML可以设置在第一缓冲层BF1上。在实施例中，例如，下金属层BML可以由单层或多层形成或者由单层或多层限定，每个层包括选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金或者由选自钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或其合金制成。

第二缓冲层BF2可以覆盖第一缓冲层BF1和下金属层BML。第二缓冲层BF2可以包括能够防止发生空气或湿气的渗透的无机层。在实施例中，例如，第二缓冲层BF2可以包括一个接一个交替堆叠的多个无机层。

薄膜晶体管TFT可以设置在第二缓冲层BF2上，并且可以构成多个像素中的每个的像素电路。在实施例中，例如，薄膜晶体管TFT可以是像素电路的驱动晶体管或开关晶体管。薄膜晶体管TFT可以包括半导体层ACT、源电极SE、漏电极DE和栅电极GE。

半导体层ACT可以设置在第二缓冲层BF2上。半导体层ACT可以在厚度方向上与下金属层BML和栅电极GE重叠，并且可以通过栅绝缘层GI与栅电极GE绝缘。半导体层ACT的一部分可以通过半导体层ACT的材料的导体化(例如，掺杂)而形成源电极SE和漏电极DE。

栅电极GE可以设置在栅绝缘层GI上。栅电极GE可以与半导体层ACT重叠，栅绝缘层GI插置在其间。

栅绝缘层GI可以设置在半导体层ACT上。在实施例中，例如，栅绝缘层GI可以覆盖半导体层ACT和第二缓冲层BF2，并且可以使半导体层ACT与栅电极GE绝缘。栅绝缘层GI可以提供有第一连接电极CNE1穿过其或通过其设置第一连接电极CNE1的接触孔。这里，短语“层提供有孔(或开口)”意味着孔(或开口)限定或形成在该层中或者限定或形成为通过该层。

第一层间介电层ILD1可以覆盖栅电极GE和栅绝缘层GI。第一层间介电层ILD1可以提供有第一连接电极CNE1穿过其或通过其设置第一连接电极CNE1的接触孔。第一层间介电层ILD1的接触孔可以连接到栅绝缘层GI的接触孔和第二层间介电层ILD2的接触孔(或与栅绝缘层GI的接触孔和第二层间介电层ILD2的接触孔对准)。

电容器电极CPE可以设置在第一层间介电层ILD1上。电容器电极CPE可以在厚度方向上与栅电极GE重叠。电容器电极CPE和栅电极GE可以形成电容器或共同地限定电容器。

第二层间介电层ILD2可以覆盖电容器电极CPE和第一层间介电层ILD1。第二层间介电层ILD2可以提供有第一连接电极CNE1穿过其或通过其设置第一连接电极CNE1的接触孔。第二层间介电层ILD2的接触孔可以连接到第一层间介电层ILD1的接触孔和栅绝缘层GI的接触孔(或与第一层间介电层ILD1的接触孔和栅绝缘层GI的接触孔对准)。

第一连接电极CNE1可以设置在第二层间介电层ILD2上。第一连接电极CNE1可以将薄膜晶体管TFT的漏电极DE与第二连接电极CNE2电连接。第一连接电极CNE1可以插入到提供或限定在第二层间介电层ILD2、第一层间介电层ILD1和栅绝缘层GI中的接触孔中，并且然后可以与薄膜晶体管TFT的漏电极DE接触。

第一钝化层PAS1可以覆盖第一连接电极CNE1和第二层间介电层ILD2。第一钝化层PAS1可以保护薄膜晶体管TFT。第一钝化层PAS1可以提供有第二连接电极CNE2穿过其或通过其设置第二连接电极CNE2的接触孔。

第二连接电极CNE2可以设置在第一钝化层PAS1上。第二连接电极CNE2可以将第一连接电极CNE1与发光元件ED的像素电极AE1、AE2和AE3电连接。第二连接电极CNE2可以插入到限定或提供在第一钝化层PAS1中的接触孔中，并且然后可以与第一连接电极CNE1接触。

第二钝化层PAS2可以覆盖第二连接电极CNE2和第一钝化层PAS1。第二钝化层PAS2可以提供有发光元件ED的像素电极AE1、AE2或AE3穿过其或通过其设置发光元件ED的像素电极AE1、AE2或AE3的接触孔。

发光元件层EML可以设置在薄膜晶体管层TFTL上。发光元件层EML可以包括发光元件ED和多个堤结构BNS。发光元件ED可以包括像素电极AE1、AE2和AE3、发光层EL1、EL2和EL3以及公共电极CE1、CE2和CE3。

图6是图示图5的第一发光区的放大图。

参照图5和图6，显示装置10的实施例可以包括设置或限定在显示区DA中的多个发光区EA1、EA2和EA3。发光区EA1、EA2和EA3可以包括发射彼此不同颜色的光的第一发光区EA1、第二发光区EA2和第三发光区EA3。第一至第三发光区EA1、EA2和EA3中的每个可以发射红光、绿光或蓝光，并且从发光区EA1、EA2和EA3中的每个发射的光的颜色可以取决于设置在发光元件层EML中的发光元件ED的类型。在实施例中，第一发光区EA1可以发射红色的第一光，第二发光区EA2可以发射绿色的第二光，并且第三发光区EA3可以发射蓝色的第三光，但是本公开不限于此。

第一至第三发光区EA1、EA2和EA3可以分别由限定或形成在发光元件层EML的堤结构BNS中的多个开口OPE1、OPE2和OPE3限定。在实施例中，例如，第一发光区EA1可以由堤结构BNS的第一开口OPE1限定，第二发光区EA2可以由堤结构BNS的第二开口OPE2限定，并且第三发光区EA3可以由堤结构BNS的第三开口OPE3限定。

在实施例中，第一至第三发光区EA1、EA2和EA3的面积或尺寸可以彼此相同。在实施例中，例如，在显示装置10中，堤结构BNS的开口OPE1、OPE2和OPE3可以具有彼此相同的直径，并且第一发光区EA1、第二发光区EA2和第三发光区EA3可以具有彼此相同的面积，但是本公开不限于此。在显示装置10的替代实施例中，第一至第三发光区EA1、EA2和EA3的面积或尺寸可以彼此不同。在实施例中，例如，第二发光区EA2的面积可以大于第一发光区EA1和第三发光区EA3中的每个的面积，并且第三发光区EA3的面积可以大于第一发光区EA1的面积。从对应的发光区EA1、EA2和EA3发射的光的强度可以取决于发光区EA1、EA2和EA3中的每个的面积而变化，并且发光区EA1、EA2和EA3中的每个的面积可以调节，以控制显示在显示装置10或电子装置1上的屏幕的颜色。在实施例中，如图5中所示，发光区EA1、EA2和EA3的面积彼此相同，但是不限于此。发光区EA1、EA2和EA3的面积可以取决于显示装置10和电子装置1所需要的屏幕的颜色而进行各种调节。另外，发光区EA1、EA2和EA3的面积可以与诸如发光元件ED的光效率、寿命等的各种因素相关(或考虑诸如发光元件ED的光效率、寿命等的各种因素来确定)，并且可以与外部光的反射成权衡关系。发光区EA1、EA2和EA3的面积可以考虑到上述因素来调节。

在显示装置10的实施例中，设置为彼此相邻的一个第一发光区EA1、一个第二发光区EA2和一个第三发光区EA3可以形成一个像素组。一个像素组可以包括发射不同颜色的光以表现白色灰度级的发光区EA1、EA2和EA3，但是不限于此。可以取决于发光区EA1、EA2和EA3的布置以及从发光区EA1、EA2和EA3中的每个发射的光的颜色而对构成一个像素组的发光区EA1、EA2和EA3的组合进行各种修改。

显示装置10可以包括分别设置在发光区EA1、EA2和EA3中的多个发光元件ED1、ED2和ED3。发光元件ED1、ED2和ED3可以包括设置在第一发光区EA1中的第一发光元件ED1、设置在第二发光区EA2中的第二发光元件ED2和设置在第三发光区EA3中的第三发光元件ED3。发光元件ED1、ED2和ED3包括像素电极AE1、AE2和AE3、发光层EL1、EL2和EL3以及公共电极CE1、CE2和CE3。设置在不同的发光区EA1、EA2和EA3中的发光元件ED1、ED2和ED3可以取决于发光层EL1、EL2和EL3的材料而发射不同颜色的光。在实施例中，例如，设置在第一发光区EA1中的第一发光元件ED1可以发射红色的第一光，设置在第二发光区EA2中的第二发光元件ED2可以发射绿色的第二光，设置在第三发光区EA3中的第三发光元件ED3可以发射蓝色的第三光。构成一个像素的第一至第三发光区EA1、EA2和EA3可以包括发射彼此不同颜色的光的发光元件ED1、ED2和ED3，由此表现白色灰度级。

像素电极AE1、AE2和AE3可以设置在第二钝化层PAS2上。像素电极AE1、AE2和AE3可以设置为分别与堤结构BNS的开口OPE1、OPE2和OPE3重叠。像素电极AE1、AE2和AE3可以通过第一连接电极CNE1和第二连接电极CNE2电连接到薄膜晶体管TFT的漏电极DE。

像素电极AE1、AE2和AE3可以分别设置在多个发光区EA1、EA2和EA3中。像素电极AE1、AE2和AE3可以包括设置在第一发光区EA1中的第一像素电极AE1、设置在第二发光区EA2中的第二像素电极AE2和设置在第三发光区EA3中的第三像素电极AE3。第一像素电极AE1、第二像素电极AE2和第三像素电极AE3可以在第二钝化层PAS2上彼此间隔开。像素电极AE1、AE2和AE3可以分别设置在不同的发光区EA1、EA2和EA3中以构成发射彼此不同颜色的光的发光元件ED1、ED2和ED3。

无机绝缘层ISL可以设置在第二钝化层PAS2和像素电极AE1、AE2和AE3上。无机绝缘层ISL可以整个设置在第二钝化层PAS2上，并且可以与像素电极AE1、AE2和AE3部分重叠以暴露像素电极AE1、AE2和AE3的上表面的一部分。无机绝缘层ISL可以在与堤结构BNS的开口OPE1、OPE2和OPE3重叠的部分中暴露像素电极AE1、AE2和AE3，并且设置在像素电极AE1、AE2和AE3上的发光层EL1、EL2和EL3可以直接设置在像素电极AE1、AE2和AE3上。无机绝缘层ISL可以包括无机绝缘材料。例如，无机绝缘层ISL可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和/或氮氧化硅。

根据实施例，无机绝缘层ISL设置在像素电极AE1、AE2和AE3上，并且可以与像素电极AE1、AE2和AE3的上表面间隔开。无机绝缘层ISL可以与像素电极AE1、AE2和AE3部分重叠且可以与像素电极AE1、AE2和AE3的上表面不直接接触，并且发光元件ED1、ED2和ED3的发光层EL1、EL2和EL3的一部分可以分别设置在无机绝缘层ISL与像素电极AE1、AE2和AE3之间。在显示装置10的制造工艺的实施例中，牺牲层SFL(示出在图7中)可以在无机绝缘层ISL被形成之前设置在像素电极AE1、AE2和AE3上。无机绝缘层ISL设置为覆盖牺牲层SFL的一部分，并且当牺牲层SFL被去除时可以与像素电极AE1、AE2和AE3的上表面间隔开。在实施例中，牺牲层SFL的残留图案RP可以保留在像素电极AE1、AE2和AE3上，如图6中所示。此后，在发光层EL1、EL2和EL3的沉积工艺中，在形成发光层EL1、EL2和EL3的材料填充在无机绝缘层ISL与像素电极AE1、AE2和AE3之间的同时，无机绝缘层ISL的一部分可以设置在发光层EL1、EL2和EL3上。无机绝缘层ISL可以与像素电极AE1、AE2和AE3的侧面直接接触(即，直接接触像素电极AE1、AE2和AE3的侧面或与像素电极AE1、AE2和AE3的侧面有直接接触)。

显示装置10可以包括在基板SUB上设置在薄膜晶体管层TFTL上的多个堤结构BNS，并且多个开口OPE1、OPE2和OPE3可以限定在堤结构BNS中。堤结构BNS可以具有其中包括彼此不同材料的堤层BN1、BN2和BN3被顺序堆叠的结构，并且可以提供有分别限定发光区EA1、EA2和EA3的多个开口OPE1、OPE2和OPE3。显示装置10的发光元件ED1、ED2和ED3可以设置为与堤结构BNS的开口OPE1、OPE2和OPE3重叠。

堤结构BNS可以包括设置在无机绝缘层ISL上的第一堤层BN1、设置在第一堤层BN1上的第二堤层BN2以及设置在第二堤层BN2上的第三堤层BN3。

根据实施例，第一堤层BN1和第二堤层BN2可以包括彼此不同的金属材料，并且堤结构BNS的第二堤层BN2可以包括从第一堤层BN1朝向开口OPE1、OPE2和OPE3突出的尖端TIP。堤结构BNS中的第一堤层BN1的侧面可以具有从第二堤层BN2的侧面向内凹陷的形状。在堤结构BNS中，第一堤层BN1可以比第二堤层BN2厚，并且第二堤层BN2可以相对薄并且可以提供有在制造工艺中形成的尖端TIP。由于第二堤层BN2具有比第一堤层BN1朝向开口OPE1、OPE2和OPE3突出的形状，因此底切可以形成在第二堤层BN2的尖端TIP下方。

由于第一堤层BN1和第二堤层BN2包括彼此不同的材料，因此堤结构BNS的侧壁形状可以是由于蚀刻工艺中的蚀刻速率差异而形成的结构。根据实施例，第二堤层BN2可以包括具有比第一堤层BN1的蚀刻速率低的蚀刻速率的材料，并且第一堤层BN1可以在形成堤结构BNS的开口OPE1、OPE2和OPE3的工艺中进一步蚀刻，使得底切可以形成在第二堤层BN2的尖端TIP下方。在实施例中，第一堤层BN1可以包括具有高电导率的金属材料，并且第二堤层BN2可以包括具有低反射率的金属材料。在实施例中，例如，第一堤层BN1可以包括铝(Al)，并且第二堤层BN2可以包括钛(Ti)。堤结构BNS可以具有其中Al/Ti从无机绝缘层ISL开始堆叠的结构，并且尖端TIP可以形成在第二堤层BN2的Ti层中。

堤结构BNS提供有分别限定发光区EA1、EA2和EA3的开口OPE1、OPE2和OPE3，并且可以设置为与稍后将描述的遮光层BM重叠。堤结构BNS的最上层可以包括具有低反射率的材料以减少外部光的反射。另外，堤结构BNS中的第一堤层BN1可以电连接到不同的发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3。设置在不同的发光区EA1、EA2和EA3中的不同发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3彼此不直接连接，而是可以通过堤结构BNS的第一堤层BN1彼此电连接。

在显示装置的制造工艺中，限定发光区的像素限定层由有机材料形成，或者掩模工艺可以用于在各个发光区中形成发光元件的发光层。在该工艺中，可能期望显示装置包括用于保持掩模的结构，或者增大非显示区的尺寸以根据掩模工艺控制分布来执行掩模工艺。在掩模工艺被最少化的情况下，不期望的元件(例如，用于保持掩模的结构)可以从显示装置中省略，并且用于分布控制的非显示区的尺寸可以被最小化。

根据实施例的显示装置10包括形成发光区EA1、EA2和EA3的堤结构BNS，并且堤结构BNS可以通过沉积和蚀刻工艺而不是掩模工艺来形成。在这样的实施例中，由于堤结构BNS具有其中第一堤层BN1和第二堤层BN2包括彼此不同的金属材料的结构，使得限定开口OPE1、OPE2和OPE3的堤结构BNS的内侧壁包括尖端TIP，因此通过沉积工艺甚至可以在不同的发光区EA1、EA2和EA3中单独形成不同的层。在实施例中，例如，即使发光元件ED1、ED2、ED3的发光层EL1、EL2和EL3以及公共电极CE1、CE2和CE3通过沉积工艺而不使用掩模形成，沉积在由开口OPE1、OPE2和OPE3限定的不同的发光区EA1、EA2和EA3中的材料也可以由第二堤层BN2的形成在堤结构BNS的限定开口OPE1、OPE2和OPE3的内侧壁上的尖端TIP彼此断开(即，彼此不连接)。在用于形成特定层的材料形成在显示装置10的前表面上之后，可以通过蚀刻并去除形成在不期望区中的层的工艺在不同的发光区EA1、EA2和EA3中单独形成不同的层。在显示装置10中，不同的发光元件ED1、ED2和ED3可以通过沉积和蚀刻工艺而不使用掩模工艺针对各个发光区EA1、EA2和EA3形成，用于掩模工艺的提供在显示装置10中的不期望的元件可以被省略，并且非显示区NDA的尺寸可以被最小化。

在实施例中，如将随后描述的，薄膜封装层TFEL的第一封装层TFE1可以设置在发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3上。第一封装层TFE1可以包括设置在第一发光元件ED1上的第一无机层TL1、设置在第二发光元件ED2上的第二无机层TL2以及设置在第三发光元件ED3上的第三无机层TL3。第一至第三无机层TL1、TL2和TL3整个形成在堤结构BNS上并且然后设置为仅覆盖各个发光区EA1、EA2和EA3中的发光元件ED1、ED2和ED3以及有机图案ELP1、ELP2和ELP3及电极图案CEP1、CEP2和CEP3(这将随后描述)，并且可以不设置在发光区EA1、EA2和EA3之间。因为无机层TL1、TL2和TL3形成为完全覆盖堤结构BNS并且被部分图案化，因此无机层TL1、TL2和TL3可以具有图案化的形状。无机层TL1、TL2和TL3可以包括无机绝缘材料，并且能够蚀刻无机绝缘材料的蚀刻剂可以用于无机层TL1、TL2和TL3的图案化工艺。当堤结构BNS的第二堤层BN2在图案化工艺中被暴露时，第二堤层BN2可能被特定的蚀刻剂部分去除或损坏。

在实施例中，第一无机层TL1、第二无机层TL2和第三无机层TL3中的每个在单独的工艺中图案化，并且无机层TL1、TL2和TL3的图案化工艺可以重复若干次。当第二堤层BN2针对每个重复的图案化工艺被暴露时，第二堤层BN2的厚度可能被减小，并且第二堤层BN2的尖端TIP可能在堤结构BNS中被减薄。在实施例中，例如，当形成第一发光元件ED1、第二发光元件ED2和第三发光元件ED3的工艺被顺序执行时，第三开口OPE3附近的第二堤层BN2可以置于最弱状态下。

在这种情况下，朝向开口OPE1、OPE2和OPE3突出的尖端TIP中的一些(例如，朝向第三开口OPE3突出的尖端TIP)可能下垂而不维持从第一堤层BN1的侧壁突出的形状。如果尖端TIP下垂，则发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3与第一堤层BN1之间的侧接触可能不被有效地制成。因此，公共电极CE1、CE2和CE3与第一堤层BN1之间的接触电阻可能被增大。这可能导致发光元件ED1、ED2和ED3中的一些的亮度劣化以在显示装置10中生成斑点。

根据实施例的显示装置10可以进一步包括设置在第二堤层BN2上以防止堤结构BNS的第二堤层BN2在制造工艺中被损坏的第三堤层BN3。第三堤层BN3可以与第二堤层BN2一起形成从第一堤层BN1的侧壁突出的尖端TIP。与第一堤层BN1和第二堤层BN2不同，第三堤层BN3可以包括不是金属的材料，并且可以对用于无机层TL1、TL2和TL3的图案化的蚀刻剂具有抵抗力以基本不被蚀刻。第二堤层BN2可以在无机层TL1、TL2和TL3的图案化工艺中被第三堤层BN3保护，并且可以在整个堤结构BNS中具有均匀的厚度。堤结构BNS中的第二堤层BN2的尖端TIP可以具有基本相同的厚度或恒定的厚度，而与开口OPE1、OPE2和OPE3的位置无关。因此，显示装置10可以有效地防止第二堤层BN2的朝向堤结构BNS的多个开口OPE1、OPE2和OPE3突出的尖端TIP下垂，并且可以针对发光元件ED1、ED2和ED3中的每个具有均匀的亮度以防止出现斑点。

根据实施例，第三堤层BN3可以包括包含非晶氧化物半导体层或由非晶氧化物半导体层形成的层。在实施例中，如图5和图6中所示，第三堤层BN3可以由单层形成或由单层限定，但是不限于此。在实施例中，第三堤层BN3可以由至少一个层形成或由至少一个层限定，或者可以由包括彼此相同或不同的氧化物半导体的双层、三层或更多个层形成。

在实施例中，第三堤层BN3可以具有在大约100埃至大约/>的范围内的厚度，并且可以由包括选自氧化铟锌(IZO)、氧化铟镓锌(IGZO)、氧化铟锡镓锌(ITGZO)、氧化铟锡(ITO)、氧化铟锡锌(ITZO)、氧化铟锡镓(ITGO)和氧化铟镓(IGO)中的至少一种的氧化物半导体层形成或限定。第三堤层BN3可以包括包含选自处于非晶态的上述材料中的至少一种或由选自处于非晶态的上述材料中的至少一种制成的氧化物半导体层。在其中第三堤层BN3包括IZO的实施例中，IZO中的ZnO可以包括大约10重量百分比(wt％)至大约20wt％的含量。在其中第三堤层BN3包括IGZO的实施例中，In:Ga:Zn的组成比可以是1:1:1。在其中第三堤层BN3包括ITGZO的实施例中，ITGZO可以基于其中Sn以大约1原子百分比(at％)至大约5at％的含量掺杂的IGZO形成，但是不限于此。

显示装置10可以包括基于堤结构BNS的图案化和沉积工艺而形成的图案。这些图案可以与发光元件ED1、ED2和ED3的发光层EL1、EL2和EL3以及公共电极CE1、CE2和CE3同时形成，并且可以保留在堤结构BNS上。在下文中，将描述发光层EL1、EL2和EL3以及公共电极CE1、CE2和CE3的结构和图案。

发光层EL1、EL2和EL3可以设置在像素电极AE1、AE2和AE3上。发光层EL1、EL2和EL3可以是包括有机材料或由有机材料制成的有机发光层，并且可以通过沉积工艺形成在像素电极AE1、AE2和AE3上。当薄膜晶体管TFT向发光元件ED1、ED2和ED3的像素电极AE1、AE2和AE3施加预定电压并且发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3接收公共电压或阴极电压时，空穴和电子可以通过空穴传输层和电子传输层传输到发光层EL1、EL2和EL3，并且可以在发光层EL1、EL2和EL3中彼此复合以发光。

发光层EL1、EL2和EL3可以包括分别设置在不同的发光区EA1、EA2和EA3中的第一发光层EL1、第二发光层EL2和第三发光层EL3。第一发光层EL1可以在第一发光区EA1中设置在第一像素电极AE1上，第二发光层EL2可以在第二发光区EA2中设置在第二像素电极AE2上，并且第三发光层EL3可以在第三发光区EA3中设置在第三像素电极AE3上。第一至第三发光层EL1、EL2和EL3可以分别是第一至第三发光元件ED1、ED2和ED3的发光层。第一发光层EL1可以是发射红色的第一光的发光层，第二发光层EL2可以是发射绿色的第二光的发光层，并且第三发光层EL3可以是发射蓝色的第三光的发光层。

根据实施例，发光元件ED1、ED2和ED3的发光层EL1、EL2和EL3的一部分可以分别设置在像素电极AE1、AE2和AE3与无机绝缘层ISL之间。无机绝缘层ISL可以设置在像素电极AE1、AE2和AE3上，并且可以与像素电极AE1、AE2和AE3的上表面间隔开。发光层EL1、EL2和EL3的沉积工艺可以以使得发光层的材料在不垂直于基板SUB的上表面的倾斜方向上沉积的方式执行。因此，发光层EL1、EL2和EL3可以设置为填充像素电极AE1、AE2和AE3的暴露于堤结构BNS的开口OPE1、OPE2和OPE3的上表面以及像素电极AE1、AE2和AE3与无机绝缘层ISL之间的空间。

在显示装置10的制造工艺的实施例中，牺牲层SFL(示出在图7中)设置在无机绝缘层ISL与像素电极AE1、AE2和AE3之间并且然后发光层EL1、EL2和EL3可以设置在牺牲层SFL从其中部分去除的区中。因此，无机绝缘层ISL的下表面可以与像素电极AE1、AE2和AE3间隔开。牺牲层SFL可以在无机绝缘层ISL与像素电极AE1、AE2和AE3之间的区中部分保留为残留图案RP。无机绝缘层ISL与像素电极AE1、AE2和AE3之间的区可以用残留图案RP以及发光层EL1、EL2和EL3填充。

根据实施例的显示装置10可以包括设置在堤结构BNS上并且分别包括与发光层EL1、EL2和EL3相同的材料的多个有机图案ELP1、ELP2和ELP3。由于发光层EL1、EL2和EL3通过在显示装置10的前表面上沉积材料的工艺形成，因此除了沉积在堤结构BNS的开口OPE1、OPE2和OPE3中之外，用于形成发光层EL1、EL2和EL3的材料还可以沉积在堤结构BNS上。

在实施例中，例如，显示装置10可以包括设置在堤结构BNS上方的有机图案ELP1、ELP2和ELP3。有机图案ELP1、ELP2和ELP3可以包括设置在堤结构BNS的第三堤层BN3上的第一有机图案ELP1、第二有机图案ELP2和第三有机图案ELP3。

第一有机图案ELP1可以包括与第一发光元件ED1的第一发光层EL1的材料相同的材料。第二有机图案ELP2可以包括与第二发光元件ED2的第二发光层EL2的材料相同的材料，并且第三有机图案ELP3可以包括与第三发光元件ED3的第三发光层EL3的材料相同的材料。有机图案ELP1、ELP2和ELP3中的每个可以在与包括相同材料的发光层EL1、EL2和EL3的工艺相同的工艺中形成。

第一有机图案ELP1、第二有机图案ELP2和第三有机图案ELP3可以直接设置在堤结构BNS的第三堤层BN3上。有机图案ELP1、ELP2和ELP3中的每个可以在与包括相同材料的发光层EL1、EL2和EL3的工艺相同的工艺中形成，并且可以设置为与发光层EL1、EL2和EL3分别设置在其中的发光区EA1、EA2和EA3相邻。在实施例中，例如，第一有机图案ELP1可以设置在第三堤层BN3上同时在第一发光区EA1或第一开口OPE1附近围绕第一开口OPE1。第二有机图案ELP2可以设置在第三堤层BN3上同时在第二发光区EA2或第二开口OPE2附近围绕第二开口OPE2，并且第三有机图案ELP3可以设置在第三堤层BN3上同时在第三发光区EA3或第三开口OPE3附近围绕第三开口OPE3。

由于堤结构BNS包括尖端TIP，因此有机图案ELP1、ELP2和ELP3可以是通过彼此断开而不连接到与其相邻的发光层EL1、EL2和EL3而形成的图案。发光层EL1、EL2和EL3可以分别形成在开口OPE1、OPE2和OPE3中，并且有机图案ELP1、ELP2和ELP3可以通过形成在堤结构BNS的限定开口OPE1、OPE2和OPE3的侧壁上的尖端TIP而与发光层EL1、EL2和EL3断开。由于发光层EL1、EL2和EL3通过沉积工艺而不使用掩模形成，因此发光层EL1、EL2和EL3的材料可以整个形成在堤结构BNS上，并且可以在发光区EA1、EA2和EA3中的每个或者开口OPE1、OPE2和OPE3中的每个附近图案化以形成有机图案ELP1、ELP2和ELP3。

公共电极CE1、CE2和CE3可以设置在发光层EL1、EL2和EL3上。公共电极CE1、CE2和CE3可以包括透明导电材料以透射从发光层EL1、EL2和EL3生成的光。公共电极CE1、CE2和CE3可以接收公共电压或低电势电压。当像素电极AE1、AE2和AE3接收与数据电压对应的电压并且公共电极CE1、CE2和CE3接收低电势电压时，电势差形成在像素电极AE1、AE2和AE3与公共电极CE1、CE2和CE3之间，使得发光层EL1、EL2和EL3可以发光。

公共电极CE1、CE2和CE3可以包括分别设置在不同的发光区EA1、EA2和EA3中的第一公共电极CE1、第二公共电极CE2和第三公共电极CE3。第一公共电极CE1可以在第一发光区EA1中设置在第一发光层EL1上，第二公共电极CE2可以在第二发光区EA2中设置在第二发光层EL2上，并且第三公共电极CE3可以在第三发光区EA3中设置在第三发光层EL3上。

根据实施例，发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3的一部分可以设置在堤结构BNS的第一堤层BN1的侧表面上。与发光层EL1、EL2和EL3相似，公共电极CE1、CE2和CE3也可以通过沉积工艺形成。公共电极CE1、CE2和CE3的沉积工艺可以以使得电极材料在不垂直于基板SUB的上表面的倾斜方向上沉积的方式执行。因此，公共电极CE1、CE2和CE3可以设置在第一堤层BN1的在堤结构BNS的第二堤层BN2的尖端TIP下方的侧表面上。公共电极CE1、CE2和CE3可以与第一堤层BN1的侧表面直接接触。不同的发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3可以与堤结构BNS的第一堤层BN1直接接触，并且公共电极CE1、CE2和CE3可以通过第一堤层BN1彼此电连接。与像素电极AE1、AE2和AE3不同，公共电极CE1、CE2和CE3可以以针对所有像素是电公共的且针对多个像素中的每个不被区分的电极的形式实现。

根据实施例，公共电极CE1、CE2和CE3与第一堤层BN1的侧表面接触的接触面积可以大于发光层EL1、EL2和EL3与第一堤层BN1的侧表面接触的接触面积。公共电极CE1、CE2和CE3以及发光层EL1、EL2和EL3以使得其材料在不垂直于基板SUB的上表面的倾斜方向上沉积并且其在第一堤层BN1的侧表面上的接触面积可以取决于倾斜角而变化的方式形成。在实施例中，公共电极CE1、CE2和CE3的沉积工艺可以在比发光层EL1、EL2和EL3的沉积工艺的方向更倾斜的方向上执行。公共电极CE1、CE2和CE3可以在堤结构BNS的限定开口OPE1、OPE2和OPE3的侧壁上以比发光层EL1、EL2和EL3的面积大的面积设置或者可以设置为到达堤结构BNS的限定开口OPE1、OPE2和OPE3的侧壁上的较高的位置。由于不同的发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3通过第一堤层BN1彼此电连接，因此可能期望公共电极CE1、CE2和CE3以较大的面积与第一堤层BN1接触。

在实施例中，堤结构BNS包括第三堤层BN3，使得第二堤层BN2的尖端TIP可以维持均匀的形状，而与开口OPE1、OPE2和OPE3的类型无关。由于第二堤层BN2的尖端TIP突出而不下垂，因此不同的发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3可以具有相同的与第一堤层BN1的侧表面的接触面积。

根据本公开的实施例的显示装置10，显示装置10可以包括包含与公共电极CE1、CE2和CE3的材料相同的材料并且设置在堤结构BNS上的多个电极图案CEP1、CEP2和CEP3。由于公共电极CE1、CE2和CE3通过在显示装置10的前表面上沉积材料的工艺而形成，因此除了沉积在堤结构BNS的开口OPE1、OPE2和OPE3中之外，形成公共电极CE1、CE2和CE3的材料也可以沉积在堤结构BNS上。

显示装置10可以包括设置在堤结构BNS上方的电极图案CEP1、CEP2和CEP3。电极图案CEP1、CEP2和CEP3可以包括设置在堤结构BNS的第三堤层BN3上的第一电极图案CEP1、第二电极图案CEP2和第三电极图案CEP3。

在实施例中，例如，第一电极图案CEP1、第二电极图案CEP2和第三电极图案CEP3可以分别直接设置在第一有机图案ELP1、第二有机图案ELP2和第三有机图案ELP3上。电极图案CEP1、CEP2和CEP3以及有机图案ELP1、ELP2和ELP3的布置关系可以与发光元件ED1、ED2和ED3的发光层EL1、EL2和EL3以及公共电极CE1、CE2和CE3的布置关系相同。由于堤结构BNS包括尖端TIP，因此电极图案CEP1、CEP2和CEP3可以是由与公共电极CE1、CE2和CE3断开而不连接到公共电极CE1、CE2和CE3的沉积材料形成的图案。在显示装置10的实施例中，公共电极CE1、CE2和CE3也可以通过堤结构BNS的尖端TIP甚至在其中不使用掩模的沉积工艺中单独形成在不同的区中。

盖层CPL可以设置在公共电极CE1、CE2和CE3上。盖层CPL可以包括无机绝缘材料以覆盖设置在发光元件ED1、ED2和ED3以及堤结构BNS上的图案。盖层CPL可以防止发光元件ED1、ED2和ED3被外部空气损坏，并且可以防止设置在堤结构BNS上的图案在显示装置10的制造工艺期间分层。在实施例中，盖层CPL可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和/或氮氧化硅。

显示装置10可以包括设置在堤结构BNS上方的盖图案CLP。盖图案CLP可以直接设置在设置于堤结构BNS的第三堤层BN3上的第一电极图案CEP1、第二电极图案CEP2和第三电极图案CEP3上。盖图案CLP以及电极图案CEP1、CEP2和CEP3的布置关系可以与发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3以及盖层CPL的布置关系相同。因为堤结构BNS包括尖端TIP，因此盖图案CLP可以是由与盖层CPL断开而不连接到盖层CPL的沉积材料形成的图案。

多个有机图案ELP1、ELP2和ELP3、多个电极图案CEP1、CEP2和CEP3以及盖图案CLP可以设置在堤结构BNS上，并且可以设置为围绕发光区EA1、EA2和EA3或开口OPE1、OPE2和OPE3的外围。设置在发光区EA1、EA2和EA3附近的有机图案ELP1、ELP2和ELP3、电极图案CEP1、CEP2和CEP3以及盖图案CLP的堆叠结构在显示装置10的制造工艺中部分被蚀刻，使得图案形状可以被改变。因此，堤结构BNS的第三堤层BN3的上表面的一部分可能不被有机图案ELP1、ELP2和ELP3、电极图案CEP1、CEP2和CEP3以及盖图案CLP覆盖。

薄膜封装层TFEL可以设置在发光元件ED1、ED2和ED3以及堤结构BNS上，并且可以覆盖多个发光元件ED1、ED2和ED3以及堤结构BNS。薄膜封装层TFEL可以包括至少一个无机层以防止氧或湿气渗透到发光元件层EML中。薄膜封装层TFEL可以进一步包括至少一个有机层以保护发光元件层EML免受诸如灰尘的颗粒的影响。

在实施例中，薄膜封装层TFEL可以包括顺序堆叠的第一封装层TFE1、第二封装层TFE2和第三封装层TFE3。第一封装层TFE1和第三封装层TFE3可以是无机封装层，并且设置在其间的第二封装层TFE2可以是有机封装层。

第一封装层TFE1和第三封装层TFE3中的每个可以包括一种或多种无机绝缘材料。无机绝缘材料可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和/或氮氧化硅。

第二封装层TFE2可以包括聚合物类材料。聚合物类材料可以包括丙烯酸树脂、环氧类树脂、聚酰亚胺和聚乙烯。在实施例中，第二封装层TFE2可以包括例如聚甲基丙烯酸甲酯或聚丙烯酸等的丙烯酸树脂。第二封装层TFE2可以通过固化单体或涂覆聚合物来形成。

第一封装层TFE1可以设置在发光元件ED1、ED2和ED3、多个图案以及堤结构BNS上。第一封装层TFE1可以包括设置为分别与不同的发光区EA1、EA2和EA3对应的第一无机层TL1、第二无机层TL2和第三无机层TL3。

第一无机层TL1、第二无机层TL2和第三无机层TL3可以分别包括无机绝缘材料以覆盖发光元件ED1、ED2和ED3。第一无机层TL1、第二无机层TL2和第三无机层TL3可以防止发光元件ED1、ED2和ED3被外部空气损坏，并且可以防止设置在堤结构BNS上的图案在显示装置10的制造工艺期间分层。在实施例中，第一无机层TL1、第二无机层TL2和第三无机层TL3可以包括氧化铝、氧化钛、氧化钽、氧化铪、氧化锌、氧化硅、氮化硅和/或氮氧化硅。

第一无机层TL1、第二无机层TL2和第三无机层TL3可以设置为覆盖有机图案ELP1、ELP2和ELP3、电极图案CEP1、CEP2和CEP3以及盖图案CLP。第一无机层TL1、第二无机层TL2和第三无机层TL3可以通过化学气相沉积(CVD)形成，并且因此可以形成为沿着沉积的层的台阶差具有均匀的厚度。在实施例中，例如，第一无机层TL1、第二无机层TL2和第三无机层TL3可以甚至在由于堤结构BNS的尖端TIP而导致的底切下方形成薄膜。

第一无机层TL1可以设置在第一发光元件ED1和第一电极图案CEP1上。第一无机层TL1可以沿着第一发光元件ED1和第一开口OPE1的内侧壁设置为覆盖第一发光元件ED1、盖层CPL和第一开口OPE1的内侧壁，并且可以设置为覆盖第一有机图案ELP1、第一电极图案CEP1和盖图案CLP。然而，第一无机层TL1可以仅设置在第一开口OPE1中以及第一开口OPE1附近的堤结构BNS上，而与第二开口OPE2和第三开口OPE3不重叠。

第二无机层TL2可以设置在第二发光元件ED2和第一电极图案CEP2上。第二无机层TL2可以沿着第二发光元件ED2和第二开口OPE2的内侧壁设置为覆盖第二发光元件ED2、盖层CPL和第二开口OPE2的内侧壁，并且可以设置为覆盖第二有机图案ELP2、第二电极图案CEP2和盖图案CLP。然而，第二无机层TL2可以仅设置在第二开口OPE2中以及第二开口OPE2附近的堤结构BNS上，而与第一开口OPE1和第三开口OPE3不重叠。

第三无机层TL3可以设置在第三发光元件ED3和第三电极图案CEP3上。第三无机层TL3可以沿着第三发光元件ED3和第三开口OPE3的内侧壁设置为覆盖第三发光元件ED3、盖层CPL和第三开口OPE3的内侧壁，并且可以设置为覆盖第三有机图案ELP3、第三电极图案CEP3和盖图案CLP。然而，第三无机层TL3可以仅设置在第三开口OPE3中以及第三开口OPE3附近的堤结构BNS上，而与第一开口OPE1和第二开口OPE2不重叠。

第一无机层TL1可以在第一公共电极CE1被形成之后形成，第二无机层TL2可以在第二公共电极CE2被形成之后形成，并且第三无机层TL3可以在第三公共电极CE3被形成之后形成。因此，第一至第三无机层TL1、TL2和TL3可以设置为分别覆盖不同的电极图案CEP1、CEP2和CEP3以及有机图案ELP1、ELP2和ELP3。在平面图上，第一无机层TL1、第二无机层TL2和第三无机层TL3中的每个可以具有比堤结构BNS的开口OPE1、OPE2和OPE3中的每个的面积大的面积。第一无机层TL1、第二无机层TL2和第三无机层TL3可以在堤结构BNS上彼此间隔开。因此，堤结构BNS的第三堤层BN3的一部分可以与无机层TL1、TL2和TL3不重叠，并且其上表面的一部分可以被暴露，而不被无机层TL1、TL2和TL3覆盖。第三堤层BN3的一部分可以与薄膜封装层TFEL的第二封装层TFE2直接接触，这将随后描述。

遮光层BM可以设置在薄膜封装层TFEL上。遮光层BM可以提供有设置为与发光区EA1、EA2和EA3重叠的多个孔OPT1、OPT2、OPT3(或被称为开口孔)。在实施例中，例如，第一孔OPT1可以设置为与第一发光区EA1重叠。在这样的实施例中，第二孔OPT2可以设置为与第二发光区EA2重叠，并且第三孔OPT3可以设置为与第三发光区EA3重叠。孔OPT1、OPT2和OPT3中的每个的面积或尺寸可以大于由堤结构BNS限定的发光区EA1、EA2和EA3的面积或尺寸。由于遮光层BM的孔OPT1、OPT2和OPT3形成为大于发光区EA1、EA2和EA3，因此从发光区EA1、EA2和EA3发射的光可以从显示装置10的侧面以及前表面对用户可见。

遮光层BM可以包括光吸收材料。在实施例中，例如，遮光层BM可以包括无机黑色颜料或有机黑色颜料。无机黑色颜料可以是炭黑，并且有机黑色颜料可以包括但是不限于选自内酰胺黑、苝黑和苯胺黑中的至少一种。遮光层BM可以防止可见光在第一至第三发光区EA1、EA2和EA3之间渗透，由此防止发生颜色混合以改善显示装置10的颜色再现率。

显示装置10可以包括设置在发光区EA1、EA2和EA3上的多个滤色器CF1、CF2和CF3。多个滤色器CF1、CF2和CF3可以设置为分别与发光区EA1、EA2和EA3对应。在实施例中，例如，滤色器CF1、CF2和CF3可以设置在包括设置为与发光区EA1、EA2和EA3对应的多个孔OPT1、OPT2和OPT3的遮光层BM上。遮光层BM的孔OPT1、OPT2和OPT3可以形成为分别与发光区EA1、EA2和EA3或堤结构BN的开口OPE1、OPE2和OPE3重叠，并且可以形成从发光区EA1、EA2和EA3发射的光输出到其的光输出区。滤色器CF1、CF2和CF3中的每个可以具有比遮光层BM的孔OPT1、OPT2和OPT3的面积大的面积，并且滤色器CF1、CF2和CF3中的每个可以完全覆盖由孔OPT1、OPT2和OPT3限定的光输出区。

滤色器CF1、CF2和CF3可以包括分别设置为与不同的发光区EA1、EA2和EA3对应的第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。滤色器CF1、CF2和CF3可以包括吸收除特定波长范围的光之外的波长范围的光的诸如染料或颜料的着色剂，并且可以设置为分别与从发光区EA1、EA2和EA3发射的光的颜色对应。在实施例中，例如，第一滤色器CF1可以是设置为与第一发光区EA1重叠并且仅透射红色的第一光的红色滤色器。第二滤色器CF2可以是设置为与第二发光区EA2重叠并且仅透射绿色的第二光的绿色滤色器。第三滤色器CF3可以是设置为与第三发光区EA3重叠并且仅透射蓝色的第三光的蓝色滤色器。

多个滤色器CF1、CF2和CF3可以在遮光层BM上彼此间隔开。滤色器CF1、CF2和CF3可以分别覆盖遮光层BM的孔OPT1、OPT2和OPT3，并且可以具有比孔OPT1、OPT2和OPT3的面积大的面积并且在遮光层BM上与其他滤色器间隔开，但是不限于此。滤色器CF1、CF2和CF3可以设置为与其他相邻的滤色器CF1、CF2和CF3部分重叠。不同的滤色器CF1、CF2和CF3与发光区EA1、EA2和EA3不重叠，并且可以在遮光层BM上彼此重叠。由于滤色器CF1、CF2和CF3设置为彼此重叠，因此显示装置10可以减小由于外部光导致的反射光的强度。此外，由于外部光导致的反射光的色感可以通过调节滤色器CF1、CF2和CF3的在平面图上的布局、形状、面积来控制。

滤色器层CFL的滤色器CF1、CF2和CF3可以设置在遮光层BM上。不同的滤色器CF1、CF2和CF3可以设置为分别与不同的发光区EA1、EA2和EA3或开口OPE1、OPE2和OPE3以及遮光层BM的孔OPT1、OPT2和OPT3对应。在实施例中，例如，第一滤色器CF1可以设置为与第一发光区EA1对应，第二滤色器CF2可以设置为与第二发光区EA2对应，并且第三滤色器CF3可以设置为与第三发光区EA3对应。第一滤色器CF1可以设置在遮光层BM的第一孔OPT1中，第二滤色器CF2可以设置在遮光层BM的第二孔OPT2中，并且第三滤色器CF3可以设置在遮光层BM的第三孔OPT3中。滤色器CF1、CF2和CF3中的每个可以设置为在平面图上具有比遮光层BM的孔OPT1、OPT2和OPT3中的每个的面积大的面积，并且滤色器CF1、CF2和CF3中的每个的一部分可以直接设置在遮光层BM上。

外涂层OC可以设置在滤色器CF1、CF2和CF3上以平坦化滤色器CF1、CF2和CF3的上端。外涂层OC可以是不具有可见光波段的颜色的无色透光层。在实施例中，例如，外涂层OC可以包括诸如丙烯酸树脂的无色透光有机材料。

在下文中，将参照其他附图描述根据本公开的实施例的显示装置10的制造工艺。

图7至图14是图示根据实施例的显示装置的制造工艺的截面图。图7至图14示意性地图示形成作为显示装置10的发光元件层EML的堤结构BNS和发光元件ED以及薄膜封装层TFEL的工艺。在下文中，关于显示装置10的制造工艺形成每个层的详细工艺将被省略，并且每个层的形成顺序将被描述。

参照图7，在薄膜晶体管层TFTL上形成多个像素电极AE1、AE2和AE3、牺牲层SFL、无机绝缘层ISL以及多个堤材料层BNL1、BNL2和BNL3。

尽管未示出，但是可以在基板SUB上设置薄膜晶体管层TFTL，并且薄膜晶体管层TFTL的结构与上面参照图5描述的结构相同。薄膜晶体管层TFTL的任何重复的详细描述将被省略。

可以将多个像素电极AE1、AE2和AE3设置为在薄膜晶体管层TFTL上彼此间隔开。像素电极AE1、AE2和AE3可以包括不同的发光元件ED1、ED2和ED3的第一像素电极AE1、第二像素电极AE2和第三像素电极AE3。第一至第三像素电极AE1、AE2和AE3可以在薄膜晶体管层TFTL上彼此间隔开。

可以在像素电极AE1、AE2和AE3上设置牺牲层SFL。可以在像素电极AE1、AE2和AE3上设置牺牲层SFL并且然后可以在随后的工艺中去除牺牲层SFL的一部分以形成其中设置发光层EL1、EL2和EL3的空间。牺牲层SFL可以防止像素电极AE1、AE2和AE3的上表面与无机绝缘层ISL接触。另外，牺牲层SFL可以被去除以在像素电极AE1、AE2和AE3与无机绝缘层ISL之间形成空间。在实施例中，牺牲层SFL可以包括氧化物半导体。牺牲层SFL可以包括选自IGZO、氧化锌锡(ZTO)和IZO中的至少一种。

可以在薄膜晶体管层TFTL上设置无机绝缘层ISL和堤材料层BNL1、BNL2和BNL3以覆盖牺牲层SFL。无机绝缘层ISL可以设置为整个覆盖牺牲层SFL和薄膜晶体管层TFTL，并且多个堤材料层BNL1、BNL2和BNL3可以设置为整个覆盖无机绝缘层ISL。堤材料层BNL1、BNL2和BNL3可以包括顺序堆叠的第一堤材料层BNL1、第二堤材料层BNL2和第三堤材料层BNL3。第一堤材料层BNL1可以直接设置在无机绝缘层ISL上，并且第二堤材料层BNL2和第三堤材料层BNL3可以顺序设置在第一堤材料层BNL1上。可以在随后的工艺中部分蚀刻堤材料层BNL1、BNL2和BNL3以分别形成图5中图示的堤结构BNS的堤层BN1、BN2和BN3。第一堤材料层BNL1和第二堤材料层BNL2可以包括彼此不同的金属材料以形成第一堤层BN1和第二堤层BN2，并且第三堤材料层BNL3可以包括氧化物半导体以形成第三堤层BN3。

接下来，参照图8，在堤材料层BNL1、BNL2和BNL3上形成光致抗蚀剂PR，并且使用光致抗蚀剂PR作为掩模执行第一蚀刻工艺以蚀刻堤材料层BNL1、BNL2和BNL3的一部分，从而形成第一孔HOL1。

光致抗蚀剂PR可以在堤材料层BNL1、BNL2和BNL3上设置为与另一光致抗蚀剂PR间隔开。光致抗蚀剂PR可以在第三堤材料层BNL3上设置为暴露与第一像素电极AE1重叠的部分。

在实施例中，第一蚀刻工艺可以通过干法蚀刻执行。由于第一蚀刻工艺通过干法蚀刻执行，因此包括不同材料的堤材料层BNL1、BNL2和BNL3可以被各向异性蚀刻。在该工艺中，堤材料层BNL1、BNL2和BNL3以及无机绝缘层ISL的一部分可以一起蚀刻以部分暴露其下方的牺牲层SFL。第一孔HOL1可以形成在与第一像素电极AE1重叠的区中，并且可以形成堤结构BNS的第一开口OPE1。

然后，参照图9，执行第二蚀刻工艺以去除设置在第一像素电极AE1上的牺牲层SFL。在实施例中，牺牲层SFL可以包括氧化物半导体，并且第二蚀刻工艺可以通过湿法蚀刻来执行。在该工艺中，在牺牲层SFL被去除的同时，堤材料层BNL1、BNL2和BNL3可以在第一孔HOL1中被各向同性蚀刻。多个堤材料层BNL1、BNL2和BNL3当中的第一堤材料层BNL1可以具有比其他堤材料层BNL2和BNL3的蚀刻速率快的蚀刻速率，并且第二堤材料层BNL2和第三堤材料层BNL3可以形成比第一堤材料层BNL1的侧表面突出的尖端TIP。在第一堤材料层BNL1的侧表面上，底切可以形成在第二堤材料层BNL2和第三堤材料层BNL3的尖端TIP下方。根据第二蚀刻工艺，第一孔HOL1可以形成第一开口OPE1或第一发光区EA1。

牺牲层SFL的被第一孔HOL1暴露的部分以及牺牲层SFL的在无机绝缘层ISL与第一像素电极AE1之间的部分可以被去除。然而，牺牲层SFL可以不被完全去除，并且可以在无机绝缘层ISL与第一像素电极AE1之间部分保留为残留图案RP。空间可以在第一像素电极AE1与设置在第一像素电极AE1上的无机绝缘层ISL之间形成为在牺牲层SFL被去除之后剩余的部分。在随后的工艺中，可以将设置在第一像素电极AE1上的第一发光层EL1形成为填充该空间。

接下来，参照图10，在第一像素电极AE1上沉积第一发光层EL1、第一公共电极CE1和盖层CPL，并且形成第一发光元件ED1。在第一开口OPE1中形成第一发光层EL1和第一公共电极CE1，并且还在第三堤材料层BNL3上沉积在沉积工艺中形成第一发光层EL1和第一公共电极CE1的材料以形成多个图案。在实施例中，例如，可以在第三堤材料层BNL3上沉积材料中的一些以形成第一有机图案ELP1和第一电极图案CEP1。可以将盖层CPL的一部分设置在第一开口OPE1中以覆盖第一发光元件ED1，并且可以将盖层CPL的另一部分设置在第三堤材料层BNL3上以形成覆盖第一有机图案ELP1和第一电极图案CEP1的盖图案CLP。第一发光层EL1、第一公共电极CE1、第一有机图案ELP1和第一电极图案CEP1的结构与以上所述的结构相同。

在实施例中，第一发光层EL1和第一公共电极CE1可以通过沉积工艺形成。第一发光层EL1和第一公共电极CE1的材料可以由于第二堤材料层BNL2和第三堤材料层BNL3的尖端TIP而在第一开口OPE1中不被有效地沉积。然而，由于第一发光层EL1和第一公共电极CE1的材料在不垂直于基板SUB的上表面的倾斜方向上沉积，因此沉积可以甚至在被第二堤材料层BNL2和第三堤材料层BNL3的尖端TIP覆盖的区中执行。

在实施例中，例如，用于形成第一发光层EL1的沉积工艺可以以使得材料在不垂直于第一像素电极AE1的上表面的方向上(例如，在以第一角度倾斜的方向上)沉积的方式执行。在实施例中，材料的在形成发光层EL1、EL2和EL3的工艺中的沉积可以通过从像素电极AE1、AE2和AE3的上表面以大约45°至大约50°的范围内的角度倾斜而执行。第一发光层EL1可以形成为填充第一像素电极AE1与无机绝缘层ISL之间的空间，并且也可以形成在被第二堤材料层BNL2和第三堤材料层BNL3的尖端TIP覆盖的区中。在实施例中，例如，第一发光层EL1形成在被尖端TIP覆盖的区中，并且可以部分设置在第一堤材料层BNL1的侧表面上。

形成第一公共电极CE1的沉积工艺可以以使得材料在不垂直于第一像素电极AE1的上表面的方向上(例如，在以第二角度倾斜的方向上)沉积的方式执行。在实施例中，材料的在形成公共电极CE1、CE2和CE3的工艺中的沉积可以通过从像素电极AE1、AE2和AE3的上表面以大约30°或更小的角度倾斜来执行。第一公共电极CE1可以设置在第一发光层EL1上，并且还可以形成在被第二堤材料层BNL2和第三堤材料层BNL3的尖端TIP覆盖的区中。在实施例中，例如，第一公共电极CE1形成在被尖端TIP覆盖的区中，并且可以部分设置在第一堤材料层BNL1的侧表面上。

形成公共电极CE1、CE2和CE3的沉积工艺可以通过倾斜为比形成发光层EL1、EL2和EL3的沉积工艺相对靠近水平方向来执行。因此，公共电极CE1、CE2和CE3可以具有与第一堤材料层BNL1或第一堤层BN1的侧表面的接触面积，该接触面积大于发光层EL1、EL2和EL3的接触面积。替代地，公共电极CE1、CE2和CE3可以沉积为到达第一堤材料层BNL1或第一堤层BN1的侧表面上的比发光层EL1、EL2和EL3的位置高的位置。不同的公共电极CE1、CE2和CE3可以与由具有高导电性的第一堤材料层BNL1形成的第一堤层BN1接触而彼此电连接。

接下来，参照图11，形成覆盖第一发光元件ED1和盖层CPL的第一无机层TL1。与发光层EL1、EL2和EL3以及公共电极CE1、CE2和CE3不同，第一无机层TL1可以通过化学气相沉积(CVD)工艺形成。第一无机层TL1可以形成均匀膜(即，具有恒定厚度的膜)，而与沉积的部分的台阶差无关。第一无机层TL1可以形成为完全覆盖堤材料层BNL1、BNL2和BNL3以及盖层CPL的外表面和第一发光元件ED1。在实施例中，第一无机层TL1还可以沉积在第二堤材料层BNL2和第三堤材料层BNL3的尖端TIP下方。

接下来，参照图12，在第一无机层TL1上形成光致抗蚀剂PR，并且执行第三蚀刻工艺以去除设置在堤材料层BNL1、BNL2和BNL3上的第一有机图案ELP1、第一电极图案CEP1、盖图案CLP和第一无机层TL1的一部分。

在该工艺中，光致抗蚀剂PR可以设置为与第一开口OPE1或第一发光元件ED1重叠。除了第一开口OPE1或第一发光元件ED1的外围之外，设置在堤材料层BNL1、BNL2和BNL3上的第一有机图案ELP1、第一电极图案CEP1、盖图案CLP和第一无机层TL1可以被全部去除。在该工艺中，第三堤材料层BNL3的除了第一开口OPE1或第一发光元件ED1的外围之外的区可以被暴露。

根据实施例，用于去除设置在堤材料层BNL1、BNL2和BNL3上的第一无机层TL1的第三蚀刻工艺可以通过经由氟(F)类蚀刻剂的干法蚀刻来执行。用于不蚀刻包括氧化物半导体的第三堤材料层BNL3或第三堤层BN3同时至少去除第一无机层TL1的蚀刻剂可以用于第三蚀刻工艺。氟类蚀刻剂可以蚀刻包括硅的第一无机层TL1，但是可以不蚀刻包括氧化物半导体的第三堤材料层BNL3或第三堤层BN3。在使用氟类蚀刻剂执行的第三蚀刻工艺中，第三堤材料层BNL3不被蚀刻剂蚀刻，由此可以防止第二堤材料层BNL2被蚀刻剂损坏。因此，第二堤材料层BNL2的厚度即使在第三蚀刻工艺被执行之后也可以被维持。

第一发光元件ED1以及覆盖第一发光元件ED1、第一有机图案ELP1、第一电极图案CEP1和盖层CPL的第一无机层TL1可以通过上述工艺形成。参照图13和图14，可以重复与上述工艺相似的工艺以形成第二发光元件ED2、第三发光元件ED3、第二有机图案ELP2和第三有机图案ELP3、第二电极图案CEP2和第三电极图案CEP3、第二无机层TL2和第三无机层TL3。

在第一发光元件ED1被形成之后，可以在形成第二发光元件ED2和第三发光元件ED3的工艺中重复用于蚀刻无机层TL1、TL2和TL3的第三蚀刻工艺。第二堤材料层BNL2可以甚至在重复的第三蚀刻工艺中被第三堤材料层BNL3保护以维持其厚度。因此，即使重复的蚀刻工艺被执行，第二堤层BN2和第三堤层BN3中的每个的形成在开口OPE1、OPE2和OPE3中的每个的内侧壁上的尖端TIP也可以在整个堤结构BNS中维持其形状和厚度。显示装置10可以包括均匀地形成在堤结构BNS中的尖端TIP以有效地维持发光元件ED1、ED2和ED3的公共电极CE1、CE2和CE3与发光区EA1、EA2和EA3中的每个中的第一堤层BN1之间的接触面积并且基本减小发光元件ED1、ED2和ED3之间的亮度差。

随后，尽管未示出，但是通过在发光元件ED1、ED2和ED3以及堤结构BNS上形成薄膜封装层TFEL的第二封装层TFE2和第三封装层TFE3、遮光层BM、滤色器层CFL和外涂层OC来制造显示装置10。薄膜封装层TFEL、遮光层BM、滤色器层CFL和外涂层OC的结构与以上所述的结构相同并且因此其任何重复的详细描述将被省略。

图15是图示根据替代实施例的显示装置的一部分的截面图。

参照图15，在根据实施例的显示装置中，堤结构BNS的第三堤层BN3可以具有其中堆叠至少两个氧化物半导体层L1和L2的结构。在实施例中，例如，第三堤层BN3可以包括其中的每个包括氧化物半导体的第一氧化物半导体层L1和第二氧化物半导体层L2。如上所述，第一氧化物半导体层L1和第二氧化物半导体层L2中的每个包括选自IZO、IGZO、ITGZO、ITO、ITZO、ITGO和IGO中的至少一种，并且可以包括彼此不同的氧化物半导体。第三堤层BN3可以具有其中堆叠不同的氧化物半导体层的结构。在实施例中，如图15中所示，第三堤层BN3包括不同的氧化物半导体层L1和L2以具有双层结构，但是不限于此。替代地，第三堤层BN3可以包括更大数量的氧化物半导体层以具有三层或更多层的堆叠结构。

在实施例中，如图15中所示，在第三堤层BN3具有双层结构的情况下，第三堤层BN3可以具有IZO/IGZO、IGZO/IZO、IZO/ITGZO、ITGZO/IZO、IGZO/ITGZO和ITGZO/IGZO中的任何一种的堆叠结构。在第三堤层BN3具有三层结构的替代实施例中，第三堤层BN3可以具有IZO/IGZO/ITGZO、IZO/ITGZO/IGZO、IGZO/ITGZO/IZO、IGZO/IZO/ITGZO和ITGZO/IZO/IGZO中的任何一种的堆叠结构，但是不限于此。

本发明不应被解释为限于本文中阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的并且将向本领域技术人员充分传达本发明的构思。

虽然已经参照本发明的实施例具体示出和描述了本发明，但是本领域普通技术人员将理解的是，可以进行形式和细节上的各种改变，而不脱离由权利要求所限定的本发明的精神或范围。

Claims (20)

1.一种显示装置，包括：

第一像素电极和第二像素电极，设置在基板上并且彼此间隔开；

无机绝缘层，设置在所述基板上并且包括设置在所述第一像素电极上的部分和设置在所述第二像素电极上的部分；

堤结构，设置在所述无机绝缘层上，其中，与所述第一像素电极重叠的第一开口和与所述第二像素电极重叠的第二开口通过所述堤结构限定；

第一发光层和第二发光层，所述第一发光层设置在所述第一像素电极上，并且所述第二发光层设置在所述第二像素电极上；以及

第一公共电极和第二公共电极，所述第一公共电极设置在所述第一发光层上，并且所述第二公共电极设置在所述第二发光层上，

其中，所述堤结构包括第一堤层、设置在所述第一堤层上并且包括与所述第一堤层的金属材料不同的金属材料的第二堤层以及设置在所述第二堤层上并且包括至少一个氧化物半导体层的第三堤层，并且

所述第二堤层和所述第三堤层中的每个包括限定在所述堤结构的限定所述第一开口和所述第二开口的侧壁中的每个上并且比所述第一堤层突出得远的尖端。

2.根据权利要求1所述的显示装置，其中，

所述第一堤层包括铝，

所述第二堤层包括钛，并且

所述第三堤层包括选自氧化铟锌、氧化铟镓锌、氧化铟锡镓锌、氧化铟锡、氧化铟锡锌、氧化铟锡镓和氧化铟镓中的至少一种。

3.根据权利要求2所述的显示装置，其中，所述第三堤层包括第一氧化物半导体层和第二氧化物半导体层，所述第二氧化物半导体层设置在所述第一氧化物半导体层上并且包括与所述第一氧化物半导体层的氧化物半导体不同的氧化物半导体。

4.根据权利要求1所述的显示装置，其中，所述第三堤层具有在至/>的范围内的厚度。

5.根据权利要求1所述的显示装置，其中，限定在所述堤结构的限定所述第一开口的所述侧壁上的所述尖端具有与限定在所述堤结构的限定所述第二开口的所述侧壁上的所述尖端的厚度相同的厚度。

6.根据权利要求1所述的显示装置，其中，所述第一公共电极和所述第二公共电极中的每个与所述第一堤层的侧表面直接接触。

7.根据权利要求1所述的显示装置，进一步包括：

第一有机图案，设置在所述第三堤层上以围绕所述第一开口并且包括与所述第一发光层的材料相同的材料；

第一电极图案，设置在所述第一有机图案上并且包括与所述第一公共电极的材料相同的材料；

第二有机图案，设置在所述第三堤层上以围绕所述第二开口并且包括与所述第二发光层的材料相同的材料；以及

第二电极图案，设置在所述第二有机图案上并且包括与所述第二公共电极的材料相同的材料。

8.根据权利要求7所述的显示装置，进一步包括：

第一无机层，设置在所述堤结构的限定所述第一开口的所述侧壁上并且设置在所述第一公共电极和所述第一电极图案上；以及

第二无机层，设置在所述堤结构的限定所述第二开口的所述侧壁上并且设置在所述第二公共电极和所述第二电极图案上，

其中，所述第一无机层和所述第二无机层设置为彼此间隔开，并且

所述第三堤层包括与所述第一无机层和所述第二无机层不重叠的部分。

9.根据权利要求1所述的显示装置，其中，

所述无机绝缘层与所述第一像素电极和所述第二像素电极的上表面中的每个不接触，

所述第一发光层包括设置在所述第一像素电极与所述无机绝缘层之间的部分，并且

所述第二发光层包括设置在所述第二像素电极与所述无机绝缘层之间的部分。

10.根据权利要求9所述的显示装置，进一步包括：

残留图案，设置在所述第一像素电极和所述第二像素电极与所述无机绝缘层之间。

11.根据权利要求1所述的显示装置，进一步包括：

第三像素电极，在所述基板上设置为与所述第二像素电极间隔开；

第三发光层，设置在所述第三像素电极上；以及

第三公共电极，设置在所述第三发光层上，

其中，与所述第三像素电极重叠的第三开口通过所述堤结构限定。

12.根据权利要求11所述的显示装置，进一步包括：

第三有机图案，设置在所述第三堤层上以围绕所述第三开口并且包括与所述第三发光层的材料相同的材料；

第三电极图案，设置在所述第三有机图案上并且包括与所述第三公共电极的材料相同的材料；以及

第三无机层，设置在所述堤结构的限定所述第三开口的侧壁上并且设置在所述第三公共电极和所述第三电极图案上。

13.根据权利要求1所述的显示装置，进一步包括：

薄膜封装层，设置在所述堤结构上，

其中，所述薄膜封装层包括第一封装层、设置在所述第一封装层上的第二封装层以及设置在所述第二封装层上的第三封装层。

14.根据权利要求13所述的显示装置，进一步包括：

遮光层，设置在所述第三封装层上，其中，多个开口孔通过所述遮光层限定为与所述第一开口和所述第二开口重叠；以及

第一滤色器和第二滤色器，所述第一滤色器设置在所述遮光层上并且与所述第一开口重叠，并且所述第二滤色器设置在所述遮光层上并且与所述第二开口重叠。

15.一种用于制造显示装置的方法，所述方法包括：

在基板上形成彼此间隔开的多个像素电极，在所述多个像素电极上形成牺牲层，在所述牺牲层上形成无机绝缘层，以及在所述无机绝缘层上形成第一堤材料层、第二堤材料层和第三堤材料层；

形成第一孔，所述第一孔与所述多个像素电极中的像素电极重叠并且通过所述第一堤材料层、所述第二堤材料层和所述第三堤材料层而暴露设置在所述像素电极上的所述牺牲层；

通过所述牺牲层和限定所述第一孔的侧壁的湿法蚀刻来去除所述牺牲层，其中，所述第二堤材料层和所述第三堤材料层的比所述第一堤材料层的侧壁突出得远的尖端通过所述湿法蚀刻形成；

在通过所述湿法蚀刻形成的第一开口中将发光层和公共电极形成在所述像素电极上并且在所述公共电极和所述第三堤材料层上形成无机层；以及

去除设置在所述第三堤材料层上的所述无机层的一部分。

16.根据权利要求15所述的方法，其中，

所述第一堤材料层包括铝，

所述第二堤材料层包括钛，并且

所述第三堤材料层包括选自氧化铟锌、氧化铟镓锌、氧化铟锡镓锌、氧化铟锡、氧化铟锡锌、氧化铟锡镓和氧化铟镓中的至少一种。

17.根据权利要求16所述的方法，其中，

所述无机层包括选自氧化硅、氮化硅和氧氮化硅中的至少一种，并且

所述无机层的所述一部分的所述去除通过使用氟类蚀刻剂的干法蚀刻工艺执行。

18.根据权利要求15所述的方法，进一步包括：

在去除所述无机层的所述一部分之后，

通过所述第一堤材料层、所述第二堤材料层和所述第三堤材料层形成与所述多个像素电极中的另一像素电极重叠的第二孔；以及

通过限定所述第二孔的侧壁的湿法蚀刻来形成第二开口，

其中，朝向所述第一开口突出的所述尖端和朝向所述第二开口突出的尖端具有彼此相同的厚度。

19.根据权利要求15所述的方法，其中，所述公共电极与所述第一堤材料层的侧表面直接接触。

20.根据权利要求15至19中的任何一项所述的方法，其中，所述发光层和所述公共电极的所述形成包括：在所述第三堤材料层上形成包括与所述发光层的材料相同的材料的有机图案以及在所述有机图案上形成包括与所述公共电极的材料相同的材料的电极图案，

其中，所述无机层形成在所述电极图案上。