CN114944410A - 显示设备及包括多个显示设备的拼接显示设备 - Google Patents
显示设备及包括多个显示设备的拼接显示设备 Download PDFInfo
- Publication number
- CN114944410A CN114944410A CN202210137087.1A CN202210137087A CN114944410A CN 114944410 A CN114944410 A CN 114944410A CN 202210137087 A CN202210137087 A CN 202210137087A CN 114944410 A CN114944410 A CN 114944410A
- Authority
- CN
- China
- Prior art keywords
- display device
- light emitting
- pixel
- emitting region
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 claims abstract description 11
- 238000007789 sealing Methods 0.000 claims description 43
- 230000000903 blocking effect Effects 0.000 claims description 31
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 239000010410 layer Substances 0.000 description 149
- 239000004065 semiconductor Substances 0.000 description 23
- 239000000463 material Substances 0.000 description 19
- 239000011347 resin Substances 0.000 description 18
- 229920005989 resin Polymers 0.000 description 18
- 239000010409 thin film Substances 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 14
- 101150109127 pxn1 gene Proteins 0.000 description 13
- 238000002161 passivation Methods 0.000 description 12
- 239000011295 pitch Substances 0.000 description 12
- 101150091203 Acot1 gene Proteins 0.000 description 10
- 102100025854 Acyl-coenzyme A thioesterase 1 Human genes 0.000 description 10
- 230000014509 gene expression Effects 0.000 description 10
- RRIGVQQUVAETIG-UHFFFAOYSA-N 1,2,3,4,6,7,8,9-octahydro-[1,2,4,5]tetrazino[1,2-a][1,2,4,5]tetrazine Chemical compound C1NNCN2CNNCN21 RRIGVQQUVAETIG-UHFFFAOYSA-N 0.000 description 8
- 101100192841 Caenorhabditis elegans pxn-2 gene Proteins 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 101000589392 Homo sapiens Pannexin-1 Proteins 0.000 description 6
- 101000589396 Homo sapiens Pannexin-2 Proteins 0.000 description 6
- 101150033199 PXN gene Proteins 0.000 description 6
- 101100410781 Xenopus tropicalis pxdn gene Proteins 0.000 description 6
- 239000000976 ink Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 108010077333 CAP1-6D Proteins 0.000 description 4
- 101100060179 Drosophila melanogaster Clk gene Proteins 0.000 description 4
- 101150038023 PEX1 gene Proteins 0.000 description 4
- 102100029500 Prostasin Human genes 0.000 description 4
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 4
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 4
- 238000000149 argon plasma sintering Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101150014555 pas-1 gene Proteins 0.000 description 4
- 108010031970 prostasin Proteins 0.000 description 4
- 101000623895 Bos taurus Mucin-15 Proteins 0.000 description 3
- 101000897856 Homo sapiens Adenylyl cyclase-associated protein 2 Proteins 0.000 description 3
- 101000836079 Homo sapiens Serpin B8 Proteins 0.000 description 3
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 3
- 101000798702 Homo sapiens Transmembrane protease serine 4 Proteins 0.000 description 3
- 102100032471 Transmembrane protease serine 4 Human genes 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 101100016388 Arabidopsis thaliana PAS2 gene Proteins 0.000 description 2
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 2
- 101100297150 Komagataella pastoris PEX3 gene Proteins 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 101100315760 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX4 gene Proteins 0.000 description 2
- 101100229953 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SCT1 gene Proteins 0.000 description 2
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 101710123669 Sodium/nucleoside cotransporter 2 Proteins 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 101100245267 Caenorhabditis elegans pas-1 gene Proteins 0.000 description 1
- 101100353517 Caenorhabditis elegans pas-2 gene Proteins 0.000 description 1
- 101100084503 Caenorhabditis elegans pas-3 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 101710123675 Sodium/nucleoside cotransporter 1 Proteins 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/18—Tiled displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/871—Self-supporting sealing arrangements
- H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
公开了显示设备及包括多个显示设备的拼接显示设备,显示设备包括显示区域和围绕显示区域的非显示区域,显示区域包括在第一方向和与第一方向相交的第二方向上布置的多个像素,多个像素中的每个包括发光区域组和与发光区域组相邻设置的非发光区域,其中,发光区域组中沿第一方向或第二方向连续布置的相邻发光区域组之间的最小距离反复地增大和减小。
Description
相关申请的交叉引用
本申请要求于2021年2月15日提交的第10-2021-0019822号韩国专利申请的优先权以及由其产生的所有权益,该韩国专利申请的内容通过引用以其整体并入本文中。
技术领域
本发明的实施方式涉及显示设备。
背景技术
随着面向信息的社会的发展,对显示设备的各种需求不断增加。显示设备正被各种电子设备(诸如,智能电话、数码相机、膝上型计算机、导航设备和智能电视)使用。显示设备可以是平板显示设备(诸如,液晶显示设备、场发射显示设备和有机发光显示设备)。在这样的平板显示设备中,发光显示设备包括可以自己发射光的发光元件,使得显示面板的像素中的每个可以自己发射光。因此,发光显示设备可以在没有向显示面板提供光的背光单元的情况下显示图像。
对于具有大屏幕的显示设备,设置了大量的像素,并且因此发光元件的缺陷率可能增加,同时生产率或可靠性可能劣化。为了克服这样的问题,拼接显示设备可以通过连接具有相对小尺寸的多个显示设备来提供大屏幕。因为在彼此相邻的多个显示设备之间存在非显示区域或边框区域,所以这样的拼接显示设备可以包括在多个显示设备之间的边界,这些边界被称为接缝。
发明内容
当在全屏上显示单个图像时,显示设备之间的边界导致可见的接缝,从而阻碍观察者沉浸在图像中。
本发明的特征提供了拼接显示设备,其通过防止多个显示设备之间的边界被感知到的方式来消除多个显示设备之间可见的接缝,使得观察者可以沉浸在显示的图像中。
应当注意,本发明的特征不限于上述目的,并且本发明的其它特征对于本领域的技术人员将从以下描述显而易见。
本说明书中描述的主题的实施方式的细节在附图和以下描述中阐述。
在实施方式中,显示设备包括显示区域和围绕显示区域的非显示区域,显示区域包括在第一方向和与第一方向相交的第二方向上布置的多个像素,多个像素中的每个包括发光区域组和与发光区域组相邻设置的非发光区域,其中发光区域组中沿第一方向或第二方向连续布置的相邻发光区域组之间的最小距离反复地增大和减小。
在另一实施方式中,拼接显示设备包括第一显示设备、设置在第一显示设备的一侧上的第二显示设备以及设置在第一显示设备和第二显示设备之间并且将第一显示设备与第二显示设备联接的密封构件,其中,第一显示设备和第二显示设备中的每个包括显示区域和围绕显示区域的非显示区域,显示区域包括在第一方向和与第一方向相交的第二方向上布置的多个像素,多个像素中的每个包括发光区域组和与发光区域组相邻设置的非发光区域,其中发光区域组中沿第一方向或第二方向连续布置的相邻发光区域组之间的最小距离反复地增大和减小。
通过本发明的实施方式,拼接显示设备可以通过防止观察者感知到显示设备之间的非显示区域或边界的方式来消除显示设备之间可见的接缝,从而允许观察者沉浸在图像中。
应当注意,本发明的效果不限于以上描述的那些效果,并且本发明的其它效果对于本领域技术人员将从以下描述显而易见。
附图说明
通过参考附图详细描述本发明的实施方式,本发明的上述及其它实施方式和特征将变得更加清楚。
图1是示出根据本发明的拼接显示设备的实施方式的平面图。
图2的(A)是图1的拼接显示设备的显示设备之间的联接区域的外围的放大平面图,并且图2的(B)是图2的(A)的一部分的放大平面图。
图3是沿图2的(B)的线I-I’截取的剖视图。
图4是示出根据本发明的显示设备的像素的实施方式的平面图。
图5的(A)是沿图4的线II-II’截取的剖视图,并且图5的(B)是图5的(A)的一部分的放大图。
图6是示出根据本发明的发光元件的实施方式的视图。
图7是图1的区域A的放大平面图。
图8是示出根据本发明的像素的发光区域和晶体管区域之间的布局的实施方式的示意图。
图9是示出图7的实施方式的平面图。
图10是图1的区域B的放大平面图。
图11是示出图10的实施方式的平面图。
图12是示出图10的另一实施方式的平面图。
图13是示出图10的又一实施方式的平面图。
图14是示出图11至图13的相邻发光区域组之间的距离与像素的数量的方程的系数的表。
图15是示出图9的另一实施方式的平面图。
图16是示出调整与显示设备之间的边界相邻的发光区域组的亮度的示意图。
图17的(A)是示出发光区域组的第二发光区域的布局的实施方式的平面图,并且图17的(B)是图17的(A)的一部分的放大平面图。
图18是示出采用传感器的示例的平面图。
具体实施方式
本文中公开的本发明的实施方式的具体结构和功能描述仅用于说明本发明的实施方式的目的。在不背离本发明的精神和显著特征的情况下,本发明可以以多种不同的形式来实施。因此,本发明的实施方式仅出于说明的目的而被公开,而不应被解释为限制本发明。也就是说,本发明仅由权利要求的范围限定。
应当理解,当一元件被称为与另一元件相关(诸如,“联接”或“连接”到另一元件)时,其可以直接联接或直接连接到该另一元件,或者在该一元件和该另一元件之间可以存在居间的元件。相反,应当理解,当一元件被称为与另一元件相关(诸如,“直接联接”或“直接连接”到另一元件)时,不存在居间的元件。解释元件之间的关系的其它表述(诸如,“在……之间”、“直接在……之间”、“与……相邻”或“直接与……相邻”)应以相同的方式解释。
在整个说明书中,相同的附图标记将表示相同或相似的部分。
应当理解,尽管本文中可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分,但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此,在不背离本文中的教导的情况下,以下讨论的“第一元件”、“第一组件”、“第一区域”、“第一层”或“第一部分”可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
本文中使用的术语仅用于描述特定实施方式的目的,并且不旨在进行限制。如本文中所使用的,“一”、“一个”、“该”和“至少一个”不表示数量的限制,并且旨在包括单数和复数二者,除非上下文另外清楚地指出。例如,“元件”具有与“至少一个元件”相同的含义,除非上下文另外清楚地指出。“至少一个”不应被解释为限制“一”或“一个”。“或”意指“和/或”。如本文中所使用的,术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。还将理解,当在本说明书中使用时,术语“包括(comprises)”和/或“包括(comprising)”或者“包括(includes)”和/或“包括(including)”指定所陈述的特征、区域、整体、步骤、操作、元件和/或组件的存在,但不排除一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或其组的存在或添加。
此外,可以在本文中使用诸如“下部”或“底部”和“上部”或“顶部”的相对术语来描述如附图中所示的一个元件与另一元件的关系。应当理解,除了附图中所描绘的定向之外,相对术语旨在包括设备的不同定向。例如,如果附图之一中的设备被翻转,则被描述为在其它元件的“下”侧上的元件将随之被定向在其它元件的“上”侧上。因此,示例性术语“下部”可以包括“下部”和“上部”两种定向,这取决于附图的特定定向。类似地,如果附图之一中的设备被翻转,则被描述为在其它元件“下方”或“之下”的元件将随之被定向在其它元件“下方”。因此,示例性术语“在……下方”或“在……之下”可以包括上方和下方两种定向。
如本文中所使用的,“约”或“近似”包括所陈述的值并且意指在本领域普通技术人员考虑到所讨论的测量和与特定量的测量相关的误差(即,测量系统的限制)而确定的特定值的可接受偏差范围内。例如,“约”可以意指在所陈述的值的一个或多个标准偏差内,或者在±30%、±20%、±10%或±5%内。
除非另有定义,否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同的含义。还将理解,诸如在常用词典中定义的那些术语应被解释为具有与其在相关技术和本公开的上下文中的含义一致的含义,并且将不以理想化的或过于正式的意义来解释,除非在本文中明确地如此定义。
本文中参考作为理想化实施方式的示意性图示的剖面图示来描述实施方式。这样,由例如制造技术和/或公差导致的图示的形状的变化将是预料到的。因此,本文中描述的实施方式不应被解释为限于本文中所示的区域的特定形状,而应包括由例如制造导致的形状偏差。例如,示出或描述为平坦的区域通常可以具有粗糙和/或非线性特征。此外,所示的锐角可以是圆化的。因此,附图中所示的区域在本质上是示意性的,并且它们的形状不旨在说明区域的精确形状,并且不旨在限制权利要求的范围。
在下文中,将参考附图详细描述本发明的实施方式。
图1是示出根据本发明的拼接显示设备的实施方式的平面图。
参考图1,当从顶部观察时,拼接显示设备TD可以具有四边形(例如,矩形)形状。然而,应当理解,本发明不限于此。当从顶部观察时,拼接显示设备TD的形状可以具有正方形、圆形、椭圆形或其它多边形。在以下描述中,当从顶部观察时,拼接显示设备TD具有四边形(例如,矩形)形状。当从顶部观察时,具有四边形(例如,矩形)形状的拼接显示设备TD可以包括在第一方向X1和X2上延伸的较长侧以及在第二方向Y1和Y2上延伸的较短侧。如图1中所示,拼接显示设备TD的较长侧和较短侧相交处的拐角可以以直角形成或设置,但是本发明不限于此。拐角可以是圆化的。
拼接显示设备TD可以指其中多个显示设备以网格图案布置并且相邻的显示设备在联接区域处组合的大型显示装置。换句话说,拼接显示设备TD可以包括多个显示设备。多个显示设备可以在第一方向X1和X2或者第二方向Y1和Y2上连接,并且拼接显示设备TD可以具有预定的形状。在实施方式中,例如,多个显示设备可以全部具有相同的尺寸。然而,应当理解,本发明不限于此。在另一实施方式中,例如,显示设备可以具有彼此不同的尺寸。在实施方式中,例如,多个显示设备中的每个可以具有包括较长侧和较短侧的四边形(例如,矩形)形状。多个显示设备可以布置成使得显示设备的较长侧或较短侧彼此连接。显示设备中的一些可以设置在拼接显示设备TD的边缘上,以形成拼接显示设备TD的一侧。显示设备中的一些可以设置在拼接显示设备TD的拐角处,并且可以形成拼接显示设备TD的两个相邻侧。显示设备中的其它一些可以设置在拼接显示设备TD的内侧上,并且可以被其它显示设备围绕。
在以下描述中,为了便于说明,拼接显示设备TD包括四个显示设备。具体地,拼接显示设备TD可以包括第一显示设备10-1、在第一方向X1上设置在第一显示设备10-1的一侧(例如,图1中的右侧)上的第二显示设备10-2、在第二方向Y1上设置在第一显示设备10-1的一侧(例如,图1中的上侧)上的第三显示设备10-3以及在第一方向X1上设置在第三显示设备10-3的一侧(例如,图1中的右侧)上的第四显示设备10-4。
在下文中,将描述第一显示设备10-1,而将不详细描述其它显示设备10-2、10-3和10-4,除非必须将它们与第一显示设备10-1区分开。将在需要将显示设备10-2、10-3和10-4与第一显示设备10-1区分开的地方描述显示设备10-2、10-3和10-4。
第一显示设备10-1可以包括显示区域DA和非显示区域NDA。显示区域DA可以包括多个像素PX以显示图像。多个像素PX可以以矩阵图案布置。非显示区域NDA可以设置在显示区域DA周围以围绕显示区域DA,并且可以不显示图像。当从顶部观察时,非显示区域NDA可以完全围绕显示区域DA。
多个显示设备10-1至10-4通过连接构件彼此连接。连接构件可以包括但不限于密封构件SL。在包括第一显示设备10-1至第四显示设备10-4的拼接显示设备TD中,当从顶部观察时,密封构件SL设置在显示设备10-1至10-4之间的边界处。在实施方式中,例如,密封构件SL可以设置在第一显示设备10-1的非显示区域NDA和第二显示设备10-2的非显示区域NDA之间以将第一显示设备10-1与第二显示设备10-2组合,可以设置在第一显示设备10-1的非显示区域NDA和第三显示设备10-3的非显示区域NDA之间以将第一显示设备10-1与第三显示设备10-3组合,可以设置在第三显示设备10-3的非显示区域NDA和第四显示设备10-4的非显示区域NDA之间以将第三显示设备10-3与第四显示设备10-4组合,以及可以设置在第四显示设备10-4的非显示区域NDA和第二显示设备10-2的非显示区域NDA之间以将第四显示设备10-4与第二显示设备10-2组合。
密封构件SL可以连续设置。具体地,密封构件SL可以在第一方向X1和X2以及第二方向Y1和Y2上延伸,并且可以包括在第一方向X1和X2以及第二方向Y1和Y2上相交的部分。
图2的(A)是图1的拼接显示设备的显示设备之间的联接区域的外围的放大平面图,并且图2的(B)是图2的(A)的一部分的放大平面图。
参考图2的(A)和图2的(B),显示设备10-1至10-4的多个像素PX中的每个可以包括由像素限定层限定的发光区域LA1、LA2和LA3,并且可以通过发光区域LA1、LA2和LA3发射具有预定峰值波长的光。在实施方式中,例如,显示设备中的每个的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个中,由显示设备的发光元件产生的光从显示设备出射。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以向显示设备的外部发射具有预定峰值波长的光。第一发光区域LA1可以发射第一颜色的光,第二发光区域LA2可以发射第二颜色的光,并且第三发光区域LA3可以发射第三颜色的光。在实施方式中,例如,第一颜色的光可以是具有在约610纳米(nm)至约650nm的范围内的峰值波长的红光,第二颜色的光可以是具有在约510nm至约550nm的范围内的峰值波长的绿光,并且第三颜色的光可以是具有在约440nm至约480nm的范围内的峰值波长的蓝光。然而,应当理解,本发明不限于此。
第一发光区域LA1、第二发光区域LA2和第三发光区域LA3可以沿显示区域DA的第一方向X1和X2重复地且顺序地布置。在实施方式中,例如,第一发光区域LA1在第一方向X1和X2上的宽度可以大于第二发光区域LA2在第一方向X1和X2上的宽度。第二发光区域LA2在第一方向X1和X2上的宽度可以大于第三发光区域LA3在第一方向X1和X2上的宽度。在另一实施方式中,例如,第一发光区域LA1在第一方向X1和X2上的宽度、第二发光区域LA2在第一方向X1和X2上的宽度以及第三发光区域LA3在第一方向X1和X2上的宽度可以基本上彼此相同。
在实施方式中,例如,第一发光区域LA1的面积可以大于第二发光区域LA2的面积,并且第二发光区域LA2的面积可以大于第三发光区域LA3的面积。在另一实施方式中,例如,第一发光区域LA1的面积、第二发光区域LA2的面积和第三发光区域LA3的面积可以基本上彼此相同。
显示设备的显示区域DA可以包括设置在发光区域LA1、LA2和LA3中的相邻发光区域之间的光阻挡区域BA。在实施方式中,例如,光阻挡区域BA可以分别设置在第一发光区域LA1和第二发光区域LA2之间以及第二发光区域LA2和第三发光区域LA3之间。
发光区域LA1、LA2和LA3以及设置在发光区域LA1、LA2和LA3中的相邻发光区域之间的光阻挡区域BA可以形成发光区域组LA_G。像素PX可以包括围绕发光区域组LA_G的非发光区域NLA。发光区域组LA_G可以通过发光区域LA1、LA2和LA3的外轮廓以及发光区域LA1、LA2和LA3中的相邻发光区域之间的光阻挡区域BA来与非发光区域NLA区分开。
第一显示设备10-1的发光区域组LA_G的布局可以与第四显示设备10-4的发光区域组LA_G的布局对称,并且第二显示设备10-2的发光区域组LA_G的布局可以与第三显示设备10-3的发光区域组LA_G的布局对称。
在描述发光区域组LA_G的布局之前,将描述发光区域组LA_G的剖面结构。
图3是沿图2的(B)的线I-I’截取的剖视图。
参考图3,显示设备中的每个的显示区域DA(参考图1)可以包括第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个中,由显示设备的发光元件EL产生的光从显示设备出射。
显示设备中的每个可以包括衬底100、缓冲层BF、薄膜晶体管层TFTL和发射材料层EML。
衬底100可以是基础衬底或基础构件,并且可以包括诸如聚合物树脂的绝缘材料。在实施方式中,例如,衬底100可以是刚性衬底。
缓冲层BF可以设置在衬底100上。缓冲层BF可以包括可以防止空气或湿气渗透的无机膜。
薄膜晶体管层TFTL可以包括薄膜晶体管TFT、栅极绝缘层GI、层间电介质膜ILD、第一钝化层PAS1和第一平坦化层OC1。
薄膜晶体管TFT可以设置在缓冲层BF上,并且可以形成多个像素(参考图1中的PX)中的每个的像素电路。薄膜晶体管TFT可以包括半导体层ACT、栅电极GE、源电极SE和漏电极DE,这将在稍后描述。此外,如图3中所示,其中设置包括半导体层ACT、栅电极GE、源电极SE和漏电极DE的薄膜晶体管TFT的区域被称为薄膜晶体管区域(在下文中简称为晶体管区域)TFTA。
半导体层ACT可以设置在缓冲层BF上。半导体层ACT可以与栅电极GE、源电极SE和漏电极DE重叠。半导体层ACT可以与源电极SE和漏电极DE直接接触,并且可以面对栅电极GE,且栅极绝缘层GI在半导体层ACT和栅电极GE之间。
栅电极GE可以设置在栅极绝缘层GI上。栅电极GE可以与半导体层ACT重叠,且栅极绝缘层GI插置在栅电极GE和半导体层ACT之间。
源电极SE和漏电极DE设置在层间电介质膜ILD上,使得源电极SE和漏电极DE彼此间隔开。源电极SE可以通过限定在栅极绝缘层GI和层间电介质膜ILD中的接触孔与半导体层ACT的一端接触。漏电极DE可以通过限定在栅极绝缘层GI和层间电介质膜ILD中的接触孔与半导体层ACT的另一端接触。漏电极DE可以通过限定在第一钝化层PAS1和第一平坦化层OC1中的接触孔连接到发光元件EL的第一电极AE。
以上描述的薄膜晶体管区域TFTA可以在厚度方向(例如,图3中的Z方向)上与光阻挡区域BA基本上重叠。
栅极绝缘层GI可以设置在半导体层ACT上。在实施方式中,例如,栅极绝缘层GI可以设置在半导体层ACT和缓冲层BF上,并且可以使半导体层ACT与栅电极GE绝缘。可以在栅极绝缘层GI中限定其中设置源电极SE的接触孔和其中设置漏电极DE的接触孔。
层间电介质膜ILD可以设置在栅电极GE之上。在实施方式中,例如,可以在层间电介质膜ILD中限定其中设置源电极SE的接触孔和其中设置有漏电极DE的接触孔。
第一钝化层PAS1可以设置在薄膜晶体管TFT上方以保护薄膜晶体管TFT。在实施方式中,例如,可以在第一钝化层PAS1中限定其中设置第一电极AE的接触孔。
第一平坦化层OC1可以设置在第一钝化层PAS1上以在薄膜晶体管TFT之上提供平坦表面。在实施方式中,例如,可以在第一平坦化层OC1中限定其中设置发光元件EL的第一电极AE的接触孔。
发射材料层EML可以包括发光元件EL、第一堤BNK1、第二堤BNK2和第二钝化层PAS2。
发光元件EL可以设置在薄膜晶体管TFT上。发光元件EL可以包括第一电极AE、第二电极CE和发光二极管ED。
第一电极AE可以设置在第一平坦化层OC1上。在实施方式中,例如,第一电极AE可以设置在设置于第一平坦化层OC1上的第一堤BNK1之上,以覆盖第一堤BNK1。第一电极AE可以设置成与由第二堤BNK2限定的第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的一个重叠。第一电极AE可以连接到薄膜晶体管TFT的漏电极DE。
第二电极CE可以设置在第一平坦化层OC1上。在实施方式中,例如,第二电极CE可以设置在设置于第一平坦化层OC1上的第一堤BNK1之上,以覆盖第一堤BNK1。第二电极CE可以设置成与由第二堤BNK2限定的第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的一个重叠。在实施方式中,例如,第二电极CE可以接收施加到所有像素的公共电压。
第一绝缘层IL1可以覆盖彼此相邻的第一电极AE的一部分和第二电极CE的一部分,并且可以使第一电极AE和第二电极CE彼此绝缘。
发光二极管ED可以在第一平坦化层OC1上方设置在第一电极AE和第二电极CE之间。发光二极管ED可以设置在第一绝缘层IL1上。发光二极管ED的一端可以连接到第一电极AE,并且发光二极管ED的另一端可以连接到第二电极CE。在实施方式中,例如,多个发光二极管ED可以包括彼此具有相同材料的有源层,使得多个发光二极管ED可以发射彼此相同波长的光或彼此相同颜色的光。分别从第一发光区域LA1、第二发光区域LA2和第三发光区域LA3发射的光可以具有相同的颜色。在实施方式中,例如,多个发光二极管ED可以发射具有在约440nm至约480nm的范围内的峰值波长的第三颜色的光或蓝光。
第二堤BNK2可以设置在第一平坦化层OC1上,以限定第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。在实施方式中,例如,第二堤BNK2可以围绕第一发光区域LA1、第二发光区域LA2和第三发光区域LA3中的每个。然而,应当理解,本发明不限于此。第二堤BNK2可以设置在光阻挡区域BA中的每个中。
第二钝化层PAS2可以设置在多个发光元件EL和第二堤BNK2上。第二钝化层PAS2可以覆盖多个发光元件EL以保护多个发光元件EL。
显示设备还可以包括第二平坦化层OC2、第一覆盖层CAP1、第一光阻挡构件BK1、第一波长转换单元WLC1、第二波长转换单元WLC2、透光单元LTU、第二覆盖层CAP2、第三平坦化层OC3、第二光阻挡构件BK2、第一滤色器CF1、第二滤色器CF2和第三滤色器CF3、第三钝化层PAS3以及封装层ENC。
第二平坦化层OC2可以设置在发射材料层EML上以在发射材料层EML之上提供平坦表面。第二平坦化层OC2可以包括有机材料。
第一覆盖层CAP1可以设置在第二平坦化层OC2上。第一覆盖层CAP1可以密封第一波长转换单元WLC1和第二波长转换单元WLC2以及透光单元LTU的下表面。第一覆盖层CAP1可以包括无机材料。
第一光阻挡构件BK1可以在第一覆盖层CAP1上设置在光阻挡区域BA中。第一光阻挡构件BK1可以在厚度方向上与第二堤BNK2重叠。第一光阻挡构件BK1可以阻挡光的透射。
第一光阻挡构件BK1可以包括有机光阻挡材料和疏液组分。
由于第一光阻挡构件BK1包括疏液组分,所以第一波长转换单元WLC1和第二波长转换单元WLC2以及透光单元LTU可以分开,使得第一波长转换单元WLC1和第二波长转换单元WLC2以及透光单元LTU可以对应于相应的发光区域LA1、LA2、LA3。
第一波长转换单元WLC1可以在第一覆盖层CAP1上设置在第一发光区域LA1中。第一波长转换单元WLC1可以被第一光阻挡构件BK1围绕。第一波长转换单元WLC1可以包括第一基础树脂BS1、第一散射体SCT1和第一波长移位器WLS1。
第一基础树脂BS1可以包括具有相对高透光率的材料。第一基础树脂BS1可以包括透明有机材料。在实施方式中,例如,第一基础树脂BS1可以包括环氧树脂、丙烯酸树脂、Cardo树脂和酰亚胺树脂中的至少一种有机材料。
第一散射体SCT1可以具有与第一基础树脂BS1的折射率不同的折射率,并且可以与第一基础树脂BS1形成光学界面。
第一波长移位器WLS1可以将入射光的峰值波长转换或移位到第一峰值波长。在实施方式中,例如,第一波长移位器WLS1可以将从显示设备提供的蓝光转换成具有在约610nm至约650nm的范围内的单峰值波长的红光,并输出该光。第一波长移位器WLS1可以是量子点、量子棒或磷光体。量子点可以是当电子从导带跃迁到价带时发射具有颜色的光的颗粒物质。
从第一波长移位器WLS1输出的光可以具有约45nm或更小、约40nm或更小或者约30nm或更小的发射波长光谱的半峰全宽(“FWHM”)。以这种方式,还可以提高由显示设备显示的颜色的色纯度和色域。
从发射材料层EML发射的蓝光的一部分可以在不被第一波长移位器WLS1转换成红光的情况下穿行经过第一波长转换单元WLC1。当这样的蓝光入射在第一滤色器CF1上时,它可以被第一滤色器CF1阻挡。由第一波长转换单元WLC1转换的红光可以穿行经过第一滤色器CF1出射到外部。因此,第一发光区域LA1可以发射红光。
第二波长转换单元WLC2可以在第一覆盖层CAP1上设置在第二发光区域LA2中。第二波长转换单元WLC2可以被第一光阻挡构件BK1围绕。第二波长转换单元WLC2可以包括第二基础树脂BS2、第二散射体SCT2和第二波长移位器WLS2。
第二基础树脂BS2可以包括具有相对高透光率的材料。第二基础树脂BS2可以包括透明有机材料。
第二散射体SCT2可以具有与第二基础树脂BS2的折射率不同的折射率,并且可以与第二基础树脂BS2形成光学界面。在实施方式中,例如,第二散射体SCT2可以包括使透射的光的至少一部分散射的光散射材料或光散射颗粒。
第二波长移位器WLS2可以将入射光的峰值波长转换或移位到不同于第一波长移位器WLS1的第一峰值波长的第二峰值波长。在实施方式中,例如,第二波长移位器WLS2可以将从显示设备提供的蓝光转换成具有在约510nm至约550nm的范围内的单峰值波长的绿光,并输出该光。第二波长移位器WLS2可以是量子点、量子棒或磷光体。第二波长移位器WLS2可以包括第一波长移位器WLS1的以上列出的材料。
透光单元LTU可以在第一覆盖层CAP1上设置在第三发光区域LA3中。透光单元LTU可以被第一光阻挡构件BK1围绕。透光单元LTU可以透射入射光而不转换其峰值波长。透光单元LTU可以包括第三基础树脂BS3和第三散射体SCT3。
第三基础树脂BS3可以包括具有相对高透光率的材料。第三基础树脂BS3可以包括透明有机材料。
第三散射体SCT3可以具有与第三基础树脂BS3的折射率不同的折射率,并且可以与第三基础树脂BS3形成光学界面。在实施方式中,例如,第三散射体SCT3可以包括使透射的光的至少一部分散射的光散射材料或光散射颗粒。
第一波长转换单元WLC1和第二波长转换单元WLC2以及透光单元LTU通过第二平坦化层OC2和第一覆盖层CAP1设置在发射材料层EML上。因此,显示设备可不需要用于第一波长转换单元WLC1和第二波长转换单元WLC2以及透光单元LTU的单独的衬底。
第二覆盖层CAP2可以覆盖第一波长转换单元WLC1和第二波长转换单元WLC2、透光单元LTU以及第一光阻挡构件BK1。
第三平坦化层OC3可以设置在第二覆盖层CAP2上,以提供第一波长转换单元WLC1和第二波长转换单元WLC2以及透光单元LTU的平坦顶表面。第三平坦化层OC3可以包括有机材料。
第二光阻挡构件BK2可以在第三平坦化层OC3上设置在光阻挡区域BA中。第二光阻挡构件BK2可以在厚度方向上与第一光阻挡构件BK1或第二堤BNK2重叠。第二光阻挡构件BK2可以阻挡光的透射。
第一滤色器CF1可以在第三平坦化层OC3上设置在第一发光区域LA1中。第一滤色器CF1可以被第二光阻挡构件BK2围绕。第一滤色器CF1可以在厚度方向上与第一波长转换单元WLC1重叠。第一滤色器CF1可以选择性地透射第一颜色的光(例如,红光),并且可以阻挡和吸收第二颜色的光(例如,绿光)以及第三颜色的光(例如,蓝光)。
第二滤色器CF2可以在第三平坦化层OC3上设置在第二发光区域LA2中。第二滤色器CF2可以被第二光阻挡构件BK2围绕。第二滤色器CF2可以在厚度方向上与第二波长转换单元WLC2重叠。第二滤色器CF2可以选择性地透射第二颜色的光(例如,绿光),并且可以阻挡和吸收第一颜色的光(例如,红光)以及第三颜色的光(例如,蓝光)。
第三滤色器CF3可以在第三平坦化层OC3上设置在第三发光区域LA3中。第三滤色器CF3可以被第二光阻挡构件BK2围绕。第三滤色器CF3可以在厚度方向上与透光单元LTU重叠。第三滤色器CF3可以选择性地透射第三颜色的光(例如,蓝光),并且可以阻挡和吸收第一颜色的光(例如,红光)以及第二颜色的光(例如,绿光)。
第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以吸收从显示设备的外部引入的光的一部分,以减少外部光的反射。因此,第一滤色器CF1、第二滤色器CF2和第三滤色器CF3可以防止由于外部光的反射而引起的颜色失真。
第三钝化层PAS3可以覆盖第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。第三钝化层PAS3可以保护第一滤色器CF1、第二滤色器CF2和第三滤色器CF3。
封装层ENC可以设置在第三钝化层PAS3上。在实施方式中,例如,封装层ENC可以包括至少一个无机层以防止氧气或湿气的渗透。此外,封装层ENC可以包括至少一个有机层,以保护显示设备免受诸如灰尘的杂质的影响。
图4是示出根据本发明的显示设备的像素的实施方式的平面图。
参考图4,多个像素PX中的每个可以包括第一子像素SP1至第三子像素SP3。第一子像素SP1至第三子像素SP3可以分别对应于第一发光区域LA1、第二发光区域LA2和第三发光区域LA3。第一子像素SP1至第三子像素SP3中的每个的发光二极管ED可以通过第一发光区域LA1、第二发光区域LA2和第三发光区域LA3发射光。
第一子像素SP1至第三子像素SP3可以发射相同颜色的光。在实施方式中,例如,第一子像素SP1至第三子像素SP3中的每个可以包括相同类型的发光二极管ED,并且可以发射第三颜色的光或蓝光。在另一实施方式中,例如,第一子像素SP1可以发射第一颜色的光或红光,第二子像素SP2可以发射第二颜色的光或绿光,并且第三子像素SP3可以发射第三颜色的光或蓝光。
第一子像素SP1至第三子像素SP3中的每个可以包括第一电极AE和第二电极CE、发光二极管ED、多个接触电极CTE以及多个第二堤BNK2。
第一电极AE和第二电极CE电连接到发光二极管ED以接收预定电压,并且发光二极管ED可以发射预定波长带的光。第一电极AE和第二电极CE的至少一部分可以在像素PX中形成电场,并且发光二极管ED可以通过电场对准。
在实施方式中,例如,第一电极AE可以是在第一子像素SP1至第三子像素SP3中的每个中单独设置的像素电极,而第二电极CE可以是共同连接到第一子像素SP1至第三子像素SP3的公共电极。第一电极AE和第二电极CE中的一个可以是发光二极管ED的阳极电极,而另一个可以是发光二极管ED的阴极电极。
第一电极AE可以包括在第一方向X(即,X1和X2(参考图1和图2))上延伸的第一电极杆AE1以及从第一电极杆AE1分支并且在第二方向Y(即,Y1和Y2(参考图1和图2))上延伸的至少一个第一电极分支AE2。
第一子像素SP1至第三子像素SP3中的每个的第一电极杆AE1可以与相邻子像素的第一电极杆AE1间隔开,并且第一电极杆AE1可以设置在假想延伸线上,且子像素的第一电极杆AE1在第一方向X1和X2上相邻。第一子像素SP1至第三子像素SP3的第一电极杆AE1可以分别接收不同的信号,并且可以被单独驱动。
第一电极分支AE2可以从第一电极杆AE1分支并且可以在第二方向Y上延伸。第一电极分支AE2的一端可以从第一电极杆AE1延伸,而第一电极分支AE2的另一端可以与与第一电极杆AE1相对的第二电极杆CE1间隔开。
第二电极CE可以包括在第一方向X1和X2上延伸的第二电极杆CE1以及从第二电极杆CE1分支并且在第二方向Y上延伸的第二电极分支CE2。第一子像素SP1至第三子像素SP3中的每个的第二电极杆CE1可以从相邻子像素的第二电极杆CE1延伸。第二电极杆CE1可以在第一方向X1和X2上延伸以跨过多个子像素。第二电极杆CE1可以连接到在显示区域DA的外部分处或在非显示区域NDA中在一方向上延伸的部分。
第二电极分支CE2可以与第一电极分支AE2间隔开并面对第一电极分支AE2。第二电极分支CE2的一端可以从第二电极杆CE1延伸,而第二电极分支CE2的另一端可以与第一电极杆AE1间隔开。
第一电极AE可以通过第一接触孔CNT1电连接到显示设备的薄膜晶体管层TFTL(参考图3),并且第二电极CE可以通过第二接触孔CNT2电连接到显示设备的薄膜晶体管层TFTL。在实施方式中,例如,多个第一接触孔CNT1中的每个可以设置在第一电极杆AE1中,并且第二接触孔CNT2可以设置在第二电极杆CE1中。然而,应当理解,本发明不限于此。
第二堤BNK2可以设置在子像素之间的边界处。多个第一电极杆AE1可以相对于第二堤BNK2彼此间隔开。第二堤BNK2可以在第二方向Y上延伸,并且可以设置在像素PX的边界处,像素PX包括在第一方向X1和X2上布置的第一子像素SP1、第二子像素SP2和第三子像素SP3。另外,第二堤BNK2也可以设置于在第二方向Y上布置的子像素的边界处。第二堤BNK2可以限定多个子像素的边界。
当在制造显示设备的工艺期间喷射其中分散有发光二极管ED的墨水时,第二堤BNK2可以防止墨水流过子像素的边界。第二堤BNK2可以将其中分散有不同发光二极管ED的墨水分开,使得墨水不彼此混合。
发光二极管ED可以设置在第一电极AE和第二电极CE之间。发光二极管ED的一端可以连接到第一电极AE,并且发光二极管ED的另一端可以连接到第二电极CE。
发光二极管ED可以彼此间隔开,并且可以基本上彼此平行地对准。发光二极管ED之间的间隔在本文中不受特别限制。
多个发光二极管ED可以包括彼此具有相同材料的有源层,使得多个发光二极管ED可以发射相同波长范围的光或相同颜色的光。第一子像素SP1至第三子像素SP3可以发射彼此相同颜色的光。在实施方式中,例如,多个发光二极管ED可以发射具有在约440nm至约480nm的范围内的峰值波长的第三颜色的光或蓝光。
接触电极CTE可以包括第一接触电极CTE1和第二接触电极CTE2。第一接触电极CTE1可以覆盖发光二极管ED的部分和第一电极分支AE2,并且可以将第一电极分支AE2与发光二极管ED电连接。第二接触电极CTE2可以覆盖发光二极管ED的其它部分和第二电极分支CE2,并且可以将第二电极分支CE2和发光二极管ED电连接。
第一接触电极CTE1可以设置在第一电极分支AE2上并且在第二方向Y上延伸。第一接触电极CTE1可以与发光二极管ED的第一端接触。发光二极管ED可以通过第一接触电极CTE1电连接到第一电极AE。
第二接触电极CTE2可以设置在第二电极分支CE2上并且在第二方向Y上延伸。第二接触电极CTE2可以在第一方向X1和X2上与第一接触电极CTE1间隔开。第二接触电极CTE2可以与发光二极管ED的第二端接触。发光二极管ED可以通过第二接触电极CTE2电连接到第二电极CE。
图5的(A)是沿图4的线II-II’截取的剖视图,并且图5的(B)是图5的(A)的一部分的放大图。
参考图5的(A)和图5的(B),显示设备的发射材料层EML(参考图3)可以设置在薄膜晶体管层TFTL上,并且可以包括第一绝缘层IL1、第二绝缘层IL2和第三绝缘层IL3。
多个第一堤BNK1可以分别设置在第一发光区域LA1、第二发光区域LA2和第三发光区域LA3(参考图3)中。多个第一堤BNK1中的每个可以与第一电极AE或第二电极CE相关联。第一电极AE和第二电极CE中的每个可以设置在相应的第一堤BNK1上。
多个第一堤BNK1可以设置在第一平坦化层OC1上,并且多个第一堤BNK1中的每个的侧表面可以从第一平坦化层OC1倾斜。第一堤BNK1的倾斜表面可以反射从发光二极管ED发射的光。
结合图4参考图5的(A)和图5的(B),第一电极杆AE1可以设置在穿过第一平坦化层OC1的第一接触孔CNT1中。第一电极杆AE1可以通过第一接触孔CNT1电连接到薄膜晶体管TFT。
第二电极杆CE1可以在第一方向X1和X2上延伸,并且也可以设置在没有设置发光二极管ED的非发光区域(参考图2的NLA)中。第二电极杆CE1可以设置在穿过第一平坦化层OC1的第二接触孔CNT2中。第二电极杆CE1可以通过第二接触孔CNT2电连接到电源电极。第二电极CE可以从电源电极接收预定的电信号。
第一电极AE和第二电极CE可以包括透明导电材料。第一电极AE和第二电极CE可以包括具有高反射率的导电材料。第一电极AE和第二电极CE可以由一种或多种透明导电材料和具有高反射率的一种或多种金属的叠层制成,或者由包括它们的单层制成。
第一绝缘层IL1可以设置在第一平坦化层OC1、第一电极AE和第二电极CE上。第一绝缘层IL1可以部分地覆盖第一电极AE和第二电极CE中的每个。
第一绝缘层IL1可以保护第一电极AE和第二电极CE,并且可以使第一电极AE和第二电极CE彼此绝缘。第一绝缘层IL1可以防止发光二极管ED与其它元件直接接触并被其它元件损坏。
发光二极管ED可以在第一绝缘层IL1和第二绝缘层IL2上设置在第一电极AE和第二电极CE之间。发光二极管ED的一端可以连接到第一电极AE,并且发光二极管ED的另一端可以连接到第二电极CE。
第三绝缘层IL3可以部分地设置在设置于第一电极AE和第二电极CE之间的发光二极管ED上。第三绝缘层IL3可以部分地围绕发光二极管ED的外表面。第三绝缘层IL3可以保护发光二极管ED。第三绝缘层IL3可以围绕发光二极管ED的外表面。
接触电极CTE可以包括第一接触电极CTE1和第二接触电极CTE2。第一接触电极CTE1可以覆盖发光二极管ED的部分和第一电极分支AE2,并且可以将第一电极分支AE2与发光二极管ED电连接。第二接触电极CTE2可以覆盖发光二极管ED的其它部分和第二电极分支CE2,并且可以将第二电极分支CE2和发光二极管ED电连接。
第一接触电极CTE1可以设置在第一电极分支AE2上并且在第二方向Y上延伸。第一接触电极CTE1可以与发光二极管ED的第一端接触。发光二极管ED可以通过第一接触电极CTE1电连接到第一电极AE。
第二接触电极CTE2可以设置在第二电极分支CE2上并且在第二方向Y上延伸。第二接触电极CTE2可以在第一方向X1和X2上与第一接触电极CTE1间隔开。第二接触电极CTE2可以与发光二极管ED的第二端接触。发光二极管ED可以通过第二接触电极CTE2电连接到第二电极CE。
接触电极CTE可以包括导电材料。
图6是示出根据本发明的发光元件的实施方式的视图。
参考图6,发光二极管ED被示出为发光二极管,但不限于此,并且可以是其它发光半导体器件。在实施方式中,例如,发光二极管ED可以具有微米或纳米的尺寸,并且可以是包括无机材料的无机发光二极管。无机发光二极管可以通过在彼此面对的两个电极之间在特定方向上产生的电场而在该两个电极之间对准。
发光二极管ED可以具有在一个方向(例如,图6中的垂直方向)上延伸的具有高度h的形状。发光二极管ED可以具有棒、线、管等的形状。发光二极管ED可以包括第一半导体层111、第二半导体层113、有源层115、电极层117和绝缘层118。
第一半导体层111可以是n型半导体。第二半导体层113可以设置在有源层115上。第一半导体层111和第二半导体层113中的每个可以由但不限于单层制成。
有源层115可以设置在第一半导体层111和第二半导体层113之间。有源层115可以包括具有单量子阱结构或多量子阱结构的材料。当有源层115包括具有多量子阱结构的材料时,量子层和阱层可以彼此交替地堆叠。
从有源层115发射的光可以在发光二极管ED的纵向方向上出射,也可以通过两个侧表面出射。从有源层115发射的光的方向性可以不受限制。
电极层117可以是欧姆接触电极。在另一实施方式中,电极层117可以是肖特基接触电极。发光二极管ED可以包括至少一个电极层117。
绝缘层118可以围绕多个半导体层和电极层的外表面。绝缘层118可以围绕有源层115的外表面,并且可以在发光二极管ED延伸的方向上延伸。绝缘层118可以保护发光二极管ED。
绝缘层118可以包括具有绝缘性质的材料,诸如,硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlN)和铝氧化物(Al2O3)。
绝缘层118的外表面可以进行表面处理。发光二极管ED可以分散在墨水中,并且墨水被喷射到电极上使得在制造显示设备的工艺期间将发光二极管ED对准。
参考图2的(A)和图2的(B),在将显示设备10-1至10-4中的相邻显示设备联接在一起时,确保它们之间的联接区域的裕度(margin)隐藏用于将显示设备10-1至10-4联接在一起的密封构件SL是重要的。
通常,当与密封构件SL相邻的像素PX的发光区域组LA_G之间的最小距离(例如,第一显示设备10-1的与密封构件SL相邻的像素PX的发光区域组LA_G和第二显示设备10-2的与密封构件SL相邻的像素PX的发光区域组LA_G之间的最小距离)比单个显示设备10-1或10-2中彼此相邻的像素PX的发光区域组LA_G之间的最小距离大预定值或更多时,可以感知到密封构件SL。
为了减小与密封构件SL相邻的像素PX的发光区域组LA_G之间的最小距离,已经采用了切割与密封构件SL相邻的像素PX的发光区域组LA_G的外部分。在实施方式中,例如,第一显示设备10-1的像素PX的发光区域组LA_G的外部分在第一方向X1上的一侧上的部分(非发光区域NLA和非显示区域NDA的一些区域)以及第二显示设备10-2的像素PX的发光区域组LA_G的外部分在第一方向X2的一侧上的部分(非发光区域NLA和非显示区域NDA的一些区域)被切割。然而,在这样做时,在切割与密封构件SL相邻的像素PX的发光区域组LA_G的外部分时可能存在工艺偏差。此外,可能仍然难以确保联接区域的足够的裕度。
考虑到以上内容,在本发明的实施方式的拼接显示设备中,通过在显示区域DA中将与密封构件SL相邻的像素PX的发光区域组LA_G设置成最靠近密封构件SL的方式来尽可能多地减小与密封构件SL相邻的像素PX的发光区域组LA_G之间的最小距离以及通过增大可感知到密封构件SL的参考值的方式,可确保联接区域的足够的裕度,而无需切割与密封构件SL相邻的像素PX的发光区域组LA_G的外部分。可以通过采用基于预定方程设计拼接显示设备TD的像素PX的发光区域组LA_G的布局的方案来增大可感知到密封构件SL的参考值,这将在稍后描述。
拼接显示设备TD的像素PX的发光区域组LA_G的布局不限于仅一个显示设备,而是可以应用于拼接显示设备TD中包括的所有显示设备。
在实施方式中,例如,第一显示设备10-1的发光区域组LA_G的布局可以相对于第一列线CL与第二显示设备10-2的发光区域组LA_G的布局对称,第一列线CL在第一方向X(或行方向)上均等地分割设置在第一显示设备10-1和第二显示设备10-2之间的密封构件SL。第一显示设备10-1的发光区域组LA_G的布局可以相对于第二行线RL与第三显示设备10-3的发光区域组LA_G的布局对称,第二行线RL在第二方向Y(或列方向)上均等地分割设置在第一显示设备10-1和第三显示设备10-3之间的密封构件SL。
同样,第四显示设备10-4的发光区域组LA_G的布局和第三显示设备10-3的发光区域组LA_G的布局可以相对于第一列线CL彼此对称,第一列线CL在第一方向X上均等地分割设置在第四显示设备10-4和第三显示设备10-3之间的密封构件SL。
在以下对在行方向(例如,第一方向X1和X2)上布置的发光区域组LA_G的布局的描述中,将不再描述在列方向(例如,第二方向Y1和Y2)上布置的发光区域组LA_G的布局,除非必须特别地将在行方向(例如,第一方向X1和X2)上布置的发光区域组LA_G的布局和在列方向(例如,第二方向Y1和Y2)上布置的发光区域组LA_G的布局彼此区分开。
此外,沿行方向(例如,第一方向X1和X2)布置的发光区域组LA_G的布局具有预定的规则,而不管它们是在密封构件SL附近还是在每个显示设备内。首先将描述在密封构件SL附近的发光区域组LA_G的布局,并且然后将描述在每个显示设备中的发光区域组LA_G的布局。
图7是图1的区域A的放大平面图。图9是示出图7的实施方式的平面图。
图1的区域A示出了第一显示设备10-1和第二显示设备10-2的在密封构件SL附近的像素PX。如上所述,第一显示设备10-1的发光区域组LA_G的布局相对于第一列线CL与第二显示设备10-2的发光区域组LA_G的布局对称,第一列线CL在第二方向Y上均等地分割设置在第一显示设备10-1和第二显示设备10-2之间的密封构件SL。参考图7,第一显示设备10-1的像素PX可以包括第一像素PX1、在第一方向X1上与第一像素PX1的一侧相邻设置的第二像素PX2、在第一方向X1上与第二像素PX2的一侧间隔开的第(n-1)个像素PXn-1以及在第一方向X1上与第(n-1)个像素PXn-1的一侧相邻的第n个像素PXn,其中n为等于或大于4的自然数。第二显示设备10-2的像素PX可以包括与第一显示设备10-1的第n个像素PXn间隔开的第n个像素PXn,且密封构件SL在第一显示设备10-1的第n个像素PXn和第二显示设备10-2的第n个像素PXn之间。
图7仅仅示出了第一显示设备10-1的与密封构件SL相邻的像素PX的实施方式,并且图7中所示的像素PX的数量不限于此。也就是说,当n为4时,可以设置第一像素PX1至第四像素PX4,并且当n是5时,可以设置第一像素PX1至第五像素PX5。
像素PX1、PX2、PXn-2、PXn-1和PXn(其中n为等于或大于5的自然数)可以具有彼此相同的形状和尺寸。在实施方式中,例如,像素PX1、PX2、PXn-2、PXn-1和PXn中的每个可以具有包括在第一方向X上延伸的第一侧和在第二方向Y上延伸的第二侧的四边形(例如,矩形)形状。像素PX1、PX2、PXn-2、PXn-1和PXn中的每个在第一方向X上延伸的第一侧的长度可以等于b。应当理解,像素PX1、PX2、PXn-2、PXn-1和PXn的形状可以具有除矩形之外的其它形状,诸如,Pentile、椭圆形、圆形和其它多边形。此外,像素PX1、PX2、PXn-2、PXn-1和PXn可以具有彼此相同的形状,但不限于此,并且在可替代实施方式中可以具有彼此不同的尺寸。
像素PX1、PX2、PXn-2、PXn-1和PXn分别包括发光区域组LA_G1、LA_G2、LA_Gn-2、LA_Gn-1和LA_Gn。发光区域组LA_G1、LA_G2、LA_Gn-2、LA_Gn-1和LA_Gn的形状可以遵循相应像素(参考图1的PX)的形状。因此,发光区域组LA_G1、LA_G2、LA_Gn-2、LA_Gn-1和LA_Gn中的每个可以具有包括在第一方向X上延伸的第一侧和在第二方向Y上延伸的第二侧的四边形(例如,矩形)形状。发光区域组LA_G1、LA_G2、LA_Gn-2、LA_Gn-1和LA_Gn中的每个在第一方向X上延伸的第一侧的长度可以等于a,a小于b。
发光区域组LA_G1、LA_G2、LA_Gn-2、LA_Gn-1和LA_Gn沿行方向(或第一方向X)连续布置。发光区域组LA_G1、LA_G2、LA_Gn-2、LA_Gn-1和LA_Gn中的相邻发光区域组在行方向(或第一方向X)上具有预定的最小距离l1、l2、ln-2、ln-1和ln,并且发光区域组LA_G1、LA_G2、LA_Gn-2、LA_Gn-1和LA_Gn中的相邻发光区域组在行方向(或第一方向X)上以预定的间距P1、P2、Pn-2、Pn-1和Pn布置。
第一显示设备10-1的在行方向(或第一方向X1)上连续布置的发光区域组LA_G1、LA_G2、LA_Gn-2、LA_Gn-1和LA_Gn之间的最小距离逐渐增大,并且然后第二显示设备10-2的在行方向(或第一方向X1)上连续布置的发光区域组LA_Gn、LA_Gn-1、LA_Gn-2、LA_G2和LA_G1之间的最小距离从密封构件SL再次逐渐减小。
第一显示设备10-1的第n个像素PXn的发光区域组LA_Gn和第二显示设备10-2的第n个像素PXn的发光区域组LA_Gn之间的最小距离ln(下文中称为第n个最小距离)可以大于第一显示设备10-1的第(n-2)个像素PXn-2的发光区域组LA_Gn-2和第一显示设备10-1的第(n-1)个像素PXn-1的发光区域组LA_Gn-1之间的最小距离ln-2(下文中称为第(n-2)个最小距离)以及第一显示设备10-1的第(n-1)个像素PXn-1的发光区域组LA_Gn-1和第一显示设备10-1的第n个像素PXn的发光区域组LA_Gn之间的最小距离ln-1(下文中称为第(n-1)个最小距离),并且第(n-1)个最小距离ln-1可以大于第(n-2)个最小距离ln-2。
基于预定的关系表达式来确定第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln。关系表达式可以包括满足以下条件的序列或函数:当基于关系表达式布置发光区域组(参考图2的LA_G)时,防止发光区域组之间的距离差异被感知到。在实施方式中,例如,关系表达式可以包括但不限于几何序列、算术序列、自然对数函数、自然指数函数等。可以采用本领域公知的满足上述条件的任何其它关系表达式。在以下描述中,将在下面描述关系表达式是几何序列的示例。
参考图9,在本发明的实施方式中,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln基于以下方程式1确定:
[方程式1]
lk=(b-a)×t×r^k
其中,r表示大于1且小于2的有理数,t表示大于0且小于1的有理数,k表示相邻发光区域组中在行方向上设置在相对侧上的像素的编号,b表示每个像素在行方向上的宽度,并且a表示每个发光区域组在行方向上的宽度。
也就是说,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln可以在第一方向X1上以几何序列增大。
在本发明的实施方式中的拼接显示设备中,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln基于以上方程式1设计,使得第一显示设备10-1的第n个像素PXn的发光区域组LA_Gn与第二显示设备10-2的第n个像素PXn的发光区域组LA_Gn之间的最小距离可以增大,并且发光区域组可以布置在行方向上。因此,可以防止发光区域组之间的距离差异被感知到,并且因此可以获得联接区域的足够的裕度。
在其它实施方式中,拼接显示设备的第(n-2)个最小距离ln-2和第(n-1)个最小距离ln-1可以基于以上方程式1设计,第(n-1)个最小距离ln-1可以等于第n个最小距离ln,并且第二显示设备10-2的第(n-1)个最小距离ln-1可以等于第一显示设备10-1的第(n-2)个最小距离ln-2。
根据以上描述的一些实施方式,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln基于以下方程式2确定:
[方程式2]
lk=(b-a)-t+r×(k-1)
其中,r表示大于0的有理数,t表示大于0且小于0.5的有理数,k表示相邻发光区域组中在行方向上设置在相对侧上的像素的编号,b表示每个像素在行方向上的宽度,并且a表示每个发光区域组在行方向上的宽度。
也就是说,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln可以在第一方向X1上以算术序列增大。
根据以上描述的其它实施方式,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln基于以下方程式3确定:
[方程式3]
lk=(b-a)-t+(b-a)×e^(k×r)
其中,r表示大于1且小于2的有理数,t表示大于0且小于0.5的有理数,k表示相邻发光区域组中在行方向上设置在相对侧上的像素的编号,b表示每个像素在行方向上的宽度,并且a表示每个发光区域组在行方向上的宽度。
也就是说,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln可以在第一方向X1上以自然指数函数增大。
根据以上描述的又一实施方式,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln基于以下方程式4确定:
[方程式4]
lk=(b-a)-t+(b-a)×ln(k×r)
其中,r表示大于1且小于2的有理数,t表示大于0且小于1的有理数,k表示相邻发光区域组中在行方向上设置在相对侧上的像素的编号,b表示每个像素在行方向上的宽度,并且a表示每个发光区域组在行方向上的宽度。
也就是说,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln可以在第一方向X1上以自然对数函数增大。
图8是示出根据本发明的像素的发光区域和晶体管区域之间的布局的实施方式的示意图。
参考图7和图8,发光区域组(参考图2的LA_G)可以包括晶体管区域TFTA,晶体管区域TFTA中设置有连接到像素PX的薄膜晶体管TFT(参考图3),并且可以保持相邻像素PX的晶体管区域TFTA之间的最小距离。
如以上参考图7所描述的,发光区域组之间的最小距离可以沿行方向以预定的关系表达式变化(增大或减小)。如图8中所示,晶体管区域TFTA通常可以分别与光阻挡区域BA重叠,并且发光区域组之间的最小距离沿行方向以预定的关系表达式变化(增大或减小)。因此,保持相邻晶体管区域TFTA之间的最小距离d2,而从第(n-1)个像素PXn-1的第三发光区域LA3和光阻挡区域BA之间的边界到第n个像素PXn的第一发光区域LA1和光阻挡区域BA之间的边界的最小距离d1不同于相邻晶体管区域TFTA之间的最小距离d2。根据图8中所示的示例,从第(n-1)个像素PXn-1的第三发光区域LA3和光阻挡区域BA之间的边界到第n个像素PXn的第一发光区域LA1和光阻挡区域BA之间的边界的最小距离d1可以大于相邻晶体管区域TFTA之间的最小距离d2。
图10是图1的区域B的放大平面图。
在下文中,将参考图10描述每个显示设备中的发光区域组LA_G(参考图2)的布局。除了一些差异之外,显示设备中的发光区域组LA_G的布局与以上参考图7描述的第一显示设备10-1中的与密封构件SL相邻的像素PX的发光区域组LA_G的布局基本上相同。
参考图10,在本发明的实施方式中,第一显示设备10-1中的发光区域组LA_G的第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln基于以上方程式1确定。
应当注意,第一显示设备10-1中的发光区域组LA_G的布局与与密封构件SL相邻的像素PX的发光区域组LA_G的布局的不同之处在于:非像素NPX设置在密封构件SL和非显示区域NDA所设置的位置处。非像素NPX可以具有与像素PX的非发光区域NLA相同的配置。
在本实施方式中的拼接显示设备TD中,即使在显示设备中,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln可以以与基于以上方程式1的与密封构件SL相邻的像素PX的发光区域组LA_G的布局相同的方式设计。因此,即使在每个显示设备中,也可以防止沿行方向布置的发光区域组(参考图2的LA_G)之间的距离差异被感知。
在下文中,将详细描述实施方式中的拼接显示设备TD的实施方式。
图11是示出图10的实施方式的平面图。图12是示出图10的另一实施方式的平面图。图13是示出图10的又一实施方式的平面图。图14是示出根据图11至图13的实施方式的相邻发光区域组之间的距离与像素的数量的方程的系数的表。
图11示出了当n为3时发光区域组LA_G1至LA_G3的布局,图12示出了当n为4时发光区域组LA_G1至LA_G4的布局,以及图13示出了当n为5时发光区域组LA_G1至LA_G5的布局。
在图11中,沿行方向相邻的发光区域组LA_G1至LA_G3分别以最小距离(b-a)×t×r^1、(b-a)×t×r^2和(b-a)×t×r^3以及间距P1、P2和P3来布置。在图12中,沿行方向相邻的发光区域组LA_G1至LA_G4分别以最小距离(b-a)×t×r^1、(b-a)×t×r^2、(b-a)×t×r^3和(b-a)×t×r^4以及间距P1、P2、P3和P4布置。在图13中,沿行方向相邻的发光区域组LA_G1至LA_G5分别以最小距离(b-a)×t×r^1、(b-a)×t×r^2、(b-a)×t×r^3、(b-a)×t×r^4和(b-a)×t×r^5以及间距P1、P2、P3、P4和P5布置。
在图11至图13中的每个中,第一显示设备10-1中的发光区域组(参考图2的LA_G)的布局相对于列线CL1对称,列线CL1在行方向上均等地分割非像素NPX并且在列方向上延伸。
如图14中所示,r的值可以基于n的值而变化。在实施方式中,例如,当n为2时,r为1.3且t为0.67;当n为3时,r为1.15且t为0.75;以及当n为4时,r为1.09且t为0.8。r和t的值基于n的值来确定。具体地,r和t的值根据以下方程式5确定:
[方程式5]
n=(r^1+...+r^(n-1)+r^n)×t
具体地,当n为2时,确定r和t的值以满足(r^1+r^2)×t=2。r的确定值为1.3,并且t的确定值为0.67。
当n为3时,确定r和t的值以满足(r^1+r^2+r^3)×t=3。r的确定值为1.15,并且t的确定值为0.75。
当n为4时,确定r和t的值以满足(r^1+r^2+r^3+r^4)×t=4。r的确定值为1.09,并且t的确定值为0.8。
可以看出,随着n的值增大,r和t的值接近1。
特别地,当r的值变得小于接近1时,在以上方程式1中,第一显示设备10-1的第n个像素PXn的发光区域组LA_Gn和第二显示设备10-2的第n个像素PXn的发光区域组LA_Gn之间的最小距离相应地变小。也就是说,减小了相邻显示设备之间的联接区域的裕度。因此,希望n等于或小于50,以确保联接区域的足够的裕度。
图15是示出图9的另一实施方式的平面图。
图15示出了这样的示例,其中采用几何序列作为满足防止发光区域组(参考图2的LA_G)之间的距离差异被感知到的条件的关系表达式。
参考图15,在本发明的实施方式中,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln基于以上方程式2确定。以上已经描述了方程式2,并且因此,将省略冗余描述。
在本发明的实施方式中的拼接显示设备中,第(n-2)个最小距离ln-2、第(n-1)个最小距离ln-1和第n个最小距离ln基于以上方程式3设计,使得第一显示设备10-1的第n个像素PXn的发光区域组LA_Gn和第二显示设备10-2的第n个像素PXn的发光区域组LA_Gn之间的最小距离可以增大,并且发光区域组可以布置在行方向上。因此,可以防止发光区域组之间的距离差异被感知到,并且因此可以获得联接区域的足够的裕度。
图16是示出调整与显示设备之间的边界相邻的发光区域组的亮度的示意图。
如以上参考图1至图15所描述的,为了防止设置在相邻显示设备之间的联接区域处的密封构件SL被感知到,基于方程式(方程式1至4)中的任一个设计拼接显示设备TD的像素PX的发光区域组LA_G的布局作为增大可感知到密封构件SL的参考值的方案。
根据图16的实施方式,为了防止设置在相邻显示设备之间的联接区域处的密封构件SL被感知到,可以将布局设计成使得显示设备10-1和10-2中与密封构件SL相邻的发光区域组的亮度L高于参考亮度。
通过这样做,可以防止设置在相邻显示设备10-1和10-2之间的联接区域处的密封构件SL被感知到。
图16的实施方式的其它元件基本上与以上参考图7描述的实施方式的那些元件相同,并且因此,将省略冗余描述。
图17的(A)是示出发光区域组的第二发光区域的布局的实施方式的平面图,并且图17的(B)是图17的(A)的一部分的放大平面图。
结合图2的(A)和图2的(B)参考图17的(A)和图17的(B),描述这样的示例,其中在根据本实施方式的拼接显示设备中,可以改变相邻发光区域组之间具有大的最小距离的发光区域组中的发光区域LA1、LA2和LA3的布局。
更具体地,图17的(A)和图17的(B)分别示出了以现有方案设计的像素PX1、PX2、PXn-1和PXn的发光区域组LA_G1’、LA_G2’、LA_Gn-1’和LA_Gn’。虽然不限于此,其间具有较小最小距离的发光区域组(例如,LA_G1和LA_G2)已经从根据现有方案设计的发光区域组LA_G1’和LA_G2’很少移动,或者从根据现有方案设计的发光区域组LA_G1’和LA_G2’移动小的距离。其间具有较大最小距离的发光区域组(例如,LA_Gn-1和LA_Gn)已经从根据现有方案设计的发光区域组LA_Gn-1’和LA_Gn’移动更多。换句话说,发光区域组LA_Gn-1、LA_Gn之间的非发光区域NLA可以被感知到,因为发光区域组LA_Gn-1、LA_Gn在其间具有较大的距离。
为了防止这种情况,根据本实施方式,发光区域组LA_Gn-1和LA_Gn的第二发光区域LA2可以设置在根据现有方案设计的发光区域组LA_Gn-1’和LA_Gn’的位置中,并且发光区域组(例如,LA_Gn-1和LA_Gn)彼此重叠。绿光通过第二发光区域LA2出射。绿光比蓝光和红光更可能被感知到,并且因此可以抑制发光区域组LA_Gn-1和LA_Gn之间的非发光区域NLA被感知到。
在此结构中,可以保持第二发光区域LA2的间距。
图17的(A)和图17的(B)的实施方式的其它元件与以上参考图7描述的实施方式的那些元件基本上相同,并且因此,将省略冗余描述。
图18是示出采用传感器的示例的平面图。
参考图18,第一显示设备10-1’的像素(参考图1的PX)可以在不同的区域处具有不同的密度。第一显示设备10-1’的像素可以包括具有高密度的像素的高密度像素区域PA_H以及具有比高密度像素区域PA_H的密度低的密度的低密度像素区域PA_L。如图18中所示,高密度像素区域PA_H和低密度像素区域PA_L可以沿第一方向X1和X2以及第二方向Y1和Y2交替地布置,但是本发明不限于此。高密度像素区域PA_H和低密度像素区域PA_L可以以各种方式布置。
拼接显示设备还可以包括设置在第一显示设备10-1’下方的传感器US。传感器US可以设置在显示面板下方。传感器US可以根据需要而包括相机、屏幕指纹(fingerprint ondisplay,“FOD”)、屏幕发声(sound on display,“SOD”)等。相机可以包括面板下相机(under panel camera,“UPC”)。
传感器US可以设置成在厚度方向上与低密度像素区域PA_L重叠。高密度像素区域PA_H中的像素的间距小于低密度像素区域PA_L中的像素的间距。换句话说,低密度像素区域PA_L中的像素的间距大于高密度像素区域PA_H中的像素的间距。
传感器US设置成与具有较大间距的像素的低密度像素区域PA_L重叠,使得可以由传感器US接收更多的光。
当像素的间距较大时,像素的发光区域组之间的间距也较大,并且因此在低密度像素区域PA_L中更可能感知到非发光区域,即,相邻发光区域组之间的空间。
考虑到以上内容,根据本实施方式,通过将以上参考图10描述的发光区域组之间的布局方案应用到低密度像素区域PA_L,可以防止在相邻发光区域组之间感知到非发光区域。
尽管为了说明的目的已经公开了本发明的实施方式,但是本领域的技术人员将理解,在不背离如所附权利要求中公开的本发明的范围和精神的情况下,可进行各种修改、添加和替换。
Claims (21)
1.显示设备,包括:
显示区域,包括在第一方向和与所述第一方向相交的第二方向上布置的多个像素,所述多个像素中的每个包括发光区域组和与所述发光区域组相邻设置的非发光区域;以及
非显示区域,围绕所述显示区域,
其中,所述发光区域组中沿所述第一方向或所述第二方向连续布置的相邻发光区域组之间的最小距离反复地增大和减小。
2.根据权利要求1所述的显示设备,其中,所述显示设备的所述多个像素包括:
第(n-2)个像素、在所述第一方向上与所述第(n-2)个像素的一侧相邻的第(n-1)个像素以及在所述第一方向上与所述第(n-1)个像素的一侧相邻的第n个像素,
其中,所述显示设备的所述第(n-1)个像素的所述发光区域组和所述显示设备的所述第n个像素的所述发光区域组之间的最小距离大于所述显示设备的所述第(n-2)个像素的所述发光区域组与所述显示设备的所述第(n-1)个像素的所述发光区域组之间的最小距离,其中n等于或大于3。
3.根据权利要求2所述的显示设备,其中,所述显示设备的所述第(n-2)个像素、所述第(n-1)个像素和所述第n个像素的所述发光区域组之间的最小距离lk基于以下方程式:
lk=(b-a)×t×r^k
其中,r表示大于1且小于2的有理数,t表示大于0且小于1的有理数,k表示相邻发光区域组中在所述第一方向上设置在相对侧上的像素的编号,b表示每个像素在所述第一方向上的宽度,并且a表示每个发光区域组在所述第一方向上的宽度。
4.根据权利要求2所述的显示设备,其中,所述显示设备的所述第(n-2)个像素、所述第(n-1)个像素和所述第n个像素的所述发光区域组之间的最小距离lk基于以下方程式:
lk=(b-a)-t+r×(k-1)
其中,r表示大于0的有理数,t表示大于0且小于0.5的有理数,k表示相邻发光区域组中在所述第一方向上设置在相对侧上的像素的编号,b表示每个像素在所述第一方向上的宽度,并且a表示每个发光区域组在所述第一方向上的宽度。
5.根据权利要求2所述的显示设备,其中,所述显示设备的所述第(n-2)个像素、所述第(n-1)个像素和所述第n个像素的所述发光区域组之间的最小距离lk基于以下方程式:
lk=(b-a)-t+(b-a)×e^(k×r)
其中,r表示大于1且小于2的有理数,t表示大于0且小于0.5的有理数,k表示相邻发光区域组中在所述第一方向上设置在相对侧上的像素的编号,b表示每个像素在所述第一方向上的宽度,并且a表示每个发光区域组在所述第一方向上的宽度。
6.根据权利要求2所述的显示设备,其中,所述显示设备的所述第(n-2)个像素、所述第(n-1)个像素和所述第n个像素的所述发光区域组之间的最小距离lk基于以下方程式:
lk=(b-a)-t+(b-a)×ln(k×r)
其中,r表示大于1且小于2的有理数,t表示大于0且小于1的有理数,k表示相邻发光区域组中在所述第一方向上设置在相对侧上的像素的编号,b表示每个像素在所述第一方向上的宽度,并且a表示每个发光区域组在所述第一方向上的宽度。
7.根据权利要求1所述的显示设备,还包括:
高密度像素区域,具有所述多个像素中的第一密度的像素;以及
低密度像素区域,具有所述多个像素中的第二密度的像素,所述第二密度小于所述高密度像素区域的所述第一密度,
其中,所述显示设备还包括设置在所述显示设备的显示面板下方的传感器,以及
其中,所述传感器在与所述第一方向和所述第二方向垂直的第三方向上与所述低密度像素区域重叠。
8.根据权利要求7所述的显示设备,其中,设置在与所述传感器重叠的所述低密度像素区域中的所述像素的所述发光区域组之间的最小距离反复地增大和减小。
9.根据权利要求8所述的显示设备,其中,所述传感器包括面板下相机、屏幕指纹或屏幕发声。
10.根据权利要求1所述的显示设备,其中,所述发光区域组中的每个包括发射红光的第一发光区域、发射绿光的第二发光区域、发射蓝光的第三发光区域以及设置在所述第一发光区域、所述第二发光区域和所述第三发光区域中的相邻发光区域之间的光阻挡区域。
11.根据权利要求10所述的显示设备,保持所述多个像素中的相邻像素的所述第二发光区域的间距以提高可见度。
12.根据权利要求10所述的显示设备,其中,所述第一发光区域、所述第二发光区域和所述第三发光区域中的每个包括无机发光元件。
13.根据权利要求10所述的显示设备,其中,所述发光区域组包括晶体管区域,所述晶体管区域中设置有连接到所述多个像素的晶体管,以及
其中,保持所述多个像素的所述晶体管区域之间的最小距离。
14.拼接显示设备,包括:
第一显示设备;
第二显示设备,设置在所述第一显示设备的一侧上;以及
密封构件,设置在所述第一显示设备和所述第二显示设备之间,并且将所述第一显示设备与所述第二显示设备联接,所述第一显示设备和所述第二显示设备中的每个包括:
显示区域,包括在第一方向和与所述第一方向相交的第二方向上布置的多个像素,所述多个像素中的每个包括发光区域组和与所述发光区域组相邻设置的非发光区域;以及
非显示区域,围绕所述显示区域,
其中,所述发光区域组中在所述第一方向或所述第二方向上连续布置的相邻发光区域组之间的最小距离反复地增大和减小。
15.根据权利要求14所述的拼接显示设备,其中,所述第一显示设备和所述第二显示设备的沿所述第一方向连续布置的所述发光区域组之间的最小距离反复地增大和减小。
16.根据权利要求15所述的拼接显示设备,其中,所述第一显示设备的所述多个像素包括第(n-2)个像素、在所述第一方向上与所述第(n-2)个像素的一侧相邻的第(n-1)个像素以及在所述第一方向上与所述第(n-1)个像素的一侧相邻的第n个像素,
其中,所述第二显示设备的所述多个像素包括在所述第一方向上与所述第一显示设备的所述第n个像素的一侧相邻的第n个像素,以及
其中,所述第一显示设备的所述第n个像素的所述发光区域组和所述第二显示设备的所述第n个像素的所述发光区域组之间的最小距离大于所述第一显示设备的所述第(n-2)个像素的所述发光区域组和所述第一显示设备的所述第(n-1)个像素的所述发光区域组之间的最小距离以及所述第一显示设备的所述第(n-1)个像素的所述发光区域组和所述第一显示设备的所述第n个像素的所述发光区域组之间的最小距离,其中n等于或大于3。
17.根据权利要求16所述的拼接显示设备,其中,所述第一显示设备的所述第n个像素与所述第二显示设备的所述第n个像素间隔开,且所述密封构件在所述第一显示设备的所述第n个像素和所述第二显示设备的所述第n个像素之间。
18.根据权利要求17所述的拼接显示设备,其中,所述第一显示设备的所述第(n-2)个像素、所述第(n-1)个像素和所述第n个像素的所述发光区域组中的相邻发光区域组之间的所述最小距离与所述第一显示设备的所述第n个像素的所述发光区域组和所述第二显示设备的所述第n个像素的所述发光区域组之间的所述最小距离具有几何序列、算术序列、指数函数或对数函数的关系。
19.根据权利要求18所述的拼接显示设备,其中,所述第一显示设备的所述第(n-2)个像素、所述第(n-1)个像素和所述第n个像素的布局相对于所述密封构件与所述第二显示设备的第(n-2)个像素、第(n-1)个像素和所述第n个像素的布局对称。
20.根据权利要求16所述的拼接显示设备,其中,随着所述第一显示设备和所述第二显示设备的沿所述第一方向连续布置的所述发光区域组之间的所述最小距离反复地增大和减小,可获得所述第一显示设备的所述第n个像素的所述发光区域组和所述第二显示设备的所述第n个像素的所述发光区域组之间的裕度。
21.根据权利要求14所述的拼接显示设备,还包括:
第三显示设备,设置在所述第一显示设备的相对侧上;以及
第四显示设备,设置在所述第二显示设备的相对侧上,所述第三显示设备和所述第四显示设备中的每个包括:
显示区域,包括在所述第一方向和所述第二方向上布置的多个像素,所述多个像素中的每个包括发光区域组和与所述发光区域组相邻设置的非发光区域;以及
非显示区域,围绕所述显示区域,
其中,所述密封构件还设置在所述第一显示设备和所述第三显示设备之间、所述第二显示设备和所述第四显示设备之间以及所述第三显示设备和所述第四显示设备之间,
其中,所述第三显示设备和所述第四显示设备的所述发光区域组中沿所述第一方向或所述第二方向连续布置的相邻发光区域组之间的最小距离反复地增大和减小,
其中,所述第一显示设备的所述发光区域组的布局和所述第四显示设备的所述发光区域组的布局彼此对称,以及
其中,所述第二显示设备的所述发光区域组的布局与所述第三显示设备的所述发光区域组的布局彼此对称。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210019822A KR20220117363A (ko) | 2021-02-15 | 2021-02-15 | 표시 장치 |
KR10-2021-0019822 | 2021-02-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114944410A true CN114944410A (zh) | 2022-08-26 |
Family
ID=82801581
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210137087.1A Pending CN114944410A (zh) | 2021-02-15 | 2022-02-15 | 显示设备及包括多个显示设备的拼接显示设备 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220262781A1 (zh) |
KR (1) | KR20220117363A (zh) |
CN (1) | CN114944410A (zh) |
-
2021
- 2021-02-15 KR KR1020210019822A patent/KR20220117363A/ko active Search and Examination
-
2022
- 2022-02-14 US US17/670,804 patent/US20220262781A1/en active Pending
- 2022-02-15 CN CN202210137087.1A patent/CN114944410A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220262781A1 (en) | 2022-08-18 |
KR20220117363A (ko) | 2022-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11659750B2 (en) | Tiled display | |
US20220293670A1 (en) | Display device, method of manufacturing the same, and tiled display device including the same | |
CN114068644A (zh) | 拼接显示器 | |
KR20220037042A (ko) | 표시 장치 | |
US11837589B2 (en) | Tiled display device | |
US20220223573A1 (en) | Tiled display | |
US20220208949A1 (en) | Display device and tiled display device including the same | |
CN114944410A (zh) | 显示设备及包括多个显示设备的拼接显示设备 | |
CN219610468U (zh) | 显示装置及拼接显示装置 | |
US12087184B2 (en) | Display device | |
CN219658710U (zh) | 显示装置 | |
US20220115495A1 (en) | Tiled display | |
CN219658711U (zh) | 显示设备 | |
US20230189560A1 (en) | Display device and method of manufacturing the same | |
US20230275114A1 (en) | Display device and tiled display device including the same | |
US20230275196A1 (en) | Display device | |
US20230369345A1 (en) | Display device | |
US20230274691A1 (en) | Display device, method of manufacturing the display device, and tiled display device including the display device | |
US20220293636A1 (en) | Display device and tiled display device including the same | |
CN115643776A (zh) | 显示设备及包括其的拼接显示器 | |
KR20230168227A (ko) | 표시 장치 | |
KR20220036444A (ko) | 타일링 표시 장치 | |
KR20230142008A (ko) | 표시 장치 | |
KR20220060074A (ko) | 표시 장치 및 이의 제조 방법 | |
CN114695421A (zh) | 显示装置和拼接式显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |