KR20220117363A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220117363A
KR20220117363A KR1020210019822A KR20210019822A KR20220117363A KR 20220117363 A KR20220117363 A KR 20220117363A KR 1020210019822 A KR1020210019822 A KR 1020210019822A KR 20210019822 A KR20210019822 A KR 20210019822A KR 20220117363 A KR20220117363 A KR 20220117363A
Authority
KR
South Korea
Prior art keywords
display device
pixel
light emitting
area
light
Prior art date
Application number
KR1020210019822A
Other languages
English (en)
Inventor
이재빈
안이준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210019822A priority Critical patent/KR20220117363A/ko
Priority to US17/670,804 priority patent/US20220262781A1/en
Priority to CN202210137087.1A priority patent/CN114944410A/zh
Publication of KR20220117363A publication Critical patent/KR20220117363A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/3293—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/3225—
    • H01L27/3246—
    • H01L27/326—
    • H01L27/3267—
    • H01L51/0024—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/128—Active-matrix OLED [AMOLED] displays comprising two independent displays, e.g. for emitting information from two major sides of the display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치는 행 방향 및 상기 행 방향과 교차하는 열 방향을 따라 배열된 복수의 화소들로서, 각각 발광 영역 그룹, 및 상기 발광 영역 그룹의 주변에 위치한 비발광 영역을 포함하는 상기 복수의 화소들을 포함하는 표시 영역; 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 행 방향 또는 상기 열 방향을 따라 연속적으로 배열된 상기 발광 영역 그룹들 간 최소 이격 거리는 증가와 감소가 반복된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 장치를 대형 크기로 제조하는 경우, 화소 개수의 증가로 인하여 발광 소자의 불량률이 증가할 수 있고, 생산성 또는 신뢰성이 저하될 수 있다. 이를 해결하기 위해, 타일형 표시 장치는 상대적으로 작은 크기를 갖는 복수의 표시 장치를 연결하여 대형 크기의 화면을 구현할 수 있다. 타일형 표시 장치는 서로 인접한 복수의 표시 장치 각각의 비표시 영역 또는 베젤 영역으로 인하여, 복수의 표시 장치 사이의 심(Seam)이라는 경계 부분을 포함할 수 있다. 복수의 표시 장치 사이의 경계 부분은 전체 화면에 하나의 영상을 표시할 경우 전체 화면에 단절감을 주게 되어 영상의 몰입도를 저하시킨다.
본 발명이 해결하고자 하는 과제는 복수의 표시 장치 사이의 경계 부분 이 인지되는 것을 방지함으로써, 복수의 표시 장치 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 행 방향 및 상기 행 방향과 교차하는 열 방향을 따라 배열된 복수의 화소들로서, 각각 발광 영역 그룹, 및 상기 발광 영역 그룹의 주변에 위치한 비발광 영역을 포함하는 상기 복수의 화소들을 포함하는 표시 영역; 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 행 방향 또는 상기 열 방향을 따라 연속적으로 배열된 상기 발광 영역 그룹들 간 최소 이격 거리는 증가와 감소가 반복된다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 제1 표시 장치; 상기 제1 표시 장치의 일측에 위치한 제2 표시 장치; 및 상기 제1 표시 장치와 상기 제2 표시 장치의 사이에 위치하고, 상기 제1 표시 장치와 상기 제2 표시 장치를 접합하는 실링 부재를 포함하고, 상기 제1 표시 장치 및 상기 제2 표시 장치 각각은, 행 방향 및 상기 행 방향과 교차하는 열 방향을 따라 배열된 복수의 화소들로서, 각각 발광 영역 그룹, 및 상기 발광 영역 그룹의 주변에 위치한 비발광 영역을 포함하는 상기 복수의 화소들을 포함하는 표시 영역, 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하고, 상기 행 방향 또는 상기 열 방향을 따라 연속적으로 배열된 상기 발광 영역 그룹들 간 최소 이격 거리는 증가와 감소가 반복된다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 타일형 표시 장치에 의하면, 복수의 표시 장치 사이의 비표시 영역 또는 경계 부분이 인지되는 것을 방지함으로써, 복수의 표시 장치 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 타일형 표시 장치의 각 표시 장치 간 부착부의 주변을 확대한 평면도이다.
도 3은 도 2의 확대도의 I-I' 선을 따라 자른 단면도이다.
도 4는 일 실시예에 따른 표시 장치의 화소를 나타내는 평면도이다.
도 5는 도 4의 II-II 선'을 따라 자른 단면도이다.
도 6은 일 실시예에 따른 발광 소자를 나타내는 도면이다.
도 7은 도 1의 A 영역을 확대한 평면도이다.
도 8은 일 실시예에 따른 화소들의 발광 영역들과 트랜지스터 영역들 간의 배치를 보여주는 개략적인 도면이다.
도 9는 도 7의 일 예시를 보여주는 평면도이다.
도 10는 도 1의 B 영역을 확대한 평면도이다.
도 11은 도 10의 일 예시를 보여주는 평면도이다.
도 12는 도 10의 다른 예시를 보여주는 평면도이다.
도 13은 도 10의 또 다른 예시를 보여주는 평면도이다.
도 14는 도 11 내지 도 13의 화소 개수에 따른 인접한 발광 영역 그룹들 간 이격 거리 식의 계수를 보여주는 표이다.
도 15는 도 9의 다른 예시를 보여주는 평면도이다.
도 16은 표시 장치 간 경계부에 인접한 발광 영역 그룹의 휘도를 조절하는 것을 나타낸 모식도이다.
도 17은 발광 영역 그룹의 제2 발광 영역의 배치를 보여주는 예시적인 평면도이다.
도 18은 센서가 적용된 경우의 예시적인 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 타일형 표시 장치(TD)는 직사각형 평면 형상을 가질 수 있다. 다만, 이에 제한되지 않고 타일형 표시 장치(TD)의 평면 형상은 정사각형, 원형, 타원형, 또는 기타 다각형을 가질 수도 있다. 이하에서, 타일형 표시 장치(TD)의 평면 형상으로 직사각형이 적용된 경우를 중심으로 설명한다. 직사각형 평면 형상을 갖는 타일형 표시 장치(TD)는 제1 방향(X1, X2)을 따라 연장된 장변들, 및 제2 방향(Y1, Y2)을 따라 연장된 단변들을 포함할 수 있다. 타일형 표시 장치(TD)의 장변과 단변이 만나는 모서리는 도 1에 예시된 바와 같이 각질 수 있으나, 이에 제한되지 않고 둥글 수 있다.
타일형 표시 장치(TD)는 복수의 표시 장치들이 격자형으로 배열되고 인접한 각 표시 장치들이 부착부에서 결합된 대형 표시 장치일 수 있다. 즉, 타일형 표시 장치(TD)는 복수의 표시 장치를 포함할 수 있다. 복수의 표시 장치는 제1 방향(X1, X2) 또는 제2 방향(Y1, Y2)으로 연결될 수 있고, 타일형 표시 장치(TD)는 특정 형상을 가질 수 있다. 예를 들어, 복수의 표시 장치 각각은 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 복수의 표시 장치는 서로 다른 크기를 가질 수 있다. 예를 들어, 복수의 표시 장치 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 일부의 표시 장치는 타일형 표시 장치(TD)의 가장자리에 배치되어, 타일형 표시 장치(TD)의 일변을 이룰 수 있다. 일부의 표시 장치는 타일형 표시 장치(TD)의 모서리에 배치될 수 있고, 타일형 표시 장치(TD)의 인접한 두 개의 변을 형성할 수 있다. 다른 일부의 표시 장치는 타일형 표시 장치(TD)의 내부에 배치될 수 있고, 다른 표시 장치들에 의해 둘러싸일 수 있다.
이하에서는 설명의 편의를 위해 타일형 표시 장치(TD)는 4개의 표시 장치를 포함하는 것으로 예시하고, 구체적으로 제1 표시 장치(10-1), 제1 표시 장치(10-1)의 제1 방향 일측(X1)에 위치한 제2 표시 장치(10-2), 제1 표시 장치(10-1)의 제2 방향 일측(Y1)에 위치한 제3 표시 장치(10-3), 및 제3 표시 장치(10-3)의 제1 방향 일측(X1)에 위치한 제4 표시 장치(10-4)를 포함할 수 있다.
이하에서, 제1 표시 장치(10-1)를 설명하면서 각 표시 장치(10-1, 10-2, 10-3, 10-4)가 특별히 구분될 필요가 없는 경우에는 다른 표시 장치(10-2, 10-3. 10-4)에 대한 자세한 설명은 생략한다. 그러나, 제1 표시 장치(10-1)와 구분될 필요성이 있는 경우에는 다른 표시 장치(10-2, 10-3, 10-4)들에 대해 설명하기로 한다.
제1 표시 장치(10-1)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소(PX)를 포함하여 영상을 표시할 수 있다. 복수의 화소(PX)들은 매트릭스 방식으로 배열될 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있고, 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 평면상 표시 영역(DA)을 완전히 둘러쌀 수 있다.
복수의 표시 장치(10-1~10-4)는 연결 부재를 통해 서로 연결된다. 상기 연결 부재는 실링 부재(SL)를 포함할 수 있지만, 이에 제한되는 것은 아니다. 제1 내지 제4 표시 장치(10-1~10-4)를 포함하는 타일형 표시 장치(TD)에서, 실링 부재(SL)는 평면상 각 표시 장치(10-1~10-4)의 경계에 위치한다. 예를 들어, 실링 부재(SL)는 제1 표시 장치(10-1)의 비표시 영역(NDA)과 제2 표시 장치(10-2)의 비표시 영역(NDA) 사이에 배치되어 제1 표시 장치(10-1)와 제2 표시 장치(10-2)를 결합하고, 제1 표시 장치(10-1)의 비표시 영역(NDA)과 제3 표시 장치(10-3)의 비표시 영역(NDA) 사이에 배치되어 제1 표시 장치(10-1)와 제3 표시 장치(10-3)를 결합하고, 제3 표시 장치(10-3)의 비표시 영역(NDA)과 제4 표시 장치(10-4)의 비표시 영역(NDA) 사이에 배치되어 제3 표시 장치(10-3)와 제4 표시 장치(10-4)를 결합하고, 제4 표시 장치(10-4)의 비표시 영역(NDA)과 제2 표시 장치(10-2)의 비표시 영역(NDA) 사이에 배치되어 제4 표시 장치(10-4)와 제2 표시 장치(10-2)를 결합할 수 있다.
실링 부재(SL)는 연속적으로 배치될 수 있다. 즉, 실링 부재(SL)는 제1 방향(X1, X2) 및 제2 방향(Y1, Y2)을 따라 연장되고 제1 방향(X1, X2) 및 제2 방향(Y1, Y2)을 따라 각각 연장된 부분들은 교차할 수 있다.
도 2는 도 1의 타일형 표시 장치의 각 표시 장치 간 부착부의 주변을 확대한 평면도이다.
도 2를 참조하면, 표시 장치(10-1~10-4)의 화소(PX)는 복수의 화소 각각은 화소 정의막에 의해 정의되는 발광 영역(LA1, LA2, LA3)을 포함할 수 있고, 발광 영역(LA1, LA2, LA3)을 통해 소정의 피크 파장을 갖는 광을 방출할 수 있다. 예를 들어, 표시 장치의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치의 발광 소자에서 생성된 광이 표시 장치의 외부로 방출되는 영역일 수 있다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 소정의 피크 파장을 갖는 광을 표시 장치의 외부로 방출할 수 있다. 제1 발광 영역(LA1)은 제1 색의 광을 방출할 수 있고, 제2 발광 영역(LA2)은 제2 색의 광을 방출할 수 있으며, 제3 발광 영역(LA3)은 제3 색의 광을 방출할 수 있다. 예를 들어, 제1 색의 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있고, 제2 색의 광은 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색의 광은 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광일 수 있으나, 이에 한정되지 않는다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 표시 영역(DA)의 제1 방향(X1, X2)을 따라 순차적으로 반복 배치될 수 있다. 예를 들어, 제1 발광 영역(LA1)의 제1 방향(X1, X2)의 폭은 제2 발광 영역(LA2)의 제1 방향의 폭보다 넓을 수 있고, 제2 발광 영역(LA2)의 제1 방향(X1, X2)의 폭은 제3 발광 영역(LA3)의 제1 방향(X1, X2)의 폭보다 넓을 수 있다. 다른 예를 들어, 제1 발광 영역(LA1)의 제1 방향(X1, X2)의 폭, 제2 발광 영역(LA2)의 제1 방향(X1, X2)의 폭, 및 제3 발광 영역(LA3)의 제1 방향(X1, X2)의 폭은 실질적으로 동일할 수 있다.
예를 들어, 제1 발광 영역(LA1)의 면적은 제2 발광 영역(LA2)의 면적보다 클 수 있고, 제2 발광 영역(LA2)의 면적은 제3 발광 영역(LA3)의 면적보다 클 수 있다. 다른 예를 들어, 제1 발광 영역(LA1)의 면적, 제2 발광 영역(LA2)의 면적, 및 제3 발광 영역(LA3)의 면적은 실질적으로 동일할 수 있다.
표시 장치의 표시 영역(DA)은 인접한 발광 영역(LA1, LA2, LA3)의 사이에 위치하는 발광 영역 간 차광 영역(BA)을 포함할 수 있다. 예를 들어, 발광 영역 간 차광 영역(BA)은 제1 발광 영역(LA1)과 제2 발광 영역(LA2) 사이와 제2 발광 영역(LA2)과 제3 발광 영역(LA3) 사이에 배치될 수 있다.
발광 영역(LA1, LA2, LA3) 및 인접한 발광 영역(LA1, LA2, LA3)의 사이에 위치하는 발광 영역 간 차광 영역(BA)은 발광 영역 그룹(LA_G)을 이룰 수 있다. 화소(PX)는 발광 영역 그룹(LA_G)을 둘러싸는 비발광 영역(NLA)을 포함할 수 있다. 발광 영역 그룹(LA_G)은 발광 영역(LA1, LA2, LA3) 및 인접한 발광 영역(LA1, LA2, LA3)의 사이에 위치하는 발광 영역 간 차광 영역(BA)의 외측 프로파일에 의해 비발광 영역(NLA)과 구분될 수 있다.
한편, 제1 표시 장치(10-1)의 발광 영역 그룹(LA_G)들의 배열과 제4 표시 장치(10-4)의 발광 영역 그룹(LA_G)들의 배열은 대칭 관계를 갖고, 제2 표시 장치(10-2)의 발광 영역 그룹(LA_G)들의 배열과 제3 표시 장치(10-3)의 발광 영역 그룹(LA_G)들의 배열은 대칭 관계를 가질 수 있다.
발광 영역 그룹(LA_G)의 배치를 설명하기에 앞서, 먼저 발광 영역 그룹(LA_G)의 단면 구조에 대해 설명한다.
도 3은 도 2의 확대도의 I-I' 선을 따라 자른 단면도이다.
도 3을 참조하면, 표시 장치의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치의 발광 소자에서 생성된 광이 표시 장치의 외부로 방출되는 영역일 수 있다.
표시 장치는 기판(100), 버퍼층(BF), 박막 트랜지스터층(TFTL), 및 발광 소자층(EML)을 포함할 수 있다.
기판(100)은 베이스 기판 또는 베이스 부재일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 기판(100)은 리지드(Rigid) 기판일 수 있다.
버퍼층(BF)은 기판(100) 상에 배치될 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기막으로 이루어질 수 있다.
박막 트랜지스터층(TFTL)은 박막 트랜지스터(TFT), 게이트 절연막(GI), 층간 절연막(ILD), 제1 보호층(PAS1), 및 제1 평탄화층(OC1)을 포함할 수 있다.
박막 트랜지스터(TFT)는 버퍼층(BF) 상에 배치될 수 있고, 복수의 화소 각각의 화소 회로를 구성할 수 있다. 박막 트랜지스터(TFT)는 후술할 반도체층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다. 나아가, 반도체층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 박막 트랜지스터(TFT)가 배치된 영역을 도 3에 도시된 바와 같이, 박막 트랜지스터 영역(TFTA)이라 지칭하기로 한다.
반도체층(ACT)은 버퍼층(BF) 상에 마련될 수 있다. 반도체층(ACT)은 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)과 중첩될 수 있다. 반도체층(ACT)은 소스 전극(SE) 및 드레인 전극(DE)과 직접 접촉될 수 있고, 게이트 절연막(GI)을 사이에 두고 게이트 전극(GE)과 마주할 수 있다.
게이트 전극(GE)은 게이트 절연막(GI)의 상부에 배치될 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 반도체층(ACT)과 중첩될 수 있다.
소스 전극(SE) 및 드레인 전극(DE)은 층간 절연막(ILD) 상에서 서로 이격되어 배치될 수 있다. 소스 전극(SE)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 반도체층(ACT)의 일단과 접촉될 수 있다. 드레인 전극(DE)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 반도체층(ACT)의 타단과 접촉될 수 있다. 드레인 전극(DE)은 제1 보호층(PAS1) 및 제1 평탄화층(OC1)에 마련된 컨택홀을 통해 발광 부재(EL)의 제1 전극(AE)과 접속될 수 있다.
위에서 설명한, 박막 트랜지스터 영역(TFTA)은 대체로 차광 영역(BA)과 두께 방향에서 중첩 배치될 수 있다.
게이트 절연막(GI)은 반도체층(ACT)의 상부에 마련될 수 있다. 예를 들어, 게이트 절연막(GI)은 반도체층(ACT) 및 버퍼층(BF)의 상부에 배치될 수 있고, 반도체층(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연막(GI)은 소스 전극(SE)이 관통하는 컨택홀 및 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다.
층간 절연막(ILD)은 게이트 전극(GE)의 상부에 배치될 수 있다. 예를 들어, 층간 절연막(ILD)은 소스 전극(SE)이 관통하는 컨택홀 및 드레인 전극(DE)이 관통하는 컨택홀을 포함할 수 있다.
제1 보호층(PAS1)은 박막 트랜지스터(TFT)의 상부에 마련되어, 박막 트랜지스터(TFT)를 보호할 수 있다. 예를 들어, 제1 보호층(PAS1)은 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다.
제1 평탄화층(OC1)은 제1 보호층(PAS1)의 상부에 마련되어, 박막 트랜지스터(TFT)의 상단을 평탄화시킬 수 있다. 예를 들어, 제1 평탄화층(OC1)은 발광 부재(EL)의 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다.
발광 소자층(EML)은 발광 부재(EL), 제1 뱅크(BNK1), 제2 뱅크(BNK2), 및 제2 보호층(PAS2)을 포함할 수 있다.
발광 부재(EL)는 박막 트랜지스터(TFT) 상에 마련될 수 있다. 발광 부재(EL)는 제1 전극(AE), 제2 전극(CE), 및 발광 소자(ED)를 포함할 수 있다.
제1 전극(AE)은 제1 평탄화층(OC1)의 상부에 마련될 수 있다. 예를 들어, 제1 전극(AE)은 제1 평탄화층(OC1) 상에 배치된 제1 뱅크(BNK1) 상에 배치되어 제1 뱅크(BNK1)를 덮을 수 있다. 제1 전극(AE)은 제2 뱅크(BNK2)에 의해 정의되는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 중 하나의 발광 영역과 중첩되게 배치될 수 있다. 그리고, 제1 전극(AE)은 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속될 수 있다.
제2 전극(CE)은 제1 평탄화층(OC1)의 상부에 마련될 수 있다. 예를 들어, 제2 전극(CE)은 제1 평탄화층(OC1) 상에 배치된 제1 뱅크(BNK1) 상에 배치되어 제1 뱅크(BNK1)를 덮을 수 있다. 제2 전극(CE)은 제2 뱅크(BNK2)에 의해 정의되는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 중 하나의 발광 영역과 중첩되게 배치될 수 있다. 예를 들어, 제2 전극(CE)은 전체 화소에 공급되는 공통 전압을 수신할 수 있다.
제1 절연층(IL1)은 서로 인접한 제1 전극(AE)의 일부와 제2 전극(CE)의 일부를 덮을 수 있고, 제1 전극(AE)과 제2 전극(CE)을 절연시킬 수 있다.
발광 소자(ED)는 제1 평탄화층(OC1)의 상부에서 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)는 제1 절연층(IL1) 상에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다. 예를 들어, 복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색의 광을 방출할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에서 방출되는 광은 동일 색을 가질 수 있다. 예를 들어, 복수의 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있다.
제2 뱅크(BNK2)는 제1 평탄화층(OC1) 상에 배치되어 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 정의할 수 있다. 예를 들어, 제2 뱅크(BNK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각을 둘러쌀 수 있으나, 이에 한정되지 않는다. 제2 뱅크(BNK2)는 차광 영역(BA)에 배치될 수 있다.
제2 보호층(PAS2)은 복수의 발광 부재(EL) 및 제2 뱅크(BNK2) 상에 배치될 수 있다. 제2 보호층(PAS2)은 복수의 발광 부재(EL)를 덮을 수 있고, 복수의 발광 부재(EL)를 보호할 수 있다.
표시 장치는 제2 평탄화층(OC2), 제1 캡핑층(CAP1), 제1 차광 부재(BK1), 제1 파장 변환부(WLC1), 제2 파장 변환부(WLC2), 광 투과부(LTU), 제2 캡핑층(CAP2), 제3 평탄화층(OC3), 제2 차광 부재(BK2), 제1 내지 제3 컬러 필터(CF1, CF2, CF3), 제3 보호층(PAS3), 및 봉지층(ENC)을 더 포함할 수 있다.
제2 평탄화층(OC2)은 발광 소자층(EML)의 상부에 마련되어, 발광 소자층(EML)의 상단을 평탄화시킬 수 있다. 제2 평탄화층(OC2)은 유기 물질을 포함할 수 있다.
제1 캡핑층(CAP1)은 제2 평탄화층(OC2) 상에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 하면을 밀봉할 수 있다. 제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다.
제1 차광 부재(BK1)는 제1 캡핑층(CAP1) 상의 차광 영역(BA)에 배치될 수 있다. 제1 차광 부재(BK1)는 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다.
제1 차광 부재(BK1)는 유기 차광 물질과 발액 성분을 포함할 수 있다.
제1 차광 부재(BK1)는 발액 성분을 포함함으로써, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 대응되는 발광 영역(LA)으로 분리시킬 수 있다.
제1 파장 변환부(WLC1)는 제1 캡핑층(CAP1) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 파장 변환부(WLC1)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다.
제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 시프터(WLS1)는 표시 장치에서 제공된 청색 광을 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
제1 파장 시프터(WLS1)가 방출하는 광은 45nm 이하, 또는 40nm 이하, 또는 30nm 이하의 발광 파장 스펙트럼 반치폭(Full Width of Half Maximum, FWHM)을 가질 수 있고, 표시 장치가 표시하는 색의 색 순도와 색 재현성을 더욱 개선할 수 있다.
발광 소자층(EML)에서 제공된 청색 광의 일부는 제1 파장 시프터(WLS1)에 의해 적색 광으로 변환되지 않고 제1 파장 변환부(WLC1)를 투과할 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 그리고, 표시 장치에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환된 적색 광은 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다. 따라서, 제1 발광 영역(LA1)은 적색 광을 방출할 수 있다.
제2 파장 변환부(WLC2)는 제1 캡핑층(CAP1) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 파장 변환부(WLC2)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다.
제2 파장 시프터(WLS2)는 입사광의 피크 파장을 제1 파장 시프터(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 시프터(WLS2)는 표시 장치에서 제공된 청색 광을 510nm 내지 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 제2 파장 시프터(WLS2)는 제1 파장 시프터(WLS1)에서 예시된 물질과 동일 취지의 물질을 포함할 수 있다.
광 투과부(LTU)는 제1 캡핑층(CAP1) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 광 투과부(LTU)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 광 투과부(LTU)는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 광 투과부(LTU)는 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다.
제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)는 제2 평탄화층(OC2) 및 제1 캡핑층(CAP1)을 통해 발광 소자층(EML) 상에 배치됨으로써, 표시 장치는 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 위한 별도의 기판을 필요로 하지 않을 수 있다.
제2 캡핑층(CAP2)은 제1 및 제2 파장 변환부(WLC1, WLC2), 광 투과부(LTU), 및 제1 차광 부재(BK1)를 덮을 수 있다.
제3 평탄화층(OC3)은 제2 캡핑층(CAP2)의 상부에 배치되어, 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 상단을 평탄화시킬 수 있다. 제3 평탄화층(OC3)은 유기 물질을 포함할 수 있다.
제2 차광 부재(BK2)는 제3 평탄화층(OC3) 상의 차광 영역(BA)에 배치될 수 있다. 제2 차광 부재(BK2)는 제1 차광 부재(BK1) 또는 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 제2 차광 부재(BK2)는 광의 투과를 차단할 수 있다.
제1 컬러 필터(CF1)는 제3 평탄화층(OC3) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 컬러 필터(CF1)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제1 컬러 필터(CF1)는 제1 파장 변환부(WLC1)와 두께 방향으로 중첩될 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다.
제2 컬러 필터(CF2)는 제3 평탄화층(OC3) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 컬러 필터(CF2)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제2 컬러 필터(CF2)는 제2 파장 변환부(WLC2)와 두께 방향으로 중첩될 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다.
제3 컬러 필터(CF3)는 제3 평탄화층(OC3) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 제3 컬러 필터(CF3)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제3 컬러 필터(CF3)는 광 투과부(LTU)와 두께 방향으로 중첩될 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
제3 보호층(PAS3)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 덮을 수 있다. 제3 보호층(PAS3)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 보호할 수 있다.
봉지층(ENC)은 제3 보호층(PAS3) 상에 배치될 수 있다. 예를 들어, 봉지층(ENC)은 적어도 하나의 무기막을 포함하여, 산소 또는 수분이 침투되는 것을 방지할 수 있다. 또한, 봉지층(ENC)은 적어도 하나의 유기막을 포함하여, 표시 장치를 먼지와 같은 이물질로부터 보호할 수 있다.
도 4는 일 실시예에 따른 표시 장치의 화소를 나타내는 평면도이다.
도 4를 참조하면, 복수의 화소 각각은 제1 내지 제3 서브 화소를 포함할 수 있다. 제1 내지 제3 서브 화소 각각은 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 대응될 수 있다. 제1 내지 제3 서브 화소 각각의 발광 소자(ED)는 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 통해 광을 방출할 수 있다.
제1 내지 제3 서브 화소 각각은 동일 색의 광을 방출할 수 있다. 예를 들어, 제1 내지 제3 서브 화소 각각은 동일 종류의 발광 소자(ED)를 포함할 수 있고, 제3 색의 광 또는 청색 광을 방출할 수 있다. 다른 예를 들어, 제1 서브 화소는 제1 색의 광 또는 적색 광을 방출할 수 있고, 제2 서브 화소는 제2 색의 광 또는 녹색 광을 방출할 수 있으며, 제3 서브 화소는 제3 색의 광 또는 청색 광을 방출할 수 있다.
제1 내지 제3 서브 화소 각각은 제1 및 제2 전극(AE, CE), 발광 소자(ED), 복수의 접촉 전극(CTE), 및 복수의 제2 뱅크(BNK2)를 포함할 수 있다.
제1 및 제2 전극(AE, CE)은 발광 소자(ED)와 전기적으로 연결되어 소정의 전압을 인가받을 수 있고, 발광 소자(ED)는 특정 파장대의 광을 방출할 수 있다. 제1 및 제2 전극(AE, CE)의 적어도 일부는 화소 내에 전기장을 형성할 수 있고, 발광 소자(ED)는 전기장에 의해 정렬될 수 있다.
예를 들어, 제1 전극(AE)은 제1 내지 제3 서브 화소 마다 분리된 화소 전극일 수 있고, 제2 전극(CE)은 제1 내지 제3 서브 화소에 공통으로 연결된 공통 전극일 수 있다. 제1 전극(AE)과 제2 전극(CE) 중 어느 하나는 발광 소자(ED)의 애노드(Anode) 전극일 수 있고, 다른 하나는 발광 소자(ED)의 캐소드(Cathode) 전극일 수 있다.
제1 전극(AE)은 제1 방향(X1, X2)으로 연장되는 제1 전극 줄기부(AE1), 및 제1 전극 줄기부(AE1)로부터 분지되어 제2 방향(Y)으로 연장된 적어도 하나의 제1 전극 가지부(AE2)를 포함할 수 있다.
제1 내지 제3 서브 화소 각각의 제1 전극 줄기부(AE1)는 인접한 서브 화소의 제1 전극 줄기부(AE1)와 이격될 수 있고, 제1 전극 줄기부(AE1)는 제1 방향(X1, X2)으로 인접한 서브 화소의 제1 전극 줄기부(AE1)와 가상의 연장 선 상에 배치될 수 있다. 제1 내지 제3 서브 화소 각각의 제1 전극 줄기부(AE1)는 서로 다른 신호를 인가받을 수 있고, 독립적으로 구동될 수 있다.
제1 전극 가지부(AE2)는 제1 전극 줄기부(AE1)로부터 분지되어 제2 방향(Y)으로 연장될 수 있다. 제1 전극 가지부(AE2)의 일단은 제1 전극 줄기부(AE1)에 연결될 수 있고, 제1 전극 가지부(AE2)의 타단은 제1 전극 줄기부(AE1)와 대향하는 제2 전극 줄기부(CE1)와 이격될 수 있다.
제2 전극(CE)은 제1 방향(X1, X2)으로 연장되는 제2 전극 줄기부(CE1), 및 제2 전극 줄기부(CE1)로부터 분지되어 제2 방향(Y)으로 연장된 제2 전극 가지부(CE2)를 포함할 수 있다. 제1 내지 제3 서브 화소 각각의 제2 전극 줄기부(CE1)는 인접한 서브 화소의 제2 전극 줄기부(CE1)와 접속될 수 있다. 제2 전극 줄기부(CE1)는 제1 방향(X1, X2)으로 연장되어 복수의 화소를 가로지를 수 있다. 제2 전극 줄기부(CE1)는 표시 영역(DA)의 외곽부, 또는 비표시 영역(NDA)에서 일 방향으로 연장된 부분과 연결될 수 있다.
제2 전극 가지부(CE2)는 제1 전극 가지부(AE2)와 이격되어 대향할 수 있다. 제2 전극 가지부(CE2)의 일단은 제2 전극 줄기부(CE1)에 연결될 수 있고, 제2 전극 가지부(CE2)의 타단은 제1 전극 줄기부(AE1)와 이격될 수 있다.
제1 전극(AE)은 제1 컨택홀(CNT1)을 통해 표시 장치의 박막 트랜지스터층(TFTL)과 전기적으로 연결될 수 있고, 제2 전극(CE)은 제2 컨택홀(CNT2)을 통해 표시 장치의 박막 트랜지스터층(TFTL)과 전기적으로 연결될 수 있다. 예를 들어, 제1 컨택홀(CNT1)은 복수의 제1 전극 줄기부(AE1) 각각에 배치될 수 있고, 제2 컨택홀(CNT2)은 제2 전극 줄기부(CE1)에 배치될 수 있으나, 이에 한정되지 않는다.
제2 뱅크(BNK2)는 복수의 화소 간의 경계에 배치될 수 있다. 복수의 제1 전극 줄기부(AE1)는 제2 뱅크(BNK2)를 기준으로 서로 이격될 수 있다. 제2 뱅크(BNK2)는 제2 방향(Y)으로 연장될 수 있고, 제1 방향(X1, X2)으로 배열된 화소들(SP)의 경계에 배치될 수 있다. 추가적으로, 제2 뱅크(BNK2)는 제2 방향(Y)으로 배열된 화소들(SP)의 경계에도 배치될 수 있다. 제2 뱅크(BNK2)는 복수의 화소의 경계를 정의할 수 있다.
제2 뱅크(BNK2)는 표시 장치의 제조 시, 발광 소자(ED)가 분산된 잉크를 분사할 때 잉크가 화소들(SP)의 경계를 넘는 것을 방지할 수 있다. 제2 뱅크(BNK2)는 서로 다른 발광 소자들(ED)이 분산된 잉크가 서로 혼합되지 않도록 이들을 분리시킬 수 있다.
발광 소자(ED)는 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다.
복수의 발광 소자(ED)는 서로 이격되게 배치될 수 있고, 실질적으로 상호 평행하게 정렬될 수 있다. 발광 소자들(ED)이 이격되는 간격은 특별히 제한되지 않는다.
복수의 발광 소자(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광 또는 동일 색의 광을 방출할 수 있다. 제1 내지 제3 서브 화소는 동일 색의 광을 방출할 있다. 예를 들어, 복수의 발광 소자(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있다.
접촉 전극(CTE)은 제1 및 제2 접촉 전극(CTE1, CTE2)을 포함할 수 있다. 제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2)와 발광 소자(ED)의 일부를 덮을 수 있고, 제1 전극 가지부(AE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다. 제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2)와 발광 소자(ED)의 다른 일부를 덮을 수 있고, 제2 전극 가지부(CE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다.
제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2) 상에 배치되어 제2 방향(Y)으로 연장될 수 있다. 제1 접촉 전극(CTE1)은 발광 소자(ED)의 일단과 접촉될 수 있다. 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)과 전기적으로 연결될 수 있다.
제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2) 상에 배치되어 제2 방향(Y)으로 연장될 수 있다. 제2 접촉 전극(CTE2)은 제1 접촉 전극(CTE1)과 제1 방향(X1, X2)으로 이격될 수 있다. 제2 접촉 전극(CTE2)은 발광 소자(ED)의 타단과 접촉될 수 있다. 발광 소자(ED)는 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)과 전기적으로 연결될 수 있다.
도 5는 도 4의 절단선 II-II'을 따라 자른 단면도이다.
도 5를 참조하면, 표시 장치의 발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있고, 제1 내지 제3 절연층(IL1, IL2, IL3)을 포함할 수 있다.
복수의 제1 뱅크(BNK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 배치될 수 있다. 복수의 제1 뱅크(BNK1) 각각은 제1 전극(AE) 또는 제2 전극(CE)에 대응될 수 있다. 제1 및 제2 전극(AE, CE) 각각은 대응되는 제1 뱅크(BNK1) 상에 배치될 수 있다. 예를 들어,
복수의 제1 뱅크(BNK1)는 제1 평탄화층(OC1) 상에 배치될 수 있고, 복수의 제1 뱅크(BNK1) 각각의 측면은 제1 평탄화층(OC1)으로부터 경사질 수 있다. 제1 뱅크(BNK1)의 경사면은 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
도 5를 도 4에 결부하면, 제1 전극 줄기부(AE1)는 제1 평탄화층(OC1)을 관통하는 제1 컨택홀(CNT1)을 포함할 수 있다. 제1 전극 줄기부(AE1)는 제1 컨택홀(CNT1)을 통해 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다.
제2 전극 줄기부(CE1)는 제1 방향(X1, X2)으로 연장될 수 있고, 발광 소자(ED)가 배치되지 않는 비발광 영역에도 배치될 수 있다. 제2 전극 줄기부(CE1)는 제1 평탄화층(OC1)을 관통하는 제2 컨택홀(CNT2)을 포함할 수 있다. 제2 전극 줄기부(CE1)는 제2 컨택홀(CNT2)을 통해 전원 전극과 전기적으로 연결될 수 있다. 제2 전극(CE)은 전원 전극으로부터 소정의 전기 신호를 수신할 수 있다.
제1 및 제2 전극(AE, CE)은 투명 전도성 물질을 포함할 수 있다. 제1 및 제2 전극(AE, CE)은 반사율이 높은 전도성 물질을 포함할 수 있다. 제1 및 제2 전극(AE, CE)은 투명 전도성 물질과 반사율이 높은 금속 각각이 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수 있다.
제1 절연층(IL1)은 제1 평탄화층(OC1), 제1 전극(AE), 및 제2 전극(CE) 상에 배치될 수 있다. 제1 절연층(IL1)은 제1 및 제2 전극(AE, CE) 각각의 일부를 덮을 수 있다.
제1 절연층(IL1)은 제1 및 제2 전극(AE, CE)을 보호할 수 있고, 제1 및 제2 전극(AE, CE)을 상호 절연시킬 수 있다. 제1 절연층(IL1)은 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수 있다.
발광 소자(ED)는 제1 및 제2 절연층(IL1, IL2) 상에서, 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 소자(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 소자(ED)의 타단은 제2 전극(CE)에 접속될 수 있다.
제3 절연층(IL3)은 제1 및 제2 전극(AE, CE) 사이에 배치된 발광 소자(ED) 상에 부분적으로 배치될 수 있다. 제3 절연층(IL3)은 발광 소자(ED)의 외면을 부분적으로 감쌀 수 있다. 제3 절연층(IL3)은 발광 소자(ED)를 보호할 수 있다. 제3 절연층(IL3)은 발광 소자(ED)의 외면을 감쌀 수 있다.
접촉 전극(CTE)은 제1 및 제2 접촉 전극(CTE1, CTE2)을 포함할 수 있다. 제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2)와 발광 소자(ED)의 일부를 덮을 수 있고, 제1 전극 가지부(AE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다. 제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2)와 발광 소자(ED)의 다른 일부를 덮을 수 있고, 제2 전극 가지부(CE2)와 발광 소자(ED)를 전기적으로 연결시킬 수 있다.
제1 접촉 전극(CTE1)은 제1 전극 가지부(AE2) 상에 배치되어 제2 방향(Y)으로 연장될 수 있다. 제1 접촉 전극(CTE1)은 발광 소자(ED)의 일단과 접촉될 수 있다. 발광 소자(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)과 전기적으로 연결될 수 있다.
제2 접촉 전극(CTE2)은 제2 전극 가지부(CE2) 상에 배치되어 제2 방향(Y)으로 연장될 수 있다. 제2 접촉 전극(CTE2)은 제1 접촉 전극(CTE1)과 제1 방향(X1, X2)으로 이격될 수 있다. 제2 접촉 전극(CTE2)은 발광 소자(ED)의 타단과 접촉될 수 있다. 발광 소자(ED)는 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)과 전기적으로 연결될 수 있다.
접촉 전극(CTE)은 전도성 물질을 포함할 수 있다.
도 6은 일 실시예에 따른 발광 소자를 나타내는 도면이다.
도 6을 참조하면, 발광 소자(ED)는 발광 다이오드(Light Emitting diode)일 수 있다. 예를 들어, 발광 소자(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가질 수 있고, 무기물을 포함하는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 형성된 전계에 따라 두 전극 사이에서 정렬될 수 있다.
발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 발광 소자(ED)는 로드, 와이어, 튜브 등의 형상을 가질 수 있다. 발광 소자(ED)는 제1 반도체층(111), 제2 반도체층(113), 활성층(115), 전극층(117), 및 절연막(118)을 포함할 수 있다.
제1 반도체층(111)은 n형 반도체일 수 있다. 제2 반도체층(113)은 활성층(115) 상에 배치될 수 있다. 제1 및 제2 반도체층(111, 113) 각각은 하나의 층으로 구성될 수 있으나, 이에 한정되지 않는다.
활성층(115)은 제1 및 제2 반도체층(111, 113) 사이에 배치될 수 있다. 활성층(115)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(115)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번적으로 복수 개 적층될 수 있다.
활성층(115)에서 방출되는 광은 발광 소자(ED)의 길이 방향으로 방출될 수 있고, 양 측면으로도 방출될 수 있다. 활성층(115)에서 방출되는 광은 방향성이 제한되지 않을 수 있다.
전극층(117)은 오믹(Ohmic) 접촉 전극일 수 있다. 다른 예를 들어, 전극층(117)은 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(117)을 포함할 수 있다.
절연막(118)은 복수의 반도체층 및 전극층들의 외면을 둘러쌀 수 있다. 절연막(118)은 활성층(115)의 외면을 둘러쌀 수 있고, 발광 소자(ED)가 연장된 방향으로 연장될 수 있다. 절연막(118)은 발광 소자(ED)를 보호할 수 있다.
절연막(118)은 절연 특성을 가진 물질들, 예를 들어, 실리콘 산화물(Silicon oxide, SiOx), 실리콘 질화물(Silicon nitride, SiNx), 산질화 실리콘(SiOxNy), 질화알루미늄(Aluminum nitride, AlN), 산화알루미늄(Aluminum oxide, Al2O3) 등을 포함할 수 있다.
절연막(118)의 외면은 표면 처리될 수 있다. 발광 소자(ED)는 표시 장치의 제조 시, 소정의 잉크 내에서 분산된 상태로 전극 상에 분사되어 정렬될 수 있다.
도 2를 참조하면, 인접한 표시 장치(10-1~10-4)의 부착 시, 인접한 표시 장치(10-1~10-4)를 결합하는 실링 부재(SL)의 비시인과 관련된 인접한 표시 장치(10-1~10-4) 간 부착부 마진을 확보하는 것이 중요하다.
통상적으로 실링 부재(SL)의 시인은 실링 부재(SL)와 인접한 화소(PX)의 발광 영역 그룹들 간의 최소 이격 거리(예컨대, 실링 부재(SL)와 인접한 제1 표시 장치(10-1)의 화소(PX)의 발광 영역 그룹(LA_G)과 실링 부재(SL)와 인접한 제2 표시 장치(10-2)의 화소(PX)의 발광 영역 그룹(LA_G) 간 최소 이격 거리)가 하나의 표시 장치(10-1, 10-2) 내의 인접한 화소(PX)의 발광 영역 그룹(LA_G) 간 최소 이격 거리보다 기준치 이상의 차이가 나는 경우에 발생될 수 있다.
실링 부재(SL)와 인접한 화소(PX)의 발광 영역 그룹들 간의 최소 이격 거리를 최대한 줄이기 위해, 실링 부재(SL)와 인접한 화소(PX)의 발광 영역 그룹(LA_G)의 외측부를 커팅하는 방식이 적용되었다. 예를 들어, 제1 표시 장치(10-1)의 화소(PX)의 발광 영역 그룹(LA_G)의 제1 방향 일측(X1)의 외측부의 일부(비발광 영역(NLA), 및 비표시 영역(NDA)의 일부 영역)과 실링 부재(SL)와 인접한 제2 표시 장치(10-2)의 화소(PX)의 발광 영역 그룹(LA_G)의 제1 방향 타측(X2)의 외측부(비발광 영역(NLA), 및 비표시 영역(NDA)의 일부 영역)을 각각 커팅하였다. 다만, 이 경우에도 실링 부재(SL)와 인접한 화소(PX)의 발광 영역 그룹(LA_G)의 외측부를 커팅할 때, 커팅 공차가 발생할 뿐만 아니라, 충분한 부착부 마진 확보가 어려울 수 있다.
이에, 일 실시예에 따른 타일형 표시 장치의 경우, 실링 부재(SL)와 인접한 화소(PX)의 발광 영역 그룹(LA_G)의 외측부를 커팅하지 않고도, 실링 부재(SL)와 인접한 화소(PX)의 발광 영역 그룹(LA_G)을 표시 영역(DA) 내에서 실링 부재(SL)에 가장 근접하게 배치하여, 실링 부재(SL)와 인접한 화소(PX)의 발광 영역 그룹들 간의 최소 이격 거리를 최대한 줄이는 동시에, 실링 부재(SL)의 시인의 기준이 되는 기준치를 높임으로써 충분한 부착 마진을 확보할 수 있다. 실링 부재(SL)의 시인의 기준이 되는 기준치를 높이는 방식으로는 후술하는 바와 같이, 타일형 표시 장치(TD)의 화소(PX)들의 발광 영역 그룹(LA_G)의 배치를 일정한 식에 근거하여 설계하는 방식이 적용된다.
타일형 표시 장치(TD)의 화소(PX)들의 발광 영역 그룹(LA_G)의 배치는 하나의 표시 장치 내에서만 국한되는 것이 아니라, 타일형 표시 장치(TD)가 포함하는 모든 표시 장치들에 적용될 수 있다.
예를 들어, 제1 표시 장치(10-1)의 발광 영역 그룹(LA_G)들의 배치와 제2 표시 장치(10-2)의 발광 영역 그룹(LA_G)들의 배치는 제1 표시 장치(10-1)와 제2 표시 장치(10-2)의 사이에 위치한 실링 부재(SL)를 제1 방향(또는 행 방향)에서 등분하는 제1 등분선(CL)을 기준으로 대칭 형태를 가지고, 제1 표시 장치(10-1)의 발광 영역 그룹(LA_G)들의 배치와 제3 표시 장치(10-3)의 발광 영역 그룹(LA_G)들의 배치는 제1 표시 장치(10-1)와 제3 표시 장치(10-3)의 사이에 위치한 실링 부재(SL)를 제2 방향(또는 열 방향)에서 등분하는 제2 등분선(RL)을 기준으로 대칭 형태를 가질 수 있다.
마찬가지로, 제4 표시 장치(10-4)의 발광 영역 그룹(LA_G)들의 배치와 제3 표시 장치(10-3)의 발광 영역 그룹(LA_G)들의 배치는 제4 표시 장치(10-4)와 제3 표시 장치(10-3)의 사이에 위치한 실링 부재(SL)를 제1 방향에서 등분하는 제1 등분선(CL)을 기준으로 대칭 형태를 가질 수 있다.
이하에서 행 방향(예컨대, 제1 방향(X1, X2))을 따라 배열된 발광 영역 그룹(LA_G)들의 배치를 설명하면서, 특별히 구분할 필요가 없는 경우 열 방향(예컨대, 제2 방향(Y1, Y2))을 따라 배열된 발광 영역 그룹(LA_G)들의 배치에 대한 자세한 설명은 생략하기로 한다.
또한, 행 방향(예컨대, 제1 방향(X1, X2))을 따라 배열된 발광 영역 그룹(LA_G)들의 배치는 실링 부재(SL) 부근과 각 표시 장치 내에 무관하게 일정한 규칙을 갖고 이루어진다. 먼저, 실링 부재(SL) 부근의 발광 영역 그룹(LA_G)들의 배치를 설명하고, 이후 각 표시 장치 내의 발광 영역 그룹(LA_G)들의 배치를 설명한다.
도 7은 도 1의 A 영역을 확대한 평면도이다. 도 9는 도 7의 일 예시를 보여주는 평면도이다.
도 1의 A 영역은 제1 표시 장치(10-1) 및 제2 표시 장치(10-2)의 실링 부재(SL) 부근의 화소들을 보여준다. 상술한 바와 같이, 제1 표시 장치(10-1)의 발광 영역 그룹(LA_G)들의 배치와 제2 표시 장치(10-2)의 발광 영역 그룹(LA_G)들의 배치는 제1 표시 장치(10-1)와 제2 표시 장치(10-2)의 사이에 위치한 실링 부재(SL)를 제1 방향에서 등분하는 제1 등분선(CL)을 기준으로 대칭 형태를 갖는다.
도 7을 참조하면, 제1 표시 장치(10-1)의 화소(PX)는 제1 화소(PX1), 제1 화소(PX1)의 제1 방향 일측(X1)에 인접하여 위치한 제2 화소(PX2), 제2 화소(PX2)의 제1 방향 일측(X1)에 이격된 제n-1 화소(PXn-1), 및 제n-1 화소(PXn-1)의 제1 방향 일측(X1)에 인접하여 위치한 제n 화소(PXn)를 포함할 수 있다. 여기서, n은 4이상의 자연수이다. 제2 표시 장치(10-2)의 화소(PX)는 제1 표시 장치(10-1)의 제n 화소(PXn)와 실링 부재(SL)를 사이에 두고 이격된 제n 화소(PXn)를 포함할 수 있다.
도 7에서는 제1 표시 장치(10-1)의 실링 부재(SL)와 인접한 화소(PX)들을 예시적으로 보여준 것으로, 도 7에서 예시된 화소(PX)들의 개수들은 제한되는 것은 아니다. 즉, n이 4인 경우 제1 내지 제4 화소(PX1~PX4)가 배치되고, n이 5인 경우 제1 내지 제5 화소(PX1~PX5)가 배치될 수 있다.
각 화소(PX1, PX2, PXn-1, PXn)의 형상 및 크기는 모두 동일할 수 있다. 예를 들어, 각 화소(PX1, PX2, PXn-1, PXn)는 제1 방향을 따라 연장된 제1 변들 및 제2 방향을 따라 연장된 제2 변들을 포함하는 직사각형 형상을 가질 수 있고, 제1 방향을 따라 연장된 제1 변의 길이가 b일 수 있다. 다만, 각 화소(PX1, PX2, PXn-1, PXn)의 형상은 직사각형이 아닌, 다른 형상들 예컨대 펜타일, 타원형, 또는 원형이나 기타 다각형을 가질 수도 있다. 나아가, 각 화소(PX1, PX2, PXn-1, PXn)의 형상이 동일하나, 크기가 다를 수도 있다.
각 화소(PX1, PX2, PXn-1, PXn)는 발광 영역 그룹(LA_G1, LA_G2, LA_Gn-1, LA_Gn)을 포함한다. 각 발광 영역 그룹(LA_G1, LA_G2, LA_Gn-1, LA_Gn)의 형상은 대응되는 화소의 형상과 동일할 수 있다. 따라서, 각 발광 영역 그룹(LA_G1, LA_G2, LA_Gn-1, LA_Gn)는 제1 방향을 따라 연장된 제1 변들 및 제2 방향을 따라 연장된 제2 변들을 포함하는 직사각형 형상을 가질 수 있고, 제1 방향을 따라 연장된 제1 변의 길이가 b보다 작은 a일 수 있다.
발광 영역 그룹(LA_G1, LA_G2, LA_Gn-1, LA_Gn)들은 행방향(또는 제1 방향)을 따라 연속적으로 배열된다. 인접한 발광 영역 그룹(LA_G1, LA_G2, LA_Gn-1, LA_Gn)들은 행방향(또는 제1 방향)을 따라 소정의 최소 이격 거리(l1, ln-1, ln)를 갖고, 인접한 발광 영역 그룹(LA_G1, LA_G2, LA_Gn-1, LA_Gn)들은 행방향(또는 제1 방향)을 따라 소정의 피치(P1, Pn-1, Pn)를 갖고 배열된다.
제1 표시 장치(10-1)의 행방향(또는 제1 방향)을 따라 연속적으로 배열된 발광 영역 그룹(LA_G1, LA_G2, LA_Gn-1, LA_Gn)들의 최소 이격 거리는 점차적으로 증가되고, 실링 부재(SL)를 기점으로, 다시 제2 표시 장치(10-2)의 제1 표시 장치(10-1)의 행방향(또는 제1 방향)을 따라 연속적으로 배열된 발광 영역 그룹(LA_Gn, LA_Gn-1, LA_G2, LA_G1)들의 최소 이격 거리는 점차적으로 감소된다.
제1 표시 장치(10-1)의 제n 화소(PXn)의 발광 영역 그룹(LA_Gn)과 제2 표시 장치(10-2)의 제n 화소(PXn)의 발광 영역 그룹(LA_Gn)의 최소 이격 거리(ln, 이하 제n 최소 이격 거리)는 제1 표시 장치(10-1)의 제n-2 화소(PXn-2, 도면에는 미도시)의 발광 영역 그룹(LA_Gn-2)과 제1 표시 장치(10-1)의 제n-1 화소(PXn-1)의 발광 영역 그룹(LA_Gn-1)의 최소 이격 거리(ln-2, 이하 제n-2 최소 이격 거리), 제1 표시 장치(10-1)의 제n-1 화소(PXn-1)의 발광 영역 그룹(LA_Gn-1)과 제1 표시 장치(10-1)의 제n 화소(PXn)의 발광 영역 그룹(LA_Gn)의 최소 이격 거리(ln-1, 이하 제n-1 최소 이격 거리)보다 각각 크고, 제n-1 최소 이격 거리(ln-1)는 제n-2 최소 이격 거리(ln-2)보다 클 수 있다.
제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 일정한 관계식에 기초하여 정해진다. 상기 일정한 관계식은 해당 관계식에 기초하여 발광 영역 그룹들을 배열했을 때, 발광 영역 그룹들 간 이격 거리 차이가 시인되지 않는 조건을 만족하는 관계식들을 포함할 수 있다. 예를 들어, 상기 관계식은 등비수열 관계식, 등차수열 관계식, 자연로그, 자연지수 등을 포함할 수 있지만, 상기 조건을 만족하는 본 기술분야에 널리 알려진 다른 관계식들이 적용될 수도 있다. 먼저, 아래에서는 상기 관계식이 등비수열인 경우를 설명한다.
도 9를 참조하면, 일 실시예에서, 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 아래의 식 1에 기초한다.
[식 1]
Figure pat00001
(여기서, r은 1보다 크고 2보다 작은 유리수, t는 0보다 크고 1보다 작은 유리수, k는 인접한 발광 영역 그룹들 중 상기 행 방향 타측에 위치한 화소의 넘버링, b는 각 화소의 상기 행 방향 폭, a는 각 발광 영역 그룹의 폭을 의미한다).
즉, 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 제1 방향 일측(X1)을 따라 등비수열 관계를 갖고 증가될 수 있다.
일 실시예에 따른 타일형 표시 장치는 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)를 상기 식 1에 근거하여 설계하여 제1 표시 장치(10-1)의 제n 화소(PXn)의 발광 영역 그룹(LA_Gn)과 제2 표시 장치(10-2)의 제n 화소(PXn)의 발광 영역 그룹(LA_Gn)의 제n 최소 이격 거리(ln)를 극대화하면서도 발광 영역 그룹들을 행 방향으로 배열함으로써, 발광 영역 그룹들 간 이격 거리 차이가 시인되지 않게 할 수 있어, 충분한 부착 마진을 확보할 수 있다.
몇몇 다른 실시예에서, 일 실시예에 따른 타일형 표시 장치의 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1)는 상기 식 1에 근거하여 설계하되, 제n-1 최소 이격 거리(ln-1)와 제n 최소 이격 거리(ln)는 동일하고, 제2 표시 장치(10-2)의 제n-1 최소 이격 거리(ln-1)는 제1 표시 장치(10-1)의 제n-2 최소 이격 거리(ln-2)와 동일할 수도 있다.
상술한 몇몇 실시예에서, 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 아래의 식 2에 기초한다.
[식 2]
Figure pat00002
(여기서, r은 0보다 큰 유리수, t는 0보다 크고 0.5보다 작은 유리수, k는 인접한 발광 영역 그룹들 중 상기 행 방향 타측에 위치한 화소의 넘버링, b는 각 화소의 상기 행 방향 폭, a는 각 발광 영역 그룹의 폭을 의미한다).
즉, 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 제1 방향 일측(X1)을 따라 등차수열 관계를 갖고 증가될 수 있다.
상술한 다른 몇몇 실시예에서, 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 아래의 식 3에 기초한다.
[식 3]
Figure pat00003
(여기서, r은 1보다 크고 2보다 작은 유리수, t는 0보다 크고 0.5보다 작은 유리수, k는 인접한 발광 영역 그룹들 중 상기 행 방향 타측에 위치한 화소의 넘버링, b는 각 화소의 상기 행 방향 폭, a는 각 발광 영역 그룹의 폭을 의미한다).
즉, 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 제1 방향 일측(X1)을 따라 자연 지수 함수 관계를 갖고 증가될 수 있다.
상술한 또 다른 몇몇 실시예에서, 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 아래의 식 4에 기초한다.
[식 4]
Figure pat00004
(여기서, r은 1보다 크고 2보다 작은 유리수, t는 0보다 크고 1보다 작은 유리수, k는 인접한 발광 영역 그룹들 중 상기 행 방향 타측에 위치한 화소의 넘버링, b는 각 화소의 상기 행 방향 폭, a는 각 발광 영역 그룹의 폭을 의미한다).
즉, 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 제1 방향 일측(X1)을 따라 자연 로그 함수 관계를 갖고 증가될 수 있다.
도 8은 일 실시예에 따른 화소들의 발광 영역들과 트랜지스터 영역들 간의 배치를 보여주는 개략적인 도면이다.
도 7 및 도 8을 참조하면, 발광 영역 그룹(LA_G)은 화소(PX)와 연결된 트랜지스터(도 3의 TFT)가 배치된 트랜지스터 영역(TFTA)을 포함하고, 인접한 화소(PX)의 트랜지스터 영역(TFTA)의 최소 이격 거리는 동일하게 유지될 수 있다.
반면, 도 7에서 상술한 바와 같이, 발광 영역 그룹 간 최소 이격 거리는 소정의 관계식을 갖고 행 방향을 따라 변동(증가, 또는 감소)될 수 있다. 도 8에 도시된 바와 같이, 대체로 트랜지스터 영역(TFTA)은 차광 영역(BA)에 중첩할 수 있고, 발광 영역 그룹 간 최소 이격 거리는 소정의 관계식을 갖고 행 방향을 따라 변동(증가, 또는 감소)되기 때문에, 인접한 트랜지스터 영역(TFTA) 간의 최소 이격 거리(d2)는 동일하게 유지되되, 제n-1 화소(PXn-1)의 제3 발광 영역(LA3)과 차광 영역(BA)의 경계로부터 제n 화소(PXn)의 제1 발광 영역(LA1)과 차광 영역(BA)의 경계까지의 최소 이격 거리(d1)는 인접한 트랜지스터 영역(TFTA) 간의 최소 이격 거리(d2)와 상이하다. 예시된 바에 의하면, 제n-1 화소(PXn-1)의 제3 발광 영역(LA3)과 차광 영역(BA)의 경계로부터 제n 화소(PXn)의 제1 발광 영역(LA1)과 차광 영역(BA)의 경계까지의 최소 이격 거리(d1)는 인접한 트랜지스터 영역(TFTA) 간의 최소 이격 거리(d2)보다 클 수 있다.
도 10는 도 1의 B 영역을 확대한 평면도이다.
이하, 도 10을 참조하면 각 표시 장치 내의 발광 영역 그룹(LA_G)들의 배치를 설명한다. 표시 장치 내의 발광 영역 그룹(LA_G)들의 배치는 도 7에서 설명한 제1 표시 장치(10-1)의 실링 부재(SL)와 인접한 화소(PX)들의 발광 영역 그룹(LA_G)의 배열 방식과 일부 차이를 제외하고, 실질적으로 동일하다.
도 10을 참조하면, 일 실시예에서, 제1 표시 장치(10-1) 내의 발광 영역 그룹(LA_G)들의 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 상술한 식 1에 기초한다.
다만, 제1 표시 장치(10-1) 내의 발광 영역 그룹(LA_G)들의 배열은 실링 부재(SL)와 인접한 화소(PX)들의 발광 영역 그룹(LA_G)의 배열의 실링 부재(SL)와 비표시 영역(NDA)이 위치하는 부분에 비화소(NPX)가 대체되어 배치된다는 점에서 차이가 있다. 비화소(NPX)는 화소(PX)의 비발광 영역(NDA)과 동일한 구성을 가질 수 있다.
일 실시예에 따른 타일형 표시 장치(TD)는 표시 장치 내에서도, 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)를 상기 식 1에 근거하여 실링 부재(SL)와 인접한 화소(PX)들의 발광 영역 그룹(LA_G)의 배열과 동일하게 설계할 수 있다. 이로 인해, 각 표시 장치의 내부에서도 행 방향을 따라 배열된 발광 영역 그룹들 간 이격 거리 차이가 시인되지 않게 할 수 있다.
이하, 일 실시예에 따른 타일형 표시 장치(TD)의 구체적인 예시에 대해 설명한다.
도 11은 도 10의 일 예시를 보여주는 평면도이다. 도 12는 도 10의 다른 예시를 보여주는 평면도이다. 도 13은 도 10의 또 다른 예시를 보여주는 평면도이다. 도 14는 도 11 내지 도 13의 화소 개수에 따른 인접한 발광 영역 그룹들 간 이격 거리 식의 계수를 보여주는 표이다.
도 11은 n이 3인 경우 발광 영역 그룹(LA_G1~LA_G3)들의 배치를 보여주고, 도 12는 n이 4인 경우 발광 영역 그룹(LA_G1~LA_G4)들의 배치를 보여주고, 도 13은 n이 5인 경우 발광 영역 그룹(LA_G1~LA_G5)들의 배치를 보여준다.
도 11에서, 행 방향을 따라 인접한 발광 영역 그룹(LA_G1~LA_G3)들은 최소 이격 거리((b-a)
Figure pat00005
t
Figure pat00006
r1, (b-a)
Figure pat00007
t
Figure pat00008
r2, (b-a)
Figure pat00009
t
Figure pat00010
r3), 피치(P1, P2, P3)를 갖고 배열되고, 도 12에서, 행 방향을 따라 인접한 발광 영역 그룹(LA_G1~LA_G4)들은 최소 이격 거리((b-a)
Figure pat00011
t
Figure pat00012
r1, (b-a)
Figure pat00013
t
Figure pat00014
r2, (b-a)
Figure pat00015
t
Figure pat00016
r3 , (b-a)
Figure pat00017
t
Figure pat00018
r4), 피치(P1, P2, P3, P4)를 갖고 배열되고, 도 13에서, 행 방향을 따라 인접한 발광 영역 그룹(LA_G1~LA_G5)들은 최소 이격 거리((b-a)
Figure pat00019
t
Figure pat00020
r1, (b-a)
Figure pat00021
t
Figure pat00022
r2, (b-a)
Figure pat00023
t
Figure pat00024
r3 , (b-a)
Figure pat00025
t
Figure pat00026
r4, (b-a)
Figure pat00027
t
Figure pat00028
r5), 피치(P1, P2, P3, P4, P5)를 갖고 배열된다.
도 11 내지 도 13 각각에서, 비화소(NPX)를 행 방향에서 등분하고 열 방향을 따라 연장된 제1 화소 내 기준선(CL1)을 따라 발광 영역 그룹들의 배열이 대칭된다.
도 14에 도시된 바와 같이, n값에 따라 r값이 달라질 수 있다. 예를 들어, n이 2인 경우, r은 1.3, t는 0.67이고, n이 3인 경우 r이 1.15, t는 0.75이고, n이 4인 경우 r이 1.09, t는 0.8일 수 있다. n값에 따라 r, t는 결정된다. 구체적으로, 아래의 식 5에 따라 r, t가 결정된다.
[식 5]
n=(r1+...+rn-1+rn)
Figure pat00029
t
즉, n이 2인 경우, (r1+r2)
Figure pat00030
t=2을 만족하도록 r과 t가 결정된다. 결정된 r은 1.3, t는 0.67이다.
n이 3인 경우, (r1+r2+r3)
Figure pat00031
t=3를 만족하도록 r과 t가 결정된다. 결정된 r이 1.15, t는 0.75이다.
n이 4인 경우, (r1+r2+r3 +r4)
Figure pat00032
t =4를 만족하도록 r과 t가 결정된다. 결정된 r이 1.09, t는 0.8이다.
확인한 결과, n이 커질수록 r과 t는 각각 1에 근사된다.
특히, r이 1에 근사하도록 작아지면, 상술한 식 1에서, 제1 표시 장치(10-1)의 제n 화소(PXn)의 발광 영역 그룹(LA_Gn)과 제2 표시 장치(10-2)의 제n 화소(PXn)의 발광 영역 그룹(LA_Gn) 간 최소 이격 거리가 그에 대응하여 작아진다. 즉, 인접한 표시 장치들의 부착 마진이 줄어든다. 따라서, 충분한 부착 마진을 확보하기 위해서 n은 50이하인 것이 바람직하다.
도 15는 도 9의 다른 예시를 보여주는 평면도이다.
도 15를 참조하면, 발광 영역 그룹들 간 이격 거리 차이가 시인되지 않는 조건을 만족하는 관계식으로 등차수열 관계식이 적용된 경우를 예시한다.
도 15를 참조하면, 일 실시예에서, 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)는 상술한 식 2에 기초한다. 식 2에 대해서는 상술한 바 이하 중복 설명은 생략하기로 한다.
일 실시예에 따른 타일형 표시 장치는 제n-2 최소 이격 거리(ln-2), 제n-1 최소 이격 거리(ln-1), 제n 최소 이격 거리(ln)를 상기 식 3에 근거하여 설계하여 제1 표시 장치(10-1)의 제n 화소(PXn)의 발광 영역 그룹(LA_Gn)과 제2 표시 장치(10-2)의 제n 화소(PXn)의 발광 영역 그룹(LA_Gn)의 제n 최소 이격 거리(ln)를 극대화하면서도 발광 영역 그룹들을 행 방향으로 배열함으로써, 발광 영역 그룹들 간 이격 거리 차이가 시인되지 않게 할 수 있어, 충분한 부착 마진을 확보할 수 있다.
도 16은 표시 장치 간 경계부에 인접한 발광 영역 그룹의 휘도를 조절하는 것을 나타낸 모식도이다.
상술한 바와 같이, 도 1 내지 도 15에서는 인접한 표시 장치의 부착부에 위치한 실링 부재(SL)의 시인을 방지하기 위해, 실링 부재(SL)의 시인의 기준이 되는 기준치를 높이는 방식으로서 타일형 표시 장치(TD)의 화소(PX)들의 발광 영역 그룹(LA_G)의 배치를 식(식 1 또는 식 4)에 근거하여 설계하는 방식을 예시하였다.
도 16을 참조하면, 본 실시예에 의하면, 인접한 표시 장치들의 부착부에 위치한 실링 부재(SL)의 시인을 방지하기 위해 표시 장치들(10-1. 10-2)의 실링 부재(SL)와 인접한 발광 영역 그룹의 휘도를 기준 휘도보다 높게 설계할 수 있다.
표시 장치들의 실링 부재(SL)와 인접한 발광 영역 그룹의 휘도를 기준 휘도보다 높게 설계하면, 인접한 표시 장치들(10-1. 10-2)의 부착부에 위치한 실링 부재(SL)의 시인을 보다 개선할 수 있다.
도 16에서 설명되지 않은 다른 구성들에 대한 설명은 도 7에서 상술된 바 중복된 설명은 생략한다.
도 17은 발광 영역 그룹의 제2 발광 영역의 배치를 보여주는 예시적인 평면도이다.
도 2와 결부하여 도 17을 참조하면, 본 실시예에 따른 타일형 표시 장치는 인접한 발광 영역 그룹들 간 최소 이격 거리가 큰 발광 영역 그룹 내의 발광 영역(LA1, LA2, LA3)들의 배치를 변형할 수 있음을 예시한다.
더욱 구체적으로 설명하면, 도 17에는 임의로 각 화소(PX1, PX2, PXn-1, PX)의 기존 설계된 발광 영역 그룹(LA_G1', LA_G2', LA_Gn-1', LA_Gn')이 도시되어 있다. 이에 제한되는 것은 아니지만, 인접한 발광 영역 그룹들 간 최소 이격 거리가 작은 발광 영역 그룹(예컨대, LA_G1, LA_G2)의 기존 설계된 발광 영역 그룹(LA_G1', LA_G2') 간 이격 거리(또는 이동 거리)는 거의 없거나, 작지만, 인접한 발광 영역 그룹들 간 최소 이격 거리가 큰 발광 영역 그룹(예컨대, LA_Gn-1, LA_Gn)의 기존 설계된 발광 영역 그룹(LA_Gn-1', LA_Gn') 간 이격 거리(또는 이동 거리)가 상대적으로 크고, 다시 말하면, 발광 영역 그룹(예컨대, LA_Gn-1, LA_Gn)들 간의 큰 이격 거리로 인해, 발광 영역 그룹(LA_Gn-1, LA_Gn) 사이의 비발광 영역(NLA)이 시인될 가능성이 존재한다.
이를 방지하기 위해, 본 실시예에 따르면, 기존 설계된 발광 영역 그룹(LA_Gn-1', LA_Gn')과 발광 영역 그룹(예컨대, LA_Gn-1, LA_Gn) 간 중첩 영역에 발광 영역 그룹(LA_Gn-1, LA_Gn)의 제2 발광 영역(LA2)을 배치할 수 있다. 제2 발광 영역(LA2)을 통해 녹색 광이 방출되는데, 녹색 광은 청색 광 및 적색 광 대비 시인성이 높아, 발광 영역 그룹(LA_Gn-1, LA_Gn) 사이의 비발광 영역(NLA)이 시인될 가능성을 개선할 수 있다.
본 구조에서는, 제2 발광 영역(LA2)의 피치가 동일하게 유지될 수 있다.
도 17에서 설명되지 않은 다른 구성들에 대한 설명은 도 7에서 상술된 바 중복된 설명은 생략한다.
도 18은 센서가 적용된 경우의 예시적인 평면도이다.
도 18을 참조하면, 제1 표시 장치(10-1')의 화소들은 영역에 따라 화소들의 배치 밀도가 상이할 수 있다. 제1 표시 장치(10-1'1)의 화소들은 화소들의 배치 밀도가 큰 고밀도 화소 영역(PA_H) 및 화소들의 배치 밀도가 고밀도 화소 영역(PA_H)보다 작은 저밀도 화소 영역(PA_L)을 포함할 수 있다. 고밀도 화소 영역(PA_H)과 저밀도 화소 영역(PA_L)은 도 17에 예시된 바와 같이 제1 방향(X1, X2) 및 제2 방향(Y1, Y2)을 따라 교번하여 배열될 수 있지만, 예시된 바와 달리, 다양하게 배열될 수도 있다.
타일형 표시 장치는 제1 표시 장치(10-1')의 하부 상에 배치된 센서(US)를 더 포함할 수 있다. 상기 센서(US)는 표시 패널의 하부 상에 배치되는데, 필요에 따라 상기 센서(US)는 카메라, 지문 센서(FOD), 또는 음향 발생 센서(SOD) 등을 포함할 수 있다. 상기 카메라는 패널 하부 카메라(UPC)를 포함할 수 있다.
센서(US)는 저밀도 화소 영역(PA_L)과 두께 방향에서 중첩 배치될 수 있다. 고밀도 화소 영역(PA_H)의 화소들의 피치는 저밀도 화소 영역(PA_L)의 화소들의 피치보다 작고, 반대로, 저밀도 화소 영역(PA_L)의 화소들의 피치는 고밀도 화소 영역(PA_H)의 화소들의 피치보다 크다.
센서(US)는 화소들의 피치가 큰 저밀도 화소 영역(PA_L)에 중첩 배치됨으로써 수광량이 증가된다.
다만, 화소들의 피치가 크면 화소의 발광 영역 그룹 간 피치도 커지는 것이며, 이로 인해, 저밀도 화소 영역(PA_L)에서 인접한 발광 영역 그룹들의 사이 공간인 비발광 영역이 시인될 가능성이 커진다.
본 실시예에 의하면, 저밀도 화소 영역(PA_L)에 도 10에서 상술한 발광 영역 그룹들 간 배치 방식을 적용함으로써 인접한 발광 영역 그룹들 사이의 비발광 영역의 시인을 개선할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
TD: 타일형 표시 장치
10: 표시 장치 100: 기판
200: 절연막 210: 연성 필름
220: 소스 구동부

Claims (21)

  1. 행 방향 및 상기 행 방향과 교차하는 열 방향을 따라 배열된 복수의 화소들로서, 각각 발광 영역 그룹, 및 상기 발광 영역 그룹의 주변에 위치한 비발광 영역을 포함하는 상기 복수의 화소들을 포함하는 표시 영역; 및
    상기 표시 영역을 둘러싸는 비표시 영역을 포함하고,
    상기 행 방향 또는 상기 열 방향을 따라 연속적으로 배열된 상기 발광 영역 그룹들 간 최소 이격 거리는 증가와 감소가 반복되는 표시 장치.
  2. 제1 항에 있어서,
    상기 표시 장치는 상기 행 방향을 따라 배치된 제n-2 화소, 상기 제n-2 화소의 상기 행 방향 일측에 인접한 제n-1 화소, 상기 제n-1 화소의 상기 행 방향 일측에 인접한 제n 화소를 포함하고,
    상기 표시 장치의 제n-1 화소의 발광 영역 그룹과 상기 표시 장치의 제n 화소의 발광 영역 그룹의 최소 이격 거리는 상기 표시 장치의 제n-2 화소의 발광 영역 그룹과 상기 표시 장치의 제n-1 화소의 발광 영역 그룹의 최소 이격 거리보다 큰 표시 장치(여기서, n은 3이상의 자연수).
  3. 제2 항에 있어서,
    상기 표시 장치의 제n-2 화소, 제n-1 화소, 제n 화소의 발광 영역 그룹 간 최소 이격 거리(lk)는 아래의 식에 기초하는 표시 장치.
    [식]
    Figure pat00033

    (여기서, r은 1보다 크고 2보다 작은 유리수, t는 0보다 크고 1보다 작은 유리수, k는 인접한 발광 영역 그룹들 중 상기 행 방향 타측에 위치한 화소의 넘버링, b는 각 화소의 상기 행 방향 폭, a는 각 발광 영역 그룹의 폭을 의미한다).
  4. 제2 항에 있어서,
    상기 표시 장치의 제n-2 화소, 제n-1 화소, 제n 화소의 발광 영역 그룹 간 최소 이격 거리(lk)는 아래의 식에 기초하는 표시 장치.
    [식]
    Figure pat00034

    (여기서, r은 0보다 큰 유리수, t는 0보다 크고 0.5보다 작은 유리수, k는 인접한 발광 영역 그룹들 중 상기 행 방향 타측에 위치한 화소의 넘버링, b는 각 화소의 상기 행 방향 폭, a는 각 발광 영역 그룹의 폭을 의미한다).
  5. 제2 항에 있어서,
    상기 표시 장치의 제n-2 화소, 제n-1 화소, 제n 화소의 발광 영역 그룹 간 최소 이격 거리(lk)는 아래의 식에 기초하는 표시 장치.
    [식]
    Figure pat00035

    (여기서, r은 1보다 크고 2보다 작은 유리수, t는 0보다 크고 0.5보다 작은 유리수, k는 인접한 발광 영역 그룹들 중 상기 행 방향 타측에 위치한 화소의 넘버링, b는 각 화소의 상기 행 방향 폭, a는 각 발광 영역 그룹의 폭을 의미한다).
  6. 제2 항에 있어서,
    상기 표시 장치의 제n-2 화소, 제n-1 화소, 제n 화소의 발광 영역 그룹 간 최소 이격 거리(lk)는 아래의 식에 기초하는 표시 장치.
    [식]
    Figure pat00036

    (여기서, r은 1보다 크고 2보다 작은 유리수, t는 0보다 크고 1보다 작은 유리수, k는 인접한 발광 영역 그룹들 중 상기 행 방향 타측에 위치한 화소의 넘버링, b는 각 화소의 상기 행 방향 폭, a는 각 발광 영역 그룹의 폭을 의미한다).
  7. 제1 항에 있어서,
    상기 표시 장치는 상기 화소들의 배치 밀도가 큰 고밀도 화소 영역, 및 상기 제1 고밀도 화소 영역보다 화소들의 배치 밀도가 작은 저밀도 화소 영역을 포함하고,
    상기 표시 장치는 상기 표시 장치의 하부 상에 배치된 센서를 더 포함하며, 상기 센서는 상기 저밀도 화소 영역과 두께 방향에서 중첩 배치되는 표시 장치.
  8. 제7 항에 있어서,
    상기 센서와 중첩 배치되는 상기 저밀도 화소 영역에 배치된 화소들의 상기 발광 영역 그룹들 간 거리는 증가와 감소가 반복되는 표시 장치.
  9. 제8 항에 있어서,
    상기 센서는 UPC, FOD, 또는 SOD를 포함하는 표시 장치.
  10. 제1 항에 있어서,
    상기 발광 영역 그룹은 적색광을 발광하는 제1 발광 영역, 녹색광을 발광하는 제2 발광 영역, 청색광을 발광하는 제3 발광 영역, 및 상기 각 발광 영역 사이에 위치한 비발광 영역을 포함하는 표시 장치.
  11. 제10 항에 있어서,
    인접한 상기 화소들의 상기 제2 발광 영역의 피치는 동일하게 유지되어, 시인성을 개선하는 표시 장치.
  12. 제10 항에 있어서,
    상기 각 발광 영역은 무기 발광 소자를 포함하는 표시 장치.
  13. 제10 항에 있어서,
    상기 발광 영역 그룹은 상기 화소와 연결된 트랜지스터가 배치된 트랜지스터 영역을 포함하고, 인접한 상기 화소의 상기 트랜지스터 영역의 최소 이격 거리는 동일하게 유지되는 표시 장치.
  14. 제1 표시 장치;
    상기 제1 표시 장치의 일측에 위치한 제2 표시 장치; 및
    상기 제1 표시 장치와 상기 제2 표시 장치의 사이에 위치하고, 상기 제1 표시 장치와 상기 제2 표시 장치를 접합하는 실링 부재를 포함하고,
    상기 제1 표시 장치 및 상기 제2 표시 장치 각각은,
    행 방향 및 상기 행 방향과 교차하는 열 방향을 따라 배열된 복수의 화소들로서, 각각 발광 영역 그룹, 및 상기 발광 영역 그룹의 주변에 위치한 비발광 영역을 포함하는 상기 복수의 화소들을 포함하는 표시 영역, 및
    상기 표시 영역을 둘러싸는 비표시 영역을 포함하고,
    상기 행 방향 또는 상기 열 방향을 따라 연속적으로 배열된 상기 발광 영역 그룹들 간 최소 이격 거리는 증가와 감소가 반복되는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 및 제2 표시 장치의 상기 행 방향을 따라 연속적으로 배열된 상기 발광 영역 그룹들 간 최소 이격 거리는 증가와 감소가 반복되는 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 표시 장치는 상기 행 방향을 따라 배치된 제n-2 화소, 상기 제n-2 화소의 상기 행 방향 일측에 인접한 제n-1 화소, 상기 제n-1 화소의 상기 행 방향 일측에 인접한 제n 화소를 포함하고,
    상기 제2 표시 장치는 상기 제1 표시 장치의 상기 제n 화소의 상기 행 방향 일측에 인접한 제n 화소를 포함하고,
    상기 제1 표시 장치의 제n 화소의 발광 영역 그룹과 상기 제2 표시 장치의 제n 화소의 발광 영역 그룹의 최소 이격 거리는 상기 제1 표시 장치의 제n-2 화소의 발광 영역 그룹과 상기 제1 표시 장치의 제n-1 화소의 발광 영역 그룹의 최소 이격 거리, 상기 제1 표시 장치의 제n-1 화소의 발광 영역 그룹과 상기 제1 표시 장치의 제n 화소의 발광 영역 그룹의 최소 이격 거리보다 각각 큰 표시 장치(여기서, n은 3이상의 자연수).
  17. 제16 항에 있어서,
    상기 제1 표시 장치의 제n 화소와 상기 제2 표시 장치의 제n 화소는 상기 실링 부재를 사이에 두고 이격된 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 표시 장치의 제n-2 화소, 제n-1 화소, 제n 화소의 발광 영역 그룹 간 최소 이격 거리와, 상기 제1 표시 장치의 제n 화소의 발광 영역 그룹 및 상기 제2 표시 장치의 제n 화소의 발광 영역 그룹 간 최소 이격 거리는 상호 등비수열 관계, 등차수열 관계, 지수 함수 관계, 또는 로그 함수 관계를 갖는 표시 장치.
  19. 제18 항에 있어서,
    상기 제1 표시 장치의 제n-2 화소, 제n-1 화소, 및 제n 화소 배열은 상기 제2 표시 장치의 제n-2 화소, 제n-1 화소, 및 제n 화소 배열은 상기 실링 부재를 기준으로 대칭인 표시 장치.
  20. 제16 항에 있어서,
    상기 제1 및 제2 표시 장치의 상기 행 방향을 따라 연속적으로 배열된 상기 발광 영역 그룹들 간 최소 이격 거리가 증가와 감소가 반복됨으로써, 상기 제1 표시 장치의 제n 화소의 발광 영역 그룹과 상기 제2 표시 장치의 제n 화소의 발광 영역 그룹 간의 마진을 확보가능하도록 설계된 표시 장치.
  21. 제14 항에 있어서,
    상기 제1 표시 장치의 타측에 위치한 제3 표시 장치; 및
    상기 제2 표시 장치의 타측에 위치한 제4 표시 장치를 더 포함하고,
    상기 실링 부재는 상기 제1 표시 장치와 상기 제3 표시 장치 사이, 상기 제2 표시 장치와 상기 제4 표시 장치 사이, 및 상기 제3 표시 장치와 상기 제4 표시 장치의 사이에 더 배치되며,
    상기 제3 표시 장치 및 상기 제4 표시 장치 각각은,
    행 방향 및 상기 행 방향과 교차하는 열 방향을 따라 배열된 복수의 화소들로서, 각각 발광 영역 그룹, 및 상기 발광 영역 그룹의 주변에 위치한 비발광 영역을 포함하는 상기 복수의 화소들을 포함하는 표시 영역, 및
    상기 표시 영역을 둘러싸는 비표시 영역을 포함하고,
    상기 행 방향 또는 상기 열 방향을 따라 연속적으로 배열된 상기 발광 영역 그룹들 간 최소 이격 거리는 증가와 감소가 반복되되,
    상기 제1 표시 장치의 상기 발광 영역 그룹들의 배열과 상기 제4 표시 장치의 상기 발광 영역 그룹들의 배열은 대칭 관계를 갖고,
    상기 제2 표시 장치의 상기 발광 영역 그룹들의 배열과 상기 제3 표시 장치의 상기 발광 영역 그룹들의 배열은 대칭 관계를 갖는 표시 장치.
KR1020210019822A 2021-02-15 2021-02-15 표시 장치 KR20220117363A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210019822A KR20220117363A (ko) 2021-02-15 2021-02-15 표시 장치
US17/670,804 US20220262781A1 (en) 2021-02-15 2022-02-14 Display device
CN202210137087.1A CN114944410A (zh) 2021-02-15 2022-02-15 显示设备及包括多个显示设备的拼接显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210019822A KR20220117363A (ko) 2021-02-15 2021-02-15 표시 장치

Publications (1)

Publication Number Publication Date
KR20220117363A true KR20220117363A (ko) 2022-08-24

Family

ID=82801581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210019822A KR20220117363A (ko) 2021-02-15 2021-02-15 표시 장치

Country Status (3)

Country Link
US (1) US20220262781A1 (ko)
KR (1) KR20220117363A (ko)
CN (1) CN114944410A (ko)

Also Published As

Publication number Publication date
CN114944410A (zh) 2022-08-26
US20220262781A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
KR20220041970A (ko) 타일형 표시 장치
KR20220016388A (ko) 타일형 표시 장치
KR20220021062A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220004896A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220124305A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220127410A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220018122A (ko) 타일형 표시 장치
US11837589B2 (en) Tiled display device
US20220223573A1 (en) Tiled display
KR20220117363A (ko) 표시 장치
KR20220037005A (ko) 타일형 표시 장치
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220105238A (ko) 표시 장치 및 타일드 표시 장치
KR20220030475A (ko) 타일형 표시 장치
KR20220014347A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
CN219610468U (zh) 显示装置及拼接显示装置
CN219658710U (zh) 显示装置
EP4174622A1 (en) Display device
CN116264801A (zh) 显示装置及其制造方法
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20220115495A1 (en) Tiled display
KR20230142050A (ko) 표시 장치 및 이의 제조 방법
KR20220129141A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220060074A (ko) 표시 장치 및 이의 제조 방법
KR20220007754A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination