KR20220041970A - 타일형 표시 장치 - Google Patents

타일형 표시 장치 Download PDF

Info

Publication number
KR20220041970A
KR20220041970A KR1020200124427A KR20200124427A KR20220041970A KR 20220041970 A KR20220041970 A KR 20220041970A KR 1020200124427 A KR1020200124427 A KR 1020200124427A KR 20200124427 A KR20200124427 A KR 20200124427A KR 20220041970 A KR20220041970 A KR 20220041970A
Authority
KR
South Korea
Prior art keywords
disposed
display device
layer
gate
electrode
Prior art date
Application number
KR1020200124427A
Other languages
English (en)
Inventor
김귀현
노상용
강태호
이화랑
최준후
최지연
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200124427A priority Critical patent/KR20220041970A/ko
Priority to US17/445,807 priority patent/US11659750B2/en
Priority to CN202111078780.8A priority patent/CN114256285A/zh
Publication of KR20220041970A publication Critical patent/KR20220041970A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/007—Optical devices or arrangements for the control of light using movable or deformable optical elements the movable or deformable optical element controlling the colour, i.e. a spectral characteristic, of the light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Astronomy & Astrophysics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

타일형 표시 장치가 제공된다. 타일형 표시 장치는 화소를 구비한 복수의 표시 영역, 및 상기 복수의 표시 영역 중 인접한 표시 영역들 사이의 결합 영역을 포함하는 복수의 표시 장치를 포함하고, 상기 복수의 표시 장치 각각은 상기 복수의 표시 장치 각각을 지지하는 제1 베이스 부재, 상기 화소를 이루는 박막 트랜지스터, 및 상기 결합 영역에 배치된 접속 배선을 포함하고, 상기 제1 베이스 부재 상에 배치되는 박막 트랜지스터층, 및 상기 결합 영역에 배치되어 상기 인접한 표시 장치들의 접속 배선들을 접속시키는 브릿지 전극을 포함한다.

Description

타일형 표시 장치{TILED DISPLAY DEVICE}
본 발명은 타일형 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함함으로써, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
표시 장치를 대형 크기로 제조하는 경우, 화소 개수의 증가로 인하여 발광 소자의 불량률이 증가할 수 있고, 생산성 또는 신뢰성이 저하될 수 있다. 이를 해결하기 위해, 타일형 표시 장치는 상대적으로 작은 크기를 갖는 복수의 표시 장치를 연결하여 대형 크기의 화면을 구현할 수 있다. 타일형 표시 장치는 서로 인접한 복수의 표시 장치 각각의 비표시 영역 또는 베젤 영역으로 인하여, 복수의 표시 장치 사이의 심(Seam)이라는 경계 부분을 포함할 수 있다. 복수의 표시 장치 사이의 경계 부분은 전체 화면에 하나의 영상을 표시할 경우 전체 화면에 단절감을 주게 되어 영상의 몰입도를 저하시킨다.
본 발명이 해결하고자 하는 과제는 복수의 표시 장치 사이의 경계 부분 또는 비표시 영역이 인지되는 것을 방지함으로써, 복수의 표시 장치 사이의 단절감을 개선하고 영상의 몰입도를 향상시킬 수 있는 타일형 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예의 타일형 표시 장치는 화소를 구비한 제1 표시 영역을 포함하는 제1 표시 장치, 상기 제1 표시 영역과 인접한 제2 표시 영역을 포함하는 제2 표시 장치, 및 상기 제1 표시 영역과 상기 제2 표시 영역 사이의 결합 영역을 포함하고, 상기 제1 및 제2 표시 장치 각각은 상기 제1 및 제2 표시 장치 각각을 지지하는 제1 베이스 부재, 상기 화소를 이루는 박막 트랜지스터, 및 상기 결합 영역에 배치된 접속 배선을 포함하고, 상기 제1 베이스 부재 상에 배치되는 박막 트랜지스터층, 및 상기 결합 영역에 배치되어 상기 제1 및 제2 표시 장치들의 접속 배선들을 접속시키는 브릿지 전극을 포함한다.
상기 제1 및 제2 표시 장치는 상기 화소에 접속되는 게이트 라인 및 데이터 라인을 더 포함하고, 상기 접속 배선은 상기 게이트 라인에 접속되는 제1 접속 배선, 및 상기 데이터 라인에 접속되는 제2 접속 배선을 포함할 수 있다.
상기 브릿지 전극은 상기 제1 및 제2 표시 장치들 각각의 제1 접속 배선을 접속시키는 제1 브릿지 전극, 및 상기 제1 및 제2 표시 장치들 각각의 제2 접속 배선을 접속시키는 제2 브릿지 전극을 포함할 수 있다.
상기 박막 트랜지스터층은 상기 제1 베이스 부재 상에 배치되는 버퍼층, 상기 버퍼층 상에 배치되는 게이트 절연막, 상기 게이트 절연막 상에 배치되는 층간 절연막, 및 상기 층간 절연막 상에 배치되는 보호층을 포함할 수 있다. 상기 박막 트랜지스터는 상기 버퍼층 상에 배치되는 액티브 영역, 상기 액티브 영역의 일단에 배치되어, 상기 층간 절연막 상에 배치된 제1 연결 전극을 통해 상기 데이터 라인에 접속되는 제1 전극, 상기 액티브 영역의 타단에 배치되어, 상기 층간 절연막 상에 배치된 제2 연결 전극을 통해 발광 소자에 접속되는 제2 전극, 및 상기 게이트 절연막 상에 배치되는 게이트 전극을 포함할 수 있다.
상기 제1 접속 배선은 상기 게이트 절연막 상에 배치되고, 상기 제1 브릿지 전극은 상기 보호층 상에 배치되어 상기 보호층 및 상기 층간 절연막을 관통하는 제1 컨택홀을 통해 상기 제1 접속 배선에 접속될 수 있다.
상기 제1 접속 배선은 상기 게이트 절연막 상에 배치되어, 상기 게이트 라인을 통해 상기 박막 트랜지스터의 게이트 전극에 접속될 수 있다.
상기 제2 접속 배선은 상기 층간 절연막 상에 배치되고, 상기 제2 브릿지 전극은 상기 보호층 상에 배치되어 상기 보호층을 관통하는 제2 컨택홀을 통해 상기 제2 접속 배선에 접속될 수 있다.
상기 제2 접속 배선은 상기 층간 절연막 상에 배치되어, 상기 데이터 라인을 통해 상기 박막 트랜지스터의 제1 전극에 접속될 수 있다.
상기 제1 및 제2 표시 장치는 상기 복수의 표시 영역의 최외곽을 둘러싸는 비표시 영역을 더 포함하고, 상기 제1 및 제2 표시 장치 중 적어도 일부의 표시 장치는 상기 비표시 영역에서 상기 게이트 절연막 상에 배치된 제1 패드 접속 배선, 상기 비표시 영역에서 상기 보호층 상에 배치되어 상기 제1 패드 접속 배선에 접속되는 제1 패드부, 상기 제1 패드부 상에 배치되는 제1 연성 필름, 및 상기 제1 연성 필름 상에 배치되어 상기 제1 패드부에 게이트 신호를 공급하는 게이트 구동부를 포함할 수 있다.
상기 제1 패드 접속 배선은 상기 게이트 라인을 통해 상기 박막 트랜지스터의 게이트 전극에 접속될 수 있다.
상기 제1 및 제2 표시 장치는 상기 복수의 표시 영역의 최외곽을 둘러싸는 비표시 영역을 더 포함하고, 상기 제1 및 제2 표시 장치 중 적어도 일부의 표시 장치는 상기 비표시 영역에서 층간 절연막 상에 배치된 제2 패드 접속 배선, 상기 비표시 영역에서 상기 보호층 상에 배치되어 상기 제2 패드 접속 배선에 접속되는 제2 패드부, 상기 제2 패드부 상에 배치되는 제2 연성 필름, 및 상기 제2 연성 필름 상에 배치되어 상기 제2 패드부에 소스 전압을 공급하는 소스 구동부를 포함할 수 있다.
상기 제2 패드 접속 배선은 상기 데이터 라인을 통해 상기 박막 트랜지스터의 제1 전극에 접속될 수 있다.
상기 제1 및 제2 표시 장치 각각은 상기 박막 트랜지스터층 상에 배치되어 복수의 발광 소자를 포함하는 발광 소자층, 상기 발광 소자층 상에 배치되어 상기 복수의 화소 각각에 대응되는 파장 변환부를 포함하는 파장 변환층, 및 상기 파장 변환층 상에 배치되어 상기 복수의 화소 각각에 대응되는 컬러 필터를 포함하는 컬러 필터층, 및 상기 컬러 필터층 상에 배치되어 상기 제1 베이스 부재에 대향하는 제2 베이스 부재를 더 포함할 수 있다.
상기 제1 및 제2 표시 장치 각각은 상기 표시 영역에서 상기 발광 소자층 및 상기 파장 변환층 사이에 배치된 충진층, 및 상기 충진층을 둘러싸고 상기 제1 베이스 부재 및 상기 제2 베이스 부재를 결합시키는 실링 부재를 더 포함할 수 있다.
상기 타일형 표시 장치는 상기 제1 및 제2 표시 장치들의 상기 제1 베이스 부재의 측면, 상기 박막 트랜지스터층의 측면, 상기 실링 부재의 측면, 및 상기 제2 베이스 부재의 측면을 결합시키는 결합 부재를 더 포함할 수 있다.
상기 결합 부재는 상기 브릿지 전극을 보호하고, 인접한 브릿지 전극들을 절연시킬 수 있다.
상기 제1 표시 장치는 상기 화소에 접속되는 게이트 라인과 데이터 라인, 상기 게이트 라인에 게이트 신호를 공급하는 게이트 구동부, 및 상기 데이터 라인에 소스 전압을 공급하는 소스 구동부를 포함하고, 상기 제2 표시 장치는 상기 제1 표시 장치의 제1 방향으로 인접하게 배치되고, 상기 화소에 접속되는 게이트 라인과 데이터 라인, 및 상기 데이터 라인에 소스 전압을 공급하는 소스 구동부를 포함하며, 상기 브릿지 전극을 통해 상기 제1 표시 장치의 게이트 구동부로부터 게이트 신호를 수신할 수 있다.
상기 타일형 표시 장치는 상기 제1 표시 장치의 상기 제1 방향과 수직한 제2 방향으로 인접하고, 상기 화소에 접속되는 게이트 라인과 데이터 라인, 및 상기 게이트 라인에 게이트 신호를 공급하는 게이트 구동부를 포함하며, 상기 브릿지 전극을 통해 상기 제1 표시 장치의 소스 구동부로부터 소스 전압을 수신하는 제3 표시 장치를 더 포함할 수 있다.
상기 타일형 표시 장치는 상기 제2 표시 장치의 상기 제2 방향으로 인접하고 상기 제3 표시 장치의 상기 제1 방향으로 인접하며, 상기 브릿지 전극을 통해 상기 제2 표시 장치의 소스 구동부로부터 소스 전압을 수신하고, 상기 브릿지 전극을 통해 상기 제3 표시 장치의 게이트 구동부로부터 게이트 신호를 수신하는 제4 표시 장치를 더 포함할 수 있다.
상기 타일형 표시 장치는 상기 제4 표시 장치의 상기 제2 방향으로 인접하고, 상기 화소에 접속되는 게이트 라인과 데이터 라인, 및 상기 데이터 라인에 소스 전압을 공급하는 소스 구동부를 포함하는 제5 표시 장치를 더 포함하고, 상기 제4 표시 장치는 상기 제2 표시 장치의 소스 구동부 및 상기 제5 표시 장치의 소스 구동부 각각으로부터 소스 전압을 수신할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 타일형 표시 장치에 의하면, 인접한 표시 장치들의 접속 배선을 접속시키는 브릿지 전극을 포함함으로써, 타일형 표시 장치는 결합 영역에서 패드부를 포함하지 않을 수 있고, 복수의 표시 장치 각각의 거리는 결합 영역이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 따라서, 타일형 표시 장치는 결합 영역이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치 사이의 단절감을 개선하고 영상의 몰입도를 향상시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 2는 도 1의 절단선 I-I'을 따라 자른 단면도이다.
도 3은 도 2의 A1 영역의 확대도이다.
도 4는 도 1의 절단선 II-II'을 따라 자른 단면도이다.
도 5는 도 1의 절단선 III-III'을 따라 자른 단면도이다.
도 6은 도 1의 절단선 IV-IV'을 따라 자른 단면도이다.
도 7은 일 실시예에 따른 타일형 표시 장치에서, 복수의 표시 장치의 게이트 라인, 데이터 라인, 및 브릿지 전극의 연결 관계를 나타내는 도면이다.
도 8 내지 도 10은 도 6의 타일형 표시 장치의 제조 과정을 나타내는 단면도이다.
도 11은 다른 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 12는 다른 실시예에 따른 타일형 표시 장치에서, 복수의 표시 장치의 게이트 라인, 데이터 라인, 및 브릿지 전극의 연결 관계를 나타내는 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 타일형 표시 장치를 나타내는 평면도이다.
도 1을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10)를 포함할 수 있다. 복수의 표시 장치(10)는 격자형으로 배열될 수 있으나, 이에 한정되지 않는다. 복수의 표시 장치(10)는 제1 방향(X축 방향) 또는 제2 방향(Y축 방향)으로 연결될 수 있고, 타일형 표시 장치(TD)는 특정 형상을 가질 수 있다. 예를 들어, 복수의 표시 장치(10) 각각은 서로 동일한 크기를 가질 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 복수의 표시 장치(10)는 서로 다른 크기를 가질 수 있다.
복수의 표시 장치(10) 각각은 장변과 단변을 포함하는 직사각형 형상일 수 있다. 복수의 표시 장치(10)는 장변 또는 단변이 서로 연결되며 배치될 수 있다. 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 가장자리에 배치되어, 타일형 표시 장치(TD)의 일변을 이룰 수 있다. 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 모서리에 배치될 수 있고, 타일형 표시 장치(TD)의 인접한 두 개의 변을 형성할 수 있다. 또 다른 일부의 표시 장치(10)는 타일형 표시 장치(TD)의 내부에 배치될 수 있고, 다른 표시 장치들(10)에 의해 둘러싸일 수 있다.
표시 장치(10)는 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 복수의 화소를 포함하여 영상을 표시할 수 있다. 비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치되어 표시 영역(DA)을 둘러쌀 수 있고, 영상을 표시하지 않을 수 있다.
타일형 표시 장치(TD)는 전체적으로 평면적 형상을 가질 수 있으나, 이에 한정되지 않는다. 타일형 표시 장치(TD)는 입체적 형상을 가짐으로써, 사용자에게 입체감을 줄 수 있다. 예를 들어, 타일형 표시 장치(TD)가 입체적 형상을 갖는 경우, 복수의 표시 장치(10) 중 적어도 일부의 표시 장치(10)는 커브드(Curved) 형상을 가질 수 있다. 다른 예를 들어, 복수의 표시 장치(10) 각각은 평면 형상을 갖고 서로 소정의 각도로 연결됨으로써, 타일형 표시 장치(TD)는 입체적 형상을 가질 수 있다.
타일형 표시 장치(TD)는 복수의 표시 영역(DA) 사이에 배치되는 결합 영역(SM)을 포함할 수 있다. 타일형 표시 장치(TD)는 인접한 표시 장치들(10) 각각의 비표시 영역(NDA)이 연결되어 형성될 수 있다. 복수의 표시 장치(10)는 결합 영역(SM)에 배치되는 결합 부재 또는 접착 부재를 통해 서로 연결될 수 있다. 복수의 표시 장치(10) 각각의 결합 영역(SM)은 패드부 및 패드부에 부착되는 연성 필름을 포함하지 않을 수 있다. 따라서, 복수의 표시 장치(10) 각각의 표시 영역들(DA) 사이의 거리는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 또한, 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 복수의 표시 장치(10) 사이의 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 개선하고 영상의 몰입도를 향상시킬 수 있다.
표시 장치(10)는 표시 영역(DA)에서 복수의 행과 열을 따라 배열된 복수의 화소를 포함할 수 있다. 복수의 화소 각각은 화소 정의막 또는 뱅크에 의해 정의되는 발광 영역(LA)을 포함할 수 있고, 발광 영역(LA)을 통해 소정의 피크 파장을 갖는 광을 방출할 수 있다. 예를 들어, 표시 장치(10)의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 표시 장치(10)의 발광 소자에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 소정의 피크 파장을 갖는 광을 표시 장치(10)의 외부로 방출할 수 있다. 제1 발광 영역(LA1)은 제1 색의 광을 방출할 수 있고, 제2 발광 영역(LA2)은 제2 색의 광을 방출할 수 있으며, 제3 발광 영역(LA3)은 제3 색의 광을 방출할 수 있다. 예를 들어, 제1 색의 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있고, 제2 색의 광은 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색의 광은 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광일 수 있으나, 이에 한정되지 않는다.
제1 내지 제3 발광 영역(LA1, LA2, LA3)은 표시 영역(DA)의 제1 방향(X축 방향)을 따라 순차적으로 반복 배치될 수 있다. 예를 들어, 제1 발광 영역(LA1)의 면적은 제2 발광 영역(LA2)의 면적보다 넓을 수 있고, 제2 발광 영역(LA2)의 면적은 제3 발광 영역(LA3)의 면적보다 넓을 수 있다. 다른 예를 들어, 제1 발광 영역(LA1)의 면적, 제2 발광 영역(LA2)의 면적, 및 제3 발광 영역(LA3)의 면적은 실질적으로 동일할 수 있다.
표시 장치(10)의 표시 영역(DA)은 복수의 발광 영역(LA)을 둘러싸는 차광 영역(BA)을 포함할 수 있다. 차광 영역(BA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)에서 방출되는 광들의 혼색을 방지할 수 있다.
타일형 표시 장치(TD)는 제1 내지 제4 표시 장치(10-1~10-4)를 포함할 수 있다. 표시 장치(10)의 개수 및 결합 관계는 도 1의 실시예에 한정되지 않는다. 표시 장치(10)의 개수는 표시 장치(10) 및 타일형 표시 장치(TD) 각각의 크기에 따라 결정될 수 있다.
제1 연성 필름(FPCB1)은 타일형 표시 장치(TD)의 일측에 마련된 비표시 영역(NDA)에 배치될 수 있다. 예를 들어, 제1 연성 필름(FPCB1)은 제1 표시 장치(10-1)의 좌측의 비표시 영역(NDA) 및 제3 표시 장치(10-3)의 좌측의 비표시 영역(NDA)에 배치될 수 있다. 제1 연성 필름(FPCB1)은 제1 및 제3 표시 장치(10-1, 10-3) 각각의 제1 베이스 부재 상에 배치된 제1 패드부에 부착될 수 있다. 제1 연성 필름(FPCB1)의 일측은 제1 패드부에 접속될 수 있고, 제1 연성 필름(FPCB1)의 타측은 게이트 회로 보드(미도시)에 접속될 수 있다. 제1 연성 필름(FPCB1)은 게이트 구동부(GIC)의 게이트 신호를 표시 장치(10)에 전송할 수 있다.
게이트 구동부(GIC)는 제1 연성 필름(FPCB1) 상에 배치될 수 있고, 표시 장치(10)의 복수의 화소에 접속될 수 있다. 예를 들어, 게이트 구동부(GIC)는 집적 회로(Integrated Circuit, IC)일 수 있다. 게이트 구동부(GIC)는 타이밍 제어부의 게이트 제어 신호를 기초로 게이트 신호들을 생성할 수 있고, 게이트 신호들을 표시 영역(DA)의 게이트 라인들에 순차적으로 공급할 수 있다.
제2 연성 필름(FPCB2)은 타일형 표시 장치(TD)의 일측에 인접한 타측에 마련된 비표시 영역(NDA)에 배치될 수 있다. 예를 들어, 제2 연성 필름(FPCB2)은 제1 표시 장치(10-1)의 상측의 비표시 영역(NDA) 및 제2 표시 장치(10-2)의 상측의 비표시 영역(NDA)에 배치될 수 있다. 제2 연성 필름(FPCB2)은 제1 및 제2 표시 장치(10-1, 10-2) 각각의 제1 베이스 부재 상에 배치된 제2 패드부에 부착될 수 있다. 제2 연성 필름(FPCB2)의 일측은 제2 패드부에 접속될 수 있고, 제2 연성 필름(FPCB2)의 타측은 소스 회로 보드(미도시)에 접속될 수 있다. 제2 연성 필름(FPCB2)은 소스 구동부(SIC)의 소스 전압 또는 데이터 전압을 표시 장치(10)에 전송할 수 있다.
소스 구동부(SIC)는 제2 연성 필름(FPCB2) 상에 배치될 수 있고, 표시 장치(10)의 복수의 화소에 접속될 수 있다. 예를 들어, 소스 구동부(SIC)는 집적 회로(Integrated Circuit, IC)일 수 있다. 소스 구동부(SIC)는 타이밍 제어부의 소스 제어 신호를 기초로 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환할 수 있고, 제2 연성 필름(FPCB2)을 통해 표시 영역(DA)의 데이터 라인에 공급할 수 있다.
선택적으로, 제1 연성 필름(FPCB1)은 제2 및 제4 표시 장치(10)의 우측의 비표시 영역(NDA)에 추가적으로 배치될 수 있고, 제2 연성 필름(FPCB2)은 제3 및 제4 표시 장치(10)의 하측의 비표시 영역(NDA)에 추가적으로 배치될 수 있으나, 이에 한정되지 않는다.
도 2는 도 1의 절단선 I-I'을 따라 자른 단면도이다.
도 2를 참조하면, 표시 장치(10)의 표시 영역(DA)은 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 포함할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각은 복수의 화소 각각의 발광 다이오드(ED)에서 생성된 광이 표시 장치(10)의 외부로 방출되는 영역일 수 있다.
표시 장치(10)는 제1 베이스 부재(SUB1), 표시층(DPL), 실링 부재(AM), 제1 패드부(PAD1), 제1 연성 필름(FPCB1), 게이트 구동부(GIC), 및 제2 베이스 부재(SUB2)를 포함할 수 있다.
제1 베이스 부재(SUB1)는 베이스 기판일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 부재(SUB1)는 리지드(Rigid) 기판일 수 있다. 제1 베이스 부재(SUB1)가 리지드 기판인 경우, 제1 베이스 부재(SUB1)는 글라스 재질 또는 금속 재질을 포함할 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 제1 베이스 부재(SUB1)는 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 제1 베이스 부재(SUB1)가 플렉서블 기판인 경우, 제1 베이스 부재(SUB1)는 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다.
표시층(DPL)은 제1 베이스 부재(SUB1) 상에 배치될 수 있다. 표시층(DPL)은 박막 트랜지스터층(TFTL), 발광 소자층(EML), 충진층(FIL), 파장 변환층(WLCL), 및 컬러 필터층(CFL)을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 제1 베이스 부재(SUB1) 상에 배치될 수 있다. 박막 트랜지스터층(TFTL)은 버퍼층(BF), 박막 트랜지스터(TFT), 게이트 절연막(GI), 제1 패드 접속 배선(PCL1), 층간 절연막(ILD), 제1 및 제2 연결 전극(CNE1, CNE2), 제1 보호층(PAS1), 및 제1 평탄화층(OC1)을 포함할 수 있다.
버퍼층(BF)은 제1 베이스 부재(SUB1) 상에 배치될 수 있다. 버퍼층(BF)은 공기 또는 수분의 침투를 방지할 수 있는 무기 물질을 포함할 수 있다. 예를 들어, 버퍼층(BF)은 교번하여 적층된 복수의 무기막을 포함할 수 있다.
박막 트랜지스터(TFT)는 버퍼층(BF) 상에서 표시 영역(DA)에 배치될 수 있고, 복수의 화소 각각의 화소 회로를 구성할 수 있다. 예를 들어, 박막 트랜지스터(TFT)는 화소 회로의 구동 트랜지스터 또는 스위칭 트랜지스터일 수 있다. 박막 트랜지스터(TFT)는 반도체 영역(ACT), 게이트 전극(GE), 소스 전극(SE), 및 드레인 전극(DE)을 포함할 수 있다.
반도체 영역(ACT), 소스 전극(SE), 및 드레인 전극(DE)은 버퍼층(BF) 상에 배치될 수 있다. 반도체 영역(ACT)은 게이트 전극(GE)과 두께 방향으로 중첩될 수 있고, 게이트 절연막(GI)에 의해 게이트 전극(GE)과 절연될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 반도체 영역(ACT)의 물질을 도체화하여 마련될 수 있다.
게이트 전극(GE)은 게이트 절연막(GI) 상에 배치될 수 있다. 게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고, 반도체 영역(ACT)과 중첩될 수 있다.
게이트 절연막(GI)은 반도체 영역(ACT), 소스 전극(SE), 및 드레인 전극(DE)의 상부에 마련될 수 있다. 예를 들어, 게이트 절연막(GI)은 반도체 영역(ACT), 소스 전극(SE), 드레인 전극(DE), 및 버퍼층(BF)을 덮을 수 있고, 반도체 영역(ACT)과 게이트 전극(GE)을 절연시킬 수 있다. 게이트 절연막(GI)은 제1 및 제2 연결 전극(CNE1, CNE2)이 관통하는 컨택홀을 포함할 수 있다.
제1 패드 접속 배선(PCL1)은 비표시 영역(NDA)에서 게이트 절연막(GI) 상에 배치될 수 있다. 제1 패드 접속 배선(PCL1)은 제1 컨택홀(CNT1)에 삽입된 제1 패드부(PAD1)에 접속될 수 있다. 제1 패드 접속 배선(PCL1)은 제1 패드부(PAD1)로부터 수신된 게이트 신호를 표시 영역(DA)의 게이트 라인에 공급할 수 있다. 예를 들어, 제1 패드 접속 배선(PCL1)은 박막 트랜지스터(TFT)의 게이트 전극(GE)과 동일 층에서 동일 물질로 형성될 수 있으나, 이에 한정되지 않는다.
층간 절연막(ILD)은 게이트 전극(GE) 및 제1 패드 접속 배선(PCL1) 상에 배치될 수 있다. 층간 절연막(ILD)은 표시 영역(DA)에서 제1 및 제2 연결 전극(CNE1, CNE2)이 관통하는 컨택홀을 포함할 수 있다. 표시 영역(DA)에서 층간 절연막(ILD)의 컨택홀은 게이트 절연막(GI)의 컨택홀에 연결될 수 있다. 층간 절연막(ILD)은 비표시 영역(NDA)에서 제1 패드부(PAD1)가 관통하는 제1 컨택홀(CNT1)을 포함할 수 있다. 비표시 영역(NDA)의 제1 컨택홀(CNT1)은 층간 절연막(ILD) 및 제1 보호층(PAS1)을 관통할 수 있다.
제1 및 제2 연결 전극(CNE1, CNE2)은 층간 절연막(ILD) 상에서 서로 이격되게 배치될 수 있다. 제1 연결 전극(CNE1)은 데이터 라인과 박막 트랜지스터(TFT)의 소스 전극(SE)을 접속시킬 수 있다. 제1 연결 전극(CNE1)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 소스 전극(SE)에 컨택될 수 있다.
제2 연결 전극(CNE2)은 박막 트랜지스터(TFT)의 드레인 전극(DE)과 발광 소자의 제1 전극(AE)을 접속시킬 수 있다. 제2 연결 전극(CNE2)은 게이트 절연막(GI) 및 층간 절연막(ILD)에 마련된 컨택홀을 통해 드레인 전극(DE)에 컨택될 수 있다.
제1 보호층(PAS1)은 제1 및 제2 연결 전극(CNE1, CNE2)의 상부에 마련되어, 박막 트랜지스터(TFT)를 보호할 수 있다. 제1 보호층(PAS1)은 표시 영역(DA)에서 발광 소자의 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다. 제1 보호층(PAS1)은 비표시 영역(NDA)에서 제1 패드부(PAD1)가 관통하는 제1 컨택홀(CNT1)을 포함할 수 있다.
제1 패드부(PAD1)는 제1 보호층(PAS1) 상에서 비표시 영역(NDA)에 배치될 수 있다. 제1 패드부(PAD1)는 제1 베이스 부재(SUB1)와 제2 베이스 부재(SUB2)를 결합시키는 실링 부재(AM)보다 외곽에 배치될 수 있다. 제1 패드부(PAD1)는 제1 패드 접속 배선(PCL1)을 통해 게이트 라인 및 박막 트랜지스터(TFT)의 게이트 전극(GE)에 접속될 수 있다.
제1 연성 필름(FPCB1)은 제1 패드부(PAD1)의 일면에 부착될 수 있다. 예를 들어, 제1 연성 필름(FPCB1)은 이방성 도전 필름을 통해 제1 패드부(PAD1) 상에 배치될 수 있으나, 이에 한정되지 않는다. 제1 연성 필름(FPCB1)의 일측은 제1 패드부(PAD1)에 접속될 수 있고, 제1 연성 필름(FPCB1)의 타측은 게이트 회로 보드(미도시)에 접속될 수 있다. 제1 연성 필름(FPCB1)은 게이트 구동부(GIC)의 게이트 신호를 표시 장치(10)의 게이트 라인에 전송할 수 있다.
게이트 구동부(GIC)는 제1 연성 필름(FPCB1) 상에 배치될 수 있고, 표시 장치(10)의 복수의 화소에 접속될 수 있다. 예를 들어, 게이트 구동부(GIC)는 집적 회로(Integrated Circuit, IC)일 수 있다. 게이트 구동부(GIC)는 타이밍 제어부의 게이트 제어 신호를 기초로 게이트 신호들을 생성할 수 있고, 게이트 신호들을 표시 영역(DA)의 게이트 라인들에 순차적으로 공급할 수 있다.
제1 평탄화층(OC1)은 제1 보호층(PAS1) 상에 마련되어, 박막 트랜지스터층(TFTL)의 상단을 평탄화시킬 수 있다. 예를 들어, 제1 평탄화층(OC1)은 발광 소자의 제1 전극(AE)이 관통하는 컨택홀을 포함할 수 있다. 여기에서, 제1 평탄화층(OC1)의 컨택홀은 제1 보호층(PAS1)의 컨택홀에 연결될 수 있다. 제1 평탄화층(OC1)은 유기 물질을 포함할 수 있다.
발광 소자층(EML)은 발광 소자, 제1 뱅크(BNK1), 제2 뱅크(BNK2), 및 제2 보호층(PAS2)을 포함할 수 있다.
발광 소자는 박막 트랜지스터층(TFTL) 상에 마련될 수 있다. 발광 소자는 제1 전극(AE), 제2 전극(CE), 및 발광 다이오드(ED)를 포함할 수 있다.
제1 전극(AE)은 제1 평탄화층(OC1) 상에 배치될 수 있다. 예를 들어, 제1 전극(AE)은 제1 평탄화층(OC1) 상에 배치된 제1 뱅크(BNK1) 상에 배치되어 제1 뱅크(BNK1)를 덮을 수 있다. 제1 전극(AE)은 제2 뱅크(BNK2)에 의해 정의되는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 중 하나의 발광 영역과 중첩되게 배치될 수 있다. 그리고, 제1 전극(AE)은 박막 트랜지스터(TFT)의 드레인 전극(DE)에 접속될 수 있다. 제1 전극(AE)은 발광 소자의 애노드 전극일 수 있으나, 이에 한정되지 않는다.
제2 전극(CE)은 제1 평탄화층(OC1)의 상부에서, 제1 전극(AE)과 이격되게 배치될 수 있다. 예를 들어, 제2 전극(CE)은 제1 평탄화층(OC1) 상에 배치된 제1 뱅크(BNK1) 상에 배치되어 제1 뱅크(BNK1)를 덮을 수 있다. 제2 전극(CE)은 제2 뱅크(BNK2)에 의해 정의되는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 중 하나의 발광 영역과 중첩되게 배치될 수 있다. 예를 들어, 제2 전극(CE)은 전체 화소에 공급되는 공통 전압을 수신할 수 있다. 제2 전극(CE)은 발광 소자의 캐소드 전극일 수 있으나, 이에 한정되지 않는다.
발광 다이오드(ED)는 제1 평탄화층(OC1) 상에서 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 다이오드(ED)는 제1 전극(AE)의 일부와 제2 전극(CE)의 일부를 덮는 제1 절연층(IL1) 상에 배치될 수 있다. 여기에서, 제1 절연층(IL1)은 무기 절연성 물질을 포함할 수 있고, 제1 및 제2 전극(AE, CE)의 사이에서 함몰된 단차를 포함할 수 있다. 발광 다이오드(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 다이오드(ED)의 타단은 제2 전극(CE)에 접속될 수 있다. 예를 들어, 복수의 발광 다이오드(ED)는 동일 물질을 갖는 활성층을 포함하여, 동일 파장대의 광, 또는 동일 색의 광을 방출할 수 있다. 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에서 방출되는 광은 동일 색을 가질 수 있다. 예를 들어, 복수의 발광 다이오드(ED)는 440nm 내지 480nm 범위의 피크 파장을 갖는 제3 색의 광 또는 청색 광을 방출할 수 있다. 따라서, 발광 소자층(EML)은 제3 색의 광 또는 청색 광을 방출할 수 있다.
발광 다이오드(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가질 수 있고, 무기 물질을 포함하는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 형성된 전계에 따라 두 전극 사이에서 정렬될 수 있다.
다른 예를 들어, 발광 소자는 유기 물질을 포함하는 유기 발광 다이오드를 포함할 수 있다. 유기 발광 다이오드는 발광 소자의 제1 전극 및 제2 전극 각각에 인가된 전압에 의하여, 정공과 전자가 유기 발광층에서 서로 결합함으로써 광을 방출할 수 있다.
제2 뱅크(BNK2)는 제1 평탄화층(OC1) 상에 배치되어 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 정의할 수 있다. 예를 들어, 제2 뱅크(BNK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각을 둘러쌀 수 있으나, 이에 한정되지 않는다. 제2 뱅크(BNK2)는 복수의 발광 소자 각각의 제1 전극(AE) 또는 제2 전극(CE)을 이격 및 절연시킬 수 있다. 제2 뱅크(BNK2)는 차광 영역(BA)에 배치될 수 있다.
제2 보호층(PAS2)은 복수의 발광 소자 및 제2 뱅크(BNK2) 상에 배치될 수 있다. 제2 보호층(PAS2)은 복수의 발광 소자를 덮을 수 있고, 복수의 발광 소자를 보호할 수 있다. 제2 보호층(PAS2)은 외부로부터 수분 또는 공기 등 불순물의 침투를 방지하여 복수의 발광 소자의 손상을 방지할 수 있다.
충진제(FIL)는 발광 소자층(EML)과 파장 변환층(WLCL) 사이의 공간을 채울 수 있고, 실링 부재(AM)에 의해 둘러싸일 수 있다. 예를 들어, 충진제(FIL)는 유기 물질로 이루어질 수 있고, 광을 투과시킬 수 있다. 충진제(FIL)는 실리콘계 유기 물질, 에폭시계 유기 물질 등으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다. 다른 예를 들어, 충진제(FIL)는 생략될 수도 있다.
실링 부재(AM)는 비표시 영역(NDA)에서 제1 베이스 부재(SUB1)의 가장자리와 제2 베이스 부재(SUB2)의 가장자리 사이에 개재될 수 있다. 실링 부재(AM)는 비표시 영역(NDA)에서 제1 베이스 부재(SUB1)와 제2 베이스 부재(SUB2)를 따라 배치되어 충진제(FIL)를 밀봉할 수 있다. 제1 베이스 부재(SUB1)와 제2 베이스 부재(SUB2)는 실링 부재(AM)를 통해 상호 결합될 수 있다. 예를 들어, 실링 부재(AM)는 유기 물질을 포함할 수 있다. 실링 부재(AM)는 에폭시계 레진으로 이루어질 수 있으나, 반드시 이에 한정되는 것은 아니다.
파장 변환층(WLCL)은 제2 차광 부재(BK2), 제1 파장 변환부(WLC1), 제2 파장 변환부(WLC2), 광 투과부(LTU), 제2 캡핑층(CAP2)을 포함할 수 있다.
제2 차광 부재(BK2)는 제2 캡핑층(CAP2) 상의 차광 영역(BA)에 배치될 수 있다. 제2 차광 부재(BK2)는 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 제2 차광 부재(BK2)는 광의 투과를 차단할 수 있다. 제2 차광 부재(BK2)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(10)의 색 재현율을 향상시킬 수 있다. 제2 차광 부재(BK2)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제2 차광 부재(BK2)는 유기 차광 물질과 발액 성분을 포함할 수 있다. 예를 들어, 제2 차광 부재(BK2)는 발액 성분을 포함한 블랙 유기 물질로 이루어질 수 있다. 제2 차광 부재(BK2)는 발액 성분을 포함한 유기 차광 물질의 코팅 및 노광 공정 등을 통해 형성될 수 있다.
제1 파장 변환부(WLC1)는 제2 캡핑층(CAP2) 상의 제1 발광 영역(LA1)에 배치될 수 있다. 제1 파장 변환부(WLC1)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제1 파장 변환부(WLC1)는 제1 베이스 수지(BS1), 제1 산란체(SCT1) 및 제1 파장 시프터(WLS1)를 포함할 수 있다.
제1 베이스 수지(BS1)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제1 베이스 수지(BS1)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제1 베이스 수지(BS1)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 및 이미드계 수지 등의 유기 물질 중 적어도 하나를 포함할 수 있다.
제1 산란체(SCT1)는 제1 베이스 수지(BS1)와 상이한 굴절률을 가질 수 있고, 제1 베이스 수지(BS1)와 광학 계면을 형성할 수 있다. 예를 들어, 제1 산란체(SCT1)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제1 산란체(SCT1)는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등과 같은 금속 산화물을 포함하거나, 아크릴계 수지 또는 우레탄계 수지 등의 유기 입자를 포함할 수 있다. 제1 산란체(SCT1)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제1 파장 시프터(WLS1)는 입사광의 피크 파장을 제1 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제1 파장 시프터(WLS1)는 표시 장치(10)에서 제공된 청색 광을 610nm 내지 650nm 범위의 단일 피크 파장을 갖는 적색 광으로 변환하여 방출할 수 있다. 제1 파장 시프터(WLS1)는 양자점, 양자 막대 또는 형광체일 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정한 색을 방출하는 입자상 물질일 수 있다.
발광 소자층(EML)에서 제공된 청색 광의 일부는 제1 파장 시프터(WLS1)에 의해 적색 광으로 변환되지 않고 제1 파장 변환부(WLC1)를 투과할 수 있다. 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환되지 않고 제1 컬러 필터(CF1)에 입사한 광은 제1 컬러 필터(CF1)에 의해 차단될 수 있다. 그리고, 발광 소자층(EML)에서 제공된 청색 광 중 제1 파장 변환부(WLC1)에 의해 변환된 적색 광은 제1 컬러 필터(CF1)를 투과하여 외부로 출사될 수 있다. 따라서, 제1 발광 영역(LA1)은 적색 광을 방출할 수 있다.
제2 파장 변환부(WLC2)는 제2 캡핑층(CAP2) 상의 제2 발광 영역(LA2)에 배치될 수 있다. 제2 파장 변환부(WLC2)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 제2 파장 변환부(WLC2)는 제2 베이스 수지(BS2), 제2 산란체(SCT2) 및 제2 파장 시프터(WLS2)를 포함할 수 있다.
제2 베이스 수지(BS2)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제2 베이스 수지(BS2)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 수지(BS2)는 제1 베이스 수지(BS1)와 동일 물질로 이루어지거나, 제1 베이스 수지(BS1)에서 예시된 물질로 이루어질 수 있다.
제2 산란체(SCT2)는 제2 베이스 수지(BS2)와 상이한 굴절률을 가질 수 있고, 제2 베이스 수지(BS2)와 광학 계면을 형성할 수 있다. 예를 들어, 제2 산란체(SCT2)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제2 산란체(SCT2)는 제1 산란체(SCT1)와 동일 물질로 이루어지거나, 제1 산란체(SCT1)에서 예시된 물질로 이루어질 수 있다. 제2 산란체(SCT2)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제2 파장 시프터(WLS2)는 입사광의 피크 파장을 제1 파장 시프터(WLS1)의 제1 피크 파장과 다른 제2 피크 파장으로 변환 또는 시프트시킬 수 있다. 예를 들어, 제2 파장 시프터(WLS2)는 표시 장치(10)에서 제공된 청색 광을 510nm 내지 550nm 범위의 단일 피크 파장을 갖는 녹색 광으로 변환하여 방출할 수 있다. 제2 파장 시프터(WLS2)는 양자점, 양자 막대 또는 형광체일 수 있다. 제2 파장 시프터(WLS2)는 제1 파장 시프터(WLS1)에서 예시된 물질과 동일 취지의 물질을 포함할 수 있다. 제2 파장 시프터(WLS2)의 파장 변환 범위는 제1 파장 시프터(WLS1)의 파장 변환 범위와 다르도록 양자점, 양자 막대 또는 형광체로 이루어질 수 있다.
광 투과부(LTU)는 제2 캡핑층(CAP2) 상의 제3 발광 영역(LA3)에 배치될 수 있다. 광 투과부(LTU)는 제2 차광 부재(BK2)에 의해 둘러싸일 수 있다. 광 투과부(LTU)는 입사광의 피크 파장을 유지하여 투과시킬 수 있다. 광 투과부(LTU)는 제3 베이스 수지(BS3) 및 제3 산란체(SCT3)를 포함할 수 있다.
제3 베이스 수지(BS3)는 광 투과율이 상대적으로 높은 물질을 포함할 수 있다. 제3 베이스 수지(BS3)는 투명 유기 물질로 이루어질 수 있다. 예를 들어, 제3 베이스 수지(BS3)는 제1 또는 제2 베이스 수지(BS1, BS2)와 동일 물질로 이루어지거나, 제1 또는 제2 베이스 수지(BS1, BS2)에서 예시된 물질로 이루어질 수 있다.
제3 산란체(SCT3)는 제3 베이스 수지(BS3)와 상이한 굴절률을 가질 수 있고, 제3 베이스 수지(BS3)와 광학 계면을 형성할 수 있다. 예를 들어, 제3 산란체(SCT3)는 투과광의 적어도 일부를 산란시키는 광 산란 물질 또는 광 산란 입자를 포함할 수 있다. 예를 들어, 제3 산란체(SCT3)는 제1 또는 제2 산란체(SCT1, SCT2)와 동일 물질로 이루어지거나, 제1 또는 제2 산란체(SCT1, SCT2)에서 예시된 물질로 이루어질 수 있다. 제3 산란체(SCT3)는 입사광의 피크 파장을 실질적으로 변환시키지 않으면서, 입사광의 입사 방향과 무관하게 광을 랜덤 방향으로 산란시킬 수 있다.
제2 캡핑층(CAP2)은 제1 및 제2 파장 변환부(WLC1, WLC2), 광 투과부(LTU), 및 제1 차광 부재(BK1)의 하면을 덮을 수 있다. 예를 들어, 제2 캡핑층(CAP2)은 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)를 밀봉하여 제1 및 제2 파장 변환부(WLC1, WLC2)와 광 투과부(LTU)의 손상 또는 오염을 방지할 수 있다. 예를 들어, 제2 캡핑층(CAP2)은 무기 물질을 포함할 수 있다.
컬러 필터층(CFL)은 제1 캡핑층(CAP1), 제1 차광 부재(BK1), 제1 내지 제3 컬러 필터(CF1, CF2, CF3)를 포함할 수 있다.
제1 캡핑층(CAP1)은 파장 변환층(WLCL) 상에 배치될 수 있다. 제1 캡핑층(CAP1)은 제1 내지 제3 컬러 필터(CF1, CF2, CF3)의 하면을 밀봉할 수 있다. 예를 들어, 제1 캡핑층(CAP1)은 무기 물질을 포함할 수 있다.
제1 차광 부재(BK1)는 제2 베이스 부재(SUB2)의 하부에서 차광 영역(BA)에 배치될 수 있다. 제1 차광 부재(BK1)는 제2 차광 부재(BK2) 또는 제2 뱅크(BNK2)와 두께 방향으로 중첩될 수 있다. 제1 차광 부재(BK1)는 광의 투과를 차단할 수 있다. 제1 차광 부재(BK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 간에 광이 침범하여 혼색되는 것을 방지함으로써, 표시 장치(10)의 색 재현율을 향상시킬 수 있다. 제1 차광 부재(BK1)는 평면 상에서 제1 내지 제3 발광 영역(LA1, LA2, LA3)을 둘러싸는 격자 형태로 배치될 수 있다.
제1 컬러 필터(CF1)는 제2 베이스 부재(SUB2)의 하부에서 제1 발광 영역(LA1)에 배치될 수 있다. 제1 컬러 필터(CF1)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제1 컬러 필터(CF1)는 제1 파장 변환부(WLC1)와 두께 방향으로 중첩될 수 있다. 제1 컬러 필터(CF1)는 제1 색의 광(예를 들어, 적색 광)을 선택적으로 투과시키고, 제2 색의 광(예를 들어, 녹색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 적색 컬러 필터일 수 있으며, 적색의 색재(Red Colorant)를 포함할 수 있다.
제2 컬러 필터(CF2)는 제2 베이스 부재(SUB2)의 하부에서 제2 발광 영역(LA2)에 배치될 수 있다. 제2 컬러 필터(CF2)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제2 컬러 필터(CF2)는 제2 파장 변환부(WLC2)와 두께 방향으로 중첩될 수 있다. 제2 컬러 필터(CF2)는 제2 색의 광(예를 들어, 녹색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제3 색의 광(예를 들어, 청색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제2 컬러 필터(CF2)는 녹색 컬러 필터일 수 있으며, 녹색의 색재(Green Colorant)를 포함할 수 있다.
제3 컬러 필터(CF3)는 제2 베이스 부재(SUB2)의 하부에서 제3 발광 영역(LA3)에 배치될 수 있다. 제3 컬러 필터(CF3)는 제1 차광 부재(BK1)에 의해 둘러싸일 수 있다. 제3 컬러 필터(CF3)는 광 투과부(LTU)와 두께 방향으로 중첩될 수 있다. 제3 컬러 필터(CF3)는 제3 색의 광(예를 들어, 청색 광)을 선택적으로 투과시키고, 제1 색의 광(예를 들어, 적색 광) 및 제2 색의 광(예를 들어, 녹색 광)을 차단하거나 흡수할 수 있다. 예를 들어, 제3 컬러 필터(CF3)는 청색 컬러 필터일 수 있으며, 청색의 색재(Blue Colorant)를 포함할 수 있다.
제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 표시 장치(10)의 외부에서 유입되는 광의 일부를 흡수하여 외광에 의한 반사광을 저감시킬 수 있다. 따라서, 제1 내지 제3 컬러 필터(CF1, CF2, CF3)는 외광 반사에 의한 색의 왜곡을 방지할 수 있다.
제2 베이스 부재(SUB2)는 컬러 필터층(CFL) 상에 배치될 수 있다. 제2 베이스 부재(SUB2)는 표시 장치(10)를 지지하고 보호할 수 있다. 제2 베이스 부재(SUB2)는 베이스 기판일 수 있고, 고분자 수지 등의 절연 물질로 이루어질 수 있다. 예를 들어, 제2 베이스 부재(SUB2)는 리지드(Rigid) 기판일 수 있다. 제2 베이스 부재(SUB2)가 리지드 기판인 경우, 제2 베이스 부재(SUB2)는 글라스 재질 또는 금속 재질을 포함할 수 있으나, 이에 한정되지 않는다. 다른 예를 들어, 제2 베이스 부재(SUB2)는 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉서블(Flexible) 기판일 수 있다. 제2 베이스 부재(SUB2)가 플렉서블 기판인 경우, 제2 베이스 부재(SUB2)는 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다.
도 3은 도 2의 A1 영역의 확대도이다.
도 3을 참조하면, 표시 장치(10)의 발광 소자층(EML)은 박막 트랜지스터층(TFTL) 상에 배치될 수 있고, 제1 내지 제3 절연층(IL1, IL2, IL3)을 포함할 수 있다.
복수의 제1 뱅크(BNK1)는 제1 내지 제3 발광 영역(LA1, LA2, LA3) 각각에 배치될 수 있다. 복수의 제1 뱅크(BNK1) 각각은 제1 전극(AE) 또는 제2 전극(CE)에 대응될 수 있다. 복수의 제1 뱅크(BNK1)는 제1 평탄화층(OC1) 상에 배치될 수 있고, 복수의 제1 뱅크(BNK1) 각각의 측면은 제1 평탄화층(OC1)으로부터 경사질 수 있다. 제1 및 제2 전극(AE, CE) 각각은 대응되는 제1 뱅크(BNK1) 상에 배치될 수 있다. 제1 뱅크(BNK1)는 폴리이미드(PI)를 포함할 수 있으나, 이에 한정되지 않는다.
제1 및 제2 전극(AE, CE)은 투명 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극(AE, CE) 각각은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 ITZO(Indium Tin-Zinc Oxide) 중 적어도 하나를 포함할 수 있으나, 이에 한정되지 않는다.
제1 및 제2 전극(AE, CE)은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 전극(AE, CE)은 반사율이 높은 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함할 수 있다. 제1 및 제2 전극(AE, CE)은 발광 다이오드(ED)로부터 입사되는 광을 표시 장치(10)의 상부 방향으로 반사시킬 수 있다.
제1 절연층(IL1)은 제1 평탄화층(OC1), 제1 전극(AE), 및 제2 전극(CE) 상에 배치될 수 있다. 제1 절연층(IL1)은 제1 및 제2 전극(AE, CE) 각각의 일부를 덮을 수 있다. 예를 들어, 제1 절연층(IL1)은 제1 뱅크(BNK1)의 상면에 대응되는 제1 및 제2 전극(AE, CE)의 일부를 노출시키는 개구부를 포함할 수 있다. 제1 절연층(IL1)은 제1 및 제2 전극(AE, CE)을 보호할 수 있고, 제1 및 제2 전극(AE, CE)을 상호 절연시킬 수 있다. 제1 절연층(IL1)은 발광 다이오드(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수 있다.
예를 들어, 제1 절연층(IL1)은 무기 절연성 물질을 포함할 수 있고, 제1 및 제2 전극(AE, CE)의 사이에서 함몰된 단차를 포함할 수 있다. 제2 절연층(IL2)은 제1 절연층(IL1)의 함몰된 단차를 채울 수 있다. 따라서, 제2 절연층(IL2)은 제1 절연층(IL1)의 상면을 평탄화시킬 수 있고, 발광 다이오드(ED)는 제1 및 제2 절연층(IL1, IL2) 상에 배치될 수 있다.
발광 다이오드(ED)는 제1 및 제2 절연층(IL1, IL2) 상에서, 제1 전극(AE) 및 제2 전극(CE) 사이에 배치될 수 있다. 발광 다이오드(ED)의 일단은 제1 전극(AE)에 접속될 수 있고, 발광 다이오드(ED)의 타단은 제2 전극(CE)에 접속될 수 있다. 예를 들어, 발광 다이오드(ED)는 제1 접촉 전극(CTE1)을 통해 제1 전극(AE)에 접속될 수 있고, 제2 접촉 전극(CTE2)을 통해 제2 전극(CE)에 접속될 수 있다.
발광 다이오드(ED)는 마이크로 미터(Micro-meter) 또는 나노 미터(Nano-meter) 단위의 크기를 가질 수 있고, 무기물을 포함하는 무기 발광 다이오드일 수 있다. 무기 발광 다이오드는 서로 대향하는 두 전극들 사이에 특정 방향으로 형성된 전계에 따라 두 전극 사이에서 정렬될 수 있다.
발광 다이오드(ED)는 제1 반도체층(111), 제2 반도체층(113), 활성층(115), 전극층(117), 및 절연막(118)을 포함할 수 있다.
제1 반도체층(111)은 n형 반도체일 수 있다. 예를 들어, 발광 다이오드(ED)가 청색 광을 방출하는 경우, 제1 반도체층(111)은 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 물질을 포함할 수 있다. 제1 반도체층(111)은 n형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 하나의 반도체 물질을 포함할 수 있다. 제1 반도체층(111)은 Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. 제1 반도체층(111)은 n형 Si로 도핑된 n-GaN일 수 있다.
제2 반도체층(113)은 활성층(115) 상에 배치될 수 있다. 예를 들어, 발광 다이오드(ED)가 청색 또는 녹색 광을 방출하는 경우, 제2 반도체층(113)은 AlxGayIn1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 제2 반도체층(113)은 p형으로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중 적어도 하나의 반도체 물질을 포함할 수 있다. 제2 반도체층(113)은 Mg, Zn, Ca, Se, Ba 등의 p형 도펀트가 도핑될 수 있다. 제2 반도체층(113)은 p형 Mg로 도핑된 p-GaN일 수 있다.
활성층(115)은 제1 및 제2 반도체층(111, 113) 사이에 배치될 수 있다. 활성층(115)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 활성층(115)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum Layer)과 우물층(Well Layer)이 서로 교번적으로 복수 개 적층될 수 있다. 활성층(115)은 제1 및 제2 반도체층(111, 113)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 발광할 수 있다. 예를 들어, 활성층(115)이 청색 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 활성층(115)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN 등의 물질을 포함할 수 있고, 우물층은 GaN 또는 AlInN 등의 물질을 포함할 수 있다. 활성층(115)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함함으로써, 청색 광을 방출할 수 있다.
전극층(117)은 오믹(Ohmic) 접촉 전극일 수 있다. 다른 예를 들어, 전극층(117)은 쇼트키(Schottky) 접촉 전극일 수도 있다. 발광 다이오드(ED)는 적어도 하나의 전극층(117)을 포함할 수 있다. 전극층(117)은 발광 다이오드(ED)가 제1 또는 제2 접촉 전극(CTE1, CTE2)과 전기적으로 연결될 때, 발광 다이오드(ED)와 제1 또는 제2 접촉 전극(CTE1, CTE2) 사이의 저항을 감소시킬 수 있다. 전극층(117)은 전도성이 있는 금속을 포함할 수 있다.
절연막(118)은 복수의 반도체층 및 전극층들의 외면을 둘러쌀 수 있다. 절연막(118)은 활성층(115)의 외면을 둘러쌀 수 있고, 발광 다이오드(ED)가 연장된 방향으로 연장될 수 있다. 절연막(118)은 발광 다이오드(ED)를 보호할 수 있다. 예를 들어, 절연막(118)은 발광 다이오드(ED)의 측면을 둘러쌀 수 있고, 발광 다이오드(ED)의 길이 방향의 양 단을 노출시킬 수 있다. 또한, 절연막(118)은 활성층(115)을 포함하여 발광 다이오드(ED)의 외면을 보호함으로써, 발광 효율의 저하를 방지할 수 있다.
제3 절연층(IL3)은 제1 및 제2 전극(AE, CE) 사이에 배치된 발광 다이오드(ED) 상에 부분적으로 배치될 수 있다. 제3 절연층(IL3)은 발광 다이오드(ED)의 외면을 부분적으로 덮을 수 있다. 제3 절연층(IL3)은 발광 다이오드(ED)를 보호할 수 있다.
제1 접촉 전극(CTE1)은 제1 전극(AE)과 발광 다이오드(ED)의 일부를 덮을 수 있고, 제1 전극(AE)과 발광 다이오드(ED)를 전기적으로 연결시킬 수 있다. 제2 접촉 전극(CTE2)은 제2 전극(CE)과 발광 다이오드(ED)의 다른 일부를 덮을 수 있고, 제2 전극(CE)과 발광 다이오드(ED)를 전기적으로 연결시킬 수 있다. 제1 및 제2 접촉 전극(CTE1, CTE2)은 전도성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 접촉 전극(CTE1, CTE2)은 ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있으나, 이에 한정되지 않는다.
도 4는 도 1의 절단선 II-II'을 따라 자른 단면도이다. 도 4의 표시 장치는 도 2의 표시 장치에서, 제2 패드 접속 배선(PCL2), 제2 패드부(PAD2), 제2 연성 필름(FPCB2), 및 소스 구동부(SIC)의 구성을 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
도 4를 참조하면, 표시 장치(10)는 제1 베이스 부재(SUB1), 표시층(DPL), 실링 부재(AM), 제2 패드부(PAD2), 제2 연성 필름(FPCB2), 소스 구동부(SIC), 및 제2 베이스 부재(SUB2)를 포함할 수 있다. 표시층(DPL)은 박막 트랜지스터층(TFTL), 발광 소자층(EML), 충진층(FIL), 파장 변환층(WLCL), 및 컬러 필터층(CFL)을 포함할 수 있다.
박막 트랜지스터층(TFTL)은 제2 패드 접속 배선(PCL2)을 더 포함할 수 있다. 제2 패드 접속 배선(PCL2)은 비표시 영역(NDA)에서 층간 절연막(ILD) 상에 배치될 수 있다. 제2 패드 접속 배선(PCL2)은 제2 컨택홀(CNT2)에 삽입된 제2 패드부(PAD2)에 접속될 수 있다. 제2 패드 접속 배선(PCL2)은 제2 패드부(PAD2)로부터 수신된 소스 전압 또는 데이터 전압을 표시 영역(DA)의 데이터 라인에 공급할 수 있다. 예를 들어, 제2 패드 접속 배선(PCL2)은 박막 트랜지스터층(TFT)의 제1 및 제2 연결 전극(CNE1, CNE2)과 동일 층에서 동일 물질로 형성될 수 있으나, 이에 한정되지 않는다.
제2 패드부(PAD2)는 제1 보호층(PAS1) 상에서 비표시 영역(NDA)에 배치될 수 있다. 제2 패드부(PAD2)는 제1 베이스 부재(SUB1)와 제2 베이스 부재(SUB2)를 결합시키는 실링 부재(AM)보다 외곽에 배치될 수 있다. 제2 패드부(PAD2)는 제2 패드 접속 배선(PCL2)을 통해 데이터 라인, 제1 연결 전극(CNE1), 및 박막 트랜지스터(TFT)의 소스 전극(SE)에 접속될 수 있다.
제2 연성 필름(FPCB2)은 제2 패드부(PAD2)의 일면에 부착될 수 있다. 예를 들어, 제2 연성 필름(FPCB2)은 이방성 도전 필름을 통해 제2 패드부(PAD2) 상에 배치될 수 있으나, 이에 한정되지 않는다. 제2 연성 필름(FPCB2)의 일측은 제2 패드부(PAD2)에 접속될 수 있고, 제2 연성 필름(FPCB2)의 타측은 소스 회로 보드(미도시)에 접속될 수 있다. 제2 연성 필름(FPCB2)은 소스 구동부(SIC)의 소스 전압 또는 데이터 전압을 표시 장치(10)의 데이터 라인에 전송할 수 있다.
소스 구동부(SIC)는 제2 연성 필름(FPCB2) 상에 배치될 수 있고, 표시 장치(10)의 복수의 화소에 접속될 수 있다. 예를 들어, 소스 구동부(SIC)는 집적 회로(Integrated Circuit, IC)일 수 있다. 소스 구동부(SIC)는 타이밍 제어부의 소스 제어 신호를 기초로 디지털 비디오 데이터를 아날로그 데이터 전압으로 변환할 수 있고, 아날로그 데이터 전압을 제2 연성 필름(FPCB2)을 통해 표시 영역(DA)의 데이터 라인에 공급할 수 있다.
도 5는 도 1의 절단선 III-III'을 따라 자른 단면도이고, 도 6은 도 1의 절단선 IV-IV'을 따라 자른 단면도이다. 도 7은 일 실시예에 따른 타일형 표시 장치에서, 복수의 표시 장치의 게이트 라인, 데이터 라인, 및 브릿지 전극의 연결 관계를 나타내는 도면이다.
도 5 내지 도 7을 참조하면, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 및 결합 부재(20)를 포함할 수 있다. 예를 들어, 타일형 표시 장치(TD)는 제1 내지 제4 표시 장치(10-1~10-4)를 포함할 수 있으나, 표시 장치(10)의 개수는 도 7의 실시예에 한정되지 않는다. 표시 장치(10)의 개수는 표시 장치(10) 및 타일형 표시 장치(TD) 각각의 크기에 따라 결정될 수 있다.
타일형 표시 장치(TD)는 제1 표시 장치(10-1)의 표시 영역(DA), 제2 표시 장치(10-2)의 표시 영역(DA), 및 제1 및 제2 표시 장치(10-1, 10-2)의 표시 영역들(DA) 사이의 결합 영역(SM)을 포함할 수 있다.
제1 및 제2 표시 장치(10-1, 10-2) 각각은 복수의 화소에 접속되는 복수의 게이트 라인(GL)과 복수의 데이터 라인(DL), 접속 배선(CWL), 브릿지 전극(BRG)을 포함할 수 있다.
복수의 게이트 라인(GL)은 제1 방향(X축 방향)으로 연장될 수 있고, 제2 방향(Y축 방향)으로 서로 이격될 수 있다. 복수의 게이트 라인(GL)은 게이트 구동부(GIC)로부터 수신된 게이트 신호를 복수의 화소의 박막 트랜지스터(TFT)의 게이트 전극(GE)에 공급할 수 있다.
복수의 데이터 라인(DL)은 제2 방향(Y축 방향)으로 연장될 수 있고, 제1 방향(X축 방향)으로 서로 이격될 수 있다. 복수의 데이터 라인(DL)은 소스 구동부(SIC)로부터 수신된 소스 전압을 복수의 화소의 박막 트랜지스터(TFT)의 소스 전극(SE)에 공급할 수 있다.
접속 배선(CWL)은 제1 및 제2 접속 배선(CWL1, CWL2)을 포함할 수 있고, 브릿지 전극(BRG)은 제1 및 제2 브릿지 전극(BRG1, BRG2)을 포함할 수 있다. 제1 접속 배선(CWL1)은 제1 브릿지 전극(BRG1)에 대응될 수 있고, 제2 접속 배선(CWL2)은 제2 브릿지 전극(BRG2)에 대응될 수 있다.
제1 접속 배선(CWL1)은 결합 영역(SM)에서 게이트 절연막(GI) 상에 배치될 수 있다. 제1 접속 배선(CWL1)은 표시 영역(DA)의 게이트 라인(GL)에 접속될 수 있다. 제1 접속 배선(CWL1)은 게이트 라인(GL) 및 박막 트랜지스터(TFT)의 게이트 전극(GE)과 동일 층에서 동일 물질로 형성될 수 있으나, 이에 한정되지 않는다. 제1 접속 배선(CWL1)은 게이트 라인(GL)과 제1 브릿지 전극(BRG1) 사이에 접속될 수 있다.
제1 브릿지 전극(BRG1)은 인접한 표시 장치들(10)의 제1 접속 배선들(CWL1)을 접속시킬 수 있다. 제1 브릿지 전극(BRG1)은 결합 영역(SM)에서 제1 보호층(PAS1) 상에 배치될 수 있다. 제1 브릿지 전극(BRG1)은 제1 보호층(PAS1) 및 층간 절연막(ILD)을 관통하는 제3 컨택홀(CNT3)에 삽입되어 제1 접속 배선(CWL1)에 컨택될 수 있다. 예를 들어, 제1 브릿지 전극(BRG1)의 일단은 제1 표시 장치(10-1)의 제3 컨택홀(CNT3)에 삽입되어 제1 표시 장치(10-1)의 제1 접속 배선(CWL1)에 컨택될 수 있고, 제1 브릿지 전극(BRG1)의 타단은 제2 표시 장치(10-2)의 제3 컨택홀(CNT3)에 삽입되어 제2 표시 장치(10-2)의 제1 접속 배선(CWL1)에 컨택될 수 있다. 제1 표시 장치(10-1)의 좌측에 배치된 게이트 구동부(GIC)는 제1 표시 장치(10-1)의 게이트 라인(GL)에 게이트 신호를 공급할 수 있다. 제1 표시 장치(10-1)의 게이트 라인(GL)은 표시 영역(DA)의 좌측으로부터 우측까지 연장되어 결합 영역(SM)의 제1 접속 배선(CWL1)에 연결될 수 있다. 제1 표시 장치(10-1)의 게이트 라인(GL)의 게이트 신호는 제1 표시 장치(10-1)의 제1 접속 배선(CWL1), 제1 브릿지 전극(BRG1), 및 제2 표시 장치(10-2)의 제1 접속 배선(CWL1)을 통해 제2 표시 장치(10-2)의 게이트 라인(GL)에 공급될 수 있다.
타일형 표시 장치(TD)의 일부의 표시 장치(10)는 게이트 구동부(GIC)를 포함할 수 있고, 다른 일부의 표시 장치(10)는 게이트 구동부(GIC)를 포함하지 않을 수 있다. 예를 들어, 게이트 구동부(GIC)를 포함하는 제1 표시 장치(10-1)는 결합 영역(SM)에 배치된 제1 브릿지 전극(BRG1)을 통해 제2 표시 장치(10-2)에 게이트 신호를 공급할 수 있다. 따라서, 타일형 표시 장치(TD)는 인접한 표시 장치들(10)의 제1 접속 배선(CWL1)을 접속시키는 제1 브릿지 전극(BRG1)을 포함함으로써, 결합 영역(SM)에 제1 패드부(PAD1) 및 제1 연성 필름(FPCB1)을 포함하지 않을 수 있다.
제2 접속 배선(CWL2)은 결합 영역(SM)에서 층간 절연막(ILD) 상에 배치될 수 있다. 제2 접속 배선(CWL2)은 표시 영역(DA)의 데이터 라인(DL)에 접속될 수 있다. 제2 접속 배선(CWL2)은 데이터 라인(DL), 제1 및 제2 연결 전극(CNE1, CNE2)과 동일 층에서 동일 물질로 형성될 수 있으나, 이에 한정되지 않는다. 제2 접속 배선(CWL2)은 데이터 라인(DL)과 제2 브릿지 전극(BRG2) 사이에 접속될 수 있다.
제2 브릿지 전극(BRG2)은 인접한 표시 장치들(10)의 제2 접속 배선들(CWL2)을 접속시킬 수 있다. 제2 브릿지 전극(BRG2)은 결합 영역(SM)에서 제1 보호층(PAS1) 상에 배치될 수 있다. 제2 브릿지 전극(BRG2)은 제1 보호층(PAS1)을 관통하는 제4 컨택홀(CNT4)에 삽입되어 제2 접속 배선(CWL2)에 컨택될 수 있다. 예를 들어, 제2 브릿지 전극(BRG2)의 일단은 제1 표시 장치(10-1)의 제4 컨택홀(CNT4)에 삽입되어 제1 표시 장치(10-1)의 제2 접속 배선(CWL2)에 컨택될 수 있고, 제2 브릿지 전극(BRG2)의 타단은 제3 표시 장치(10-3)의 제4 컨택홀(CNT4)에 삽입되어 제3 표시 장치(10-3)의 제2 접속 배선(CWL2)에 컨택될 수 있다. 제1 표시 장치(10-1)의 상측에 배치된 소스 구동부(SIC)는 제1 표시 장치(10-1)의 데이터 라인(DL)에 소스 전압을 공급할 수 있다. 제1 표시 장치(10-1)의 데이터 라인(DL)은 표시 영역(DA)의 상측으로부터 하측까지 연장되어 결합 영역(SM)의 제2 접속 배선(CWL2)에 연결될 수 있다. 제1 표시 장치(10-1)의 데이터 라인(DL)의 소스 전압은 제1 표시 장치(10-1)의 제2 접속 배선(CWL2), 제2 브릿지 전극(BRG2), 및 제3 표시 장치(10-3)의 제2 접속 배선(CWL2)을 통해 제3 표시 장치(10-3)의 데이터 라인(DL)에 공급될 수 있다.
타일형 표시 장치(TD)의 일부의 표시 장치(10)는 소스 구동부(SIC)를 포함할 수 있고, 다른 일부의 표시 장치(10)는 소스 구동부(SIC)를 포함하지 않을 수 있다. 예를 들어, 소스 구동부(SIC)를 포함하는 제1 표시 장치(10-1)는 결합 영역(SM)에 배치된 제2 브릿지 전극(BRG2)을 통해 제3 표시 장치(10-3)에 소스 전압을 공급할 수 있다. 따라서, 타일형 표시 장치(TD)는 인접한 표시 장치들(10)의 제2 접속 배선(CWL2)을 접속시키는 제2 브릿지 전극(BRG2)을 포함함으로써, 결합 영역(SM)에 제2 패드부(PAD2) 및 제2 연성 필름(FPCB2)을 포함하지 않을 수 있다.
타일형 표시 장치(TD)는 결합 영역(SM)에서 제1 및 제2 패드부(PAD1, PAD2)를 포함하지 않을 수 있고, 복수의 표시 장치(10) 각각의 표시 영역(DA) 사이의 거리는 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있다.
타일형 표시 장치(TD)는 복수의 표시 장치(10)의 사이마다 배치된 결합 부재(20)를 이용하여 인접한 표시 장치들(10)의 측면을 서로 결합시킬 수 있다. 결합 부재(20)는 격자 형태로 배열된 제1 내지 제4 표시 장치(10-1~10-4)를 측면끼리 연결함으로써, 타일형 표시 장치(TD)를 구현할 수 있다. 결합 부재(20)는 서로 인접한 표시 장치들(10)의 제1 베이스 부재(SUB1)의 측면, 박막 트랜지스터층(TFTL)의 측면, 실링 부재(AM)의 측면, 및 제2 베이스 부재(SUB2)의 측면을 결합시킬 수 있다. 결합 부재(20)는 브릿지 전극(BRG)을 보호하고, 인접한 브릿지 전극들(BRG)을 절연시킬 수 있다.
예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 접착제 또는 양면 테이프로 이루어짐으로써, 복수의 표시 장치(10) 사이의 간격을 최소화할 수 있다. 다른 예를 들어, 결합 부재(20)는 상대적으로 얇은 두께를 갖는 결합 프레임으로 이루어짐으로써, 복수의 표시 장치(10) 사이의 간격을 최소화할 수 있다. 따라서, 타일형 표시 장치(TD)는 복수의 표시 장치(10) 사이의 결합 영역(SM)이 사용자에게 인지되는 것을 방지할 수 있다.
도 8 내지 도 10은 도 6의 타일형 표시 장치의 제조 과정을 나타내는 단면도이다.
도 8에서, 제2 접속 배선(CWL2)은 결합 영역(SM)에서 층간 절연막(ILD) 상에 배치될 수 있다. 제2 접속 배선(CWL2)은 표시 영역(DA)의 데이터 라인(DL)에 접속될 수 있다. 제2 접속 배선(CWL2)은 데이터 라인(DL), 제1 및 제2 연결 전극(CNE1, CNE2)과 동일 층에서 동일 물질로 형성될 수 있으나, 이에 한정되지 않는다. 제2 접속 배선(CWL2)은 데이터 라인(DL)과 제2 브릿지 전극(BRG2) 사이에 접속될 수 있다.
제1 보호층(PAS1)은 제2 접속 배선(CWL2) 및 층간 절연막(ILD)을 덮을 수 있다. 제1 보호층(PAS1)은 제2 접속 배선(CWL2)의 일부를 노출시키는 제4 컨택홀(CNT4)을 포함할 수 있다.
타일형 표시 장치(TD)는 잉크 토출 장치(IJD)를 이용하여 브릿지 전극(BRG)을 형성할 수 있다. 잉크 토출 장치(IJD)는 잉크젯 헤드(HD) 및 노즐(NZ)을 포함할 수 있다.
잉크젯 헤드(HD)는 결합 영역(SM)에서 제1 및 제3 표시 장치(10-1, 10-3) 각각의 제4 컨택홀(CNT4) 상에 얼라인될 수 있다. 잉크 토출 장치(IJD)는 노즐(NZ)을 이용하여 금속 입자를 포함하는 잉크(INK)를 분사할 수 있다.
도 9에서, 분사된 잉크(INK)는 제1 및 제3 표시 장치(10-1, 10-3) 각각의 제4 컨택홀(CNT4)에 삽입될 수 있고, 제1 보호층(PAS1) 상에 소정의 높이로 쌓일 수 있다. 제1 및 제3 표시 장치(10-1, 10-3) 각각에 마련된 브릿지 전극을 이루는 물질(BRM)은 레이저(Laser)를 이용하여 멜팅(Melting)될 수 있다.
도 10에서, 제1 및 제3 표시 장치(10-1, 10-3) 각각에 마련된 브릿지 전극을 이루는 물질(BRM)은 멜팅(Melting)됨으로써, 서로 연결될 수 있다. 따라서, 제2 브릿지 전극(BRG2)은 제1 표시 장치(10-1)의 제2 접속 배선(CWL2) 및 제3 표시 장치(10-3)의 제2 접속 배선(CWL2)을 접속시킬 수 있다.
도 11은 다른 실시예에 따른 타일형 표시 장치를 나타내는 평면도이고, 도 12는 다른 실시예에 따른 타일형 표시 장치에서, 복수의 표시 장치의 게이트 라인, 데이터 라인, 및 브릿지 전극의 연결 관계를 나타내는 도면이다. 도 11 및 도 12의 타일형 표시 장치(TD)는 도 1 및 도 7의 타일형 표시 장치(TD)와 복수의 표시 장치(10)의 개수 및 연결 관계를 달리하는 것으로서, 전술한 구성과 동일한 구성은 간략히 설명하거나 생략하기로 한다.
타일형 표시 장치(TD)는 제1 내지 제9 표시 장치(10-1~10-9)를 포함할 수 있으나, 표시 장치(10)의 개수는 도 11 및 도 12의 실시예에 한정되지 않는다. 표시 장치(10)의 개수는 표시 장치(10) 및 타일형 표시 장치(TD) 각각의 크기에 따라 결정될 수 있다.
타일형 표시 장치(TD)는 제1 내지 제9 표시 장치(10-1~10-9) 각각의 표시 영역(DA) 및 표시 영역들(DA) 사이의 결합 영역(SM)을 포함할 수 있다.
타일형 표시 장치(TD)의 일부의 표시 장치(10)는 게이트 구동부(GIC)를 포함할 수 있고, 다른 일부의 표시 장치(10)는 게이트 구동부(GIC)를 포함하지 않을 수 있다. 예를 들어, 제1, 제4 및 제7 표시 장치(10-1, 10-4, 10-7)는 좌측의 비표시 영역(NDA)에 배치된 게이트 구동부(GIC)를 포함할 수 있고, 제3, 제6, 및 제9 표시 장치(10-3, 10-6, 10-9)는 우측의 비표시 영역(NDA)에 배치된 게이트 구동부(GIC)를 포함할 수 있다. 제2, 제5, 및 제8 표시 장치(10-2, 10-5, 10-8)는 게이트 구동부(GIC)를 포함하지 않을 수 있다.
제4 표시 장치(10-4)의 게이트 라인(GL)은 제1 브릿지 전극(BRG1)을 통해 제5 표시 장치(10-5)의 게이트 라인(GL)에 접속될 수 있고, 제5 표시 장치(10-5)의 게이트 라인(GL)은 제1 브릿지 전극(BRG1)을 통해 제6 표시 장치(10-6)의 게이트 라인(GL)에 접속될 수 있다. 제4 및 제6 표시 장치(10-4, 10-6)는 결합 영역(SM)에 배치된 제1 브릿지 전극(BRG1)을 통해 제5 표시 장치(10-5)에 게이트 신호를 공급할 수 있다. 따라서, 타일형 표시 장치(TD)는 인접한 표시 장치들(10)의 제1 접속 배선(CWL1)을 접속시키는 제1 브릿지 전극(BRG1)을 포함함으로써, 결합 영역(SM)에 제1 패드부(PAD1) 및 제1 연성 필름(FPCB1)을 포함하지 않을 수 있다.
타일형 표시 장치(TD)의 일부의 표시 장치(10)는 소스 구동부(SIC)를 포함할 수 있고, 다른 일부의 표시 장치(10)는 소스 구동부(SIC)를 포함하지 않을 수 있다. 예를 들어, 제1 내지 제3 표시 장치(10-1, 10-2, 10-3)는 상측의 비표시 영역(NDA)에 배치된 소스 구동부(SIC)를 포함할 수 있고, 제7 내지 제9 표시 장치(10-7, 10-8, 10-9)는 하측의 비표시 영역(NDA)에 배치된 소스 구동부(SIC)를 포함할 수 있다. 제4 내지 제6 표시 장치(10-4, 10-5, 10-6)는 소스 구동부(SIC)를 포함하지 않을 수 있다.
제2 표시 장치(10-2)의 데이터 라인(DL)은 제2 브릿지 전극(BRG2)을 통해 제5 표시 장치(10-5)의 데이터 라인(DL)에 접속될 수 있고, 제5 표시 장치(10-5)의 데이터 라인(DL)은 제2 브릿지 전극(BRG2)을 통해 제8 표시 장치(10-8)의 데이터 라인(DL)에 접속될 수 있다. 제2 및 제8 표시 장치(10-2, 10-8)는 결합 영역(SM)에 배치된 제2 브릿지 전극(BRG2)을 통해 제5 표시 장치(10-5)에 소스 전압을 공급할 수 있다. 따라서, 타일형 표시 장치(TD)는 인접한 표시 장치들(10)의 제2 접속 배선(CWL2)을 접속시키는 제2 브릿지 전극(BRG2)을 포함함으로써, 결합 영역(SM)에 제2 패드부(PAD2) 및 제2 연성 필름(FPCB2)을 포함하지 않을 수 있다.
타일형 표시 장치(TD)는 결합 영역(SM)에서 제1 및 제2 패드부(PAD1, PAD2)를 포함하지 않을 수 있고, 복수의 표시 장치(10) 각각의 표시 영역(DA) 사이의 거리는 결합 영역(SM)이 사용자에게 인지되지 않을 정도로 가까울 수 있다. 복수의 표시 장치(10) 각각의 표시 영역(DA)의 외광 반사율과 결합 영역(SM)의 외광 반사율은 실질적으로 동일할 수 있다. 따라서, 타일형 표시 장치(TD)는 결합 영역(SM)이 사용자에게 인지되는 것을 방지함으로써, 복수의 표시 장치(10) 사이의 단절감을 제거하고 영상의 몰입도를 향상시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
TD: 타일형 표시 장치
10-1~10-9: 제1 내지 제9 표시 장치
DA: 표시 영역 NDA: 비표시 영역
SM: 결합 영역 LA: 발광 영역
BA: 차광 영역
FPCB1, FPCB2: 제1 및 제2 연성 필름
GIC: 게이트 구동부 SIC: 소스 구동부
PCL1, PCL2: 제1 및 제2 패드 접속 배선
PAD1, PAD2: 제1 및 제2 패드부
CWL1, CWL2: 제1 및 제2 접속 배선
BRG1, BRG2: 제1 및 제2 브릿지 전극
20: 결합 부재

Claims (20)

  1. 화소를 구비한 제1 표시 영역을 포함하는 제1 표시 장치;
    상기 제1 표시 영역과 인접한 제2 표시 영역을 포함하는 제2 표시 장치; 및
    상기 제1 표시 영역과 상기 제2 표시 영역 사이의 결합 영역을 포함하고,
    상기 제1 및 제2 표시 장치 각각은,
    상기 제1 및 제2 표시 장치 각각을 지지하는 제1 베이스 부재;
    상기 화소를 이루는 박막 트랜지스터, 및 상기 결합 영역에 배치된 접속 배선을 포함하고, 상기 제1 베이스 부재 상에 배치되는 박막 트랜지스터층; 및
    상기 결합 영역에 배치되어 상기 제1 및 제2 표시 장치들의 접속 배선들을 접속시키는 브릿지 전극을 포함하는 타일형 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 및 제2 표시 장치는 상기 화소에 접속되는 게이트 라인 및 데이터 라인을 더 포함하고,
    상기 접속 배선은 상기 게이트 라인에 접속되는 제1 접속 배선, 및 상기 데이터 라인에 접속되는 제2 접속 배선을 포함하는 타일형 표시 장치.
  3. 제2 항에 있어서,
    상기 브릿지 전극은,
    상기 제1 및 제2 표시 장치들 각각의 제1 접속 배선을 접속시키는 제1 브릿지 전극; 및
    상기 제1 및 제2 표시 장치들 각각의 제2 접속 배선을 접속시키는 제2 브릿지 전극을 포함하는 타일형 표시 장치.
  4. 제3 항에 있어서,
    상기 박막 트랜지스터층은,
    상기 제1 베이스 부재 상에 배치되는 버퍼층;
    상기 버퍼층 상에 배치되는 게이트 절연막;
    상기 게이트 절연막 상에 배치되는 층간 절연막; 및
    상기 층간 절연막 상에 배치되는 보호층을 포함하고,
    상기 박막 트랜지스터는,
    상기 버퍼층 상에 배치되는 액티브 영역;
    상기 액티브 영역의 일단에 배치되어, 상기 층간 절연막 상에 배치된 제1 연결 전극을 통해 상기 데이터 라인에 접속되는 제1 전극;
    상기 액티브 영역의 타단에 배치되어, 상기 층간 절연막 상에 배치된 제2 연결 전극을 통해 발광 소자에 접속되는 제2 전극; 및
    상기 게이트 절연막 상에 배치되는 게이트 전극을 포함하는 타일형 표시 장치.
  5. 제4 항에 있어서,
    상기 제1 접속 배선은 상기 게이트 절연막 상에 배치되고,
    상기 제1 브릿지 전극은 상기 보호층 상에 배치되어 상기 보호층 및 상기 층간 절연막을 관통하는 제1 컨택홀을 통해 상기 제1 접속 배선에 접속되는 타일형 표시 장치.
  6. 제4 항에 있어서,
    상기 제1 접속 배선은 상기 게이트 절연막 상에 배치되어, 상기 게이트 라인을 통해 상기 박막 트랜지스터의 게이트 전극에 접속되는 타일형 표시 장치.
  7. 제4 항에 있어서,
    상기 제2 접속 배선은 상기 층간 절연막 상에 배치되고,
    상기 제2 브릿지 전극은 상기 보호층 상에 배치되어 상기 보호층을 관통하는 제2 컨택홀을 통해 상기 제2 접속 배선에 접속되는 타일형 표시 장치.
  8. 제4 항에 있어서,
    상기 제2 접속 배선은 상기 층간 절연막 상에 배치되어, 상기 데이터 라인을 통해 상기 박막 트랜지스터의 제1 전극에 접속되는 타일형 표시 장치.
  9. 제4 항에 있어서,
    상기 제1 및 제2 표시 장치는 상기 복수의 표시 영역의 최외곽을 둘러싸는 비표시 영역을 더 포함하고,
    상기 제1 및 제2 표시 장치 중 적어도 일부의 표시 장치는,
    상기 비표시 영역에서 상기 게이트 절연막 상에 배치된 제1 패드 접속 배선;
    상기 비표시 영역에서 상기 보호층 상에 배치되어 상기 제1 패드 접속 배선에 접속되는 제1 패드부;
    상기 제1 패드부 상에 배치되는 제1 연성 필름; 및
    상기 제1 연성 필름 상에 배치되어 상기 제1 패드부에 게이트 신호를 공급하는 게이트 구동부를 포함하는 타일형 표시 장치.
  10. 제9 항에 있어서,
    상기 제1 패드 접속 배선은 상기 게이트 라인을 통해 상기 박막 트랜지스터의 게이트 전극에 접속되는 타일형 표시 장치.
  11. 제4 항에 있어서,
    상기 제1 및 제2 표시 장치는 상기 복수의 표시 영역의 최외곽을 둘러싸는 비표시 영역을 더 포함하고,
    상기 제1 및 제2 표시 장치 중 적어도 일부의 표시 장치는,
    상기 비표시 영역에서 층간 절연막 상에 배치된 제2 패드 접속 배선;
    상기 비표시 영역에서 상기 보호층 상에 배치되어 상기 제2 패드 접속 배선에 접속되는 제2 패드부;
    상기 제2 패드부 상에 배치되는 제2 연성 필름; 및
    상기 제2 연성 필름 상에 배치되어 상기 제2 패드부에 소스 전압을 공급하는 소스 구동부를 포함하는 타일형 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 패드 접속 배선은 상기 데이터 라인을 통해 상기 박막 트랜지스터의 제1 전극에 접속되는 타일형 표시 장치.
  13. 제1 항에 있어서,
    상기 제1 및 제2 표시 장치 각각은,
    상기 박막 트랜지스터층 상에 배치되어 복수의 발광 소자를 포함하는 발광 소자층;
    상기 발광 소자층 상에 배치되어 상기 복수의 화소 각각에 대응되는 파장 변환부를 포함하는 파장 변환층; 및
    상기 파장 변환층 상에 배치되어 상기 복수의 화소 각각에 대응되는 컬러 필터를 포함하는 컬러 필터층; 및
    상기 컬러 필터층 상에 배치되어 상기 제1 베이스 부재에 대향하는 제2 베이스 부재를 더 포함하는 타일형 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 및 제2 표시 장치 각각은,
    상기 표시 영역에서 상기 발광 소자층 및 상기 파장 변환층 사이에 배치된 충진층; 및
    상기 충진층을 둘러싸고 상기 제1 베이스 부재 및 상기 제2 베이스 부재를 결합시키는 실링 부재를 더 포함하는 타일형 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 및 제2 표시 장치들의 상기 제1 베이스 부재의 측면, 상기 박막 트랜지스터층의 측면, 상기 실링 부재의 측면, 및 상기 제2 베이스 부재의 측면을 결합시키는 결합 부재를 더 포함하는 타일형 표시 장치.
  16. 제15 항에 있어서,
    상기 결합 부재는 상기 브릿지 전극을 보호하고, 인접한 브릿지 전극들을 절연시키는 타일형 표시 장치.
  17. 제1 항에 있어서,
    상기 제1 표시 장치는 상기 화소에 접속되는 게이트 라인과 데이터 라인, 상기 게이트 라인에 게이트 신호를 공급하는 게이트 구동부, 및 상기 데이터 라인에 소스 전압을 공급하는 소스 구동부를 포함하고,
    상기 제2 표시 장치는 상기 제1 표시 장치의 제1 방향으로 인접하게 배치되고, 상기 화소에 접속되는 게이트 라인과 데이터 라인, 및 상기 데이터 라인에 소스 전압을 공급하는 소스 구동부를 포함하며, 상기 브릿지 전극을 통해 상기 제1 표시 장치의 게이트 구동부로부터 게이트 신호를 수신하는 타일형 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 표시 장치의 상기 제1 방향과 수직한 제2 방향으로 인접하고, 상기 화소에 접속되는 게이트 라인과 데이터 라인, 및 상기 게이트 라인에 게이트 신호를 공급하는 게이트 구동부를 포함하며, 상기 브릿지 전극을 통해 상기 제1 표시 장치의 소스 구동부로부터 소스 전압을 수신하는 제3 표시 장치를 더 포함하는 타일형 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 표시 장치의 상기 제2 방향으로 인접하고 상기 제3 표시 장치의 상기 제1 방향으로 인접하며, 상기 브릿지 전극을 통해 상기 제2 표시 장치의 소스 구동부로부터 소스 전압을 수신하고, 상기 브릿지 전극을 통해 상기 제3 표시 장치의 게이트 구동부로부터 게이트 신호를 수신하는 제4 표시 장치를 더 포함하는 타일형 표시 장치.
  20. 제19 항에 있어서,
    상기 제4 표시 장치의 상기 제2 방향으로 인접하고, 상기 화소에 접속되는 게이트 라인과 데이터 라인, 및 상기 데이터 라인에 소스 전압을 공급하는 소스 구동부를 포함하는 제5 표시 장치를 더 포함하고,
    상기 제4 표시 장치는 상기 제2 표시 장치의 소스 구동부 및 상기 제5 표시 장치의 소스 구동부 각각으로부터 소스 전압을 수신하는 타일형 표시 장치.
KR1020200124427A 2020-09-25 2020-09-25 타일형 표시 장치 KR20220041970A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200124427A KR20220041970A (ko) 2020-09-25 2020-09-25 타일형 표시 장치
US17/445,807 US11659750B2 (en) 2020-09-25 2021-08-24 Tiled display
CN202111078780.8A CN114256285A (zh) 2020-09-25 2021-09-15 拼接显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200124427A KR20220041970A (ko) 2020-09-25 2020-09-25 타일형 표시 장치

Publications (1)

Publication Number Publication Date
KR20220041970A true KR20220041970A (ko) 2022-04-04

Family

ID=80789815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200124427A KR20220041970A (ko) 2020-09-25 2020-09-25 타일형 표시 장치

Country Status (3)

Country Link
US (1) US11659750B2 (ko)
KR (1) KR20220041970A (ko)
CN (1) CN114256285A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113077724B (zh) * 2021-03-22 2022-05-03 Tcl华星光电技术有限公司 拼接式灯板及显示装置
CN115032834B (zh) * 2022-06-23 2023-11-14 厦门天马微电子有限公司 一种驱动基板、背光源及显示装置
CN115273678A (zh) * 2022-07-29 2022-11-01 武汉天马微电子有限公司 一种显示面板及显示装置
CN115755460B (zh) * 2022-08-12 2024-04-12 苏州华星光电技术有限公司 一种背光模组及显示装置
KR20240079694A (ko) * 2022-11-29 2024-06-05 엘지디스플레이 주식회사 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100740906B1 (ko) 2000-03-28 2007-07-19 엘지.필립스 엘시디 주식회사 타일링 기술을 이용한 대면적 일렉트로루미네센스 표시장치
KR101895217B1 (ko) 2016-12-27 2018-09-07 전자부품연구원 타일링 멀티 디스플레이 및 그의 제조 방법
KR102612998B1 (ko) * 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
JP7128187B2 (ja) * 2017-07-27 2022-08-30 株式会社半導体エネルギー研究所 表示装置
KR101895522B1 (ko) 2017-12-15 2018-10-04 엘지디스플레이 주식회사 타일링 표시장치 및 이를 제작하는 타일링장치
US20200388636A1 (en) * 2019-06-10 2020-12-10 Innolux Corporation Electronic device and tiled electronic device

Also Published As

Publication number Publication date
US11659750B2 (en) 2023-05-23
CN114256285A (zh) 2022-03-29
US20220102476A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
KR20220041970A (ko) 타일형 표시 장치
KR20220021062A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220018122A (ko) 타일형 표시 장치
KR20220127410A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220004896A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220016388A (ko) 타일형 표시 장치
KR20220124305A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220077957A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220079713A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
US20220028964A1 (en) Display device and tiled display device including the same
KR20220141363A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220031803A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230020039A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치
KR20220030475A (ko) 타일형 표시 장치
KR20220105193A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220102187A (ko) 타일형 표시 장치
KR20230016738A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220037005A (ko) 타일형 표시 장치
KR20220075023A (ko) 표시 장치와 그 제조 방법, 및 이를 포함하는 타일형 표시 장치
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
KR20220007754A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220129141A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220021997A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220049643A (ko) 타일형 표시 장치
KR20220097758A (ko) 표시 장치, 이의 제조 방법 및 이를 포함하는 타일형 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination