KR20230142008A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230142008A
KR20230142008A KR1020220039738A KR20220039738A KR20230142008A KR 20230142008 A KR20230142008 A KR 20230142008A KR 1020220039738 A KR1020220039738 A KR 1020220039738A KR 20220039738 A KR20220039738 A KR 20220039738A KR 20230142008 A KR20230142008 A KR 20230142008A
Authority
KR
South Korea
Prior art keywords
layer
disposed
display panel
display device
chassis member
Prior art date
Application number
KR1020220039738A
Other languages
English (en)
Inventor
김현향
서정원
김다혜
김만수
현민관
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220039738A priority Critical patent/KR20230142008A/ko
Priority to US18/160,228 priority patent/US20230317893A1/en
Priority to CN202320534841.5U priority patent/CN219716865U/zh
Publication of KR20230142008A publication Critical patent/KR20230142008A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치가 제공된다. 일 실시예에 따른 표시 장치는 적어도, 기판, 상기 기판의 상면 상에 배치되는 발광 소자 및 상기 발광 소자 상에 배치되는 오버코트층을 포함하는 표시 패널; 상기 표시 패널의 상기 오버코트층 상에 배치되는 필름 부재; 상기 오버코트층과 상기 필름 부재 사이에 배치되는 전도성층; 상기 표시 패널의 상기 기판의 저면 상에 배치되는 샤시 부재; 및 상기 표시 패널의 측면을 커버하는 실링 부재를 포함하되, 상기 실링 부재는 상기 전도성층과 상기 샤시 부재를 전기적으로 연결할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 유기발광 표시 장치(Organic Light Emitting Display, OLED), 액정 표시 장치(Liquid CrysLAl Display, LCD) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치의 화상을 표시하는 장치로서 유기 발광 표시 패널이나 액정 표시 패널과 같은 표시 패널을 포함한다. 그 중, 발광 표시 패널로써, 발광 소자를 포함할 수 있는데, 예를 들어 발광 다이오드(Light Emitting Diode, LED)의 경우, 유기물을 형광 물질로 이용하는 유기 발광 다이오드(OLED), 무기물을 형광물질로 이용하는 무기 발광 다이오드 등이 있다.
형광물질로 무기물 반도체를 이용하는 무기 발광 다이오드는 고온의 환경에서도 내구성을 가지며, 유기 발광 다이오드에 비해 청색 광의 효율이 높은 장점이 있다.
본 발명이 해결하고자 하는 과제는 디스플레이 표면에 발생할 수 있는 정전기를 방전시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 적어도, 기판, 상기 기판의 상면 상에 배치되는 발광 소자 및 상기 발광 소자 상에 배치되는 오버코트층을 포함하는 표시 패널; 상기 표시 패널의 상기 오버코트층 상에 배치되는 필름 부재; 상기 오버코트층과 상기 필름 부재 사이에 배치되는 전도성층; 상기 표시 패널의 상기 기판의 저면 상에 배치되는 샤시 부재; 및 상기 표시 패널의 측면을 커버하는 실링 부재를 포함하되, 상기 실링 부재는 상기 전도성층과 상기 샤시 부재를 전기적으로 연결할 수 있다.
상기 과제를 해결하기 위한 다른 실시예에 따른 표시 장치는 적어도, 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역이 정의되는 표시 장치로서, 상기 표시 영역을 정의하는 표시 패널; 상기 표시 패널의 상면에 배치되고, 상기 표시 패널보다 큰 폭을 가지는 필름 부재; 상기 표시 패널과 상기 필름 부재 사이에 배치되고, 상기 표시 패널보다 큰 폭을 가지는 전도성층; 상기 표시 패널의 저면에 배치되고, 상기 표시 패널보다 크고, 상기 필름 부재보다 작은 폭을 가지는 샤시 부재; 및 상기 표시 패널의 측면을 커버하는 실링 부재를 포함하되, 상기 샤시 부재와 상기 필름 부재는 상기 비표시 영역에서 서로 이격되고, 상기 실링 부재는 상기 샤시 부재와 상기 필름 부재의 이격 공간에 개재되어 상기 샤시 부재의 상면과 직접 접촉할 수 있다.
일 실시예에 따른 표시 장치는 디스플레이 표면에 발생할 수 있는 정전기를 방전시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 도시한 평면도이다.
도 2는 도 1의 실시예에 따른 표시 장치가 포함하는 필름 부재, 표시 패널 및 샤시 부재를 개략적으로 도시한 평면도이다.
도 3은 도 2의 X1-X1`선을 따라 자른 단면을 개략적으로 도시한 단면도이다.
도 4는 도 3의 회로층과 발광 소자의 연결 관계를 개략적으로 도시한 구조도이다.
도 5는 발광 소자를 개략적으로 도시한 도면이다.
도 6은 도 2의 X2-X2`선을 따라 자른 단면을 개략적으로 도시한 단면도이다.
도 7은 도 2의 X3-X3`선을 따라 자른 단면을 개략적으로 도시한 단면도이다.
도 8은 도 7의 Q1 영역을 확대한 확대도이다.
도 9는 필름 부재에 발생하는 정전기가 방전되는 경로를 도시한 도면이다.
도 10은 다른 실시예에 따른 표시 장치의 샤시 부재를 개략적으로 도시한 평면도이다.
도 11은 도 10의 X4-X4`선을 따라 자른 단면을 개략적으로 도시한 것으로서, 구체적으로 도 10의 실시예에 따른 표시 장치의 실링 부재가 개재된 모습을 개략적으로 도시한 도면이다.
도 12는 또 다른 실시예에 따른 표시 장치의 실링 부재가 개재된 모습을 개략적으로 도시한 도면이다.
도 13은 또 다른 실시예에 따른 표시 장치의 샤시 부재를 개략적으로 도시한 평면도이다.
도 14는 도 13의 X5-X5`선을 따라 자른 단면을 개략적으로 도시한 것으로서, 구체적으로 도 13의 실시예에 따른 표시 장치의 실링 부재가 개재된 모습을 개략적으로 도시한 도면이다.
도 15는 또 다른 실시예에 따른 표시 장치의 실링 부재가 개재된 모습을 개략적으로 도시한 도면이다.
도 16은 또 다른 실시예에 따른 표시 장치의 샤시 부재를 개략적으로 도시한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자 또는 층이 다른 소자 또는 층의 "상"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 이와 마찬가지로, "하", "좌" 및 "우"로 지칭되는 것들은 다른 소자와 바로 인접하게 개재된 경우 또는 중간에 다른 층 또는 다른 소재를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 도시한 평면도이다.
도 1에서는 제1 방향(DR1), 제2 방향(DR2) 및 제3 방향(DR3)이 정의되어 있다. 제1 방향(DR1) 및 제2 방향(DR2)은 서로 수직이고, 제1 방향(DR1) 및 제3 방향(DR3)은 서로 수직이며, 제2 방향(DR2) 및 제3 방향(DR3)은 서로 수직일 수 있다. 제1 방향(DR1)은 도면 상 가로 방향을 의미하고, 제2 방향(DR2)은 도면 상 세로 방향을 의미하며, 제3 방향(DR3)은 도면 상 상부 및 하부 방향을 의미하는 것으로 이해될 수 있다. 이하의 명세서에서, 특별한 언급이 없다면 "방향"은 그 방향을 따라 연장하는 양측을 향하는 방향 모두를 지칭할 수 있다. 또한, 양측으로 연장하는 양 "방향"을 구분할 필요가 있을 경우, 일측을 "방향 일측"으로, 타측을 "방향 타측"으로 각각 구분하여 지칭하기로 한다. 도 1을 기준으로, 화살표가 향하는 방향이 일측, 그 반대 방향이 타측으로 지칭된다.
이하에서, 설명의 편의를 위해, 표시 장치(1) 또는 표시 장치(1)를 구성하는 각 부재의 면들을 지칭함에 있어서, 화상이 표시되는 방향으로 면하는 일면을 상면으로 지칭하고, 상기 일면의 반대면을 하면으로 지칭한다. 다만, 이에 제한되지 않으며, 상기 부재의 상기 일면 및 상기 타면은 각각 전면 및 배면으로 지칭되거나, 제1 면 또는 제2 면으로 지칭될 수도 있다.
도 1을 참조하면, 표시 장치(1)는 동영상이나 정지 영상을 표시한다. 표시 장치(1)는 표시 화면을 제공하는 모든 전자 장치를 지칭할 수 있다. 예를 들어, 표시 화면을 제공하는 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 전자 시계, 스마트 워치, 워치 폰, 헤드 마운트 디스플레이, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(PorLAble Multimedia Player), 내비게이션, 게임기, 디지털 카메라, 캠코더 등이 표시 장치(1)에 포함될 수 있다.
표시 장치(1)는 표시 화면을 제공하는 표시 패널(300, 도 2 참조)을 포함한다. 표시 패널(300)의 예로는 무기 발광 다이오드 표시 패널, 유기 발광 표시 패널, 양자점 발광 표시 패널, 플라즈마 표시 패널, 전계방출 표시 패널 등을 들 수 있다. 이하에서는 표시 패널(300)의 일 예로서, 무기 발광 다이오드 표시 패널이 적용된 경우를 예시하지만, 이에 제한되는 것은 아니며, 동일한 기술적 사상이 적용 가능하다면 다른 표시 패널에도 적용될 수 있다.
표시 장치(1)의 형상은 다양하게 변형될 수 있다. 예를 들어, 표시 장치(1)는 가로가 긴 직사각형, 세로가 긴 직사각형, 정사각형, 코너부(꼭지점)가 둥근 사각형, 기타 다각형, 원형 등의 형상을 가질 수 있다. 표시 장치(1)의 표시 영역(DA)의 형상 또한 표시 장치(1)의 전반적인 형상과 유사할 수 있다. 도 1에서는 제1 방향(DR1)의 길이가 긴 직사각형 형상의 표시 장치(1)가 예시되어 있다.
표시 장치(1)는 표시 영역(DA)과 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 화면이 표시될 수 있는 영역이고, 비표시 영역(NDA)은 화면이 표시되지 않는 영역이다. 표시 영역(DA)은 활성 영역으로, 비표시 영역(NDA)은 비활성 영역으로도 지칭될 수 있다. 표시 영역(DA)은 대체로 표시 장치(1)의 중앙을 차지할 수 있으나, 이에 제한되는 것은 아니다.
비표시 영역(NDA)은 표시 영역(DA)의 주변에 배치될 수 있다. 다시 말해 비표시 영역(NDA)은 표시 영역(DA)의 가장자리를 둘러싸도록 배치될 수 있다. 몇몇 실시예에서, 표시 영역(DA)은 직사각형 형상이고, 비표시 영역(NDA)은 표시 영역(DA)의 4 변에 인접하도록 배치될 수 있으나, 이에 제한되는 것은 아니다. 비표시 영역(NDA)은 표시 장치(1)의 베젤을 구성할 수 있다. 각 비표시 영역(NDA)들에는 표시 장치(1)에 포함되는 배선들 또는 회로 구동부들이 배치되거나, 외부 장치들이 실장될 수 있다.
표시 장치(1)의 표시 영역(DA) 및 비표시 영역(NDA)은 표시 장치(1)가 포함하는 구성들에도 적용될 수 있다. 이하, 표시 장치(1)가 포함하는 구성들에 대해 설명하도록 한다.
도 2는 도 1의 실시예에 따른 표시 장치가 포함하는 필름 부재, 표시 패널 및 샤시 부재를 개략적으로 도시한 평면도이다.
도 2를 참조하면, 표시 장치(1)는 필름 부재(100), 표시 패널(300) 및 샤시 부재(500)를 포함할 수 있다. 도 2에는 적층 구조가 도시되지는 않았지만, 표시 장치(1)는 샤시 부재(500), 표시 패널(300), 필름 부재(100) 순으로 제3 방향(DR3)으로 적층되어 구성될 수 있다. 설명의 편의를 위해 필름 부재(100), 표시 패널(300), 샤시 부재(500) 순으로 설명하도록 한다.
필름 부재(100)는 표시 장치(1)를 외부로부터 보호하는 역할을 할 수 있다. 필름 부재(100)는 표시 장치(1)의 최상단에 배치되어 필름 부재(100) 하부에 배치되는 표시 패널(300)을 보호할 수 있다. 다시 말해 필름 부재(100)는 표시 패널(300)의 상면에 배치될 수 있다.
필름 부재(100)의 면적은 표시 패널(300)의 면적보다 크고, 샤시 부재(500)의 면적보다 클 수 있다. 다시 말해, 필름 부재(100)는 표시 패널(300) 및 샤시 부재(500)를 완전히 덮고, 표시 패널(300) 및 샤시 부재(500)를 넘어서까지 연장되어 배치될 수 있다. 필름 부재(100)의 구조에 대한 자세한 설명은 후술하도록 한다.
표시 패널(300)은 화면을 표시하는 역할을 할 수 있다. 표시 패널(300)은 표시 장치(1)의 표시 영역(DA)을 정의할 수 있다. 표시 패널(300)의 표시 영역(DA)은 표시 영역(DA)은 복수의 화소(PX)를 포함할 수 있다. 복수의 화소(PX)는 행렬 방향으로 배열될 수 있다. 각 화소(PX)의 형상은 평면상 직사각형 또는 정사각형일 수 있지만, 이에 제한되는 것은 아니다. 예를 들어, 각 화소(PX)의 형상은 각 변이 일 방향에 대해 기울어진 마름모 형상일 수도 있다.
복수의 화소(PX) 각각은 특정 파장대의 광을 방출하는 복수의 발광 영역을 포함할 수 있다. 예를 들어 화소(PX)는 제1 발광 영역(LA1), 제2 발광 영역(LA2) 및 제3 발광 영역(LA3)을 포함할 수 있다. 제1 발광 영역(LA1)은 제1 색의 광을 방출할 수 있고, 제2 발광 영역(LA2)은 제2 색의 광을 방출할 수 있으며, 제3 발광 영역(LA3)은 제3 색의 광을 방출할 수 있다. 예를 들어, 제1 색의 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광일 수 있고, 제2 색의 광은 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광일 수 있으며, 제3 색의 광은 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광일 수 있으나, 이에 제한되는 것은 아니다.
표시 패널(300)의 표시 영역(DA)의 복수의 화소(PX) 각각은 서로 인접하는 복수의 발광 영역(LA1, LA2, LA3)들 사이에 위치하는 차광 영역(BA)을 포함할 수 있다. 예를 들어, 차광 영역(BA)은 제1 발광 영역(LA1)과 제2 발광 영역(LA2) 사이, 제2 발광 영역(LA2)과 제3 발광 영역(LA3) 사이에 배치될 수 있다.
표시 패널(300)의 표시 패널(300)의 구조에 대한 자세한 설명은 후술하도록 한다.
샤시 부재(500)는 표시 패널(300)의 저면을 지지하여 기구적 강도를 향상시키는 역할을 할 수 있다. 샤시 부재(500)는 표시 패널(300)의 저면 상에 배치될 수 있다. 샤시 부재(500)는 기구적 강도의 확보를 위해 강성을 가지는 물질로서, 예를 들어 SUS304 또는 알루미늄 등의 금속을 포함할 수 있다.
연성인쇄회로기판(COF)은 표시 패널(300)의 일측에 배치되어 표시 패널(300)의 화소에 구동 신호를 공급하는 역할을 할 수 있다. 연성인쇄회로기판(COF)은 복수개 배치되어 서로 이격될 수 있다. 화소와 연성인쇄회로기판(COF)의 전기적 연결에 대해서는 도시하지 않았지만, 표시 패널(300)의 화소와 전기적으로 연결될 수 있다. 연성인쇄회로기판(COF)은 후술하는 바와 같이 표시 패널(300)의 일측으로부터 샤시 부재(500)까지 연장되어 샤시 부재(500)의 저면에 부착될 수 있다(도 6참조). 이에 대한 자세한 설명은 후술하도록 한다.
이하 표시 장치(1)를 구성하는 각 부재의 구조에 대해 설명하도록 한다.
도 3은 도 2의 X1-X1`선을 따라 자른 단면을 개략적으로 도시한 단면도이다. 도 4는 도 3의 회로층과 발광 소자의 연결 관계를 개략적으로 도시한 구조도이다. 도 5는 발광 소자를 개략적으로 도시한 도면이다.
도 3을 참조하면, 표시 장치(1)의 화소(PX)들 각각은 복수의 서브 화소(SPXn)들을 포함할 수 있다. 예를 들어, 하나의 화소(PX)는 제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)를 포함할 수 있다. 제1 서브 화소(SPX1)는 제1 색의 광을 발광하고, 제2 서브 화소(SPX2)는 제2 색의 광을 발광하며, 제3 서브 화소(SPX3)는 제3 색의 광을 발광할 수 있다. 일 예로, 제1 색의 광은 610nm 내지 650nm 범위의 피크 파장을 갖는 적색 광, 제2 색의 광은 510nm 내지 550nm 범위의 피크 파장을 갖는 녹색 광, 제3 색의 광은 440nm 내지 480nm 범위의 피크 파장을 갖는 청색 광일 수 있다. 다만, 이에 제한되지 않고, 각 서브 화소(SPXn)들은 동일한 색의 광을 발광할 수도 있다. 일 실시예에서, 각 서브 화소(SPXn)들은 청색의 광을 발광할 수 있다. 도면에서는 하나의 화소(PX)가 3개의 서브 화소(SPXn)들을 포함하는 것을 예시하였으나, 이에 제한되지 않고, 화소(PX)는 더 많은 수의 서브 화소(SPXn)들을 포함할 수 있다.
표시 장치(1)의 각 서브 화소(SPXn)들은 발광 영역 및 비발광 영역을 포함할 수 있다. 발광 영역은 발광 소자(ED)가 배치되어 특정 파장대의 광이 출사되는 영역일 수 있다. 비발광 영역은 발광 소자(ED)가 배치되지 않고, 발광 소자(ED)에서 방출된 광들이 도달하지 않아 출사되지 않는 영역일 수 있다.
발광 영역은 발광 소자(ED)가 배치된 영역과, 발광 소자(ED)와 인접한 영역으로 발광 소자(ED)에서 방출된 광들이 출사되는 영역을 포함할 수 있다. 예를 들어, 발광 영역은 발광 소자(ED)에서 방출된 광이 다른 부재에 의해 반사되거나 굴절되어 출사되는 영역도 포함할 수 있다. 복수의 발광 소자(ED)들은 각 서브 화소(SPXn)에 배치되고, 이들이 배치된 영역과 이에 인접한 영역을 포함하여 발광 영역을 형성할 수 있다.
도 2 및 도 3에서는 각 서브 화소(SPXn)의 발광 영역들이 서로 균일한 면적을 갖는 것이 예시되어 있으나, 이에 제한되지 않는다. 몇몇 실시예에서, 각 서브 화소(SPXn)의 각 발광 영역들은 해당 서브 화소에 배치된 발광 소자(ED)에서 방출된 광의 색 또는 파장대에 따라 서로 다른 면적을 가질 수도 있다. 이하에서는 설명의 편의를 위해 표시 패널(300)의 구조를 먼저 설명하도록 한다.
도 3과 결부하여 도4 및 도 5를 참조하면, 표시 패널(300)은 기판(SUB), 회로층(CCL), 제1 오버코트층(OC1), 뱅크 패턴(BP1, BP2), 제1 절연층(PAS1), 복수의 전극(RME), 뱅크층(BNL), 제2 절연층(PAS2), 발광 소자(ED), 연결 전극(CNE), 제3 절연층(PAS3), 제4 절연층(PAS4), 상부 뱅크층(UBN), 컬러 제어 구조물(WCL1, WCL2, TPL), 제1 캡핑층(CPL1), 저굴절층(LRL), 제2 캡핑층(CPL2), 제2 오버코트층(OC2), 컬러 필터층(CFL), 제3 오버코트층(OC3)을 포함할 수 있다.
기판(SUB)은 표시 패널(300)의 기저를 이루는 역할을 할 수 있다. 기판(SUB)은 유리, 석영, 또는 고분자 수지 등의 절연 물질로 이루어질 수 있다. 또한, 기판(SUB)은 리지드 기판(SUB)일 수 있지만, 벤딩(Bending), 폴딩(Folding), 롤링(Rolling) 등이 가능한 플렉시블(Flexible) 기판(SUB)일 수도 있다. 기판(SUB)의 저면은 표시 패널(300)의 저면일 수 있다.
기판(SUB) 상에는 회로층(CCL)이 배치될 수 있다. 회로층(CCL)은 기판(SUB) 상에 배치되는 발광 소자에 전기적 신호를 전달하는 여러 배선들이 배치될 수 있다. 회로층(CCL)은 도 4에 도시된 바와 같이 복수의 도전층으로서, 제1 도전층, 반도체층, 제2 도전층 및 제3 도전층 등을 포함하고, 복수의 절연층으로서 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1) 및 제1 보호층(PVL) 등을 포함할 수 있다.
제1 도전층은 기판(SUB) 상에 배치될 수 있다. 제1 도전층은 하부 금속층(BML)을 포함하고, 하부 금속층(BML)은 제1 트랜지스터(T1)의 액티브층(ACT1)과 중첩하도록 배치된다. 하부 금속층(BML)은 제1 트랜지스터의 제1 액티브층(ACT1)에 광이 입사되는 것을 방지하거나, 제1 액티브층(ACT1)과 전기적으로 연결되어 제1 트랜지스터(T1)의 전기적 특성을 안정화하는 기능을 수행할 수 있다. 다만, 하부 금속층(BML)은 생략될 수 있다.
버퍼층(BL)은 하부 금속층(BML) 및 기판(SUB) 상에 배치될 수 있다. 버퍼층(BL)은 투습에 취약한 기판(SUB)을 통해 침투하는 수분으로부터 화소(PX)의 트랜지스터들을 보호하기 위해 기판(SUB) 상에 형성되며, 표면 평탄화 기능을 수행할 수 있다.
반도체층은 버퍼층(BL) 상에 배치된다. 반도체층은 제1 트랜지스터(T1)의 제1 액티브층(ACT1) 및 제2 트랜지스터(T2)의 제2 액티브층(ACT2)을 포함할 수 있다. 제1 액티브층(ACT1)과 제2 액티브층(ACT2)은 각각 후술하는 제2 도전층의 제1 게이트 전극(G1) 및 제2 게이트 전극(G2)과 부분적으로 중첩하도록 배치될 수 있다.
반도체층은 다결정 실리콘, 단결정 실리콘, 산화물 반도체 등을 포함할 수 있다. 다른 실시예에서, 반도체층은 다결정 실리콘을 포함할 수도 있다. 상기 산화물 반도체는 인듐(In)을 함유하는 산화물 반도체일 수 있다. 예를 들어, 상기 산화물 반도체는 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 인듐 갈륨 산화물(Indium Gallium Oxide, IGO), 인듐 아연 주석 산화물(Indium Zinc Tin Oxide, IZTO), 인듐 갈륨 주석 산화물(Indium Gallium Tin Oxide, IGTO), 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 인듐 갈륨 아연 주석 산화물(Indium Gallium Zinc Tin Oxide, IGZTO) 중 적어도 하나일 수 있다.
도면에서는 표시 장치(1)의 서브 화소(SPXn)에 제1 트랜지스터(T1)와 제2 트랜지스터(T2)가 배치된 것을 예시하고 있으나, 이에 제한되지 않고 표시 장치(1)는 더 많은 수의 트랜지스터들을 포함할 수 있다.
제1 게이트 절연층(GI)은 표시 영역(DA)에서 반도체층 상에 배치된다. 제1 게이트 절연층(GI)은 각 트랜지스터(T1, T2)의 게이트 절연막의 역할을 할 수 있다. 도면에서는 제1 게이트 절연층(GI)이 후술하는 제2 도전층의 게이트 전극(G1, G2)과 함께 패터닝되어, 제2 도전층과 반도체층의 액티브층(ACT1, ACT2) 사이에 부분적으로 배치된 것이 예시되어 있다. 다만, 이에 제한되지 않는다. 몇몇 실시예에서, 제1 게이트 절연층(GI)은 버퍼층(BL) 상에 전면적으로 배치될 수도 있다.
제2 도전층은 제1 게이트 절연층(GI) 상에 배치된다. 제2 도전층은 제1 트랜지스터(T1)의 제1 게이트 전극(G1)과 제2 트랜지스터(T2)의 제2 게이트 전극(G2)을 포함할 수 있다. 제1 게이트 전극(G1)은 제1 액티브층(ACT1)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치되고, 제2 게이트 전극(G2)은 제2 액티브층(ACT2)의 채널 영역과 두께 방향인 제3 방향(DR3)으로 중첩하도록 배치될 수 있다.
제1 층간 절연층(IL1)은 제2 도전층 상에 배치된다. 제1 층간 절연층(IL1)은 제2 도전층과 그 상에 배치되는 다른 층들 사이에서 절연막의 기능을 수행하며 제2 도전층을 보호할 수 있다.
제3 도전층은 제1 층간 절연층(IL1) 상에 배치된다. 제3 도전층은 표시 영역(DA)에 배치되는 제1 전압 배선(VL1)과 제2 전압 배선(VL2), 및 제1 도전 패턴(CDP1)과, 각 트랜지스터(T1, T2)들의 소스 전극(S1, S2) 및 드레인 전극(D1, D2)을 포함할 수 있다.
제1 전압 배선(VL1)은 제1 전극(RME1)에 전달되는 고전위 전압(또는, 제1 전원 전압)이 인가되고, 제2 전압 배선(VL2)은 제2 전극(RME2)에 전달되는 저전위 전압(또는, 제2 전원 전압)이 인가될 수 있다. 제1 전압 배선(VL1)은 일부분이 제1 층간 절연층(IL1)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 접촉할 수 있다. 제1 전압 배선(VL1)은 제1 트랜지스터(T1)의 제1 드레인 전극(D1)의 역할을 할 수 있다. 제2 전압 배선(VL2)은 후술하는 제2 전극(RME2)과 직접 연결될 수 있다.
제1 도전 패턴(CDP1)은 제1 층간 절연층(IL1)을 관통하는 컨택홀을 통해 제1 트랜지스터(T1)의 제1 액티브층(ACT1)과 접촉할 수 있다. 제1 도전 패턴(CDP1)은 제1 층간 절연층(IL1)과 버퍼층(BL)을 관통하는 다른 컨택홀을 통해 하부 금속층(BML)과 접촉할 수 있다. 제1 도전 패턴(CDP1)은 제1 트랜지스터(T1)의 제1 소스 전극(S1)의 역할을 할 수 있다. 또한, 제1 도전 패턴(CDP1)은 후술하는 제1 전극(RME1) 또는 제1 연결 전극(CNE1)과 연결될 수 있다. 제1 트랜지스터(T1)는 제1 전압 배선(VL1)으로부터 인가되는 제1 전원 전압을 제1 전극(RME1) 또는 제1 연결 전극(CNE1)으로 전달할 수 있다.
제2 소스 전극(S2)과 제2 드레인 전극(D2)은 각각 제1 층간 절연층(IL1)을 관통하는 컨택홀을 통해 제2 트랜지스터(T2)의 제2 액티브층(ACT2)과 접촉할 수 있다.
제1 보호층(PV1)은 제3 도전층 상에 배치된다. 제1 보호층(PV1)은 제3 도전층 다른 층들 사이에서 절연막의 기능을 수행하며 제3 도전층을 보호할 수 있다.
상술한 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 교번하여 적층된 복수의 무기층들로 이루어질 수 있다. 예를 들어, 버퍼층(BL), 제1 게이트 절연층(GI), 제1 층간 절연층(IL1), 및 제1 보호층(PV1)은 실리콘 산화물(Silicon Oxide, SiOx), 실리콘 질화물(Silicon Nitride, SiNx), 실리콘 산질화물(Silicon Oxynitride, SiOxNy) 중 적어도 어느 하나를 포함하는 무기층이 적층된 이중층, 또는 이들이 교번하여 적층된 다중층으로 형성될 수 있다.
회로층(CCL) 상에는 제1 오버코트층(OC1)이 배치될 수 있다. 구체적으로 제1 오버코트층(OC1)은 회로층(CCL)의 제1 보호층 상에 배치될 수 있다. 제1 오버코트층(OC1)은 유기 절연 물질, 예를 들어 폴리이미드(PI)와 같은 유기 절연 물질을 포함하여, 회로층(CCL) 내부의 여러 배선들에 의한 단차를 보상하며 상면을 평탄하게 형성할 수 있다. 다만, 몇몇 실시예에서 제1 오버코트층(OC1)은 생략될 수도 있다.
복수의 뱅크 패턴들(BP1, BP2)은 제1 오버코트층(OC1) 상에 배치될 수 있다. 예를 들어, 뱅크 패턴들(BP1, BP2)은 제1 오버코트층(OC1) 상에 직접 배치될 수 있고, 제1 오버코트층(OC1)의 상면을 기준으로 적어도 일부가 돌출된 구조를 가질 수 있다. 뱅크 패턴(BP1, BP2)의 돌출된 부분은 경사지거나 일정 곡률을 갖고 휘어진 측면을 가질 수 있고, 발광 소자(ED)에서 방출된 광은 뱅크 패턴(BP1, BP2) 상에 배치되는 전극(RME)에서 반사되어 제1 오버코트층(OC1)의 상부 방향으로 출사될 수 있다. 뱅크 패턴(BP1, BP2)은 폴리이미드(Polyimide, PI)와 같은 유기 절연 물질을 포함할 수 있으나, 이에 제한되지 않는다.
복수의 전극(RME; RME1, RME2)들은 뱅크 패턴(BP1, BP2) 및 제1 오버코트층(OC1) 상에 배치될 수 있다. 예를 들어, 제1 전극(RME1)과 제2 전극(RME2)은 적어도 뱅크 패턴(BP1, BP2)의 경사진 측면 상에 배치될 수 있다. 복수의 전극(RME)들의 제2 방향(DR2)으로 측정된 폭은 뱅크 패턴(BP1, BP2)의 제2 방향(DR2)으로 측정된 폭보다 작을 수 있고, 제1 전극(RME1)과 제2 전극(RME2)이 제2 방향(DR2)으로 이격된 간격은 뱅크 패턴(BP1, BP2)들 사이의 간격보다 좁을 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 적어도 일부 영역이 제1 오버코트층(OC1) 상에 직접 배치되어 이들은 동일 평면 상에 배치될 수 있다.
뱅크 패턴(BP1, BP2)들 사이에는 배치된 발광 소자(ED)는 양 단부 방향으로 광을 방출하고, 상기 방출된 광은 뱅크 패턴(BP1, BP2) 상에 배치된 전극(RME)으로 향할 수 있다.
발광 소자(ED)는 발광 다이오드(Light Emitting Diode)일 수 있으며, 구체적으로 발광 소자(ED)는 나노 미터(Nano-meter) 내지 마이크로 미터(Micro-meter) 단위의 크기를 가지고, 무기물로 이루어진 무기 발광 다이오드일 수 있다. 발광 소자(ED)는 서로 대향하는 두 전극들 사이에 특정 방향으로 전계를 형성하면 극성이 형성되는 상기 두 전극 사이에 정렬될 수 있다.
일 실시예에 따른 발광 소자(ED)는 일 방향으로 연장된 형상을 가질 수 있다. 몇몇 실시예에서 발광 소자(ED)는 원통, 로드(Rod), 와이어(Wire), 튜브(Tube) 등의 형상을 가질 수 있으나, 이에 제한되는 것은 아니다.
발광 소자(ED)는 임의의 도전형(예컨대, p형 또는 n형) 도펀트로 도핑된 반도체층을 포함할 수 있다. 반도체층은 외부의 전원으로부터 인가되는 전기 신호가 전달되어 특정 파장대의 광을 방출할 수 있다. 발광 소자(ED)는 제1 반도체층(31), 제2 반도체층(32), 발광층(36), 전극층(37) 및 절연막(38)을 포함할 수 있다.
발광 소자(ED)의 제1 반도체층(31)은 n형 반도체일 수 있다. 제1 반도체층(31)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제1 반도체층(31)은 n형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제1 반도체층(31)에 도핑된 n형 도펀트는 Si, Ge, Sn 등일 수 있다.
발광 소자(ED)의 제2 반도체층(32)은 발광층(36)을 사이에 두고 제1 반도체층(31) 상에 배치된다. 제2 반도체층(32)은 p형 반도체일 수 있으며, 제2 반도체층(32)은 AlxGayIn1-x-yN(0≤x≤1,0≤y≤1, 0≤x+y≤1)의 화학식을 갖는 반도체 재료를 포함할 수 있다. 예를 들어, 제2 반도체층(32)은 p형 도펀트로 도핑된 AlGaInN, GaN, AlGaN, InGaN, AlN 및 InN 중에서 어느 하나 이상일 수 있다. 제2 반도체층(32)에 도핑된 p형 도펀트는 Mg, Zn, Ca, Ba 등일 수 있다.
한편, 도면에서는 제1 반도체층(31)과 제2 반도체층(32)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 제한되는 것은 아니다. 발광층(36)의 물질에 따라 제1 반도체층(31)과 제2 반도체층(32)은 더 많은 수의 층, 예컨대 클래드층(Clad layer) 또는 TSBR(Tensile strain barrier reducing)층을 더 포함할 수도 있다.
발광 소자(ED)의 발광층(36)은 제1 반도체층(31)과 제2 반도체층(32) 사이에 배치된다. 발광층(36)은 단일 또는 다중 양자 우물 구조의 물질을 포함할 수 있다. 발광층(36)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(Quantum layer)과 우물층(Well layer)이 서로 교번되어 복수 개 적층된 구조일 수도 있다. 발광층(36)은 제1 반도체층(31) 및 제2 반도체층(32)을 통해 인가되는 전기 신호에 따라 전자-정공 쌍의 결합에 의해 광을 발광할 수 있다. 발광층(36)은 AlGaN, AlGaInN, InGaN 등의 물질을 포함할 수 있다. 특히, 발광층(36)이 다중 양자 우물 구조로 양자층과 우물층이 교번되어 적층된 구조인 경우, 양자층은 AlGaN, 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다.
발광층(36)은 밴드갭(Band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번되어 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 발광층(36)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광을 방출할 수도 있다.
발광 소자(ED)의 전극층(37)은 오믹(Ohmic) 연결 전극일 수 있다. 다만, 이에 제한되지 않고, 쇼트키(Schottky) 연결 전극일 수도 있다. 발광 소자(ED)는 적어도 하나의 전극층(37)을 포함할 수 있다. 발광 소자(ED)는 하나 이상의 전극층(37)을 포함할 수 있으나, 이에 제한되지 않고 전극층(37)은 생략될 수도 있다.
전극층(37)은 표시 장치(1)에서 발광 소자(ED)가 전극 또는 연결 전극과 전기적으로 연결될 때, 발광 소자(ED)와 전극 또는 연결 전극 사이의 저항을 감소시킬 수 있다. 전극층(37)은 전도성이 있는 금속을 포함할 수 있다. 예를 들어, 전극층(37)은 알루미늄(Al), 티타늄(Ti), 인듐(In), 금(Au), 은(Ag), ITO, IZO 및 ITZO 중에서 적어도 어느 하나를 포함할 수 있다.
발광 소자(ED)의 절연막(38)은 발광 소자(ED)의 반도체층들 및 전극층을 보호하는 기능을 수행할 수 있다. 절연막(38)은 발광 소자(ED)에 전기 신호가 전달되는 전극과 직접 접촉하는 경우 발광층(36)에 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 발광 효율의 저하를 방지할 수 있다.
절연막(38)은 상술한 복수의 반도체층 및 전극층의 외면을 둘러싸도록 배치된다. 예를 들어, 절연막(38)은 적어도 발광층(36)의 외면을 둘러싸도록 배치되되, 발광 소자(ED)의 길이방향의 양 단부는 노출되도록 형성될 수 있다. 또한, 절연막(38)은 발광 소자(ED)의 적어도 일 단부와 인접한 영역에서 단면상 상면이 라운드지게 형성될 수도 있다.
절연막(38)은 절연특성을 가진 물질들, 예를 들어, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물 (SiOxNy), 질화알루미늄(AlNx), 산화알루미늄(AlOx), 지르코늄 산화물(ZrOx), 하프늄 산화물(HfOx), 및 티타늄 산화물(TiOx) 중 적어도 하나를 포함할 수 있다. 도면에서는 절연막(38)이 단일층으로 형성된 것이 예시되어 있으나 이에 제한되지 않으며, 몇몇 실시예에서 절연막(38)은 복수의 층이 적층된 다중층 구조로 형성될 수도 있다.
각 전극(RME)은 뱅크 패턴(BP1, BP2) 상에 배치된 부분이 발광 소자(ED)에서 방출된 광을 반사시킬 수 있는 구조를 가질 수 있다. 제1 전극(RME1)과 제2 전극(RME2)은 적어도 뱅크 패턴(BP1, BP2)의 일 측면은 덮도록 배치되어 발광 소자(ED)에서 방출된 광을 반사시킬 수 있다.
각 전극(RME)들은 뱅크층(BNL)과 중첩하는 부분에서 전극 컨택홀(CTD, CTS)을 통해 제3 도전층과 직접 접촉할 수 있다. 제1 전극 컨택홀(CTD)은 뱅크층(BNL)과 제1 전극(RME1)이 중첩하는 영역에 형성되고, 제2 전극 컨택홀(CTS)은 뱅크층(BNL)과 제2 전극(RME2)이 중첩하는 영역에 형성될 수 있다. 제1 전극(RME1)은 제1 오버코트층(OC1) 및 제1 보호층(PV1)을 관통하는 제1 전극 컨택홀(CTD)을 통해 제1 도전 패턴(CDP1)과 접촉할 수 있다. 제2 전극(RME2)은 제1 오버코트층(OC1) 및 제1 보호층(PV1)을 관통하는 제2 전극 컨택홀(CTS)을 통해 제2 전압 배선(VL2)과 접촉할 수 있다. 제1 전극(RME1)은 제1 도전 패턴(CDP1)을 통해 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 전극(RME2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 다만, 이에 제한되지 않는다. 다른 실시예에서 각 전극(RME1, RME2)들은 제3 도전층의 전압 배선(VL1, VL2)들과 전기적으로 연결되지 않을 수도 있고, 후술하는 연결 전극(CNE)이 제3 도전층과 직접 연결될 수 있다.
복수의 전극(RME)들은 반사율이 높은 전도성 물질을 포함할 수 있다. 예를 들어, 전극(RME)들은 은(Ag), 구리(Cu), 알루미늄(Al) 등과 같은 금속을 포함하거나, 알루미늄(Al), 니켈(Ni), 란타늄(La) 등을 포함하는 합금, 또는 티타늄(Ti), 몰리브덴(Mo), 및 나이오븀(Nb)과 같은 금속층과 상기 합금이 적층된 구조를 가질 수도 있다. 몇몇 실시예에서, 전극(RME)들은 알루미늄(Al)을 포함하는 합금과 티타늄(Ti), 몰리브덴(Mo), 및 나이오븀(Nb)으로 이루어진 적어도 한 층 이상의 금속층이 적층된 이중층 또는 다중층으로 이루어질 수 있다.
이에 제한되지 않고, 각 전극(RME)들은 투명성 전도성 물질을 더 포함할 수 있다. 예를 들어, 각 전극(RME)은 ITO, IZO, ITZO 등과 같은 물질을 포함할 수 있다. 몇몇 실시예에서 각 전극(RME)들은 투명성 전도성 물질과 반사율이 높은 금속층이 각각 한층 이상 적층된 구조를 이루거나, 이들을 포함하여 하나의 층으로 형성될 수도 있다. 예를 들어, 각 전극(RME)은 ITO/Ag/ITO/, ITO/Ag/IZO, 또는 ITO/Ag/ITZO/IZO 등의 적층 구조를 가질 수 있다. 전극(RME)들은 발광 소자(ED)와 전기적으로 연결되면서, 발광 소자(ED)에서 방출된 광들 중 일부를 기판(SUB)의 상부 방향으로 반사할 수 있다.
제1 절연층(PAS1)은 표시 영역(DA) 전면에 배치되며, 제1 오버코트층(OC1) 및 복수의 전극(RME)들 상에 배치될 수 있다. 제1 절연층(PAS1)은 절연성 물질을 포함하여 복수의 전극(RME)들을 보호함과 동시에 서로 다른 전극(RME)들을 상호 절연시킬 수 있다. 제1 절연층(PAS1)은 뱅크층(BNL)이 형성되기 전, 전극(RME)들을 덮도록 배치됨에 따라 전극(RME)들이 뱅크층(BNL)을 형성하는 공정에서 전극(RME)들이 손상되는 것을 방지할 수 있다. 또한, 제1 절연층(PAS1)은 그 상에 배치되는 발광 소자(ED)가 다른 부재들과 직접 접촉하여 손상되는 것을 방지할 수도 있다.
예시적인 실시예에서, 제1 절연층(PAS1)은 제2 방향(DR2)으로 이격된 전극(RME) 사이에서 상면의 일부가 함몰되도록 단차가 형성될 수 있다. 제1 절연층(PAS1)의 단차가 형성된 상면에는 발광 소자(ED)가 배치되고, 발광 소자(ED)와 제1 절연층(PAS1) 사이에는 공간이 형성될 수도 있다.
도면에 도시하지는 않았지만, 제1 절연층(PAS1)은 컨택부들을 포함할 수 있다. 컨택부들은 각각 서로 다른 전극(RME)과 중첩하도록 배치될 수 있다. 예를 들어, 컨택부들은 제1 전극(RME1)과 중첩하도록 배치된 제1 컨택부들, 및 제2 전극(RME2)과 중첩하도록 배치된 제2 컨택부들을 포함할 수 있다. 제1 컨택부들과 제2 컨택부들은 제1 절연층(PAS1)을 관통하여 그 하부의 제1 전극(RME1) 또는 제2 전극(RME2)의 상면 일부를 노출할 수 있다. 제1 컨택부와 제2 컨택부는 각각 제1 절연층(PAS1) 상에 배치되는 다른 절연층들 중 일부를 더 관통할 수 있다. 각 컨택부들에 의해 노출된 전극(RME)은 연결 전극(CNE)과 접촉할 수 있다.
뱅크층(BNL)은 제1 절연층(PAS1) 상에 배치될 수 있다. 뱅크층(BNL)은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하며, 각 서브 화소(SPXn)들을 둘러쌀 수 있다. 뱅크층(BNL)은 각 서브 화소(SPXn)를 둘러싸며 이들을 구분할 수 있고, 표시 영역(DA)의 최외곽을 둘러싸며 표시 영역(DA)과 비표시 영역(NDA)을 구분할 수 있다.
발광 소자(ED)들은 연결 전극(CNE: CNE1, CNE2)들과 접촉하여 전극(RME) 및 제1 오버코트층(OC1) 하부의 도전층들과 전기적으로 연결될 수 있고, 전기 신호가 인가되어 특정 파장대의 광을 방출할 수 있다.
뱅크층(BNL)은 뱅크 패턴(BP1, BP2)과 유사하게 일정 높이를 가질 수 있다. 몇몇 실시예에서, 뱅크층(BNL)은 상면의 높이가 뱅크 패턴(BP1, BP2)보다 높을 수 있고, 그 두께는 뱅크 패턴(BP1, BP2)과 같거나 더 클 수 있다. 뱅크층(BNL)은 표시 장치(1)의 제조 공정 중 잉크젯 프린팅 공정에서 잉크가 인접한 서브 화소(SPXn)로 넘치는 것을 방지할 수 있다. 뱅크층(BNL)은 뱅크 패턴(BP1, BP2)과 동일하게 폴리 이미드와 같은 유기 절연 물질을 포함할 수 있다.
제2 절연층(PAS2)은 복수의 발광 소자(ED)들, 제1 절연층(PAS1), 및 뱅크층(BNL) 상에 배치될 수 있다. 제2 절연층(PAS2)은 뱅크 패턴(BP1, BP2)들 사이에서 제1 방향(DR1)으로 연장되어 복수의 발광 소자(ED)들 상에 배치된 패턴부를 포함한다. 상기 패턴부는 발광 소자(ED)의 외면을 부분적으로 감싸도록 배치되며, 발광 소자(ED)의 양 측, 또는 양 단부는 덮지 않을 수 있다. 상기 패턴부는 평면도상 각 서브 화소(SPXn) 내에서 선형 또는 섬형 패턴을 형성할 수 있다. 제2 절연층(PAS2)의 상기 패턴부는 발광 소자(ED)를 보호함과 동시에 표시 장치(1)의 제조 공정에서 발광 소자(ED)들을 고정시킬 수 있다. 또한, 제2 절연층(PAS2)은 발광 소자(ED)와 그 하부의 제1 절연층(PAS1) 사이의 공간을 채우도록 배치될 수도 있다. 또한, 제2 절연층(PAS2) 중 일부분은 뱅크층(BNL) 상부에 배치될 수 있다.
도면에 도시하지는 않았지만, 제2 절연층(PAS2)은 컨택부들을 포함할 수 있다. 제2 절연층(PAS2)은 제1 전극(RME1)과 중첩하도록 배치된 제1 컨택부, 및 제2 전극(RME2)과 중첩하도록 배치된 제2 컨택부를 포함할 수 있다. 컨택부들은 제1 절연층(PAS1)에 더하여 제2 절연층(PAS2)도 관통할 수 있다. 복수의 제1 컨택부들과 제2 컨택부들은 각각 그 하부의 제1 전극(RME1) 또는 제2 전극(RME2)의 상면 일부를 노출할 수 있다.
복수의 연결 전극(CNE; CNE1, CNE2)들은 복수의 전극(RME)들, 및 뱅크 패턴(BP1, BP2)들 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1) 및 제1 뱅크 패턴(BP1) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1)과 부분적으로 중첩하며 발광 영역으로부터 뱅크층(BNL)을 넘어서도록 배치될 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2) 및 제2 뱅크 패턴(BP2) 상에 배치될 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2)과 부분적으로 중첩하며 발광 영역으로부터 뱅크층(BNL)을 넘어서도록 배치될 수 있다.
제1 연결 전극(CNE1)과 제2 연결 전극(CNE2)은 각각 제2 절연층(PAS2) 상에 배치되며 발광 소자(ED)들과 접촉할 수 있다. 제1 연결 전극(CNE1)은 제1 전극(RME1)과 부분적으로 중첩하며 발광 소자(ED)들의 일 단부와 접촉할 수 있다. 제2 연결 전극(CNE2)은 제2 전극(RME2)과 부분적으로 중첩하여 발광 소자(ED)들의 타 단부와 접촉할 수 있다. 연결 전극(CNE)들은 발광 소자(ED)들과 접촉하고, 제3 도전층과 전기적으로 연결될 수 있다. 제1 연결 전극(CNE1)은 발광 소자(ED)들의 제1 단부와 접촉하고, 제2 연결 전극(CNE2)은 발광 소자(ED)들의 제2 단부와 접촉할 수 있다.
일 실시예에 따르면, 표시 장치(1)는 각 연결 전극(CNE)들이 컨택부(CT1, CT2)를 통해 전극(RME)과 접촉할 수 있다. 제1 연결 전극(CNE1)은 제1 절연층(PAS1), 제2 절연층(PAS2) 및 제3 절연층(PAS3)을 관통하는 제1 컨택부(CT1)를 통해 제1 전극(RME1)과 접촉할 수 있다. 제2 연결 전극(CNE2)은 제1 절연층(PAS1) 및 제2 절연층(PAS2)을 관통하는 제2 컨택부(CT2)를 통해 제2 전극(RME2)과 접촉할 수 있다. 각 연결 전극(CNE)들은 각 전극(RME)들을 통해 제3 도전층과 전기적으로 연결될 수 있다. 제1 연결 전극(CNE1)은 제1 트랜지스터(T1)와 전기적으로 연결되어 제1 전원 전압이 인가되고, 제2 연결 전극(CNE2)은 제2 전압 배선(VL2)과 전기적으로 연결되어 제2 전원 전압이 인가될 수 있다. 각 연결 전극(CNE)은 발광 영역에서 발광 소자(ED)와 접촉하여 전원 전압을 발광 소자(ED)에 전달할 수 있다.
연결 전극(CNE)들은 전도성 물질을 포함할 수 있다. 예를 들어, ITO, IZO, ITZO, 알루미늄(Al) 등을 포함할 수 있다. 일 예로, 연결 전극(CNE)은 투명성 전도성 물질을 포함하고, 발광 소자(ED)에서 방출된 광은 연결 전극(CNE)을 투과하여 출사될 수 있다.
제3 절연층(PAS3)은 제1 연결 전극층의 제2 연결 전극(CNE2)과 제2 절연층(PAS2) 상에 배치된다. 제3 절연층(PAS3)은 제2 절연층(PAS2) 상에 전면적으로 배치되어 제2 연결 전극(CNE2)을 덮도록 배치되고, 제2 연결 전극층의 제1 연결 전극(CNE1)은 제3 절연층(PAS3) 상에 배치될 수 있다. 제3 절연층(PAS3)은 제1 연결 전극(CNE1)이 제2 연결 전극(CNE2)과 직접 접촉하지 않도록 이들을 상호 절연시킬 수 있다.
제3 절연층(PAS3)은 제1 컨택부들을 포함할 수 있다. 제1 컨택부는 제1 절연층(PAS1) 및 제2 절연층(PAS2)에 더하여 제3 절연층(PAS3)도 관통할 수 있다. 복수의 제1 컨택부들은 그 하부의 제1 전극(RME1)의 상면 일부를 노출할 수 있다.
제4 절연층(PAS4)은 제3 절연층(PAS3), 연결 전극(CNE1, CNE2)들 및 뱅크층(BNL) 상에 배치될 수 있다. 제4 절연층(PAS4)은 기판(SUB) 상에 배치된 층들을 보호할 수 있다. 다만, 제4 절연층(PAS4)은 생략될 수 있다.
제4 절연층(PAS4) 상에는 상부 뱅크층(UBN), 컬러 제어 구조물(TPL, WCL1, WCL2), 컬러 패턴(CP1, CP2, CP3) 및 컬러 필터층(CFL1, CFL2, CFL3)이 배치될 수 있다. 컬러 제어 구조물(TPL, WCL1, WCL2)과 컬러 필터층(CFL1, CFL2, CFL3) 사이에는 복수의 캡핑층(CPL1, CPL2), 저굴절층(LRL), 및 제2 오버코트층(OC2)이 배치되고, 컬러 필터층(CFL1, CFL2, CFL3) 상에는 오버코트층(OC)이 배치될 수 있다.
상술한 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4)은 각각 무기물 절연성 물질 또는 유기물 절연성 물질을 포함할 수 있다. 예시적인 실시예에서, 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4)은 각각 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 및 실리콘 산질화물(SiOxNy) 중 어느 하나일 수 있다. 제1 절연층(PAS1), 제2 절연층(PAS2), 제3 절연층(PAS3) 및 제4 절연층(PAS4)은 서로 동일한 재료로 이루어지거나, 일부는 서로 동일하고 일부는 서로 다른 재료로 이루어지거나, 각각 서로 다른 재료로 이루어질 수도 있다.
상부 뱅크층(UBN)은 제4 절연층(PAS4) 상에서 뱅크층(BNL)과 중첩하도록 배치될 수 있다. 상부 뱅크층(UBN)은 제1 방향(DR1) 및 제2 방향(DR2)으로 연장된 부분을 포함하여 격자형 패턴으로 배치될 수 있다. 상부 뱅크층(UBN)은 발광 영역 또는 발광 소자(ED)들이 배치된 부분을 둘러쌀 수 있다. 상부 뱅크층(UBN)은 컬러 제어 구조물(TPL, WCL1, WCL2)이 배치되는 영역을 형성할 수 있다.
컬러 제어 구조물(TPL, WCL1, WCL2)은 제4 절연층(PAS4) 상에서 상부 뱅크층(UBN)이 둘러싸는 영역 내에 배치될 수 있다. 컬러 제어 구조물(TPL, WCL1, WCL2)들은 상부 뱅크층(UBN)이 둘러싸는 발광 영역(LA1, LA2, LA3)에 배치되어 표시 영역(DA)에서 섬형의 패턴을 형성할 수 있다. 다만, 이에 제한되지 않고, 컬러 제어 구조물(TPL, WCL1, WCL2)은 각각 일 방향으로 연장되어 복수의 서브 화소(SPXn)들에 걸쳐 배치됨으로써 선형의 패턴을 형성할 수도 있다.
각 서브 화소(SPXn)의 발광 소자(ED)가 제3 색의 청색광을 방출하는 실시예에서, 컬러 제어 구조물(TPL, WCL1, WCL2)은 제1 발광 영역(LA1)에 대응하여 제1 서브 화소(SPX1)에 배치된 제1 파장 변환층(WCL1), 제2 발광 영역(LA2)에 대응하여 제2 서브 화소(SPX2)에 배치된 제2 파장 변환층(WCL2) 및 제3 발광 영역(LA3)에 대응하여 제3 서브 화소(SPX3)에 배치된 투광층(TPL)을 포함할 수 있다.
제1 파장 변환층(WCL1)은 제1 베이스 수지(BRS1) 및 제1 베이스 수지(BRS1) 내에 배치된 제1 파장 변환 물질(WCP1)을 포함할 수 있다. 제2 파장 변환층(WCL2)은 제2 베이스 수지(BRS2) 및 제2 베이스 수지(BRS2) 내에 배치된 제2 파장 변환 물질(WCP2)을 포함할 수 있다. 제1 파장 변환층(WCL1)과 제2 파장 변환층(WCL2)은 발광 소자(ED)에서 입사되는 제3 색의 청색광의 파장을 변환시켜 투과시킨다. 제1 파장 변환층(WCL1)과 제2 파장 변환층(WCL2)은 각 베이스 수지에 포함된 산란체(SCP)를 더 포함하고, 산란체(SCP)는 파장 변환 효율을 증가시킬 수 있다.
투광층(TPL)은 제3 베이스 수지(BRS3) 및 제3 베이스 수지(BSR3) 내에 배치된 산란체(SCP)를 포함할 수 있다. 투광층(TPL)은 발광 소자(ED)에서 입사되는 제3 색의 청색광의 파장을 유지한 채 투과시킨다. 투광층(TPL)의 산란체(SCP)는 투광층(TPL)을 통해 출사되는 빛의 출사 경로를 조절하는 역할을 할 수 있다. 투광층(TPL)은 파장 변환 물질을 불포함할 수 있다.
산란체(SCP)는 금속 산화물 입자 또는 유기 입자일 수 있다. 상기 금속 산화물로는 산화 티타늄(TiO2), 산화 지르코늄(ZrO2), 산화 알루미늄(Al2O3), 산화 인듐(In2O3), 산화 아연(ZnO) 또는 산화 주석(SnO2) 등이 예시될 수 있고, 상기 유기 입자 재료로는 아크릴계 수지 또는 우레탄계 수지 등이 예시될 수 있다.
제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 투광성 유기 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 에폭시계 수지, 아크릴계 수지, 카도계 수지 또는 이미드계 수지 등을 포함하여 이루어질 수 있다. 제1 내지 제3 베이스 수지(BRS1, BRS2, BRS3)는 모두 동일한 물질로 이루어질 수 있지만, 이에 제한되지 않는다.
제1 파장 변환 물질(WCP1)은 제3 색의 청색광을 제1 색의 적색광으로 변환하고, 제2 파장 변환 물질(WCP2)은 제3 색의 청색광을 제2 색의 녹색광으로 변환하는 물질일 수 있다. 제1 파장 변환 물질(WCP1)과 제2 파장 변환 물질(WCP2)은 양자점, 양자 막대, 형광체 등일 수 있다. 상기 양자점은 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합을 포함할 수 있다.
몇몇 실시예에서, 컬러 제어 구조물(TPL, WCL1, WCL2)은 잉크젯 프린팅 공정, 또는 포토 레지스트 공정을 통해 형성될 수 있다. 컬러 제어 구조물(TPL, WCL1, WCL2)들은 이들을 이루는 재료가 상부 뱅크층(UBN)이 둘러싸는 영역 내에 분사 또는 도포된 후, 건조 또는 노광 및 현상 공정을 통해 형성될 수 있다. 일 예로, 컬러 제어 구조물(TPL, WCL1, WCL2)이 잉크젯 프린팅 공정으로 형성되는 실시예에서, 도면에서는 컬러 제어 구조물(TPL, WCL1, WCL2)의 각 층들의 상면이 굴곡지게 형성되어 상부 뱅크층(UBN)과 인접한 가장자리 부분이 중심부보다 높을 수 있다. 다만, 이에 제한되지 않는다. 컬러 제어 구조물(TPL, WCL1, WCL2)이 포토 레지스트 공정으로 형성되는 실시예에서, 컬러 제어 구조물(TPL, WCL1, WCL2)의 각 층들의 상면이 평탄하게 형성되어 상부 뱅크층(UBN)과 인접한 가장자리 부분이 상부 뱅크층(UBN)의 상면과 평행하거나, 도면과 달리 컬러 제어 구조물(TPL, WCL1, WCL2)의 중심부가 더 높게 형성될 수도 있다.
각 서브 화소(SPXn)의 발광 소자(ED)는 동일한 제3 색의 청색광을 방출할 수 있고, 각 서브 화소(SPXn)에서 출사되는 광은 서로 다른 색의 광일 수 있다. 예를 들어, 제1 서브 화소(SPX1)에 배치된 발광 소자(ED)에서 방출된 광은 제1 파장 변환층(WCL1)으로 입사되고, 제2 서브 화소(SPX2)에 배치된 발광 소자(ED)에서 방출된 광은 제2 파장 변환층(WCL2)으로 입사되며, 제3 서브 화소(SPX3)에 배치된 발광 소자(ED)에서 방출된 광은 투광층(TPL)으로 입사된다. 제1 파장 변환층(WCL1)으로 입사된 광은 적색광으로 변환되고 제2 파장 변환층(WCL2)으로 입사된 광은 녹색광으로 변환되며, 투광층(TPL)으로 입사된 광은 파장 변환 없이 동일한 청색광으로 투과될 수 있다. 각 서브 화소(SPXn)는 동일한 색의 광을 방출하는 발광 소자(ED)들을 포함하더라도, 그 상부에 배치된 컬러 제어 구조물(TPL, WCL1, WCL2)의 배치에 따라 서로 다른 색의 광을 출사할 수 있다.
제1 캡핑층(CPL1)은 복수의 컬러 제어 구조물(TPL, WCL1, WCL2)들 및 상부 뱅크층(UBN) 상에 배치될 수 있다. 제1 캡핑층(CPL1)은 외부로부터 수분 또는 공기 등의 불순물이 침투하여 컬러 제어 구조물(TPL, WCL1, WCL2)을 손상시키거나 오염시키는 것을 방지할 수 있다. 제1 캡핑층(CPL1)은 무기물 절연성 물질을 포함할 수 있다.
저굴절층(LRL)은 제1 캡핑층(CPL1) 상에 배치될 수 있다. 저굴절층(LRL)은 컬러 제어 구조물(TPL, WCL1, WCL2)을 통과한 광을 리사이클(Recycle)하는 광학층으로, 표시 장치(1)의 출광 효율 및 색 순도를 향상시킬 수 있다. 저굴절층(LRL)은 낮은 굴절률을 갖는 유기 물질로 이루어질 수 있고, 컬러 제어 구조물(TPL, WCL1, WCL2) 및 상부 뱅크층(UBN)에 의해 형성된 단차를 보상할 수 있다.
제2 캡핑층(CPL2)은 저굴절층(LRL) 상에 배치되고, 외부로부터 수분 또는 공기 등의 불순물이 침투하여 저굴절층(LRL)을 손상시키거나 오염시키는 것을 방지할 수 있다. 제2 캡핑층(CPL2)은 제1 캡핑층(CPL1)과 유사하게 무기물 절연 물질을 포함할 수 있다.
제2 오버코트층(OC2)은 제2 캡핑층(CPL2) 상에서 표시 영역(DA) 및 비표시 영역(NDA) 전면에 걸쳐 배치될 수 있다. 제2 오버코트층(OC2)은 표시 영역(DA)에서 컬러 제어 구조물(TPL, WCL1, WCL2)들과 중첩하며, 비표시 영역(NDA)에서는 후술하는 댐 구조물(도 8의 'DAM') 및 골짜기부(도 8의 'VA')와 중첩할 수 있다.
제2 오버코트층(OC2)은 복수의 캡핑층(CPL1, CPL2)들 및 저굴절층(LRL)에 더하여, 기판(SUB) 상에 배치된 부재들을 보호하며, 이들에 의해 생기는 단차를 부분적으로 보상할 수 있다. 특히, 제2 오버코트층(OC2)은 표시 영역(DA)에서 그 하부의 컬러 제어 구조물(TPL, WCL1, WCL2)들과 상부 뱅크층(UBN)과 뱅크층(BNL)에 의해 형성되는 단차를 보상하여, 그 상에 배치되는 컬러 필터층(CFL1, CFL2, CFL3)들은 평탄한 면 상에 형성될 수 있다.
복수의 컬러 필터층(CFL1, CFL2, CFL3)은 제2 오버코트층(OC2) 상에 배치될 수 있다. 컬러 필터층(CFL1, CFL2, CFL3) 각각은 발광 영역(LA1, LA2, LA3)에 배치되고, 일부분은 차광 영역(BA)에 배치될 수 있다. 컬러 필터층(CFL1, CFL2, CFL3)은 차광 영역(BA)에서 다른 컬러 필터층(CFL1, CFL2, CFL3) 또는 컬러 패턴(CP1, CP2, CP3)과 중첩될 수 있다. 컬러 필터층(CFL1, CFL2, CFL3)이 다른 컬러 필터층(CFL1, CFL2, CFL3)과 중첩하지 않는 부분은 광이 출사되는 발광 영역(LA1, LA2, LA3)이고, 서로 다른 컬러 필터층(CFL1, CFL2, CFL3)들이 중첩하거나 컬러 패턴(CP1, CP2, CP3)이 배치된 영역은 광의 출사가 차단되는 차광 영역(BA)일 수 있다.
컬러 필터층(CFL1, CFL2, CFL3)은 제1 서브 화소(SPX1)에 배치되는 제1 컬러 필터층(CFL1), 제2 서브 화소(SPX2)에 배치되는 제2 컬러 필터층(CFL2) 및 제3 서브 화소(SPX3)에 제3 컬러 필터층(CFL3)을 포함할 수 있다. 컬러 필터층(CFL1, CFL2, CFL3)은 복수의 발광 영역(LA1, LA2, LA3)에 배치된 선형의 패턴으로 형성될 수 있다. 다만, 이에 제한되지 않는다. 컬러 필터층(CFL1, CFL2, CFL3)은 각 발광 영역(LA1, LA2, LA3)에 대응하여 배치되고 섬형의 패턴을 형성할 수도 있다.
컬러 필터층(CFL1, CFL2, CFL3)은 특정 파장대의 광 이외의 다른 파장대의 광을 흡수하는 염료나 안료 같은 색재(colorant)를 포함할 수 있다. 컬러 필터층(CFL1, CFL2, CFL3)은 각 서브 화소(SPXn)마다 배치되어 해당 서브 화소(SPXn)에서 컬러 필터층(CFL1, CFL2, CFL3)으로 입사되는 광 중 일부만을 투과시킬 수 있다. 표시 장치(1)의 각 서브 화소(SPXn)에서는 컬러 필터층(CFL1, CFL2, CFL3)이 투과하는 광만이 선택적으로 표시될 수 있다. 예시적인 실시예에서, 제1 컬러 필터층(CFL1)은 적색 컬러 필터층이고, 제2 컬러 필터층(CFL2)은 녹색 컬러 필터층이고, 제3 컬러 필터층(CFL3)은 청색 컬러 필터층일 수 있다. 발광 소자(ED)에서 방출된 광들은 컬러 제어 구조물(TPL, WCL1, WCL2)을 통과하여 컬러 필터층(CFL1, CFL2, CFL3)을 통해 출사될 수 있다.
컬러 패턴(CP1, CP2, CP3)은 제2 오버코트층(OC2) 또는 컬러 필터층(CFL1, CFL2, CFL3) 상에 배치될 수 있다. 컬러 패턴(CP1, CP2, CP3)은 컬러 필터층(CFL1, CFL2, CFL3)과 동일한 재료를 포함하여 차광 영역(BA)에 배치될 수 있다. 차광 영역(BA)에는 컬러 패턴(CP1, CP2, CP3)과 서로 다른 컬러 필터층(CFL1, CFL2, CFL3)들이 적층되어 배치되고, 이들이 적층된 영역에서 광의 투과가 차단될 수 있다.
제1 컬러 패턴(CP1)은 제1 컬러 필터층(CFL1)과 동일한 재료를 포함하여 차광 영역(BA)에 배치될 수 있다. 제1 컬러 패턴(CP1)은 차광 영역(BA)에서 제2 오버코트층(OC2) 상에 직접 배치될 수 있으며, 제1 서브 화소(SPX1)의 제1 발광 영역(LA1)과 인접한 차광 영역(BA)에는 배치되지 않을 수 있다. 제1 컬러 패턴(CP1)은 제2 서브 화소(SPX2)와 제3 서브 화소(SPX3) 사이의 차광 영역(BA)에 배치될 수 있다. 제1 서브 화소(SPX1) 주변의 차광 영역(BA)에는 제1 컬러 필터층(CFL1)이 배치될 수 있다.
제2 컬러 패턴(CP2)은 제2 컬러 필터층(CFL2)과 동일한 재료를 포함하여 차광 영역(BA)에 배치될 수 있다. 제2 컬러 패턴(CP2)은 차광 영역(BA)에서 제2 오버코트층(OC2) 상에 직접 배치될 수 있으며, 제2 서브 화소(SPX2)의 제2 발광 영역(LA2)과 인접한 차광 영역(BA)에는 배치되지 않을 수 있다. 제2 컬러 패턴(CP2)은 제1 서브 화소(SPX1)와 제3 서브 화소(SPX3) 사이의 차광 영역(BA), 또는 표시 영역(DA)의 최외곽 서브 화소(SPXn)와 비표시 영역(NDA)의 경계에 배치될 수 있다. 제2 서브 화소(SPX2) 주변의 차광 영역(BA)에는 제2 컬러 필터층(CFL2)이 배치될 수 있다.
이와 유사하게, 제3 컬러 패턴(CP3)은 제3 컬러 필터층(CFL3)과 동일한 재료를 포함하여 차광 영역(BA)에 배치될 수 있다. 제3 컬러 패턴(CP3)은 차광 영역(BA)에서 제2 오버코트층(OC2) 상에 직접 배치될 수 있으며, 제3 서브 화소(SPX3)의 제3 발광 영역(LA3)과 인접한 차광 영역(BA)에는 배치되지 않을 수 있다. 제3 컬러 패턴(CP3)은 제1 서브 화소(SPX1)와 제2 서브 화소(SPX2) 사이의 차광 영역(BA)에 배치될 수 있다. 제3 서브 화소(SPX3) 주변의 차광 영역(BA)에는 제3 컬러 필터층(CFL3)이 배치될 수 있다.
표시 장치(1)는 뱅크층(BNL) 및 상부 뱅크층(UBN)과 중첩하는 영역이 차광 영역(BA)이 되고, 차광 영역(BA)에는 제1 컬러 패턴(CP1), 제2 컬러 패턴(CP2) 및 제3 컬러 패턴(CP3) 각각은 다른 색재를 포함하는 컬러 필터층(CFL1, CFL2, CFL3) 중 적어도 어느 하나와 중첩하도록 배치될 수 있다. 예를 들어, 제1 컬러 패턴(CP1)은 제2 컬러 필터층(CFL2) 및 제3 컬러 필터층(CFL3)과 중첩하도록 배치되고, 제2 컬러 패턴(CP2)은 제1 컬러 필터층(CFL1) 및 제3 컬러 필터층(CFL3)과 중첩하도록 배치되고, 제3 컬러 패턴(CP3)은 제1 컬러 필터층(CFL1) 및 제2 컬러 필터층(CFL2)과 중첩하도록 배치될 수 있다. 차광 영역(BA)은 서로 다른 색재를 포함하는 컬러 패턴(CP1, CP2, CP3) 및 컬러 필터층(CFL1, CFL2, CFL3)들이 서로 중첩함으로서, 광의 투과를 차단할 수 있다.
복수의 컬러 패턴(CP1, CP2, CP3)들은 컬러 필터층(CFL1, CFL2, CFL3)과 적층된 구조를 갖고, 서로 다른 색재를 포함한 재료에 의해 이웃한 영역 간의 혼색을 방지할 수 있다.
제3 오버코트층(OC3)은 컬러 필터층(CFL1, CFL2, CFL3) 및 컬러 패턴(CP1, CP2, CP3) 상에 배치될 수 있다. 제3 오버코트층(OC3)은 표시 영역(DA) 전면에 걸쳐 배치되며, 일부분은 비표시 영역(NDA)에도 배치될 수 있다. 제3 오버코트층(OC3)은 유기 절연 물질을 포함하여 표시 영역(DA)에 배치된 부재들을 외부로부터 보호할 수 있다. 제3 오버코트층(OC3)의 상면은 표시 패널(300)의 상면일 수 있다.
필름 부재(100) 및 전도성층(200)은 제3 오버코트층(OC3) 상에 배치될 수 있다. 구체적으로, 필름 부재(100)는 제3 오버코트층(OC3) 상에 배치되고, 전도성층(200)은 필름 부재(100)와 제3 오버코트층(OC3) 사이에 배치되며, 전도성층(200)과 제3 오버코트층 사이에는 접착층(ADH)이 개재되어 제3 오버코트층(OC3)과 전도성층(200)은 서로 접착될 수 있다. 또한, 도면에 도시하지는 않았지만, 전도성층(200)과 필름 부재(100) 사이에도 별도의 접착 부재가 개재되어 필름 부재(100)와 전도성층(200)은 서로 부착될 수 있다.
필름 부재(100)는 상술한 바와 같이 표시 장치(1)의 상면을 보호하는 역할을 할 수 있다. 필름 부재(100)는 최상단에 배치된 지문 방지 필름(110) 및 베이스 필름(130)을 포함할 수 있다.
필름 부재(100)의 지문 방지 필름(110)은 표시 장치(1)를 사용하는 사용자의 지문이 묻는 것을 방지하는 역할을 할 수 있다. 지문 방지 필름(110)의 구조는 당업계에 널리 알려져 있으므로, 이에 대한 자세한 설명은 생략하도록 한다.
필름 부재(100)의 베이스 필름(130)은 필름 부재(100)의 기저를 이루는 역할을 할 수 있다. 베이스 필름(130)은 어느 정도의 강성을 가지는 물질을 포함할 수 있다. 몇몇 실시예에서 베이스 필름(130)은 트리아세틸셀룰로오스(triacetyl cellulose: TAC)를 포함할 수 있으나, 이에 제한되는 것은 아니다. 상술한 바와 같이 베이스 필름(130)은 어느 정도의 강성을 가짐으로써, 표시 장치(1) 외부를 보호할 수 있다.
한편, 필름 부재(100)는 표시 장치(1) 사용자의 손이 직접 닿는 부분으로서, 사용자의 핸들링(Handling)에 의해 필름 부재(100)에 정전기가 발생할 수 있다. 그런데, 필름 부재(100)에 발생하는 정전기를 방전시킬 수 있는 수단이 없는 경우, 필름 부재(100)에서 발생하는 정전기는 표시 패널(300)에 데미지를 줄 수 있다. 이에 따라 필름 부재(100)에 발생하는 정전기를 방전시킬 수 있는 수단을 배치할 필요가 있다.
전도성층(200)은 필름 부재(100)에 발생하는 정전기를 방전시키는 경로를 제공하는 역할을 할 수 있다. 전도성층(200)은 필름 부재(100)의 저면에 배치될 수 있다. 전도성층(200)은 필름 부재(100)와 실질적으로 동일한 면적 및 폭을 가지고 필름 부재(100)와 완전히 중첩할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어 전도성층(200)은 필름 부재(100)에 비해 작은 면적을 가질 수도 있다. 이하에서는 설명의 편의를 위해 필름 부재(100)와 전도성층(200)의 면적이 실질적으로 동일한 것을 중심으로 설명하도록 한다.
전도성층(200)은 전도성을 가지고, 투명한 물질을 포함할 수 있다. 이에 따라, 표시 영역(DA)에서 빛의 투과를 막지 않으면서 필름 부재(100)에서 발생하는 정전기를 방전시킬 수 있는 경로가 확보될 수 있다. 몇몇 실시예에서 전도성층(200)은 인듐주석산화물(Indium Tin Oxide: ITO)와 같은 투명금속산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다.
샤시 부재(500)는 상술한 바와 같이 표시 패널(300)의 저면을 지지하여 기구적 강도를 높이는 역할을 할 수 있다. 샤시 부재(500)는 표시 패널(300)의 저면, 다시 말해 표시 패널(300)의 기판(SUB)의 저면에 배치될 수 있다. 샤시 부재(500)는 전도성을 갖는 금속을 포함할 수 있다.
샤시 부재(500)와 표시 패널(300) 사이에는 방열층(GP)이 배치될 수 있다. 방열층(GP)은 표시 패널(300)로부터 방출되는 전자파를 차폐하는 역할을 할 수 있다. 몇몇 실시예에서, 방열층(GP)은 흑연(graphite)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
샤시 부재(500)는 후술하는 바와 같이 실링 부재(700)에 의해 전도성층(200)과 전기적으로 연결될 수 있다. 이에 따라 전도성층(200)에 전달되는 정전기는 실링 부재(700)를 지나 샤시 부재(500)에서 방전될 수 있다. 이하에서는 실링 부재(700)에 대해 자세히 설명하도록 한다.
도 6은 도 2의 X2-X2`선을 따라 자른 단면을 개략적으로 도시한 단면도이다. 도 7은 도 2의 X3-X3`선을 따라 자른 단면을 개략적으로 도시한 단면도이다. 도 8은 도 7의 Q1 영역을 확대한 확대도이다.
도 6 및 도 7을 참조하면, 일 실시예에 따른 표시 장치(1)는 필름 부재(100)의 제2 방향(DR2) 폭, 샤시 부재(500)의 제2 방향(DR2) 폭, 표시 패널(300)의 제2 방향(DR2) 폭 순으로 크고, 각 부재의 제2 방향(DR2) 폭의 단차는 비표시 영역(NDA)에서 형성되며, 비표시 영역(NDA)에서 필름 부재(100), 표시 패널(300), 샤시 부재(500)는 서로 이격되어 이격 공간을 형성하고, 상기 이격 공간에 개재되어 표시 패널(300)의 측면을 커버하는 실링 부재(700)를 더 포함할 수 있다. 몇몇 실시예에서, 필름 부재(100)의 제2 방향(DR2) 폭과 전도성층(200)의 제2 방향(DR2) 폭은 실질적으로 동일할 수 있으나, 이에 제한되는 것은 아니다. 이하에서는 설명의 편의를 위해 전도성층(200)의 제2 방향(DR2) 폭이 필름 부재(100)의 제2 방향(DR2) 폭과 실질적으로 동일한 것을 중심으로 설명하도록 한다.
실링 부재(700)는 표시 패널(300)의 측면을 커버하고, 필름 부재(100)와 샤시 부재(500)를 접착하여 기구적 안정성을 높이고, 전도성층(200)으로부터 정전기를 전달받아 샤시 부재(500)로 전달하는 역할을 할 수 있다. 실링 부재(700)는 전도성 물질을 포함할 수 있다. 실링 부재(700)는 연성인쇄회로기판(COF)이 배치되지 않는 영역에서 전도성층(200)의 저면과 직접 접촉하여 전기적으로 연결될 수 있다.
실링 부재(700)는 연성인쇄회로기판(COF)이 배치되는 영역에서는 도 6에 도시된 바와 같이 연성인쇄회로기판(COF)의 일면 상에도 개재되어 연성인쇄회로기판(COF)의 일면의 일 부분을 덮을 수 있다. 연성인쇄회로기판(COF)은 표시 패널(300)의 기판(SUB) 끝단에 배치되어 샤시 부재(500) 방향으로 굴곡되어 샤시 부재(500)의 저면에 부착될 수 있다. 연성인쇄회로기판(COF)은 구동 신호를 생성하는 구동칩(DC)이 실장될 수 있다. 몇몇 실시예에서 구동칩(DC)은 연성인쇄회로기판(COF)의 일면 상에 배치되어 표시 장치(1)의 외측을 향하도록 배치될 수 있으나, 이에 제한되는 것은 아니다. 연성인쇄회로기판(COF)과 표시 패널(300)의 기판(SUB)의 측면 사이에는 레진(RP)이 개재될 수 있다. 레진(RP)은 표시 패널(300)과 샤시 부재(500) 사이의 제2 방향(DR2) 단차를 보상하여 연성인쇄회로기판(COF)의 굴곡에 의해 연성인쇄회로기판(COF)이 인가될 수 있는 응력(stress)을 완화할 수 있다.
실링 부재(700)는 복수의 연성인쇄회로기판(COF) 사이의 이격 공간(도 2 참조)에서 도 7에 도시된 바와 같이 샤시 부재(500)의 상면과 직접 접촉할 수 있다. 샤시 부재(500)의 제2 방향(DR2) 폭 및 전도성층(200)의 제2 방향(DR2) 폭(또는, 필름 부재(100)의 제2 방향(DR2) 폭)은 표시 패널(300)의 제2 방향(DR2) 폭보다 큼에 따라 각각 비표시 영역(NDA)에서 표시 패널(300)로부터 제3 방향(DR3)으로 노출되는 부분이 정의되어 필름 부재(100)와 샤시 부재(500)가 서로 이격되어 이격 공간이 형성될 수 있고, 실링 부재(700)는 필름 부재(100)와 샤시 부재(500)의 상기 이격 공간에 개재되어 전도성층(200)의 저면 및 샤시 부재(500)의 상면과 직접 접촉할 수 있다.
한편, 표시 패널(300)의 기판(SUB) 상에 배치되는 여러 부재들은 표시 영역(DA)과 비표시 영역(NDA)의 경계부근에서 표시 패널(300)의 저면을 향해 기울어지는 경사를 형성하여 단차를 정의할 수 있다. 이에 따라 필름 부재(100) 및 전도성층(200)과 표시 패널(300)의 기판(SUB)은 실링 부재(700)를 사이에 두고 서로 이격될 수 있다. 이하에서는 비표시 영역(NDA)과 표시 영역(DA)의 경계 부근에서의 실링 부재(700) 개재 형상 및 전도성층(200)과 실링 부재(700)가 직접 접촉하기 시작되는 부분을 설명하도록 한다.
도 8은 도 7의 Q1 영역을 확대한 확대도이다. 도 9는 필름 부재에 발생하는 정전기가 방전되는 경로를 도시한 도면이다.
도 8을 참조하면, 일 실시예에 따른 표시 패널(300)은 비표시 영역(NDA)에서 발광 소자를 포함하지 않아 표시 영역(DA)과 비교하여 비표시 영역(NDA)의 제3 방향(DR3) 폭이 표시 영역(DA)의 제3 방향(DR3) 폭보다 작을 수 있다.
구체적으로, 비표시 영역(NDA)은 화면을 표시하지 않는 영역으로서 발광소자(ED)가 배치되지 않아, 발광 소자(ED)와 인접하는 여러 소자들, 예를 들어 뱅크 패턴(BP1, BP2) 제1 전극(RME1), 제2 전극(RME2), 제1 연결 전극(CNE1), 제2 연결 전극(CNE2), 컬러 제어 물질(WCL1, WCL2, TPL)등이 배치되지 않을 수 있다. 그 대신에 표시 패널(300)의 비표시 영역(NDA)에서는 제1 오버코트층(OC1) 상에 저굴절층(LRL)이 비표시 영역(NDA)까지 범람되는 것을 막는 댐부(DAM)가 배치되고, 표시 패널(300)의 비표시 영역(NDA) 및 표시 영역(DA)의 경계 부근에서 제1 오버코트층(OC1)에는 제1 오버코트층(OC1)을 관통하는 밸리부(VA)가 배치될 수 있다. 이에 따라, 제1 오버코트층(OC1)은 비표시 영역(NDA) 및 표시 영역(DA)의 경계 부근에서 제3 방향(DR3) 타측으로 오목하게 패인 형상을 가지게 되고, 저굴절층(LRL)은 형성 과정에서 밸리부(VA)를 채워 단차를 형성하고, 댐부(DAM)에 의해 비표시 영역(NDA)으로 범람되지 않을 수 있다.
필름 부재(100)와 표시 패널(300) 사이에는 상술한 바와 같이 표시 패널(300)에 단차가 형성되어 비표시 영역(NDA)에서 서로 이격되어 배치되므로, 표시 패널(300)과 필름 부재(100) 사이의 이격 공간에는 실링 부재(700)가 개재되어 이격 공간을 채울 수 있다.
제3 오버코트층(OC3)과 전도성층(200)을 접착하는 접착층(ADH)은 비표시 영역(NDA)까지 연장하여 비표시 영역(NDA)에서는 더 이상 연장되지 않을 수 있다. 이에 따라 전도성층(200)의 저면은 비표시 영역(NDA)에서 부분적으로 노출될 수 있다. 따라서, 비표시 영역(NDA)의 표시 패널(300)과 필름 부재(100) 사이의 이격 공간에 개재되어 상기 이격 공간을 채우는 실링 부재(700)는 전도성층(200)의 저면과 직접 접하게 될 수 있다.
상기한 바와 같은 구성에 의해 필름 부재(100)에서 발생하는 정전기는 도 9에 도시된 바와 같이 전도성층(200)을 따라 실링 부재(700)로 전달되고, 실링 부재(700)는 샤시 부재(500)에 상기 정전기를 전달하며, 샤시 부재(500)는 전달받은 상기 정전기를 방전시킬 수 있다. 이에 따라 일 실시예에 따른 표시 장치(1)는 필름 부재(100)로부터 발생할 수 있는 정전기로부터 표시 패널(300)에 배치된 여러 소자들을 보호할 수 있다.
이하 일 실시예에 따른 표시 장치(1)의 다른 실시예들에 대해 설명하도록 한다. 이하의 실시예에서 이전에 설명한 실시예와 동일한 구성에 대해서는 동일한 참조 부호로 지칭하며, 중복 설명은 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 10은 다른 실시예에 따른 표시 장치의 샤시 부재를 개략적으로 도시한 평면도이다. 도 11은 도 10의 X4-X4`선을 따라 자른 단면을 개략적으로 도시한 것으로서, 구체적으로 도 10의 실시예에 따른 표시 장치의 실링 부재가 개재된 모습을 개략적으로 도시한 도면이다.
도 10 및 도 11을 참조하면, 본 실시예에 따른 표시 장치(1_1)의 샤시 부재(501)는 샤시 부재(501)를 관통하는 복수의 홀(HA)이 형성되고, 실링 부재(701)는 복수의 홀(HA)을 관통하여 개재될 수 있음을 예시한다. 몇몇 실시예에서 복수의 홀(HA) 각각의 평면상 형상은 직사각형 형상을 가질 수 있으나, 이에 제한되는 것은 아니다. 예를 들어 복수의 홀(HA) 각각의 평면상 형상은 원형일 수도 있다.
구체적으로 본 실시예에 따른 실링 부재(701)는 필름 부재(100)와 샤시 부재(501) 사이의 이격 공간에 개재되는 메인부(701a)와 샤시 부재(501)의 홀(HA)에 개재되는 관통부(701b)를 포함할 수 있다. 관통부(701b)는 샤시 부재(501)의 홀(HA)에 체결되어 샤시 부재(501)와의 결합력이 더욱 향상될 수 있다.
상기한 바와 같은 구성에 의해 비표시 영역(NDA)에서 실링 부재(701)와 샤시 부재(501)의 결합이 강해지므로, 필름 부재(100)와 샤시 부재(501) 사이의 기구적 안정성이 더욱 향상될 수 있다.
도 12는 또 다른 실시예에 따른 표시 장치(1)의 실링 부재(700)가 개재된 모습을 개략적으로 도시한 도면이다.
도 12를 참조하면, 본 실시예에 따른 표시 장치(1_2)는 도 11의 실시예에 따른 표시 장치(1_1)와 비교하여 실링 부재(702)가 홀(HA)을 관통하여 샤시 부재(501)의 저면 일부까지도 개재될 수 있다는 점에서 차이가 있고, 이외의 구성은 실질적으로 동일하거나 유사하다.
구체적으로, 본 실시예에 따른 실링 부재(702)는 필름 부재(100)와 샤시 부재(501) 사이의 이격 공간에 개재되는 메인부(702a)와 샤시 부재(501)의 홀(HA)에 개재되는 관통부(702b) 및 관통부(702b)로부터 연장되어 샤시 부재(500)의 저면 상에 개재되는 고정부(702c)를 더 포함할 수 있다. 고정부(702c)의 제2 방향(DR2) 폭은 관통부(702b)의 제2 방향(DR2) 폭보다 클 수 있다.
상기한 바와 같은 구성에 의해 비표시 영역(NDA)에서 실링 부재(702)와 샤시 부재(501)의 결합이 강해지므로, 필름 부재(100)와 샤시 부재(501) 사이의 기구적 안정성이 더욱 향상될 수 있다.
도 13은 또 다른 실시예에 따른 표시 장치의 샤시 부재를 개략적으로 도시한 평면도이다. 도 14는 도 13의 X5-X5`선을 따라 자른 단면을 개략적으로 도시한 것으로서, 구체적으로 도 13의 실시예에 따른 표시 장치의 실링 부재가 개재된 모습을 개략적으로 도시한 도면이다.
도 13 및 도 14를 참조하면, 본 실시예에 따른 표시 장치(1_3)의 샤시 부재(503)는 제2 방향(DR2)의 요철이 형성될 수 있음을 예시한다. 구체적으로 본 실시예에 따른 샤시 부재(503)는 제2 방향(DR2)으로 우묵한 복수의 컨택부(CT) 및 제2 방향(DR2)으로 돌출된 복수의 돌출부(PT)가 교번적으로 배치되는 구조를 가질 수 있다.
본 실시예에 따른 실링 부재(703)는 돌출부(PT)에서는 샤시 부재(503)의 상면과 직접 접촉할 수 있고, 컨택부(CT)에서는 샤시 부재(503)의 제2 방향(DR2) 측면과 직접 접촉할 수 있다. 다시 말해, 실링 부재(703)는 샤시 부재(503)의 상면에 직접 접촉하는 메인부(703a) 및 샤시 부재(503)의 컨택부(CT)와 체결되어 샤시 부재(503)의 제2 방향(DR2) 측면과 직접 접촉하는 체결부(703b)를 포함할 수 있다. 컨택부(CT)의 제1 방향(DR1) 양측에는 돌출부(PT)들이 배치될 수 있으므로, 실링 부재(703)의 체결부(703b)는 돌출부(PT)에 둘러싸여 체결될 수 있다.
상기한 바와 같은 구성에 의해 비표시 영역(NDA)에서 실링 부재(703)와 샤시 부재(503)의 결합이 강해지므로, 필름 부재(100)와 샤시 부재(503) 사이의 기구적 안정성이 더욱 향상될 수 있다.
도 15는 또 다른 실시예에 따른 표시 장치의 실링 부재가 개재된 모습을 개략적으로 도시한 도면이다.
도 15를 참조하면, 본 실시예에 따른 표시 장치(1_4)는 도 14의 실시예에 따른 표시 장치(1_3)와 비교하여 실링 부재(704)가 컨택부(CT)를 넘어 샤시 부재(503)의 저면 일부까지도 개재될 수 있다는 점에서 차이가 있고, 이외의 구성은 실질적으로 동일하거나 유사하다.
구체적으로 본 실시예에 따른 실링 부재(704)는 샤시 부재(503)의 상면에 직접 접촉하는 메인부(704a) 및 샤시 부재(503)의 컨택부(CT)와 체결되어 샤시 부재(503)의 제2 방향(DR2) 측면과 직접 접촉하는 체결부(704b) 뿐만 아니라, 컨택부(CT)를 넘어 샤시 부재(503)의 저면에 개재되는 고정부(704c)를 더 포함할 수 있다.
상기한 바와 같은 구성에 의해 비표시 영역(NDA)에서 실링 부재(704)와 샤시 부재(503)의 결합이 강해지므로, 필름 부재(100)와 샤시 부재(503) 사이의 기구적 안정성이 더욱 향상될 수 있다.
도 16은 또 다른 실시예에 따른 표시 장치의 샤시 부재를 개략적으로 도시한 평면도이다.
도 16을 참조하면, 본 실시예에 따른 표시 장치(1_5)의 샤시 부재(505)는 샤시 부재(505)의 모서리에 컨택부(CT5)가 형성되고, 컨택부 사이에 돌출부(PT5)가 형성될 수 있음을 예시한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 필름 부재
200: 전도성층
300: 표시 패널
500: 샤시 부재
700: 실링 부재

Claims (20)

  1. 기판, 상기 기판의 상면 상에 배치되는 발광 소자 및 상기 발광 소자 상에 배치되는 오버코트층을 포함하는 표시 패널;
    상기 표시 패널의 상기 오버코트층 상에 배치되는 필름 부재;
    상기 오버코트층과 상기 필름 부재 사이에 배치되는 전도성층;
    상기 표시 패널의 상기 기판의 저면 상에 배치되는 샤시 부재; 및
    상기 표시 패널의 측면을 커버하는 실링 부재를 포함하되,
    상기 실링 부재는 상기 전도성층과 상기 샤시 부재를 전기적으로 연결하는 표시 장치.
  2. 제1항에 있어서,
    상기 실링 부재는 전도성 물질을 포함하고, 상기 샤시 부재는 전도성 금속 물질을 포함하는 표시 장치.
  3. 제2항에 있어서,
    상기 필름 부재의 폭은 상기 표시 패널의 폭 및 상기 샤시 부재의 폭보다 크고,
    상기 샤시 부재의 폭은 상기 표시 패널의 폭보다 큰 표시 장치.
  4. 제3항에 있어서,
    상기 샤시 부재와 상기 필름 부재는 상기 표시 패널을 사이에 두고 서로 이격 되고,
    상기 실링 부재는 상기 필름 부재와 상기 샤시 부재 사이의 이격 공간에 개재되는 표시 장치.
  5. 제4항에 있어서,
    상기 전도성층의 저면은 상기 실링 부재와 직접 접촉하고,
    상기 샤시 부재의 상면은 상기 실링 부재와 직접 접촉하는 표시 장치.
  6. 제5항에 있어서,
    상기 전도성층과 상기 오버코트층 사이에 배치되어 상기 전도성층과 상기 오버코트층을 접착하는 접착층을 더 포함하되,
    상기 접착층은 상기 전도성층의 일부분을 노출시키고,
    상기 실링 부재는 상기 접착층이 노출하는 상기 전도성층의 일부분과 직접 접촉하는 표시 장치.
  7. 제6항에 있어서,
    상기 전도성층은 상기 필름 부재의 저면을 완전히 커버하고, 투명금속산화물을 포함하는 표시 장치.
  8. 제6항에 있어서,
    상기 오버코트층과 상기 발광 소자 사이에 배치되는 파장 변환층 및 상기 파장 변환층과 상기 오버코트층 사이에 배치되는 컬러 필터층을 더 포함하는 표시 장치.
  9. 제3항에 있어서,
    상기 샤시 부재와 상기 기판 사이에 배치되는 방열부를 더 포함하는 표시 장치.
  10. 제9항에 있어서,
    상기 방열부는 흑연(graphite)을 포함하는 표시 장치.
  11. 제3항에 있어서,
    상기 필름 부재는 베이스 필름 및 상기 베이스 필름 상에 배치되는 지문 방지 필름을 포함하는 표시 장치.
  12. 제11항에 있어서,
    상기 베이스 필름은 트리아세틸셀룰로오스(triacetyl cellulose)를 포함하는 표시 장치.
  13. 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역이 정의되는 표시 장치로서,
    상기 표시 영역을 정의하는 표시 패널;
    상기 표시 패널의 상면에 배치되고, 상기 표시 패널보다 큰 폭을 가지는 필름 부재;
    상기 표시 패널과 상기 필름 부재 사이에 배치되고, 상기 표시 패널보다 큰 폭을 가지는 전도성층;
    상기 표시 패널의 저면에 배치되고, 상기 표시 패널보다 크고, 상기 필름 부재보다 작은 폭을 가지는 샤시 부재; 및
    상기 표시 패널의 측면을 커버하는 실링 부재를 포함하되,
    상기 샤시 부재와 상기 필름 부재는 상기 비표시 영역에서 서로 이격되고,
    상기 실링 부재는 상기 샤시 부재와 상기 필름 부재의 이격 공간에 개재되어 상기 샤시 부재의 상면과 직접 접촉하는 표시 장치.
  14. 제13항에 있어서,
    상기 샤시 부재는 전도성 금속을 포함하고,
    상기 실링 부재는 전도성 물질을 포함하며,
    상기 실링 부재는 상기 전도성층의 저면과 직접 접촉하는 표시 장치.
  15. 제14항에 있어서,
    상기 표시 패널은 기판 및 상기 기판 상에 배치되는 발광 소자를 포함하고,
    상기 샤시 부재와 상기 기판 사이에 배치되는 방열부를 더 포함하는 표시 장치.
  16. 제15항에 있어서,
    상기 표시 패널의 상기 기판 상에 배치되는 복수의 연성인쇄회로기판을 더 포함하되,
    상기 복수의 연성인쇄회로기판 각각의 일 측은 상기 기판의 상면 상에 배치되고,
    상기 복수의 연성인쇄회로기판 각각의 타 측은 상기 샤시 부재의 저면에 배치되는 표시 장치.
  17. 제16항에 있어서,
    상기 연성인쇄회로기판과 상기 기판 사이에 레진이 개재되는 표시 장치.
  18. 제14항에 있어서,
    상기 샤시 부재는 상기 샤시 부재를 관통하는 홀을 포함하되,
    상기 실링 부재는 상기 홀을 관통하여 개재되는 표시 장치.
  19. 제18항에 있어서,
    상기 실링 부재는 상기 홀을 관통하여 상기 샤시 부재의 저면 일부를 덮는 표시 장치.
  20. 제14항에 있어서,
    상기 샤시 부재는 상기 샤시 부재의 내측을 향해 우묵한 복수의 컨택부 및 상기 샤시 부재의 외측을 향해 돌출된 복수의 돌출부가 교번적으로 배치되고,
    상기 실링 부재는 상기 복수의 컨택부 각각에 체결되어 개재되는 표시 장치.
KR1020220039738A 2022-03-30 2022-03-30 표시 장치 KR20230142008A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220039738A KR20230142008A (ko) 2022-03-30 2022-03-30 표시 장치
US18/160,228 US20230317893A1 (en) 2022-03-30 2023-01-26 Display device
CN202320534841.5U CN219716865U (zh) 2022-03-30 2023-03-14 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220039738A KR20230142008A (ko) 2022-03-30 2022-03-30 표시 장치

Publications (1)

Publication Number Publication Date
KR20230142008A true KR20230142008A (ko) 2023-10-11

Family

ID=88003487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220039738A KR20230142008A (ko) 2022-03-30 2022-03-30 표시 장치

Country Status (3)

Country Link
US (1) US20230317893A1 (ko)
KR (1) KR20230142008A (ko)
CN (1) CN219716865U (ko)

Also Published As

Publication number Publication date
CN219716865U (zh) 2023-09-19
US20230317893A1 (en) 2023-10-05

Similar Documents

Publication Publication Date Title
KR102612998B1 (ko) 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US20220223664A1 (en) Display device
CN114067695A (zh) 拼接型显示装置
KR20220019198A (ko) 표시 장치
CN114765198A (zh) 拼接式显示器和制造拼接式显示器的方法
KR20230142008A (ko) 표시 장치
KR20220095312A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230168227A (ko) 표시 장치
EP4120343A1 (en) Display device
EP4181221A1 (en) Display device
US20230275196A1 (en) Display device
KR20240005273A (ko) 표시 장치
US20230275188A1 (en) Display device, method of manufacturing the same and tiled display device including the same
US20230069296A1 (en) Display device
EP4239676A2 (en) Display device
KR20230143218A (ko) 표시 장치 및 그 제조 방법
KR20230136788A (ko) 표시 장치
CN115643776A (zh) 显示设备及包括其的拼接显示器
KR20230132030A (ko) 표시 장치 및 이의 제조 방법
KR20220145969A (ko) 표시 장치 및 타일형 표시 장치
CN117223104A (zh) 显示装置
KR20240005259A (ko) 표시 장치 및 이의 제조 방법
KR20220021997A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20220007754A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230001045A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치