CN114067695A - 拼接型显示装置 - Google Patents

拼接型显示装置 Download PDF

Info

Publication number
CN114067695A
CN114067695A CN202110885450.3A CN202110885450A CN114067695A CN 114067695 A CN114067695 A CN 114067695A CN 202110885450 A CN202110885450 A CN 202110885450A CN 114067695 A CN114067695 A CN 114067695A
Authority
CN
China
Prior art keywords
display device
display
connection
wiring
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110885450.3A
Other languages
English (en)
Inventor
李在彬
安以埈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114067695A publication Critical patent/CN114067695A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3023—Segmented electronic displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • G09F9/3026—Video wall, i.e. stackable semiconductor matrix display modules
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种拼接型显示装置。拼接型显示装置包括：多个显示装置，包括配备有像素的显示区域及包围所述显示区域的非显示区域；以及结合部件，使所述多个显示装置结合，其中，所述多个显示装置中的每一个包括：基板，支撑所述多个显示装置中的每一个；薄膜晶体管层，布置于所述基板上，并且包括构成所述像素的薄膜晶体管；以及连接布线，布置于所述基板上的所述非显示区域而连接于所述薄膜晶体管，其中，所述多个显示装置中彼此相邻的显示装置中的每一个的连接布线彼此交错地布置。

Description

拼接型显示装置
技术领域
本发明涉及一种拼接型显示装置。
背景技术
随着信息化社会的发展，对用于显示影像的显示装置的要求正在以多种形态增加。例如，显示装置适用于诸如智能电话、数码相机、笔记本计算机、导航仪及智能电视之类的多种电子设备。显示装置可以是诸如液晶显示装置(Liquid Crystal Display Device)、场发射显示装置(Field Emission Display Device)、有机发光显示装置(Organic LightEmitting Display Device)等的平板显示装置。在这些平板显示装置中，发光显示装置的显示面板的像素中的每一个包括能够自发光的发光元件，从而在没有用于向显示面板提供光的背光单元的情况下也可以显示图像。
在以大型尺寸制造显示装置的情况下，由于像素数量的增加，发光元件的不良率可能增加，并且生产性或可靠性可能降低。为了解决此问题，拼接型显示装置可以连接具有相对较小的尺寸的多个显示装置来实现大型尺寸的画面。由于彼此相邻的多个显示装置中的每一个的非显示区域或边框区域，拼接型显示装置可能包括多个显示装置之间的被称为接缝(Seam)的边界部分。在整个画面显示一个影像的情况下，多个显示装置之间的边界部分对整个画面造成隔断感，从而降低对影像的投入度。
发明内容
本发明所要解决的技术问题在于提供一种如下的拼接型显示装置：防止多个显示装置之间的边界部分或非显示区域被识别，从而可以去除多个显示装置之间的隔断感并提升对影像的投入度。
本发明所要解决的技术问题在于提供一种能够使相邻的显示装置的连接布线之间的电干扰最小化的拼接型显示装置。
本发明的技术问题并不局限于以上所提及的技术问题，未提及的其他技术问题可以通过以下内容被本领域技术人员明确地理解。
用于解决上述技术问题的一实施例的拼接型显示装置包括：多个显示装置，包括配备有像素的显示区域及包围所述显示区域的非显示区域；以及结合部件，使所述多个显示装置结合，其中，所述多个显示装置中的每一个包括：基板，支撑所述多个显示装置中的每一个；薄膜晶体管层，布置于所述基板上，并且包括构成所述像素的薄膜晶体管；以及连接布线，布置于所述基板上的所述非显示区域而连接于所述薄膜晶体管，其中，所述多个显示装置中彼此相邻的显示装置中的每一个的连接布线彼此交错地布置。
所述多个显示装置可以包括彼此相邻地布置的第一显示装置及第二显示装置，布置于所述第一显示装置的一侧面的多条第一连接布线和布置于与所述第一显示装置的一侧面相面对的所述第二显示装置的一侧面的多条第二连接布线彼此交错地布置。
所述多条第一连接布线中的每一条可以对应于所述多条第二连接布线之间的区域而布置。
所述多条第一连接布线中的每一条可以与所述第二显示装置的一侧面相面对，所述多条第二连接布线中的每一条与所述第一显示装置的一侧面相面对。
所述多条第一连接布线中的每一条可以布置于奇数行，所述多条第二连接布线中的每一条布置于偶数行。
所述多条第一连接布线中的每一条的宽度可以小于所述多条第二连接布线之间的距离。
所述第一显示装置还可以包括布置于与所述第一显示装置的一侧面相反的另一侧面的多条第三连接布线，所述多条第一连接布线和所述多条第三连接布线以所述显示区域为基准对称地布置。
所述第一显示装置还可以包括布置于与所述第一显示装置的一侧面相反的另一侧面的多条第三连接布线，所述多条第一连接布线和所述多条第三连接布线将所述显示区域置于之间而彼此交错地布置。
所述多个显示装置可以包括彼此相邻地布置的第一显示装置及第二显示装置，所述第一显示装置包括：多个第一布线组，布置于所述第一显示装置的一侧面，并且分别配备有多条第一连接布线，所述第二显示装置包括：多个第二布线组，布置于所述第二显示装置的与所述第一显示装置的一侧面相面对的一侧面，并且分别配备有多条第二连接布线，所述多个第一布线组和所述多个第二布线组彼此交错地布置。
所述多个第一布线组中的每一个可以对应于所述多个第二布线组之间的区域而布置。
所述多个第一布线组中的每一个可以与所述第二显示装置的一侧面相面对，所述多个第二布线组中的每一个与所述第一显示装置的一侧面相面对。
所述多个第一布线组中的每一个可以布置于奇数行，所述多个第二布线组中的每一个布置于偶数行。
所述多个第一布线组中的每一个的宽度可以小于所述多个第二布线组之间的距离。
所述第一显示装置还可以包括布置于与所述第一显示装置的一侧面相反的另一侧面的多个第三布线组，所述多个第一布线组和所述多个第三布线组以所述显示区域为基准对称地布置。
所述第一显示装置还可以包括布置于与所述第一显示装置的一侧面相反的另一侧面的多个第三布线组，所述多个第一布线组和所述多个第三布线组将所述显示区域置于之间而彼此交错地布置。
所述连接布线可以包括：第一部分，布置于所述薄膜晶体管层而连接于所述薄膜晶体管；第二部分，连接于所述第一部分，并且布置于所述基板的侧面；以及第三部分，连接于所述第二部分，并且布置于所述基板的下表面。
所述多个显示装置中的每一个还可以包括发光元件以及连接所述发光元件与所述薄膜晶体管的连接电极，所述连接布线的第一部分与所述连接电极布置于相同的层。
所述多个显示装置中的每一个还可以包括：保护部件，覆盖所述基板的侧面及所述连接布线的第二部分。
所述多个显示装置中的每一个还可以包括：垫部，布置于所述基板的下表面而连接于所述连接布线的第三部分；柔性膜，布置于所述基板的下表面而连接于所述垫部；以及源极驱动部，布置于所述柔性膜上而向所述连接布线供应源极电压。
所述基板可以包括从所述基板的侧面凹陷的凹陷部，所述连接布线包括：第一部分，布置于所述薄膜晶体管层而连接于所述薄膜晶体管；第二部分，连接于所述第一部分并布置于所述基板的凹陷部；以及第三部分，连接于所述第二部分并布置于所述基板的下表面。
其他实施例的具体事项包括于详细的说明以及附图。
基于根据实施例的拼接型显示装置，拼接型显示装置可以通过将彼此相邻的显示装置中的每一个的连接布线彼此交错地布置而最小化连接布线之间的电干扰。拼接型显示装置可以通过连接布线将布置于基板的下表面的垫部与像素的薄膜晶体管连接，从而最小化显示装置的边框区域或死区。据此，由于拼接型显示装置包括彼此交错地布置的多条连接布线，因此可以最小化多个显示装置之间的间隔，从而防止用户识别多个显示装置之间的非显示区域或边界部分，并且最小化连接布线之间的电干扰。
根据实施例的效果并不局限于以上举例示出的内容，更加多样的效果包括在本说明书内。
附图说明
图1是示出根据一实施例的拼接型显示装置的平面图。
图2是示出根据一实施例的显示装置的平面图。
图3是沿图2的截取线I-I'截取的剖视图。
图4是沿图2的截取线II-II'截取的一示例的剖视图。
图5是沿图2的截取线II-II'截取的另一示例的剖视图。
图6是图4的A1区域的放大图。
图7是示出根据一实施例的显示装置的连接布线的图。
图8是示出根据另一实施例的显示装置的连接布线的图。
图9是示出根据一实施例的拼接型显示装置的结合结构的平面图。
图10是沿图9的截取线III-III'截取的剖视图。
图11是图9的A2区域的一示例的放大图。
图12是示出根据一实施例的第一显示装置及第二显示装置的平面图。
图13是示出根据另一实施例的第一显示装置及第二显示装置的平面图。
图14是图9的A2区域的另一示例的放大图。
图15是示出根据又一实施例的第一显示装置及第二显示装置的平面图。
图16是示出根据又一实施例的第一显示装置及第二显示装置的平面图。
附图标记说明
TD：拼接型显示装置 10：显示装置
20：结合部件 30：盖部件
SUB：基板 TFTL：薄膜晶体管层
CWL：连接布线 10-1：第一显示装置
10-2：第二显示装置 10-3：第三显示装置
10-4：第四显示装置 CWL1：第一连接布线
CWL2：第二连接布线 CWG1：第一布线组
CWG2：第二布线组 CWLa：连接布线的第一部分
CWLb：连接布线的第二部分 CWLc：连接布线的第三部分
PF：保护部件 PD：垫部
FPCB：柔性膜 SIC：源极驱动部
具体实施方式
参照与附图一起详细后述的实施例，可以明确本发明的优点和特征以及达成这些的方法。然而本发明可以呈现为互不相同的多种形态，并不局限于以下公开的实施例，本实施例仅用于使本发明的公开完整，并且为了向本发明所属技术领域中具有普通知识的人完整地告知发明范围而被提供，本发明仅由权利要求的范围而被定义。
提及元件(elements)或者层在其他元件或者层“上(on)”的情形包括在其他元件的紧邻的上方的情形或者在中间夹设有其他层或者其他元件的情形。贯穿整个说明书，相同的附图标记指代相同的构成要素。用于说明实施例的附图中所公开的形状、尺寸、比例、角度、数量等是示例性的，因此本发明并不局限于图示的事项。
虽然第一、第二等术语用于叙述多种构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与另一构成要素进行区分。因此，以下提及的第一构成要素在本发明的技术思想内，显然也可以是第二构成要素。
本发明的多个实施例的各个特征能够部分地或全部地相互结合或组合，并且能够在技术上进行多样的联动及驱动，各个实施例对于彼此而言能够独立地进行实施，也能够以相关关系一同实施。
以下，参照附图对具体实施例进行说明。
图1是示出根据一实施例的拼接型显示装置的平面图。
参照图1，拼接型显示装置TD可以包括多个显示装置10。多个显示装置10可以排列为网格型，然而并不局限于此。多个显示装置10可以沿第一方向(X轴方向)或第二方向(Y轴方向)连接，并且拼接型显示装置TD可以具有特定形状。例如，多个显示装置10中的每一个可以具有彼此相同的尺寸，然而并不局限于此。作为另一示例，多个显示装置10可以具有彼此不同的尺寸。
多个显示装置10中的每一个可以是包括长边和短边的矩形形状。多个显示装置10可以布置为长边或短边彼此连接。一部分的显示装置10可以布置于拼接型显示装置TD的边缘处而构成拼接型显示装置TD的一边。另一部分的显示装置10可以布置于拼接型显示装置TD的边角处而形成拼接型显示装置TD的相邻的两个边。又一部分的显示装置10可以布置于拼接型显示装置TD的内部，并且可以被其他显示装置10所包围。
多个显示装置10中的每一个可以包括显示区域DA及非显示区域NDA。显示区域DA可以包括多个像素而显示影像。非显示区域NDA可以布置于显示区域DA的周边而包围显示区域DA，并且可以不显示影像。
拼接型显示装置TD整体上可以具有平面形状，然而并不局限于此。拼接型显示装置TD可以具有立体形状而给用户带来立体感。例如，在拼接型显示装置TD具有立体形状的情况下，多个显示装置10中的至少一部分的显示装置10可以具有弯曲的(Curved)形状。作为另一示例，多个显示装置10中的每一个可以具有平面形状并以预定角度彼此连接，从而拼接型显示装置TD具有立体形状。
拼接型显示装置TD可以通过连接相邻的显示装置10中的每一个的非显示区域NDA来形成。多个显示装置10可以通过结合部件或粘合部件而彼此连接。因此，多个显示装置10之间的非显示区域NDA可以被相邻的显示区域DA所包围。多个显示装置10中的每一个的显示区域DA之间的距离可以近到多个显示装置10之间的非显示区域NDA或多个显示装置10之间的边界部分不会被用户识别的程度。并且，多个显示装置10中的每一个的显示区域DA的外光反射率与多个显示装置10之间的非显示区域NDA的外光反射率可以实质上相同。因此，拼接型显示装置TD可以防止多个显示装置10之间的非显示区域NDA或边界部分被识别，从而消除多个显示装置10之间的隔断感并提升对影像的投入度。
图2是示出根据一实施例的显示装置的平面图。
参照图2，显示装置10可以包括在显示区域DA沿多个行和列排列的多个像素。多个像素中的每一个可以包括由像素定义膜或坝定义的发光区域LA，并且可以通过发光区域LA发射具有预定峰值波长的光。例如，显示装置10的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2、第三发光区域LA3。第一发光区域LA1、第二发光区域LA2、第三发光区域LA3分别可以是在显示装置10的发光元件产生的光向显示装置10的外部发射的区域。
第一发光区域LA1、第二发光区域LA2、第三发光区域LA3可以向显示装置10的外部发射具有预定峰值波长的光。第一发光区域LA1可以发射第一颜色的光，第二发光区域LA2可以发射第二颜色的光，并且第三发光区域LA3可以发射第三颜色的光。例如，第一颜色的光可以是具有610nm至650nm范围的峰值波长的红色光，第二颜色的光可以是具有510nm至550nm范围的峰值波长的绿色光，第三颜色光可以是具有440nm至480nm范围的峰值波长的蓝色光，但并不局限于此。
第一发光区域LA1、第二发光区域LA2、第三发光区域LA3可以沿显示区域DA的第一方向(X轴方向)依次地反复布置。例如，第一发光区域LA1在第一方向(X轴方向)上的宽度可以比第二发光区域LA2在第一方向上的宽度宽，第二发光区域LA2在第一方向上的宽度可以比第三发光区域LA3在第一方向上的宽度宽。作为另一示例，第一发光区域LA1在第一方向(X轴方向)上的宽度、第二发光区域LA2在第一方向上的宽度及第三发光区域LA3在第一方向上的宽度可以实质上相同。
例如，第一发光区域LA1的面积可以大于第二发光区域LA2的面积，并且第二发光区域LA2的面积可以大于第三发光区域LA3的面积。作为另一示例，第一发光区域LA1的面积、第二发光区域LA2的面积及第三发光区域LA3的面积可以实质上相同。
显示装置10的显示区域DA可以包括包围多个发光区域LA的多个阻光区域BA。例如，显示区域DA可以包括第一阻光区域BA1、第二阻光区域BA2、第三阻光区域BA3。第一阻光区域BA1、第二阻光区域BA2、第三阻光区域BA3中的每一个可以布置于第一发光区域LA1、第二发光区域LA2、第三发光区域LA3中的每一个的一侧，并且可以防止从第一发光区域LA1、第二发光区域LA2、第三发光区域LA3发射的光的混色。
图3是沿图2的截取线I-I'截取的剖视图。
参照图3，显示装置10的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2、第三发光区域LA3。第一发光区域LA1、第二发光区域LA2、第三发光区域LA3分别可以是在显示装置10的发光二极管ED产生的光向显示装置10的外部射出的区域。
显示装置10可以包括基板SUB、缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL、滤色器层CFL及封装层TFE。
基板SUB可以是基础基板或基础部件，并且可以利用高分子树脂等绝缘物质构成。例如，基板SUB可以是能够实现弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。基板SUB可以包括聚酰亚胺(PI)，但并不局限于此。
缓冲层BF可以布置于基板SUB上。缓冲层BF可以利用能够防止空气或水分渗透的无机膜构成。例如，缓冲层BF可以包括交替层叠的多个无机膜。
薄膜晶体管层TFTL可以包括薄膜晶体管TFT、栅极绝缘膜GI、层间绝缘膜ILD、第一连接电极CNE1、第二连接电极CNE2、第一保护层PAS1及第一平坦化层OC1。
薄膜晶体管TFT可以布置于缓冲层BF上，并且可以构成多个像素中的每一个的像素电路。例如，薄膜晶体管TFT可以是像素电路的驱动晶体管或开关晶体管。薄膜晶体管TFT可以包括半导体区域ACT、栅极电极GE、源极电极SE及漏极电极DE。
半导体区域ACT、源极电极SE及漏极电极DE可以布置于缓冲层BF上。半导体区域ACT可以在厚度方向上与栅极电极GE重叠，并且可以通过栅极绝缘膜GI而与栅极电极GE绝缘。源极电极SE及漏极电极DE可以通过使半导体区域ACT的物质导体化来设置。
栅极电极GE可以布置于栅极绝缘膜GI的上部。栅极电极GE可以将栅极绝缘膜GI置于中间而与半导体区域ACT重叠。
栅极绝缘膜GI可以设置于半导体区域ACT、源极电极SE及漏极电极DE的上部。例如，栅极绝缘膜GI可以覆盖半导体区域ACT、源极电极SE、漏极电极DE及缓冲层BF，并且可以使半导体区域ACT与栅极电极GE绝缘。栅极绝缘膜GI可以包括第一连接电极CNE1及第二连接电极CNE2贯通的接触孔。
层间绝缘膜ILD可以布置于栅极电极GE的上部。例如，层间绝缘膜ILD可以包括第一连接电极CNE1及第二连接电极CNE2贯通的接触孔。在此，层间绝缘膜ILD的接触孔可以与栅极绝缘膜GI的接触孔连接。
第一连接电极CNE1及第二连接电极CNE2可以布置为在层间绝缘膜ILD上彼此隔开。第一连接电极CNE1可以连接于薄膜晶体管TFT的源极电极SE，第二连接电极CNE2可以使薄膜晶体管TFT的漏极电极DE和发光元件EL的第一电极AE连接。第一连接电极CNE1可以通过设置在栅极绝缘膜GI及层间绝缘膜ILD的接触孔与源极电极SE接触，并且第二连接电极CNE2可以通过设置在栅极绝缘膜GI及层间绝缘膜ILD的接触孔与漏极电极DE接触。
第一保护层PAS1可以设置于第一连接电极CNE1及第二连接电极CNE2的上部，从而保护薄膜晶体管TFT。例如，第一保护层PAS1可以包括发光元件EL的第一电极AE贯通的接触孔。
第一平坦化层OC1可以设置于第一保护层PAS1的上部，从而使薄膜晶体管层TFTL的上端平坦化。例如，第一平坦化层OC1可以包括发光元件EL的第一电极AE贯通的接触孔。在此，第一平坦化层OC1的接触孔可以与第一保护层PAS1的接触孔连接。
发光元件层EML可以包括发光元件EL、第一坝BNK1、第二坝BNK2、第二保护层PAS2及第二平坦化层OC2。
发光元件EL可以设置在薄膜晶体管TFT上。发光元件EL可以包括第一电极AE、第二电极CE及发光二极管ED。
第一电极AE可以设置在第一平坦化层OC1的上部。例如，第一电极AE可以布置于在第一平坦化层OC1上布置的第一坝BNK1上，从而覆盖第一坝BNK1。第一电极AE可以布置为与由第二坝BNK2定义的第一发光区域LA1、第二发光区域LA2、第三发光区域LA3中的一个发光区域重叠。并且，第一电极AE可以连接到薄膜晶体管TFT的漏极电极DE。第一电极AE可以是发光元件EL的阳极电极，但并不局限于此。
第二电极CE可以在第一平坦化层OC1上部布置为与第一电极AE隔开。例如，第二电极CE可以布置于在第一平坦化层OC1上布置的第一坝BNK1上，从而覆盖第一坝BNK1。第二电极CE可以布置为与由第二坝BNK2定义的第一发光区域LA1、第二发光区域LA2、第三发光区域LA3中的一个发光区域重叠。例如，第二电极CE可以接收供应到所有像素的公共电压。第二电极CE可以是发光元件EL的阴极电极，但并不局限于此。
第一绝缘层IL1可以覆盖彼此相邻的第一电极AE的一部分和第二电极CE的一部分，并且可以使第一电极AE与第二电极CE绝缘。
发光二极管ED可以在第一平坦化层OC1的上部布置于第一电极AE与第二电极CE之间。发光二极管ED可以布置于第一绝缘层IL1上。发光二极管ED的一端可以连接到第一电极AE，并且发光二极管ED的另一端可以连接到第二电极CE。例如，多个发光二极管ED可以包括具有相同物质的活性层，从而发射相同波长带的光或相同颜色的光。从第一发光区域LA1、第二发光区域LA2、第三发光区域LA3中的每一个发射的光可以具有相同的颜色。例如，多个发光二极管ED可以射出具有440nm至480nm范围的峰值波长的第三颜色的光或蓝色光。因此，发光元件层EML可以发射第三颜色的光或蓝色光。
第二坝BNK2可以布置于第一平坦化层OC1上而定义第一发光区域LA1、第二发光区域LA2、第三发光区域LA3。第二坝BNK2可以对应于定义多个像素的像素定义膜。例如，第二坝BNK2可以包围第一发光区域LA1、第二发光区域LA2、第三发光区域LA3中的每一个，但并不局限于此。第二坝BNK2可以使多个发光元件EL中的每一个的第一电极AE或第二电极CE隔开并绝缘。第二坝BNK2可以布置于第一阻光区域BA1、第二阻光区域BA2、第三阻光区域BA3。
第二保护层PAS2可以布置于多个发光元件EL及第二坝BNK2上。第二保护层PAS2可以覆盖多个发光元件EL，并且可以保护多个发光元件EL。第二保护层PAS2可以防止水分或空气等杂质从外部渗透，从而防止多个发光元件EL受损。
第二平坦化层OC2可以设置在第二保护层PAS2上，从而使发光元件层EML的上端平坦化。第二平坦化层OC2可以包括有机物质。例如，第二平坦化层OC2可以包括丙烯酸树脂(Acryl Resin)、环氧树脂(Epoxy Resin)、酚醛树脂(Phenolic Resin)、聚酰胺树脂(Polyamide Resin)及聚酰亚胺树脂(Polyimide Resin)中的至少一种。
波长转换层WLCL可以包括第一覆盖层CAP1、第一阻光部件BK1、第一波长转换部WLC1、第二波长转换部WLC2、光透射部LTU、第二覆盖层CAP2及第三平坦化层OC3。
第一覆盖层CAP1可以布置于发光元件层EML的第二平坦化层OC2上。第一覆盖层CAP1可以密封第一波长转换部WLC1、第二波长转换部WLC2和光透射部LTU的下表面。第一覆盖层CAP1可以包括无机物质。例如，第一覆盖层CAP1可以包括硅氮化物、铝氮化物、锆氮化物、钛氮化物、铪氮化物、钽氮化物、硅氧化物、铝氧化物、钛氧化物、锡氧化物、铈氧化物及硅氮氧化物中的至少一种。
第一阻光部件BK1可以布置于第一覆盖层CAP1上的第一阻光区域BA1、第二阻光区域BA2、第三阻光区域BA3。第一阻光部件BK1可以在厚度方向上与第二坝BNK2重叠。第一阻光部件BK1可以阻断光的透射。第一阻光部件BK1可以防止光侵入到第一发光区域LA1、第二发光区域LA2、第三发光区域LA3之间而混色，从而提升颜色再现率。第一阻光部件BK1在平面上可以以包围第一发光区域LA1、第二发光区域LA2、第三发光区域LA3的网格形态布置。
第一阻光部件BK1可以包括有机阻光物质和拒液成分。在此，拒液成分可以利用含氟单体或含氟聚合物构成，具体而言，可以包括含氟脂肪族聚碳酸酯。例如，第一阻光部件BK1可以利用包括拒液成分的黑色有机物质构成。第一阻光部件BK1可以通过包括拒液成分的有机阻光物质的涂覆及曝光工艺等来形成。
由于第一阻光部件BK1包括拒液成分，从而可以使与第一波长转换部WLC1、第二波长转换部WLC2、光透射部LTU被分离到对应的发光区域LA。例如，在第一波长转换部WLC1、第二波长转换部WLC2和光透射部LTU通过喷墨方式形成的情况下，墨组合物可以在第一阻光部件BK1的上表面流动。在这种情况下，由于第一阻光部件BK1包括拒液成分，从而可以引导墨组合物流到各个发光区域。因此，第一阻光部件BK1可以防止墨组合物混合。
第一波长转换部WLC1可以布置于第一覆盖层CAP1上的第一发光区域LA1。第一波长转换部WLC1可以被第一阻光部件BK1包围。第一波长转换部WLC1可以包括第一基础树脂BS1、第一散射体SCT1及第一波长转移剂WLS1。
第一基础树脂BS1可以包括光透射率相对较高的物质。第一基础树脂BS1可以利用透明有机物质构成。例如，第一基础树脂BS1可以包括环氧类树脂、丙烯酸类树脂、卡多(cardo)类树脂及酰亚胺类树脂等的有机物质中的至少一种。
第一散射体SCT1可以具有与第一基础树脂BS1不同的折射率，并且可以与第一基础树脂BS1形成光学界面。例如，第一散射体SCT1可以包括使透射光的至少一部分散射的光散射物质或光散射粒子。例如，第一散射体SCT1可以包括诸如氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)等的金属氧化物，或者可以包括丙烯酸类树脂或尿烷类树脂等的有机粒子。第一散射体SCT1可以在实质上不转换入射光的峰值波长的情况下，与入射光的入射方向无关地使光沿随机方向散射。
第一波长转移剂WLS1可以将入射光的峰值波长转换或转移为第一峰值波长。例如，第一波长转移剂WLS1可以将从显示装置100提供的蓝色光转换为具有610nm至650nm范围的单一峰值波长的红色光而射出。第一波长转移剂WLS1可以是量子点、量子棒或荧光体。量子点可以是电子从导带转移到价带而射出特定的颜色的粒子状物质。
例如，量子点可以是半导体纳米晶体物质。量子点可以根据其组成和尺寸具有特定的带隙，从而在吸收光之后射出具有固有的波长的光。量子点的半导体纳米晶体例如可以是IV族类纳米晶体、II-VI族类化合物纳米晶体、III-V族类化合物纳米晶体、IV-VI族类化合物纳米晶体或它们的组合等。
例如，量子点可以具有包括包含有上述的纳米晶体的核及包围所述核的壳的核-壳结构。量子点的壳可以起到通过防止核的化学变性来维持半导体特性的保护层作用以及用于向量子点赋予电泳特性的充电层(Charging Layer)的作用。壳可以是单层或多层。核与壳的界面可以具有存在于核的元素的浓度趋向中心而逐渐降低的浓度梯度(Gradient)。量子点的壳可以利用金属或非金属的氧化物、半导体化合物或它们的组合等构成。
第一波长转移剂WLS1射出的光可以具有45nm以下或者40nm以下或者30nm以下的发光波长光谱半峰全宽(FWHM：Full Width of Half Maximum)，并且可以进一步改善显示装置10显示的颜色的颜色纯度和颜色再现性。第一波长转移剂WLS1射出的光可以与入射光的入射方向无关地朝向多个方向射出。因此，可以提升在第一发光区域LA1显示的红色的侧面识别性。
从发光元件层EML提供的蓝色光的一部分可能不被第一波长转移剂WLS1转换为红色光而透过第一波长转换部WLC1。在从发光元件层EML提供的蓝色光中，未被第一波长转换部WLC1转换而入射至第一滤色器CF1的光可以被第一滤色器CF1阻断。并且，在从发光元件层EML提供的蓝色光中，被第一波长转换部WLC1转换的红色光可以透过第一滤色器CF1而向外部射出。因此，第一发光区域LA1可以射出红色光。
第二波长转换部WLC2可以布置于第一覆盖层CAP1上的第二发光区域LA2。第二波长转换部WLC2可以被第一阻光部件BK1包围。第二波长转换部WLC2可以包括第二基础树脂BS2、第二散射体SCT2及第二波长转移剂WLS2。
第二基础树脂BS2可以包括光透射率相对较高的物质。第二基础树脂BS2可以利用透明有机物质构成。例如，第二基础树脂BS2可以利用与第一基础树脂BS1相同的物质构成，或者可以利用在第一基础树脂BS1中例示的物质构成。
第二散射体SCT2可以具有与第二基础树脂BS2不同的折射率，并且可以与第二基础树脂BS2形成光学界面。例如，第二散射体SCT2可以包括使透射光的至少一部分散射的光散射物质或光散射粒子。例如，第二散射体SCT2可以利用与第一散射体SCT1相同的物质构成，或者可以利用在第一散射体SCT1中例示的物质构成。第二散射体SCT2可以在实质上不转换入射光的峰值波长的情况下，与入射光的入射方向无关地使光沿随机方向散射。
第二波长转移剂WLS2可以将入射光的峰值波长转换或转移为与第一波长转移剂WLS1的第一峰值波长不同的第二峰值波长。例如，第二波长转移剂WLS2可以将从显示装置10提供的蓝色光转换为具有510nm至550nm范围的单一峰值波长的绿色光而射出。第二波长转移剂WLS2可以是量子点、量子棒或荧光体。第二波长转移剂WLS2可以包括与在第一波长转移剂WLS1中例示的物质相同主旨的物质。第二波长转移剂WLS2可以利用量子点、量子棒或荧光体构成，且构成为具有与第一波长转移剂WLS1的波长转换范围不同的波长转换范围。
光透射部LTU可以布置于第一覆盖层CAP1上的第三发光区域LA3。光透射部LTU可以被第一阻光部件BK1包围。光透射部LTU可以维持入射光的峰值波长而使其透射。光透射部LTU可以包括第三基础树脂BS3及第三散射体SCT3。
第三基础树脂BS3可以包括光透射率相对较高的物质。第三基础树脂BS3可以利用透明有机物质构成。例如，第三基础树脂BS3可以利用与第一基础树脂BS1或第二基础树脂BS2相同的物质构成，或者可以利用在第一基础树脂BS1或第二基础树脂BS2中例示的物质构成。
第三散射体SCT3可以具有与第三基础树脂BS3不同的折射率，并且可以与第三基础树脂BS3形成光学界面。例如，第三散射体SCT3可以包括使透射光的至少一部散射的光散射物质或光散射粒子。例如，第三散射体SCT3可以利用与第一散射体SCT1或第二散射体SCT2相同的物质构成，或者可以利用在第一散射体SCT1或第二散射体SCT2中例示的物质构成。第三散射体SCT3可以在实质上不转换入射光的峰值波长的情况下，与入射光的入射方向无关地使光沿随机方向散射。
由于波长转换层WLCL直接布置于发光元件层EML的第二平坦化层OC2上，从而显示装置10可以不需要用于第一波长转换部WLC1、第二波长转换部WLC2和光透射部LTU的单独的基板。因此，第一波长转换部WLC1、第二波长转换部WLC2和光透射部LTU可以易于与第一发光区域LA1、第二发光区域LA2、第三发光区域LA3中的每一个对准，并且显示装置10的厚度可以相对减小。
第二覆盖层CAP2可以覆盖第一波长转换部WLC1、第二波长转换部WLC2、光透射部LTU及第一阻光部件BK1。例如，第二覆盖层CAP2可以密封第一波长转换部WLC1、第二波长转换部WLC2和光透射部LTU而防止第一波长转换部WLC1、第二波长转换部WLC2和光透射部LTU受损或受污染。第二覆盖层CAP2可以利用与第一覆盖层CAP1相同的物质构成，或者可以利用在第一覆盖层CAP1中例示的物质构成。
第三平坦化层OC3可以布置于第二覆盖层CAP2的上部，从而使第一波长转换部WLC1、第二波长转换部WLC2和光透射部LTU的上端平坦化。第三平坦化层OC3可以包括有机物质。例如，第三平坦化层OC3可以包括丙烯酸树脂(Acryl Resin)、环氧树脂(EpoxyResin)、酚醛树脂(Phenolic Resin)、聚酰胺树脂(Polyamide Resin)及聚酰亚胺树脂(Polyimide Resin)中的至少一种。
滤色器层CFL可以包括第二阻光部件BK2、第一滤色器CF1、第二滤色器CF2、第三滤色器CF3及第三保护层PAS3。
第二阻光部件BK2可以在波长转换层WLCL的第三平坦化层OC3上布置于第一阻光区域BA1、第二阻光区域BA2、第三阻光区域BA3。第二阻光部件BK2可以在厚度方向上与第一阻光部件BK1或第二坝BNK2重叠。第二阻光部件BK2可以阻断光的透射。第二阻光部件BK2可以防止光侵入到第一发光区域LA1、第二发光区域LA2、第三发光区域LA3之间而混色，从而提升颜色再现率。第二阻光部件BK2在平面上可以以包围第一发光区域LA1、第二发光区域LA2、第三发光区域LA3的网格形态布置。
第一滤色器CF1可以布置于第三平坦化层OC3上的第一发光区域LA1。第一滤色器CF1可以被第二阻光部件BK2包围。第一滤色器CF1可以在厚度方向上与第一波长转换部WLC1重叠。第一滤色器CF1可以选择性地使第一颜色的光(例如，红色光)透射，并且可以阻断或吸收第二颜色的光(例如，绿色光)及第三颜色的光(例如，蓝色光)。例如，第一滤色器CF1可以是红色滤色器，并且可以包括红色的着色剂(Red Colorant)。红色的着色剂(RedColorant)可以利用红色染料(Red Dye)或红色颜料(Red Pigment)构成。
第二滤色器CF2可以布置于第三平坦化层OC3上的第二发光区域LA2。第二滤色器CF2可以被第二阻光部件BK2包围。第二滤色器CF2可以在厚度方向上与第二波长转换部WLC2重叠。第二滤色器CF2可以选择性地使第二颜色的光(例如，绿色光)透射，并且可以阻断或吸收第一颜色的光(例如，红色光)及第三颜色的光(例如，蓝色光)。例如，第二滤色器CF2可以是绿色滤色器，并且可以包括绿色的着色剂(Green Colorant)。绿色的着色剂(Green Colorant)可以利用绿色染料(Green Dye)或绿色颜料(Green Pigment)构成。
第三滤色器CF3可以布置于第三平坦化层OC3上的第三发光区域LA3。第三滤色器CF3可以被第二阻光部件BK2包围。第三滤色器CF3可以在厚度方向上与光透射部LTU重叠。第三滤色器CF3可以选择性地使第三颜色的光(例如，蓝色光)透射，并且可以阻断或吸收第一颜色的光(例如，红色光)及第二颜色的光(例如，绿色光)。例如，第三滤色器CF3可以是蓝色滤色器，并且可以包括蓝色的着色剂(Blue Colorant)。蓝色的着色剂(Blue Colorant)可以利用蓝色染料(Blue Dye)或蓝色颜料(Blue Pigment)构成。
第一滤色器CF1、第二滤色器CF2、第三滤色器CF3可以吸收从显示装置10的外部流入的光的一部分而减少由外光引起的反射光。因此，第一滤色器CF1、第二滤色器CF2、第三滤色器CF3可以防止由外光反射引起的颜色的失真。
由于第一滤色器CF1、第二滤色器CF2、第三滤色器CF3直接布置于波长转换层WLCL的第三平坦化层OC3上，从而显示装置10可以不需要用于第一滤色器CF1、第二滤色器CF2、第三滤色器CF3的单独的基板。因此，显示装置10的厚度可以相对减小。
第三保护层PAS3可以覆盖第一滤色器CF1、第二滤色器CF2、第三滤色器CF3。第三保护层PAS3可以保护第一滤色器CF1、第二滤色器CF2、第三滤色器CF3。
封装层TFE可以布置于滤色器层CFL的第三保护层PAS3上。封装层TFE可以覆盖显示层的上表面及侧面。例如，封装层TFE可以包括至少一个无机膜，从而防止氧气或水分渗透。并且，封装层TFE可以包括至少一个有机膜，从而保护显示装置10免受诸如灰尘之类的异物的影响。
图4是沿图2的截取线II-II'截取的剖视图。以下，将简略说明或省略与上述构成相同的构成。
参照图4，显示装置10可以包括基板SUB、缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL、滤色器层CFL及封装层TFE。显示装置10还可以包括连接布线CWL、保护部件PF、垫部PD、柔性膜FPCB及源极驱动部SIC。
连接布线CWL可以将薄膜晶体管层TFTL的薄膜晶体管TFT与布置在基板SUB的下表面的垫部PD连接。连接布线CWL可以将从垫部PD接收的电信号供应到薄膜晶体管TFT。连接布线CWL可以连接于多条数据线而供应数据电压。例如，连接布线CWL可以与薄膜晶体管层TFTL的第一连接电极CNE1及第二连接电极CNE2在相同的层利用相同物质形成，但并不局限于此。连接布线CWL可以通过数据线连接于薄膜晶体管层TFTL的第一连接电极CNE1。
连接布线CWL可以包括第一部分CWLa、第二部分CWLb及第三部分CWLc。
连接布线CWL的第一部分CWLa可以布置于薄膜晶体管层TFTL的非显示区域NDA。连接布线CWL的第一部分CWLa可以连接于多条数据线。例如，连接布线CWL的第一部分CWLa可以布置于层间绝缘膜ILD上，从而与薄膜晶体管层TFTL的第一连接电极CNE1及第二连接电极CNE2在相同的层利用相同物质形成。
连接布线CWL的第二部分CWLb可以布置于第一部分CWLa与第三部分CWLc之间。连接布线CWL的第二部分CWLb从层间绝缘膜ILD的侧面上部延伸到基板SUB的侧面下部，从而使布置于薄膜晶体管层TFTL的连接布线CWL的第一部分CWLa与布置于基板SUB的下表面的连接布线CWL的第三部分CWLc连接。例如，连接布线CWL的第二部分CWLb可以布置于层间绝缘膜ILD、栅极绝缘膜GI、缓冲层BF及基板SUB的侧面。
连接布线CWL的第三部分CWLc可以布置于基板SUB的下表面，从而将连接布线CWL的第二部分CWLb与垫部PD连接。因此，从垫部PD供应的电信号可以依次通过连接布线CWL的第三部分CWLc、第二部分CWLb及第一部分CWLa而传送到薄膜晶体管TFT。
保护部件PF可以覆盖基板SUB的侧面及连接布线CWL的第二部分CWLb。保护部件PF可以保护从基板SUB的侧面暴露的连接布线CWL的第二部分CWLb。例如，保护部件PF可以布置于基板SUB的整个侧面，从而保护多条连接布线CWL。作为另一示例，保护部件PF可以覆盖多条连接布线CWL中的每一条，并且保护对应的连接布线CWL。
垫部PD可以布置于基板SUB的下表面。垫部PD可以从柔性膜FPCB接收各种电压或信号，并且可以通过连接布线CWL将相应电压或信号供应到薄膜晶体管TFT。因此，显示装置10可以不包括布置在最外廓的单独的垫部，并且可以最小化显示装置10的非显示区域NDA、边框区域或死区。垫部PD布置于显示装置10的下表面并通过连接布线CWL连接于薄膜晶体管TFT，从而与在基板的最外廓布置有垫部的情况或者在基板的侧面布置有柔性膜的情况相比，可以进一步减小多个显示装置10之间的间距。
连接膜ACF可以将柔性膜FPCB贴附于垫部PD。连接膜ACF的一面可以贴附于垫部PD，并且连接膜ACF的另一面贴附于柔性膜FPCB。例如，连接膜ACF可以覆盖整个垫部PD，但并不局限于此。
连接膜ACF可以包括各向异性导电膜(Anisotropic Conductive Film)。在连接膜ACF包括各向异性导电膜的情况下，连接膜ACF可以在垫部PD与柔性膜FPCB的接触垫接触的区域中具有导电性，并且可以将柔性膜FPCB电连接到垫部PD。
柔性膜FPCB可以布置于基板SUB的下表面。柔性膜FPCB的一侧可以连接到垫部PD，柔性膜FPCB的另一侧可以在基板SUB的下表面连接到源极电路板(未图示)。柔性膜FPCB可以将源极驱动部SIC的信号传送到显示装置10。例如，源极驱动部SIC可以是集成电路(IC：Integrated Circuit)。源极驱动部SIC可以基于时序控制部的源极控制信号来将数字视频数据转换成模拟数据电压，并且可以通过柔性膜FPCB将模拟数据电压供应到显示区域DA的薄膜晶体管TFT。
图5是沿图2的截取线II-II'截取的另一示例的剖视图。图5的显示装置在连接布线CWL的构成方面不同于图4的显示装置，将简略说明或省略与上述构成相同的构成。
连接布线CWL可以将薄膜晶体管层TFTL的薄膜晶体管TFT与布置于基板SUB的下表面的垫部PD连接。连接布线CWL可以将从垫部PD接收的电信号供应到薄膜晶体管TFT。连接布线CWL可以连接于多条扫描线而供应扫描信号。例如，连接布线CWL可以与薄膜晶体管TFT的栅极电极GE在相同的层利用相同的物质形成，但并不局限于此。连接布线CWL可以通过扫描线连接于薄膜晶体管TFT的栅极电极GE。
连接布线CWL可以包括第一部分CWLa、第二部分CWLb及第三部分CWLc。
连接布线CWL的第一部分CWLa可以布置于薄膜晶体管层TFTL的非显示区域NDA。连接布线CWL的第一部分CWLa可以连接于多条扫描线。例如，连接布线CWL的第一部分CWLa可以布置于栅极绝缘膜GI上，从而与薄膜晶体管TFT的栅极电极GE在相同的层利用相同的物质形成。
图6是图4的A1区域的放大图。
参照图6，显示装置10的发光元件层EML可以布置于薄膜晶体管层TFTL上，并且可以包括第一绝缘层IL1、第二绝缘层IL2、第三绝缘层IL3。
多个第一坝BNK1可以布置在第一发光区域LA1、第二发光区域LA2、第三发光区域LA3中的每一个。多个第一坝BNK1中的每一个可以对应于第一电极AE或第二电极CE。多个第一坝BNK1可以布置于第一平坦化层OC1上，并且多个第一坝BNK1中的每一个的侧面可以从第一平坦化层OC1倾斜。第一电极AE及第二电极CE中的每一个可以布置于对应的第一坝BNK1上。第一坝BNK1可以包括聚酰亚胺(PI)，但并不局限于此。
第一电极AE及第二电极CE可以包括透明导电性物质。例如，第一电极AE及第二电极CE中的每一个可以包括铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：IndiumZinc Oxide)、铟锡锌氧化物(IZTO：Indium Tin-Zinc Oxide)中的至少一种，但并不局限于此。
第一电极AE及第二电极CE可以包括反射率较高的导电性物质。例如，第一电极AE及第二电极CE可以包括反射率较高的诸如银(Ag)、铜(Cu)、铝(Al)等金属。第一电极AE及第二电极CE可以将从发光二极管ED入射的光向显示装置10的上部方向反射。
第一电极AE及第二电极CE可以构成透明导电性物质与反射率较高的金属分别层叠一层以上的结构，或者包括透明导电性物质或反射率较高的金属而形成为一层。例如，第一电极AE及第二电极CE可以具有ITO/银(Ag)/ITO/IZO的层叠结构，或者是包括铝(Al)、镍(Ni)、镧(La)等的合金，但并不局限于此。
第一绝缘层IL1可以布置于第一平坦化层OC1、第一电极AE及第二电极CE上。第一绝缘层IL1可以覆盖第一电极AE及第二电极CE中的每一个的一部分。例如，第一绝缘层IL1可以暴露第一电极AE及第二电极CE中的与第一坝BNK1的上表面对应的部分，并且可以覆盖第一电极AE及第二电极CE中的与第一坝BNK1的上表面不对应的一部分。因此，第一绝缘层IL1可以包括暴露与第一坝BNK1的上表面对应的第一电极AE及第二电极CE的一部分的开口部。
例如，第一绝缘层IL1可以包括无机绝缘性物质，并且可以包括在第一电极AE与第二电极CE之间凹陷的阶梯。第二绝缘层IL2可以填充第一绝缘层IL1的凹陷的阶梯。因此，第二绝缘层IL2可以使第一绝缘层IL1的上表面平坦化，并且发光二极管ED可以布置在第一绝缘层IL1及第二绝缘层IL2上。
第一绝缘层IL1可以保护第一电极AE及第二电极CE，并且可以使第一电极AE与第二电极CE相互绝缘。第一绝缘层IL1可以防止发光二极管ED与其他部件直接接触而受损。
发光二极管ED可以在第一绝缘层IL1及第二绝缘层IL2上布置于第一电极AE与第二电极CE之间。发光二极管ED的一端可以连接于第一电极AE，发光二极管ED的另一端可以连接于第二电极CE。例如，发光二极管ED可以通过第一接触电极CTE1连接于第一电极AE，并且可以通过第二接触电极CTE2连接于第二电极CE。
发光二极管ED可以具有微米(Micro-meter)或纳米(Nano-meter)单位的尺寸，并且可以是包含无机物的无机发光二极管。无机发光二极管可以根据在彼此相对的两个电极之间沿特定方向形成的电场而在两个电极之间整齐排列。
发光二极管ED可以包括第一半导体层111、第二半导体层113、活性层115、电极层117及绝缘膜118。
第一半导体层111可以是n型半导体。例如，在发光二极管ED发出蓝色光的情况下，第一半导体层111可以包括具有AlxGayIn1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的化学式的半导体物质。第一半导体层111可以包括被掺杂为n型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的至少一种半导体物质。第一半导体层111中可以掺杂有Si、Ge、Sn等n型掺杂剂。第一半导体层111可以是掺杂有n型Si的n-GaN。第一半导体层111的长度可以具有1.5μm至5μm的范围，但并不局限于此。
第二半导体层113可以布置于活性层115上。例如，在发光二极管ED射出蓝色光或绿色光的情况下，第二半导体层113可以包括具有AlxGayIn1-x-yN(0≤x≤1,0≤y≤1,0≤x+y≤1)的化学式的半导体物质。例如，第二半导体层113可以包括被掺杂为p型的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的至少一种半导体物质。第二半导体层113中可以掺杂有Mg、Zn、Ca、Se、Ba等p型掺杂剂。第二半导体层113可以是掺杂有p型Mg的p-GaN。第二半导体层113的长度可以具有0.05μm至0.10μm的范围，但并不局限于此。
第一半导体层111及第二半导体层113中的每一个可以构成为一层，但并不局限于此。例如，第一半导体层111及第二半导体层113中的每一个可以具有包括覆层(CladLayer)或拉伸应变势垒降低(TSBR：Tensile Strain Barrier Reducing)层的多个层。
活性层115可以布置于第一半导体层111与第二半导体层113之间。活性层115可以包括具有单量子阱结构或多量子阱结构的物质。在活性层115包括多量子阱结构的物质的情况下，量子层(Quantum Layer)和阱层(Well Layer)可以相互交替地层叠多个。活性层115可以根据通过第一半导体层111及第二半导体层113施加的电信号而通过电子-空穴对的结合来发光。例如，在活性层115射出蓝色光的情况下，可以包括AlGaN、AlGaInN等物质。在活性层115为量子层与阱层交替层叠的多量子阱结构的情况下，量子层可以包括AlGaN或AlGaInN等物质，阱层可以包括GaN或AlInN等物质。活性层115可以包括AlGaInN作为量子层，并包括AlInN作为阱层，从而射出蓝色光。
作为另一示例，活性层115可以具有带隙(Band gap)能量较大的种类的半导体物质与带隙能量较小的半导体物质彼此交替层叠的结构，并且可以根据射出的光的波长带而包括III族至V族半导体物质。活性层115射出的光不限于蓝色光，根据情况可以射出红色或绿色的光。活性层115的长度可以具有0.05μm至0.10μm的范围，但并不局限于此。
从活性层115射出的光可以沿发光二极管ED的长度方向射出，或者也可以从两侧面射出。从活性层115射出的光的方向性可以不受限制。
电极层117可以是欧姆(Ohmic)接触电极。作为另一示例，电极层117也可以是肖特基(Schottky)接触电极。发光二极管ED可以包括至少一个电极层117。当发光二极管ED与电极或接触电极CTE电连接时，电极层117可以减小发光二极管ED与电极或接触电极CTE之间的电阻。电极层117可以包括具有导电性的金属。例如，电极层117可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：IndiumZinc Oxide)及铟锡锌氧化物(IZTO：Indium Tin-Zinc Oxide)中的至少一种。电极层117也可以包括被掺杂为n型或p型的半导体物质。
绝缘膜118可以包围多个半导体层及电极层的外表面。绝缘膜118可以包围活性层115的外表面，并且可以沿发光二极管ED延伸的方向延伸。绝缘膜118可以保护发光二极管ED。例如，绝缘膜118可以包围发光二极管ED的侧面，并且可以使发光二极管ED的长度方向的两端暴露。
绝缘膜118可以包括具有绝缘特性的物质，例如，硅氧化物(SiOx：Siliconoxide，)、硅氮化物(SiNx：Silicon nitride，)、氮氧化硅(SiOxNy)、氮化铝(AlN：Aluminumnitride，)、氧化铝(Al2O3：Aluminum oxide，)等。因此，绝缘膜118可以防止在活性层115与向发光二极管ED传递电信号的电极直接接触的情况下可能发生的电短路。并且，绝缘膜118可以包括活性层115而保护发光二极管ED的外表面，从而防止发光效率的降低。
第三绝缘层IL3可以局部地布置于在第一电极AE与第二电极CE之间布置的发光二极管ED上。第三绝缘层IL3可以局部地覆盖发光二极管ED的外表面。第三绝缘层IL3可以保护发光二极管ED。
接触电极CTE可以包括第一接触电极CTE1及第二接触电极CTE2。第一接触电极CTE1可以覆盖第一电极AE和发光二极管ED的一部分，并且可以将第一电极AE与发光二极管ED电连接。第二接触电极CTE2可以覆盖第二电极CE和发光二极管ED的另一部分，并且可以将第二电极CE与发光二极管ED电连接。
接触电极CTE可以包括导电性物质。例如，接触电极CTE可以包括ITO、IZO、ITZO、铝(Al)等，但并不局限于此。
图7是示出根据一实施例的显示装置的连接布线的图。
参照图7，连接布线CWL可以包括第一部分CWLa、第二部分CWLb及第三部分CWLc。
连接布线CWL的第一部分CWLa可以布置于薄膜晶体管层TFTL的非显示区域NDA。连接布线CWL的第一部分CWLa可以连接于多条数据线或多条扫描线。例如，连接布线CWL的第一部分CWLa可以布置于层间绝缘膜ILD上，从而与薄膜晶体管层TFTL的第一连接电极CNE1及第二连接电极CNE2在相同的层利用相同物质形成。作为另一示例，连接布线CWL的第一部分CWLa可以布置于栅极绝缘膜GI上，从而与薄膜晶体管TFT的栅极电极GE在相同的层利用相同物质形成。
连接布线CWL的第二部分CWLb可以布置于第一部分CWLa与第三部分CWLc之间。连接布线CWL的第二部分CWLb可以从层间绝缘膜ILD的侧面的上部延伸到基板SUB的侧面SUBa的下部，从而使布置于薄膜晶体管层TFTL的连接布线CWL的第一部分CWLa与布置于基板SUB的下表面的连接布线CWL的第三部分CWLc连接。因此，连接布线CWL的第二部分CWLb可以布置于层间绝缘膜ILD、栅极绝缘膜GI、缓冲层BF及基板SUB的侧面SUBa。
连接布线CWL的第三部分CWLc可以布置于基板SUB的下表面，从而将连接布线CWL的第二部分CWLb与垫部PD连接。因此，从垫部PD供应的电信号可以依次通过连接布线CWL的第三部分CWLc、第二部分CWLb及第一部分CWLa而被传送至薄膜晶体管TFT。
图8是示出根据另一实施例的显示装置的连接布线的图。
参照图8，显示装置10可以包括布置于基板SUB的侧面的一部分的凹陷部SUBb。基板SUB的凹陷部SUBb可以从基板SUB的侧面凹陷。显示装置10还可以包括布置于缓冲层BF、栅极绝缘膜GI及层间绝缘膜ILD的侧面的一部分的凹陷部，并且缓冲层BF、栅极绝缘膜GI及层间绝缘膜ILD的凹陷部可以与基板SUB的凹陷部SUBb连接。凹陷部SUBb的平面形状可以具有半圆形形状，但并不局限于此。例如，凹陷部SUBb的数量可以对应于连接布线CWL的数量。
连接布线CWL可以包括第一部分CWLa、第二部分CWLb及第三部分CWLc。
连接布线CWL的第一部分CWLa可以布置于薄膜晶体管层TFTL的非显示区域NDA。连接布线CWL的第一部分CWLa可以连接于多条数据线或多条扫描线。例如，连接布线CWL的第一部分CWLa可以布置于层间绝缘膜ILD上，从而与薄膜晶体管层TFTL的第一连接电极CNE1及第二连接电极CNE2在相同的层利用相同物质形成。作为另一示例，连接布线CWL的第一部分CWLa可以布置于栅极绝缘膜GI上，从而与薄膜晶体管TFT的栅极电极GE在相同的层利用相同物质形成。
连接布线CWL的第二部分CWLb可以收容于基板SUB的凹陷部SUBb。连接布线CWL的第二部分CWLb可以布置于第一部分CWLa与第三部分CWLc之间。连接布线CWL的第二部分CWLb可以从层间绝缘膜ILD的凹陷部延伸到基板SUB的凹陷部SUBb，从而使布置于薄膜晶体管层TFTL的连接布线CWL的第一部分CWLa与布置于基板SUB的下表面的连接布线CWL的第三部分CWLc连接。由于连接布线CWL的第二部分CWLb收容于凹陷部SUBb，因此与显示装置10不包括凹陷部的情况相比，可以减小非显示区域NDA的面积。
连接布线CWL的第三部分CWLc可以布置于基板SUB的下表面，从而将连接布线CWL的第二部分CWLb与垫部PD连接。因此，从垫部PD供应的电信号可以依次通过连接布线CWL的第三部分CWLc、第二部分CWLb及第一部分CWLa而被传送至薄膜晶体管TFT。
图9是示出根据一实施例的拼接型显示装置的结合结构的平面图，图10是沿图9的截取线III-III'截取的剖视图。以下，将简略说明或省略与上述构成相同的构成。
参照图9及图10，拼接型显示装置TD可以包括多个显示装置10、结合部件20及盖部件30。例如，拼接型显示装置TD可以包括第一显示装置10-1、第二显示装置10-2、第三显示装置10-3、第四显示装置10-4，但是显示装置10的数量不限于图9的实施例。显示装置10的数量可以根据显示装置10及拼接型显示装置TD中的每一个的尺寸来确定。
显示装置10可以包括基板SUB、显示层DPL、封装层TFE、连接布线CWL、保护部件PF、垫部PD、柔性膜FPCB及源极驱动部SIC。
基板SUB可以是基础基板或基础部件，并且可以利用高分子树脂等绝缘物质构成。例如，基板SUB可以是能够实现弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。基板SUB可以包括聚酰亚胺(PI)，但并不局限于此。
显示层DPL可以布置于基板SUB上。显示层DPL可以包括图3所示的缓冲层BF、薄膜晶体管层TFTL、发光元件层EML、波长转换层WLCL及滤色器层CFL。以下，将省略对图3中所述的构成的说明。
连接布线CWL可以将薄膜晶体管层TFTL的薄膜晶体管TFT与布置于基板SUB的下表面的垫部PD连接。连接布线CWL可以将从垫部PD接收的电信号供应到薄膜晶体管TFT。连接布线CWL可以连接于多条数据线而供应数据电压，并且连接于多条扫描线而供应扫描信号。例如，连接布线CWL可以与薄膜晶体管层TFTL的第一连接电极CNE1及第二连接电极CNE2在相同的层利用相同物质形成，但并不局限于此。作为另一示例，连接布线CWL可以与薄膜晶体管层TFTL的栅极电极GE在相同的层利用相同物质形成。
连接布线CWL可以包括第一部分CWLa、第二部分CWLb及第三部分CWLc。
连接布线CWL的第一部分CWLa可以布置于薄膜晶体管层TFTL的非显示区域NDA。连接布线CWL的第一部分CWLa可以连接于多条数据线或多条扫描线。例如，连接布线CWL的第一部分CWLa可以布置于层间绝缘膜ILD上，从而与薄膜晶体管层TFTL的第一连接电极CNE1及第二连接电极CNE2在相同的层利用相同物质形成。作为另一示例，连接布线CWL的第一部分CWLa可以布置于栅极绝缘膜GI上，从而与薄膜晶体管层TFTL的栅极电极GE在相同的层利用相同物质形成。
连接布线CWL的第二部分CWLb可以布置于第一部分CWLa与第三部分CWLc之间。连接布线CWL的第二部分CWLb可以从层间绝缘膜ILD的侧面的上部延伸到基板SUB的侧面SUBa的下部，从而使布置于薄膜晶体管层TFTL的连接布线CWL的第一部分CWLa与布置于基板SUB的下表面的连接布线CWL的第三部分CWLc连接。因此，连接布线CWL的第二部分CWLb可以布置于层间绝缘膜ILD、栅极绝缘膜GI、缓冲层BF及基板SUB的侧面SUBa。
连接布线CWL的第三部分CWLc可以布置于基板SUB的下表面，从而将连接布线CWL的第二部分CWLb与垫部PD连接。因此，从垫部PD供应的电信号可以依次通过连接布线CWL的第三部分CWLc、第二部分CWLb及第一部分CWLa而被传送到薄膜晶体管TFT。
保护部件PF可以覆盖基板SUB的侧面SUBa及连接布线CWL的第二部分CWLb。保护部件PF可以保护从基板SUB的侧面SUBa暴露的连接布线CWL的第二部分CWLb。例如，保护部件PF可以布置于基板SUB的整个侧面SUBa，从而保护多条连接布线CWL。作为另一示例，保护部件PF可以覆盖多条连接布线CWL中的每一条，并且保护对应的连接布线CWL。
垫部PD可以布置于基板SUB的下表面。垫部PD可以从柔性膜FPCB接收各种电压或信号，并且可以通过连接布线CWL将相应电压或信号供应到薄膜晶体管TFT。因此，显示装置10可以不包括布置在最外廓的单独的垫部，并且可以最小化显示装置10的边框区域或死区。垫部PD布置于显示装置10的下表面并通过连接布线CWL连接于薄膜晶体管TFT，从而与在基板的最外廓布置有垫部的情况或者在基板的侧面布置有柔性膜的情况相比，可以进一步减小多个显示装置10之间的间距。
柔性膜FPCB可以布置于基板SUB的下表面。柔性膜FPCB可以通过连接膜ACF贴附于垫部PD上。柔性膜FPCB的一侧可以连接到垫部PD，柔性膜FPCB的另一侧可以在基板SUB的下表面连接到源极电路板(未图示)。柔性膜FPCB可以将源极驱动部SIC的信号传送到显示装置10。例如，源极驱动部SIC可以是集成电路(IC：Integrated Circuit)。源极驱动部SIC可以基于时序控制部的源极控制信号来将数字视频数据转换成模拟数据电压，并且可以通过柔性膜FPCB将模拟数据电压供应到显示区域DA的薄膜晶体管TFT。
拼接型显示装置TD可以利用布置在多个显示装置10中的每一个之间的结合部件20使相邻的显示装置10的侧面彼此结合。结合部件20可以将排列为网格形态的第一显示装置10-1、第二显示装置10-2、第三显示装置10-3、第四显示装置10-4的侧面之间相互连接，从而实现拼接型显示装置TD。结合部件20可以使彼此相邻的显示装置10中的每一个的基板SUB、保护部件PF及封装层TFE的侧面结合。
例如，结合部件20可以利用具有相对较薄的厚度的粘合剂或双面胶构成，从而使多个显示装置10之间的间距最小化。作为另一示例，结合部件20可以利用具有相对较薄的厚度的结合框架构成，从而使多个显示装置10之间的间距最小化。因此，拼接型显示装置TD可以防止用户识别多个显示装置10之间的非显示区域NDA或边界部分。
盖部件30可以布置于多个显示装置10及结合部件20的上表面，从而覆盖多个显示装置10及结合部件20。例如，盖部件30可以布置于多个显示装置10中的每一个的封装层TFE的上表面。盖部件30可以保护拼接型显示装置TD的上表面。
图11是图9的A2区域的一示例的放大图。
参照图11，第三显示装置10-3及第四显示装置10-4可以通过结合部件20结合。第三显示装置10-3及第四显示装置10-4中的每一个可以包括多个发光区域LA、多个阻光区域BA、连接布线CWL及保护部件PF。
多个像素可以在第三显示装置10-3及第四显示装置10-4中的每一个的显示区域DA沿多个行和列排列。多个像素中的每一个可以包括通过像素定义膜或坝定义的发光区域LA，并且可以通过发光区域LA来发射具有预定峰值波长的光。例如，第三显示装置10-3及第四显示装置10-4中的每一个的显示区域DA可以包括第一发光区域LA1、第二发光区域LA2、第三发光区域LA3。第一发光区域LA1、第二发光区域LA2、第三发光区域LA3分别可以是在发光元件EL产生的光向包括第三显示装置10-3及第四显示装置10-4的显示装置10的外部发射的区域。
多个阻光区域BA可以布置于显示区域DA而包围多个发光区域LA。例如，显示区域DA可以包括第一阻光区域BA1、第二阻光区域BA2、第三阻光区域BA3。第一阻光区域BA1、第二阻光区域BA2、第三阻光区域BA3分别可以布置于第一发光区域LA1、第二发光区域LA2、第三发光区域LA3各自的一侧，并且可以防止从第一发光区域LA1、第二发光区域LA2、第三发光区域LA3射出的光的混色。
连接布线CWL可以布置于非显示区域NDA，从而将布置于显示区域DA的多个像素中的每一个的薄膜晶体管TFT与布置于基板SUB的下表面的垫部PD连接。连接布线CWL可以沿基板SUB上的非显示区域NDA、基板SUB的侧面SUBa及基板SUB的下表面布置，从而连接于垫部PD。连接布线CWL可以将从垫部PD接收的电信号供应到薄膜晶体管TFT。连接布线CWL可以连接于多条数据线而供应数据电压，并且可以连接于多条扫描线而供应扫描信号。例如，连接布线CWL可以与薄膜晶体管TFT的第一连接电极CNE1及第二连接电极CNE2在相同的层利用相同的物质形成，但并不局限于此。作为另一示例，连接布线CWL可以与薄膜晶体管TFT的栅极电极GE在相同的层利用相同的物质形成。
第三显示装置10-3可以包括布置于侧面SUBa1的多条连接布线CWL，第四显示装置10-4可以包括布置于与第三显示装置10-3的侧面SUBa1相面对的侧面SUBa2的多条连接布线CWL。第三显示装置10-3的连接布线CWL和第四显示装置10-4的连接布线CWL可以彼此交错地布置。第三显示装置10-3的连接布线CWL和第四显示装置10-4的连接布线CWL可以布置于彼此不同的行(Row)。在此，行(Row)可以相当于第一方向(X轴方向)上的线。例如，第三显示装置10-3的连接布线CWL中的每一条可以布置于奇数行，并且第四显示装置10-4的连接布线CWL中的每一条可以布置于偶数行，但并不局限于此。
第三显示装置10-3的连接布线CWL中的每一条可以对应于第四显示装置10-4的连接布线CWL之间的区域。第三显示装置10-3的连接布线CWL中的每一条可以与第四显示装置10-4的侧面SUBa2相面对。
第四显示装置10-4的连接布线CWL中的每一条可以对应于第三显示装置10-3的连接布线CWL之间的区域。第四显示装置10-4的连接布线CWL中的每一条可以与第三显示装置10-3的侧面SUBa1相面对。
第三显示装置10-3的连接布线CWL中的每一条的宽度W1可以小于第四显示装置10-4的连接布线CWL之间的距离L2。第四显示装置10-4的连接布线CWL中的每一条的宽度W2可以小于第三显示装置10-3的连接布线CWL之间的距离L1。例如，第三显示装置10-3的连接布线CWL中的每一条的宽度W1和第四显示装置10-4的连接布线CWL中的每一条的宽度W2可以相同，但并不局限于此。第三显示装置10-3的连接布线CWL之间的距离L1可以与第四显示装置10-4的连接布线CWL之间的距离L2相同，但并不局限于此。
保护部件PF可以覆盖第三显示装置10-3及第四显示装置10-4各自的侧面SUB1a、SUB1b以及第三显示装置10-3及第四显示装置10-4各自的连接布线CWL。例如，保护部件PF可以布置于第三显示装置10-3及第四显示装置10-4各自的整个侧面SUB1a、SUB1b，从而保护多条连接布线CWL。作为另一示例，保护部件PF可以覆盖多条连接布线CWL中的每一条，并且保护对应的连接布线CWL。
拼接型显示装置TD可以利用布置于多个显示装置10中的每一个之间的结合部件20使相邻的显示装置10的侧面彼此结合。例如，结合部件20可以布置于相邻的显示装置10的保护部件PF之间。
选择性地，保护部件PF可以被省略，并且结合部件20可以结合显示装置10的侧面，同时保护多条连接布线CWL。
如上所述，拼接型显示装置TD可以通过将彼此相邻的显示装置10中的每一个的连接布线CWL彼此交错地布置而最小化连接布线CWL之间的电干扰。例如，拼接型显示装置TD可以防止在第三显示装置10-3的连接布线CWL与第四显示装置10-4的连接布线CWL之间产生电容。拼接型显示装置TD可以防止第三显示装置10-3的连接布线CWL与第四显示装置10-4的连接布线CWL的短路(Short)。结果，由于拼接型显示装置TD包括彼此交错地布置的多条连接布线CWL，因此可以最小化多个显示装置10之间的间隔，从而防止用户识别多个显示装置10之间的非显示区域NDA或边界部分，并且可以最小化连接布线CWL之间的电干扰。
图12是示出根据一实施例的第一显示装置及第二显示装置的平面图。
参照图12，第一显示装置10-1及第二显示装置10-2可以通过结合部件20结合。第一显示装置10-1及第二显示装置10-2中的每一个可以包括显示区域DA、非显示区域NDA、布置于非显示区域NDA的多条连接布线CWL及保护部件PF。
第一显示装置10-1可以包括布置于一侧面的多条第一连接布线CWL1以及布置于与一侧面相反的另一侧面的多条第二连接布线CWL2。第一显示装置10-1的多条第一连接布线CWL1及多条第二连接布线CWL2可以以显示区域DA为基准对称地布置。因此，第一显示装置10-1的多条第一连接布线CWL1及多条第二连接布线CWL2可以布置于同一行(Row)。在此，行(Row)可以相当于第一方向(X轴方向)上的线。
第二显示装置10-2可以包括布置于一侧面的多条第一连接布线CWL1以及布置于与一侧面相反的另一侧面的多条第二连接布线CWL2。第二显示装置10-2的多条第一连接布线CWL1及多条第二连接布线CWL2可以以显示区域DA为基准对称地布置。因此，第二显示装置10-2的多条第一连接布线CWL1及多条第二连接布线CWL2可以布置于同一行(Row)。
第一显示装置10-1的另一侧面可以与第二显示装置10-2的一侧面相面对。第一显示装置10-1的多条第二连接布线CWL2和第二显示装置10-2的多条第一连接布线CWL1可以彼此交错地布置。第一显示装置10-1的多条第二连接布线CWL2和第二显示装置10-2的多条第一连接布线CWL1可以布置于彼此不同的行(Row)。例如，第一显示装置10-1的多条第二连接布线CWL2可以布置于奇数行，并且第二显示装置10-2的多条第一连接布线CWL1可以布置于偶数行。
第一显示装置10-1的第二连接布线CWL2中的每一条可以对应于第二显示装置10-2的第一连接布线CWL1之间的区域。第一显示装置10-1的第二连接布线CWL2中的每一条可以与第二显示装置10-2的一侧面相面对。
第二显示装置10-2的第一连接布线CWL1中的每一条可以对应于第一显示装置10-1的第二连接布线CWL2之间的区域。第二显示装置10-2的第一连接布线CWL1中的每一条可以与第一显示装置10-1的另一侧面相面对。
第一显示装置10-1的第二连接布线CWL2中的每一条的宽度W1可以小于第二显示装置10-2的第一连接布线CWL1之间的距离L2。第二显示装置10-2的第一连接布线CWL1中的每一条的宽度W2可以小于第一显示装置10-1的第二连接布线CWL2之间的距离L1。例如，第一显示装置10-1的第二连接布线CWL2中的每一条的宽度W1与第二显示装置10-2的第一连接布线CWL1中的每一条的宽度W2可以相同，但并不局限于此。第一显示装置10-1的第二连接布线CWL2之间的距离L1可以与第二显示装置10-2的第一连接布线CWL1之间的距离L2相同，但并不局限于此。
拼接型显示装置TD可以通过将第一显示装置10-1的第二连接布线CWL2和第二显示装置10-2的第一连接布线CWL1彼此交错地布置而最小化连接布线CWL之间的电干扰。例如，拼接型显示装置TD可以防止在第一显示装置10-1的第二连接布线CWL2与第二显示装置10-2的第一连接布线CWL1之间产生电容。拼接型显示装置TD可以防止第一显示装置10-1的第二连接布线CWL2与第二显示装置10-2的第一连接布线CWL1之间的短路(Short)。
图13是示出根据另一实施例的第一显示装置及第二显示装置的平面图。
参照图13，第一显示装置10-1及第二显示装置10-2可以通过结合部件20结合。第一显示装置10-1及第二显示装置10-2中的每一个可以包括显示区域DA、非显示区域NDA、布置于非显示区域NDA的多条连接布线CWL及保护部件PF。
第一显示装置10-1可以包括布置于一侧面的多条第一连接布线CWL1以及布置于与一侧面相反的另一侧面的多条第二连接布线CWL2。第一显示装置10-1的多条第一连接布线CWL1及多条第二连接布线CWL2可以以显示区域DA为基准彼此交错地布置。因此，第一显示装置10-1的多条第一连接布线CWL1及多条第二连接布线CWL2可以布置于彼此不同的行(Row)。在此，行(Row)可以相当于第一方向(X轴方向)上的线。例如，第一显示装置10-1的多条第一连接布线CWL1可以布置于偶数行，并且多条第二连接布线CWL2可以布置于奇数行。
第二显示装置10-2可以包括布置于一侧面的多条第一连接布线CWL1以及布置于与一侧面相反的另一侧面的多条第二连接布线CWL2。第二显示装置10-2的多条第一连接布线CWL1及多条第二连接布线CWL2可以以显示区域DA为基准彼此交错地布置。因此，第二显示装置10-2的多条第一连接布线CWL1及多条第二连接布线CWL2可以布置于彼此不同的行(Row)。例如，第二显示装置10-2的多条第一连接布线CWL1可以布置于偶数行，并且多条第二连接布线CWL2可以布置于奇数行。
第一显示装置10-1的另一侧面可以与第二显示装置10-2的一侧面相面对。第一显示装置10-1的多条第二连接布线CWL2和第二显示装置10-2的多条第一连接布线CWL1可以彼此交错地布置。第一显示装置10-1的多条第二连接布线CWL2和第二显示装置10-2的多条第一连接布线CWL1可以布置于彼此不同的行(Row)。例如，第一显示装置10-1的多条第二连接布线CWL2可以布置于奇数行，并且第二显示装置10-2的多条第一连接布线CWL1可以布置于偶数行。
第一显示装置10-1的第二连接布线CWL2中的每一条可以对应于第二显示装置10-2的第一连接布线CWL1之间的区域。第一显示装置10-1的第二连接布线CWL2中的每一条可以与第二显示装置10-2的一侧面相面对。
第二显示装置10-2的第一连接布线CWL1中的每一条可以对应于第一显示装置10-1的第二连接布线CWL2之间的区域。第二显示装置10-2的第一连接布线CWL1中的每一条可以与第一显示装置10-1的另一侧面相面对。
第一显示装置10-1的第二连接布线CWL2中的每一条的宽度W1可以小于第二显示装置10-2的第一连接布线CWL1之间的距离L2。第二显示装置10-2的第一连接布线CWL1中的每一条的宽度W2可以小于第一显示装置10-1的第二连接布线CWL2之间的距离L1。例如，第一显示装置10-1的第二连接布线CWL2中的每一条的宽度W1与第二显示装置10-2的第一连接布线CWL1中的每一条的宽度W2可以相同，但并不局限于此。第一显示装置10-1的第二连接布线CWL2之间的距离L1可以与第二显示装置10-2的第一连接布线CWL1之间的距离L2相同，但并不局限于此。
拼接型显示装置TD可以通过将第一显示装置10-1的第二连接布线CWL2和第二显示装置10-2的第一连接布线CWL1彼此交错地布置而最小化连接布线CWL之间的电干扰。例如，拼接型显示装置TD可以防止在第一显示装置10-1的第二连接布线CWL2与第二显示装置10-2的第一连接布线CWL1之间产生电容。拼接型显示装置TD可以防止第一显示装置10-1的第二连接布线CWL2与第二显示装置10-2的第一连接布线CWL1之间的短路(Short)。
图14是图9的A2区域的另一示例的放大图。
参照图14，第三显示装置10-3及第四显示装置10-4可以通过结合部件20结合。第三显示装置10-3及第四显示装置10-4中的每一个可以包括多个发光区域LA、多个阻光区域BA、连接布线CWL及保护部件PF。
多个像素可以在第三显示装置10-3及第四显示装置10-4中的每一个的显示区域DA沿多个行和列排列。多个像素中的每一个可以包括通过像素定义膜或坝定义的发光区域LA，并且可以通过发光区域LA发射具有预定峰值波长的光。
第三显示装置10-3及第四显示装置10-4中的每一个可以包括由多条连接布线CWL构成的布线组。例如，一个布线组可以包括三条连接布线CWL，但是每个布线组的连接布线CWL的数量不限于图14所示的数量。在第三显示装置10-3及第四显示装置10-4中的每一个的布线组包括三条连接布线CWL的情况下，一个布线组可以对应于布置在三个行(Row)中的发光区域LA，但并不局限于此。第三显示装置10-3的布线组的宽度G1和第四显示装置10-4的布线组的宽度G2可以小于布置在三个行(Row)中的发光区域的宽度。
第三显示装置10-3的另一侧面可以与第四显示装置10-4的一侧面相面对。第三显示装置10-3的布线组和第四显示装置10-4的布线组可以彼此交错地布置。第三显示装置10-3的多个布线组和第四显示装置10-4的布线组可以布置于彼此不同的行(Row)。例如，第三显示装置10-3的布线组可以布置于奇数行，并且第四显示装置10-4的布线组可以布置于偶数行。
拼接型显示装置TD可以通过将第三显示装置10-3的布线组和第四显示装置10-4的布线组彼此交错地布置而最小化连接布线CWL之间的电干扰。例如，拼接型显示装置TD可以防止在第三显示装置10-3的布线组与第四显示装置10-4的布线组之间产生电容。拼接型显示装置TD可以防止第三显示装置10-3的布线组与第四显示装置10-4的布线组之间的短路(Short)。
图15是示出根据又一实施例的第一显示装置及第二显示装置的平面图。
参照图15，第一显示装置10-1及第二显示装置10-2可以通过结合部件20结合。第一显示装置10-1及第二显示装置10-2中的每一个可以包括显示区域DA、非显示区域NDA、布置于非显示区域NDA的多条连接布线CWL及保护部件PF。
第一显示装置10-1可以包括布置于一侧面的多个第一布线组CWG1及布置于与一侧面相反的另一侧面的多个第二布线组CWG2。多个第一布线组CWG1可以包括多条第一连接布线CWL1，并且多个第二布线组CWG2可以包括多条第二连接布线CWL2。例如，一个第一布线组CWG1可以包括三条第一连接布线CWL1，但是每个布线组的连接布线CWL的数量不限于图15所示的数量。
第一显示装置10-1的多个第一布线组CWG1及多个第二布线组CWG2可以以显示区域DA为基准对称地布置。因此，第一显示装置10-1的多个第一布线组CWG1及多个第二布线组CWG2可以布置在同一行(Row)。在此，行(Row)可以相当于第一方向(X轴方向)上的线。
第二显示装置10-2可以包括布置于一侧面的多个第一布线组CWG1及布置于与一侧面相反的另一侧面的多个第二布线组CWG2。第二显示装置10-2的多个第一布线组CWG1及多个第二布线组CWG2可以以显示区域DA为基准对称地布置。因此，第二显示装置10-2的多个第一布线组CWG1及多个第二布线组CWG2可以布置在同一行(Row)。
第一显示装置10-1的另一侧面可以与第二显示装置10-2的一侧面相面对。第一显示装置10-1的多个第二布线组CWG2和第二显示装置10-2的多个第一布线组CWG1可以彼此交错地布置。第一显示装置10-1的多个第二布线组CWG2和第二显示装置10-2的多个第一布线组CWG1可以布置于彼此不同的行(Row)。例如，第一显示装置10-1的多个第二布线组CWG2可以布置于奇数行，并且第二显示装置10-2的多个第一布线组CWG1可以布置于偶数行。
第一显示装置10-1的第二布线组CWG2中的每一个可以对应于第二显示装置10-2的第一布线组CWG1之间的区域。第一显示装置10-1的第二布线组CWG2中的每一个可以与第二显示装置10-2的一侧面相面对。
第二显示装置10-2的第一布线组CWG1中的每一个可以对应于第一显示装置10-1的第二布线组CWG2之间的区域。第二显示装置10-2的第一布线组CWG1中的每一个可以与第一显示装置10-1的另一侧面相面对。
第一显示装置10-1的第二布线组CWG2中的每一个的宽度G1可以小于第二显示装置10-2的第一布线组CWG1之间的距离L2。第二显示装置10-2的第一布线组CWG1中的每一个的宽度G2可以小于第一显示装置10-1的第二布线组CWG2之间的距离L1。例如，第一显示装置10-1的第二布线组CWG2中的每一个的宽度G1与第二显示装置10-2的第一布线组CWG1中的每一个的宽度G2可以相同，但并不局限于此。第一显示装置10-1的第二布线组CWG2之间的距离L1可以与第二显示装置10-2的第一布线组CWG1之间的距离L2相同，但并不局限于此。
拼接型显示装置TD可以通过将第一显示装置10-1的第二布线组CWG2和第二显示装置10-2的第一布线组CWG1彼此交错地布置而最小化连接布线CWL之间的电干扰。例如，拼接型显示装置TD可以防止在第一显示装置10-1的第二布线组CWG2与第二显示装置10-2的第一布线组CWG1之间产生电容。拼接型显示装置TD可以防止第一显示装置10-1的第二布线组CWG2与第二显示装置10-2的第一布线组CWG1之间的短路(Short)。
图16是示出根据又一实施例的第一显示装置及第二显示装置的平面图。
参照图16，第一显示装置10-1及第二显示装置10-2可以通过结合部件20结合。第一显示装置10-1及第二显示装置10-2中的每一个可以包括显示区域DA、非显示区域NDA、布置于非显示区域NDA的多条连接布线CWL及保护部件PF。
第一显示装置10-1可以包括布置于一侧面的多个第一布线组CWG1及布置于与一侧面相反的另一侧面的多个第二布线组CWG2。多个第一布线组CWG1可以包括多条第一连接布线CWL1，并且多个第二布线组CWG2可以包括多条第二连接布线CWL2。例如，一个第一布线组CWG1可以包括三条第一连接布线CWL1，但是每个布线组的连接布线CWL的数量不限于图16所示的数量。
第一显示装置10-1的多个第一布线组CWG1及多个第二布线组CWG2可以以显示区域DA为基准彼此交错地布置。因此，第一显示装置10-1的多个第一布线组CWG1及多个第二布线组CWG2可以布置于彼此不同的行(Row)。例如，第一显示装置10-1的多个第一布线组CWG1可以布置于偶数行，并且多个第二布线组CWG2可以布置于奇数行。
第二显示装置10-2可以包括布置于一侧面的多个第一布线组CWG1及布置于与一侧面相反的另一侧面的多个第二布线组CWG2。第二显示装置10-2的多个第一布线组CWG1及多个第二布线组CWG2可以以显示区域DA为基准彼此交错地布置。因此，第二显示装置10-2的多个第一布线组CWG1及多个第二布线组CWG2可以布置于彼此不同的行(Row)。例如，第二显示装置10-2的多个第一布线组CWG1可以布置于偶数行，并且多个第二布线组CWG2可以布置于奇数行。
第一显示装置10-1的另一侧面可以与第二显示装置10-2的一侧面相面对。第一显示装置10-1的多个第二布线组CWG2和第二显示装置10-2的多个第一布线组CWG1可以彼此交错地布置。第一显示装置10-1的多个第二布线组CWG2和第二显示装置10-2的多个第一布线组CWG1可以布置于彼此不同的行(Row)。例如，第一显示装置10-1的多个第二布线组CWG2可以布置于奇数行，并且第二显示装置10-2的多个第一布线组CWG1可以布置于偶数行。
第一显示装置10-1的第二布线组CWG2中的每一个可以对应于第二显示装置10-2的第一布线组CWG1之间的区域。第一显示装置10-1的第二布线组CWG2中的每一个可以与第二显示装置10-2的一侧面相面对。
第二显示装置10-2的第一布线组CWG1中的每一个可以对应于第一显示装置10-1的第二布线组CWG2之间的区域。第二显示装置10-2的第一布线组CWG1中的每一个可以与第一显示装置10-1的另一侧面相面对。
第一显示装置10-1的第二布线组CWG2中的每一个的宽度G1可以小于第二显示装置10-2的第一布线组CWG1之间的距离L2。第二显示装置10-2的第一布线组CWG1中的每一个的宽度G2可以小于第一显示装置10-1的第二布线组CWG2之间的距离L1。例如，第一显示装置10-1的第二布线组CWG2中的每一个的宽度G1与第二显示装置10-2的第一布线组CWG1中的每一个的宽度G2可以相同，但并不局限于此。第一显示装置10-1的第二布线组CWG2之间的距离L1可以与第二显示装置10-2的第一布线组CWG1之间的距离L2相同，但并不局限于此。
拼接型显示装置TD可以通过将第一显示装置10-1的第二布线组CWG2和第二显示装置10-2的第一布线组CWG1彼此交错地布置而最小化连接布线CWL之间的电干扰。例如，拼接型显示装置TD可以防止在第一显示装置10-1的第二布线组CWG2与第二显示装置10-2的第一布线组CWG1之间产生电容。拼接型显示装置TD可以防止第一显示装置10-1的第二布线组CWG2与第二显示装置10-2的第一布线组CWG1之间的短路(Short)。
以上参照附图说明了本发明的实施例，但在本发明所属技术领域中具有普通知识的人员可以理解的是，可以在不改变本发明的其技术思想或者必要特征的情况下以其他具体形态实施。因此，以上记载的实施例应当理解为在所有方面均为示例性的，而不是限定性的。

Claims (20)

1.一种拼接型显示装置，包括：
多个显示装置，包括配备有像素的显示区域及包围所述显示区域的非显示区域；
其中，所述多个显示装置中的每一个包括：
基板，支撑所述多个显示装置中的每一个；
薄膜晶体管层，布置于所述基板上，并且包括构成所述像素的薄膜晶体管；以及
连接布线，布置于所述基板上的所述非显示区域而连接于所述薄膜晶体管，
其中，所述多个显示装置中彼此相邻的显示装置中的每一个的连接布线彼此交错地布置。
2.根据权利要求1所述的拼接型显示装置，其中，
所述多个显示装置包括彼此相邻地布置的第一显示装置及第二显示装置，
布置于所述第一显示装置的一侧面的多条第一连接布线和布置于与所述第一显示装置的一侧面相面对的所述第二显示装置的一侧面的多条第二连接布线彼此交错地布置。
3.根据权利要求2所述的拼接型显示装置，其中，
所述多条第一连接布线中的每一条对应于所述多条第二连接布线之间的区域而布置。
4.根据权利要求2所述的拼接型显示装置，其中，
所述多条第一连接布线中的每一条与所述第二显示装置的一侧面相面对，所述多条第二连接布线中的每一条与所述第一显示装置的一侧面相面对。
5.根据权利要求2所述的拼接型显示装置，其中，
所述多条第一连接布线中的每一条布置于奇数行，所述多条第二连接布线中的每一条布置于偶数行。
6.根据权利要求2所述的拼接型显示装置，其中，
所述多条第一连接布线中的每一条的宽度小于所述多条第二连接布线之间的距离。
7.根据权利要求2所述的拼接型显示装置，其中，
所述第一显示装置还包括布置于与所述第一显示装置的一侧面相反的另一侧面的多条第三连接布线，
所述多条第一连接布线和所述多条第三连接布线以所述显示区域为基准对称地布置。
8.根据权利要求2所述的拼接型显示装置，其中，
所述第一显示装置还包括布置于与所述第一显示装置的一侧面相反的另一侧面的多条第三连接布线，
所述多条第一连接布线和所述多条第三连接布线将所述显示区域置于之间而彼此交错地布置。
9.根据权利要求1所述的拼接型显示装置，其中，
所述多个显示装置包括彼此相邻地布置的第一显示装置及第二显示装置，
所述第一显示装置包括：多个第一布线组，布置于所述第一显示装置的一侧面，并且分别配备有多条第一连接布线，
所述第二显示装置包括：多个第二布线组，布置于所述第二显示装置的与所述第一显示装置的一侧面相面对的一侧面，并且分别配备有多条第二连接布线，
所述多个第一布线组和所述多个第二布线组彼此交错地布置。
10.根据权利要求9所述的拼接型显示装置，其中，
所述多个第一布线组中的每一个对应于所述多个第二布线组之间的区域而布置。
11.根据权利要求9所述的拼接型显示装置，其中，
所述多个第一布线组中的每一个与所述第二显示装置的一侧面相面对，所述多个第二布线组中的每一个与所述第一显示装置的一侧面相面对。
12.根据权利要求9所述的拼接型显示装置，其中，
所述多个第一布线组中的每一个布置于奇数行，所述多个第二布线组中的每一个布置于偶数行。
13.根据权利要求9所述的拼接型显示装置，其中，
所述多个第一布线组中的每一个的宽度小于所述多个第二布线组之间的距离。
14.根据权利要求9所述的拼接型显示装置，其中，
所述第一显示装置还包括布置于与所述第一显示装置的一侧面相反的另一侧面的多个第三布线组，
所述多个第一布线组和所述多个第三布线组以所述显示区域为基准对称地布置。
15.根据权利要求9所述的拼接型显示装置，其中，
所述第一显示装置还包括布置于与所述第一显示装置的一侧面相反的另一侧面的多个第三布线组，
所述多个第一布线组和所述多个第三布线组将所述显示区域置于之间而彼此交错地布置。
16.根据权利要求1所述的拼接型显示装置，其中，
所述连接布线包括：
第一部分，布置于所述薄膜晶体管层而连接于所述薄膜晶体管；
第二部分，连接于所述第一部分，并且布置于所述基板的侧面；以及
第三部分，连接于所述第二部分，并且布置于所述基板的下表面。
17.根据权利要求16所述的拼接型显示装置，其中，
所述多个显示装置中的每一个还包括发光元件以及连接所述发光元件与所述薄膜晶体管的连接电极，
所述连接布线的所述第一部分与所述连接电极布置于相同的层。
18.根据权利要求16所述的拼接型显示装置，其中，
所述多个显示装置中的每一个还包括：保护部件，覆盖所述基板的侧面及所述连接布线的第二部分。
19.根据权利要求16所述的拼接型显示装置，其中，
所述多个显示装置中的每一个还包括：
垫部，布置于所述基板的下表面而连接于所述连接布线的第三部分；
柔性膜，布置于所述基板的下表面而连接于所述垫部；以及
源极驱动部，布置于所述柔性膜上而向所述连接布线供应源极电压。
20.根据权利要求1所述的拼接型显示装置，其中，
所述基板包括从所述基板的侧面凹陷的凹陷部，
所述连接布线包括：
第一部分，布置于所述薄膜晶体管层而连接于所述薄膜晶体管；
第二部分，连接于所述第一部分并布置于所述基板的凹陷部；以及
第三部分，连接于所述第二部分并布置于所述基板的下表面。
CN202110885450.3A 2020-08-05 2021-08-03 拼接型显示装置 Pending CN114067695A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200098007A KR20220018122A (ko) 2020-08-05 2020-08-05 타일형 표시 장치
KR10-2020-0098007 2020-08-05

Publications (1)

Publication Number Publication Date
CN114067695A true CN114067695A (zh) 2022-02-18

Family

ID=80114139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110885450.3A Pending CN114067695A (zh) 2020-08-05 2021-08-03 拼接型显示装置

Country Status (3)

Country Link
US (1) US20220045124A1 (zh)
KR (1) KR20220018122A (zh)
CN (1) CN114067695A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220123188A1 (en) * 2020-10-15 2022-04-21 Innolux Corporation Method of manufacturing electronic device
US11961822B2 (en) * 2022-01-17 2024-04-16 Samsung Display Co., Ltd. Display device, and tiled display device including the display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102652604B1 (ko) * 2016-06-08 2024-04-02 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102603399B1 (ko) * 2018-08-09 2023-11-17 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN111105740B (zh) * 2018-10-29 2023-02-28 隆达电子股份有限公司 显示器电路结构、显示器以及拼接式显示器

Also Published As

Publication number Publication date
US20220045124A1 (en) 2022-02-10
KR20220018122A (ko) 2022-02-15

Similar Documents

Publication Publication Date Title
CN113963653A (zh) 显示装置以及包括该显示装置的瓦片型显示装置
US20220037296A1 (en) Tiled display
EP3955291A1 (en) Display device and tiled display device including the same
KR20220041970A (ko) 타일형 표시 장치
CN114067695A (zh) 拼接型显示装置
KR20220041262A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
US20220085098A1 (en) Tiled display device
US11882744B2 (en) Display device including display devices connected together via protrusions and grooves
US20230005899A1 (en) Display device
US20220028964A1 (en) Display device and tiled display device including the same
CN114141802A (zh) 显示装置及包括该显示装置的平铺显示装置
CN114597228A (zh) 显示装置和拼接显示装置
CN114765198A (zh) 拼接式显示器和制造拼接式显示器的方法
EP3937252A2 (en) Display device and tiled display device including the same
US20220128740A1 (en) Tiled display device
EP3955293B1 (en) Display device and tiled display device including the same
EP4235781A1 (en) Display device
KR20230142008A (ko) 표시 장치
KR20220077957A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
CN116264801A (zh) 显示装置及其制造方法
KR20230168227A (ko) 표시 장치
CN118077053A (zh) 显示装置和包括该显示装置的拼接显示装置
CN115643776A (zh) 显示设备及包括其的拼接显示器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination