KR102603399B1 - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR102603399B1
KR102603399B1 KR1020180093135A KR20180093135A KR102603399B1 KR 102603399 B1 KR102603399 B1 KR 102603399B1 KR 1020180093135 A KR1020180093135 A KR 1020180093135A KR 20180093135 A KR20180093135 A KR 20180093135A KR 102603399 B1 KR102603399 B1 KR 102603399B1
Authority
KR
South Korea
Prior art keywords
electrode
pad
substrate
layer
display device
Prior art date
Application number
KR1020180093135A
Other languages
English (en)
Other versions
KR20200018746A (ko
Inventor
이승찬
김건희
박상호
윤주원
전주희
김현준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180093135A priority Critical patent/KR102603399B1/ko
Priority to US16/373,502 priority patent/US11393804B2/en
Priority to CN201910732948.9A priority patent/CN110828511B/zh
Publication of KR20200018746A publication Critical patent/KR20200018746A/ko
Priority to US17/841,247 priority patent/US12094865B2/en
Application granted granted Critical
Publication of KR102603399B1 publication Critical patent/KR102603399B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/18—Tiled displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

표시장치 및 그 제조방법이 제공된다. 본 발명의 일 실시예에 따른 표시장치는 회로층 및 제1 패드부를 포함하는 기판과, 기판의 하부에 배치되며, 구동회로부 및 제2 패드부를 포함하는 보조기판과, 회로층 상부에 배치된 발광부 및 판의 측면과 접촉하며, 제1 패드부 및 제2 패드부를 전기적으로 연결하는 연결전극을 포함한다.

Description

표시장치 및 그 제조방법{Display apparatus and manufacturing the same}
본 발명은 표시장치 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Device, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 등의 빛의 형태로 변환시키는 소자로, 가정용 가전제품, 리모콘, 전광판, 각종 자동화 기기 등에 사용되고 있으며, 최근에는 소형의 핸드 헬드 전자 디바이스부터 대형 표시장치까지 전자 디바이스의 광범위한 분야에서 발광 다이오드를 활용하는 등 발광 다이오드의 사용 영역이 점차 넓어지고 있으며, 복수의 발광 다이오드 표시장치를 매트릭스 형태(이른바 "Tiled" 형태로) 조합한 타일형 표시장치가 실용화되어 있다.
표시장치를 이루는 글래스 기판의 외곽에는 드라이브 IC나 기타 인쇄회로 등이 설치되는 영역이 존재하며, 이 영역은 영상이 표시되지 않는 비표시 영역으로 베젤(Bezel)로 표현될 수 있다.
따라서, 타일형 표시장치의 경우, 다수의 표시장치가 연결되어 형성되므로, 표시장치들의 연결부위에서는 표시장치의 베젤 영역이 이중으로 배치되는 비표시 영역이 형성되어 화상의 몰입도를 저해하는 요인이 된다.
본 발명이 해결하고자 하는 과제는 베젤 영역이 감소된 표시장치 및 그 제조방법을 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다
상기 과제를 해결하기 위한 일 실시예에 따른 표시장치는, 회로층 및 제1 패드부를 포함하는 기판과, 상기 기판의 하부에 배치되며, 구동회로부 및 제2 패드부를 포함하는 보조 기판과, 상기 회로층 상부에 배치된 발광부 및 상기 기판의 측면과 접촉하며, 상기 제1 패드부 및 상기 제2 패드부를 전기적으로 연결하는 연결전극을 포함한다
상기 기판은, 상기 회로층 및 제1 패드부가 배치되는 제1 면과, 상기 제1 면에 반대면인 제2 면을 포함하고,
보조 기판은 상기 제2 패드부가 배치되는 제4 면과, 상기 제4 면과 상기 제2 면 사이에 배치된 제3 면을 포함할 수 있다.
상기 제1 패드부는 비표시 영역에 배치되며 및 상기 제2 패드부는 비표시 영역에 대응하는 영역에 배치될 수 있다.
상기 제1 패드부 및 상기 제2 패드부는 상기 기판의 연장방향인 제1 방향에 수직한 제2 방향으로 중첩하여 배치될 수 있다.
상기 연결전극은 상기 보조 기판의 측면과 접촉하는 제1 부분과, 상기 제1 패드부와 접촉하는 제2 부분 및 상기 제2 패드부와 접촉하는 제3 부분을 포함할 수 있다.
상기 연결전극은 은(Ag)으로 이루어질 수 있다.
상기 구동회로부는 게이트 드라이버, 게이트 구동 집적회로, 데이터 드라이버 및 데이터 구동 집적회로를 포함하며, 상기 구동회로부는 배선을 통하여 상기 제2 패드부에 전기적으로 연결될 수 있다.
상기 기판과 상기 보조 기판 사이에 접착 부재를 더 포함할 수 있다
상기 기판과 상기 보조 기판 각각의 측면은 상기 제2 방향으로 정렬될 수 있다.
상기 제2 부분은 상기 제1 패드부의 측면 및 상면을 덮을 수 있다.
상기 회로층은 게이트라인, 데이터 라인 및 박막 트랜지스터를 포함하며, 상기 회로층은 배선을 통하여 상기 제1 패드부에 전기적으로 연결될 수 있다.
상기 발광부는 발광 다이오드로 이루어지며, 상기 발광 다이오드는, 제1 반도체층, 제2 반도체층 및, 상기 제1 반도체층과 상기 제2 반도체층 사이의 중간층을 포함하고, 상기 제1 반도체층에는 제1 전극 패드가 위치하고, 상기 제2 반도체층에는 제2 전극 패드가 위치할 수 있다.
상기 회로층 상부에는 상기 박막 트랜지스터와 전기적으로 연결된 제1 전극이 위치하고, 상기 제1 전극 패드는 상기 제1 전극과 접할 수 있다.
상기 회로층 상부에는 상기 제1 전극과 이격된 위치에 제2 전극이 배치되고, 상기 제1 전극 패드와 상기 제2 전극 패드는 동일한 방향을 향하도록 배치되며, 상기 제1 전극 패드는 상기 제1 전극과 접하고, 상기 제2 전극 패드는 상기 제2 전극과 접할 수 있다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시장치의 제조방법은, 기판의 일면에 회로층 및 제1 패드부를 형성하고 보조 기판의 일면에 구동회로부 및 제2 패드부를 형성하는 단계 및 상기 기판의 타면과 상기 보조 기판의 타면을 접착하는 단계를 포함한다.
상기 제1 패드부와 상기 제2 패드부를 연결전극을 통하여 전기적으로 연결시키는 단계를 더 포함한다.
상기 회로층 상부에 발광부를 형성하는 단계를 더 포함한다.
상기 보조 기판은 유리(glass)재질로 이루어질 수 있다.
상기 발광부는 발광 다이오드로 이루어질 수 있다.
상기 발광 다이오드는 제1 반도체층, 제2 반도체층 및, 상기 제1 반도체층과 상기 제2 반도체층 사이의 중간층을 포함하고, 상기 제1 반도체층에는 제1 전극 패드가 위치하고, 상기 제2 반도체층에는 제2 전극 패드가 위치할 수 있다.
일 실시예에 따른 표시장치 및 그 제조방법에 의하면, 표시장치의 제조공정에서 발생되는 손상을 방지함과 동시에 베젤 영역을 최소화할 수 있게 된다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 Ⅴ-Ⅴ'을 따라 자른 일 실시예를 개략적으로 나타낸 단면도이다.
도 3은 제1 패드부를 개략적으로 나타낸 도면이다.
도 4는 제2 패드부를 개략적으로 나타낸 도면이다.
도 5는 도 1의 Ⅴ-Ⅴ'을 따라 자른 다른 실시예를 개략적으로 나타낸 단면도이다.
도 6은 도 1의 Ⅱ-Ⅱ'을 따라 자른 일 실시예를 개략적으로 나타낸 단면도이다.
도 7은 도 1의 Ⅱ-Ⅱ'을 따라 자른 다른 실시예를 개략적으로 나타낸 단면도이다.
도 8은 도 1의 Ⅱ-Ⅱ'을 따라 자른 또 다른 실시예를 개략적으로 나타낸 단면도이다.
도 9 내지 도 13은 본 발명의 일 실시예에 따른 유기발광 표시장치의 제조 방법을 나타낸 단면도들이다.
도 14는 제1 패드부 및 제2 패드부와 연결전극의 연결을 설명하기 위하여 참조되는 측면도이다.
도 15 내지 도 18은 제1 패드부 및 제2 패드부와 연결전극의 연결을 설명하기 위하여 참조되는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다. 도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시한 평면도이다.
도 1을 참조하면, 타일형 표시장치(1)는 다수의 표시장치(10)가 연결되어 형성되며, 각각의 표시장치는(10)는 표시 영역(DA)과 표시 영역(DA)을 외곽을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다. 그리고, 표시 영역(DA)은 다수의 화소(P)를 포함할 수 있다. 각각의 화소는 발광다이오드 또는 유기발광 다이오드 (Organic Light Emitting Diode: OLED)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
도 2는 도 1의 Ⅴ-Ⅴ'을 따라 자른 일 실시예를 개략적으로 나타낸 단면도이고, 도 3은 제1 패드부를 개략적으로 나타낸 도면이고, 도 4는 제2 패드부를 개략적으로 나타낸 도면이다.
도 2 내지 도 4를 참조하면, 표시장치(10)는 다수의 화소(P)를 포함하는 표시 영역(도 DA)과 표시 영역(DA)의 외곽에 비표시 영역(NDA)이 정의될 수 있다.
표시장치(10)의 기판(101)상에는 표시 영역(DA)에 대응하여 회로층(CL)과, 회로층(CL) 상의 발광부(LE)를 포함할 수 있다.
회로층(CL)은 표시장치(10)에 구비된 복수 개의 신호라인 및 전자소자들을 포함할 수 있다. 예를 들어, 회로층(CL)은 게이트 라인, 데이터 라인, 및 화소(P) 각각에 대응되는 도 6과 같은 박막 트랜지스터(TFT)를 포함할 수 있다.
발광부(LE)는 도 6 내지 도 7과 같은 발광다이오드(LED) 또는 유기발광 다이오드(OLED)로 이루어질 수 있다. 발광부(LE)가 유기발광 다이오드로 이루어지는 경우 발광부(LE) 상부에는 유기 발광층에 공기 및 수분이 침투되는 것을 차단하기 위한 봉지층이 더 배치될 수 있으나, 이에 한정되는 것은 아니다.
표시장치(10)의 비표시 영역(NDA)의 일측에는 패드영역(PA)이 위치하며, 패드영역(PA)에 대응하여 기판(101)의 상면(TS)에는 제1 패드부(PAD1)가 배치된다.
제1 패드부(PAD1)의 다수의 패드(PD)와 다수의 화소(도 1의 P)는 다수의 신호 배선을 통하여 전기적으로 연결된다.
표시장치(10)의 기판(101) 하부에는 보조 기판(AS)이 배치될 수 있다. 보조 기판(AS)은 유리 재질로 이루어질 수 있으나, 이에 한정되는 것은 아니고, 폴리이미드(polyimide)와 같은 투명한 플라스틱 재질로 이루어질 수도 있다. 그리고, 기판(101)의 측면과 보조 기판(AS)의 측면은 기판의 연장방향에 수직한 방향으로 정렬될 수 있다. 다만, 이는 일 예시이며, 이에 한정되는 것은 아니다.
보조 기판(AS)이 유리 재질로 이루어지는 경우, 기판(101)도 유리 재질로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니다.
보조 기판(AS)은 구동회로부(140)를 포함할 수 있다. 구동회로부(140)는, 게이트 드라이버, 게이트 구동 집적회로, 데이터 드라이버 및 데이터 구동 집적회로를 포함할 수 있다.
게이트 드라이버는 타이밍 컨트롤러로부터 제공된 게이트 제어신호에 따라 게이트 신호들을 생성하고, 게이트 신호들을 복수의 게이트 라인들에 차례로 공급한다. 게이트 드라이버는, 예를 들어, 게이트 쉬프트 클럭에 따라 게이트 스타트 펄스를 쉬프트 시켜 게이트 신호들을 발생시키는 쉬프트 레지스터(로 구성될 수 있다. 쉬프트 레지스터는 복수의 스위칭소자들로 구성될 수 있다.
데이터 구동 집적회로들은 타이밍 컨트롤러로부터 디지털 영상 데이터 신호들 및 데이터 제어신호를 공급받는다. 데이터 구동 집적회로들은 데이터 제어신호에 따라 디지털 영상 데이터 신호들을 샘플링한 후에, 매 수평기간마다 한 수평 라인에 해당하는 샘플링 영상 데이터 신호들을 래치하고, 래치된 영상 데이터 신호들을 데이터 라인들에 공급한다. 즉, 데이터 구동 집적회로들은 타이밍 컨트롤러로부터의 디지털 영상 데이터 신호들을 전원공급부로부터 입력되는 감마전압을 이용하여 아날로그 영상 신호들로 변환하여 데이터 라인들로 공급한다.
이와 같은 구동회로부(140)는 집적 회로 칩의 형태로 형성되어 보조 기판(AS)의 배면에 직접 실장되거나, 칩 온 필름(chip on film, COF)의 형태로 보조 기판(AS)의 배면에 부착될 수 있으나, 이에 한정되는 것은 아니다.
보조 기판(AS)의 구동회로부(140)가 배치된 배면(BS)의 반대면과 기판(101)의 배면은 접착 부재(CP)를 통하여 부착되어 고정될 수 있다. 접착 부재(CP)는 광학투명접착필름(OCA, Optically Clear Adhesive film), 광학투명접착수지(OCR, Optically Clear Resin) 또는 감압접착필름(PSA, Pressure Sensitive Adhesive film) 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 기판(101)은 제1 면과 제1 면에 반대인 제2 면을 포함할 수 있으며, 제1 면은 회로층(CL) 및 제1 패드부(PAD1)이 배치되는 기판(101)의 상면이고, 제2 면은 상면에 반대인 배면일 수 있다. 보조 기판(AS)는 제3 면과 제4 면을 포함할 수 있으며, 제4 면은 구동회로부(140)가 배치되는 보조 기판(AS)의 배면(BS)이고, 제3 면은 제4 면과 제2 면 사이에 배치되는 보조 기판(AS)의 상면일 수 있으며, 기판(101)의 제 2 면과 보조 기판(AS)의 제4 면은 접착 부재를(CP)를 통하여 부착 고정될 수 있다. 표시장치(10)의 패드영역(PA)에 대응하여 보조 기판(AS)의 배면(BS)에는 제 2 패드부(PAD2)가 배치된다. 기판(101)의 제1 패드부(PAD1)와, 보조 기판(AS)의 제2 패드부(PAD2)는 수직한 방향으로 중첩될 수 있다. 즉, 제1 패드부(PAD1)와, 보조 기판(AS)의 제2 패드부(PAD2) 평면상 중첩되게 정렬될 수 있다. 다만, 이에 한정되는 것은 아니다.
제2 패드부(PAD2)의 다수의 패드(PD)와 구동회로부(140)는 다수의 신호 배선(145)을 통하여 전기적으로 연결된다.
기판(101)의 제1 패드부(PAD1)의 다수의 패드(PD)와 보조 기판(AS)의 제2 패드부(PAD2)의 패드(PD)는 연결전극(CE)에 의하여 전기적으로 연결될 수 있다. 예를 들어, 연결전극(CE)은 제1 패드부(PAD1), 기판(101) 및 보조 기판(AS)의 측면, 제2 패드부(PAD2)를 덮는 형태로 배치될 수 있으나, 이에 한정되는 것은 아니다.
제1 패드부(PAD1)의 다수의 패드(PD)와 제2 패드부(PAD2)의 다수의 패드(PP)는 각각 연결될 수 있으나, 이에 한정되는 것은 아니며, 제1 패드부(PAD1)의 다수의 패드(PA)와 제2 패드부(PAD2)의 단일 패드(PD)가 서로 연결전극(CE)을 통하여 연결될 수도 있으며, 제1 패드부(PAD1)의 단일의 패드(PD)와 제2 패드부(PAD2)의 복수의 패드(PD)가 연결전극(CE)을 통하여 연결될 수도 있다.
연결전극(CE)은 은(Ag)으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 은 합금과 같은 은 계열의 금속, 또는 구리(Cu)나 구리 합금과 같은 구리 계열의 금속으로 이루어질 수도 있다.
제1 패드부(PAD1)와 제2 패드부(PAD2)가 연결전극(CE)을 통하여 전기적으로 연결되어 제1 패드부(PAD1)는 구동회로부(140)로부터 표시장치(10)을 구동하기 위한 신호들을 수신할 수 있게 된다. 그리고, 제1 패드부(PAD1)와 제2 패드부(PAD2)를 연성인쇄회로기판(Flexible Printed Circuit Boards)없이 연결전극(CE)을 통하여 연결하여 타일형 표시장치(도 1의 1)에서 표시장치(10)들의 연결부위에서 표시장치(10)의 베젤 영역이 이중으로 배치되는 비표시 영역(NDA)을 효과적으로 줄일 수 있게 된다.
나아가, 별도의 보조 기판(AS)에 구동회로부(140) 및 제2 패드부(PAD2)를 형성하고, 회로층(CL)이 형성된 기판(101)의 배면에 부착함으로써, 기판(101)에 회로층(CL)을 형성하고 기판(101)의 배면에 구동회로부(140) 및 제2 패드부(PAD2)를 형성하는 공정에서 발생하는 회로층(CL)의 손상을 효과적으로 방지할 수 있게 된다.
도 14는 제1 패드부 및 제2 패드부와 연결전극의 연결을 설명하기 위하여 참조되는 측면도이다. 도 14를 함께 참조하면, 제1 패드부(PAD1)에 포함된 다수의 패드(PD)와 제2 패드부(PAD2)에 포함된 다수의 패드(PD)는 각각 연결전극(CE)을 통하여 서로 연결될 수 있다. 즉, 연결전극(CE)은 제1 패드부(PAD1)와 제2 패드부(PAD2)에 포함된 각각의 패드(PD)를 서로 연결시킨다. 도시되지는 않았지만 복수의 연결전극(CE)은 유기물 또는 무기물로 이루어진 보호층에 의하여 커버될 수도 있다.
도 15 내지 도 18은 제1 패드부 및 제2 패드부와 연결전극의 연결을 설명하기 위하여 참조되는 단면도이다. 도 15를 참조하면, 예시적인 실시예에서는 기판(101)의 측면과 보조 기판(AS)의 측면은 기판(101)의 연장방향에 수직한 방향으로 정렬되지 않을 수 있다. 즉, 보조 기판(AS)의 측면이 기판(101)의 측면 외측으로 돌출된 형태일 수 있다. 도시되지는 않았지만 기판(101)의 측면이 보조 기판(AS)의 측면 외측으로 돌출된 형태일 수도 있다.
연결 전극(CE)은 기판 및 보조 기판(AS)의 측면에 접촉하는 제1 부분(CE1)과, 제1 패드부(PAD1)에 접촉하는 제2 부분(CE2)과, 제2 패드부(PAD2)에 접촉하는 제3 부분(CE3)으로 이루어질 수 있으며, 기판(101)의 측면보다 보조 기판(AS)의 측면이 기판(101)의 연장방향에 수직한 방향으로 돌출된 경우 연결전극(CE)의 제1 부분(CE1)은 보조 기판(AS)의 상면과 접촉할 수 있다.
도 16을 참조하면, 연결전극(CE)은 기판(101)의 측면과, 제1 패드부(PAD1) 및 제2 패드부(PAD2)의 측면과 접촉하는 형태일 수도 있다. 즉, 제1 패드부(PAD1) 및 제2 패드부(PAD2)의 각각의 측면을 서로 연결시키는 바(Bar) 형상일 수 있다.
도 17을 참조하면, 제1 패드부(PAD1)와 제2 패드부(PAD2)가 기판(101) 및 보조 기판(AS)의 일 측면에 정렬되지 않고, 내측으로 배치된 경우, 연결전극(CE)은 기판(101) 및 보조 기판(AS)의 측면과 접촉하는 제1 부분(CE1)과, 제1 패드부(PAD1)의 측면과 접촉하는 제2 부분(CE2) 및 제2 패드부(PAD2)의 측면과 접촉하는 제3 부분(CE3)으로 이루어질 수 있다. 즉, 연결전극(CE)의 제2 부분(CE2)과 제3 부분(CE3)은 제1 부분(CE1)으로부터 수직하게 절곡되어 제1 패드부(PAD1) 및 제2 패드부(PAD2)의 측면과 접촉할 수 있다.
도 18을 참조하면, 기판(101) 및 보조 기판(AS)의 측면과 연결전극(CE) 사이에 접착부재(CC)가 배치될 수 있다. 접착부재(CC)는 기판(101) 및 보조 기판(AS)의 측면과 연결전극(CE)의 접착력을 향상시키기 위한 구성일 수 있다. 예를 들어, 유기막, 무기막 및 프라이머층 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 도 5은 도 1의 Ⅴ-Ⅴ'을 따라 자른 다른 실시예를 개략적으로 나타낸 단면도이다.
이미 설명한 실시예와 동일한 구성에 대해서는 설명을 생략하거나 간략화하고, 차이점을 위주로 설명하기로 한다.
도 8을 참조하면, 구동회로부(140)를 포함하는 보조 기판(AS)은 기판보다 작은 크기로 배치될 수 있다. 예를 들면, 비표시 영역(NDA)으로부터 표시 영역(NA)으로 일부 연장된 형태로 배치될 수 있다. 이와 같이 보조 기판(AS)이 기판보다 작은 크기를 가짐으로써 표시장치(10)를 경량화할 수 있음과 동시에 기판(101)의 일측면을 기준으로 보조 기판(AS)을 얼라인(Align) 시킬 수 있게 되어 제조공정이 용이해지는 이점이 있다.
도 6은 도 1의 Ⅱ-Ⅱ'을 따라 자른 일 실시예를 개략적으로 나타낸 단면도이고, 도 7은 도 1의 Ⅱ-Ⅱ'을 따라 자른 다른 실시예를 개략적으로 나태낸 단면도이며, 도 8은 도 1의 Ⅱ-Ⅱ'을 따라 자른 또 다른 실시예를 개략적으로 나타낸 단면도이다.
본 발명의 일 실시예에 따른 표시장치(도1의 10)는 기판부(DS) 및 기판부(DS) 상의 발광부(LE)을 포함할 수 있다.
기판부(DS)는 기판(101)과, 기판(101) 하부에 보조 기판(AS)을 포함할 수 있다.
보조 기판(AS)은 구동회로부를 포함할 수 있으며, 구동회로부는 화소(도1의 P)에 연결된 게이트 라인으로 게이트 신호를 인가하는 게이트 드라이버 및 데이터 라인으로 데이터 신호를 인가하는 데이터 드라이버를 포함할 수 있다. 구동회로부는 집적 회로 칩의 형태로 형성되어 보조 기판 배면에 직접 장착되거나, 칩 온 필름(chip on film, COF)의 형태로 기판에 부착될 수 있다.
기판(101) 상에는 박막 트랜지스터(TR)와, 박막 트랜지스터(TFT) 상의 평탄화층(105)과, 평탄화층(105)상에 박막 트랜지스터(TFT)와 비아홀을 통해 연결된 제1, 제 2 연결패턴(109c, 109d)과, 제1, 제 2 연결패턴(109c, 109d) 상에 패시베이션층(106)과, 패시베이션층(106) 상에 제1, 제2 연결패턴(109c, 109d) 중 어느 하나와 비아홀을 통해 연결된 제1 전극(111)이 배치될 수 있다.
기판(101)은 다양한 소재를 포함할 수 있다. 예를 들어, 기판(101)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 기판(101)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성되어 가요성을 가질 수 있다.
플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
기판(101) 상에는 버퍼층(102)이 형성될 수 있다. 버퍼층(102)은 기판(101)의 상부에 평탄면을 제공할 수 있고, 이물 또는 습기가 기판(101)을 통하여 침투하는 것을 차단할 수 있다. 예를 들어, 버퍼층(102)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 배치될 수 있다.
박막 트랜지스터(TFT)는 활성층(107), 게이트 전극(108), 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b)을 포함할 수 있다.
이하에서는 박막 트랜지스터(TFT)가 활성층(107), 게이트 전극(108), 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 설명한다. 그러나 본 실시예는 이에 한정되지 않고, 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(TFT)가 채용될 수 있다.
활성층(107)은 반도체 물질, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 실시예는 이에 한정되지 않고 활성층(107)은 다양한 물질을 함유할 수 있다. 예시적인 실시예로서 활성층(107)은 유기 반도체 물질 등을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(107)은 산화물 반도체 물질을 함유할 수 있다. 예컨대, 활성층(107)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge) 등과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
활성층(107) 상에 게이트 절연막(103)이 배치된다. 게이트 절연막(103)은 활성층(107)과 게이트 전극(108)을 절연하는 역할을 한다. 게이트 절연막(103)은 실리콘산화물 및/또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다.
활성층(107)에 대응하는 게이트 절연막(103)의 상부에는 게이트 전극(108)이 배치된다. 게이트 전극(108)은 박막 트랜지스터(TFT)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다. 그리고, 커패시터 영역(CA)에 대응하는 게이트 절연막(103)의 상부에는 제1 커패시터 전극(C1)이 배치된다.
게이트 전극(108) 및 제1 커패시터 전극(C1)은 저저항 금속 물질로 이루어질 수 있다. 게이트 전극(108) 및 제1 커패시터 전극(C1)은 몰리브덴(Mo), 텅스텐(W), 알루미늄 네오디뮴(AlNd), 티타늄(Ti), 알루미늄(Al), 은(Ag) 및 이들의 합금으로 이루어진 군에서 선택된 단독 또는 이들의 혼합물로 단일층을 형성하거나 배선 저항을 줄이기 위해 저저항 물질인 Mo, Al 또는 Ag의 이중층 또는 다중층 구조로 형성할 수도 있다. 즉, 배선 저항을 줄이기 위해 다중층의 도전막을 순차적으로 적층하여 형성할 수 있으며, 구체적으로, Mo/Al/Mo, MoW/AlNd/MoW, Mo/Ag/Mo, Mo/Ag합금/Mo 또는 Ti/Al/Mo 로 이루어진 다중층 구조를 취할 수도 있다.
게이트 전극(108) 및 제1 커패시터 전극(C1)상에는 제1 층간 절연막(104a)이 배치되며, 커패시터 영역(CA)에 대응하는 제1 층간 절연막(104a)의 상부에는 제2 캐패시터 전극(C2)이 배치된다. 제1 층간 절연막(104a)은 제2 커패시터 전극(142)과 제1 캐패시터 전극(141) 사이에 배치되어 유전막 역할을 할 수 있다.
제1, 제2 층간 절연막(104a, 104b)은 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b)과 게이트 전극(108)을 절연한다. 제1, 제2 층간 절연막(104a, 104b)은 무기 물질로 이루어질 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘 산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산 화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
활성층(107)에 대응하는 제1, 제2 층간 절연막(104a, 104b) 상에는 서로 이격된 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b)이 배치된다. 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 이루어질 수 있다. 예를 들어, 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b)은 Ti/Al/Ti, Mo/Al/Mo, MoW/AlNd/MoW, Mo/Ag/Mo, Mo/Ag합금/Mo 또는 Ti/Al/Mo 등이 순차적으로 적층된 구조를 취할 수도 있다.
그리고, 제1, 제2 층간 절연막(104a, 104b)은 활성층(107)을 노출시키는 비아홀을 포함하고, 비아홀을 통하여 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b) 각각은 활성층(107)과 접촉할 수 있게 된다.
제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b) 상부에는 기판(101) 전면에 걸쳐 평탄화층(105)이 배치된다. 평탄화층(105)은 박막 트랜지스터(TFT) 및 제1, 제2 커패시터 전극(C1, C2)로부터 비롯된 단차를 해소하고 상면을 평탄하게 하여, 하부 요철에 의해 발광부(LE)에 불량이 발생하는 것을 방지한다.
평탄화층(105)은 유기 물질로 이루어진 막이 단층 또는 다층으로 [0049] 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 평탄화층(105)은 무기 절연막과 유기절연막의 복합 적층체로 형성될 수도 있다.
평탄화층(105) 상부에는 제1, 제 2 연결패턴(109c, 109d)이 배치될 수 있다. 제1, 제 2 연결패턴(109c, 109d)은 비아홀을 통해 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b)과 각각 연결될 수 있으며, 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b)과 동일한 물질로 이루어질 수 있다.
제1, 제 2 연결패턴(109c, 109d) 상부에는 패시베이션층(106)이 배치될 수 있다. 패시베이션층(106)은 일반 범용고분자(PMMA, PS), phenol 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에 테르계 고분자, 아미드계 고분자, 불소계 고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등의 유기막으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
패시베이션층(106) 상에는 제1, 제2 전극(111, 113)과 발광부(LE)이 위치할 수 있다. 제2 전극 패드(138)와 접하는 제2 전극(113)은 제1 전극(111)과 마찬가지로 패시베이션층(106) 상에 형성될 수 있다. 제2 전극(113)은 제1 전극(111)와 이격된 위치에 형성되며, 제1 전극(111)과 동일한 층에 형성될 수 있다. 다른 예로, 제2 전극(113)과 제1 전극(111) 사이에는 절연층이 개재되고, 절연층에는 제1 전극(111) 또는 제2 전극(113)을 노출시키는 개구가 형성될 수도 있다.
제1 전극(111)은 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(111)은 패시베이션층(106)에 형성된 컨택홀을 통하여 제1, 제 2 연결패턴(109c, 109d) 중 어느 하나와 연결될 수 있다. 이에 따라, 제1 전극(111)은 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b) 중 어느 하나와 전기적으로 연결될 수 있다. 예시적으로, 제1 소스/드레인 전극(109a)과 제1 연결패턴(109c)이 전기적으로 연결되고, 제1 연결패턴(109c)과 제1 전극(111)이 전기적으로 연결될 수 있으나, 이에 한정되는 것은 아니다.
또한, 제1, 제2 연결패턴(109c, 109d)이 생략되고, 제 1 전극(111)이 직접 제1 소스/드레인 전극(109a) 및 제2 소스/ 드레인 전극(109b) 중 어느 하나와 연결될 수도 있다. 제1 전극(111)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수도 있다.
발광부(LE)는 박막 트랜지스터(TFT)와 전기적으로 연결된 발광 다이오드(130)와 발광 다이오드(130)를 에워싸는 화소정의부(205)를 포함할 수 있다.
발광 다이오드(130)는 적색, 녹색 또는 청색의 빛을 방출하며, 형광 물질을 이용하거나 색을 조합함으로써 백색광도 구현이 가능하다. 발광 다이오드(130)는 제1 반도체층(131), 제2 반도체층(132) 및, 제1 반도체층(131)과 제2 반도체층(132) 사이의 중간층(133)을 포함할 수 있다.
제1 반도체층(131)은 예를 들어, p형 반도체층으로 구현될 수 있다. p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
제2 반도체층(132)은 예를 들어, n형 반도체층을 포함하여 형성될 수 있다. n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
다만, 본 발명은 이에 한하지 않으며, 제1 반도체층(131)이 n형 반도체층을 포함하고, 제2 반도체층(132)이 p형 반도체층을 포함할 수도 있다.
중간층(133)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 중간층(133)은 예를 들어, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
화소정의부(205)는 연신재질로 이루어질 수 있고, 발광 다이오드(130)의 측면과 접하도록 형성되어, 발광 다이오드(130)의 위치가 틀어지는 것을 방지할 수 있다. 화소정의부(205)는 예를 들어, 엘라스토머성 실리콘(Elastomeric silicone), 엘라스토머성 폴리우레탄(Elastomeric polyurethane), 엘라스토머성 폴리이소프렌(Elastomeric polyisoprene) 등으로 형성될 수 있고, 내부에 카본 블랙 등과 같은 광 흡수 입자가 분산될 수 있다.
이와 같은 화소정의부(205)는 광 차단부로 기능하여 발광 다이오드(130)의 측면으로 방출되는 광을 차단함으로써, 이웃한 발광 다이오드(130)들에서 발생하는 광들의 혼색을 방지할 수 있다. 또한, 화소정의부(205)는 외부로부터 입사되는 광을 흡수 및 차단하여 표시장치(10)의 명실 콘트라스트를 향상시킬 수 있다.
제1 반도체층(131)에는 제1 전극 패드(135)가 형성되며, 제2 반도체층(132)에는 제2 전극 패드(137)가 형성될 수 있고, 제1 전극 패드(135)는 제1 전극(111)과 접합되고 제2 전극 패드(138)는 제2 전극(113)과 접합될 수 있다. 제1 전극 패드(135)와 제2 전극 패드(138)는 모두 동일한 방향을 향하도록 배치될 수 있다.
이를 위해, 제1 반도체층(131)과 중간층(133)의 일부가 제거되어 제2 반도체층(132)의 일부가 노출되며, 제2 전극 패드(138)는 노출된 제2 반도체층(132) 상에 형성될 수 있다. 즉, 제2 반도체층(132)의 면적이 제1 반도체층(131) 및 중간층(133)의 면적보다 크고, 제2 전극 패드(138)는 제1 반도체층(131)과 중간층(133)의 외부로 돌출된 제2 반도체층(132) 상에 배치될 수 있다.
제1 전극(111) 및 제2 전극(113)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다. 다만, 이에 한정되는 것은 아니다.
제2 전극(112)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극을 더 형성할 수 있다. 따라서, 제2 전극(112)은 발광 다이오드(130)에서 방출된 광을 투과시킬 수 있다.
한편, 도 6 에서는 제1 전극 패드(135)와 제2 전극 패드(137)가 동일한 측에 위치한 플립형 발광 다이오드(130)에 대하여 설명하였지만, 본 발명은 이에 한하지 않는다. 즉, 발광 다이오드(130)는 도 7의 다른 실시예와 같이 제1 전극 패드(135)와 제2 전극 패드(137)가 반대측에 위치한 수직형 발광 다이오드(130)일 수 있다
도 7을 참조하면, 제1 반도체층(131)에는 제1 전극 패드(135)가 형성되며, 제2 반도체층(132)에는 제2 전극 패드(137)가 형성될 수 있다. 제1 전극 패드(135)는 제1 전극(111)과 접합될 수 있다. 또한, 제2 전극 패드(137)는 제1 전극 패드(135)와 반대측에 위치할 수 있고, 발광층(110)상에는 제2 전극 패드(137)와 접하는 제2 전극(112)이 배치될 수 있다.
제2 전극(112)은 발광층(110) 상에 전체적으로 형성될 수 있다. 제2 전극(112)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 이루어질 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극을 더 포함할 수 있다. 따라서, 제2 전극(112)은 발광 다이오드(130)에서 방출된 광을 투과시킬 수 있게 된다.
한편, 도 8의 또 다른 실시예와 같이 발광부(LE)는 유기 발광다이오드(OLED)를 포함할 수 있다.
즉, 패시베이션층(106) 상부에 화소정의막(206)에 의해 노출된 제1 전극(111) 상에는 유기 발광층(115) 및 전자 주입 전극으로서 공통 전극인 제2 전극(113)이 배치될 수 있다. 이에 따라, 전공과 전자가 유기 발광층(115) 내부로 주입되고, 유기 발광층(115)에서 전공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어질 수 있다.
이하, 상술한 표시장치의 제조 방법에 대해 설명한다.
도 9 내지 도 13은 본 발명의 일 실시예에 따른 유기발광 표시장치의 제조 방법을 나타낸 단면도들이다. 도 2와 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 설명을 생략한다.
도 9를 참조하면, 기판(101)의 상면(TS)에는 표시영역(DA)에 대응하여 회로층(CL)을 형성하고, 기판(101)의 상면(TS)의 일측에는 비표시 영역(NDA)에 대응하여 제1 패드부(PAD1)를 형성한다. 회로층(CL)은 게이트 라인, 데이터 라인, 및 화소(P) 각각에 대응되는 박막 트랜지스터(도 2의 TFT)를 포함할 수 있으며, 회로층(CL) 최상부에는 발광부(LE)에 전압을 공급하는 전극을 형성할 수 있다. 예를 들어, 발광부(LE)가 플립형 발광 다이오드로 이루어진 경우 제1 전극(도 6의 111) 및 제2 전극(도 6의 113)이 배치될 수 있으며, 수직형 발광다이오드 또는 유기 발광 다이오드인 경우 제 1 전극(도 7, 8의 111)이 배치될 수 있다. 다만 이에 한정되는 것은 아니며, 발광부의 종류에 따라 다양한 구성이 배치될 수 있다.
도 10을 참조하면, 보조 기판(AS)의 배면(BS)에는 표시영역(DA) 중 일부에 대응하여 구동회로부(140)을 형성하고, 보조 기판(AS)의 배면(BS)의 일측에는 비표시 영역(NDA)에 대응하여 제2 패드부(PAD2)를 형성한다. 구동회로부(140)는, 게이트 드라이버, 게이트 구동 집적회로, 데이터 드라이버 및 데이터 구동 집적회로를 포함할 수 있다.
전술한 바와 같이, 보조 기판(AS)은 기판(101)과 동일한 크기 또는 서로 다른 크기로 형성할 수 있으며, 보조 기판(AS)은 유리(Glass)재질로 이루어 질 수 있다. 다만, 이에 한정되는 것은 아니며, 가요성이 있는 재질로 이루어질 수도 있다.
도 11을 참조하면, 기판(101)과 보조 기판(AS)을 접착 부재(CP)를 통하여 접착하여 고정시킨다. 즉, 회로층(CL)이 형성된 기판(101)의 상면(TS)의 반대면과 구동회로부(104)가 형성된 보조 기판(AS)의 배면(BS)의 반대면을 접착 부재(CP)를 통하여 서로 접착시킨다. 이때, 기판(101)의 제1 패드부(PAD1)와, 보조 기판(AS)의 제2 패드부(PAD2)는 수직한 방향으로 중첩되도록 기판(101)과 보조 기판(AS)을 접착할 수 있으나, 이에 한정되는 것은 아니며, 표시장치(10)를 이루는 구성 등에 따라 기판(101)의 제1 패드부(PAD1)와 보조 기판(AS)의 구동회로부(140) 및 제2 패드부(PAD2)는 다양한 배치형태를 가질 수 있다.
이와 같이, 회로층(CL)은 기판(101)에 형성하고 구동회로부(140)는 보조 기판(AS)에 형성하고 기판과 보조 기판을 부착시킴으로써, 기판(101)의 일면에 회로층(CL)을 형성하고 타면에 구동회로부(140)를 형성하는 공정에서 기 형성된 회로층(CL)이 손상되는 것을 방지할 수 있게 된다.
도 12를 참조하면, 회로층(CL)의 상부에 표시영역(DA)에 대응하여 상부에 발광부(LE)를 형성한다. 예를 들어, 발광부(LE)가 발광 다이오드(도 6의 130)로 이루어진 경우에는 별도의 베이스 기판에 발광 다이오드(도 6의 130)를 형성하고, 형성된 발광 다이오드(도 6의 130)를 캐리어 기판 상에 이격 배치하고, 전사 장치에 의해 캐리어 기판에서 픽업되어 회로층(CL) 상부에 전사될 수 있다. 그리고, 발광부(LE)가 유기 발광 다이오드(도4의 OLED) 인 경우에는 회로층의 제1 전극(도 8의 111) 상에 유기 발광층(115) 및 전자 주입 전극으로서 공통 전극인 제2 전극(113)을 형성할 수 있다.
도 13을 참조하면, 기판(101)의 제1 패드부(PAD1)와 보조 기판(AS)의 제2 패드부(PAD2)를 연결전극(CE)을 통하여 연결한다. 예를 들어, 연결전극(CE)은 제1 패드부(PAD1), 기판(101) 및 보조 기판(AS)의 측면, 제2 패드부(PAD2)를 덮는 형태로 배치될 수 있으나, 이에 한정되는 것은 아니다. 제1 패드부(PAD1)와 제2 패드부(PAD2)가 연결전극(CE)을 통하여 전기적으로 연결되어 제1 패드부(PAD1)는 구동회로부(140)로부터 표시장치(10)을 구동하기 위한 신호들을 수신할 수 있게 된다. 그리고, 제1 패드부(PAD1)와 제2 패드부(PAD2)를 연성인쇄회로기판(Flexible Printed Circuit Boards)없이 연결전극(CE)을 통하여 연결하여 타일형 표시장치(도 1의 1)에서 표시장치(10)들의 연결부위에서 표시장치(10)의 베젤 영역이 이중으로 배치되는 비표시 영역(NDA)을 효과적으로 줄일 수 있게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시장치 101: 기판
140: 구동회로부 CL: 회로층
LE: 발광부 PAD1: 제1 패드부
PAD2: 제2 패드부 AS: 보조 기판
CP: 접착 부재 CE: 연결전극
DA: 표시 영역 NDA: 비표시 영역
PA: 패드 영역

Claims (20)

  1. 회로층 및 제1 패드부를 포함하는 기판;
    상기 기판의 하부에 배치되며, 구동회로부 및 제2 패드부를 포함하는 보조 기판;
    상기 회로층 상부에 배치된 발광부; 및
    상기 기판의 측면 및 상기 보조 기판의 측면과 접촉하며, 상기 제1 패드부 및 상기 제2 패드부를 전기적으로 연결하는 연결전극을 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 기판은, 상기 회로층 및 제1 패드부가 배치되는 제1 면과, 상기 제1 면에 반대면인 제2 면을 포함하고,
    상기 보조 기판은, 상기 제2 패드부가 배치되는 제4 면과, 상기 제4 면과 상기 제2 면 사이에 배치된 제3 면을 포함하는 표시장치.
  3. 제 2 항에 있어서,
    상기 제1 패드부는 비표시 영역에 배치되며, 상기 제2 패드부는 상기 비표시 영역에 대응하는 영역에 배치되는 표시장치.
  4. 제 3 항에 있어서,
    상기 제1 패드부 및 상기 제2 패드부는 상기 기판의 연장방향인 제1 방향에 수직한 제2 방향으로 중첩하여 배치된 표시장치.
  5. 제 4 항에 있어서,
    상기 연결전극은 상기 보조 기판의 측면과 접촉하는 제1 부분과, 상기 제1 패드부와 접촉하는 제2 부분 및 상기 제2 패드부와 접촉하는 제3 부분을 포함하는 표시장치.
  6. 제 5 항에 있어서,
    상기 연결전극은 은(Ag)으로 이루어진 표시장치.
  7. 제 5 항에 있어서,
    상기 구동회로부는 게이트 드라이버, 게이트 구동 집적회로, 데이터 드라이버 및 데이터 구동 집적회로를 포함하며, 상기 구동회로부는 배선을 통하여 상기 제2 패드부에 전기적으로 연결된 표시장치.
  8. 제 5 항에 있어서,
    상기 기판과 상기 보조 기판 사이에 접착 부재를 더 포함하는 표시장치.
  9. 제 5 항에 있어서,
    상기 기판과 상기 보조 기판 각각의 측면은 상기 제2 방향으로 정렬된 표시장치.
  10. 제 9 항에 있어서,
    상기 제2 부분은 상기 제1 패드부의 측면 및 상면을 덮는 표시장치.
  11. 제 10 항에 있어서,
    상기 회로층은 게이트 라인, 데이터 라인 및 박막 트랜지스터를 포함하며, 상기 회로층은 배선을 통하여 상기 제1 패드부에 전기적으로 연결된 표시장치.
  12. 제 11 항에 있어서,
    상기 발광부는 발광 다이오드로 이루어지며,
    상기 발광 다이오드는,
    제1 반도체층, 제2 반도체층 및, 상기 제1 반도체층과 상기 제2 반도체층 사이의 중간층을 포함하고,
    상기 제1 반도체층에는 제1 전극 패드가 위치하고, 상기 제2 반도체층에는 제2 전극 패드가 위치한 표시 장치.
  13. 제 12 항에 있어서,
    상기 회로층 상부에는 상기 박막 트랜지스터와 전기적으로 연결된 제1 전극이 위치하고,
    상기 제1 전극 패드는 상기 제1 전극과 접하는 표시장치.
  14. 제 13 항에 있어서,
    상기 회로층 상부에는 상기 제1 전극과 이격된 위치에 제2 전극이 배치되고,
    상기 제1 전극 패드와 상기 제2 전극 패드는 동일한 방향을 향하도록 배치되며, 상기 제1 전극 패드는 상기 제1 전극과 접하고, 상기 제2 전극 패드는 상기 제2 전극과 접하는 표시 장치.
  15. 기판의 일면에 회로층 및 제1 패드부를 형성하고 보조 기판의 일면에 구동회로부 및 제2 패드부를 형성하는 단계;
    상기 기판의 타면과 상기 보조 기판의 타면을 접착하는 단계; 및
    상기 기판의 측면 및 상기 보조 기판의 측면과 접촉하고 상기 제1 패드부와 상기 제2 패드부를 전기적으로 연결시키는 연결전극을 형성하는 단계를 포함하는 표시장치의 제조방법.
  16. 삭제
  17. 제 15 항에 있어서,
    상기 회로층 상부에 발광부를 형성하는 단계를 더 포함하는 표시장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 보조 기판은 유리(glass)재질로 이루어진 표시장치의 제조방법.
  19. 제 18 항에 있어서,
    상기 발광부는 발광 다이오드로 이루어진 표시장치의 제조방법.
  20. 제 19 항에 있어서,
    상기 발광 다이오드는 제1 반도체층, 제2 반도체층 및, 상기 제1 반도체층과 상기 제2 반도체층 사이의 중간층
    을 포함하고,
    상기 제1 반도체층에는 제1 전극 패드가 위치하고, 상기 제2 반도체층에는 제2 전극 패드가 위치한 표시장치의 제조방법.
KR1020180093135A 2018-08-09 2018-08-09 표시장치 및 그 제조방법 KR102603399B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180093135A KR102603399B1 (ko) 2018-08-09 2018-08-09 표시장치 및 그 제조방법
US16/373,502 US11393804B2 (en) 2018-08-09 2019-04-02 Display device and method of fabricating the same
CN201910732948.9A CN110828511B (zh) 2018-08-09 2019-08-09 显示设备以及制造该显示设备的方法
US17/841,247 US12094865B2 (en) 2018-08-09 2022-06-15 Display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180093135A KR102603399B1 (ko) 2018-08-09 2018-08-09 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20200018746A KR20200018746A (ko) 2020-02-20
KR102603399B1 true KR102603399B1 (ko) 2023-11-17

Family

ID=69406427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180093135A KR102603399B1 (ko) 2018-08-09 2018-08-09 표시장치 및 그 제조방법

Country Status (3)

Country Link
US (2) US11393804B2 (ko)
KR (1) KR102603399B1 (ko)
CN (1) CN110828511B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102603697B1 (ko) * 2018-09-14 2023-11-16 엘지디스플레이 주식회사 타일링 표시장치
CN109920826A (zh) * 2019-03-15 2019-06-21 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
KR20210086281A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR20210086292A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
KR20210086289A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 표시 장치
CN113644181B (zh) * 2020-05-11 2024-04-16 京东方科技集团股份有限公司 发光基板及其制造方法、显示装置
KR20220018122A (ko) * 2020-08-05 2022-02-15 삼성디스플레이 주식회사 타일형 표시 장치
JP7551401B2 (ja) 2020-08-26 2024-09-17 京セラ株式会社 遮光層積層型基板
KR20220042562A (ko) * 2020-09-28 2022-04-05 엘지디스플레이 주식회사 표시 장치 및 다중 패널 표시 장치
CN112599537A (zh) * 2020-12-11 2021-04-02 深圳市华星光电半导体显示技术有限公司 显示基板及其制备方法
KR20220086917A (ko) * 2020-12-17 2022-06-24 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
KR20220096889A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치와 이를 이용한 멀티 스크린 표시 장치
KR20230099764A (ko) * 2021-12-27 2023-07-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20230103699A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광표시장치
CN114975332A (zh) * 2022-05-10 2022-08-30 Tcl华星光电技术有限公司 驱动基板及显示面板
CN115207019B (zh) 2022-05-24 2023-05-12 重庆惠科金渝光电科技有限公司 显示面板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227739A (ja) 2006-02-24 2007-09-06 Kyocera Corp 電子部品収納用パッケージ及び電子部品装置
US20150282293A1 (en) 2014-02-07 2015-10-01 Google Technology Holdings LLC Display, display assembly and device
JP2015175969A (ja) 2014-03-14 2015-10-05 日本放送協会 タイル型ディスプレイ及びその作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557730B1 (ko) * 2003-12-26 2006-03-06 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
TWI637396B (zh) * 2012-02-13 2018-10-01 中村維男 無記憶體瓶頸的行進記憶體，雙向行進記憶體，複雜行進記憶體，及計算機系統
CN203258423U (zh) 2013-04-11 2013-10-30 深圳市绎立锐光科技开发有限公司 Led单元模组、发光装置以及光源系统
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
KR102282996B1 (ko) * 2013-10-30 2021-07-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 제조 방법
KR102241248B1 (ko) * 2014-09-23 2021-04-16 삼성디스플레이 주식회사 곡면형 표시 장치
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
KR102612998B1 (ko) * 2016-12-30 2023-12-11 엘지디스플레이 주식회사 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
CN111886700A (zh) * 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227739A (ja) 2006-02-24 2007-09-06 Kyocera Corp 電子部品収納用パッケージ及び電子部品装置
US20150282293A1 (en) 2014-02-07 2015-10-01 Google Technology Holdings LLC Display, display assembly and device
JP2015175969A (ja) 2014-03-14 2015-10-05 日本放送協会 タイル型ディスプレイ及びその作製方法

Also Published As

Publication number Publication date
KR20200018746A (ko) 2020-02-20
US11393804B2 (en) 2022-07-19
US20200051966A1 (en) 2020-02-13
US12094865B2 (en) 2024-09-17
CN110828511B (zh) 2024-09-20
CN110828511A (zh) 2020-02-21
US20220310579A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
KR102603399B1 (ko) 표시장치 및 그 제조방법
US10804317B2 (en) Stretchable display apparatus
CN106486492B (zh) 显示设备及其制造方法
KR102402999B1 (ko) 디스플레이 장치 및 이의 제조 방법
JP2023100826A (ja) 表示装置
US11764193B2 (en) Display apparatus including light-emitting diode in concave portion of pixel-defining layer
US10424567B2 (en) Display apparatus and method of manufacturing the same
US20230246059A1 (en) Display apparatus
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
US11502158B2 (en) Display device including fan-out wiring arranged in peripheral area adjacent to display area and also being disposed in sealing area surrounding display area
US11935881B2 (en) Display apparatus
US11742470B2 (en) Display device and method of manufacturing the same
US20230207318A1 (en) Display panel, tiled display device including the same, and method of manufacturing display panel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant