KR102402999B1 - 디스플레이 장치 및 이의 제조 방법 - Google Patents

디스플레이 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102402999B1
KR102402999B1 KR1020150123191A KR20150123191A KR102402999B1 KR 102402999 B1 KR102402999 B1 KR 102402999B1 KR 1020150123191 A KR1020150123191 A KR 1020150123191A KR 20150123191 A KR20150123191 A KR 20150123191A KR 102402999 B1 KR102402999 B1 KR 102402999B1
Authority
KR
South Korea
Prior art keywords
electrode
protrusion
contact electrode
light emitting
emitting diode
Prior art date
Application number
KR1020150123191A
Other languages
English (en)
Other versions
KR20170026953A (ko
Inventor
박상일
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150123191A priority Critical patent/KR102402999B1/ko
Priority to US15/135,773 priority patent/US10243011B2/en
Priority to CN201610631201.0A priority patent/CN106486493B/zh
Publication of KR20170026953A publication Critical patent/KR20170026953A/ko
Priority to US16/252,853 priority patent/US10868048B2/en
Priority to KR1020220060454A priority patent/KR102595914B1/ko
Application granted granted Critical
Publication of KR102402999B1 publication Critical patent/KR102402999B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H05B33/145—Arrangements of the electroluminescent material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/90—Methods of manufacture
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant

Abstract

본 발명의 일 실시예는, 제1 전극을 구비한 디스플레이 기판 및 상기 디스플레이 기판 상의 발광 다이오드를 포함하고, 상기 발광 다이오드는, p-n 다이오드, 제1 컨택 전극 및 상기 제1 컨택 전극을 감싸는 절연부재를 포함하고, 상기 절연부재는 상기 제1 컨택 전극의 표면을 노출시키는 개구부를 포함하며, 상기 제1 전극은 돌출부를 포함하고, 상기 돌출부는 상기 개구부에 인입되어 상기 제1 컨택 전극과 접하는 디스플레이 장치를 개시한다.

Description

디스플레이 장치 및 이의 제조 방법{Display apparatus and method of manufacturing the same}
본 발명은 디스플레이 장치 및 이의 제조 방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 등의 빛의 형태로 변환시키는 소자로서, 가정용 가전제품, 리모콘, 전광판, 각종 자동화 기기 등에 사용되고 있다. 소형의 핸드 헬드 전자 디바이스부터 대형 디스플레이 장치까지 전자 디바이스의 광범위한 분야에서 발광 다이오드를 활용하는 등 발광 다이오드의 사용 영역이 점차 넓어지고 있다.
본 발명의 실시예들은 디스플레이 장치 및 이의 제조 방법을 제공한다.
본 발명의 일 실시예는, 제1 전극을 구비한 디스플레이 기판 및 상기 디스플레이 기판 상의 발광 다이오드를 포함하고, 상기 발광 다이오드는, p-n 다이오드, 제1 컨택 전극 및 상기 제1 컨택 전극을 감싸는 절연부재를 포함하고, 상기 절연부재는 상기 제1 컨택 전극의 표면을 노출시키는 개구부를 포함하며, 상기 제1 전극은 돌출부를 포함하고, 상기 돌출부는 상기 개구부에 인입되어 상기 제1 컨택 전극과 접하는 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 개구부의 수평 단면적은 상기 제1 컨택 전극에서 상기 제1 전극으로 갈수록 넓어질 수 있다.
본 실시예에 있어서, 상기 개구부를 이루는 상기 절연부재의 내측면은 제1 기울기를 가지고, 상기 돌출부의 외측면은 제2 기울기를 가질 수 있다.
본 실시예에 있어서, 상기 제2 기울기는 상기 제1 기울기 이하일 수 있다.
본 실시예에 있어서, 상기 절연부재의 표면으로부터 상기 제1 컨택 전극의 표면까지의 길이는 상기 돌출부 높이 이하일 수 있다.
본 실시예에 있어서, 상기 돌출부의 수직 단면은 사다리꼴일 수 있다.
본 실시예에 있어서, 상기 디스플레이 기판은, 픽셀 영역을 정의하는 뱅크층을 포함하고, 상기 뱅크층은 오목부를 구비하며, 상기 발광 다이오드는 상기 오목부에 수용되고, 상기 오목부에는 상기 발광 다이오드를 에워싸는 패시베이션층이 충진될 수 있다.
본 실시예에 있어서, 상기 발광 다이오드는 상기 제1 컨택 전극과 반대측에 제2 컨택 전극을 포함하고, 상기 제2 컨택 전극은 상기 패시베이션층 외부로 노출될 수 있다.
본 실시예에 있어서, 상기 패시베이션층 상에는 상기 제2 컨택 전극과 접하는 제2 전극이 위치할 수 있다.
본 실시예에 있어서, 상기 디스플레이 기판은, 기판, 상기 기판 상의 박막 트랜지스터 및 상기 박막 트랜지스터 상의 평탄화층을 포함하고, 상기 제1 전극은 상기 평탄화층 상에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결될 수 있다.
본 발명의 다른 실시예는, 캐리어 기판 상에 서로 이격되도록 복수의 p-n 다이오드들을 배치하는 단계, 상기 복수의 p-n 다이오드들 각각의 일측에 제1 컨택 전극을 형성하여 복수의 발광 다이오드들을 형성하는 단계, 상기 캐리어 기판 상에 절연막을 형성하고, 상기 절연막을 패터닝하여 상기 제1 컨택 전극을 감싸는 절연부재를 형성하는 단계, 및 제1 전극이 형성된 디스플레이 기판 상에 상기 발광 다이오드를 실장하는 단계를 포함하고, 상기 절연부재는 상기 제1 컨택 전극의 표면을 노출시키는 개구부를 포함하고, 상기 제1 전극은 상기 개구부에 인입되어 상기 제1 컨택 전극과 접하는 돌출부를 포함하는 디스플레이 장치의 제조 방법을 개시한다.
본 실시예에 있어서, 상기 개구부의 수평 단면적은 상기 제1 컨택 전극에서 상기 제1 전극으로 갈수록 넓어질 수 있다.
본 실시예에 있어서, 상기 돌출부의 수직 단면이 사다리꼴로 형성될 수 있다.
본 실시예에 있어서, 상기 개구부를 이루는 상기 절연부재의 내측면은 제1 기울기를 가지는 경사면으로 이루어지고, 상기 돌출부의 외측면은 제2 기울기를 가지는 경사면으로 이루어질 수 있다.
본 실시예에 있어서, 상기 제2 기울기는 상기 제1 기울기 이하로 형성될 수 있다.
본 실시예에 있어서, 상기 돌출부의 높이는 상기 개구부의 깊이와 동일하거나 더 크게 형성될 수 있다.
본 실시예에 있어서, 상기 디스플레이 기판은, 기판, 상기 기판 상의 박막 트랜지스터 및 상기 박막 트랜지스터 상의 평탄화층을 포함하고, 상기 평탄화층 상에는 상기 박막 트랜지스터와 전기적으로 연결된 상기 제1 전극과, 픽셀 영역을 정의하고 오목부를 포함하는 뱅크층이 형성되며, 상기 발광 다이오드는 상기 오목부 내에 실장될 수 있다.
본 실시예에 있어서, 상기 오목부는 패시베이션층으로 충진될 수 있다.
본 실시예에 있어서, 상기 발광 다이오드는 상기 제1 컨택 전극과 반대측에 제2 컨택 전극을 더 포함하고, 상기 패시베이션층은 상기 제2 컨택 전극이 외부로 노출되도록 상기 오목부에 충진될 수 있다.
본 실시예에 있어서, 상기 패시베이션층 상에는 상기 제2 컨택 전극과 접하는 제2 전극이 형성될 수 있다.
본 발명의 실시예들에 의하면, 디스플레이 기판 상에 발광 다이오드의 실장시 정확한 위치에 용이하게 실장되며, 전기적 연결이 안정적으로 이루어질 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도이다.
도 2는 도 1에 도시된 표시 장치에서 X-X'를 따라 배치된 픽셀들의 일 예를 개략적으로 도시한 평면도이다.
도 3은 도 1에 도시된 표시 장치에서 X-X'를 따라 배치된 픽셀들의 일 예를 개략적으로 도시한 단면도이다.
도 4는 도 1에 도시된 표시 장치에서 X-X'를 따라 배치된 픽셀들의 다른 예를 개략적으로 도시한 평면도이다.
도 5는 도 3의 A 부분을 확대하여 개략적으로 도시한 단면도이다.
도 6 내지 도 9는 도 1의 디스플레이 장치의 제조 방법을 개략적으로 도시한 도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 각 도면에서, 구성요소는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
각 구성요소의 설명에 있어서, 상(on)에 또는 하(under)에 형성되는 것으로 기재되는 경우에 있어, 상(on)과 하(under)는 직접 또는 다른 구성요소를 개재하여 형성되는 것을 모두 포함하며, 상(on) 및 하(under)에 대한 기준은 도면을 기준으로 설명한다.
이하, 본 발명의 실시 예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 도시한 평면도, 도 2 및 도 3은 도 1에 도시된 표시 장치에서 X-X'를 따라 배치된 픽셀들의 일 예를 개략적으로 도시한 평면도 및 단면도, 도 4는 도 1에 도시된 표시 장치에서 X-X'를 따라 배치된 픽셀들의 다른 예를 개략적으로 도시한 평면도, 그리고 도 5는 도 3의 A 부분을 확대하여 개략적으로 도시한 단면도이다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치(10)는, 디스플레이 기판(100) 및 디스플레이 기판(100) 상의 발광 다이오드(300)를 포함할 수 있다. 또한, 디스플레이 장치(10)는 표시 영역(110) 내에 매트릭스 형태로 배열된 복수의 픽셀(P)들에 신호를 인가하는 드라이버(120)를 포함할 수 있다.
드라이버(120)는 픽셀(P)에 연결된 스캔선으로 스캔 신호를 인가하는 스캔 드라이버 및 데이터선으로 데이터 신호를 인가하는 데이터 드라이버를 포함할 수 있다. 드라이버(120)는 픽셀(P)들이 배열된 표시부(110) 주변인 기판의 비표시부에 배치될 수 있다. 드라이버(120)는 집적 회로 칩의 형태로 형성되어 표시부(110)가 형성된 기판 위에 직접 장착되거나, 연성인쇄회로필름(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 기판에 부착되거나, 기판에 직접 형성될 수도 있다.
디스플레이 기판(100)은 기판(101), 기판(101) 상의 박막 트랜지스터(TFT), 박막 트랜지스터(TFT) 상의 평탄화층(117)을 포함할 수 있으며, 평탄화층(117) 상에는 비아홀을 통해 박막 트랜지스터(TFT)와 연결된 제1 전극(510)이 위치할 수 있다.
기판(101)은 다양한 소재를 포함할 수 있다. 예를 들어, 기판(101)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 그러나, 기판(101)은 반드시 이에 한정되는 것은 아니며, 투명한 플라스틱 재질로 형성되어 가요성을 가질 수 있다. 플라스틱 재질은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물일 수 있다.
화상이 기판(101)방향으로 구현되는 배면 발광형인 경우에 기판(101)은 투명한 재질로 형성해야 한다. 그러나 화상이 기판(101)의 반대 방향으로 구현되는 전면 발광형인 경우에 기판(101)은 반드시 투명한 재질로 형성할 필요는 없다. 이 경우 금속으로 기판(101)을 형성할 수 있다.
금속으로 기판(101)을 형성할 경우 기판(101)은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다.
기판(101) 상에는 버퍼층(111)이 형성될 수 있다. 버퍼층(111)은 기판(101)의 상부에 평탄면을 제공할 수 있고, 이물 또는 습기가 기판(101)을 통하여 침투하는 것을 차단할 수 있다. 예를 들어, 버퍼층(111)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수 있다.
박막 트랜지스터(TFT)는 활성층(210), 게이트 전극(220), 소스 전극(230a) 및 드레인 전극(230b)을 포함할 수 있다.
이하에서는 박막 트랜지스터(TFT)가 활성층(210), 게이트 전극(220), 소스 전극(230a) 및 드레인 전극(230b)이 순차적으로 형성된 탑 게이트 타입(top gate type)인 경우를 설명한다. 그러나 본 실시예는 이에 한정되지 않고 바텀 게이트 타입(bottom gate type) 등 다양한 타입의 박막 트랜지스터(TFT)가 채용될 수 있다.
활성층(210)은 반도체 물질, 예컨대 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(poly crystalline silicon)을 포함할 수 있다. 그러나 본 실시예는 이에 한정되지 않고 활성층(210)은 다양한 물질을 함유할 수 있다. 선택적 실시예로서 활성층(210)은 유기 반도체 물질 등을 함유할 수 있다.
또 다른 선택적 실시예로서, 활성층(210)은 산화물 반도체 물질을 함유할 수 있다. 예컨대, 활성층(210)은 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 카드뮴(Cd), 게르마늄(Ge) 등과 같은 12, 13, 14족 금속 원소 및 이들의 조합에서 선택된 물질의 산화물을 포함할 수 있다.
게이트 절연막(103:gate insulating layer)은 활성층(210) 상에 형성된다. 게이트 절연막(113)은 활성층(210)과 게이트 전극(220)을 절연하는 역할을 한다. 게이트 절연막(113)은 실리콘산화물 및/또는 실리콘질화물 등의 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다.
게이트 전극(220)은 게이트 절연막(113)의 상부에 형성된다. 게이트 전극(220)은 박막 트랜지스터(TFT)에 온/오프 신호를 인가하는 게이트 라인(미도시)과 연결될 수 있다.
게이트 전극(220)은 저저항 금속 물질로 이루어질 수 있다. 게이트 전극(220)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
게이트 전극(220)상에는 층간 절연막(115)이 형성된다. 층간 절연막(115)은 소스 전극(230a) 및 드레인 전극(230b)과 게이트 전극(220)을 절연한다. 층간 절연막(115)은 무기 물질로 이루어진 막이 다층 또는 단층으로 형성될 수 있다. 예컨대 무기 물질은 금속 산화물 또는 금속 질화물일 수 있으며, 구체적으로 무기 물질은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 아연산화물(ZrO2) 등을 포함할 수 있다.
층간 절연막(115) 상에 소스 전극(230a) 및 드레인 전극(230b)이 형성된다. 소스 전극(230a) 및 드레인 전극(230b)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 소스 전극(230a) 및 드레인 전극(230b)은 활성층(210)의 소스 영역과 드레인 영역에 각각 전기적으로 연결된다.
평탄화층(117)은 박막 트랜지스터(TFT) 상에 형성된다. 평탄화층(117)은 박막 트랜지스터(TFT)를 덮도록 형성되어, 박막 트랜지스터(TFT)로부터 비롯된 단차를 해소하고 상면을 평탄하게 한다.
평탄화층(117)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있다. 유기 물질은 Polymethylmethacrylate(PMMA)나, Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다. 또한, 평탄화층(117)은 무기 절연막과 유기 절연막의 복합 적층체로 형성될 수도 있다.
평탄화층(117)상에는 제1 전극(510)이 위치한다. 제1 전극(510)은 박막 트랜지스터(TFT)와 전기적으로 연결될 수 있다. 구체적으로, 제1 전극(510)은 평탄화층(117)에 형성된 컨택홀을 통하여 드레인 전극(230b)과 전기적으로 연결될 수 있다. 제1 전극(510)은 다양한 형태를 가질 수 있는데, 예를 들면 아일랜드 형태로 패터닝되어 형성될 수 있다.
평탄화층(117)상에는 픽셀 영역을 정의하는 뱅크층(400)이 배치될 수 있다. 뱅크층(400)은 발광 다이오드(300)가 수용될 오목부(430)를 포함할 수 있다. 뱅크층(400)은 일 예로, 오목부(430)를 형성하는 제1 뱅크(410)를 포함할 수 있다. 제1 뱅크(410)의 높이는 발광 다이오드(300)의 높이 및 시야각에 의해 결정될 수 있다. 오목부(430)의 크기(폭)는 표시장치(100)의 해상도, 픽셀 밀도 등에 의해 결정될 수 있다. 일 실시예에서, 제1 뱅크(410)의 높이보다 발광 다이오드(300)의 높이가 더 클 수 있다. 도 2에는 오목부(430)가 사각형인 예를 도시하고 있으나, 본 발명의 실시예들은 이에 한정되지 않고, 오목부(430)는 다각형, 직사각형, 원형, 원뿔형, 타원형, 삼각형 등 다양한 형상을 가질 수 있다.
뱅크층(400)은 제1 뱅크(410) 상부의 제2 뱅크(420)를 더 포함할 수 있다. 제1 뱅크(410)와 제2 뱅크(420)는 단차를 가지며, 제2 뱅크(420)의 폭이 제1 뱅크(410)의 폭보다 작을 수 있다. 제2 뱅크(420)의 상부에는 도전층(550)이 배치될 수 있다. 도전층(550)은 데이터선 또는 스캔선과 평행한 방향으로 배치될 수 있고, 제2 전극(530)과 전기적으로 연결된다.
다만, 본 발명은 이에 한정되지 않으며, 제2 뱅크(420)는 생략되고, 제1 뱅크(410) 상에 도전층(550)이 배치될 수 있다. 또는, 도 4에 도시된 바와 같이, 제2 뱅크(420) 및 도전층(500)을 생략하고, 제2 전극(530)을 픽셀(P)들에 공통인 공통전극으로서 기판(101) 전체에 형성할 수도 있다.
제1 뱅크(410) 및 제2 뱅크(420)는 광의 적어도 일부를 흡수하는 물질, 또는 광 반사 물질, 또는 광 산란 물질을 포함할 수 있다. 제1 뱅크(410) 및 제2 뱅크(420)는 가시광(예를 들어, 380nm 내지 750nm 파장 범위의 광)에 대해 반투명 또는 불투명한 절연 물질을 포함할 수 있다.
일 예로, 제1 뱅크(410) 및 제2 뱅크(420)는 폴리카보네이트(PC), 폴리에틸렌테레프탈레이트(PET), 폴리에테르설폰, 폴리비닐부티랄, 폴리페닐렌에테르, 폴리아미드, 폴리에테르이미드, 노보넨계(norbornene system) 수지, 메타크릴 수지, 환상 폴리올레핀계 등의 열가소성 수지, 에폭시 수지, 페놀 수지, 우레탄 수지, 아크릴수지, 비닐 에스테르 수지, 이미드계 수지, 우레탄계 수지, 우레아(urea)수지, 멜라민(melamine) 수지 등의 열경화성 수지, 혹은 폴리스티렌, 폴리아크릴로니트릴, 폴리카보네이트 등의 유기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다.
다른 예로, 제1 뱅크(410) 및 제2 뱅크(420)는 SiOx, SiNx, SiNxOy, AlOx, TiOx, TaOx, ZnOx 등의 무기산화물, 무기질화물 등의 무기 절연 물질로 형성될 수 있으나, 이에 한정되는 것은 아니다. 일 실시예에서, 제1 뱅크(410) 및 제2 뱅크(420)는 블랙 매트릭스(black matrix) 재료와 같은 불투명 재료로 형성될 수 있다.
절연성 블랙 매트릭스 재료로는 유기 수지, 글래스 페이스트(glass paste) 및 흑색 안료를 포함하는 수지 또는 페이스트, 금속 입자, 예컨대 니켈, 알루미늄, 몰리브덴 및 그의 합금, 금속 산화물 입자(예를 들어, 크롬 산화물), 또는 금속 질화물 입자(예를 들어, 크롬 질화물) 등을 포함할 수 있다. 다른 실시예에서 제1 뱅크(410) 및 제2 뱅크(420)는 고반사율을 갖는 분산된 브래그 반사체(DBR) 또는 금속으로 형성된 미러 반사체일 수 있다.
오목부(430)에는 발광 다이오드(300)가 배치된다. 발광 다이오드(300)는 오목부(430)에서 제1 전극(410)과 전기적으로 연결될 수 있다.
발광 다이오드(300)는 자외선, 적색, 녹색 또는 청색의 파장을 가지는 빛을 방출하며, 형광 물질을 이용하거나 색을 조합함으로써 백색광도 구현이 가능하다. 발광 다이오드(300)는 마이크로 LED일 수 있다. 여기서 마이크로는 1 내지 100 ㎛ 의 크기를 가리킬 수 있으나, 본 발명의 실시예들은 이에 제한되지 않고, 그보다 더 크거나 더 작은 크기의 발광 다이오드에도 적용될 수 있다. 발광 다이오드(300)는 개별적으로 또는 복수 개가 이송 기구에 의해 웨이퍼 상에서 픽업(pick up)되어 기판(101)에 전사됨으로써 기판(101)의 오목부(430)에 수용될 수 있다.
발광 다이오드(300)는 p-n 다이오드(380), p-n 다이오드(380)의 일측에 배치된 제1 컨택 전극(310) 및 제1 컨택 전극(310)과 반대측에 위치한 제2 컨택 전극(390)을 포함할 수 있다.
p-n 다이오드(380)는 제1 반도체층(330), 제2 반도체층(370) 및, 제1 반도체층(330)과 제2 반도체층(370) 사이의 중간층(350)을 포함할 수 있다.
제1 반도체층(330)은 예를 들어, p형 반도체층으로 구현될 수 있다. p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 제1 반도체층(330)에는 제1 컨택 전극(310)이 형성될 수 있다.
제2 반도체층(370)은 예를 들어, n형 반도체층을 포함하여 형성될 수 있다. n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. 제2 반도체층(370)에는 제2 컨택 전극(390)이 형성될 수 있다.
다만, 본 발명은 이에 한하지 않으며, 제1 반도체층(330)이 n형 반도체층을 포함하고, 제2 반도체층(370)이 p형 반도체층을 포함할 수도 있다.
중간층(350)은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다. 중간층(350)은 예를 들어, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다.
제1 컨택 전극(310) 및/또는 제2 컨택 전극(390)은 하나 이상의 층을 포함할 수 있으며, 금속, 전도성 산화물 및 전도성 중합체들을 포함한 다양한 전도성 재료로 형성될 수 있다. 제1 컨택 전극(310)은 제1 전극(510)과 접속하고, 제2 컨택 전극(390)은 제2 전극(530)과 접속할 수 있다.
제1 전극(510)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, 반사막 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나 이상을 구비할 수 있다.
제2 전극(530)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극을 더 형성할 수 있다. 따라서, 제2 전극(530)은 발광 다이오드(300)에서 방출된 광을 투과시킬 수 있다.
그러나, 본 실시예의 디스플레이 장치(10)는 전면 발광형으로 제한되지 않으며, 발광소자(130)에서 방출된 광이 기판(101) 측으로 방출되는 배면 발광형일 수도 있다. 이 경우, 제1 전극(111)은 투명 또는 반투명 전극으로 구성되고, 제2 전극(112)은 반사 전극으로 구성될 수 있다. 또한, 본 실시예의 디스플레이 장치(10)는 전면 및 배면 양 방향으로 광을 방출하는 양면 발광형일 수도 있다.
한편, 발광 다이오드(300)는 제1 컨택 전극(310)을 감싸는 절연부재(320)를 더 포함할 수 있다. 절연부재(320)는 적어도 제1 컨택 전극(310)의 가장자리를 감싸고, 제1 컨택 전극(310)의 표면을 노출시키는 개구부(323)를 포함할 수 있다.
또한, 제1 전극(512)은 개구부(323)로 인입되어 제1 컨택 전극(310)과 접하는 돌출부(512)를 포함할 수 있다. 따라서, 발광 다이오드(300)를 제1 전극(510) 상에 실장할 때, 돌출부(512)에 의해 발광 다이오드(300)의 실장위치를 용이하게 판별할 수 있으며, 돌출부(512)와 개구부(323)의 결합에 의해 발광 다이오드(300)는 정확한 위치에 용이하게 실장될 수 있다.
개구부(323)의 수평 단면적은 제1 컨택 전극(310)에서 제1 전극(510)으로 갈수록 넓어질 수 있다. 일 예로, 개구부(323)를 이루는 절연부재(320)의 내측면(322)은 제1 기울기를 가지는 경사면으로 이루어질 수 있다. 또한, 돌출부(512)는 외측면(도 9의 513)이 제2 기울기를 가지는 경사면으로 이루어질 수 있다. 따라서, 돌출부(512)가 개구부(323) 내로 용이하게 인입될 수 있으며, 개구부(323) 내로 인입된 돌출부(512)는 절연부재(320)의 내측면(322)에 의해 가이드되어, 제1 컨택 전극(310)과 정확한 위치에서 접촉될 수 있다.
또한, 돌출부(512)의 용이한 인입을 위해, 돌출부(512)는 외측면(도 9의 513)이 가지는 제2 기울기는 절연부재(320)의 내측면(322)이 가지는 제1 기울기 이하로 형성될 수 있다. 또한, 안정적인 도통을 위해 절연부재(320)의 표면으로부터 제1 컨택 전극(310)의 표면까지의 길이 즉, 개구부(323)의 깊이는 돌출부(512) 높이 이하로 형성될 수 있으며, 돌출부(512)의 상면은 평평한 면을 포함할 수 있다. 즉, 돌출부(512)의 수직 단면은 윗변이 아랫변보다 작은 사다리꼴일 수 있다.
이와 같은 돌출부(512)는 제1 전극(510)과 일체적으로 형성될 수 있다. 한편, 본 발명은 이에 한하지 않으며, 제1 전극(510)이 X-X'방향을 따라 라인 형태로 길게 형성되고, 제1 전극(510)의 측면이 경사면을 가지도록 형성될 수 있다. 이때, 절연부재(320)의 개구부(323)는 제1 전극(510)의 길이 방향을 따라 서로 대향하는 절연부재(320)의 측면들까지 관통하여 형성될 수 있다.
패시베이션층(520)은 오목부(300) 내의 발광 다이오드(300)를 둘러싼다. 패시베이션층(520)은 뱅크층(400)과 발광 다이오드(300) 사이의 공간을 채움으로써, 오목부(430) 및 제1 전극(510)을 커버한다. 패시베이션층(520)은 유기 절연 물질로 형성될 수 있다. 예를 들어, 패시베이션층(520)은 아크릴, 폴리(메틸 메타크릴레이트)(PMMA), 벤조사이클로부텐(BCB), 폴리이미드, 아크릴레이트, 에폭시 및 폴리에스테르 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
패시베이션층(520)은 발광 다이오드(300)의 상부, 예컨대 제2 컨택 전극(390)은 커버하지 않는 높이로 형성되어, 제2 컨택 전극(390)은 노출된다. 패시베이션층(520) 상부에는 발광 다이오드(300)의 노출된 제2 컨택 전극(390)과 전기적으로 연결되는 제2 전극(530)이 형성될 수 있다.
이상에서는 제1 컨택 전극(310)과 제2 컨택 전극(390)이 반대측에 위치한 수직형 발광 다이오드(300)에 대하여 설명하였지만, 본 발명은 이에 한하지 않는다. 발광 다이오드(300)는 제1 컨택 전극(310)과 제2 컨택 전극(390)이 같은 방향을 향해 배치된 수평형 또는 플립형 발광소자일 수 있다. 이 경우, 제1 전극(510) 및 제2 전극(530)의 위치는 제1 컨택 전극(310) 및 제2 컨택 전극(390)의 위치에 대응하게 배치될 수 있다.
도 6 내지 도 9는 도 1의 디스플레이 장치의 제조 방법을 개략적으로 도시한 도들이다.
도 3 및 도 6 내지 도 9를 함께 참조하면, 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법은, 캐리어 기판(203) 상에 서로 이격되도록 복수의 p-n 다이오드(380)들을 배치하는 단계, 복수의 p-n 다이오드(380)들 각각에 제1 컨택 전극(310)을 형성하여 복수의 발광 다이오드(300)들을 형성하는 단계, 캐리어 기판(203) 상에 절연막(321)을 형성하고, 절연막(321)을 패터닝하여 제1 컨택 전극(310)을 감싸는 절연부재(320)를 형성하는 단계 및 제1 전극(510)이 형성된 디스플레이 기판(100) 상에 발광 다이오드(300)를 실장하는 단계를 포함할 수 있다.
도 6에 도시된 바와 같이, 복수의 p-n 다이오드(380)들은, 베이스 기판(201) 상에서 형성될 수 있다. 베이스 기판(201)은 전도성 기판 또는 절연성 기판으로 이루어질 수 있으며, 예를 들어, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, 및 Ga203 중 적어도 어느 하나로 형성될 수 있다.
복수의 p-n 다이오드(380)들 각각은, 제1 반도체층(도 3의 330), 제2 반도체층(도 3의 370) 및, 제1 반도체층(도 3의 330)과 제2 반도체층(도 3의 370) 사이의 중간층(도 3의 350)을 포함할 수 있다. 제1 반도체층(도 3의 330), 중간층(도 3의 350), 및 제2 반도체층(도 3의 370)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성할 수 있다. 베이스 기판(201) 상에 형성된 복수의 p-n 다이오드(380)들은 베이스 기판(201)으로부터 분리되어 캐리어 기판(203) 상에 서로 이격되도록 배치된다.
이어서, 도 7에 도시된 바와 같이, 복수의 p-n 다이오드(380)들 각각의 일측에 제1 컨택 전극(310)을 형성하고, 캐리어 기판(203) 상에 절연막(321)을 형성한다.
제1 컨택 전극(310)은 하나 이상의 층을 포함할 수 있으며, 금속, 전도성 산화물 및 전도성 중합체들을 포함한 다양한 전도성 재료로 형성될 수 있다.
절연막(321)은 SiO2, SiNx, SiON, Al2O3 등과 같은 무기물을 캐리어 기판(203) 상에 잉크젯 프린팅, 스크린 프린팅, 라미네이션, 스핀 코팅, 스퍼터링 또는 CVD(chemical vapor deosition) 등과 같은 방법을 이용하여 형성할 수 있다.
다음으로, 도 8과 같이 절연막(321)은 각 p-n 다이오드(380) 단위로 패터닝되어 제1 컨택 전극(310)을 감싸는 복수의 절연부재(320)를 형성할 수 있다. 또한, 절연부재(320)에는 제1 컨택 전극(310)의 표면을 노출시키는 개구부(323)가 형성될 수 있다. 절연막(321)은 습식 또는 건식 식각되어 패터닝될 수 있다.
개구부(323)를 형성하는 절연부재(320)의 내측면(322)은 제1 기울기를 가지는 경사면으로 이루어질 수 있으며, 절연부재(320)의 수평 단면적은 제1 컨택 전극(310)으로부터 멀어질수록 점차 넓어질 수 있다.
이와 같이 형성된 발광 다이오드(300)는 개별적으로 또는 복수 개가 이송 기구에 의해 캐리어 기판(203) 상에서 픽업(pick up)되어 디스플레이 기판(100)에 전사될 수 있다.
한편, 디스플레이 기판(100)은 도 9에 도시하는 바와 같이, 제1 전극(510)이 형성되어 있는데, 제1 전극(510)은 돌출부(512)를 포함할 수 있다.
돌출부(512)는 발광 다이오드(300)의 실장시, 개구부(323)에 인입되어, 발광 다이오드(300)의 실장을 용이하게 하고, 제1 컨택 전극(512)과의 전기적 연결이 안정적으로 이루어질 수 있도록 한다.
돌출부(512)는 외측면(513)이 제2 기울기를 가지는 경사면으로 이루어질 수 있다. 따라서, 돌출부(512)가 개구부(323) 내로 용이하게 인입될 수 있으며, 개구부(323) 내로 인입된 돌출부(512)는 절연부재(320)의 내측면(322)에 의해 가이드되어, 제1 컨택 전극(310)과 정확한 위치에서 접촉될 수 있다.
또한, 돌출부(512)의 용이한 인입을 위해, 돌출부(512)는 외측면(513)이 가지는 제2 기울기는 절연부재(320)의 내측면(322)이 가지는 제1 기울기 이하로 형성될 수 있다. 또한, 안정적인 도통을 위해 절연부재(320)의 표면으로부터 제1 컨택 전극(310)의 표면까지의 길이 즉, 개구부(323)의 깊이는 돌출부(512) 높이 이하로 형성될 수 있으며, 돌출부(512)의 상면은 평평한 면을 포함할 수 있다. 즉, 돌출부(512)의 수직 단면은 윗변이 아랫변보다 작은 사다리꼴일 수 있다.
한편, 제1 전극(100)이 형성된 디스플레이 기판(100)에는 박막 트랜지스터(도 3의 TFT), 박막 트랜지스터(도 3의 TFT) 상의 평탄화층(도 3의 117) 및 평탄화층(도 3의 117) 상의 뱅크층(도 3의 400)이 형성된 상태이다.
박막 트랜지스터(도 3의 TFT)는 평탄화층(도 3의 117)에 형성된 비아홀을 통해 제1 전극(100)과 전기적으로 연결될 수 있다.
뱅크층(도 3의 400)은 픽셀 영역을 정의하며, 오목부(도 3의 430)를 형성할 수 있는데, 발광 다이오드(300)는 오목부(도 3의 430) 내에 실장 된다. 또한, 오목부(도 3의 430)에는 패시베이션층(도 3의 520)에 의해 충진될 수 있다.
한편, 발광 다이오드(300)는 제1 컨택 전극(310)과 반대측에 제2 컨택 전극(390)을 더 포함하는데, 제2 컨택 전극(390)은 패시베이션층(도 3의 520) 외부로 노출될 수 있으며, 패시베이션층(도 3의 520) 상에는 제2 컨택 전극(390)과 접하는 제2 전극(도 3의 530)이 형성될 수 있다.
이와 같이 본 발명에 의하면 디스플레이 기판(100) 상에 발광 다이오드(300)가 정확한 위치에서 용이하게 실장될 수 있으며, 발광 다이오드(300)와 제1 전극(512) 간의 전기적 연결이 안정적으로 이루어질 수 있다.
이상에서는 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 제1 전극, 및 상기 제1 전극 상의 돌출부를 구비한 디스플레이 기판; 및
    상기 돌출부를 통해 상기 디스플레이 기판에 연결되는 발광 다이오드;를 포함하고,
    상기 발광 다이오드는,
    p-n 다이오드,
    상기 p-n 다이오드 상의 제1 컨택 전극, 및
    상기 제1 컨택 전극의 상부 표면을 노출하고 상기 돌출부가 인입되는 개구부를 갖는 절연부재를 포함하고,
    상기 절연부재는 상기 제1 컨택 전극이 상기 돌출부와 마주하도록 배치된 상기 발광 다이오드가 상기 돌출부 상에 결합되어 상기 제1 컨택 전극이 상기 돌출부와 직접 접촉하도록 상기 돌출부를 가이드하는 내측면을 갖는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 개구부의 수평 단면적은 상기 제1 컨택 전극에서 상기 제1 전극으로 갈수록 넓어지는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 개구부를 이루는 상기 절연부재의 상기 내측면은 제1 기울기를 가지고, 상기 돌출부의 외측면은 제2 기울기를 가지는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제2 기울기는 상기 제1 기울기 이하인 디스플레이 장치.
  5. 제1항에 있어서,
    상기 절연부재의 상부 표면으로부터 상기 제1 컨택 전극의 상기 상부 표면까지의 길이는 상기 돌출부 높이 이하인 디스플레이 장치.
  6. 제1항에 있어서,
    상기 돌출부의 수직 단면은 사다리꼴인 디스플레이 장치.
  7. 제1항에 있어서,
    상기 디스플레이 기판은, 픽셀 영역을 정의하는 뱅크층을 포함하고, 상기 뱅크층은 오목부를 구비하며,
    상기 발광 다이오드는 상기 오목부에 수용되고, 상기 오목부에는 상기 발광 다이오드를 에워싸는 패시베이션층이 충진된 디스플레이 장치.
  8. 제7항에 있어서,
    상기 발광 다이오드는 상기 제1 컨택 전극과 반대측에 제2 컨택 전극을 포함하고, 상기 제2 컨택 전극은 상기 패시베이션층 외부로 노출된 디스플레이 장치.
  9. 제8항에 있어서,
    상기 패시베이션층 상에는 상기 제2 컨택 전극과 접하는 제2 전극이 위치하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 디스플레이 기판은, 기판, 상기 기판 상의 박막 트랜지스터 및 상기 박막 트랜지스터 상의 평탄화층을 포함하고,
    상기 제1 전극은 상기 평탄화층 상에 배치되고, 상기 박막 트랜지스터와 전기적으로 연결된 디스플레이 장치.
  11. 제1 전극, 및 상기 제1 전극 상의 돌출부를 구비한 디스플레이 기판을 준비하는 단계;
    p-n 다이오드, 상기 p-n 다이오드 상의 제1 컨택 전극, 및 상기 제1 컨택 전극의 상부 표면을 노출하는 개구부를 갖는 절연부재를 포함하는 발광 다이오드를 준비하는 단계;
    상기 발광 다이오드를 상기 제1 컨택 전극이 상기 돌출부와 마주하도록 배치하는 단계;
    상기 절연부재의 내측면을 이용하여 상기 돌출부가 상기 개구부에 인입되도록 가이드함으로써, 상기 발광 다이오드를 상기 디스플레이 기판의 상기 돌출부 상에 결합하는 단계; 및
    상기 제1 컨택 전극을 상기 돌출부와 직접 연결하는 단계를 포함하는 디스플레이 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 개구부의 수평 단면적은 상기 제1 컨택 전극에서 상기 제1 전극으로 갈수록 넓어지는 디스플레이 장치의 제조 방법.
  13. 제11항에 있어서,
    상기 돌출부의 수직 단면이 사다리꼴로 형성되는 디스플레이 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 개구부를 이루는 상기 절연부재의 상기 내측면은 제1 기울기를 가지는 경사면으로 이루어지고,
    상기 돌출부의 외측면은 제2 기울기를 가지는 경사면으로 이루어진 디스플레이 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 제2 기울기는 상기 제1 기울기 이하로 형성되는 디스플레이 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 돌출부의 높이는 상기 개구부의 깊이와 동일하거나 더 크게 형성되는 디스플레이 장치의 제조 방법.
  17. 제11항에 있어서
    상기 디스플레이 기판은, 기판, 상기 기판 상의 박막 트랜지스터 및 상기 박막 트랜지스터 상의 평탄화층을 포함하고,
    상기 평탄화층 상에는 상기 박막 트랜지스터와 전기적으로 연결된 상기 제1 전극과, 픽셀 영역을 정의하고 오목부를 포함하는 뱅크층이 형성되며,
    상기 발광 다이오드는 상기 오목부 내에 실장되는 디스플레이 장치의 제조 방법.
  18. 제17항에 있어서,
    상기 오목부는 패시베이션층으로 충진되는 디스플레이 장치의 제조 방법.
  19. 제18항에 있어서,
    상기 발광 다이오드는 상기 제1 컨택 전극과 반대측에 제2 컨택 전극을 더 포함하고,
    상기 패시베이션층은 상기 제2 컨택 전극이 외부로 노출되도록 상기 오목부에 충진되는 디스플레이 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 패시베이션층 상에는 상기 제2 컨택 전극과 접하는 제2 전극이 형성되는 디스플레이 장치의 제조 방법.
KR1020150123191A 2015-08-31 2015-08-31 디스플레이 장치 및 이의 제조 방법 KR102402999B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020150123191A KR102402999B1 (ko) 2015-08-31 2015-08-31 디스플레이 장치 및 이의 제조 방법
US15/135,773 US10243011B2 (en) 2015-08-31 2016-04-22 Display apparatus and method of manufacturing the same
CN201610631201.0A CN106486493B (zh) 2015-08-31 2016-08-04 显示设备
US16/252,853 US10868048B2 (en) 2015-08-31 2019-01-21 Display apparatus and method of manufacturing the same
KR1020220060454A KR102595914B1 (ko) 2015-08-31 2022-05-17 디스플레이 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150123191A KR102402999B1 (ko) 2015-08-31 2015-08-31 디스플레이 장치 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220060454A Division KR102595914B1 (ko) 2015-08-31 2022-05-17 디스플레이 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170026953A KR20170026953A (ko) 2017-03-09
KR102402999B1 true KR102402999B1 (ko) 2022-05-30

Family

ID=58104321

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150123191A KR102402999B1 (ko) 2015-08-31 2015-08-31 디스플레이 장치 및 이의 제조 방법
KR1020220060454A KR102595914B1 (ko) 2015-08-31 2022-05-17 디스플레이 장치 및 이의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220060454A KR102595914B1 (ko) 2015-08-31 2022-05-17 디스플레이 장치 및 이의 제조 방법

Country Status (3)

Country Link
US (2) US10243011B2 (ko)
KR (2) KR102402999B1 (ko)
CN (1) CN106486493B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102651054B1 (ko) * 2016-02-22 2024-03-26 삼성디스플레이 주식회사 전사 장치, 이를 이용한 전사 방법 및 표시 장치
KR102610028B1 (ko) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
US10978530B2 (en) * 2016-11-25 2021-04-13 Vuereal Inc. Integration of microdevices into system substrate
US10998352B2 (en) 2016-11-25 2021-05-04 Vuereal Inc. Integration of microdevices into system substrate
KR102605174B1 (ko) 2016-12-19 2023-11-22 엘지디스플레이 주식회사 발광 다이오드 디스플레이 장치
CN107170773B (zh) * 2017-05-23 2019-09-17 深圳市华星光电技术有限公司 微发光二极管显示面板及其制作方法
CN109671821B (zh) * 2017-10-13 2022-01-25 英属开曼群岛商錼创科技股份有限公司 微型发光元件及显示装置
US20190326329A1 (en) * 2018-04-19 2019-10-24 Innolux Corporation Electronic device
CN115732516A (zh) * 2018-04-19 2023-03-03 群创光电股份有限公司 电子装置
CN110504346B (zh) * 2018-05-16 2021-06-25 鸿富锦精密工业（深圳）有限公司 微型led显示面板制作方法及显示面板
KR102582613B1 (ko) * 2018-07-10 2023-09-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
CN112640114A (zh) * 2018-09-03 2021-04-09 三星显示有限公司 发光器件和包括该发光器件的显示装置
KR20200052044A (ko) * 2018-11-06 2020-05-14 삼성전자주식회사 디스플레이 장치
JP7146595B2 (ja) * 2018-11-27 2022-10-04 株式会社ジャパンディスプレイ 表示パネル、表示パネルの製造方法、及び基板
US10804318B2 (en) * 2019-01-07 2020-10-13 Mikro Mesa Technology Co., Ltd. Double-sided micro light-emitting diode display
EP3979317A4 (en) 2019-05-31 2023-06-28 BOE Technology Group Co., Ltd. Display backplane and manufacturing method therefor, and display device
US11688724B2 (en) 2019-05-31 2023-06-27 Boe Technology Group Co., Ltd. Display backplate and method for manufacturing same, display panel and method for manufacturing same, and display device
WO2021030927A1 (zh) * 2019-08-16 2021-02-25 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
CN112242405A (zh) * 2019-07-18 2021-01-19 群创光电股份有限公司 显示装置
KR20220031364A (ko) * 2020-09-04 2022-03-11 삼성전자주식회사 마이크로 발광 소자 디스플레이 장치 및 그 제조 방법
CN112786764B (zh) * 2021-02-26 2022-02-22 维沃移动通信有限公司 发光器件、显示组件和发光器件的制造方法
US20230352624A1 (en) * 2021-03-19 2023-11-02 Beijing Boe Technology Development Co., Ltd. Light emitting substrate and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137153A1 (en) * 2013-06-17 2015-05-21 LuxVue Technology Corporation Method for integrating a light emitting device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3660856B2 (ja) 2000-05-16 2005-06-15 洋太郎 畑村 表示装置
JP3906653B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
JP3696132B2 (ja) 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP4535053B2 (ja) * 2006-10-12 2010-09-01 ソニー株式会社 発光ダイオードの配線の形成方法、発光ダイオード実装基板、ディスプレイ、バックライト、照明装置および電子機器
JP4783718B2 (ja) * 2006-11-27 2011-09-28 新光電気工業株式会社 照明装置
TWI347682B (en) * 2007-09-28 2011-08-21 Prime View Int Co Ltd A photo sensor and a method for manufacturing thereof
WO2010149027A1 (en) * 2009-06-22 2010-12-29 Industrial Technology Research Institute Light-emitting unit array, method for fabricating the same and projection apparatus
US9899329B2 (en) 2010-11-23 2018-02-20 X-Celeprint Limited Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance
WO2013074372A1 (en) 2011-11-18 2013-05-23 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US8573469B2 (en) 2011-11-18 2013-11-05 LuxVue Technology Corporation Method of forming a micro LED structure and array of micro LED structures with an electrically insulating layer
US9620478B2 (en) * 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US9548332B2 (en) * 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9029880B2 (en) * 2012-12-10 2015-05-12 LuxVue Technology Corporation Active matrix display panel with ground tie lines
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US9153548B2 (en) * 2013-09-16 2015-10-06 Lux Vue Technology Corporation Adhesive wafer bonding with sacrificial spacers for controlled thickness variation
US9478583B2 (en) * 2014-12-08 2016-10-25 Apple Inc. Wearable display having an array of LEDs on a conformable silicon substrate
US9484492B2 (en) * 2015-01-06 2016-11-01 Apple Inc. LED structures for reduced non-radiative sidewall recombination

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150137153A1 (en) * 2013-06-17 2015-05-21 LuxVue Technology Corporation Method for integrating a light emitting device

Also Published As

Publication number Publication date
KR20170026953A (ko) 2017-03-09
US20170062397A1 (en) 2017-03-02
US10243011B2 (en) 2019-03-26
KR20220068214A (ko) 2022-05-25
US10868048B2 (en) 2020-12-15
US20190172852A1 (en) 2019-06-06
KR102595914B1 (ko) 2023-10-31
CN106486493B (zh) 2022-03-15
CN106486493A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
KR102595914B1 (ko) 디스플레이 장치 및 이의 제조 방법
US10964679B2 (en) Display apparatus and method of manufacturing the same
CN106486492B (zh) 显示设备及其制造方法
US11764193B2 (en) Display apparatus including light-emitting diode in concave portion of pixel-defining layer
US10424567B2 (en) Display apparatus and method of manufacturing the same
US10886446B2 (en) Micro LED structure and method of manufacturing same
KR20200037906A (ko) 발광 장치 및 이의 제조 방법
US20190305036A1 (en) Micro led semi-finished product module
KR102528386B1 (ko) 반도체 소자
KR20200005237A (ko) 마이크로 led 전사 헤드 및 이를 이용한 마이크로 led 전사 시스템
KR20200020208A (ko) 마이크로 led 전사 시스템
KR20200001323A (ko) 마이크로 led 전사헤드
US20210193893A1 (en) Display device and method of manufacturing the same
US20230008795A1 (en) Method for manufacturing micro led display
KR20190135858A (ko) 마이크로 led 전사헤드 및 이를 이용한 마이크로 led 전사 시스템
KR20210020433A (ko) 마이크로 led 디스플레이 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant