KR102582613B1 - 발광 장치 및 이를 구비한 표시 장치 - Google Patents

발광 장치 및 이를 구비한 표시 장치 Download PDF

Info

Publication number
KR102582613B1
KR102582613B1 KR1020180080156A KR20180080156A KR102582613B1 KR 102582613 B1 KR102582613 B1 KR 102582613B1 KR 1020180080156 A KR1020180080156 A KR 1020180080156A KR 20180080156 A KR20180080156 A KR 20180080156A KR 102582613 B1 KR102582613 B1 KR 102582613B1
Authority
KR
South Korea
Prior art keywords
reflective electrode
layer
emitting device
light emitting
barrier rib
Prior art date
Application number
KR1020180080156A
Other languages
English (en)
Other versions
KR20200006651A (ko
Inventor
임재익
최해윤
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180080156A priority Critical patent/KR102582613B1/ko
Priority to CN201880095522.0A priority patent/CN112424961A/zh
Priority to EP18925976.5A priority patent/EP3823050B1/en
Priority to PCT/KR2018/016252 priority patent/WO2020013407A1/ko
Priority to US17/258,621 priority patent/US20210272937A1/en
Publication of KR20200006651A publication Critical patent/KR20200006651A/ko
Application granted granted Critical
Publication of KR102582613B1 publication Critical patent/KR102582613B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Abstract

발광 장치는, 기판; 상기 기판 상에 제공되며, 길이 방향으로 제1 단부와 제2 단부를 갖는 발광 소자; 상기 기판 상에서 상기 발광 소자를 사이에 두고 일정 간격 이격된 제1 및 제2 격벽; 상기 발광 소자의 제1 단부에 인접하도록 상기 제1 격벽 상에 제공된 제1 반사 전극 및 상기 발광 소자의 제2 단부에 인접하도록 상기 제2 격벽 상에 제공된 제2 반사 전극; 및 상기 제1 반사 전극과 상기 발광 소자의 제1 단부를 연결하는 제1 컨택 전극 및 상기 제2 반사 전극과 상기 발광 소자의 제2 단부를 연결하는 제2 컨택 전극을 포함할 수 있다. 평면 상에서 볼 때, 상기 제1 반사 전극은 상기 제1 격벽과 부분적으로 중첩되고, 상기 제2 반사 전극은 상기 제2 격벽과 부분적으로 중첩될 수 있다.

Description

발광 장치 및 이를 구비한 표시 장치{LIGHT EMITTING DEVICE AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 발광 장치 및 이를 구비한 표시 장치에 관한 것이다.
발광 다이오드(Light Emitting Diode, 이하 LED라 함)는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 보유한다. 최근, 이러한 발광 다이오드를 다양한 표시 장치에 적용하기 위한 연구가 활발히 진행되고 있다.
이러한 연구의 일환으로서, 무기 결정 구조, 일 예로 질화물계 반도체를 성장시킨 구조를 이용하여 마이크로 스케일이나 나노 스케일 정도로 작은 초소형의 막대형 발광 다이오드를 제작하는 기술이 개발되고 있다. 일 예로, 막대형 발광 다이오드는 자발광 표시 장치의 화소 등을 구성할 수 있을 정도로 작은 크기로 제작될 수 있다.
본 발명은 막대형 발광 다이오드를 포함한 발광 장치 및 이를 구비한 표시 장치를 제공하는 데 목적이 있다.
본 발명의 일 실시예에 따른 발광 장치는, 기판; 상기 기판 상에 제공되며, 길이 방향으로 제1 단부와 제2 단부를 갖는 발광 소자; 상기 기판 상에서 상기 발광 소자를 사이에 두고 일정 간격 이격된 제1 및 제2 격벽; 상기 발광 소자의 제1 단부에 인접하도록 상기 제1 격벽 상에 제공된 제1 반사 전극 및 상기 발광 소자의 제2 단부에 인접하도록 상기 제2 격벽 상에 제공된 제2 반사 전극; 및 상기 제1 반사 전극과 상기 발광 소자의 제1 단부를 연결하는 제1 컨택 전극 및 상기 제2 반사 전극과 상기 발광 소자의 제2 단부를 연결하는 제2 컨택 전극을 포함할 수 있다. 평면 상에서 볼 때, 상기 제1 반사 전극은 상기 제1 격벽과 부분적으로 중첩되고, 상기 제2 반사 전극은 상기 제2 격벽과 부분적으로 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 반사 전극은 상기 제1 격벽의 일 측면 상에 배치되고, 상기 제2 반사 전극은 상기 제2 격벽의 일 측면 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 장치는, 상기 제1 및 제2 격벽과 상기 기판 사이에 제공된 보호층; 상기 보호층과 상기 발광 소자 사이에 제공된 제1 절연층; 상기 발광 소자 상에 제공되어 상기 발광 소자의 제1 및 제2 단부를 외부로 노출하는 제2 절연층; 상기 제1 컨택 전극 상에 제공되어 상기 제1 컨택 전극을 커버하는 제3 절연층; 및 상기 제2 컨택 전극 상에 제공되어 상기 제2 컨택 전극을 커버하는 제4 절연층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제3 절연층과 상기 제4 절연층은 상기 제1 및 제2 반사 전극과 동일한 굴절률을 갖는 절연 물질을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 장치는 상기 기판과 상기 보호층 사이에 제공되며, 평면 상에서 볼 때 일 방향을 따라 연장된 제1 및 제2 정렬 배선을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 정렬 배선은 상기 제1 반사 전극과 전기적으로 연결되고, 상기 제2 정렬 배선은 상기 제2 반사 전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 장치는, 상기 제1 반사 전극과 상기 제1 컨택 전극 사이에 제공되어 상기 제1 반사 전극을 커버하는 제1 캡핑층; 및 상기 제2 반사 전극과 상기 제2 컨택 전극 사이에 제공되어 상기 제2 반사 전극을 커버하는 제2 캡핑층을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 발광 소자는, 제1 도전성 도펀트가 도핑된 제1 도전성 반도체층; 제2 도전성 도펀트가 도핑된 제2 도전성 반도체층; 및 상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 제공된 활성층을 포함할 수 있다. 상기 발광 소자는 마이크로 스케일 혹은 나노 스케일을 갖는 원 기둥 형상 혹은 다각 기둥 형상의 발광 다이오드를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는, 표시 영역 및 비표시 영역을 포함한 기판; 상기 기판의 표시 영역에 제공되며, 적어도 하나의 트랜지스터 및 상기 트랜지스터 상에 제공된 보호층을 포함하는 화소 회로부; 및 상기 보호층 상에 제공되며 길이 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 발광 소자를 구비한 표시 소자층을 포함할 수 있다. 여기서, 상기 표시 소자층은, 상기 보호층 상에서 상기 발광 소자를 사이에 두고 일정 간격 이격된 제1 및 제2 격벽; 상기 발광 소자의 제1 단부에 인접하도록 상기 제1 격벽 상에 제공된 제1 반사 전극 및 상기 발광 소자의 제2 단부에 인접하도록 상기 제2 격벽 상에 제공된 제2 반사 전극; 및 상기 제1 반사 전극과 상기 발광 소자의 제1 단부를 연결하는 제1 컨택 전극 및 상기 제2 반사 전극과 상기 발광 소자의 제2 단부를 연결하는 제2 컨택 전극을 포함할 수 있다. 평면 상에서 볼 때, 상기 제1 반사 전극은 상기 제1 격벽과 부분적으로 중첩되고, 상기 제2 반사 전극은 상기 제2 격벽과 부분적으로 중첩될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는, 표시 영역 및 비표시 영역을 포함한 기판; 상기 기판의 표시 영역에 제공되며, 적어도 하나의 트랜지스터 및 상기 트랜지스터 상에 제공된 보호층을 포함하는 화소 회로부; 및 상기 보호층 상에 제공되며 길이 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 발광 소자를 구비한 표시 소자층을 포함할 수 있다. 여기서, 상기 표시 소자층은, 상기 보호층 상에서 상기 발광 소자를 사이에 두고 일정 간격 이격된 제1 및 제2 격벽; 상기 제1 격벽 상에 제공된 제1 반사 전극 및 상기 제2 격벽 상에 제공된 제2 반사 전극; 상기 제1 반사 전극과 상기 발광 소자의 제1 단부를 연결하는 제1 컨택 전극 및 상기 제2 반사 전극과 상기 발광 소자의 제2 단부를 연결하는 제2 컨택 전극; 상기 제1 및 제2 컨택 전극 상에 제공된 절연층; 상기 절연층 상에 제공된 차광 패턴; 및 상기 차광 패턴 상에 제공된 컬러 필터층을 포함할 수 있다. 평면 상에서 볼 때, 상기 제1 반사 전극은 상기 제1 격벽 전체에 중첩되고, 상기 제2 반사 전극은 상기 제2 격벽 전체에 중첩될 수 있다.
본 발명의 일 실시예에 따르면, 광의 효율을 향상시킬 수 있는 발광 장치 및 이를 구비한 표시 장치가 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 막대형 발광 다이오드를 나타내는 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 발광 장치의 단위 발광 영역을 나타내는 회로도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1에 도시된 막대형 LED(LD)를 포함한 발광 장치를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 4는 도 3에 도시된 화소들 중 하나의 화소를 나타내는 등가회로도이다.
도 5는 도 3에 도시된 화소들 중 하나의 화소에 구비된 발광 장치의 단위 발광 영역을 나타낸 평면도이다.
도 6a은 도 5의 Ⅰ ~ Ⅰ'선에 따른 단면도이다.
도 6b는 도 6a의 발광 장치를 다른 실시예에 따라 도시한 것으로, 도 5의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이다.
도 7a은 도 6a의 EA1 영역의 확대 단면도이고, 도 7b는 도 6b의 EA2 영역의 확대 단면도이다.
도 8a 내지 도 8h는 도 6a에 도시된 표시 장치의 제조 방법을 순차적으로 도시한 단면도이다.
도 9 내지 도 12는 본 발명의 다른 실시예에 따른 표시 장치를 도시한 것으로, 도 5의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이다.
도 13은 도 12의 EA3 영역의 확대 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 표시 장치를 도시한 것으로, 특히, 하나의 화소에 구비된 발광 장치의 단위 발광 영역을 나타낸 평면도이다.
도 15은 도 14의 Ⅱ ~ Ⅱ'선에 따른 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 막대형 발광 다이오드를 나타내는 사시도이다. 도 1에 있어서, 원 기둥 형상의 막대형 발광 다이오드(LD)를 도시하였으나, 본 발명이 이에 한정되지는 않는다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 막대형 발광 다이오드(LD)는 제1 도전성 반도체층(11)과, 제2 도전성 반도체층(13), 상기 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다.
일 예로, 상기 막대형 발광 다이오드(LD)는 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다. 이하의 실시예에 있어서, 설명의 편의를 위해 상기 막대형 발광 다이오드(LD)를 “막대형 LED(LD)”로 지칭한다.
본 발명의 일 실시예에 따르면, 상기 막대형 LED(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 상기 막대형 LED(LD)의 연장 방향을 길이 방향이라고 하면, 상기 막대형 LED(LD)는 상기 연장 방향을 따라 일측 단부와 타측 단부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 일측 단부에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 하나, 상기 타측 단부에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 막대형 LED(LD)는 원 기둥 형상으로 제공될 수 있다. 그러나, 여기서 “막대형”이라고 함은 원기둥, 다각 기둥 등과 같이, 상기 길이 방향으로 긴(즉, 종횡비가 1보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예컨대, 상기 막대형 LED(LD)의 길이는 그 직경보다 클 수 있다.
이러한 막대형 LED(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 작게 제작될 수 있다.
다만, 본 발명의 일 실시예에 의한 상기 막대형 LED(LD)의 크기가 이에 한정되는 것은 아니며, 상기 막대형 LED(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 상기 막대형 LED(LD)의 크기가 변경될 수도 있다.
상기 제1 도전성 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 상기 제1 도전성 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제1 도전성 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 상기 제1 도전성 반도체층(11)을 구성할 수 있다.
상기 활성층(12)은 상기 제1 도전성 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 상기 활성층(12)의 상부 및/또는 하부에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있다. 일 예로, 상기 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 상기 활성층(12)으로 이용될 수 있음을 물론이다.
상기 막대형 LED(LD)의 양단에 소정 전압 이상의 전계를 인가하게 되면, 상기 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 막대형 LED(LD)가 발광하게 된다.
상기 제2 도전성 반도체층(13)은 상기 활성층(12) 상에 제공되며, 상기 제1 도전성 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 상기 제2 도전성 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 상기 제2 도전성 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg 등과 같은 제2 도전성 도펀트가 도핑된 반도체층을 포함할 수 있다.
상기 제2 도전성 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 상기 제2 도전성 반도체층(13)을 구성할 수 있다.
본 발명의 일 실시예에 따르면, 상기 막대형 LED(LD)는 상술한 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
또한, 상기 막대형 LED(LD)는 절연성 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 상기 절연성 피막(14)은 생략될 수도 있으며, 상기 제1 도전성 반도체층(11), 상기 활성층(12), 및 상기 제2 도전성 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다.
예를 들어, 상기 절연성 피막(14)은 상기 막대형 LED(LD)의 양 단부를 제외한 부분에 제공됨으로써 상기 막대형 LED(LD)의 양단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1에서는 상기 절연성 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 막대형 LED(LD)는 원 기둥의 측면이 모두 상기 절연성 피막(14)으로 둘러싸일 수 있다.
상기 절연성 피막(14)은 상기 제1 도전성 반도체층(11), 상기 활성층(12) 및/또는 상기 제2 도전성 반도체층(13)의 외주면 적어도 일부를 감싸도록 제공될 수 있다. 일 예로, 상기 절연성 피막(14)은 적어도 상기 활성층(12)의 외주면을 감싸도록 제공될 수 있다.
본 발명의 일 실시예에 따르면, 상기 절연성 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 상기 절연성 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2로 이루어지는 군으로부터 선택된 하나 이상의 절연물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료가 사용될 수 있다.
상기 절연성 피막(14)이 상기 막대형 LED(LD)에 제공되면, 상기 활성층(12)이 도시되지 않은 제1 및/또는 제2 전극과 단락되는 것을 방지할 수 있다.
또한, 상기 절연성 피막(14)을 형성함에 의해 상기 막대형 LED(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 다수의 막대형 LED들(LD)이 밀접하여 배치되는 경우, 상기 절연성 피막(14)은 막대형 LED들(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수 있다.
상술한 막대형 LED(LD)는, 다양한 표시 장치의 발광원으로 이용될 수 있다. 일 예로, 상기 막대형 LED(LD)는, 조명 장치나 자발광 표시 장치로 이용될 수 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 발광 장치의 단위 발광 영역을 나타내는 회로도이다.
특히, 도 2a 및 도 2b는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다. 본 발명의 일 실시예에 있어서, 상기 단위 발광 영역은 하나의 화소가 제공되는 화소 영역일 수 있다.
도 2a를 참조하면, 화소(PXL)는 하나 이상의 막대형 LED(LD)와, 이에 접속되어 상기 막대형 LED(LD)를 구동하는 구동 회로(144)를 포함할 수 있다.
상기 막대형 LED(LD)의 제1 전극(예컨대, 애노드 전극)은 상기 구동 회로(144)를 경유하여 제1 구동 전원(VDD)에 접속되고, 제2 전극(예컨대, 캐소드 전극)은 제2 구동 전원(VSS)에 접속된다.
상기 제1 구동 전원(VDD) 및 상기 제2 구동 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 상기 제2 구동 전원(VSS)은 상기 제1 전원(VDD)의 전위보다 상기 막대형 LED(LD)의 문턱전압 이상 낮은 전위를 가질 수 있다.
상기 막대형 LED(LD)는 상기 구동 회로(144)에 의해 제어되는 구동 전류에 상응하는 휘도로 발광할 수 있다.
한편, 도 2a에서는 상기 화소(PXL)에 하나의 상기 막대형 LED(LD)만이 포함되는 실시예를 개시하였으나, 본 발명이 이에 한정되지는 않는다. 예컨대, 상기 화소(PXL)는 서로 병렬 연결되는 복수의 상기 막대형 LED들(LD)을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 구동 회로(144)는 제1 및 제2 트랜지스터(M1, M2)와 스토리지 커패시터(Cst)를 포함할 수 있다. 다만, 상기 구동 회로(144)의 구조가 도 2a에 도시된 실시예에 한정되지는 않는다.
상기 제1 트랜지스터(M1, 스위칭 트랜지스터)의 제1 전극은 데이터선(Dj)에 접속되고, 제2 전극은 제1 노드(N1)에 접속된다. 여기서, 상기 제1 트랜지스터(M1)의 상기 제1 전극과 상기 제2 전극은 서로 다른 전극으로, 예컨대 상기 제1 전극이 소스 전극이면 상기 제2 전극은 드레인 전극일 수 있다. 그리고, 상기 제1 트랜지스터(M1)의 게이트 전극은 주사선(Si)에 접속된다.
이와 같은 상기 제1 트랜지스터(M1)는, 상기 주사선(Si)으로부터 상기 제1 트랜지스터(M1)가 턴-온될 수 있는 전압(예컨대, 로우 전압)의 주사신호가 공급될 때 턴-온되어, 상기 데이터선(Dj)과 상기 제1 노드(N1)를 전기적으로 연결한다. 이때, 상기 데이터선(Dj)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 상기 제1 노드(N1)로 상기 데이터 신호가 전달된다. 상기 제1 노드(N1)로 전달된 상기 데이터 신호는 상기 스토리지 커패시터(Cst)에 충전된다.
상기 제2 트랜지스터(M2, 구동 트랜지스터)의 제1 전극은 상기 제1 구동 전원(VDD)에 접속되고, 제2 전극은 상기 막대형 LED(LD)의 상기 제1 전극에 접속된다. 상기 제2 트랜지스터(M2)의 게이트 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 제2 트랜지스터(M2)는 상기 제1 노드(N1)의 전압에 대응하여 상기 막대형 LED(LD)로 공급되는 구동 전류의 양을 제어한다.
상기 스토리지 커패시터(Cst)의 일 전극은 상기 제1 구동 전원(VDD)에 접속되고, 다른 전극은 상기 제1 노드(N1)에 접속된다. 이와 같은 상기 스토리지 커패시터(Cst)는 상기 제1 노드(N1)로 공급되는 상기 데이터 신호에 대응하는 전압을 충전하고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지한다.
편의상, 도 2a에서는 상기 데이터 신호를 상기 화소(PXL) 내부로 전달하기 위한 상기 제1 트랜지스터(M1)와, 상기 데이터 신호의 저장을 위한 상기 스토리지 커패시터(Cst)와, 상기 데이터 신호에 대응하는 구동 전류를 상기 막대형 LED(LD)로 공급하기 위한 상기 제2 트랜지스터(M2)를 포함한 비교적 단순한 구조의 상기 구동 회로(144)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 상기 구동 회로(144)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 상기 구동 회로(144)는 상기 제2 트랜지스터(M2)의 문턱전압을 보상하기 위한 트랜지스터 소자, 상기 제1 노드(N1)를 초기화하기 위한 트랜지스터 소자, 및/또는 상기 막대형 LED(LD)의 발광 시간을 제어하기 위한 트랜지스터 소자 등과 같은 적어도 하나의 트랜지스터 소자나, 상기 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로소자들을 추가적으로 더 포함할 수 있음을 물론이다.
또한, 도 2a에서는 상기 구동 회로(144)에 포함되는 트랜지스터들, 예컨대 상기 제1 및 제2 트랜지스터들(M1, M2)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 즉, 상기 구동 회로(144)에 포함되는 상기 제1 및 제2 트랜지스터들(M1, M2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 2b를 참조하면, 본 발명의 일 실시예에 따르면 제1 및 제2 트랜지스터들(M1, M2)은 N타입의 트랜지스터로 구현될 수 있다. 도 2b에 도시된 구동 회로(144)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 접속 위치 변경을 제외하고는 그 구성이나 동작이 도 2a의 구동 회로(144)와 유사하다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 도시한 것으로, 특히, 도 1에 도시된 막대형 LED(LD)를 포함한 발광 장치를 발광원으로 사용한 표시 장치의 개략적인 평면도이다.
도 1 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소들(PXL), 상기 기판(SUB) 상에 제공되며 상기 화소들(PXL)을 구동하는 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부(미도시)를 포함할 수 있다.
상기 기판(SUB)은 표시 영역(DA) 및 비표시 영역(NDA)을 포함할 수 있다.
상기 표시 영역(DA)은 영상을 표시하는 상기 화소들(PXL)이 제공되는 영역일 수 있다. 상기 비표시 영역(NDA)은 상기 화소들(PXL)을 구동하기 위한 구동부, 및 상기 화소들(PXL)과 상기 구동부를 연결하는 배선부(미도시)의 일부가 제공되는 영역일 수 있다.
상기 표시 영역(DA)은 다양한 형상을 가질 수 있다. 예를 들어, 상기 표시 영역(DA)은 직선으로 이루어진 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다.
상기 표시 영역(DA)이 복수 개의 영역을 포함하는 경우, 각 영역 또한 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선의 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 또한, 상기 복수의 영역들의 면적은 서로 동일하거나 서로 다를 수 있다.
본 발명의 일 실시예에서는, 상기 표시 영역(DA)이 직선의 변을 포함하는 사각 형상을 가지는 하나의 영역으로 제공된 경우를 예로서 설명한다.
상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 적어도 일측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 상기 비표시 영역(NDA)은 상기 표시 영역(DA)의 둘레를 둘러쌀 수 있다.
상기 화소들(PXL)은 상기 기판(SUB) 상의 상기 표시 영역(DA) 내에 제공될 수 있다. 상기 화소들(PXL) 각각은 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다.
상기 화소들(PXL)은 백색 광 및/또는 컬러 광을 출사하는 적어도 하나의 막대형 LED(LD)을 포함할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 각 화소(PXL)는 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
상기 화소들(PXL)은 복수 개로 제공되어 제1 방향(DR1)으로 연장된 행과 상기 제1 방향(DR1)에 교차하는 제2 방향(DR2)으로 연장된 열을 따라 매트릭스(matrix) 형태로 배열될 수 있다. 그러나, 상기 화소들(PXL)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
상기 구동부는 상기 배선부를 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 상기 화소(PXL)의 구동을 제어할 수 있다. 도 3에는 설명의 편의를 위해 상기 배선부가 생략되었다.
상기 구동부는 스캔 라인을 통해 상기 화소들(PXL)에 스캔 신호를 제공하는 스캔 구동부(SDV), 발광 제어 라인을 통해 상기 화소들(PXL)에 발광 제어 신호를 제공하는 발광 구동부(EDV), 및 데이터 라인을 통해 상기 화소들(PXL)에 데이터 신호를 제공하는 데이터 구동부(DDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 상기 타이밍 제어부는 상기 스캔 구동부(SDV), 상기 발광 구동부(EDV), 및 상기 데이터 구동부(DDV)를 제어할 수 있다.
도 4는 도 3에 도시된 화소들 중 하나의 화소를 나타내는 등가회로도이다.
도 4에서는, 설명의 편의를 위해, j번째 데이터 라인(Dj), i-1번째 스캔 라인(Si-1), i번째 스캔 라인(Si), 및 i+1번째 스캔 라인(Si+1)에 접속된 하나의 화소를 도시하였다.
도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 화소(PXL)는 막대형 LED(LD), 제1 내지 제7 트랜지스터(T1 ~ T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
상기 막대형 LED(LD)의 일측 단부는 상기 제6 트랜지스터(T6)를 경유하여 상기 제1 트랜지스터(T1)에 접속되고, 상기 막대형 LED(LD)의 타측 단부는 제2 구동 전원(VSS)에 접속될 수 있다. 상기 막대형 LED(LD)는 상기 제1 트랜지스터(T1)로부터 공급되는 전류 량에 대응하여 소정의 휘도의 광을 생성할 수 있다.
상기 제1 트랜지스터(T1; 구동 트랜지스터)의 소스 전극은 상기 제5 트랜지스터(T5)를 경유하여 제1 구동 전원(VDD)에 접속되고, 드레인 전극은 상기 제6 트랜지스터(T6)를 경유하여 막대형 LED(LD)의 상기 일측 단부에 접속된다. 이와 같은 상기 제1 트랜지스터(T1)는 자신의 게이트 전극인 제1 노드(N1)의 전압에 대응하여 상기 제1 구동 전원(VDD)으로부터 상기 막대형 LED(LD)를 경유하여 상기 제2 구동 전원(VSS)으로 흐르는 전류량을 제어한다.
상기 제2 트랜지스터(T2; 스위칭 트랜지스터)는 j번째 데이터 라인(Dj)과 상기 제1 트랜지스터(T1)의 소스 전극 사이에 접속된다. 그리고, 상기 제2 트랜지스터(T2)의 게이트 전극은 i번째 스캔 라인(Si)에 접속된다. 이와 같은 상기 제2 트랜지스터(T2)는 상기 i번째 스캔 라인(Si)으로 스캔 신호가 공급될 때 턴-온되어 상기 j번째 데이터 라인(Dj)과 상기 제1 트랜지스터(T1)의 소스 전극을 전기적으로 접속시킨다.
상기 제3 트랜지스터(T3)는 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 제1 노드(N1) 사이에 접속된다. 그리고, 상기 제3 트랜지스터(T3)의 게이트 전극은 상기 i번째 스캔 라인(Si)에 접속된다. 이와 같은 상기 제3 트랜지스터(T3)는 상기 i번째 스캔 라인(Si)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 제1 노드(N1)를 전기적으로 접속시킨다. 따라서, 상기 제3 트랜지스터(T3)가 턴-온될 때 상기 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
상기 제4 트랜지스터(T4)는 상기 제1 노드(N1)와 초기화 전원(Vint) 사이에 접속된다. 그리고, 상기 제4 트랜지스터(T4)의 게이트 전극은 i-1번째 스캔 라인(Si-1)에 접속된다. 이와 같은 상기 제4 트랜지스터(T4)는 상기 i-1번째 스캔 라인(Si-1)으로 스캔 신호가 공급될 때 턴-온되어 상기 제1 노드(N1)로 상기 초기화 전원(Vint)의 전압을 공급한다. 여기서, 상기 초기화 전원(Vint)은 상기 데이터 신호보다 낮은 전압으로 설정된다.
상기 제5 트랜지스터(T5)는 상기 제1 구동 전원(VDD)과 상기 제1 트랜지스터(T1)의 소스 전극 사이에 접속된다. 그리고, 상기 제5 트랜지스터(T5)의 게이트 전극은 i번째 발광 제어 라인(Ei)에 접속된다. 이와 같은 상기 제5 트랜지스터(T5)는 상기 i번째 발광 제어 라인(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제6 트랜지스터(T6)는 상기 제1 트랜지스터(T1)의 드레인 전극과 상기 막대형 LED(LD)의 일측 단부 사이에 접속된다. 그리고, 상기 제6 트랜지스터(T6)의 게이트 전극은 상기 i번째 발광 제어 라인(Ei)에 접속된다. 이와 같은 상기 제6 트랜지스터(T6)는 상기 i번째 발광 제어 라인(Ei)으로 발광 제어신호가 공급될 때 턴-오프되고, 그 외의 경우에 턴-온된다.
상기 제7 트랜지스터(T7)는 상기 초기화 전원(Vint)과 상기 막대형 LED(LD)의 일측 단부 사이에 접속된다. 그리고, 상기 제7 트랜지스터(T7)의 게이트 전극은 i+1번째 스캔 라인(Si+1)에 접속된다. 이와 같은 상기 제7 트랜지스터(T7)는 상기 i+1번째 스캔 라인(Si+1)으로 스캔 신호가 공급될 때 턴-온되어 상기 초기화 전원(Vint)의 전압을 상기 막대형 LED(LD)의 일측 단부로 공급한다.
상기 스토리지 커패시터(Cst)는 상기 제1 구동 전원(VDD)과 상기 제1 노드(N1) 사이에 접속된다. 이와 같은 상기 스토리지 커패시터(Cst)는 상기 데이터 신호 및 상기 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압을 저장한다.
한편, 상기 하나의 화소(PXL) 내에 상기 막대형 LED(LD)를 정렬할 때, 제2 노드(N2)에는 제1 정렬 배선(미도시)이 연결되고, 상기 막대형 LED(LD)의 타측 단부에는 제2 정렬 배선(미도시)이 연결된다.
상기 제1 정렬 배선에는 그라운드 전압(GND)이 인가되고, 상기 제2 정렬 배선에는 교류 전압이 인가될 수 있다. 상기 제1 및 제2 정렬 배선 각각에 서로 상이한 전압 레벨을 갖는 소정의 전압이 인가됨에 따라, 상기 제2 노드(N2)와 상기 막대형 LED(LD)의 타측 단부 사이에 전계가 형성될 수 있다. 상기 전계에 의해 상기 막대형 LED(LD)는 상기 화소(PXL) 내에서 원하는 영역에 정렬될 수 있다.
도 5는 도 3에 도시된 화소들 중 하나의 화소에 구비된 발광 장치의 단위 발광 영역을 나타낸 평면도이고, 도 6a은 도 5의 Ⅰ ~ Ⅰ'선에 따른 단면도이고, 도 6b는 도 6a의 발광 장치를 다른 실시예에 따라 도시한 것으로, 도 5의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이고, 도 7a는 도 6a의 EA1 영역의 확대 단면도이며, 도 7b는 도 6b의 EA2 영역의 확대 단면도이다.
도 5에 있어서, 편의를 위하여 복수의 막대형 LED들이 수평 방향으로 정렬된 것으로 도시하였으나, 상기 막대형 LED들의 배열이 이에 한정되지는 않는다. 도 5에 있어서, 단위 발광 영역은 상기 하나의 화소가 제공되는 화소 영역일 수 있다.
또한, 도 5에 있어서, 편의를 위하여 상기 막대형 LED들에 연결되는 트랜지스터 및 상기 트랜지스터에 연결된 신호 배선들의 도시를 생략하였다.
도 1 내지 도 7b을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소 회로부(PCL), 및 상기 화소 회로부(PCL) 상에 제공된 표시 소자층(DPL)을 포함할 수 있다.
상기 기판(SUB)은 유리, 유기 고분자, 수정 등과 같은 절연성 재료를 포함할 수 있다. 또한, 상기 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조나 다층 구조를 가질 수 있다.
예를 들어, 상기 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다. 다만, 상기 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있다.
상기 화소 회로부(PCL)는 상기 기판(SUB) 상에 배치된 버퍼층(BFL), 상기 버퍼층(BFL) 상에 배치된 제1 및 제2 트랜지스터(T1, T2), 제1 및 제2 정렬 배선(ARL1, ARL2)을 포함할 수 있다.
상기 표시 소자층(DPL)은 제1 및 제2 격벽(PW1, PW2), 복수의 막대형 LED들(LD), 제1 및 제2 반사 전극(REL1, REL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
설명의 편의를 위해, 상기 화소 회로부(PCL)를 우선 설명하고, 이후 상기 표시 소자층(DPL)을 설명한다.
상기 버퍼층(BFL)은 상기 제1 및 제2 트랜지스터(T1, T2)에 불순물이 확산되는 것을 방지할 수 있다. 상기 버퍼층(BFL)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다.
상기 버퍼층(BFL)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 상기 버퍼층(BFL)은 상기 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
상기 제1 트랜지스터(T1)는 상기 막대형 LED들(LD) 중 일부에 전기적으로 연결되어 상기 막대형 LED들(LD)을 구동하는 구동 트랜지스터일 수 있다. 상기 제2 트랜지스터(T2)는 상기 제1 트랜지스터(T1)를 스위칭하는 스위칭 트랜지스터일 수 있다.
상기 제1 및 제2 트랜지스터(T1, T2) 각각은 반도체층(SCL), 게이트 전극(GE), 제1 및 제2 전극(EL1, EL2)을 포함할 수 있다.
상기 반도체층(SCL)은 상기 버퍼층(BFL) 상에 배치될 수 있다. 상기 반도체층(SCL)은 상기 제1 전극(EL1)에 접촉되는 제1 영역과 상기 제2 전극(EL2)에 접촉되는 제2 영역을 포함할 수 있다. 상기 제1 영역과 상기 제2 영역 사이의 영역은 채널 영역일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 영역은 소스 영역 및 드레인 영역 중 하나의 영역일 수 있고, 상기 제2 영역은 나머지 하나의 영역일 수 있다.
상기 반도체층(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 상기 채널 영역은 불순물이 도핑되지 않는 반도체 패턴으로서, 진성 반도체일 수 있다. 상기 제1 영역 및 상기 제2 영역은 상기 불순물이 도핑된 반도체 패턴일 수 있다.
상기 게이트 전극(GE)은 게이트 절연층(GI)을 사이에 두고 상기 반도체층(SCL) 상에 제공될 수 있다.
상기 제1 전극(EL1)과 상기 제2 전극(EL2) 각각은 층간 절연층(ILD)과 상기 게이트 절연층(GI)을 관통하는 컨택 홀을 통해 상기 반도체층(SCL)의 제1 영역 및 제2 영역에 접촉될 수 있다.
상기 제1 정렬 배선(ARL1)은 상기 층간 절연층(ILD) 상에 제공되며 제2 컨택 홀(CH2)을 통해 상기 제1 반사 전극(REL1)에 전기적으로 연결될 수 있다. 상기 제1 정렬 배선(ARL1)에는 제1 정렬 전압이 인가될 수 있다.
상기 제1 정렬 배선(ARL1)은 상기 막대형 LED들(LD)을 상기 하나의 화소(PXL) 내에 정렬시키기 위해 상기 제1 반사 전극(REL1)으로 상기 제1 정렬 전압을 전달할 수 있다.
상기 제2 정렬 배선(ARL2)은 상기 층간 절연층(ILD) 상에 제공되어 제3 컨택 홀(CH3)을 통해 상기 제2 반사 전극(REL2)에 전기적으로 연결될 수 있다. 상기 제2 정렬 배선(ARL2)에는 제2 정렬 전압이 인가될 수 있다.
상기 제2 정렬 배선(ARL2)은 상기 막대형 LED들(LD)을 상기 하나의 화소(PXL) 내에 정렬시키기 위해 상기 제2 반사 전극(REL2)으로 상기 제2 정렬 전압을 전달할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 정렬 배선(ARL1)에는 상기 제1 정렬 전압으로 그라운드 전압(GND)이 인가될 수 있고, 상기 제2 정렬 배선(ARL2)에는 상기 제2 정렬 전압으로 교류 전압이 인가될 수 있다.
상기 제1 정렬 배선(ARL1)과 상기 제2 정렬 배선(ARL2) 각각에 서로 상이한 전압 레벨을 갖는 소정의 전압이 인가됨에 따라 상기 제1 반사 전극(REL1)과 상기 제2 반사 전극(REL2) 사이에 전계가 형성될 수 있다.
상기 제1 및 제2 정렬 배선(ARL1, ARL2)은 평면 상에서 볼 때 제2 방향(DR2)으로 연장될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 정렬 배선(ARL1)은 상기 하나의 화소(PXL) 내에만 대응되도록 제공될 수 있다. 상기 제2 정렬 배선(ARL2)은 상기 하나의 화소(PXL)뿐만 아니라 상기 제2 방향(DR2)을 따라 상기 하나의 화소(PXL)에 인접한 화소(미도시)까지 대응되도록 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 정렬 배선(ARL2)은 상기 하나의 화소 (PXL) 내에 상기 막대형 LED들(LD)을 정렬한 후, 각 막대형 LED(LD)의 제2 단부(EP2)로 제2 구동 전원(VSS)을 제공하는 구동 전압 배선으로 기능할 수 있다.
상기 제1 및 제2 트랜지스터(T1, T2)와 상기 제1 및 제2 정렬 배선(ARL1, ARL2) 상에는 보호층(PSV)이 제공될 수 있다.
상기 보호층(PSV)은 상기 제1 트랜지스터(T1)의 제1 전극(EL1)의 일부을 외부로 노출하는 제1 컨택 홀(CH1)과, 상기 제2 및 제3 컨택 홀(CH2, CH3)을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 정렬 배선(ARL1, ARL2)이 상기 화소 회로부(PCL) 내에 제공되는 것으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다.
예를 들어, 상기 제1 및 제2 정렬 배선(ARL1, ARL2)은 상기 표시 소자층(DPL) 내에 제공될 수도 있다. 이러한 경우, 상기 제1 및 제2 정렬 배선(AR1L, ARL2)은 상기 제1 및 제2 반사 전극(REL1, REL2)과 동일한 층에 제공되며 동일한 물질을 포함할 수 있다.
상기 표시 소자층(DPL)에 포함된 상기 막대형 LED들(LD) 각각은 제1 도전성 반도체층(11), 제2 도전성 반도체층(13), 및 상기 제1 및 제2 도전성 반도체층(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다.
실시예에 따라, 상기 막대형 LED들(LD) 각각은 상기 제2 도전성 반도체층(13) 상부에 제공된 전극층(미도시)을 더 포함할 수 있다.
상기 전극층은 금속 또는 금속 산화물을 포함할 수 있으며, 예를 들어, 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다.
상기 막대형 LED들(LD) 각각은 길이 방향을 따라 제1 단부(EP1)와 제2 단부(EP2)를 포함할 수 있다.
상기 제1 단부(EP1)에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 하나, 상기 제2 단부(EP2)에는 상기 제1 및 제2 도전성 반도체층(11, 13) 중 나머지 하나가 배치될 수 있다. 상기 막대형 LED들(LD) 각각은 컬러 광 및/또는 백색 광을 출사할 수 있다.
상기 막대형 LED들(LD) 각각의 제1 및 제2 단부(EP1, EP2)는 상기 막대형 LED들(LD) 각각의 상면 일부를 커버하는 제2 절연층(IL2)에 의해 외부로 노출될 수 있다. 상기 제2 절연층(IL2)은 무기 재료를 포함하는 무기 절연막 또는 유기 재료를 포함하는 유기 절연막일 수 있다.
상기 막대형 LED들(LD) 각각의 하부에는 제1 절연층(IL1)이 배치될 수 있다.
상기 제1 절연층(IL1)은 상기 막대형 LED들(LD) 각각과 상기 보호층(PSV) 사이의 공간을 메우며 상기 막대형 LED들(LD)을 안정적으로 지지하며 상기 막대형 LED들(LD)의 이탈을 방지할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 절연층(IL1)은 무기 재료를 포함하는 무기 절연막 또는 유기 재료를 포함하는 유기 절연막을 포함할 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 상기 하나의 화소(PXL) 내에서 단위 발광 영역을 구획할 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 상기 보호층(PSV) 상에서 일정 간격 이격되도록 제공될 수 있다. 상기 제1 및 제2 격벽(PW1, PW2)은 하나의 막대형 LED(LD)의 길이 이상으로 상기 보호층(PSV) 상에서 이격될 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 무기 재료 또는 유기 재료를 포함하는 절연 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 및 제2 격벽(PW1, PW2)은, 도 6a 및 도 7a에 도시된 바와 같이 하부에서 상부로 향할수록 폭이 좁아지는 반원, 반타원 등의 단면을 가지는 곡면을 가질 수 있으나, 본 발명이 이에 한정되는 것은 아니다. 상기 보호층(PSV)에 접하는 상기 제1 및 제2 격벽(PW1, PW2)의 하부 면의 폭(W)은 대략 6 내지 7㎛ 정도일 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
실시예에 따라, 상기 제1 및 제2 격벽(PW1, PW2)은 도 6b 및 도 7b에 도시된 바와 같이 측면이 소정 각도로 경사진 사다리꼴 형상을 가질 수도 있다. 이러한 경우, 상기 제1 및 제2 격벽(PW1, PW2) 각각은 도 7b에 도시된 바와 같이, 상기 보호층(PSV)에 접하는 하부 면(S4), 상기 하부 면(S4)에 마주보며 상기 하부 면(S4)보다 폭이 좁은 상면(S1), 상기 하부 면(S1)과 상기 상면(S1)에 연결된 제1 및 제2 측면(S2, S3)을 포함할 수 있다. 이로 인해, 상기 제1 및 제2 격벽(PW1, PW2) 각각은 사다리꼴 형상의 단면을 가질 수 있다.
여기서, 상기 제2 측면(S3)은 상기 막대형 LED들(LD) 각각의 양단부(EP1, EP2) 중 하나에 인접하고, 상기 제1 측면(S2)은 상기 제2 측면(S3)에 마주볼 수 있다. 상기 제2 측면(S3)은 상기 상면(S1)의 일측 끝단에서 상기 하부 면(S4)에 수직인 법선을 기준으로 소정의 경사도(θ1)를 가질 수 있다. 상기 경사도(θ1)는 90°미만일 수 있다. 이로 인해, 상기 제2 측면(S3)은 경사질 수 있다. 상기 제1 측면(S2)은 상기 제2 측면(S3)과 동일하게 경사질 수 있다.
단면 상에서 볼 때, 상기 제1 및 제2 격벽(PW1, PW2)의 형상은 상술한 실시예들에 한정되는 것은 아니며 원형, 사각형, 삼각형, 다각형 등 다양한 형상을 가질 수 있다.
상기 제1 및 제2 격벽(PW1, PW2)은 상기 보호층(PSV) 상의 동일 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다.
상기 제1 반사 전극(REL1)은 상기 제1 격벽(PW1)의 일 측면 및 상기 보호층(PSV) 상에 배치될 수 있다. 또한, 상기 제2 반사 전극(REL2)은 상기 제2 격벽(PW2)의 일 측면 및 상기 보호층(PSV) 상에 배치될 수 있다.
설명의 편의를 위해, 상기 제1 격벽(PW1)의 일 측면 상에 배치된 상기 제1 반사 전극(REL1)을 제1-1 반사 전극(REL1)으로 지칭하고, 상기 제2 격벽(PW2)의 일 측면 상에 배치된 상기 제2 반사 전극(REL2)을 제2-1 반사 전극(REL2)으로 지칭한다.
평면 상에서 볼 때, 상기 제1-1 반사 전극(REL1)은 상기 제1 격벽(PW1)에 부분적으로 중첩되고, 상기 제2-1 반사 전극(REL2)은 상기 제2 격벽(PW2)에 부분적으로 중첩될 수 있다.
상기 제1-1 및 제2-1 반사 전극(REL1, REL2)은 상기 제1 및 제2 격벽(PW1, PW2)의 형상에 대응되게 제공될 수 있다.
이에 따라, 상기 제1-1 반사 전극(REL1)은 상기 제1 격벽(PW1)이 사다리꼴 형상의 단면을 갖는 경우 상기 제1 격벽(PW1)의 제2 측면(S3)의 경사도(θ1)에 대응되게 경사질 수 있다. 또한, 상기 제1-1 반사 전극(REL1)은 상기 제1 격벽(PW1)이 반원 또는 반타원 형상의 단면을 갖는 경우 상기 제1 격벽(PW1)의 곡면에 대응되는 곡률을 가질 수 있다.,
마찬가지로, 상기 제2-1 반사 전극(REL2)은 상기 제2 격벽(PW2)이 사다리꼴 형상의 단면을 갖는 경우 상기 제2 격벽(PW2)의 제2 측면(S3)의 경사도에 대응되게 경사질 수 있다. 또한, 상기 제2-1 반사 전극(REL2)은 상기 제2 격벽(PW2)이 반원 또는 반타원 형상의 단면을 갖는 경우 상기 제2 격벽(PW2)의 곡면에 대응되는 곡률을 가질 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1-1 및 제2-1 반사 전극(REL1, REL2)은 상기 막대형 LED(LD)의 양단부(EP1, EP2)에서 출사되는 광을 화상이 표시되는 방향(일 예로, 정면 방향)으로 진행되게 할 수 있다.
특히, 상기 제1-1 및 제2-1 반사 전극(REL1, REL2)이 상기 제1 및 제2 격벽(PW1, PW2)에 대응하는 형상을 갖기 때문에, 상기 막대형 LED들(LD) 각각의 양단부(EP1, EP2)에서 출사된 광은 상기 제1-1 및 제2-1 반사 전극(REL1, REL2)에 의해 반사되어 상기 정면 방향으로 더욱 진행될 수 있다. 따라서, 상기 막대형 LED들(LD) 각각에서 출사된 광의 효율이 향상될 수 있다.
상기 제1-1 반사 전극(REL1)과 상기 막대형 LED들(LD) 각각의 제1 단부(EP1) 사이의 간격(d1)이 짧을수록 각 막대형 LED(LD)의 제1 단부(EP1)에서 출사된 광은 손실 없이 상기 제1-1 반사 전극(REL1)으로 진행될 수 있다. 이로 인해, 상기 막대형 LED들(LD) 각각의 제1 단부(EP1)에서 출사된 광의 효율이 향상될 수 있다.
마찬가지로, 상기 제2-1 반사 전극(REL2)과 상기 막대형 LED들(LD) 각각의 제2 단부(EP2) 사이의 간격이 짧을수록, 각 막대형 LED(LD)의 제2 단부(EP2)에서 출사된 광은 손실 없이 상기 제2-1 반사 전극(REL2)으로 진행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제2 격벽(PW1, PW2)은 상기 제1-1 및 제2-1 반사 전극(REL1, REL2)과 함께 상기 막대형 LED들(LD) 각각에서 출사되는 광의 효율을 향상시키는 반사 부재로 작용할 수 있다.
상기 제1-1 및 제2-1 반사 전극(REL1, REL2) 중 어느 하나의 반사 전극은 애노드 전극일 수 있으며, 나머지 하나의 반사 전극은 캐소드 전극일 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1-1 반사 전극(REL1)이 애노드 전극이고, 상기 제2-1 반사 전극(REL2)이 애노드 전극일 수 있다.
상기 제1-1 반사 전극(REL1)과 상기 제2-1 반사 전극(REL2)은 동일 평면 상에 배치될 수 있으며, 동일한 높이를 가질 수 있다.
상기 보호층(PSV) 상에 제공된 상기 제1 반사 전극(REL1, 이하 '제1-2 반사 전극'이라 함)은 상기 보호층(PSV)을 관통하는 상기 제2 컨택 홀(CH2)을 통해 상기 제1 정렬 배선(ARL1)에 전기적으로 연결될 수 있다. 상기 제1 정렬 배선(ARL1)의 상기 제1 정렬 전압은 상기 하나의 화소(PXL) 내에 상기 막대형 LED들(LD)을 정렬할 때 상기 제2 컨택 홀(CH2)을 통해 상기 제1-2 반사 전극(REL1)으로 인가될 수 있다.
또한, 상기 제1-2 반사 전극(REL1)은 상기 보호층(PSV)을 관통하는 상기 제1 컨택 홀(CH1)을 통해 상기 제1 트랜지스터(T1)의 제1 전극(EL1)에 전기적으로 연결될 수 있다. 상기 제1 트랜지스터(T1)에 제공된 신호는 상기 막대형 LED들(LD)을 구동할 때 상기 제1 컨택 홀(CH1)을 통해 상기 제1-2 반사 전극(REL1)으로 전달될 수 있다.
상기 보호층(PSV) 상에 제공된 상기 제2 반사 전극(REL2, 이하 '제2-2 반사 전극'이라 함)은 상기 보호층(PSV)을 관통하는 상기 제3 컨택 홀(CH3)을 통해 상기 제2 정렬 배선(ARL2)에 전기적으로 연결될 수 있다. 따라서, 상기 하나의 화소(PXL) 내에 상기 막대형 LED들(LD)을 정렬할 때 상기 제2 정렬 배선(ARL2)의 상기 제2 정렬 전압은 상기 제3 컨택 홀(CH3)을 통해 상기 제2-2 반사 전극(REL2)으로 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 막대형 LED들(LD)을 구동할 때 상기 제2 구동 전원(VSS)이 상기 제2 정렬 배선(ARL2)으로 인가될 수 있다. 따라서, 상기 막대형 LED들(LD)을 구동할 때, 상기 제2 정렬 배선(ARL2)의 제2 구동 전원(VSS)은 상기 제3 컨택 홀(CH3)을 통해 상기 제2-2 반사 전극(REL2)으로 전달될 수 있다.
상기 제1-1 및 제1-2 반사 전극(REL1)과 상기 제2-1 및 제2-2 반사 전극(REL2)은 일정한 반사율을 갖는 도전성 재료로 이루어질 수 있다. 상기 도전성 재료로는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Ti, 이들의 합금과 같은 금속, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide)와 같은 도전성 산화물, PEDOT와 같은 도전성 고분자 등이 포함될 수 있다.
또한, 상기 제1-1 및 제1-2 반사 전극(REL1)과 상기 제2-1 및 제2-2 반사 전극(REL2)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들, 합금들, 도전성 산화물들, 도전성 고분자들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
특히, 상기 제1-1 및 제1-2 반사 전극(REL1)과 상기 제2-1 및 제2-2 반사 전극(REL2)은 상기 막대형 LED들(LD) 각각의 양단부(EP1, EP2)로 신호를 전달할 때 신호 지연에 의한 전압 강하를 최소화하기 위해 다중막으로 형성될 수 있다. 이러한 경우, 상기 제1-1 및 제1-2 반사 전극(REL1)과 상기 제2-1 및 제2-2 반사 전극(REL2)은 ITO/Ag/ITO 순으로 적층된 다중막으로 형성되거나 Ti/Al/Ti 순으로 적층된 다중막으로 형성될 수 있다. 그러나, 본 발명이 이에 한정되는 것은 아니다.
상기 제1-1 및 제1-2 반사 전극(REL1)과 상기 제2-1 및 제2-2 반사 전극(REL2)의 재료는 상술한 재료들에 한정되는 것은 아니다. 예를 들어, 상기 제1-1 및 제1-2 반사 전극(REL1)과 상기 제2-1 및 제2-2 반사 전극(REL2)은 상기 막대형 LED들(LD) 각각의 양단부(EP1, EP2)에서 출사되는 광을 화상이 표시되는 방향(일 예로, 정면 방향)으로 진행되도록 일정한 반사율을 갖는 재료로 이루어질 수 있다.
상기 제1-1 및 제1-2 반사 전극(REL1) 상에는 제1 캡핑층(CPL1)이 제공될 수 있다. 상기 제1 캡핑층(CPL1)은 상기 표시 장치의 제조 공정 시 발생하는 불량 등으로 인해 상기 제1-1 및 제1-2 반사 전극(REL1)의 손상을 방지하며, 상기 제1-1 및 제1-2 반사 전극(REL1)과 상기 화소 회로부(PCL)의 접착력을 더욱 강화시킬 수 있다.
상기 제1 캡핑층(CPL1)은 상기 막대형 LED들(LD) 각각의 제1 단부(EP1)에서 출사되어 상기 제1-1 및 제1-2 반사 전극(REL1)에 의해 상기 정면 방향으로 반사된 광의 손실을 최소화하기 위해 IZO와 같은 투명한 도전성 재료로 이루어질 수 있다.
평면 상에서 볼 때, 상기 제1 캡핑층(CPL1)은 상기 제1-1 및 제1-2 반사 전극(REL1)과 상기 제1 격벽(PW1)에 중첩할 수 있다.
상기 제1 캡핑층(CPL1) 상에는 상기 제1-1 반사 전극(REL1)과 상기 막대형 LED들(LD) 각각의 제1 단부(EP1)를 전기적 및/또는 물리적으로 안정되게 연결하는 상기 제1 컨택 전극(CNE1)이 제공될 수 있다.
상기 제1 컨택 전극(CNE1)은 투명한 도전성 재료로 구성될 수 있다. 예를 들어, 상기 투명한 도전성 재료는 ITO, IZO, ITZO 등을 포함할 수 있다. 상기 제1 컨택 전극(CNE1)의 재료는 상술한 재료들에 한정되는 것은 아니다.
상기 제1 컨택 전극(CNE1)은 평면 상에서 볼 때 상기 제1-1 및 제1-2 반사 전극(REL1)을 커버하며 상기 제1-1 및 제1-2 반사 전극(REL1)에 중첩될 수 있다. 또한, 상기 제1 컨택 전극(CNE1)은 상기 막대형 LED들(LD) 각각의 제1 단부(EP1)에 부분적으로 중첩될 수 있다.
실시예에 따라, 상기 제1 캡핑층(CPL1)이 생략되는 경우, 상기 제1 컨택 전극(CNE1)은 상기 제1-1 및 제1-2 반사 전극(REL1) 상에 직접 제공되어 상기 제1-1 및 제1-2 반사 전극(REL1)에 바로 연결될 수 있다.
상기 제1 컨택 전극(CNE1) 상에는 상기 제1 컨택 전극(CNE1)을 커버하는 제3 절연층(IL3)이 제공될 수 있다. 상기 제3 절연층(IL3)은 상기 제1 컨택 전극(CNE1)을 외부로 노출되지 않게 하여 상기 제1 컨택 전극(CNE1)의 부식을 방지할 수 있다.
상기 제3 절연층(IL3)은 무기 재료를 포함한 무기 절연막 또는 유기 재료를 포함한 유기 절연막일 수 있다. 상기 제3 절연층(IL3)은 도면에 도시된 바와 같이 단일층으로 이루어질 수 있으나, 이에 한정되는 것은 아니며, 다중층으로 이루어질 수 있다.
상기 제2 반사 전극(REL2) 상에는 제2 캡핑층(CPL2)이 제공될 수 있다. 상기 제2 캡핑층(CPL2)은 상기 표시 장치의 제조 공정 시 발생하는 불량 등으로 인해 상기 제2-1 및 제2-2 반사 전극(REL2)의 손상을 방지하며, 상기 제2-1 및 제2-2 반사 전극(REL2)과 상기 화소 회로부(PCL)의 접착력을 더욱 강화시킬 수 있다.
상기 제2 캡핑층(CPL2)은 상기 제1 캡핑층(CPL1)과 동일한 층에 제공되며, 동일한 물질을 포함할 수 있다. 평면 상에서 볼 때, 상기 제2 캡핑층(CPL2)은 상기 제2-1 및 제2-2 반사 전극(REL2) 및 상기 제2 격벽(PW2)에 중첩할 수 있다.
상기 제2 캡핑층(CPL2) 상에는 상기 제2 컨택 전극(CNE2)이 제공될 수 있다. 상기 제2 컨택 전극(CNE2)은 평면 상에서 볼 때 상기 제2-1 및 제2-2 반사 전극(REL2)을 커버하며 상기 제2-1 및 제2-2 반사 전극(REL2)에 중첩될 수 있다. 또한, 상기 제2 컨택 전극(CNE2)은 상기 막대형 LED들(LD) 각각의 제2 단부(EP2)에 중첩될 수 있다.
상기 제2 컨택 전극(CNE2)은 상기 제1 컨택 전극(CNE1)과 동일한 물질로 구성될 수 있으나, 이에 한정되는 것은 아니다.
실시예에 따라, 상기 제2 캡핑층(CPL2)이 생략되는 경우, 상기 제2 컨택 전극(CNE2)은 상기 제2-1 및 제2-2 반사 전극(REL2) 상에 직접 제공되어 상기 제2-1 및 제2-2 반사 전극(REL2)에 바로 연결될 수 있다.
상기 제2 컨택 전극(CNE2) 상에는 상기 제2 컨택 전극(CNE2)을 커버하는 제4 절연층(IL4)이 제공될 수 있다.
상기 제4 절연층(IL4)은 상기 제2 컨택 전극(CNE2)을 외부로 노출되지 않도록 하여 상기 제2 컨택 전극(CNE2)의 부식을 방지할 수 있다. 상기 제4 절연층(IL4)은 무기 절연막 또는 유기 절연막 중 어느 하나의 절연막으로 구성될 수 있다.
상기 제4 절연층(IL4) 상에는 오버 코트층(OC)이 제공될 수 있다.
상기 오버 코트층(OC)은 그 하부에 배치된 구성 요소들에 의해 발생된 단차를 완화시키는 평탄화층일 수 있다. 또한, 상기 오버 코트층(OC)은 상기 막대형 LED들(LD)로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층일 수 있다.
실시예에 따라, 상기 오버 코트층(OC)이 생략될 수 있다. 상기 오버 코트층(OC)이 생략된 경우, 상기 제4 절연층(IL4)이 상기 막대형 LED들(LD)로 산소 및 수분 등이 침투하는 것을 방지하는 봉지층의 역할을 할 수 있다.
상기 오버 코트층(OC) 상에는 편광 필름(POL)이 제공될 수 있다.
상기 편광 필름(POL)은 편광 축을 가지며 상기 편광 축에 수직하는 방향으로 광을 선편광시킬 수 있다. 예를 들어, 상기 편광 필름(POL)은 상기 편광 축과 일치하는 광은 흡수시키고, 상기 편광 축과 수직하는 광은 통과시킬 수 있다. 따라서, 상기 광이 상기 편광 필름(POL)을 통과하면, 상기 편광 축에 수직 방향으로 선편광될 수 있다.
상기 편광 필름(POL)은 외부로부터 상기 표시 장치로 유입되어 상기 표시 장치 내에서 반사되어 출사된 광 중 상기 편광 축에 일치하는 광을 흡수함으로써 상기 표시 장치의 외부광 반사율을 줄일 수 있다.
상술한 바와 같이, 상기 막대형 LED들(LD) 각각의 제1 단부(EP1)는 상기 제1-1 반사 전극(REL1)에 연결되고, 상기 막대형 LED들(LD) 각각의 제2 단부(EP2)는 상기 제2-1 반사 전극(REL2)에 연결될 수 있다. 예를 들어, 상기 막대형 LED들(LD) 각각의 제1 도전성 반도체층(11)은 상기 제1-1 반사 전극(REL1)에 연결되고, 상기 막대형 LED들(LD) 각각의 제2 도전성 반도체층(13)은 상기 제2-1 반사 전극(REL2)에 연결될 수 있다.
이에 따라, 상기 막대형 LED들(LD) 각각의 제1 및 제2 도전성 반도체층(11, 13)은 상기 제1-1 반사 전극(REL1)과 상기 제2-1 반사 전극(REL2)을 통해 소정 전압을 인가받을 수 있다.
상기 막대형 LED들(LD) 각각의 양측 단부(EP1, EP2)에 소정 전압 이상의 전계를 인가하게 되면, 상기 활성층(12)에서 전자-정공 쌍이 결합하면서 상기 막대형 LED들(LD) 각각이 발광하게 된다.
상기 막대형 LED들(LD) 각각의 제1 단부(EP1)에서 출사된 광은 상기 제1 단부(EP1)와 마주보는 상기 제1-1 반사 전극(REL1)으로 이동할 수 있다. 상기 제1-1 반사 전극(REL1)으로 이동한 광은 상기 제1-1 반사 전극(REL1)에 의해 상기 정면 방향으로 반사되어 상기 제3 및 제4 절연층(IL3, IL4)으로 진행될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1-1 반사 전극(REL1)에 의해 상기 정면 방향으로 반사된 광(이하, '제1 반사광'이라 함)의 출광 효율을 향상시키기 위해, 상기 제3 및 제4 절연층(IL3, IL4)은 상기 제1-1 반사 전극(REL1)과 동일한 굴절률을 갖는 절연막으로 구성될 수 있다.
만일, 상기 제3 및 제4 절연층(IL3, IL4)이 상기 제1-1 반사 전극(REL1)의 굴절률보다 작은 굴절률을 갖는 경우, 상기 제1 반사광 중 일부는 전반사 조건에 의해 상기 제3 및 제4 절연층(IL3, IL4) 내에 흡수될 수 있다. 이로 인해, 상기 제1 반사광의 출광 효율이 떨어질 수 있다.
이에, 본 발명의 일 실시예에서는 상기 제3 및 제4 절연층(IL3, IL4)의 굴절률을 상기 제1-1 반사 전극(REL1)과 동일하게 하여 광 손실 없이 상기 제1 반사광의 출광 효율을 향상시킬 수 있다.
상기 막대형 LED들(LD) 각각의 제2 단부(EP2)에서 출사된 광은 상기 제2 단부(EP2)와 마주보는 상기 제2-1 반사 전극(REL2)으로 이동할 수 있다. 상기 제2-1 반사 전극(REL2)으로 이동한 광은 상기 제2-1 반사 전극(REL2)에 의해 상기 정면 방향으로 반사될 수 있다.
상기 제2-1 반사 전극(REL2)에 의해 상기 정면 방향으로 반사된 광(이하, '제2 반사광'이라 함)은 상기 제3 및 제4 절연층(IL3, IL4)으로 진행될 수 있다.
상기 제3 및 제4 절연층(IL3, IL4)이 상기 제2-1 반사 전극(REL2)과 동일한 굴절률을 갖기 때문에, 상기 제2 반사 광은 손실 없이 상기 제3 및 제4 절연층(IL3, IL4)을 통과할 수 있다. 이로 인해, 상기 제2 반사 광의 출광 효율이 향상될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제4 절연층(IL4)을 통과한 상기 제1 및 제2 반사광 각각의 출광 효율을 향상시키기 위해, 상기 제4 절연층(IL4) 상부에 제공된 상기 오버 코트층(OC)은 상기 제4 절연층(IL4)과 동일한 굴절률을 갖는 유기 절연막으로 이루어질 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 표시 장치에서, 상기 제1-1 및 제2-1 반사 전극(REL1, REL2) 각각은 평면 상에서 볼 때 대응하는 격벽의 일부와 중첩되도록 배치될 수 있다.
즉, 상기 제1-1 및 제2-1 반사 전극(REL1, REL2)은 상기 표시 장치 내에서 특정 영역에만 제공될 수 있다. 구체적으로, 상기 제1-1 반사 전극(REL1)은 상기 제1 격벽(PW1)의 일 측면 상에만 배치되고, 상기 제2-1 반사 전극(REL2)은 상기 제2 격벽(PW2)의 일 측면 상에만 배치될 수 있다.
이러한 경우, 상기 표시 장치로 입사된 외부광 중 상기 대응하는 격벽의 상면으로 진행된 광은 상기 제1-1 및 제2-1 반사 전극(REL1, REL2)의 부재로 인해 상기 제3 및 제4 절연층(IL3, IL4)과 상기 오버 코트층(OC) 내에서 흡수될 수 있다.
이로 인해, 본 발명의 일 실시예에 따른 표시 장치는 상기 외부광에 따른 시인 불량을 최소화할 수 있다.
기존의 표시 장치에서, 상기 제1-1 및 제2-1 반사 전극(REL1, REL2)은 대응하는 격벽 전체를 커버하도록 제공되었다. 따라서, 기존의 표시 장치에서 상기 제1-1 및 제2-1 반사 전극(REL1, REL2)이 차지하는 면적은 본 발명의 일 실시예에 따른 표시 장치에 비해 클 수 있다.
만일, 기존의 표시 장치로 외부광이 입사될 경우, 상기 외부광은 상기 대응하는 격벽 전체를 커버하는 상기 제1-1 및 제2-1 반사 전극(REL1, REL2)에 의해 반사되어 외부로 시인될 수 있다. 따라서, 기존의 표시 장치에서는 외부광 반사율의 증가로 인한 화질 불량이 발생할 수 있다.
이에, 본 발명의 일 실시예에서는, 상기 제1-1 반사 전극(REL1)과 상기 제2-1 반사 전극(REL2)을 대응하는 격벽의 일부에만 중첩되게 배치함으로써, 상기 외부광에 의한 화질 불량을 최소화할 수 있다.
도 8a 내지 도 8h는 도 6a에 도시된 표시 장치의 제조 방법을 순차적으로 도시한 단면도이다.
도 1 내지 도 8a를 참조하면, 기판(SUB) 상에 화소 회로부(PCL)를 형성한다.
상기 화소 회로부(PCL)는 제1 및 제2 트랜지스터(T1, T2), 제1 및 제2 정렬 배선(ARL1, ARL2), 보호층(PSV)을 포함한다.
상기 제1 및 제2 트랜지스터(T1, T2) 각각은 상기 기판(SUB)의 버퍼층(BFL) 상에 제공된 반도체층(SCL), 게이트 절연층(GI)을 사이에 두고 상기 반도체층(SCL) 상에 제공된 게이트 전극(GE), 상기 반도체층(SCL)에 각각 연결된 제1 및 제2 전극(EL1, EL2)을 포함할 수 있다.
상기 제1 트랜지스터(T1)의 제1 전극(EL1)의 일부는 상기 보호층(PSV)을 관통하는 제1 컨택 홀(CH1)에 의해 외부로 노출될 수 있다.
상기 제1 및 제2 정렬 배선(ARL1, ARL2)은 층간 절연층(ILD) 상에 형성될 수 있다. 상기 제1 및 제2 정렬 배선(ARL1, ARL2)은 상기 제1 및 제2 전극(EL1, EL2)과 동일한 층에 제공되며 동일한 물질을 포함할 수 있다.
상기 제1 정렬 배선(ARL1)의 일부는 상기 보호층(PSV)을 관통하는 제2 컨택 홀(CH2)을 통해 외부로 노출될 수 있으며, 상기 제2 정렬 배선(ARL2)의 일부는 상기 보호층(PSV)을 관통하는 제3 컨택 홀(CH3)에 의해 외부로 노출될 수 있다.
도 1 내지 도 8b를 참조하면, 상기 보호층(PSV) 상에 제1 및 제2 격벽(PW1, PW2)을 형성한다.
상기 제1 및 제2 격벽(PW1, PW2)은 상기 보호층(PSV) 상에서 일정 간격 이격될 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 및 제2 격벽(PW1, PW2)은 경사도 조절에 유리한 유기 절연막으로 이루어질 수 있다.
상기 제1 및 제2 격벽(PW1, PW2) 각각은 반원, 반타원 등의 단면을 갖는 곡면으로 이루어질 수 있다. 실시예에 따라, 상기 제1 및 제2 격벽(PW1, PW2) 각각의 단면은 소정의 경사도로 경사진 측면들(S2, S3)을 포함한 사다리꼴 형상을 가질 수 있다.
도 1 내지 도 8c를 참조하면, 상기 제1 및 제2 격벽(PW1, PW2)이 제공된 상기 보호층(PSV) 상에 반사율이 높은 도전성 재료를 포함한 제1 및 제2 반사 전극(REL1, REL2)을 형성한다.
상기 제1 반사 전극(REL1)은 상기 보호층(PSV)과 상기 제1 격벽(PW1)의 제2 측면(S3) 상에 제공될 수 있다. 상기 제2 반사 전극(REL2)은 상기 보호층(PSV)과 상기 제2 격벽(PW2)의 제2 측면(S3) 상에 제공될 수 있다.
상기 보호층(PSV) 상에 제공된 상기 제1 반사 전극(REL1)은 상기 제1 컨택 홀(CH1)을 통하여 상기 제1 트랜지스터(T1)의 제1 전극(EL1)에 전기적으로 연결될 수 있다.
또한, 상기 보호층(PSV) 상에 제공된 상기 제1 반사 전극(REL1)은 도 5에 도시된 바와 같이 상기 제2 컨택 홀(CH2)을 통하여 상기 제1 정렬 배선(ARL1)에 전기적으로 연결될 수 있다.
상기 보호층(PSV) 상에 제공된 상기 제2 반사 전극(REL2)은 상기 제3 컨택 홀(CH3)을 통하여 상기 제2 정렬 배선(ARL2)에 전기적으로 연결될 수 있다.
상기 제1 격벽(PW1)의 일 측면 상에 제공된 상기 제1 반사 전극(REL1)은 상기 제1 격벽(PW1)의 형상에 대응될 수 있다. 마찬가지로, 상기 제2 격벽(PW2)의 일 측면 상에 제공된 상기 제2 반사 전극(REL2)은 상기 제2 격벽(PW2)의 형상에 대응될 수 있다.
도 1 내지 도 8d를 참조하면, 상기 제1 및 제2 반사 전극(REL1, REL2)이 형성된 상기 보호층(PSV) 상에 투명한 도전성 재료를 포함한 제1 및 제2 캡핑층(CPL1, CPL2)을 형성한다.
도 1 내지 도 8e를 참조하면, 상기 제1 및 제2 캡핍층(CPL1, CPL2)이 제공된 상기 보호층(PSV) 전면에 제1 절연 물질층(미도시)을 증착한다.
이어, 상기 제1 및 제2 반사 전극(REL1, REL2) 사이에 전계가 형성되도록 상기 제1 정렬 배선(ARL1)에 제1 정렬 전압을 인가하고, 상기 제2 정렬 배선(ARL2)에 제2 정렬 전압을 인가한다.
상기 제1 정렬 전압은 그라운드 전압(GND)일 수 있고, 상기 제2 정렬 전압은 교류 전압일 수 있다.
상기 제1 정렬 배선(ARL1)과 상기 제2 정렬 배선(ARL2) 각각에 서로 상이한 레벨을 갖는 소정의 전압이 인가됨에 따라 상기 제1 반사 전극(REL1)과 상기 제2 반사 전극(REL2) 사이에 상기 전계가 형성될 수 있다.
상기 제1 반사 전극(REL1)에 상기 그라운드 전압(GND)를 인가하는 것은 상기 제1 반사 전극(REL1)에 연결된 상기 제1 트랜지스터(T1)의 전기적 특성에 영향을 미치지 않게 하기 위함이다.
본 발명의 일 실시예에 있어서, 상기 제1 반사 전극(REL1)이 애노드 전극이므로, 상기 그라운드 전압(GND)이 아닌 소정의 전압 레벨을 갖는 교류 또는 직류 전압이 상기 제1 반사 전극(REL1)에 인가될 경우, 상기 제1 반사 전극(REL1)에 인가되는 전압에 의해 상기 제1 트랜지스터(T1)가 영향을 받을 수 있다. 이로 인해, 상기 제1 트랜지스터(T1)의 전기적 특성이 변하여 상기 화소 회로부(PCL)가 오동작할 수 있다.
이에, 본 발명의 일 실시예에서는 상기 화소 회로부(PCL)의 오동작을 방지하지 위해, 상기 제1 반사 전극(REL1)에 상기 그라운드 전압(GND)을 인가하고, 상기 제2 반사 전극(REL2)에 소정의 전압 레벨을 갖는 교류 또는 직류 전압을 인가할 수 있다.
상술한 바와 같이, 상기 제1 및 제2 반사 전극(REL1, REL2) 사이에 전계가 인가된 상태에서 상기 기판(SUB) 상에 상기 막대형 LED들(LD)이 산포될 수 있다.
상기 막대형 LED들(LD)을 산포하는 방식의 일 예로서, 잉크젯 프린팅 방식이 이용될 수 있다. 상기 잉크젯 프린팅 방식은 상기 기판(SUB) 상에 노즐을 배치하고, 상기 노즐을 통해 상기 막대형 LED들(LD)이 포함된 용액을 투하하여 상기 막대형 LED들(LD)을 상기 기판(SUB)에 산포시키는 방식을 포함할 수 있다. 상기 막대형 LED들(LD)을 상기 기판(SUB) 상에 산포하는 방식은 이에 한정되는 것은 아니다.
상기 막대형 LED들(LD)이 투입되는 경우, 상기 제1 반사 전극(REL1)과 상기 제2 반사 전극(REL2) 사이에 상기 전계가 형성되어 있기 때문에, 상기 막대형 LED들(LD)의 자가 정렬이 유도될 수 있다.
상기 막대형 LED들(LD)의 정렬이 완료되면, 상기 제1 및 제2 정렬 전압의 공급이 중단될 수 있다.
이어, 마스크 공정을 통해 상기 제1 절연 물질층을 패터닝하여 상기 막대형 LED들(LD) 각각의 하부에 제공되는 제1 절연층(IL1)을 형성한다.
도 1 내지 도 8f를 참조하면, 상기 막대형 LED들(LD)이 정렬된 상기 보호층(PSV) 상에 제2 절연 물질층(미도시)을 증착하고 마스크 공정을 통해 상기 막대형 LED들(LD) 각각의 양단부(EP1, EP2)를 노출하는 제2 절연층(IL2)을 형성한다.
상기 마스크 공정에 의해 상기 제1 및 제2 정렬 배선(ARL1, ARL2)의 일부가 제거될 수 있다. 이로 인해, 상기 제1 정렬 배선(ARL1)은 하나의 화소(PXL) 내에 대응되도록 제공될 수 있다.
이어, 상기 제2 절연층(IL2)이 형성된 상기 보호층(PSV) 상에 제1 컨택 전극(CNE1)을 형성한다.
상기 제1 컨택 전극(CNE1)은 상기 제1 반사 전극(REL1)과 상기 막대형 LED들(LD) 각각의 제1 단부(EP1)를 커버할 수 있다. 상기 제1 반사 전극(REL1)은 상기 제1 컨택 전극(CNE1)을 통해 상기 막대형 LED들(LD) 각각의 제1 단부(EP1)에 전기적으로 연결될 수 있다.
도 1 내지 도 8g를 참조하면, 상기 제1 컨택 전극(CNE1)이 제공된 상기 보호층(PSV) 상에 제3 절연 물질층(미도시)을 증착한 후, 마스크 공정을 이용하여 상기 제1 컨택 전극(CNE1)을 커버하는 제3 절연층(IL3)을 형성한다.
이어, 상기 제3 절연층(IL3)이 형성된 상기 보호층(PSV) 상에 제2 컨택 전극(CNE2)을 형성한다.
상기 제2 컨택 전극(CNE2)은 상기 제2 반사 전극(REL2)과 상기 막대형 LED들(LD) 각각의 제2 단부(EP2)를 커버할 수 있다. 상기 제2 반사 전극(REL2)은 상기 제2 컨택 전극(CNE2)을 통해 상기 막대형 LED들(LD) 각각의 제2 단부(EP2)에 전기적으로 연결될 수 있다.
도 1 내지 도 8h를 참조하면, 상기 제2 컨택 전극(CNE2)을 포함하는 상기 보호층(PSV) 전면에 제4 절연층(IL4)을 형성한다.
이어, 상기 제4 절연층(IL4) 상에 오버 코트층(OC)을 형성하고, 상기 오버 코트층(OC) 상에 편광 필름(POL)을 형성한다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치를 도시한 것으로, 도 5의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 9에 도시된 표시 장치는, 제2 정렬 배선이 제2 캡핑층을 통해 제2 반사 전극에 전기적으로 연결되는 점을 제외하면 도 6의 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 5 및 도 9를 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소 회로부(PCL), 상기 화소 회로부(PCL) 상에 제공된 표시 소자층(DPL), 및 상기 표시 소자층(DPL) 상에 제공된 오버 코트층(OC)을 포함할 수 있다.
상기 화소 회로부(PCL)는 상기 기판(SUB) 상에 배치된 버퍼층(BFL), 상기 버퍼층(BFL) 상에 배치된 제1 및 제2 트랜지스터(T1, T2), 제1 및 제2 정렬 배선(ARL1, ARL2), 보호층(PSV)을 포함할 수 있다.
상기 표시 소자층(DPL)은 제1 및 제2 격벽(PW1, PW2), 복수의 막대형 LED들(LD), 제1 및 제2 반사 전극(REL1, REL2), 제1 및 제2 캡핑층(CPL1, CPL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
상기 제1 반사 전극(REL1)은 상기 제1 격벽(PW1)의 일 측면 및 상기 보호층(PSV) 상에 배치될 수 있다. 상기 제2 반사 전극(REL2)은 상기 제2 격벽(PW2)의 일 측면 및 상기 보호층(PSV) 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 반사 전극(REL2)은 상기 제2 정렬 배선(ARL2)과 중첩되지 않도록 하나의 화소(PXL)내에 제공될 수 있다. 이러한 경우, 상기 제2 정렬 배선(ARL2)과 상기 제2 반사 전극(REL2)의 전기적 연결은 상기 제2 반사 전극(REL2)을 커버하는 상기 제2 캡핑층(CPL2)을 통해 이루어질 수 있다.
상기 제2 캡핑층(CPL2)은 상기 보호층(PSV)을 관통하는 제3 컨택 홀(CH3)을 통해 상기 제2 정렬 배선(ARL2)에 전기적으로 연결될 수 있다. 또한, 상기 제2 캡핑층(CPL2)은 상기 제2 격벽(PW)의 일 측면 상에 배치되는 상기 제2 반사 전극(REL2) 상에 직접 제공되어 상기 제2 반사 전극(REL2)에 전기적으로 연결될 수 있다.
따라서, 상기 제2 반사 전극(REL2)은 상기 제2 캡핑층(CPL2)을 통해 상기 제2 정렬 배선(ARL2)에 최종적으로 연결될 수 있다.
결국, 상기 막대형 LED들(LD)을 상기 하나의 화소(PXL) 내에 정렬시킬 때, 상기 제2 정렬 배선(ARL2)의 제2 정렬 전압은 상기 제2 캡핑층(CPL2)을 통해 상기 제2 반사 전극(REL2)으로 전달될 수 있다. 또한, 상기 막대형 LED들(LD)을 구동시킬 때, 상기 제2 정렬 배선(ARL2)의 제2 구동 전원(도 4의 VSS 참고)은 상기 제2 캡핑층(CPL2)을 통해 상기 제2 반사 전극(REL2)으로 전달될 수 있다.
도 10 및 도 11은 본 발명의 다른 실시예에 따른 표시 장치를 도시한 것으로, 도 5의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 10 및 도 11에 도시된 표시 장치는, 오버 코트층이 컬러 필터층으로 제공되는 점을 제외하면 도 6의 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 5, 도 10, 및 도 11을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 배치된 화소 회로부(PCL), 상기 화소 회로부(PCL) 상에 배치된 표시 소자층(DPL), 및 상기 표시 소자층(DPL) 상에 배치된 컬러 필터층(CF)을 포함할 수 있다.
상기 화소 회로부(PCL)는 상기 기판(SUB) 상에 배치된 버퍼층(BFL), 상기 버퍼층(BFL) 상에 배치된 제1 및 제2 트랜지스터(T1, T2), 제1 및 제2 정렬 배선(ARL1, ARL2), 보호층(PSV)을 포함할 수 있다.
상기 표시 소자층(DPL)은 제1 및 제2 격벽(PW1, PW2), 복수의 막대형 LED들(LD), 제1 및 제2 반사 전극(REL1, REL2), 제1 및 제2 캡핑층(CPL1, CPL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
상기 컬러 필터층(CF)은 미리 설정된 파장의 광만을 투과하고 그 이외의 파장 범위의 광은 차단함으로써 상기 컬러 필터층(CF)을 통해 입사된 외광의 반사를 줄일 수 있다. 이러한 경우, 상기 표시 장치는 별도의 편광 필름을 사용하지 않더라도 외광 반사를 저감할 수 있는 효과가 있다.
또한, 상기 컬러 필터층(CF)은 상기 표시 소자층(DPL)에 의해 발생된 단차를 완화시키는 평탄화층으로 작용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컬러 필터층(CF)은 상기 제1 및 제2 반사 전극(REL1, REL2) 상에 제공된 제3 및 제4 절연층(IL3, IL4)과 동일한 굴절률을 갖는 유기 재료로 구성될 수 있다.
이러한 경우, 상기 막대형 LED들(LD)에서 출사되어 상기 제1 및 제2 반사 전극(REL1, REL2)에 의해 반사된 광은 상기 제3 및 제4 절연층(IL3, IL4)과 상기 컬러 필터층(CF) 내에 흡수되지 않고 화상이 표시되는 방향으로 진행될 수 있다. 이로 인해, 상기 막대형 LED들(LD)에서 출사된 광의 효율이 향상될 수 있다.
상기 컬러 필터층(CF)은, 실시예에 따라, 도 11에 도시된 바와 같이 복수의 입자(PTC)들을 포함할 수 있다.
상기 입자(PTC)들은 상기 막대형 LED들(LD)에서 출사되어 상기 컬러 필터층(CF)으로 진행되는 광의 출광 분포를 조절하기 위해 상기 컬러 필터층(CF) 내에 분산될 수 있다.
본 발명의 일 실시예에 있어서, 상기 입자(PTC)들은 금속의 도전성 산화물, 또는 금속의 도전성 질화물의 입자들을 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 입자(PTC)들은 빈 공간인 공동(void)을 포함할 수도 있다. 상기 금속의 도전성 산화물로는, 예를 들어, 이산화타이타늄(TiO2), 산화지르코늄(ZrO2) 등을 포함할 수 있다.
상기 입자(PTC)들 각각은 상기 컬러 필터층(CF)의 굴절률, 상기 컬러 필터층(CF)의 두께, 인접하게 배치된 입자(PTC)들로부터의 거리 등에 따라 다양한 형상으로 변경될 수 있다.
상기 입자들(PTC)은 상기 컬러 필터층(CF) 내에 분산되어 상기 컬러 필터층(CF)으로 진행된 광을 산란시켜 상기 광이 상기 컬러 필터층(CF)의 특정 영역으로 집중되는 것을 방지할 수 있다.
상기 입자들(PTC)의 밀집도는 상기 컬러 필터층(CF) 내에서 영역별로 상이하게 조절될 수 있다. 예를 들어, 상기 컬러 필터층(CF)으로 진행된 광이 상기 컬러 필터층(CF)의 가운데 영역에서 집중될 경우, 상기 입자들(PTC)은 상기 컬러 필터층(CF)의 가운데 영역으로 집중되도록 분산될 수 있다. 그러나, 이에 한정되지 않으며, 그 반대의 경우도 가능할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 표시 장치를 도시한 것으로, 도 5의 Ⅰ ~ Ⅰ'선에 대응되는 단면도이며, 도 13은 도 12의 EA3 영역의 확대 단면도이다. 본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 12에 도시된 표시 장치는, 제4 절연층과 오버 코트층 사이에 차광 패턴이 배치되는 점을 제외하고는 도 5 및 도 11의 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 5, 도 12, 및 도 13을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소 회로부(PCL), 상기 화소 회로부(PCL) 상에 제공된 표시 소자층(DPL), 및 컬러 필터층(CF)를 포함할 수 있다.
상기 화소 회로부(PCL)는 상기 기판(SUB) 상에 배치된 버퍼층(BFL), 상기 버퍼층(BFL) 상에 배치된 제1 및 제2 트랜지스터(T1, T2), 제1 및 제2 정렬 배선(ARL1, ARL2), 보호층(PSV)을 포함할 수 있다.
상기 표시 소자층(DPL)은 제1 및 제2 격벽(PW1, PW2), 복수의 막대형 LED들(LD), 제1 및 제2 반사 전극(REL1, REL2), 제1 및 제2 캡핑층(CPL1, CPL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
상기 표시 장치는 상기 컬러 필터층(CF) 하부에 배치된 제1 및 제2 차광 패턴(BLP1, BLP2)을 더 포함할 수 있다.
상기 제1 및 제2 차광 패턴(BLP1, BLP2)은 블랙 매트릭스를 포함하며 상기 표시 장치로 입사된 외부광을 흡수함으로써 외부광 반사를 줄이는 역할을 할 수 있다.
상기 제1 및 제2 차광 패턴(BLP1, BLP2)은 상기 막대형 LED들(LD) 각각을 사이에 두고 상기 표시 소자층(DPL)의 제4 절연층(IL4) 상에서 일정 간격 이격될 수 있다.
상기 제1 차광 패턴(BLP1)은 상기 제1 격벽(PW1)의 일부를 커버하고, 상기 제1 격벽(PW1)의 일 측면(S3) 상에 배치된 상기 제1 반사 전극(REL1, 이하 '제1-1 반사 전극'이라 함)을 커버하지 않을 수 있다.
상기 제2 차광 패턴(BLP2)은 상기 제2 격벽(PW2)의 일부를 커버하고, 상기 제2 격벽(PW2)의 일 측면 상에 배치된 상기 제2 반사 전극(REL2, 이하 '제2-1 반사 전극'이라 함)을 커버하지 않을 수 있다.
상기 제1 차광 패턴(BLP1)은 상기 제1-1 반사 전극(REL1)의 상측 끝단에서 수직인 법선(NL)을 기준으로 상기 제1-1 반사 전극(REL1)으로부터 일정 간격(d2) 이격될 수 있다.
상기 제1 차광 패턴(BLP1)과 상기 제1-1 반사 전극(REL1) 사이의 간격(d2)은 상기 제1-1 반사 전극(REL1)의 출광각(θ2)에 의해 결정될 수 있다.
상기 출광각(θ2)은, 상기 막대형 LED들(LD) 각각의 제1 단부(EP1)에서 출사된 광이 상기 제1-1 반사 전극(REL1)에 의해 화상이 표시되는 방향으로 반사될 때 제3 절연층(IL3) 및 상기 제4 절연층(IL4)으로 흡수되지 않는 범위 내에 포함된 각도를 의미할 수 있다.
상기 출광각(θ2)은 상기 제1-1 반사 전극(REL1)의 경사도에 의해 결정될 수 있다. 상기 제1-1 반사 전극(REL1)의 경사도는 상기 제1 격벽(PW1)의 일 측면(S3)의 경사도(도 7의 θ1 참고)에 대응될 수 있다. 따라서, 상기 출광각(θ2)은 상기 제1 격벽(PW1)의 일 측면(S3)의 경사도(θ1)에 의해 결정될 수 있다.
예를 들어, 상기 제1 격벽(PW1)의 일 측면(S3)의 경사도(θ1)가 28°인 경우 상기 제1-1 반사 전극(REL1)의 출광각(θ2)은 34°일 수 있다. 따라서, 상기 제1 차광 패턴(BLP1)은 상기 제1-1 반사 전극(REL1)을 커버하지 않으면서 상기 법선(NL)으로부터 좌측방향으로 34°로 기울어진 기울기에 접하도록 상기 제4 절연층(IL4) 상에 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 차광 패턴(BLP2)과 상기 제2-1 반사 전극(REL2)은 상기 제1 차광 패턴(BLP1)과 상기 제1-1 반사 전극(REL1) 사이의 간격(d2)만큼 이격될 수 있다.
상기 제1 및 제2 차광 패턴(BLP1, BLP2) 상에는 상기 컬러 필터층(CF)이 제공될 수 있다.
상기 컬러 필터층(CF)은 미리 설정된 파장의 광만을 투과하고 그 이외의 파장 범위의 광은 차단함으로써 상기 컬러 필터층(CF)을 통해 입사된 외부광의 반사를 줄일 수 있다. 또한, 상기 컬러 필터층(CF)은 상기 표시 소자층(DPL)에 의해 발생된 단차를 완화시키는 평탄화층으로 작용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컬러 필터층(CF)은 상기 제1 및 제2 반사 전극(REL1, REL2) 상에 제공된 제3 및 제4 절연층(IL3, IL4)의 굴절률과 동일하거나 유사한 굴절률을 갖는 유기 재료를 포함할 수 있다.
도 14는 본 발명의 다른 실시예에 따른 표시 장치를 도시한 것으로, 특히, 하나의 화소에 구비된 발광 장치의 단위 발광 영역을 나타낸 평면도이며, 도 15은 도 14의 Ⅱ ~ Ⅱ'선에 따른 단면도이다.
본 발명의 일 실시예에 있어서, 중복된 설명을 피하기 위하여 상술한 일 실시예와 상이한 점을 위주로 설명한다. 본 실시예에서 특별히 설명하지 않는 부분은 상술한 일 실시예에 따르며, 동일한 번호는 동일한 구성 요소를, 유사한 번호는 유사한 구성요소를 나타낸다.
도 14에 있어서, 편의를 위하여 복수의 막대형 LED들이 수평 방향으로 정렬된 것으로 도시하였으나, 상기 막대형 LED들의 배열이 이에 한정되지는 않는다.
또한, 도 14에 있어서, 편의를 위하여 막대형 LED들에 연결되는 트랜지스터 및 상기 트랜지스터에 연결된 신호 배선들의 도시를 생략하였다.
도 14 및 도 15에 도시된 표시 장치는, 제1 반사 전극이 제1 격벽 전체를 커버하고 제2 반사 전극이 제2 격벽 전체를 커버한다는 점을 제외하면 도 12의 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 14 및 도 15를 참조하면, 본 발명의 또 다른 실시예에 따른 표시 장치는 기판(SUB), 상기 기판(SUB) 상에 제공된 화소 회로부(PCL), 상기 화소 회로부(PCL) 상에 제공된 표시 소자층(DPL), 및 상기 표시 소자층(DPL) 상에 제공된 컬러 필터층(CF)를 포함할 수 있다.
상기 화소 회로부(PCL)는 상기 기판(SUB) 상에 배치된 버퍼층(BFL), 상기 버퍼층(BFL) 상에 배치된 제1 및 제2 트랜지스터(T1, T2), 제1 및 제2 정렬 배선(ARL1, ARL2), 보호층(PSV)을 포함할 수 있다.
상기 표시 소자층(DPL)은 제1 및 제2 격벽(PW1, PW2), 복수의 막대형 LED들(LD), 제1 및 제2 반사 전극(REL1, REL2), 제1 및 제2 컨택 전극(CNE1, CNE2)을 포함할 수 있다.
평면 상에서 볼 때, 상기 제1 반사 전극(REL1)은 상기 제1 격벽(PW1) 전체를 커버하고, 상기 제2 반사 전극(REL2)은 상기 제2 격벽(PW2) 전체를 커버할 수 있다.
상기 컬러 필터층(CF)은 상기 표시 소자층(DPL)에 의해 발생된 단차를 완화시키는 평탄화층으로 작용할 수 있다.
본 발명의 일 실시예에 있어서, 상기 컬러 필터층(CF)은 상기 제1 및 제2 반사 전극(REL1, REL2) 상에 제공된 제3 및 제4 절연층(IL3, IL4)과 동일한 굴절률을 갖는 유기 재료로 이루어질 수 있다.
상기 표시 장치는 상기 컬러 필터층(CF)과 상기 제4 절연층(IL4) 사이에 배치된 제1 및 제2 차광 패턴(BLP1, BLP2)을 더 포함할 수 있다.
상기 제1 및 제2 차광 패턴(BLP1, BLP2)은 블랙 매트릭스를 포함하며 상기 표시 장치로 입사된 외부광을 흡수함으로써 외부광 반사를 줄이는 역할을 할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 차광 패턴(BLP1)은 상기 제1 반사 전극(REL1)의 일부를 커버하고, 상기 제2 차광 패턴(BLP2)은 상기 제2 반사 전극(REL2)의 일부를 커버할 수 있다.
상기 제1 및 제2 반사 전극(REL1, REL2)이 대응하는 격벽 전체를 커버하므로, 상기 표시 장치로 입사된 외부광의 일부가 상기 제1 및 제2 반사 전극(REL1, REL2)에 의해 반사될 수 있다.
이러한 경우, 상기 제1 및 제2 차광 패턴(BLP1, BLP2)이 상기 제1 및 제2 반사 전극(REL1, REL2)에 의해 반사된 외부광을 흡수할 수 있다. 따라서, 상기 제1 및 제2 차광 패턴(BLP1, BLP2) 하부에 배치된 구성 요소들이 외부로 시인되는 현상을 방지할 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드(PD), 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
SUB: 기판 PCL: 화소 회로부
ARL1, ARL2: 제1 및 제2 정렬 배선 DPL: 표시 소자층
PW1, PW2: 제1 및 제2 격벽 LD: 막대형 LED
CPL1, CPL2: 제1 및 제2 캡핑층 OC: 오버 코트층
CNE1, CNE2: 제1 및 제2 컨택 전극
REL1, REL2: 제1 및 제2 반사 전극
BLP1, BLP2: 제1 및 제2 차광 패턴
CF: 컬러 필터층
PTC: 입자

Claims (20)

  1. 기판;
    상기 기판 상에 제공되며, 길이 방향으로 제1 단부와 제2 단부를 갖는 발광 소자;
    상기 기판 상에서 상기 발광 소자를 사이에 두고 일정 간격 이격된 제1 및 제2 격벽;
    상기 발광 소자의 제1 단부에 인접하도록 상기 제1 격벽 상에 제공된 제1 반사 전극 및 상기 발광 소자의 제2 단부에 인접하도록 상기 제2 격벽 상에 제공된 제2 반사 전극; 및
    상기 제1 반사 전극과 상기 발광 소자의 제1 단부를 연결하는 제1 컨택 전극 및 상기 제2 반사 전극과 상기 발광 소자의 제2 단부를 연결하는 제2 컨택 전극을 포함하고,
    상기 제1 반사 전극은 상기 제1 격벽의 일 측면 상에만 배치되어 상기 제1 격벽의 일 측면과 중첩하고 상기 제1 격벽의 일 측면을 제외한 나머지 부분을 노출하고,
    상기 제2 반사 전극은 상기 제2 격벽의 일 측면 상에만 배치되어 상기 제2 격벽의 일 측면과 중첩하고 상기 제2 격벽의 일 측면을 제외한 나머지 부분을 노출하며,
    상기 제1 반사 전극과 상기 제1 격벽의 나머지 부분 상에는 각각 제1 캡핑층이 배치되고, 상기 제2 반사 전극과 상기 제2 격벽의 나머지 부분 상에는 각각 제2 캡핑층이 배치되는 발광 장치.
  2. 삭제
  3. 제1 항에 있어서,
    상기 제1 및 제2 격벽과 상기 기판 사이에 제공된 보호층;
    상기 보호층과 상기 발광 소자 사이에 제공된 제1 절연층;
    상기 발광 소자 상에 제공되어 상기 발광 소자의 제1 및 제2 단부를 외부로 노출하는 제2 절연층;
    상기 제1 컨택 전극 상에 제공되어 상기 제1 컨택 전극을 커버하는 제3 절연층; 및
    상기 제2 컨택 전극 상에 제공되어 상기 제2 컨택 전극을 커버하는 제4 절연층을 더 포함하는 발광 장치.
  4. 제3 항에 있어서,
    상기 기판과 상기 보호층 사이에 제공되며, 평면 상에서 볼 때 일 방향을 따라 연장된 제1 및 제2 정렬 배선을 더 포함하고,
    상기 제1 정렬 배선은 상기 제1 반사 전극과 전기적으로 연결되고, 상기 제2 정렬 배선은 상기 제2 반사 전극과 전기적으로 연결되는 발광 장치.
  5. 제4 항에 있어서,
    상기 제1 캡핑층은 상기 제1 반사 전극과 상기 제1 컨택 전극 사이에 제공되어 상기 제1 반사 전극을 커버하고,
    상기 제2 캡핑층은 상기 제2 반사 전극과 상기 제2 컨택 전극 사이에 제공되어 상기 제2 반사 전극을 커버하는 발광 장치.
  6. 제1 항에 있어서,
    상기 발광 소자는,
    제1 도전성 도펀트가 도핑된 제1 도전성 반도체층;
    제2 도전성 도펀트가 도핑된 제2 도전성 반도체층; 및
    상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 제공된 활성층을 포함하는 발광 장치.
  7. 제6 항에 있어서,
    상기 발광 소자는 마이크로 스케일 혹은 나노 스케일을 갖는 원 기둥 형상 혹은 다각 기둥 형상의 발광 다이오드를 포함하는 발광 장치.
  8. 표시 영역 및 비표시 영역을 포함한 기판;
    상기 기판의 표시 영역에 제공되며, 적어도 하나의 트랜지스터 및 상기 트랜지스터 상에 제공된 보호층을 포함하는 화소 회로부; 및
    상기 보호층 상에 제공되며 길이 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 발광 소자를 구비한 표시 소자층을 포함하고,
    상기 표시 소자층은,
    상기 보호층 상에서 상기 발광 소자를 사이에 두고 일정 간격 이격된 제1 및 제2 격벽;
    상기 발광 소자의 제1 단부에 인접하도록 상기 제1 격벽 상에 제공된 제1 반사 전극 및 상기 발광 소자의 제2 단부에 인접하도록 상기 제2 격벽 상에 제공된 제2 반사 전극; 및
    상기 제1 반사 전극과 상기 발광 소자의 제1 단부를 연결하는 제1 컨택 전극 및 상기 제2 반사 전극과 상기 발광 소자의 제2 단부를 연결하는 제2 컨택 전극을 포함하고,
    상기 제1 반사 전극은 상기 제1 격벽의 일 측면 상에만 배치되어 상기 제1 격벽의 일 측면과 부분적으로 중첩하고 상기 제1 격벽의 일 측면을 제외한 나머지 부분을 노출하고,
    상기 제2 반사 전극은 상기 제2 격벽의 일 측면 상에만 배치되어 상기 제2 격벽의 일 측면과 부분적으로 중첩하고 상기 제2 격벽의 일 측면을 제외한 나머지 부분을 노출하며,
    상기 제1 반사 전극과 상기 제1 격벽의 나머지 부분 상에는 각각 제1 캡핑층이 배치되고, 상기 제2 반사 전극과 상기 제2 격벽의 나머지 부분 상에는 각각 제2 캡핑층이 배치되는 표시 장치.
  9. 제8 항에 있어서,
    상기 기판과 상기 보호층 사이에 제공되며, 평면 상에서 볼 때 열 방향을 따라 연장된 제1 및 제2 정렬 배선을 더 포함하고,
    상기 제1 정렬 배선은 상기 제1 반사 전극과 전기적으로 연결되고, 상기 제2 정렬 배선은 상기 제2 반사 전극과 전기적으로 연결되는 표시 장치.
  10. 삭제
  11. 제9 항에 있어서,
    상기 보호층과 상기 발광 소자 사이에 제공된 제1 절연층;
    상기 발광 소자 상에 제공되어 상기 발광 소자의 제1 및 제2 단부를 외부로 노출하는 제2 절연층;
    상기 제1 컨택 전극 상에 제공되어 상기 제1 컨택 전극을 커버하는 제3 절연층; 및
    상기 제2 컨택 전극 상에 제공되어 상기 제2 컨택 전극을 커버하는 제4 절연층을 더 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제4 절연층 상에 제공되며 상기 제4 절연층과 동일한 굴절률을 갖는 평탄화층을 더 포함하는 표시 장치.
  13. 제11 항에 있어서,
    상기 제4 절연층 상에 제공되며, 상기 제4 절연층과 동일한 굴절률을 갖는 컬러 필터층을 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 컬러 필터층은 상기 컬러 필터층 내부에 분산된 광 산란 입자들을 포함하는 표시 장치.
  15. 제13 항에 있어서,
    상기 제4 절연층과 상기 컬러 필터층 사이에 제공된 차광 패턴을 더 포함하고,
    상기 차광 패턴은 블랙 매트릭스를 포함하며, 상기 제1 및 제2 격벽 각각에 부분적으로 대응되는 표시 장치.
  16. 제8 항에 있어서,
    상기 발광 소자는,
    제1 도전성 도펀트가 도핑된 제1 도전성 반도체층;
    제2 도전성 도펀트가 도핑된 제2 도전성 반도체층; 및
    상기 제1 도전성 반도체층과 상기 제2 도전성 반도체층 사이에 제공된 활성층을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 발광 소자는 마이크로 스케일 혹은 나노 스케일을 갖는 원 기둥 형상 혹은 다각 기둥 형상의 발광 다이오드를 포함하는 표시 장치.
  18. 표시 영역 및 비표시 영역을 포함한 기판;
    상기 기판의 표시 영역에 제공되며, 적어도 하나의 트랜지스터 및 상기 트랜지스터 상에 제공된 보호층을 포함하는 화소 회로부; 및
    상기 보호층 상에 제공되며 길이 방향으로 제1 단부와 제2 단부를 갖는 적어도 하나의 발광 소자를 구비한 표시 소자층을 포함하고,
    상기 표시 소자층은,
    상기 보호층 상에서 상기 발광 소자를 사이에 두고 일정 간격 이격된 제1 및 제2 격벽;
    상기 제1 격벽 상에 제공된 제1 반사 전극 및 상기 제2 격벽 상에 제공된 제2 반사 전극;
    상기 제1 반사 전극과 상기 발광 소자의 제1 단부를 연결하는 제1 컨택 전극 및 상기 제2 반사 전극과 상기 발광 소자의 제2 단부를 연결하는 제2 컨택 전극;
    상기 제1 및 제2 컨택 전극 상에 제공된 절연층;
    상기 절연층 상에 제공된 차광 패턴; 및
    상기 차광 패턴 및 상기 절연층 상에 각각 제공된 컬러 필터층을 포함하고,
    평면 상에서 볼 때, 상기 제1 반사 전극은 상기 제1 격벽 전체에 중첩되고, 상기 제2 반사 전극은 상기 제2 격벽 전체에 중첩되고,
    상기 컬러 필터층은 상기 절연층과 동일한 굴절률을 갖는 표시 장치.
  19. 제18 항에 있어서,
    상기 차광 패턴은 블랙 매트릭스를 포함하며, 상기 제1 반사 전극의 일부 및 상기 제2 반사 전극의 일부를 커버하는 표시 장치.
  20. 삭제
KR1020180080156A 2018-07-10 2018-07-10 발광 장치 및 이를 구비한 표시 장치 KR102582613B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180080156A KR102582613B1 (ko) 2018-07-10 2018-07-10 발광 장치 및 이를 구비한 표시 장치
CN201880095522.0A CN112424961A (zh) 2018-07-10 2018-12-19 发光器件及包括发光器件的显示设备
EP18925976.5A EP3823050B1 (en) 2018-07-10 2018-12-19 Light-emitting device and display device comprising same
PCT/KR2018/016252 WO2020013407A1 (ko) 2018-07-10 2018-12-19 발광 장치 및 이를 구비한 표시 장치
US17/258,621 US20210272937A1 (en) 2018-07-10 2018-12-19 Light-emitting device and display device comprising same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180080156A KR102582613B1 (ko) 2018-07-10 2018-07-10 발광 장치 및 이를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
KR20200006651A KR20200006651A (ko) 2020-01-21
KR102582613B1 true KR102582613B1 (ko) 2023-09-26

Family

ID=69141463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180080156A KR102582613B1 (ko) 2018-07-10 2018-07-10 발광 장치 및 이를 구비한 표시 장치

Country Status (5)

Country Link
US (1) US20210272937A1 (ko)
EP (1) EP3823050B1 (ko)
KR (1) KR102582613B1 (ko)
CN (1) CN112424961A (ko)
WO (1) WO2020013407A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210027564A (ko) * 2019-08-28 2021-03-11 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210115116A (ko) * 2020-03-11 2021-09-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210116833A (ko) * 2020-03-17 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132782A (ko) 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220004849A (ko) 2020-07-02 2022-01-12 삼성디스플레이 주식회사 표시 장치
KR20220135287A (ko) * 2021-03-29 2022-10-07 삼성디스플레이 주식회사 표시 장치
KR20240026143A (ko) * 2021-06-30 2024-02-27 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치
WO2023096053A1 (ko) * 2021-11-25 2023-06-01 엘지전자 주식회사 반도체 발광소자를 포함하는 디스플레이 장치 및 이의 제조 방법
WO2023113148A1 (ko) * 2021-12-16 2023-06-22 엘지전자 주식회사 반도체 발광 소자를 포함하는 디스플레이 장치
KR20230143261A (ko) * 2022-04-04 2023-10-12 삼성디스플레이 주식회사 화소, 이를 포함한 표시 장치, 및 그의 제조 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999836B2 (en) * 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP6302186B2 (ja) * 2012-08-01 2018-03-28 株式会社半導体エネルギー研究所 表示装置
KR102217898B1 (ko) * 2013-12-16 2021-02-18 엘지디스플레이 주식회사 유기 발광 표시장치
US9818725B2 (en) * 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
US10181580B2 (en) * 2014-12-05 2019-01-15 Sharp Kabushiki Kaisha Organic EL display device
KR102555656B1 (ko) * 2015-05-29 2023-07-14 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102402999B1 (ko) * 2015-08-31 2022-05-30 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN106887488B (zh) * 2015-12-15 2019-06-11 群创光电股份有限公司 发光二极管及使用此发光二极管所制得的显示装置
KR102473224B1 (ko) * 2015-12-31 2022-12-01 엘지디스플레이 주식회사 표시 장치
KR20170082696A (ko) * 2016-01-06 2017-07-17 삼성디스플레이 주식회사 표시장치 및 그 제조방법
KR102568252B1 (ko) * 2016-07-21 2023-08-22 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법
KR20180071465A (ko) * 2016-12-19 2018-06-28 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102587215B1 (ko) * 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
US10651352B2 (en) * 2017-10-12 2020-05-12 Innolux Corporation Display device and electronic device
KR102603411B1 (ko) * 2017-12-18 2023-11-16 엘지디스플레이 주식회사 마이크로led 표시장치

Also Published As

Publication number Publication date
WO2020013407A1 (ko) 2020-01-16
US20210272937A1 (en) 2021-09-02
CN112424961A (zh) 2021-02-26
EP3823050A4 (en) 2022-04-06
EP3823050A1 (en) 2021-05-19
KR20200006651A (ko) 2020-01-21
EP3823050B1 (en) 2023-10-18

Similar Documents

Publication Publication Date Title
KR102582613B1 (ko) 발광 장치 및 이를 구비한 표시 장치
JP2022123014A (ja) 発光装置、これを備えた表示装置
JP7157231B2 (ja) 発光装置及びこれを備えた表示装置
KR102587215B1 (ko) 발광 장치 및 이를 구비한 표시 장치
KR102657126B1 (ko) 발광 장치 및 이를 구비한 표시 장치
KR102656286B1 (ko) 표시 장치
KR102600602B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102602621B1 (ko) 표시 장치
KR102657129B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
JP2022502712A (ja) 発光装置、その製造方法、及びこれを備えた表示装置
CN112470294A (zh) 发光装置、其制造方法以及设置有其的显示装置
KR20200129244A (ko) 화소 및 이를 구비한 표시 장치
KR20230087688A (ko) 화소, 이를 포함한 표시 장치, 및 그의 제조 방법
KR20230056859A (ko) 표시 장치 및 그의 제조 방법
KR20200121438A (ko) 표시 장치 및 그의 제조 방법
KR20210044354A (ko) 표시 장치
KR102662908B1 (ko) 표시 장치 및 그의 제조 방법
KR20240002279A (ko) 표시 장치
KR20230016133A (ko) 표시 장치
KR20230143261A (ko) 화소, 이를 포함한 표시 장치, 및 그의 제조 방법
KR20200121956A (ko) 표시 장치 및 그의 제조 방법
KR20230126247A (ko) 화소 및 이를 포함한 표시 장치
KR20230146186A (ko) 화소 및 이를 포함한 표시 장치
KR20220091701A (ko) 표시 장치
KR20230117018A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant