KR20240026143A - 반도체 발광소자를 포함하는 디스플레이 장치 - Google Patents

반도체 발광소자를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR20240026143A
KR20240026143A KR1020237044394A KR20237044394A KR20240026143A KR 20240026143 A KR20240026143 A KR 20240026143A KR 1020237044394 A KR1020237044394 A KR 1020237044394A KR 20237044394 A KR20237044394 A KR 20237044394A KR 20240026143 A KR20240026143 A KR 20240026143A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
wiring
assembly
emitting device
Prior art date
Application number
KR1020237044394A
Other languages
English (en)
Inventor
송후영
김정민
이은혜
홍기상
Original Assignee
엘지전자 주식회사
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지디스플레이 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20240026143A publication Critical patent/KR20240026143A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

실시예에 따른 디스플레이 장치는, 기판, 기판 상에서 교대로 배치되고, 서로 이격된 제1 조립 배선 및 제2 조립 배선, 제1 조립 배선 및 제2 조립 배선 사이에 배치되고, 서로 다른 제1 두께 및 제2 두께를 갖는 제1 절연층, 제1 조립 배선 및 제2 조립 배선 상에 배치되고, 제1 개구부를 갖는 평탄화층, 및 제1 개구부 내측에 배치되고, 제1 전극이 제1 조립 배선 및 제2 조립 배선에 중첩하는 발광 소자를 포함하고, 제1 전극은 제1 조립 배선 및 제2 조립 배선 중 하나에 전기적으로 연결될 수 있다.

Description

반도체 발광소자를 포함하는 디스플레이 장치
실시예는 디스플레이 장치에 관한 것으로서, 보다 상세하게는 반도체 발광소자를 이용한 디스플레이 장치에 관한 것이다.
컴퓨터의 모니터나 TV, 핸드폰 등에 사용되는 디스플레이 장치에는 스스로 광을 발광하는 유기 발광 디스플레이(Organic light emitting display; OLED) 등과 별도의 광원을 필요로 하는 액정 디스플레이(Liquid crystal display; LCD), 마이크로-LED 디스플레이 등이 있다.
마이크로-LED 디스플레이는 100㎛ 이하의 직경 또는 단면적을 가지는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하는 디스플레이이다.
마이크로-LED 디스플레이는 반도체 발광소자인 마이크로-LED를 표시소자로 사용하기 때문에 명암비, 응답속도, 색 재현율, 시야각, 밝기, 해상도, 수명, 발광효율이나 휘도 등 많은 특성에서 우수한 성능을 가지고 있다.
특히 마이크로-LED 디스플레이는 화면을 모듈 방식으로 분리, 결합할 수 있어 크기나 해상도 조절이 자유로운 장점 및 플렉서블 디스플레이 구현이 가능한 장점이 있다.
그런데 대형 마이크로-LED 디스플레이는 수백만 개 이상의 마이크로-LED가 필요로 하기 때문에 마이크로-LED를 디스플레이 패널에 신속하고 정확하게 전사하기 어려운 기술적 문제가 있다. 한편, 반도체 발광 소자를 기판에 전사하는 방법에 있어서, 픽앤-플레이스 공법(pick and place process), 레이저 리프트 오프법(Laser Lift-off method) 또는 자가조립 방식(self-assembly method) 등이 있다.
이 중에서, 자가조립 방식은 유체 내에서 반도체 발광 소자가 조립위치를 스스로 찾아가는 방식으로서 대화면의 디스플레이 장치의 구현에 유리한 방식이다.
한편, 발광 소자를 유체 내에서 전사하는 경우 조립 배선이 유체에 의해 부식되는 문제가 발생하고 있다. 조립 배선의 부식으로 인해 전기적 단락이 발생될 수 있으며, 조립 불량의 문제가 발생될 수 있다.
또한, 자가 조립 시, 조립 홀에서 발생하는 힘에 의해 새로운 발광 소자가 조립된 발광 소자에 부딪혀서 발광 소자에 손상이 발생하는 문제가 발생될 수 있다.
실시예의 기술적 과제는 조립 배선을 다양한 형태로 구현하여 발광 소자의 조립율을 향상시킨 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 기술적 과제는 조립 배선의 부식을 최소화한 또한, 디스플레이 장치를 제공하는 것이다.
또한, 실시예의 기술적 과제는 조립 배선 간의 간격을 정밀하게 제어한 디스플레이 장치를 제공하는 것이다.
실시예의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 명세서로부터 파악될 수 있는 것을 포함한다.
실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는, 기판과, 상기 기판 상에서 교대로 배치되고, 서로 이격된 제1 조립 배선 및 제2 조립 배선과, 상기 제1 조립 배선 및 상기 제2 조립 배선 사이에 배치되고, 서로 다른 제1 두께 및 제2 두께를 갖는 제1 절연층과, 상기 제1 조립 배선 및 상기 제2 조립 배선 상에 배치되고, 제1 개구부를 갖는 평탄화층 및 상기 제1 개구부 내측에 배치되고, 제1 전극이 상기 제1 조립 배선 및 상기 제2 조립 배선에 중첩하는 발광 소자를 포함할 수 있다.
상기 제1 전극은 상기 제1 조립 배선 및 상기 제2 조립 배선 중 하나에 전기적으로 연결될 수 있다.
실시예에서 상기 제1 두께는 상기 제1 개구부 내의 영역에서 상기 제1 절연층의 두께이고, 상기 제2 두께는 상기 제1 개구부 외의 영역에서 상기 제1 절연층의 두께이며, 상기 제2 두께는 상기 제1 두께보다 두꺼울 수 있다.
상기 제1 두께는 상기 제1 개구부 내의 영역에서 상기 제1 절연층의 두께이고, 상기 제2 두께는 상기 제1 개구부 외의 영역에서 상기 제1 절연층의 두께이며, 상기 제2 두께는 상기 제1 두께보다 두꺼울 수 있다.
또한, 실시예는 상기 제1 도전층 및 상기 제2 도전층은 상기 평탄화층에 중첩하고, 상기 제1 클래드층 및 상기 제2 클래드층 각각은, 일부분이 상기 제1 개구부 내측에 배치될 수 있다.
상기 제2 클래드층은 상기 제1 도전층 상에서 상기 제1 도전층을 커버할 수 있다.
상기 제1 절연층 아래에서 상기 제1 클래드층과 동일 평면상에 배치된 제3 클래드층을 더 포함하고, 상기 제3 클래드층은 상기 제1 절연층에 포함된 컨택홀을 통해 상기 제2 도전층과 연결될 수 있다.
상기 제1 클래드층 상에 상기 제1 클래드층을 커버하는 제2 절연층을 더 포함할 수 있다.
상기 제1 개구부에서 상기 평탄화층의 측면에 배치된 반사층을 더 포함할 수 있다.
실시예는 상기 평탄화층 상에 배치되는 제3 절연층을 더 포함할 수 있다.
상기 제1 조립 배선은 상기 제2 조립 배선과 수직으로 중첩되고, 상기 제2 조립 배선은 상기 제1 조립 배선과 수직으로 중첩되는 영역에 전극 홀을 포함할 수 있다.
또한, 실시예에 따른 반도체 발광 소자를 포함하는 디스플레이 장치는 복수의 서브 화소가 정의된 기판과, 상기 복수의 서브 화소 중 동일 라인에 배치된 복수의 서브 화소를 따라 배치된 제1 조립 배선과, 상기 복수의 서브 화소 중 동일 라인에 배치된 복수의 서브 화소를 따라 배치되고, 상기 제1 조립 배선 각각과 이웃하게 배치된 제2 조립 배선과, 상기 제1 조립 배선 및 상기 제2 조립 배선과 중첩하는 제1 개구부를 포함하는 평탄화층과, 상기 제1 조립 배선 상에서 복수의 두께를 갖는 제1 절연층 및 상기 복수의 서브 화소 각각에서 상기 제1 개구부에 배치되고, 상기 제2 조립 배선과 전기적으로 연결되는 발광 소자를 포함할 수 있다.
실시예에서, 상기 제1 절연층은, 상기 제1 개구부와 중첩하는 영역에서 제1 두께를 갖고, 상기 제1 개구부와 중첩하지 않는 영역에서 제2 두께를 가지며, 상기 제2 두께는 상기 제1 두께보다 두꺼울 수 있다.
상기 제2 조립 배선은 상기 제1 절연층 상에 배치될 수 있다.
상기 제1 조립 배선은, 제1 도전층 및 상기 제1 도전층과 전기적으로 연결된 제1 클래드층을 포함하고, 상기 제2 조립 배선은, 제2 도전층 및 상기 제2 도전층과 전기적으로 연결된 제2 클래드층을 포함하며, 상기 제1 도전층과 상기 제1 클래드층은 서로 다른 물질로 이루어지고, 상기 제2 도전층과 상기 제2 클래드층은 서로 다른 물질로 이루어 질 수 있다.
상기 제1 클래드층 및 상기 제2 클래드층은 모두 상기 제2 개구부 내측으로 연장될 수 있다.
상기 제1 도전층의 두께로 인해 상기 제1 도전층과 상기 제1 클래드층은 단차 영역을 포함하고, 실시예는 상기 제1 조립 배선 상에 배치되고 상기 단차 영역과 중첩하는 제2 절연층을 더 포함할 수 있다.
상기 제2 절연층은 상기 제1 개구부에 배치될 수 있다.
상기 제2 절연층은 상기 제1 조립 배선과 중첩할 수 있다.
실시예는 상기 평탄화층 상에 배치되는 제3 절연층을 더 포함할 수 있다.
상기 제1 조립 배선은 상기 제2 조립 배선과 수직으로 중첩되고, 상기 제2 조립 배선은 상기 제1 조립 배선과 수직으로 중첩되는 영역에 전극 홀을 포함할 수 있다.
실시예에 의하면 제1 조립 배선과 제2 조립 배선 사이에 배치된 절연층의 두께를 증가시킴으로써 절연층의 절연 특성이 파괴되는 것을 방지하고, 제1 조립 배선 상에 배치된 절연층의 두께는 낮춰줌으로써 복수의 조립 배선을 통해 발광 소자의 자가 조립을 용이하게 할 수 있는 기술적 효과가 있다.
또한, 실시예는 복수의 조립 배선의 부식 및 쇼트 불량을 줄일 수 있는 기술적 효과가 있다.
예를 들어, 복수의 조립 배선의 단차 영역 상에 절연층을 배치시킴으로써 부식 및 쇼트 불량을 줄일 수 있다. 또한, 부식에 강한 클래드층을 이용하여 도전층의 부식을 예방할 수 있다.
또한, 실시예는 복수의 조립 배선 간의 단차를 저감하여 복수의 발광 소자를 안정적으로 본딩할 수 있는 기술적 효과가 있다.
또한, 실시예는 복수의 조립 배선을 수직형 대칭 구조로 배치하여 발광 소자의 조립력을 강화할 수 있는 기술적 효과가 있다.
또한, 실시예는 하나의 조립 배선이 발광 소자를 지지 하여 발광 소자의 쏠림 문제를 해결하는 기술적 효과가 있다.
또한, 실시예는 조립 홀 이외의 영역에 절연층을 두껍게 형성하여 조립 효율을 향상시킬 수 있고 조립된 발광소자를 보호할 수 있는 기술적 효과가 있다.
실시예에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 명세서 내에 포함되어 있다.
도 1은 실시예에 따른 디스플레이 장치의 개략적인 평면도이다.
도 2는 실시예에 따른 디스플레이 장치의 개략적인 확대 평면도이다.
도 3은 도 2의 III-III'에 따른 단면도이다.
도 4a 및 도 4b는 실시예에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 공정도들이다.
도 5는 제2 실시예에 따른 디스플레이 장치의 단면도이다.
도 6은 제3 실시예에 따른 디스플레이 장치의 단면도이다.
도 7는 제4 실시예에 따른 디스플레이 장치의 단면도이다.
도 8은 제5 실시예에 따른 디스플레이 장치의 단면도이다.
도 9는 제6 실시예에 따른 디스플레이 장치의 단면도이다.
도 10은 제6 실시예에 따른 디스플레이 장치의 단면도이다.
도 11은 제7 실시예에 따른 디스플레이 장치의 단면도이다.
도 12는 제7 실시예의 일부를 확대한 사시도이다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시예를 상세히 설명하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 '모듈' 및 '부'는 명세서 작성의 용이함이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 첨부된 도면은 본 명세서에 개시된 실시예를 쉽게 이해할 수 있도록 하기 위한 것이며, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되는 것은 아니다. 또한, 층, 영역 또는 기판과 같은 요소가 다른 구성요소 '상(on)'에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 다른 중간 요소가 존재할 수도 있는 것을 포함한다.
본 명세서에서 설명되는 디스플레이 장치에는 디지털 TV, 휴대폰, 스마트 폰(smart phone), 노트북 컴퓨터(laptop computer), 디지털방송용 단말기, PDA(personal digital assistants), PMP(portable multimedia player), 네비게이션, 슬레이트(Slate) PC, 태블릿(Tablet) PC, 울트라 북(Ultra-Book), 데스크탑 컴퓨터 등이 포함될 수 있다. 그러나, 본 명세서에 기재된 실시예에 따른 구성은 추후 개발되는 새로운 제품형태이라도, 디스플레이가 가능한 장치에도 적용될 수 있다.
이하에서는 도면을 참조하여 실시예에 대해 설명하기로 한다.
도 1은 실시예에 따른 디스플레이 장치의 개략적인 평면도이다. 도 1에서는 설명의 편의를 위해 디스플레이 장치(100)의 다양한 구성 요소 중 기판(110) 및 복수의 서브 화소(SP)만을 도시하였다.
실시예에 따른 디스플레이 장치(100)는 얇고 유연한 기판 위에 제작되는 플렉서블 디스플레이(flexible display)를 포함할 수 있다. 플렉서블 디스플레이는 기존의 평판 디스플레이의 특성을 유지하면서, 종이와 같이 휘어지거나 말릴 수 있다.
플렉서블 디스플레이에서 시각정보는 매트릭스 형태로 배치되는 단위 화소(unit pixel)의 발광이 독자적으로 제어됨에 의하여 구현될 수 있다. 단위 화소는 하나의 색을 구현하기 위한 최소 단위를 의미한다. 플렉서블 디스플레이의 단위 화소는 발광소자에 의하여 구현될 수 있다. 실시예에서 발광소자는 Micro-LED나 Nano-LED일 수 있으나 이에 한정되는 것은 아니다.
기판(110)은 디스플레이 장치(100)에 포함된 다양한 구성 요소를 지지하기 위한 구성으로, 절연 물질로 이루어질 수 있다. 예를 들어, 기판(110)은 유리 또는 수지 등으로 이루어질 수 있다. 또한, 기판(110)은 고분자 또는 플라스틱을 포함하여 이루어질 수도 있고, 플렉서빌리티(flexibility)를 갖는 물질로 이루어질 수도 있다.
기판(110)은 표시 영역(AA) 및 비표시 영역(NA)을 포함한다.
표시 영역(AA)은 복수의 서브 화소(SP)가 배치되어 영상이 표시되는 영역이다. 복수의 서브 화소(SP) 각각은 빛을 발광하는 개별 단위로, 복수의 서브 화소(SP) 각각에는 발광 소자(LED) 및 구동 회로가 형성된다. 예를 들어, 복수의 서브 화소(SP)는 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및/또는 백색 서브 화소 등을 포함할 수 있으며, 이에 제한되는 것은 아니다. 이하에서는 복수의 서브 화소(SP)가 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소를 포함하는 것으로 가정하여 설명하기로 하나, 이에 제한되는 것은 아니다.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)에 배치된 서브 화소(SP)를 구동하기 위한 다양한 배선, 구동 IC 등이 배치되는 영역이다. 예를 들어, 비표시 영역(NA)에는 게이트 드라이버 IC, 데이터 드라이버 IC와 같은 다양한 IC 및 구동 회로 등이 배치될 수 있다. 한편, 비표시 영역(NA)은 기판(110)의 배면, 즉, 서브 화소(SP)가 없는 면에 위치되거나 생략될 수도 있으며, 도면에 도시된 바에 제한되지 않는다.
실시예의 디스플레이 장치(100)는 액티브 매트릭스(AM, Active Matrix)방식 또는 패시브 매트릭스(PM, Passive Matrix) 방식으로 발광소자를 구동할 수 있다.
이하에서는 복수의 서브 화소(SP)에 대한 보다 상세한 설명을 위해 도 2 및 도 3을 함께 참조한다.
도 2는 실시예에 따른 디스플레이 장치의 개략적인 확대 평면도이다. 도 3은 도 2의 III-III'에 따른 단면도이다.
도 2 및 도 3을 참조하면, 실시예에 따른 디스플레이 장치(100)는, 복수의 스캔 배선(SL), 복수의 데이터 배선(DL), 복수의 고전위 전원 배선(VDD), 복수의 조립 배선(120), 복수의 기준 배선(RL) 및 블랙 매트릭스(BM)와 복수의 서브 화소(SP) 각각의 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3), 스토리지 커패시터(ST), 반도체 발광 소자(LED), 차광층(LS), 버퍼층(111), 게이트 절연층(112), 복수의 패시베이션층(113, 115, 116), 복수의 평탄화층(114, 117, 118), 연결 전극(CE) 및 화소 전극(PE) 등을 포함할 수 있다.
도 2 및 도 3을 참조하면, 복수의 데이터 배선(DL), 고전위 전원 배선(VDD)의 제1 층(VDD1) 및 제2 층(VDD2), 복수의 기준 배선(RL) 및 복수의 조립 배선(120)은 복수의 서브 화소(SP) 사이에서 열 방향으로 연장될 수 있다.
복수의 스캔 배선(SL) 및 고전위 전원 배선(VDD)의 제3 층(VDD3)은 복수의 서브 화소(SP) 사이에서 행 방향으로 연장될 수 있다. 그리고 복수의 서브 화소(SP) 각각에는 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3) 및 스토리지 커패시터(ST)가 배치될 수 있다.
먼저, 기판(110) 상에 고전위 전원 배선(VDD)의 제1 층(VDD1) 및 차광층(LS)이 배치될 수 있다.
고전위 전원 배선(VDD)은 복수의 서브 화소(SP) 각각으로 고전위 전원 전압을 전달하는 배선이다. 복수의 고전위 전원 배선(VDD)은 고전위 전원 전압을 복수의 서브 화소(SP) 각각의 제2 트랜지스터(TR2)로 전달할 수 있다.
한편, 복수의 고전위 전원 배선(VDD)은 단층 또는 복수의 층으로 이루어질 수 있으며, 이하에서는 설명의 편의를 위해 복수의 고전위 전원 배선(VDD)이 복수의 층으로 이루어진 것으로 가정하여 설명하기로 한다.
고전위 전원 배선(VDD)은 복수의 제1 층(VDD1) 및 복수의 제2 층(VDD2)과 이들을 연결하는 복수의 제3 층(VDD3)을 포함한다. 제1 층(VDD1)은 복수의 서브 화소(SP) 각각의 사이에서 열 방향으로 연장될 수 있다.
차광층(LS)이 기판(110) 상에서 복수의 서브 화소(SP) 각각에 배치될 수 있다. 차광층(LS)은 기판(110) 하부에서 후술할 제2 트랜지스터(TR2)의 제2 액티브층(ACT2)으로 입사하는 광을 차단하여, 누설 전류를 최소화할 수 있다.
버퍼층(111)이 고전위 전원 배선(VDD)의 제1 층(VDD1) 및 차광층(LS) 상에 배치될 수 있다. 버퍼층(111)은 기판(110)을 통한 수분 또는 불순물의 침투를 저감할 수 있다. 버퍼층(111)은 예를 들어, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 다만, 버퍼층(111)은 기판(110)의 종류나 트랜지스터의 종류에 따라 생략될 수도 있으며, 이에 제한되지 않는다.
복수의 스캔 배선(SL), 복수의 기준 배선(RL), 복수의 데이터 배선(DL), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3) 및 스토리지 커패시터(ST)가 버퍼층(111) 상에 배치될 수 있다.
먼저, 제1 트랜지스터(TR1)는 복수의 서브 화소(SP) 각각에 배치될 수 있다. 제1 트랜지스터(TR1)는 제1 액티브층(ACT1), 제1 게이트 전극(GE1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함할 수 있다. 제1 액티브층(ACT1)은 버퍼층(111) 상에 배치될 수 있다. 제1 액티브층(ACT1)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112)은 제1 액티브층(ACT1) 상에 배치될 수 있다. 게이트 절연층(112)은 제1 액티브층(ACT1)과 제1 게이트 전극(GE1)을 절연시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 게이트 전극(GE1)은 게이트 절연층(112) 상에 배치될 수 있다. 제1 게이트 전극(GE1)은 스캔 배선(SL)과 전기적으로 연결될 수 있다. 제1 게이트 전극(GE1)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 패시베이션층(113)은 제1 게이트 전극(GE1) 상에 배치될 수 있다. 제1 패시베이션층(113)에는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1) 각각이 제1 액티브층(ACT1)에 접속하기 위한 컨택홀이 형성된다. 제1 패시베이션층(113)은 제1 패시베이션층(113) 하부의 구성을 보호하기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 액티브층(ACT1)과 전기적으로 연결되는 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 제1 패시베이션층(113) 상에 배치될 수 있다. 제1 드레인 전극(DE1)은 데이터 배선(DL)에 연결될 수 있고, 제1 소스 전극(SE1)은 제2 트랜지스터(TR2)의 제2 게이트 전극(GE2)에 연결될 수 있다. 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
한편, 실시예에서 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1) 각각이 제2 게이트 전극(GE2) 및 데이터 배선(DL)과 연결된 것으로 설명하였으나, 트랜지스터의 타입에 따라 제1 소스 전극(SE1)이 데이터 배선(DL)에 연결되고, 제1 드레인 전극(DE1)이 제2 트랜지스터(TR2)의 제2 게이트 전극(GE2)에 연결될 수 있으며, 이에 제한되지 않는다.
제1 트랜지스터(TR1)는 제1 게이트 전극(GE1)이 스캔 배선(SL)에 연결되어, 스캔 신호에 따라 턴 온(Turn-on) 또는 턴 오프(Turn-off) 될 수 있다. 제1 트랜지스터(TR1)는 스캔 신호에 기초하여 데이터 전압을 제2 트랜지스터(TR2)의 제2 게이트 전극(GE2)으로 전달할 수 있고, 스위칭 트랜지스터로 지칭될 수 있다.
한편, 제1 게이트 전극(GE1)과 함께 복수의 데이터 배선(DL) 및 복수의 기준 배선(RL)이 게이트 절연층(112) 상에 배치될 수 있다. 복수의 데이터 배선(DL) 및 기준 배선(RL)은 제1 게이트 전극(GE1)과 동일 물질 및 동일 공정으로 형성될 수 있다.
복수의 데이터 배선(DL)은 복수의 서브 화소(SP) 각각으로 데이터 전압을 전달하는 배선이다. 복수의 데이터 배선(DL)은 데이터 전압을 복수의 서브 화소(SP) 각각의 제1 트랜지스터(TR1)로 전달할 수 있다. 예를 들어, 복수의 데이터 배선(DL)은 적색 서브 화소(SPR)로 데이터 전압을 전달하는 데이터 배선(DL), 녹색 서브 화소(SPG)로 데이터 전압을 전달하는 데이터 배선(DL) 및 청색 서브 화소(SPB)로 데이터 전압을 전달하는 데이터 배선(DL)으로 이루어질 수 있다.
복수의 기준 배선(RL)은 복수의 서브 화소(SP) 각각으로 기준 전압을 전달하는 배선이다. 복수의 기준 배선(RL)은 기준 전압을 복수의 서브 화소(SP) 각각의 제3 트랜지스터(TR3)로 전달할 수 있다.
복수의 서브 화소(SP) 각각에 제2 트랜지스터(TR2)가 배치될 수 있다. 제2 트랜지스터(TR2)는 제2 액티브층(ACT2), 제2 게이트 전극(GE2), 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함할 수 있다. 제2 액티브층(ACT2)은 버퍼층(111) 상에 배치될 수 있다. 제2 액티브층(ACT2)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112)은 제2 액티브층(ACT2) 상에 배치되고, 제2 게이트 전극(GE2)은 게이트 절연층(112) 상에 배치될 수 있다. 제2 게이트 전극(GE2)은 제1 트랜지스터(TR1)의 제1 소스 전극(SE1)과 전기적으로 연결될 수 있다. 제2 게이트 전극(GE2)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
제1 패시베이션층(113)이 제2 게이트 전극(GE2) 상에 배치되고, 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)이 제1 패시베이션층(113) 상에 배치될 수 있다. 제2 소스 전극(SE2)은 제2 액티브층(ACT2)과 전기적으로 연결될 수 있다. 제2 드레인 전극(DE2)은 제2 액티브층(ACT2)과 전기적으로 연결되는 동시에 고전위 전원 배선(VDD)과 전기적으로 연결될 수 있다. 제2 드레인 전극(DE2)은 고전위 전원 배선(VDD)의 제1 층(VDD1)과 제2 층(VDD2) 사이에 배치되어 고전위 전원 배선(VDD)과 전기적으로 연결될 수 있다.
제2 트랜지스터(TR2)는 제2 게이트 전극(GE2)이 제1 트랜지스터(TR1)의 제1 소스 전극(SE1)과 연결되어, 제1 트랜지스터(TR1)의 턴 온 시 전달되는 데이터 전압에 의해 턴 온 될 수 있다. 그리고 턴 온 된 제2 트랜지스터(TR2)는 고전위 전원 배선(VDD)으로부터의 고전위 전원 전압에 기초하여 구동 전류를 발광 소자(LED)로 전달할 수 있으므로, 구동 트랜지스터로 지칭될 수 있다.
제3 트랜지스터(TR3)은 복수의 서브 화소(SP) 각각에 배치될 수 있다. 제3 트랜지스터(TR3)는 제3 액티브층(ACT3), 제3 게이트 전극(GE3), 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)을 포함한다. 제3 액티브층(ACT3)은 버퍼층(111) 상에 배치될 수 있다. 제3 액티브층(ACT3)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘과 같은 반도체 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
게이트 절연층(112)이 제3 액티브층(ACT3) 상에 배치되고, 제3 게이트 전극(GE3)이 게이트 절연층(112) 상에 배치될 수 있다. 제3 게이트 전극(GE3)은 스캔 배선(SL)과 연결되고, 제3 트랜지스터(TR3)는 스캔 신호에 의해 턴 온 또는 턴 오프 될 수 있다. 제3 게이트 전극(GE3)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 니켈(Ni), 티타늄(Ti), 크롬(Cr) 또는 이에 대한 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
다만, 제3 게이트 전극(GE3) 및 제1 게이트 전극(GE1)이 동일한 스캔 배선(SL)에 연결된 것으로 설명하였으나, 제3 게이트 전극(GE3)은 제1 게이트 전극(GE1)과 서로 다른 스캔 배선(SL)에 연결될 수도 있으며, 이에 제한되지 않는다.
제1 패시베이션층(113)이 제3 게이트 전극(GE3) 상에 배치되고, 제3 소스 전극(SE3) 및 제3 드레인 전극(DE3)이 제1 패시베이션층(113) 상에 배치될 수 있다. 제3 소스 전극(SE3)은 제2 소스 전극(SE2)과 일체로 형성되어, 제3 액티브층(ACT3)과 전기적으로 연결되는 동시에 제2 트랜지스터(TR2)의 제2 소스 전극(SE2)과 전기적으로 연결될 수 있다. 그리고 제3 드레인 전극(DE3)은 기준 배선(RL)과 전기적으로 연결될 수 있다.
구동 트랜지스터인 제2 트랜지스터(TR2)의 제2 소스 전극(SE2), 기준 배선(RL) 및 스토리지 커패시터(ST)와 전기적으로 연결된 제3 트랜지스터(TR3)는 센싱 트랜지스터로 지칭될 수 있다.
복수의 서브 화소(SP) 각각에 스토리지 커패시터(ST)가 배치될 수 있다. 스토리지 커패시터(ST)는 제1 커패시터 전극(ST1) 및 제2 커패시터 전극(ST2)을 포함한다. 스토리지 커패시터(ST)는 제2 트랜지스터(TR2)의 제2 게이트 전극(GE2)과 제2 소스 전극(SE2) 사이에 연결되고, 전압을 저장하여 발광 소자(LED)가 발광하는 동안 제2 트랜지스터(TR2)의 게이트 전극의 전압 레벨을 일정하게 유지시킬 수 있다.
제1 커패시터 전극(ST1)은 제2 트랜지스터(TR2)의 제2 게이트 전극(GE2)과 일체로 이루어질 수 있다. 이에, 제1 커패시터 전극(ST1)은 제2 트랜지스터(TR2)의 제2 게이트 전극(GE2) 및 제1 트랜지스터(TR1)의 제1 소스 전극(SE1)과 전기적으로 연결될 수 있다.
제2 커패시터 전극(ST2)은 제1 패시베이션층(113)을 사이에 두고 제1 커패시터 전극(ST1) 상에 배치될 수 있다. 제2 커패시터 전극(ST2)은 제2 트랜지스터(TR2)의 제2 소스 전극(SE2)이자 제3 트랜지스터(TR3)의 제3 소스 전극(SE3)과 일체로 이루어질 수 있다. 따라서, 제2 커패시터 전극(ST2)은 제2 트랜지스터(TR2) 및 제3 트랜지스터(TR3)와 전기적으로 연결될 수 있다.
한편, 복수의 스캔 배선(SL)은 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 제3 소스 전극(SE3), 제3 드레인 전극(DE3) 및 제2 커패시터 전극(ST2)과 함께 제1 패시베이션층(113) 상에 배치될 수 있다.
복수의 스캔 배선(SL)은 복수의 서브 화소(SP) 각각으로 스캔 신호를 전달하는 배선이다. 복수의 스캔 배선(SL)은 스캔 신호를 복수의 서브 화소(SP) 각각의 제1 트랜지스터(TR1)로 전달할 수 있다. 예를 들어, 복수의 스캔 배선(SL) 각각은 행 방향으로 연장되며, 동일 행에 배치된 복수의 서브 화소(SP)로 스캔 신호를 전달할 수 있다.
다음으로, 제1 평탄화층(114)은 복수의 스캔 배선(SL), 복수의 기준 배선(RL), 복수의 데이터 배선(DL), 제1 트랜지스터(TR1), 제2 트랜지스터(TR2), 제3 트랜지스터(TR3) 및 스토리지 커패시터(ST) 상에 배치될 수 있다. 제1 평탄화층(114)은 복수의 트랜지스터가 배치된 기판(110)의 상부를 평탄화할 수 있다. 제1 평탄화층(114)은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
제2 패시베이션층(115)은 제1 평탄화층(114) 상에 배치 될 수 있다. 제2 패시베이션층(115)은 제2 패시베이션층(115) 하부의 구성을 보호하고, 제2 패시베이션층(115) 상에 형성되는 구성의 점착력을 향상시키기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
고전위 전원 배선(VDD)의 제2 층(VDD2), 복수의 조립 배선(120) 중 복수의 제1 조립 배선(121) 및 연결 전극(CE)이 제2 패시베이션층(115) 상에 배치 될 수 있다.
먼저, 복수의 조립 배선(120)은 디스플레이 장치(100)의 제조 시 복수의 발광 소자(LED)를 정렬하기 위한 전기장을 발생시키고, 디스플레이 장치(100)의 구동 시 복수의 발광 소자(LED)로 저전위 전원 전압을 공급하는 배선일 수 있다. 이에, 조립 배선(120)은 저전위 전원 배선으로 지칭될 수 있다. 복수의 조립 배선(120)은 동일한 라인에 배치된 복수의 서브 화소(SP)를 따라 열 방향으로 배치될 수 있다. 복수의 조립 배선(120)은 동일 열에 배치된 복수의 서브 화소(SP)에 중첩하도록 배치될 수 있다. 예를 들어, 동일 열에 배치된 적색 서브 화소(SPR)에 하나의 제1 조립 배선(121) 및 제2 조립 배선(122)이 배치되고, 녹색 서브 화소(SPG)에 하나의 제1 조립 배선(121) 및 제2 조립 배선(122)이 배치되며, 청색 서브 화소(SPB)에 하나의 제1 조립 배선(121) 및 제2 조립 배선(122)이 배치될 수 있다.
복수의 조립 배선(120)은 복수의 제1 조립 배선(121) 및 복수의 제2 조립 배선(122)을 포함할 수 있다. 디스플레이 장치(100) 구동 시, 복수의 제1 조립 배선(121) 및 복수의 제2 조립 배선(122)에는 동일한 저전위 전압이 교류로 인가될 수 있다. 복수의 제1 조립 배선(121) 및 복수의 제2 조립 배선(122)은 교대로 배치될 수 있다. 그리고 복수의 서브 화소(SP) 각각에서 하나의 제1 조립 배선(121) 및 하나의 제2 조립 배선(122)은 서로 인접하게 배치될 수 있다.
복수의 제1 조립 배선(121) 및 복수의 제2 조립 배선(122)은 도전성 물질, 예를 들어, 구리(Cu) 및 크롬(Cr) 등의 물질로 이루어질 수 있으며, 이에 제한되는 것은 아니다.
복수의 제1 조립 배선(121)은 제1 도전층(121a) 및 제1 클래드층(121b)을 포함할 수 있다. 제1 도전층(121a)은 제2 패시베이션층(115) 상에 배치될 수 있다. 제1 클래드층(121b)은 제1 도전층(121a)에 접할 수 있다. 예를 들어, 제1 클래드층(121b)은 제1 도전층(121a)의 상면과 측면을 덮도록 배치될 수 있다. 그리고 제1 도전층(121a)은 제1 클래드층(121b)보다 두꺼운 두께를 가질 수 있다.
제1 클래드층(121b)은 제1 도전층(121a)보다 부식에 강한 물질로 이루어져 디스플레이 장치(100) 제조 시 제1 조립 배선(121)의 제1 도전층(121a)과 제2 조립 배선(122)의 제2 도전층(122a) 간의 마이그레이션(migration)에 의한 쇼트 불량을 최소화할 수 있다. 예를 들어, 제1 클래드층(121b)은 몰리브덴(Mo), 몰리브덴 티타늄(MoTi) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
고전위 전원 배선(VDD)의 제2 층(VDD2)은 제2 패시베이션층(115) 상에 배치 될 수 있다. 제2 층(VDD2)은 복수의 서브 화소(SP) 각각의 사이에서 열 방향으로 연장되며, 제1 층(VDD1)과 중첩할 수 있다. 제1 층(VDD1)과 제2 층(VDD2)은 제1 층(VDD1)과 제2 층(VDD2) 사이에 형성된 절연층들에 형성된 컨택홀을 통해 전기적으로 연결될 수 있다. 제2 층(VDD2)은 제1 조립 배선(121)과 동일 물질 및 동일 공정으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
복수의 서브 화소(SP) 각각에 연결 전극(CE)이 배치 될 수 있다.연결 전극(CE)은 제2 패시베이션층(115)에 형성된 컨택홀을 통해 제2 커패시터 전극(ST2)이자 제2 트랜지스터(TR2)의 제2 소스 전극(SE2)과 전기적으로 연결된다. 연결 전극(CE)은 발광 소자(LED)와 구동 트랜지스터인 제2 트랜지스터(TR2)를 전기적으로 연결하기 위한 전극으로, 제1 연결층(CE1) 및 제2 연결층(CE2)을 포함한다. 예를 들어, 제1 연결층(CE1)은 제1 조립 배선(121)의 제1 도전층(121a)과 동일 층에서 동일 물질로 형성될 수 있고, 제2 연결층(CE2)은 제1 클래드층(121b)과 동일 층에서 동일 물질로 형성될 수 있다.
이어서, 패시베이션층(116)은 제2 층(VDD2), 제1 조립 배선(121), 연결 전극(CE) 상에 제3 배치 될 수 있다.제3 패시베이션층(116)은 제3 패시베이션층(116) 하부의 구성을 보호하기 위한 절연층으로, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 또한, 제3 패시베이션층(116)은 디스플레이 장치(100)의 제조 시 제1 조립 배선(121)과 제2 조립 배선(122) 간의 마이그레이션에 의한 쇼트 불량을 방지하기 위한 절연층으로 기능할 수 있으며, 이에 대하여 도 4a 및 도 4b를 참조하여 후술하기로 한다.
복수의 조립 배선(120) 중 복수의 제2 조립 배선(122)이 제3 패시베이션층(116) 상에 배치 될 수 있다.복수의 제2 조립 배선(122) 각각은 상술한 바와 같이 동일 라인에 배치된 복수의 서브 화소(SP)에 배치되고, 복수의 제1 조립 배선(121)과 복수의 제2 조립 배선(122)은 서로 이격되어 배치될 수 있다.
복수의 제2 조립 배선(122) 각각은 제2 도전층(122a) 및 제2 클래드층(122b)을 포함할 수 있다. 제2 도전층(122a)은 제3 패시베이션층(116) 상에 배치 될 수 있다. 그리고 제2 클래드층(122b)은 제2 도전층(122a)에 접하여 전기적으로 연결될 수 있다. 예를 들어, 제2 클래드층(122b)은 제2 도전층(122a)의 상면과 측면을 덮도록 배치될 수 있다. 그리고 제2 도전층(122a)은 제2 클래드층(122b)보다 두꺼운 두께를 가질 수 있다.
제2 클래드층(122b) 또한 제1 클래드층(121b)과 동일하게 제2 도전층(122a)보다 부식에 강한 물질로 이루어져 디스플레이 장치(100) 제조 시 제1 조립 배선(121)과 제2 조립 배선(122) 간의 마이그레이션에 의한 쇼트 불량을 최소화할 수 있다. 예를 들어, 제2 클래드층(122b)은 몰리브덴(Mo), 몰리브덴 티타늄(MoTi) 등으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
다음으로, 제2 평탄화층(117)이 복수의 제2 조립 배선(122) 상에 배치 될 수 있다.제2 평탄화층(117)은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
한편, 제2 평탄화층(117)은 복수의 발광 소자(LED) 각각이 안착되는 복수의 제1 개구부(117a) 및 복수의 연결 전극(CE) 각각을 노출시키는 복수의 제2 개구부(117b)를 포함할 수 있다.
복수의 제1 개구부(117a)는 복수의 서브 화소(SP) 각각에 배치 될 수 있다.
이때, 하나의 서브 화소(SP)에서 제1 개구부(117a)는 하나 이상 배치될 수도 있다. 예를 들어, 하나의 서브 화소(SP)에 1개의 제1 개구부(117a)가 배치될 수도 있고, 2개의 제1 개구부(117a)가 배치될 수 있다.
복수의 제1 개구부(117a)는 복수의 발광 소자(LED)가 삽입되는 부분으로, 포켓으로도 지칭될 수 있다. 복수의 제1 개구부(117a)는 복수의 조립 배선(120)과 중첩하도록 형성될 수 있다. 예를 들어, 하나의 제1 개구부(117a)는 하나의 서브 화소(SP)에서 서로 이웃하게 배치된 제1 조립 배선(121) 및 제2 조립 배선(122)과 중첩할 수 있다.
그리고 복수의 제2 조립 배선(122)의 제2 클래드층(122b)의 일부분은 제1 개구부(117a)에서 노출될 수 있다. 반면, 제1 개구부(117a)에서 제3 패시베이션층(116)은 제1 조립 배선(121) 모두를 덮고 있기 때문에 제1 조립 배선(121)은 제1 개구부(117a)에 중첩하나, 제1 개구부(117a)에서 노출되지는 않을 수 있다.
제3 패시베이션층(116) 상의 일부 영역에 제2 조립 배선(122)을 형성하기 위해서는 제3 패시베이션층(116) 상의 전면에 제2 조립 배선(122)을 형성하기 위한 레이어를 증착하고 제2 조립 배선(122)의 일부를 식각하는 단계를 포함한다. 이 경우, 제2 조립 배선(122)을 식각하는 과정에서 식각액에 의해 제3 패시베이션층(116)이 손상될 수 있다.
특히, 단차 영역(SA)에서 취약하여 단차 영역(SA)에서 제3 패시베이션층(116)의 절연 특성이 약화되어 제1 클래드층(121b) 및 제1 도전층(121a)의 손상을 야기할 수 있다. 제1 클래드층(121b) 및 제1 도전층(121a)의 손상은 발광 소자(LED)의 전사율을 저하시킬 수 있다. 이를 해결하기 위해 제3 패시베이션층(116)의 두께를 증가시킬 수 있으나 제1 개구부(117a) 내에서 제3 패시베이션층(116)의 두께 증가는 조립 배선에 의한 전계를 약화시키므로 발광 소자(LED)의 전사율을 저하시킬 수 있다. 따라서, 이를 해결하기 위한 구조 개선이 필요하며 개선된 구조에 대해서는 후술하는 실시예들에서 설명하도록 한다.
복수의 제2 개구부(117b)는 복수의 서브 화소(SP)에 배치 될 수 있다. 복수의 제2 개구부(117b)는 복수의 서브 화소(SP) 각각의 연결 전극(CE)을 노출시키는 부분이다. 제2 평탄화층(117) 아래의 연결 전극(CE)은 복수의 제2 개구부(117b)에서 노출되어, 발광 소자(LED)와 전기적으로 연결될 수 있고, 제2 트랜지스터(TR2)로부터의 구동 전류를 발광 소자(LED)로 전달할 수 있다. 이 경우, 제3 패시베이션층(116)은 제2 개구부(117b)에 중첩하는 영역에서 컨택홀을 가질 수 있고, 연결 전극(CE)은 제2 평탄화층(117) 및 제3 패시베이션층(116)으로부터 노출될 수 있다.
복수의 발광 소자(LED)는 복수의 제1 개구부(117a)에 배치 될 수 있다. 복수의 발광 소자(LED)는 전류에 의해 빛을 발광하는 발광 소자(LED)이다. 복수의 발광 소자(LED)는 적색 광, 녹색 광, 청색 광 등을 발광하는 발광 소자(LED)를 포함할 수 있고, 이들의 조합으로 백색을 포함하는 다양한 색상의 광을 구현할 수 있다. 예를 들어, 발광 소자(LED)는 LED(Light Emitting Diode) 또는 마이크로 LED일 수 있으나, 이에 제한되지 않는다. 이 경우, 마이크로 LED란 발광 소자의 크기가 100㎛ 이하인 것을 의미한다.
이하에서는 복수의 발광 소자(LED)가 적색 서브 화소(SPR)에 배치된 적색 발광 소자(130), 녹색 서브 화소(SPG)에 배치된 녹색 발광 소자(140), 청색 서브 화소(SPB)에 배치된 청색 발광 소자(150)를 포함하는 것으로 가정하여 설명하기로 한다. 다만, 복수의 발광 소자(LED)는 동일한 색상의 광을 발광하는 발광 소자(LED)로 이루어지고, 복수의 발광 소자(LED)로부터 광을 다른 색상의 광으로 변환하는 별도의 광 변환 부재를 사용하여 다양한 색상의 영상을 표시할 수도 있으며, 이에 제한되는 것은 아니다.
복수의 발광 소자(LED)는 적색 서브 화소(SPR)에 배치된 적색 발광 소자(130), 녹색 서브 화소(SPG)에 배치된 녹색 발광 소자(140) 및 청색 서브 화소(SPB)에 배치된 청색 발광 소자(150)를 포함할 수 있다. 적색 발광 소자(130), 녹색 발광 소자(140) 및 청색 발광 소자(150) 각각은 제1 반도체층, 제2 반도체층, 제1 전극 및 제2 전극을 공통으로 포함할 수 있다. 그리고 적색 발광 소자(130)는 적색 광을 발광하는 발광층을 포함하고, 녹색 발광 소자(140)는 녹색 광을 발광하는 발광층을 포함하며, 청색 발광 소자(150)는 청색 광을 발광하는 발광층을 포함할 수 있다.
도 3을 참조하면, 적색 서브 화소(SPR)에 배치된 적색 발광 소자(130)에서 제2 반도체층(133)은 제1 반도체층(131) 상에 배치 될 수 있다. 제1 반도체층(131) 및 제2 반도체층(133)은 특정 물질에 n형 및 p형의 불순물을 도핑하여 형성된 층일 수 있다. 예를 들어, 제1 반도체층(131) 및 제2 반도체층(133)은 AlInGaP계 반도체층을 포함할 수 있으며, 예를 들어 인듐 알루미늄 인화물(InAlP), 갈륨 비소(GaAs) 등과 같은 물질에 p형 또는 n형의 불순물이 도핑된 층일 수 있다. 그리고 p형의 불순물은 마그네슘(Mg), 아연(Zn), 베릴륨(Be) 등일 수 있고, n형의 불순물은 실리콘(Si), 게르마늄(Ge), 주석(Sn) 등일 수 있으나, 이에 제한되지 않는다.
적색 광을 발광하는 발광층(132)은 제1 반도체층(131)과 제2 반도체층(133) 사이에 배치될 수 있다. 발광층(132)은 제1 반도체층(131) 및 제2 반도체층(133)으로부터 정공 및 전자를 공급받아 빛을 발광할 수 있다. 발광층(132)은 단층 또는 다중 양자 우물(Multi-quantum well; MQW) 구조로 이루어질 수 있다.
상기 발광층(132)은 주입되는 전기에너지를 약 570nm 내지 약 630nm 범위 내의 특정 파장을 가진 광으로 변환시킬 수 있다. 특정 파장의 변화는 발광다이오드가 가지는 밴드갭의 크기에 의해 좌우되는데, 밴드갭 크기는 Al과 Ga의 조성비를 변화시킴으로써 조절될 수 있으며, 예컨대 Al의 조성비를 증가시킬수록 파장이 짧아진다.
제1 전극(134)이 제1 반도체층(131) 하면에 배치되고, 제2 전극(135)이 제2 반도체층(133) 상면에 배치될 수 있다. 제1 전극(134)은 제1 개구부(117a)에서 노출된 제2 조립 배선(122)에 본딩되는 전극이고, 제2 전극(135)은 후술할 화소 전극(PE)과 제2 반도체층(133)을 전기적으로 연결하는 전극이다. 제1 전극(134) 및 제2 전극(135)은 도전성 물질로 형성될 수 있다.
이 경우, 제1 전극(134)을 제2 조립 배선(122) 상에 본딩하기 위해 제1 전극(134)을 공융 금속(eutectic metal)으로 구성할 수 있다. 예를 들어, 제1 전극(134)은 주석(Sn), 인듐(In), 아연(Zn), 납(Pb), 니켈(Ni), 금(Au), 백금(Pt), 구리(Cu) 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
그리고 녹색 발광 소자(140) 및 청색 발광 소자(150) 둘 다 적색 발광 소자(130)와 동일하거나 유사한 구조로 형성될 수 있다. 예를 들어, 녹색 발광 소자(140)는 제1 전극, 제1 전극 상의 제1 반도체층, 제1 반도체층 상의 녹색 발광층, 녹색 발광층 상의 제2 반도체층, 제2 반도체층 상의 제2 전극포함할 수 있고, 청색 발광 소자 또한 제1 전극, 제1 반도체층, 청색 발광층, 제2 반도체층 및 제2 전극이 순차적으로 적층된 구조를 포함할 수 있다.
다만, 상기 녹색 발광 소자(140) 및 청색 발광 소자(150)는 GaN, AlGaN, InGaN, AlInGaN, GaP, AlN, GaAs, AlGaAs, InP 및 이들의 혼합물로 이루어진 군에서 선택되는 화합물로 형성될 수 있으나 이에 한정되는 것은 아니다.
한편, 도면에 도시되지는 않았으나, 복수의 발광 소자(LED) 각각의 일부분을 둘러싸는 절연층이 배치될 수 있다. 구체적으로, 절연층은 복수의 발광 소자(LED)의 외측면 중 적어도 하나는 발광 소자(LED)의 측면을 덮을 수 있다. 발광 소자(LED)에 절연층을 형성하여 발광 소자(LED)를 보호하고, 제1 전극(134) 및 제2 전극(135) 형성 시 제1 반도체층(131)과 제2 반도체층(133)의 전기적인 쇼트를 방지할 수 있다.
다음으로, 제3 평탄화층(118)이 복수의 발광 소자(LED) 상에 배치될 수 있다. 제3 평탄화층(118)은 복수의 발광 소자(LED)가 배치된 기판(110) 상부를 평탄화할 수 있고, 복수의 발광 소자(LED)는 제3 평탄화층(118)에 의해 제1 개구부(117a)에서 안정적으로 고정될 수 있다. 제3 평탄화층(118)은 단층 또는 복층으로 구성될 수 있으며, 예를 들어, 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
화소 전극(PE)은 제3 평탄화층(118) 상에 배치될 수 있다. 화소 전극(PE)은 복수의 발광 소자(LED)와 연결 전극(CE)을 전기적으로 연결하기 위한 전극이다. 화소 전극(PE)은 제3 평탄화층(118)에 형성된 컨택홀을 통해 제1 개구부(117a)의 발광 소자(LED)와 제2 개구부(117b)의 연결 전극(CE)에 전기적으로 연결될 수 있다. 따라서, 화소 전극(PE)을 통해 발광 소자(LED)의 제2 전극(135), 연결 전극(CE) 및 제2 트랜지스터(TR2)가 전기적으로 연결될 수 있다.
고전위 전원 배선(VDD)의 제3 층(VDD3)은 제3 평탄화층(118) 상에 배치될 수 있다. 제3 층(VDD3)은 다른 열에 배치된 제1 층(VDD1) 및 제2 층(VDD2)을 전기적으로 연결할 수 있다. 예를 들어, 제3 층(VDD3)은 복수의 서브 화소(SP) 사이에서 행 방향으로 연장되며, 열 방향으로 연장된 고전위 전원 배선(VDD)의 복수의 제2 층(VDD2)을 서로 전기적으로 연결할 수 있다. 그리고 복수의 고전위 전원 배선(VDD)은 제3 층(VDD3)을 통해 메쉬 형태로 연결됨에 따라, 전압 강하 현상이 저감할 수 있는 기술적 효과가 있다.
블랙 매트릭스(BM)는 제3 평탄화층(118) 상에 배치될 수 있다. 블랙 매트릭스(BM)는 제3 평탄화층(118) 상에서 복수의 서브 화소(SP) 사이에 배치될 수 있다. 블랙 매트릭스(BM)는 복수의 서브 화소(SP) 간의 혼색을 저감할 수 있다. 블랙 매트릭스(BM)는 불투명한 물질로 이루어질 수 있으며, 예를 들어, 블랙 레진(black resin)으로 이루어질 수 있으나, 이에 제한되는 것은 아니다.
보호층(119)은 화소 전극(PE), 제3 평탄화층(118), 블랙 매트릭스(BM) 상에 배치될 수 있다. 보호층(119)은 보호층(119) 아래의 구성을 보호하기 위한 층으로, 투광성 에폭시, 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
한편, 제1 개구부(117a)에서 복수의 제1 조립 배선(121)은 복수의 발광 소자(LED)와 이격되고, 복수의 제2 조립 배선(122)만이 복수의 발광 소자(LED)와 컨택할 수 있다. 이는 디스플레이 장치(100) 제조 과정에서 복수의 제1 조립 배선(121)과 복수의 제2 조립 배선(122) 둘 다에 복수의 발광 소자(LED)가 접촉하여 발생하는 불량을 방지하기 위해, 복수의 제1 조립 배선(121) 상에 제3 패시베이션층(116)을 형성하고, 복수의 제2 조립 배선(122)에만 복수의 발광 소자(LED)를 컨택시킬 수 있다. 이하에서는 도 4a 및 도 4b를 참조하여 실시예에 따른 디스플레이 장치(100)의 제조 방법에 대해 상세히 설명하기로 한다.
도 4a 및 도 4b는 실시예에 따른 디스플레이 장치의 제조 방법을 설명하기 위한 공정도들로, 복수의 발광 소자(LED)를 제1 개구부(117a)에 자가 조립하는 공정을 설명하기 위한 공정도들이다.
도 4a를 참조하면, 유체(WT)가 채워진 챔버(CB)에 발광 소자(LED)를 투입한다. 유체(WT)는 물 등을 포함할 수 있고, 유체(WT)가 채워진 챔버(CB)는 상부가 오픈된 형상일 수 있다.
이어서, 발광 소자(LED)가 채워진 챔버(CB) 상에 원장 기판(10)을 위치시킬 수 있다. 원장 기판(10)은 디스플레이 장치(100)를 이루는 복수의 기판(110)으로 구성된 기판으로, 복수의 발광 소자(LED)의 자가 조립 시에는 복수의 조립 배선(120)과 제2 평탄화층(117)까지 형성한 원장 기판(10)을 사용할 수 있다.
그리고 제1 조립 배선(121) 및 제2 조립 배선(122)과 제2 평탄화층(117)까지 형성된 원장 기판(10)을 챔버(CB) 상에 위치시키거나, 챔버(CB) 내에 투입한다. 이 경우, 제2 평탄화층(117)의 제1 개구부(117a)와 유체(WT)가 서로 마주하도록 원장 기판(10)을 위치시킬 수 있다.
이어서, 원장 기판(10) 상에 자석(MG)을 위치시킬 수 있다. 챔버(CB)의 바닥에 가라앉거나 부유하는 발광 소자(LED)들은 자석(MG)의 자기력에 의해 원장 기판(10) 측으로 이동할 수 있다.
이 경우, 발광 소자(LED)는 자기장에 의해 이동하도록 자성체를 포함할 수 있다. 예를 들어, 발광 소자(LED)의 제1 전극(134) 또는 제2 전극(135)은 철이나 코발트, 니켈과 같은 강자성체 물질을 포함할 수 있다.
다음으로, 자석(MG)에 의해 제2 평탄화층(117) 측으로 이동한 발광 소자(LED)는 제1 조립 배선(121)과 제2 조립 배선(122)에 의해 형성된 전기장에 의해 제1 개구부(117a)에 자가 조립될 수 있다.
복수의 제1 조립 배선(121)과 복수의 제2 조립 배선(122)에는 교류 전압이 인가되어 전기장이 형성될 수 있다. 이러한 전기장에 의해 발광 소자(LED)는 유전 분극되어 극성을 가질 수 있다. 그리고 유전 분극된 발광 소자(LED)는 유전 영동(Dielectrophoresis; DEP), 즉, 전기장에 의해 특정 방향으로 이동하거나 고정될 수 있다. 따라서, 유전 영동을 이용하여 복수의 발광 소자(LED)를 제2 평탄화층(117)의 제1 개구부(117a) 내에 고정시킬 수 있다.
다음으로, 복수의 제1 조립 배선(121) 및 복수의 제2 조립 배선(122)의 전기장을 이용해 제1 개구부(117a) 내에 발광 소자(LED)를 고정시킨 상태에서 원장 기판(10)을 180° 뒤집을 수 있다. 실시예는 복수의 제1 조립 배선(121) 및 복수의 제2 조립 배선(122)에 전압을 인가한 상태에서 원장 기판(10)을 뒤집고, 후속 공정을 진행할 수 있다.
그리고 발광 소자(LED)의 제1 전극(134)이 제2 조립 배선(122) 상에 위치한 상태에서 발광 소자(LED)에 열 및 압력을 가하여 발광 소자(LED)를 제2 조립 배선(122)에 본딩할 수 있다. 예를 들어, 발광 소자(LED)의 제1 전극(134)은 제2 조립 배선(122)과 공융 접합(eutectic bonding)을 통해 본딩될 수 있다. 공융 접합은 고온에서의 열압착에 의한 접합방식으로, 매우 견고하고 신뢰성이 매우 높은 본딩 공정 중의 하나이다. 공융 접합 방식은 높은 접합 강도를 실현시킬 수 있을 뿐만 아니라, 외부로부터 별도의 접착물을 도포할 필요가 없다는 장점을 가진다. 다만, 복수의 발광 소자(LED)의 본딩 방식은 공융 접합 외에도 다양하게 구성될 수 있으며, 이에 제한되지 않는다.
한편, 복수의 제1 조립 배선(121) 및 복수의 제2 조립 배선(122)은 디스플레이 장치(100) 제조 시 서로 다른 전압이 인가되나, 디스플레이 장치(100) 구동 시 동일한 전압이 인가될 수 있다. 이를 위해, 디스플레이 장치(100) 제조 시 복수의 제1 조립 배선(121) 및 복수의 제2 조립 배선(122)은 서로 다른 조립 패드에 연결되어, 서로 다른 전압이 인가될 수 있다.
따라서, 원장 기판(10)을 복수의 발광 소자(LED)가 투입된 챔버(CB)에 위치시킨 후, 복수의 조립 패드를 통해 복수의 조립 배선(120)에 교류 전압을 인가하여 전기장을 형성할 수 있고, 복수의 발광 소자(LED)를 제2 평탄화층(117)의 제1 개구부(117a)에 용이하게 자가 조립할 수 있다.
한편, 복수의 서브 화소(SP) 별로 복수의 발광 소자(LED)를 자가 조립하는 경우, 복수의 적색 서브 화소(SPR)에 배치된 복수의 조립 배선(120), 복수의 녹색 서브 화소(SPG)에 배치된 복수의 조립 배선(120), 복수의 청색 서브 화소(SPB)에 배치된 복수의 조립 배선(120)을 서로 다른 조립 패드에 연결할 수 있다.
복수의 조립 패드를 통해 복수의 서브 화소(SP) 중 특정 서브 화소(SP)에만 발광 소자(LED)를 선택적으로 자가 조립할 수 있다. 자가 조립을 마친 원장 기판(10)은 스크라이빙하여 복수의 기판(110)으로 분리할 수 있다. 이후, 복수의 제1 조립 배선(121)을 하나로 연결하는 링크 배선과 복수의 제2 조립 배선(122)을 하나로 연결하는 링크 배선을 통해 복수의 제1 조립 배선(121) 및 복수의 제2 조립 배선(122)에 용이하게 동일 전압을 인가할 수 있다.
실시예에 따른 디스플레이 장치(100)에서는 복수의 발광 소자(LED)의 자가 조립을 위한 복수의 조립 배선(120) 중 적어도 일부를 복수의 발광 소자(LED)에 저전위 전원 전압을 인가하는 배선으로 활용할 수 있다. 디스플레이 장치(100) 제조 시, 자기장을 이용해 유체(WT) 내에서 부유하는 복수의 발광 소자(LED)를 원장 기판(10)에 인접하게 이동시킬 수 있다.
이어서, 복수의 제1 조립 배선(121) 및 복수의 제2 조립 배선(122)에 서로 다른 전압을 인가하여 전기장을 형성할 수 있고, 복수의 발광 소자(LED)는 전기장에 의해 복수의 제1 개구부(117a) 내에 자가 조립될 수 있다.
이 경우, 저전위 전압을 공급하는 배선을 별도로 형성하고 이를 자가 조립된 복수의 발광 소자(LED)에 연결하는 대신, 제1 개구부(117a) 내에서 일부분이 노출된 제2 조립 배선(122)에 발광 소자(LED)의 제1 전극(134)을 본딩하여, 디스플레이 장치(100) 구동 시 복수의 조립 배선(120)을 복수의 발광 소자(LED)로 저전위 전압을 공급하는 배선으로 사용할 수 있다. 따라서, 실시예에 따른 디스플레이 장치(100)에서는 복수의 조립 배선(120)을 복수의 발광 소자(LED)의 자가 조립만이 아니라 복수의 발광 소자(LED)의 구동을 위한 배선으로 사용할 수 있다.
실시예에 따른 디스플레이 장치(100)에서는 복수의 조립 배선(120)이 클래드층을 포함하여 복수의 조립 배선(120)이 부식되거나, 쇼트 불량을 저감할 수 있다. 복수의 제1 조립 배선(121)은 제1 도전층(121a) 및 제1 도전층(121a)을 둘러싸고 제1 도전층(121a)보다 부식에 강한 제1 클래드층(121b)으로 이루어지고, 복수의 제2 조립 배선(122)은 제2 도전층(122a) 및 제2 도전층(122a)을 둘러싸고 제2 도전층(122a)보다 부식에 강한 제2 클래드층(122b)으로 이루어진다. 디스플레이 장치(100) 제조 시, 복수의 조립 배선(120)이 형성된 원장 기판(10)을 유체(WT) 내에 위치시켜 복수의 발광 소자(LED)를 자가 조립할 수 있다.
이 경우, 유체(WT) 내에 제1 도전층(121a) 및/또는 제2 도전층(122a)이 노출되어 조립 배선(120)이 부식될 수도 있고, 이에 의해 쇼트 불량이 발생할 수도 있다. 그러므로, 복수의 제1 조립 배선(121)의 제1 도전층(121a)을 제2 패시베이션층(115)과 제1 클래드층(121b)으로 커버할 수 있고, 복수의 제2 조립 배선(122)의 제2 도전층(122a)을 제3 패시베이션층(116)과 제2 클래드층(122b)으로 커버할 수 있다. 따라서, 복수의 조립 배선(120)이 제1 클래드층(121b) 및 제2 클래드층(122b)을 포함하는 구조로 형성되어, 복수의 조립 배선(120)의 신뢰성을 향상시킬 수 있다.
다음으로, 도 5는 제2 실시예에 따른 디스플레이 장치의 단면도이다. 도 5의 디스플레이 장치(500)는 도 1 내지 도 3의 디스플레이 장치(100)와 비교하여 제3 패시베이션층(516)이 상이하며, 이러한 특징을 중심으로 기술하기로 한다.도 5를 참조하면, 제1 조립 배선(121)의 제1 도전층(121a) 및 제2 조립 배선(122)의 제2 도전층(522a)은 제2 평탄화층(117)에 중첩한다. 제2 평탄화층(117)은 제1 조립 배선(121)의 제1 도전층(121a) 및 제2 조립 배선(522)의 제1 도전층(522a) 모두를 덮을 수 있고, 제1 도전층(121a) 및 제2 도전층(522a)은 제1 개구부(117a)와 이격될 수 있다.
제1 조립 배선(121)의 제1 클래드층(121b)은 제1 도전층(121a)과 제2 평탄화층(117) 사이에서 제1 도전층(121a)을 덮도록 배치될 수 있다. 그리고 제1 개구부(117a)에 중첩하지 않는 제1 도전층(121a) 대신 제1 클래드층(121b)이 제1 개구부(117a) 측으로 연장되어, 발광 소자(LED)를 자가 조립하기 위한 전기장을 형성할 수 있다.
제1 클래드층(121b)의 일부분은 제2 평탄화층(117)에 중첩하고, 제1 도전층(121a)의 상면과 측면을 덮을 수 있다. 그리고 제1 클래드층(121b)의 나머지 부분은 제1 개구부(117a) 내측으로 연장되어 발광 소자(LED)와 중첩할 수 있다. 다만, 제1 클래드층(121b) 상에 제3 패시베이션층(516)이 배치되므로, 제1 클래드층(121b)은 발광 소자(LED)의 제1 전극(134)과는 접하지 않는다.
복수의 제2 조립 배선(522)의 제2 클래드층(522b)은 제2 도전층(522a)과 제2 평탄화층(117) 사이에서 제2 도전층(522a)을 덮도록 배치될 수 있다. 그리고 제1 개구부(117a)에 중첩하지 않는 제2 도전층(522a) 대신 제2 클래드층(522b)이 제1 개구부(117a) 측으로 연장되어, 제1 클래드층(121b)과 함께 발광 소자(LED)를 자가 조립하기 위한 전기장을 형성할 수 있다.
제2 클래드층(522b)의 일부분은 제2 평탄화층(117)에 중첩하고, 제2 도전층(522a)의 상면과 측면을 덮을 수 있다. 제2 클래드층(522b)의 나머지 부분은 제1 개구부(117a) 내측으로 연장되어 발광 소자(LED)와 중첩할 수 있다. 이 경우, 제2 클래드층(522b)은 제3 패시베이션층(516) 상에 배치되므로, 제2 클래드층(522b)과 복수의 발광 소자(LED)의 제1 전극(134)은 서로 접할 수 있고, 발광 소자(LED)에 제2 조립 배선(522)으로부터의 저전위 전원 전압을 공급할 수 있다.
앞서 언급한 바와 같이, 제2 도전층(522a) 및 제2 클래드층(522b)의 패터닝 과정에서 식각액에 의해 제1 클래드층(121a) 및 제1 도전층(121a)의 손상을 막기 위해 제3 패시베이션층(516)의 두께를 증가시킬 수 있다. 두께가 증가된 제3 패시베이션층(516)은 제2 도전층(522a) 및 제2 클래드층(522b)의 식각액에 의해 어느 정도 식각되더라도 단차 영역(SA)에서 제1 도전층(121a) 및 제1 클래드층(121b)으로부터 절연 특성을 유지할 수 있는 기술적 효과가 있다.
발광 소자(LED)의 조립 특성을 유지하기 위해 두께가 증가된 제3 패시베이션층(516)은 제1 개구부(117a) 내에서 추가로 식각될 수 있다.
따라서, 제3 패시베이션층(516)의 두께는 제1 개구부(117a) 내의 영역에서 제1 두께(D1)이고 제1 개구부(117a) 외의 영역에서 제2 두께(D2)를 가질 수 있다. 제3 패시베이션층(516)의 제1 두께(D1)는 제2 두께(D2)와 다르고, 제1 두께(D1)가 제2 두께(D2)보다 얇을 수 있다. 예를 들어, 제3 패시베이션층(516)의 제2 두께(D2)는 제1 두께(D1)의 두 배 이상일 수 있다.
제2 실시예에 따른 디스플레이 장치(500)에서는 제3 패시베이션층(516)의 두께를 증가시킴으로써 제3 패시베이션층(516)의 절연 특성 파괴 및 제1 도전층(121a)과 제1 클래드층(121b)의 손상을 방지할 수 있는 기술적 효과가 있다.
또한, 복수의 제1 조립 배선(121)은 제1 도전층(121a) 및 제1 도전층(121a)보다 부식에 강한 제1 클래드층(121b)을 포함하고, 복수의 제2 조립 배선(522)은 제2 도전층(522a) 및 제2 도전층(522a)보다 부식에 강한 제2 클래드층(522b)을 포함할 수 있다.
이 경우, 상대적으로 부식에 약한 제1 도전층(121a) 및 제2 도전층(522a)을 덮도록 제1 클래드층(121b), 제2 클래드층(522b) 및 제2 평탄화층(117)을 형성하여, 제1 도전층(121a) 및 제2 도전층(522a)이 유체(WT) 내에 노출되지 않도록 할 수 있다. 그리고 제2 평탄화층(117)으로 덮힌 제1 도전층(121a)과 제2 도전층(522a) 대신 제1 클래드층(121b) 및 제2 클래드층(522b)이 제1 개구부(117a) 내측으로 연장되어, 발광 소자(LED)의 자가 조립을 유도하는 전기장을 형성할 수 있다.
또한, 자가 조립이 완료된 후, 제1 개구부(117a) 내측으로 연장된 제2 클래드층(522b) 상에 발광 소자(LED)의 제1 전극(134)을 본딩하여 제2 조립 배선(522)과 발광 소자(LED)를 전기적으로 연결할 수 있다. 따라서, 제2 실시예에 따른 디스플레이 장치(500)에서는 복수의 조립 배선(520) 각각의 제1 클래드층(121b) 및 제2 클래드층(522b)만 제1 개구부(117a)에 배치하여 복수의 조립 배선(520)의 부식 및 쇼트 불량을 줄일 수 있는 기술적 효과가 있다.
제2 실시예에 따른 디스플레이 장치(500)에서는 제1 개구부(117a)에서 제1 클래드층(121b)과 제2 클래드층(522b) 간의 낮은 단차로 복수의 발광 소자(LED)의 본딩 공정을 용이하게 수행할 수 있다. 구체적으로, 복수의 발광 소자(LED)가 안착되는 제1 개구부(117a) 내에서 복수의 조립 배선(520) 중 제1 클래드층(121b) 및 제2 클래드층(522b)만이 배치될 수 있다. 이 경우, 제1 클래드층(121b) 및 제2 클래드층(522b)은 제1 도전층(121a) 및 제2 도전층(522a)보다 얇은 두께를 갖는다.
그러므로, 복수의 발광 소자(LED)를 제1 개구부(117a) 내에 위치시킨 경우, 복수의 발광 소자(LED)와 제1 클래드층(121b) 사이의 간격, 즉, 제1 클래드층(121b) 상에서 복수의 발광 소자(LED)가 빈 공간 상에 떠있는 불안정적인 상태로 배치되는 경우를 최소화할 수 있고, 복수의 발광 소자(LED)를 제2 클래드층(522b) 상에 안정적으로 본딩할 수 있는 기술적 효과가 있다.
도 6은 제3 실시예에 따른 디스플레이 장치의 단면도이다. 제3 실시예는 제2 실시예의 특징을 채용할 수 있다.
도 6을 참조하면, 제1 도전층(121a)이 제2 패시베이션층(115)과 제3 패시베이션층(616) 사이에 제1 조립 배선(121)의 배치되고, 제1 클래드층(121b)이 제1 도전층(121a)과 제3 패시베이션층(616) 사이에 배치될 수 있다.
제1 클래드층(121b)은 일부분은 제1 조립 배선(121)의 상면에 접하며, 제2 평탄화층(117)에 중첩할 수 있다. 제1 클래드층(121b)의 나머지 부분은 제1 개구부(117a) 내측으로 연장되어 발광 소자(LED)에 중첩할 수 있다.
제2 조립 배선(622)의 제2 도전층(622a)이 제3 패시베이션층(616) 상에 배치되고, 제2 클래드층(622b)이 제2 도전층(622a) 상에 배치될 수 있다.
제2 클래드층(622b)의 일부분은 제2 도전층(622a)과 중첩하는 동시에 제2 평탄화층(117)과 중첩할 수 있다. 제2 클래드층(622b)의 나머지 부분은 제1 개구부(117a) 내측으로 연장되어 발광 소자(LED)와 전기적으로 연결될 수 있다. 즉, 복수의 발광 소자(LED)의 제1 전극(134)을 제2 클래드층(622b)에만 전기적으로 연결시킬 수 있다.
제2 도전층(622a) 및 제2 클래드층(622b)의 패터닝 과정에서 식각액에 의한 제3 패시베이션층(616)의 손상을 방지하기 위해 제1 조립 배선(121)과 제3 패시베이션층(616) 사이에 제4 패시베이션층(615)을 배치할 수 있다. 제4 패시베이션층(615)은 제1 개구부(117a) 주변부로 단차 영역(SA)을 커버하며 최소 영역에 배치될 수 있다.
구체적으로, 제4 패시베이션층(615)은 제1 클래드층(122b)을 커버하고 제1 개구부(117a) 및 제2 도전층(622a)과 중첩되도록 배치될 수 있다. 또한, 제4 패시베이션층(615)은 제3 패시베이션층(615) 보다 절연특성 및 단차 커버특성이 우수할 수 있다. 예를 들어, 제3 패시베이션층(615)이 실리콘 산화물(SiOx)인 경우 제4 패시베이션층(615)은 실리콘 질화물(SiNx)일 수 있지만, 이에 제한되지는 않는다.
제4 패베이션층(615)의 배치 영역은 상기에 언급된 영역으로 제한되지 않고, 단차 영역(SA) 및 제1 도전층(121a)을 커버하도록 배치될 수도 있다.
제3 패시베이션층(615)은 제4 패시베이션층(615) 상에 배치될 수 있다. 이 경우, 도 6과 같이 제3 패시베이션층(616)은 제1 두께(D1) 및 제2 두께(D2)를 포함하는, 두께가 증가된 레이어일 수 있으나 이에 제한되지 않고, 도 3과 같이 제1 두께(D1)만으로 구현된 제3 패시베이션층(616)일 수도 있다.
제3 실시예에 따른 디스플레이 장치(600)에서는 제4 패시베이션층(615)을 제1 개구부(117a) 주변 및 단차 영역(SA)을 커버하도록 배치하여, 제1 클래드층(121b)과 제1 도전층(121a)의 손상을 방지하고 발광 소자(130)의 조립 특성을 유지할 수 있다.
다음으로, 도 7은 제4 실시예에 따른 디스플레이 장치의 단면도이다. 제4 실시예는 제2 실시예 및 제3 실시예의 특징을 채용할 수 있다.
도 7을 참조하면, 제1 조립 배선(121)의 제1 도전층(121a)이 제2 패시베이션층(115) 상에 배치되고, 제1 도전층(121a)을 커버하도록 제1 클래드층(121b)이 배치될 수 있다. 제1 클래드층(121b)은 제1 도전층(121a)의 상면과 측면을 덮으며, 제2 평탄화층(117)의 제1 개구부(117a) 내측으로 연장되어 발광 소자(LED)에 중첩할 수 있다.
제1 클래드층(121b)의 일부분은 제1 조립 배선(121)의 상면에 접하며, 제2 평탄화층(117)에 중첩할 수 있다. 제1 클래드층(121b)의 나머지 부분은 제1 개구부(117a) 내측으로 연장되어 발광 소자(LED)에 중첩할 수 있다.
제2 조립 배선(722)의 제2 도전층(722a)이 제3 패시베이션층(716) 상에 배치되고, 제3 클래드층(722c)이 제3 패시베이션층(716) 아래에 배치될 수 있다. 제3 패시베이션층(716)은 제3 클래드층(722c)과 제2 도전층(722a) 사이에 배치될 수 있다. 제3 클래드층(722c)은 제2 도전층(722a) 아래에 배치되고, 제3 패시베이션층(716)에 형성된 컨택홀을 통해 제2 도전층(722a)과 전기적으로 연결될 수 있다.
제3 클래드층(722c)의 일부분은 제2 도전층(722a)과 중첩하는 동시에 제2 평탄화층(117)과 중첩할 수 있다. 제3 클래드층(722c)의 나머지 부분은 제1 개구부(117a) 내측으로 연장되어 발광 소자(LED)와 전기적으로 연결될 수 있다.
제3 클래드층(722c)은 제1 클래드층(121b)과 동일 공정으로 형성되어, 동일 평면 상에서 동일 물질로 형성될 수 있다. 따라서, 제3 클래드층(722c) 및 제1 클래드층(121b) 사이의 공정 편차를 줄일 수 있다.
제3 패시베이션층(716)은 제1 클래드층(121b)과 제3 클래드층(722c) 상에는 배치되고, 제2 도전층(722a)이 제3 패시베이션층(716) 상에 배치되며, 제2 도전층(722a)을 커버하도록 제2 클래드층(722b)이 배치될 수 있다.
제3 패시베이션층(716)은 단차 영역(SA)의 절연 특성을 유지할 수 있을 정도의 충분한 두께로 형성되어, 제3 패시베이션층(716) 상에서 제2 도전층(722a) 패터닝시 제1 조립 배선(121)의 손상이 발생하지 않도록 할 수 있다. 이어서, 제2 도전층(722a)을 패터닝한 후, 제1 개구부(117a) 영역에서 제3 패시베이션층(716)의 두께를 감소시키기 위한 식각 공정을 진행한다.
제3 패시베이션층(716)의 두께는 제1 개구부(117a) 내의 영역에서 제1 두께(D1)이고 제1 개구부(117a) 외의 영역에서 제2 두께(D2)를 가질 수 있다. 제3 패시베이션층(716)의 제1 두께(D1)는 제2 두께(D2)와 다르고, 제1 두께(D1)가 제2 두께(D2)보다 얇을 수 있다.
예를 들어, 제3 패시베이션층(716)의 제2 두께(D2)는 제1 두께(D1)의 두 배 이상일 수 있다. 제1 개구부(117a) 영역에서 두께가 감소된 제3 패시베이션층(716)은 제1 조립 배선(121) 및 제2 조립 배선(722)을 통한 발광 소자(LED)의 조립 공정시 조립률을 향상시킬 수 있는 기술적 효과가 있다.
도 7에서 발광 소자(LED)가 제3 패시베이션층(716)과 접촉하지 않고 발광 소자(LED)가 제3 패시베이션층(716)으로부터 떠 있는 것처럼 도시되었지만, 실질적으로 제3 패시베이션층(716)의 두께는 발광 소자(LED)의 크기 대비 매우 얇기 때문에 발광 소자(LED)는 제3 패시베이션층(716)에 접촉할 수 있다.
제4 실시예에 따른 디스플레이 장치(700)에서는 제3 패시베이션층(716)의 두께를 증가시킴으로써 제3 패시베이션층(716)의 절연 특성 파괴 및 제1 도전층(121a)과 제1 클래드층(121b)의 손상을 방지할 수 있다. 또한, 제1 클래드층(121b)과 동일 공정으로 동일 평면상에 제3 클래드층(722c)을 형성함으로써 공정 편차를 줄이고, 발광 소자(LED) 조립시 전계 형성 전극의 끝단으로 활용함으로써 전계를 향상시킬 수 있는 기술적 효과가 있다.
제2 도전층(722a)을 덮는 제2 클래드층(722b)이 제2 도전층(722a) 상에 배치될 수 있다. 제2 클래드층(722b)은 제2 도전층(722a)의 상면과 측면을 덮을 수 있다.
그리고 제2 클래드층(722b)과 제3 패시베이션층(716)을 덮는 제2 평탄화층(117)이 배치될 수 있다. 제2 평탄화층(117)은 제2 클래드층(722b)의 적어도 일부분을 덮도록 배치될 수 있다. 제2 평탄화층(117)의 제1 개구부(117a)에서 제2 클래드층(722b)의 일부분이 노출될 수 있다.
제2 평탄화층(117)으로 덮힌 제1 도전층(121a)과 제2 도전층(722a) 대신 제1 클래드층(121b), 제2 클래드층(722b), 및 제3 클래드층(722c)이 제1 개구부(117a) 내측으로 연장되어, 발광 소자(LED)의 자가 조립을 유도하는 전기장을 형성할 수 있다. 또한, 자가 조립이 완료된 후, 제1 개구부(117a) 내측으로 연장된 제2 클래드층(522b) 상에 발광 소자(LED)의 제1 전극(134)을 본딩하여 제2 조립 배선(722)과 발광 소자(LED)를 전기적으로 연결할 수 있다.
따라서, 제4 실시예에 따른 디스플레이 장치(700)에서는 복수의 조립 배선(720) 각각의 제1 클래드층(121b), 제2 클래드층(722b), 및 제3 클래드층(722c)만 제1 개구부(117a)에 배치하여 복수의 조립 배선(720)의 부식 및 쇼트 불량을 줄일 수 있는 기술적 효과가 있다.
도 8은 제5 실시예에 따른 디스플레이 장치의 단면도이다. 제5 실시예는 제2 내지 제4 실시예의 특징을 채용할 수 있다. 도 8을 참조하면, 제1 조립 배선(121)의 제1 도전층(121a)이 제2 패시베이션층(115) 상에 배치되고, 제1 도전층(121a)을 커버하도록 제1 클래드층(121b)이 배치될 수 있다. 제1 클래드층(121b)은 제1 도전층(121a)의 상면과 측면을 덮으며, 제4 평탄화층(127)의 제3 개구부(127a) 내측으로 연장되어 발광 소자(LED)에 중첩할 수 있다.
제1 클래드층(121b)의 일부분은 제1 조립 배선(121)의 상면에 접하며, 제2 평탄화층(117)에 중첩할 수 있다. 제1 클래드층(121b)의 나머지 부분은 제3 개구부(127a) 내측으로 연장되어 발광 소자(LED)에 중첩할 수 있다.
제2 조립 배선(722)의 제2 도전층(822a)이 제3 패시베이션층(816) 상에 배치되고, 제3 클래드층(822c)이 제3 패시베이션층(816) 아래에 배치될 수 있다. 제3 클래드층(822c)과 제2 도전층(822a) 사이에 제3 패시베이션층(816)이 배치될 수 있다. 제3 클래드층(822c)은 제2 도전층(822a) 아래에 배치되고, 제3 패시베이션층(816)에 형성된 컨택홀을 통해 제2 도전층(822a)과 전기적으로 연결될 수 있다.
제3 클래드층(822c)의 일부분은 제2 도전층(822a)과 중첩하는 동시에 제2 평탄화층(117) 및 제4 평탄화층(127)과 중첩할 수 있다. 제3 클래드층(822c)의 나머지 부분은 제3 개구부(127a) 내측으로 연장되어 발광 소자(LED)와 전기적으로 연결될 수 있다.
제3 클래드층(822c)은 제1 클래드층(121b)과 동일 공정으로 형성되어, 동일 평면 상에서 동일 물질로 형성될 수 있다. 따라서, 제3 클래드층(822c) 및 제1 클래드층(121b) 사이의 공정 편차를 줄일 수 있다.
제3 패시베이션층(816)이 제1 클래드층(121b)과 제3 클래드층(822c) 상에 배치되고, 제2 도전층(822a)이 제3 패시베이션층(816) 상에 배치되며, 제2 도전층(822a)을 커버하도록 제2 클래드층(822b)이 배치될 수 있다.
제5 실시예에 따른 디스플레이 장치(800)에서는 발광 소자(LED)가 배치될 영역을 노출시킨 제2 평탄화층(117)의 측면에 배치된 반사층(850)을 포함할 수 있다. 반사층(850)은 발광 소자(LED)에서 발생한 광을 반사시킬 수 있는 금속 물질로 형성되므로, 반사층(850)이 제2 클래드층(822b)과 쇼트되지 않고 플로팅될 수 있도록 제2 클래드층(822b)은 개구부를 포함할 수 있다. 제2 클래드층(822b)의 개구부에는 반사층(850)이 배치되어 제3 패시베이션층(816)과 접촉할 수 있다. 예를 들어, 반사층(850)은 알루미늄(Al) 등을 포함할 수 있으나, 이에 제한되지는 않는다.
제2 클래드층(822b)의 개구부는 제2 클래드층(822b)을 두 개의 부분으로 나누어 이격시킬 수 있다. 두 개로 나뉜 제2 클래드층(822b)을 전기적으로 연결시키기 위해 제3 패시베이션층(816)에 컨택홀들을 형성하고, 제3 패시베이션층(816)의 컨택홀들을 통해 이격된 두 개의 제2 클래드층(822b)은 각각 제3 클래드층(822c)과 연결될 수 있다. 구체적으로, 제3 패시베이션층(816)에 형성된 컨택홀들은 제2 클래드층(822b)의 개구부 주변에 형성되고, 반사층(850)과 중첩하지 않는다. 제2 평탄화층(117)과 중첩하는 제2 클래드층(822b)은 제3 패시베이션층(816)의 일 컨택홀을 통해 제3 클래드층(822c)과 연결되고, 제3 클래드층(822c)은 제3 패시베이션층(816)의 다른 컨택홀을 통해 제2 평탄화층(117)의 개구부와 중첩하는 제2 클래드층(822b)과 연결될 수 있다. 이 경우, 제3 클래드층(822c)은 제3 패시베이션층(816)의 컨택홀을 통해 제2 도전층(822a)과 연결되지 않을 수 있다. 또한, 제3 클래드층(822c)은 제3 개구부(127a)까지 연장되지 않을 수도 있다.
제3 패시베이션층(816)은 단차 영역(SA)의 절연 특성을 유지할 수 있을 정도의 충분한 두께로 형성되어, 제3 패시베이션층(816) 상에서 제2 도전층(822a) 패터닝시 제1 조립 배선(121)의 손상이 발생하지 않도록 한다. 제2 도전층(822a)을 패터닝한 후, 제3 개구부(127a) 영역에서 제3 패시베이션층(816)의 두께를 감소시키기 위한 식각 공정을 진행한다.
제3 패시베이션층(816)의 두께는 제3 개구부(127a) 내의 영역에서 제1 두께(D1)이고 제3 개구부(127a) 외의 영역에서 제2 두께(D2)를 가질 수 있다. 제3 패시베이션층(816)의 제1 두께(D1)는 제2 두께(D2)와 다르고, 제1 두께(D1)가 제2 두께(D2)보다 얇을 수 있다.
예를 들어, 제3 패시베이션층(816)의 제2 두께(D2)는 제1 두께(D1)의 두 배 이상일 수 있다. 제3 개구부(127a) 영역에서 두께가 감소된 제3 패시베이션층(816)은 제1 조립 배선(121) 및 제2 조립 배선(822)을 통한 발광 소자(LED)의 조립 공정시 조립률을 향상시킬 수 있는 기술적 효과가 있다.
도 7에서 언급한 바와 같이, 도 8에서 발광 소자(LED)가 제3 패시베이션층(816)과 접촉하지 않고 발광 소자(LED)가 제3 패시베이션층(816)으로부터 떠 있는 것처럼 도시되었지만, 실질적으로 제3 패시베이션층(816)의 두께는 발광 소자(LED)의 크기 대비 매우 얇기 때문에 발광 소자(LED)는 제3 패시베이션층(816)에 접촉할 수 있다.
제2 평탄화층(117)은 개구부가 마련된 제2 클래드층(822b)과 제3 패시베이션층(816) 상에 배치될 수 있다. 제2 평탄화층(117)은 제1 도전층(121a) 및 제2 도전층(822a)과 중첩되고 제1 클래드층(121b)의 일부 및 제2 클래드층(822b)의 일부 영역과 중첩되는 발광 소자(LED) 배치 영역은 노출될 수 있도록 개구부를 갖는다.
제2 평탄화층(117)의 개구부 주변으로 제2 평탄화층(117)의 측면에는 반사층(850)이 배치될 수 있다. 제1 반사층(850a)은 제3 패시베이션층(816)과 컨택하고, 제2 반사층(850b)은 제2 클래드층(822b)의 개구부를 통해 제3 패시베이션층(816)과 컨택할 수 있다. 제1 반사층(850a)과 제2 반사층(850b)은 서로 연결되어 제2 평탄화층(117)의 개구부를 둘러싸도록 배치될 수 있다. 반사층이 제2 평탄화층(117)의 개구부를 완전히 둘러싼 경우 발광 소자(LED)에서 발생된 광의 손실을 상당히 줄일 수 있다.
반사층(850) 및 제2 평탄화층(117) 상에는 반사층(850)을 보호하기 위한 제4 평탄화층(127)이 배치될 수 있다. 제4 평탄화층(127)은 발광 소자(LED) 배치 영역의 제2 클래드층(822b)를 노출시킨 제3 개구부(127a)를 포함한다. 예를 들어, 제4 평탄화층(127)은 아크릴(acryl)계 유기 물질로 이루어질 수 있으나, 이에 제한되지 않는다.
제5 실시예에 따른 디스플레이 장치(800)에서는 제3 패시베이션층(816)의 두께를 증가시킴으로써 제3 패시베이션층(816)의 절연 특성 파괴 및 제1 도전층(121a)과 제1 클래드층(121b)의 손상을 방지할 수 있다. 또한, 발광 소자(LED)가 배치된 개구부 주변으로 반사층(850)을 배치하여 발광 소자(LED)로부터 발생된 광의 손실을 줄일 수 있는 기술적 효과가 있다.
도 9는 제6 실시예에 따른 디스플레이 장치의 단면도이다. 제6 실시예는 제2 내지 제5 실시예의 특징을 채용할 수 있다.
도 9를 참조하면, 제1 조립 배선(121)의 제1 도전층(121a) 및 제2 조립 배선(522)의 제2 도전층(522a)은 제2 평탄화층(117)에 중첩한다. 제2 평탄화층(117)은 제1 조립 배선(121)의 제1 도전층(121a) 및 제2 조립 배선(522)의 제1 도전층(522a) 모두를 덮을 수 있고, 제1 도전층(121a) 및 제2 도전층(522a)은 제3 개구부(127a)와 이격될 수 있다.
제1 조립 배선(121)의 제1 클래드층(121b)은 제1 도전층(121a)과 제2 평탄화층(117) 사이에서 제1 도전층(121a)을 덮도록 배치될 수 있다. 그리고 제3 개구부(137a)에 중첩하지 않는 제1 도전층(121a) 대신 제1 클래드층(121b)이 제3 개구부(127a) 측으로 연장되어, 발광 소자(LED)를 자가 조립하기 위한 전기장을 형성할 수 있다.
제1 클래드층(121b)의 일부분은 제2 평탄화층(117)에 중첩하고, 제1 도전층(121a)의 상면과 측면을 덮을 수 있다. 그리고 제1 클래드층(121b)의 나머지 부분은 제3 개구부(127a) 내측으로 연장되어 발광 소자(LED)와 중첩할 수 있다. 다만, 제1 클래드층(121b) 상에 제3 패시베이션층(816)이 배치되므로, 제1 클래드층(121b)은 발광 소자(LED)의 제1 전극(134)과는 접하지 않는다.
복수의 제2 조립 배선(522)의 제2 클래드층(522b)은 제2 도전층(522a)과 제2 평탄화층(117) 사이에서 제2 도전층(522a)을 덮도록 배치될 수 있다. 그리고 제3 개구부(127a)에 중첩하지 않는 제2 도전층(522a) 대신 제2 클래드층(522b)이 제3 개구부(127a) 측으로 연장되어, 제1 클래드층(121b)과 함께 발광 소자(LED)를 자가 조립하기 위한 전기장을 형성할 수 있다.
제2 클래드층(522b)의 일부분은 제2 평탄화층(117)에 중첩하고, 제2 도전층(522a)의 상면과 측면을 덮을 수 있다. 제2 클래드층(522b)의 나머지 부분은 제3 개구부(127a) 내측으로 연장되어 발광 소자(LED)와 중첩할 수 있다. 이 경우, 제2 클래드층(522b)은 제3 패시베이션층(816) 상에 배치되므로, 제2 클래드층(522b)과 발광 소자(LED)의 제1 전극(134)은 서로 접할 수 있고, 발광 소자(LED)에 제2 조립 배선(522)으로부터의 저전위 전원 전압을 공급할 수 있다.
제3 패시베이션층(816)은 제2 도전층(522a) 및 제2 클래드층(522b)의 식각액에 의해 어느 정도 식각되더라도 단차 영역(SA)에서 제1 도전층(121a) 및 제1 클래드층(121b)으로부터 절연 특성을 유지할 수 있을 만큼 충분한 두께로 형성된다.
발광 소자(LED)의 조립 특성을 유지하기 위해 두께가 증가된 제3 패시베이션층(516)은 제3 개구부(127a) 내에서 추가로 식각될 수 있다.
따라서, 제3 패시베이션층(816)의 두께는 제3 개구부(127a) 내의 영역에서 제1 두께(D1)이고 제3 개구부(127a) 외의 영역에서 제2 두께(D2)를 갖는다. 제3 패시베이션층(816)의 제1 두께(D1)는 제2 두께(D2)와 다르고, 제1 두께(D1)가 제2 두께(D2)보다 얇다. 예를 들어, 제3 패시베이션층(816)의 제2 두께(D2)는 제1 두께(D1)의 두 배 이상일 수 있다
제6 실시예에 따른 디스플레이 장치(900)에서는 발광 소자(LED)가 배치될 영역을 노출시킨 제2 평탄화층(117)의 측면에 배치된 반사층(950)을 포함할 수 있다. 반사층(950)은 제1 반사층(950a) 및 제2 반사층(950b)을 포함하고, 발광 소자(LED)에서 발생한 광을 반사시킬 수 있는 금속 물질로 형성된다. 예를 들어, 반사층(950)은 알루미늄(Al) 등을 포함할 수 있으나, 이에 제한되지는 않는다.
제1 반사층(950a) 및 제2 반사층(950b)은 서로 이격되어 배치되고, 각각 제1 클래드층(121b) 및 제2 클래드층(522b)에 연결된다. 구체적으로, 제1 반사층은 제3 패시베이션층(816)의 컨택홀을 통해 제1 클래드층(121b)과 연결되고, 제2 반사층(950b)은 제2 클래드층(522b) 상에서 연결된다.
이 경우, 제1 반사층(950a)과 제2 반사층(950b)을 서로 이격시키고, 조립 배선들에 각각 연결시킴으로써 발광 소자(LED) 조립시 제어 마진이 키울 수 있어 발광 소자(LED)의 조립을 용이하게 할 수 있는 기술적 효과가 있다.
제6 실시예에 따른 디스플레이 장치(900)에서는 제3 패시베이션층(916)의 두께를 증가시킴으로써 제3 패시베이션층(916)의 절연 특성 파괴 및 제1 도전층(121a)과 제1 클래드층(121b)의 손상을 방지할 수 있다. 또한, 발광 소자(LED)가 배치된 개구부 주변으로 반사층(950)을 배치하여 발광 소자(LED)로부터 발생된 광의 손실을 줄일 수 있고, 반사층(950)을 두 개로 이격시켜 각각을 제1 조립 배선(121) 및 제2 조립 배선(522)에 연결시켜 발광 소자(LED) 조립시 제어 마진을 향상시킬 수 있는 기술적 효과가 있다.
다음으로 도 10은 제7 실시예에 따른 디스플레이 장치(1000)의 단면도이다. 제7 실시예는 제2 내지 제 6 실시예의 특징을 채용할 수 있다.
예를 들어, 제7 실시예는 제1 개구부(117a) 내의 영역에서의 제3 패시베이션층(516)의 제1 두께(D1) 및 제1 개구부(117a) 외의 영역에서의 제3 패시베이션층(516)의 두께(D2)를 가지며, 제1 두께(D1)은 제2 두께(D2)보다 얇게 형성하여 발광 소자에 대한 조립 전극의 조립력이 강화되며, 제2 두께(D2)는 제1 두께(D1)보다 두껍게 형성하여, 제3 패시베이션층(516)의 절연 특성 파괴 및 제1 도전층(121a)과 제1 클래드층(121b)의 손상을 방지할 수 있는 기술적 효과가 있다.
한편, 내부 연구에 따르면, 조립되는 발광 소자의 상단보다 조립 격벽의 상단이 낮을 경우, 새로운 반도체 발광 소자가 조립된 반도체 발광 소자와 부딪히는 문제가 발생할 수 있다는 연구가 있다. 따라서, 조립 격벽의 높이를 높이는 기술이 필요한 상황이다.
이하 제7 실시예의 주된 특징을 중심으로 설명하기로 한다.
도 10을 참조하면, 제2 평탄화층의 제1 개구부(117a)에 발광소자가 조립된 이후, 제2 평탄화층(117) 상에 제3 절연층(200)이 배치될 수 있다. 제3 절연층(200)은 제1 개구부에 중첩되지 않도록 배치될 수 있다. 제3 절연층(200)이 배치됨으로 인해, 조립 홀 영역 외의 영역에서 절연층이 두껍게 형성됨으로, 조립 홀 영역 이외의 영역에서 DEP force 발생이 방지될 수 있다. 따라서, DEP force가 조립 홀 내에 집중됨으로 발광소자에 대한 조립력이 향상될 수 있다.
또한, 조립 홀 이외의 영역에서는 DEP force가 작고, 제3 절연층(200)이 제1 개구부(117a)로의 경로를 방해하여 새로운 발광 소자가 조립 홀 영역으로 접근하기가 어려워질 수 있다.
이를 통해, 새로운 발광 소자가 조립되어 있는 발광 소자와 충돌할 위험이 적어지고, 조립된 발광 소자는 제3 절연층(200)에 의해 보호받을 수 있는 기술적 효과가 있다.
다음으로 도 11은 제8 실시예에 따른 디스플레이 장치(1100)의 단면도이다. 제8 실시예는 제2, 제3, 제6, 제7 실시예의 특징을 채용할 수 있다.
예를 들어, 제8 실시예는 제1 개구부(117a) 내의 영역에서의 제3 패시베이션층(516)의 제1 두께(D1) 및 제1 개구부(117a) 외의 영역에서의 제3 패시베이션층(516)의 두께(D2)를 가지며, 제1 두께(D1)은 제2 두께(D2)보다 얇게 형성하여 발광 소자에 대한 조립 전극의 조립력이 강화되며, 제2 두께(D2)는 제1 두께(D1)보다 두껍게 형성하여, 제3 패시베이션층(516)의 절연 특성 파괴 및 제1 도전층(121a)과 제1 클래드층(121b)의 손상을 방지할 수 있는 기술적 효과가 있다. 이하 제8 실시예의 주된 특징을 중심으로 설명하기로 한다.
도 11을 참조하면, 제1 조립 배선(1021)의 제1 클래드층(1021b)은 제1 도전층(1021a)으로부터 제2 조립 배선(1022) 방향으로 연장될 수 있다. 또한, 제2 조립 배선의 제2 클래드층(1022b)은 제2 도전층(1022a)으로부터 제1 조립배선(1021) 방향으로 연장될 수 있다.
제8 실시예에서 제1 클래드층(1021b)과 제2 클래드층(1022b)는 제3 패시베이션층(116)을 사이에 두고 배치되어, 상하간에 중첩될 수 있다.
한편, 제2 클래드층(1022b)은 발광 소자(LED) 및 제1 클래드층(1021b)과 중첩되는 영역에 소정의 전극 홀(1023)을 구비할 수 있다. 전극 홀(1023)의 폭은 발광소자(LED)의 폭보다 작을 수 있다.
또한, 제1 클래드층(1021b)과 제2 클래드층(1022b)에는 교류전압이 인가되어 전기장이 형성될 수 있다.
이러한 전기장에 의한 DEP force는 제2 클래드층(1022b) 내에 구비된 전극 홀(1023)에서 집중될 수 있다.
집중된 유전영동 힘(DEP force)에 의해 발광 소자(LED)는 제1 개구부(117a) 내에 자가 조립될 수 있다.
조립 배선(1021, 1022)이 수직으로 중첩됨으로 인해 발광 소자(LED)에 대한 조립력이 강화되는 기술적 효과가 있다. 뿐만 아니라, 제1 개구부(117a)는 제1 도전층(1021a) 및 제2 도전층(1022a)과 수직으로 중첩하지 않아서 패널의 두께가 감소될 수 있는 기술적 효과가 있다.
한편, 제2 클래드층(1022b)은 발광 소자(LED)의 아래에 배치될 수 있다. 또한, 제2 클래드층(1022b)은 발광 소자(LED)의 제1 전극(134)과 접할 수 있다.
따라서, 제2 클래드층(1022b)이 발광 소자(LED)의 제1 전극(134)의 하면에 배치됨에 따라, 발광소자(LED)가 균일하게 지지됨과 아울러 상호간에 전기적 접촉면적을 넓게 확보하여 캐리어 주입효율이 향상되어 발광효율이 향상되고 휘도가 향상되는 복합적 기술적 효과가 있다.
다음으로, 도 12는 제8 실시예의 디스플레이 장치(1100)에서 조립 배선(1020)을 상세히 나타낸 도면이다.
도 12를 참조하면, 제8 실시예에서, 제1 클래드층(1021b)의 일부와 제2 클래드층(1022b)의 일부는 상하간에 중첩될 수 있다. 예를 들어, 제1 클래드층(1021b)은 제1-1 클래드층(1021b1)과 제1-2 클래드층(1021b2) 및 제1-3 클래드층(1021b3)을 포함할 수 있다. 제1-2 클래드층(1021b2)은 제1-1 클래드층(1021b1)에서 제2 클래드층(1022b) 방향으로 연장되는 돌출전극일 수 있다.
또한, 제2 클래드층(1022b)은 제2-1 클래드층(1022b1)과 제2-2 클래드층(1022b2) 및 제2-3 클래드층(1022b3)을 포함할 수 있다. 제2-2 클래드층(1022b2)은 제2-1 클래드층(1022b1)에서 제1 클래드층(1021b) 방향으로 연장되는 돌출전극일 수 있다.
이 때, 제1-2 클래드층(1021b2)과 제2-2 클래드층(1022b2)은 수직으로 중첩될 수 있다.
또한, 제2-2 클래드층(1022b2)은 전극 홀(1023)을 구비할 수 있다. 이에 따라, 제2 클래드층(1022b)의 전극 홀(1023)에 DEP force가 집중되어 형성될 수 있으며, 조립 홀(1023)에서 균일한 Dep force가 분포하여 조립력이 향상되는 기술적 효과가 있다. 또한, 제2-1 클래드층(1022b1)과 제2-2 클래드층(1022b2)을 이어주는 제2-3 클래드층(1022b3)은 경사면을 갖도록 배치될 수 있다. 이를 통해 제2 도전층(1022a)은 제1 개구부(117a) 외의 영역에 배치되어 패널의 두께를 감소시킬 수 있는 기술적 효과가 있다.
이상 기술한 실시예에 따른 반도체 발광소자를 포함하는 디스플레이 장치는 제1 조립 배선과 제2 조립 배선 사이에 배치된 절연층의 두께를 증가시킴으로써 절연층의 절연 특성이 파괴되는 것을 방지하고, 제1 조립 배선 상에 배치된 절연층의 두께는 낮춰줌으로써 복수의 조립 배선을 통해 발광 소자의 자가 조립을 용이하게 할 수 있는 기술적 효과가 있다.
또한, 실시예는 복수의 조립 배선의 부식 및 쇼트 불량을 줄일 수 있는 기술적 효과가 있다.
예를 들어, 복수의 조립 배선의 단차 영역 상에 절연층을 배치시킴으로써 부식 및 쇼트 불량을 줄일 수 있다. 또한, 부식에 강한 클래드층을 이용하여 도전층의 부식을 예방할 수 있다.
또한, 실시예는 복수의 조립 배선 간의 단차를 저감하여 복수의 발광 소자를 안정적으로 본딩할 수 있는 기술적 효과가 있다.
또한, 실시예는 복수의 조립 배선을 수직형 대칭 구조로 배치하여 발광 소자의 조립력을 강화할 수 있는 기술적 효과가 있다.
또한, 실시예는 하나의 조립 배선이 발광 소자를 지지 하여 발광 소자의 쏠림 문제를 해결하는 기술적 효과가 있다.
또한, 실시예는 조립 홀 이외의 영역에 절연층을 두껍게 형성하여 조립 효율을 향상시킬 수 있고 조립된 발광소자를 보호할 수 있는 기술적 효과가 있다.
상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 실시예의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 실시예의 등가적 범위 내에서의 모든 변경은 실시예의 범위에 포함된다.
실시예는 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 반도체 발광소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
실시예는 마이크로급이나 나노급 반도체 발광소자를 이용하여 영상이나 정보를 디스플레이하는 디스플레이 분야에 채택될 수 있다.
10: 원장 기판 AA: 표시 영역 NA: 비표시 영역 SP: 서브 화소
SPR: 적색 서브 화소 SPG: 녹색 서브 화소 SPB: 청색 서브 화소
100, 500, 600, 700, 800, 900, 1000, 1100: 디스플레이 장치
110: 기판 111: 버퍼층 112: 게이트 절연층 113: 제1 패시베이션층
114: 제1 평탄화층 115: 제2 패시베이션층
116, 516, 616, 716, 816, 916: 제3 패시베이션층
117: 제2 평탄화층 200: 제3 절연층 117a: 제1 개구부
117b: 제2 개구부 127a: 제3 개구부 118: 제3 평탄화층 119: 보호층
120, 520, 620, 720, 920, 1020: 조립 배선 121, 1021: 제1 조립 배선
121a, 1021a: 제1 도전층 121b, 1021b: 제1 클래드층
122, 522, 622, 722, 822, 1022: 제2 조립 배선
122a, 522a, 622a, 722a, 822a, 1022a: 제2 도전층
122b, 522b, 622b, 722b, 822b, 1022b: 제2 클래드층
1021b1: 제1-1 클래드층 1021b2: 제1-2 클래드층
1021b3: 제1-3 클래드층 1022b1: 제2-1 클래드층
1022b2: 제2-2 클래드층 1022b3: 제2-3 클래드층
1023: 전극 홀 722c, 822c: 제3 클래드층
127: 제4 평탄화층 127a: 제3 개구부 LED: 발광 소자
130: 적색 발광소자 131: 제1 반도체층 132: 발광층
133: 제2 반도체층 134: 제1 전극 135: 제2 전극
140: 녹색 발광 소자 150: 청색 발광 소자 LS: 차광층
SL: 스캔 배선 DL: 데이터 배선 RL: 기준 배선 VDD: 고전위 전원 배선
VDD1: 제1 층 VDD2: 제2 층 VDD3: 제3 층 TR1: 제1 트랜지스터
ACT1: 제1 액티브층 GE1: 제1 게이트 전극 SE1: 제1 소스 전극
DE1: 제1 드레인 전극 TR2: 제2 트랜지스터 ACT2: 제2 액티브층
GE2: 제2 게이트 전극 SE2: 제2 소스 전극 DE2: 제2 드레인 전극
TR3: 제3 트랜지스터 ACT3: 제3 액티브층 GE3: 제3 게이트 전극
SE3: 제3 소스 전극 DE3: 제3 드레인 전극 SA: 단차 영역
ST: 스토리지 커패시터 ST1: 제1 커패시터 전극 ST2: 제2 커패시터 전극
CE: 연결 전극 CE1: 제1 연결층 CE2: 제2 연결층 PE: 화소 전극
BM: 블랙 매트릭스 CB: 챔버 WT: 유체 MG: 자석 PL: 조립 배선 연결부

Claims (20)

  1. 기판;
    상기 기판 상에서 교대로 배치되고, 서로 이격된 제1 조립 배선 및 제2 조립 배선;
    상기 제1 조립 배선 및 상기 제2 조립 배선 사이에 배치되고, 서로 다른 제1 두께 및 제2 두께를 갖는 제1 절연층;
    상기 제1 조립 배선 및 상기 제2 조립 배선 상에 배치되고, 제1 개구부를 갖는 평탄화층; 및
    상기 제1 개구부 내측에 배치되고, 제1 전극이 상기 제1 조립 배선 및 상기 제2 조립 배선에 중첩하는 발광 소자를 포함하고,
    상기 제1 전극은 상기 제1 조립 배선 및 상기 제2 조립 배선 중 하나에 전기적으로 연결되는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 두께는 상기 제1 개구부 내의 영역에서 상기 제1 절연층의 두께이고,
    상기 제2 두께는 상기 제1 개구부 외의 영역에서 상기 제1 절연층의 두께이며,
    상기 제2 두께는 상기 제1 두께보다 두꺼운, 반도체 발광 소자를 포함하는 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1 조립 배선은,
    상기 기판 상에 배치된 제1 도전층; 및
    상기 제1 도전층에 접하는 제1 클래드층을 포함하고,
    상기 제2 조립 배선은,
    상기 제1 절연층 상에 배치된 제2 도전층; 및
    상기 제2 도전층에 접하는 제2 클래드층을 포함하며,
    상기 제1 전극은 상기 제2 클래드층에 접하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1 도전층 및 상기 제2 도전층은 상기 평탄화층에 중첩하고,
    상기 제1 클래드층 및 상기 제2 클래드층 각각은, 일부분이 상기 제1 개구부 내측에 배치된, 반도체 발광 소자를 포함하는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제2 클래드층은 상기 제1 도전층 상에서 상기 제1 도전층을 커버하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  6. 제4항에 있어서,
    상기 제1 절연층 아래에서 상기 제1 클래드층과 동일 평면상에 배치된 제3 클래드층을 더 포함하고,
    상기 제3 클래드층은 상기 제1 절연층에 포함된 컨택홀을 통해 상기 제2 도전층과 연결된, 반도체 발광 소자를 포함하는 디스플레이 장치.
  7. 제4항에 있어서,
    상기 제1 클래드층 상에 상기 제1 클래드층을 커버하는 제2 절연층을 더 포함하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제1 개구부에서 상기 평탄화층의 측면에 배치된 반사층을 더 포함하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  9. 제1항에 있어서,
    상기 평탄화층 상에 배치되는 제3 절연층을 더 포함하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  10. 제1항에 있어서,
    상기 제1 조립 배선은 상기 제2 조립 배선과 수직으로 중첩되고,
    상기 제2 조립 배선은 상기 제1 조립 배선과 수직으로 중첩되는 영역에 전극 홀을 포함하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  11. 복수의 서브 화소가 정의된 기판;
    상기 복수의 서브 화소 중 동일 라인에 배치된 복수의 서브 화소를 따라 배치된 제1 조립 배선;
    상기 복수의 서브 화소 중 동일 라인에 배치된 복수의 서브 화소를 따라 배치되고, 상기 제1 조립 배선 각각과 이웃하게 배치된 제2 조립 배선;
    상기 제1 조립 배선 및 상기 제2 조립 배선과 중첩하는 제1 개구부를 포함하는 평탄화층;
    상기 제1 조립 배선 상에서 복수의 두께를 갖는 제1 절연층; 및
    상기 복수의 서브 화소 각각에서 상기 제1 개구부에 배치되고,
    상기 제2 조립 배선과 전기적으로 연결되는 발광 소자를 포함하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  12. 제11항에 있어서,
    상기 제1 절연층은,
    상기 제1 개구부와 중첩하는 영역에서 제1 두께를 갖고,
    상기 제1 개구부와 중첩하지 않는 영역에서 제2 두께를 가지며,
    상기 제2 두께는 상기 제1 두께보다 두꺼운, 반도체 발광 소자를 포함하는 디스플레이 장치.
  13. 제11항에 있어서,
    상기 제2 조립 배선은 상기 제1 절연층 상에 배치된, 반도체 발광 소자를 포함하는 디스플레이 장치.
  14. 제11항에 있어서,
    상기 제1 조립 배선은,
    제1 도전층; 및
    상기 제1 도전층과 전기적으로 연결된 제1 클래드층을 포함하고,
    상기 제2 조립 배선은,
    제2 도전층; 및
    상기 제2 도전층과 전기적으로 연결된 제2 클래드층을 포함하며,
    상기 제1 도전층과 상기 제1 클래드층은 서로 다른 물질로 이루어지고,
    상기 제2 도전층과 상기 제2 클래드층은 서로 다른 물질로 이루어진, 반도체 발광 소자를 포함하는 디스플레이 장치.
  15. 제14항에 있어서,
    상기 제1 클래드층 및 상기 제2 클래드층은 모두 상기 제2 개구부 내측으로 연장된, 반도체 발광 소자를 포함하는 디스플레이 장치.
  16. 제11항에 있어서,
    상기 제1 도전층의 두께로 인해 상기 제1 도전층과 상기 제1 클래드층은 단차 영역을 포함하고,
    상기 제1 조립 배선 상에 배치되고 상기 단차 영역과 중첩하는 제2 절연층을 더 포함하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제2 절연층은 상기 제1 개구부에 배치된, 반도체 발광 소자를 포함하는 디스플레이 장치.
  18. 제16항에 있어서,
    상기 제2 절연층은 상기 제1 조립 배선과 중첩하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  19. 제11항에 있어서,
    상기 평탄화층 상에 배치되는 제3 절연층을 더 포함하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
  20. 제11항에 있어서,
    상기 제1 조립 배선은 상기 제2 조립 배선과 수직으로 중첩되고,
    상기 제2 조립 배선은 상기 제1 조립 배선과 수직으로 중첩되는 영역에 전극 홀을 포함하는, 반도체 발광 소자를 포함하는 디스플레이 장치.
KR1020237044394A 2021-06-30 2022-06-24 반도체 발광소자를 포함하는 디스플레이 장치 KR20240026143A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20210085627 2021-06-30
KR1020210085627 2021-06-30
PCT/KR2022/009066 WO2023277466A1 (ko) 2021-06-30 2022-06-24 반도체 발광소자를 포함하는 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240026143A true KR20240026143A (ko) 2024-02-27

Family

ID=84691940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237044394A KR20240026143A (ko) 2021-06-30 2022-06-24 반도체 발광소자를 포함하는 디스플레이 장치

Country Status (4)

Country Link
EP (1) EP4365950A1 (ko)
KR (1) KR20240026143A (ko)
CN (1) CN117716497A (ko)
WO (1) WO2023277466A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
US20180190672A1 (en) * 2017-01-03 2018-07-05 Innolux Corporation Display device
KR102582613B1 (ko) * 2018-07-10 2023-09-26 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR102173349B1 (ko) * 2019-06-28 2020-11-03 엘지전자 주식회사 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
KR20200026845A (ko) * 2020-02-20 2020-03-11 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치

Also Published As

Publication number Publication date
CN117716497A (zh) 2024-03-15
WO2023277466A1 (ko) 2023-01-05
EP4365950A1 (en) 2024-05-08

Similar Documents

Publication Publication Date Title
US9825067B2 (en) Display device using semiconductor light emitting device
US11239215B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
KR20200014868A (ko) 반도체 발광소자를 이용한 디스플레이 장치
KR102206782B1 (ko) 디스플레이 장치
US20220278260A1 (en) Display apparatus using semiconductor light emitting device
US20230018566A1 (en) Display device and method for manufacturing display device
EP4365950A1 (en) Display device comprising semiconductor light-emitting element
EP4379805A1 (en) Display device comprising semiconductor light emitting element
EP4318583A1 (en) Display device comprising semiconductor light emitting element
KR20220115674A (ko) 표시 장치 및 이의 제조 방법
US20240186473A1 (en) Display device comprising semiconductor light emitting element
EP4325569A1 (en) Display device comprising semiconductor light-emitting element
EP4376086A1 (en) Display device comprising semiconductor light-emitting element
EP4318587A1 (en) Display device comprising semiconductor light-emitting diode
US20240186472A1 (en) Display device comprising semiconductor light-emitting diode
US20220238628A1 (en) Display device
US20240178359A1 (en) Display device
US20230299064A1 (en) Assembly substrate structure of semiconductor light emitting device display device and display device including the same
US20230194922A1 (en) Backlight Unit and Display Device Including the Same
JP2024066484A (ja) 表示装置
KR20230085101A (ko) 화소용 반도체 발광소자와 이의 제조방법 및 이를 포함하는 디스플레이 장치
KR20240065862A (ko) 반도체 발광 소자를 포함하는 디스플레이 장치
KR20240033059A (ko) 반도체 발광 소자를 포함하는 디스플레이 장치 및 이의 제조 방법
KR20240079695A (ko) 표시 장치
KR20240080281A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination