CN112470294A - 发光装置、其制造方法以及设置有其的显示装置 - Google Patents

发光装置、其制造方法以及设置有其的显示装置 Download PDF

Info

Publication number
CN112470294A
CN112470294A CN201880095474.5A CN201880095474A CN112470294A CN 112470294 A CN112470294 A CN 112470294A CN 201880095474 A CN201880095474 A CN 201880095474A CN 112470294 A CN112470294 A CN 112470294A
Authority
CN
China
Prior art keywords
electrode
layer
disposed
light emitting
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880095474.5A
Other languages
English (en)
Other versions
CN112470294B (zh
Inventor
李新兴
金大贤
韦德和·巴塞尔
李熙根
太昌一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112470294A publication Critical patent/CN112470294A/zh
Application granted granted Critical
Publication of CN112470294B publication Critical patent/CN112470294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

发光装置可以包括：基板；第一电极和第二电极，第一电极设置在基板上，第二电极在与第一电极的平面相同的平面上设置在与第一电极间隔开的位置处；至少一个发光元件，设置在基板上，并且相对于纵向方向包括第一端和第二端；桥接图案，设置在发光元件上，并且联接至发光元件的第二端；第一接触电极，设置在基板上，并且将第一电极与发光元件的第一端联接；以及第二接触电极，设置在基板上，并且将桥接图案与第二电极联接。

Description

发光装置、其制造方法以及设置有其的显示装置
技术领域
本公开的各种实施方式涉及发光装置、制造发光装置的方法以及具有该发光装置的显示装置。
背景技术
发光二极管(LED)即使在恶劣的环境条件下也可以具有相对令人满意的耐久性，并且在寿命和亮度方面具有优异的性能。近来，对将这种LED应用于各种显示装置的技术的研究已经变得更加活跃。
作为这样的研究的一部分，正在开发使用无机晶体结构(例如，通过生长氮化物基半导体而获得的结构)来制造具有对应于微米级或纳米级的小尺寸的杆型LED的技术。例如，可以以足够小的尺寸来制造杆型LED，以形成自发光显示装置的像素等。
公开
技术问题
本公开的各种实施方式涉及其中杆型发光二极管的接触故障可以被最小化的发光装置、制造该发光装置的方法以及具有该发光装置的显示装置。
技术方案
根据本公开的方面，发光装置可以包括：基板；第一电极和第二电极，第一电极设置在基板上，第二电极在与第一电极的平面相同的平面上设置在与第一电极间隔开的位置处；至少一个发光元件，设置在基板上，并且相对于纵向方向包括第一端和第二端；桥接图案，设置在发光元件上，并且联接至发光元件的第二端；第一接触电极，设置在基板上，并且将第一电极与发光元件的第一端联接；以及第二接触电极，设置在基板上，并且将桥接图案与第二电极联接。
在实施方式中，发光装置还可以包括设置在桥接图案上的绝缘图案。
在实施方式中，在平面图中，绝缘图案可以与桥接图案重叠。
在实施方式中，桥接图案和绝缘图案中的每一个可以包括与第一电极相邻的第一端和与其本身的第一端相对的第二端。
在实施方式中，绝缘图案的第一端可以设置在比桥接图案的第一端更靠近第一电极的位置处。绝缘图案的第二端可以设置在比桥接图案的第二端更靠近第一电极的位置处，并且桥接图案的第二端可暴露于外部。
在实施方式中，第一接触电极可以设置在绝缘图案上。
在实施方式中，发光装置还可以包括由发光元件的上表面的一部分、桥接图案的第一端、绝缘图案的第一端和第一接触电极的一部分包围的空隙。
在实施方式中，第一接触电极可以与桥接图案电分离。
在实施方式中，发光装置还可以包括设置在第一电极和第二电极上的绝缘层。绝缘层可以包括第一接触孔和第二接触孔，第一电极的一部分通过第一接触孔暴露，第二电极的一部分通过第二接触孔暴露。
在实施方式中，第一接触电极可以通过第一接触孔联接至第一电极。第二接触电极可以通过第二接触孔联接至第二电极，并且可联接至桥接图案的暴露的第二端。
在实施方式中，发光元件可以包括：第一导电半导体层，掺杂有第一导电掺杂剂；第二导电半导体层，掺杂有第二导电掺杂剂；以及有源层，设置在第一导电半导体层和第二导电半导体层之间。
在实施方式中，第一导电半导体层可以设置在发光元件的第一端上，并且第二导电半导体层可以设置在发光元件的第二端上。第一导电半导体层可以包括n型半导体层，并且第二导电半导体层可以包括p型半导体层。
在实施方式中，第一接触电极和第二接触电极可以设置在相同的层上。
可以通过包括以下步骤的方法来制造上述发光装置：在基板上形成第一电极和第二电极，第二电极在与第一电极的平面相同的平面上设置在与第一电极间隔开的位置处；在包括第一电极和第二电极的基板上形成第一绝缘材料层；使发光元件在第一绝缘材料层上自对准；在包括发光元件的第一绝缘材料层上顺序地形成导电层和第二绝缘材料层；通过第一蚀刻工艺图案化导电层和第二绝缘材料层，并且通过使用经图案化的第二绝缘材料层作为掩模通过第二蚀刻工艺蚀刻经图案化的导电层来形成具有相对端的桥接图案，桥接图案的相对端各自具有底切形状；通过图案化第一绝缘材料层来形成使得第一电极的一部分和第二电极的一部分暴露的第一绝缘层；通过图案化用作掩模的经图案化的第二绝缘材料层来形成使得桥接图案的相对端之一暴露的绝缘图案；以及在第一绝缘层上形成电联接至第一电极的第一接触电极和电联接至第二电极的第二接触电极。
根据本公开的方面，显示装置可以包括：基板，包括显示区域和非显示区域；像素电路层，设置在显示区域中，并且包括至少一个晶体管；以及显示元件层，设置在像素电路层上，并且包括多个单位发射区域，光从多个单位发射区域发射。
显示元件层的多个单位发射区域中的每一个可以包括：第一电极和电极，第一电极设置在像素电路层上，电极在与第一电极的平面相同的平面上设置在与第一电极间隔开的位置处；至少一个发光元件，设置在像素电路层上，并且相对于纵向方向包括第一端和第二端；桥接图案，设置在发光元件上，并且联接至发光元件的第二端；绝缘图案，设置在桥接图案上；第一接触电极，设置在绝缘图案上，并且将第一电极与发光元件的第一端联接；以及第二接触电极，设置在像素电路层上，并且将桥接图案与第二电极联接。
显示元件层还可以包括由发光元件的上表面的一部分、桥接图案的一端、绝缘图案的一端和第一接触电极的一部分包围的空隙。
有益效果
本公开的各种实施方式可以提供可防止杆型发光二极管发生接触故障的发光装置、制造发光装置的方法以及具有发光装置的显示装置。
附图说明
图1是示出根据本公开的实施方式的杆型发光二极管(LED)的立体图。
图2a和图2b分别是示出根据本公开的实施方式的发光装置的单位发射区域的图。
图3是示出包括图1的杆型发光二极管的发光装置的单位发射区域的平面图。
图4是沿图3的线I-I’截取的截面图。
图5是图4的区域EA1的放大截面图。
图6a至图6f是顺序地示出制造图3的发光装置的方法的示意性平面图。
图7a至图7j是顺序地示出制造图4中所示的发光装置的方法的截面图。
图8示出根据本公开的实施方式的显示装置，并且具体地，是示出使用在图1中所示的杆型LED作为发光源的显示装置的示意性平面图。
图9是示意性地示出包括在图8中所示的像素中的一个中的第一子像素至第三子像素的平面图。
图10是沿图9的线II-II’截取的截面图。
具体实施方式
由于本公开允许各种改变和诸多实施方式，因此将在附图中示出并且在书面描述中详细描述特定实施方式。然而，这不旨在将本公开限制为特定的实践模式，并且应当理解，不脱离本公开的精神和技术范围的所有改变、等同物和替代都包括在本公开中。
在本公开全文中，贯穿本公开的各个附图和实施方式，相同的附图标记指代相同的部件。为了图示的清楚，附图中的元件的尺寸可被夸大。将理解，虽然在本文中可使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应被这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称作第二元件。类似地，第二元件也可被称为第一元件。在本公开中，除非上下文另有明确说明，否则单数形式旨在还包括复数形式。
将进一步理解，当在本说明书中使用时，术语“包括(comprises)”、“包括(include)”、“具有(have)”等指定所阐述的特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或更多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。此外，当诸如层、膜、区域或板等的第一部分设置在第二部分上时，第一部分不仅可以直接地在第二部分上，而且第三部分可以介于第一部分和第二部分之间。另外，当表达在第二部分上形成诸如层、膜、区域或板等的第一部分时，第二部分的在其上形成第一部分的表面不限于第二部分的上表面，而是可以包括其他表面，诸如第二部分的侧表面或下表面。相反，当诸如层、膜、区域或板的第一部分在第二部分之下时，第一部分不仅可以直接地在第二部分之下，而且第三部分可以介于第一部分和第二部分之间。
在下文中将参考附图详细描述本公开的实施方式。
图1是示出根据本公开的实施方式的杆型发光二极管的立体图。虽然在图1中，已经示出了具有圆柱形状的杆型发光二极管LD，但是本公开不限于此。
参考图1，根据本公开的实施方式的杆型发光二极管LD可以包括第一导电半导体层11、第二导电半导体层13以及插置在第一导电半导体层11和第二导电半导体层13之间的有源层12。
例如，杆型发光二极管LD可以实现为通过依次堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成的堆叠体。在以下描述中，为了说明，将杆型发光二极管LD称为“杆型LED LD”。
在本公开的实施方式中，杆型LED LD可设置为在一个方向上延伸的杆的形式。如果将杆型LED LD延伸的方向定义为纵向方向，则杆型LED LD相对于纵向方向可以具有第一端和第二端。
在实施方式中，第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端上，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端上。
在实施方式中，杆型LED LD可以设置成圆柱形形状。在此，术语“杆型”包括在纵向方向上延伸(即，具有大于1的纵横比)的杆状和条状，诸如圆柱形形状和棱柱形形状。例如，杆型LED LD的长度可以大于其直径。
杆型LED LD可以以具有对应于例如微米级或纳米级尺寸的直径和/或长度的小尺寸制造。
然而，根据本公开的实施方式的杆型LED LD的尺寸不限于此，并且杆型LED LD的尺寸可以根据应用了杆型LED LD的显示装置的状况而改变。
第一导电半导体层11可以包括例如至少一个n型半导体层。例如，第一导电半导体层11可以包括半导体层，该半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。
形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由各种其他材料形成。
有源层12可以形成在第一导电半导体层11上并且具有单量子阱结构或多量子阱结构。在本公开的实施方式中，可以在有源层12上和/或之下形成掺杂有导电掺杂剂的覆盖层(未示出)。例如，覆盖层可以由AlGaN层或InAlGaN层形成。另外，可以采用诸如AlGaN或AlInGaN的材料来形成有源层12。
如果将具有一定电压或更大的电压电场施加至杆型LED LD的相对端，则杆型LEDLD通过有源层12中的电子-空穴对的耦合来发光。
第二导电半导体层13可以设置在有源层12上，并且可包括与第一导电半导体层11的类型不同类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括半导体层，该半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。
形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由各种其他材料形成。
在本公开的实施方式中，杆型LED LD不仅可以包括第一导电半导体层11、有源层12和第二导电半导体层13，而且还可以包括荧光层、另一有源层、另一半导体层和/或设置在每一个层上和/或之下的电极层。
此外，杆型LED LD还可以包括绝缘膜14。在本公开的实施方式中，绝缘膜14可以被省略，或者绝缘膜14可以设置成仅覆盖第一导电半导体层11、有源层12和第二导电半导体层13中的一些。
例如，绝缘膜14可以设置在杆型LED LD的不包括杆型LED LD的相对端的部分上，使得杆型LED LD的相对端暴露。
尽管在图1中为了说明的目的示出了其一部分被去除的绝缘膜14，但是实际的杆型LED LD可以形成为使得其圆柱体的整个侧表面被绝缘膜14包围。
绝缘膜14可以设置为包围第一导电半导体层11、有源层12和/或第二导电半导体层13的外周表面的至少一部分。例如，绝缘膜14可以包围有源层12的外周表面。
在本公开的实施方式中，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自由SiO2、Si3N4、Al2O3和TiO2构成的组中的至少一种绝缘材料，但是其不限于此。换而言之，可以采用具有绝缘性质的各种材料。
如果在杆型LED LD上设置绝缘膜14，则可以防止有源层12与第一电极和/或第二电极(未示出)短路。
此外，由于绝缘膜14，可以使杆型LED LD的表面上的缺陷的发生率最小化，从而可以提高杆型LED LD的寿命和效率。即使当多个杆型LED LD彼此相邻设置时，绝缘膜14也可以防止杆型LED LD在杆型LED LD之间非期望地短路。
上述杆型LED LD可以用作用于各种显示装置的发光源。例如，杆型LED LD可以用作用于照明设备或自发射显示装置的光源元件。
图2a和图2b各自是示出根据本公开的实施方式的发光装置的单位发射区域的图。
例如，图2a和图2b示出了形成有源发射显示面板的像素的示例。在本公开的实施方式中，单位发射区域可以是其中设置单个子像素的像素区域。
参考图2a，子像素SP可以包括至少一个杆型LED LD和与杆型LED LD联接以驱动杆型LED LD的像素驱动电路144。
杆型LED LD的第一电极(例如，阳极电极)可以经由像素驱动电路144联接至第一驱动电源VDD，并且杆型LED LD的第二电极(例如，阴极电极)可以联接至第二驱动电源VSS。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第二驱动电源VSS可以具有比第一驱动电源VDD的电位低等于或大于杆型LED LD的阈值电压的值的电位。
每个杆型LED LD可以以与由像素驱动电路144控制的驱动电流对应的亮度发光。
尽管图2a示出了子像素SP中的每一个仅包括一个杆型LED LD的实施方式，但是本公开不限于此。例如，子像素SP可以包括彼此并联联接的多个杆型LED LD。
在本公开的实施方式中，像素驱动电路144可以包括第一晶体管M1和第二晶体管M2以及存储电容器Cst。然而，像素驱动电路144的结构不限于在图2a中所示的实施方式。
第一晶体管(M1；开关晶体管)包括联接至数据线Dj的第一电极及联接至第一节点N1的第二电极。在此，第一晶体管M1的第一电极和第二电极可以是不同的电极。例如，如果第一电极是源电极，则第二电极是漏电极。此外，第一晶体管M1包括联接至扫描线Si的栅电极。
当从扫描线Si提供具有能够导通第一晶体管M1的电压(例如，低电平电压)的扫描信号时，第一晶体管M1导通以将数据线Dj与第一节点N1电联接。在此，相应帧的数据信号被提供给数据线Dj，从而数据信号被传输至第一节点N1。传输至第一节点N1的数据信号被充电到存储电容器Cst。
第二晶体管(M2；驱动晶体管)包括联接至第一驱动电源VDD的第一电极和电联接至每个杆型LED LD的第一电极的第二电极。第二晶体管M2包括联接至第一节点N1的栅电极。第二晶体管M2可以响应于第一节点N1的电压来控制要提供给杆型LED LD的驱动电流的量。
存储电容器Cst的一个电极联接至第一驱动电源VDD，且其另一电极联接至第一节点N1。存储电容器Cst可以充电有与提供给第一节点N1的数据信号对应的电压，并且可保持所充电的电压直到提供下一帧的数据信号为止。
为了方便，图2a示出具有相对简单的结构的驱动电路144，该驱动电路144包括配置为将数据信号传输至子像素SP的第一晶体管M1、配置为存储数据信号的存储电容器Cst以及配置为将与数据信号对应的驱动电流提供给杆型LED LD的第二晶体管M2。
然而，本公开不限于前述结构，并且驱动电路144的结构可以以各种方式改变。例如，驱动电路144还可以包括至少一个晶体管元件，诸如配置为补偿第二晶体管M2的阈值电压的晶体管元件、配置为初始化第一节点N1的晶体管元件和/或配置为控制杆型LED LD的发射时间的晶体管元件或其他电路元件(诸如，用于对第一节点N1的电压进行升压的升压电容器)。
此外，尽管在图2a中已将包括在驱动电路144中的晶体管(例如，第一晶体管M1和第二晶体管M2)示出为由P型晶体管形成，但是本公开不限于此。换言之，包括在驱动电路144中的第一晶体管M1和第二晶体管M2中的至少一个可以改变为N型晶体管。
参考图2b，在本公开的实施方式中，第一晶体管M1和第二晶体管M2可以实现为N型晶体管。除了由于晶体管类型上的变化而导致的某些组件的连接位置的变化之外，图2b中所示的驱动电路144的配置和操作与图2a的驱动电路144的配置和操作相似。因此，将省略与此有关的详细描述。
图3是示出包括图1的杆型发光二极管的发光装置的单位发射区域的平面图。图4是沿图3的线I-I’截取的截面图。图5是图4的区域EA1的放大截面图。
在图3中，为了说明，将多个杆型LED示出为水平布置的。然而，杆型LED的布置不限于此。例如，杆型LED可以在第一电极和第二电极之间在倾斜方向上定向。在图3中，单位发射区域可以是包括在发射显示面板中的子像素中的一个的像素区域。
参考图1至图5，根据本公开的实施方式的发光装置可以包括基板SUB、阻挡层BRL、第一分隔壁PW1和第二分隔壁PW2、第一电极REL1和第二电极REL2、第一电力线PL1和第二电力线PL2、多个杆型LED LD以及第一接触电极CNE1和第二接触电极CNE2。
基板SUB可以包括诸如玻璃、有机聚合物或晶体的绝缘材料。此外，基板SUB可以由具有柔性的材料制成，从而是可弯曲的或可折叠的，并且可具有单层结构或多层结构。
阻挡层BRL可以防止杂质扩散到杆型LED LD中。
第一分隔壁PW1和第二分隔壁PW2可以设置在基板SUB上，并且可限定发光装置的单位发射区域。
第一分隔壁PW1和第二分隔壁PW2可以在彼此间隔开预定距离的位置处设置在基板SUB上。例如，第一分隔壁PW1和第二分隔壁PW2可以在彼此间隔开等于或大于一个杆型LED LD的长度的位置处设置在基板SUB上。
第一分隔壁PW1和第二分隔壁PW2可以由包括无机材料或有机材料的绝缘材料形成，但是本公开不限于此。
尽管第一分隔壁PW1和第二分隔壁PW2中的每一个具有梯形形状，该梯形形状具有以预定角度倾斜的侧表面，但是本公开不限于此。例如，第一分隔壁PW1和第二分隔壁PW2可以具有各种形状，诸如半椭圆形形状、圆形形状和矩形形状。
第一电极REL1和第二电极REL2可以分别设置在对应的分隔壁上。例如，第一电极REL1可以设置在第一分隔壁PW1上，并且第二电极REL2可以设置在第二分隔壁PW2上。
第一电极REL1和第二电极REL2可以分别具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的形状。因此，第一电极REL1可以具有与第一分隔壁PW1的倾斜度对应的形状，并且第二电极REL2可以具有与第二分隔壁PW2的倾斜度对应的形状。
第一电极REL1和第二电极REL2可以在彼此间隔开的位置处设置在基板SUB上，并且第一电极REL1和第二电极REL2之间插置有一个或多个杆型LED LD。
在本公开的实施方式中，第一电极REL1可以设置成与杆型LED LD的相应的第一端EP1相邻，并且可以通过第一接触电极CNE1电联接至相应的杆型LED LD。第二电极REL2可设置成与杆型LED LD的相应的第二端EP2相邻，并且可以通过第二接触电极CNE2电联接至相应的杆型LED LD。
第一电极REL1和第二电极REL2可以设置在同一平面上，并且具有相同的高度。如果第一电极REL1和第二电极REL2具有相同的高度，则杆型LED LD可以更可靠地联接至第一电极REL1和第二电极REL2。
第一电极REL1和第二电极REL2可以由导电材料形成。导电材料可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr的金属或它们的合金，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)的导电氧化物以及诸如PEDOT的导电聚合物。
第一电极REL1和第二电极REL2中的每一个可以具有单层结构，但是本公开不限于此，例如，其可以具有通过堆叠金属、合金、导电氧化物和导电聚合物中的两种或更多种材料而形成的多层结构。
第一电极REL1和第二电极REL2的材料不限于上述材料。例如，第一电极REL1和第二电极REL2可以由具有预定反射率的导电材料制成，以允许从杆型LED LD的相对端EP1和EP2发射的光在显示图像的方向(例如，在正面方向上)上传播。
例如，由于第一电极REL1和第二电极REL2具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的形状，所以从每个杆型LED LD的相对端EP1和EP2发射的光可以通过第一电极REL1和第二电极REL2反射，从而光可以更有效地在正面方向上传播。因此，可以提高从杆型LED LD发射的光的效率。
在本公开的实施方式中，第一分隔壁PW1和第二分隔壁PW2以及分别设置在第一分隔壁PW1和第二分隔壁PW2上的第一电极REL1和第二电极REL2可以用作反射组件，以提高从杆型LED LD中的每一个发射的光的效率。
第一电极REL1和第二电极REL2中的任何一个可以是阳极电极，且另一个可以是阴极电极。在本公开的实施方式中，第一电极REL1可以是阳极电极，并且第二电极REL2可以是阳极电极。
尽管为了说明，将第一电极REL1和第二电极REL2示出为直接设置在基板SUB上，但是本公开不限于此。例如，可以在基板SUB与第一电极REL1和第二电极REL2之间进一步设置用于使显示装置被驱动为无源矩阵或有源矩阵的组件。
第一电极REL1可以通过第一连接线CNL1联接至第一电力线PL1。第二电极REL2可以通过第二连接线CNL2联接至第二电力线PL2。
第一连接线CNL1可以与第一电极REL1一体地设置。第二连接线CNL2可以与第二电极REL2一体地设置。
第一电力线PL1可以设置在与第一电极REL1的层相同的层上。第二电力线PL2可以设置在与第二电极REL2的层相同的层上。然而，本公开不限于此。
例如，第一电力线PL1和第二电力线PL2中的每一条可以设置在与对应的电极的层不同的层上。在这种情况下，第一电力线PL1和第二电力线PL2中的每一条可以通过接触孔等电联接至对应的电极。
第一驱动电源VDD可以施加至第一电力线PL1。可以将具有与第一驱动电源VDD的电压电平不同的电压电平的第二驱动电源VSS施加至第二电力线PL2。
第一电力线PL1的第一驱动电源VDD可以通过第一连接线CNL1传输至第一电极REL1。第二电力线PL2的第二驱动电源VSS可以通过第二连接线CNL2传输至第二电极REL2。
施加至第一电极REL1的第一驱动电源VDD可以通过第一接触电极CNE1施加至每个杆型LED LD的第一端EP1。施加至第二电极REL2的第二驱动电源VSS可以通过第二接触电极CN2施加至每个杆型LED LD的第二端EP2。
在本公开的实施方式中，第一电力线PL1和第二电力线PL2可以用作对准线，以在将杆型LED LD在基板SUB上对准时向第一电极REL1和第二电极REL2提供对准电压。
第一覆盖层CPL1可以设置在第一电极REL1上。第二覆盖层CPL2可以设置在第二电极REL2上。
第一覆盖层CPL1和第二覆盖层CPL2可以分别防止第一电极REL1和第二电极REL2被在制造发光装置的过程中引起的缺陷损坏，并且可以分别加强基板SUB与第一电极REL1和第二电极REL2之间的粘合力。
第一覆盖层CPL1和第二覆盖层CPL2可以由透明导电材料形成，以减少从杆型LEDLD发射并且在正面方向上被第一电极REL1和第二电极REL2反射的光的损失。
第一覆盖层CPL1可以直接设置在第一电极REL1上并且可电联接至第一电极REL1。第二覆盖层CPL2可以直接地设置在第二电极REL2上并且电联接至第二电极REL2。
第一绝缘层INS1可以设置在第一覆盖层CPL1和第二覆盖层CPL2上。第一绝缘层INS1可以设置在基板SUB和每个杆型LED LD之间。
基板SUB和每个杆型LED LD之间的空间可以填充有第一绝缘层INS1。第一绝缘层INS1可以稳定地支撑杆型LED LD并且防止杆型LED LD被从其原始位置移除。
第一绝缘层INS1可以包括第一接触孔CH1和第二接触孔CH2，第一覆盖层CPL1的一部分通过第一接触孔CH1暴露于外部，且第二覆盖层CPL2的一部分通过第二接触孔CH2暴露于外部。
在一些实施方式中，如果省略了第一覆盖层CPL1和第二覆盖层CPL2，并且第一绝缘层INS1可以直接地设置在第一电极REL1和第二电极REL2上。在这种情况下，第一绝缘层INS1的第一接触孔CH1可以将第一电极REL1的一部分暴露到外部。第一绝缘层INS1的第二接触孔CH2可以将第二电极REL2的一部分暴露到外部。
第一接触电极CNE1和第二接触电极CNE2可以设置在第一绝缘层INS1上。
在平面图中，第一接触电极CNE1可以覆盖第一电极REL1并且与第一电极REL1重叠。
此外，第一接触电极CNE1可以与每个杆型LED LD的相对端EP1和EP2中的一个部分地重叠。例如，第一接触电极CNE1可以与每个杆型LED LD的第一端EP1部分地重叠。
第一接触电极CNE1可以通过第一绝缘层INS1的第一接触孔CH1电联接至第一覆盖层CPL1。由于第一覆盖层CPL1电联接至第一电极REL1，所以第一接触电极CNE1可以联接至第一电极REL1。
在实施方式中，在省略第一覆盖层CPL1的情况下，第一接触电极CNE1可以通过第一绝缘层INS1的第一接触孔CH1直接地联接至第一电极REL1。
在平面图中，第二接触电极CNE2可以覆盖第二电极REL2并且与第二电极REL2重叠。
第二接触电极CNE2可以通过第一绝缘层INS1的第二接触孔CH2电联接至第二覆盖层CPL2。由于第二覆盖层CPL2电联接至第二电极REL2，所以第二接触电极CNE2可以联接至第二电极REL2。
在实施方式中，在省略第二覆盖层CPL2的情况下，第二接触电极CNE2可以通过第一绝缘层INS1的第二接触孔CH2直接地联接至第二电极REL2。
第一接触电极CNE1和第二接触电极CNE2中的每一个可以由透明导电材料形成，以允许从每个杆型LED LD发射的光在有很少损失或没有损失的情况下在正面方向上传播。例如，透明导电材料可以包括ITO、IZO、ITZO等。第一接触电极CNE1和第二接触电极CNE2的材料不限于上述材料。
在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以设置在同一平面上。
第二绝缘层INS2可以设置在第一接触电极CNE1和第二接触电极CNE2上。
第二绝缘层INS2可以防止第一接触电极CNE1和第二接触电极CNE2暴露于外部，从而防止第一接触电极CNE1和第二接触电极CNE2被腐蚀。
第二绝缘层INS2可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。尽管第二绝缘层INS2可以具有如附图中所示的单层结构，但是本公开不限于此。例如，第二绝缘层INS2可以具有多层结构。
涂覆层OC可以设置在第二绝缘层INS2上。
涂覆层OC可以是用于减轻由设置在涂覆层OC下方的第一分隔壁PW1和第二分隔壁PW2、第一电极REL1和第二电极REL2、第一接触电极CNE1和第二接触电极CNE2等形成的台阶差的平坦化层。
另外，涂覆层OC可以是用于防止氧气或水渗透至杆型LED LD中的封装层。
在一些实施方式中，可以省略涂覆层OC。在省略涂覆层OC的情况下，第二绝缘层INS2可以用作用于防止氧气或水渗透至杆型LED LD中的封装层。
杆型LED LD可以在第一电极REL1和第二电极REL2之间设置在基板SUB上方。杆型LED LD可以通过在第一电极REL1和第二电极REL2之间形成的电场而被诱导成自对准。在此，每个杆型LED LD可以设置成在第一方向DR1上延伸的杆的形式。
每个杆型LED LD可以包括第一导电半导体层11、第二导电半导体层13以及插置在第一导电半导体层11和第二导电半导体层13之间的有源层12。在一些实施方式中，每个杆型LED LD还可以包括设置在第二导电半导体层13上的电极层15。
电极层15可以包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金可以单独使用或彼此结合使用。然而，本公开不限于此。
在每个杆型LED LD包括电极层15的情况下，存在的优点在于，在第二导电半导体层13与第二电极REL2之间的连接结合中形成第二接触电极CNE2的工艺期间，可以在低于所需温度的温度下执行接合操作。
第一导电半导体层11、有源层12、第二导电半导体层13和电极层15可以在杆型LEDLD的纵向方向上顺序地堆叠。
每个杆型LED LD还可以包括绝缘膜14。绝缘膜14可以设置为包围对应的杆型LEDLD的有源层12以及第一导电半导体层11和第二导电半导体层13中的每一个的外周表面的至少一部分。
在本公开的实施方式中，第一导电半导体层11可以包括n型半导体层，并且第二导电半导体层13可以包括p型半导体层。
由于每个杆型LED LD的特性，包括p型半导体层的第二导电半导体层13的宽度可以短于第一导电半导体层11的宽度。
第一导电半导体层11可以设置在每个杆型LED LD的第一端EP1上。第二导电半导体层13可以设置在每个杆型LED LD的第二端EP2上。
每个杆型LED LD可以发射彩色光和/或白色光中的任一种。
如上所述，如果将预定电压施加至每个杆型LED LD的相对端EP1和EP2，则杆型LEDLD可以通过在杆型LED LD的相应有源层12中电子-空穴对的耦合来发光。
根据本公开的实施方式的发光装置还可以包括桥接图案BRP和绝缘图案INSP。
桥接图案BRP可以设置在杆型LED LD和第一绝缘层INS1上。
桥接图案BRP可以覆盖杆型LED LD的部分并且与杆型LED LD部分地重叠。例如，如图4中所示，桥接图案BRP可以与每个杆型LED LD的第一导电半导体层11的一部分、有源层12、第二导电半导体层13和电极层15重叠。在此，桥接图案BRP可以电联接至和/或物理联接至每个杆型LED LD的第二导电半导体层13。
此外，在平面图中，桥接图案BRP可以与第一电极REL1间隔开预定距离，并且可与第二电极REL2部分地重叠。
桥接图案BRP可以由透明导电材料形成，以最小化从每个杆型LED LD发射的光的损失。
在本公开的实施方式中，桥接图案BRP可以是将第二接触电极CNE2与每个杆型LEDLD的第二导电半导体层13电连接的中间介质。
由于第二接触电极CNE2与第二电极REL2电连接，所以第二电极REL2可以通过第二接触电极CNE2和桥接图案BRP与每个杆型LED LD的第二导电半导体层13联接。因此，施加至第二电极REL2的第二驱动电源VSS可以传输至每个杆型LED LD的第二导电半导体层13。
绝缘图案INSP可以设置在桥接图案BRP上。
绝缘图案INSP可以与桥接图案BRP部分地重叠。绝缘图案INSP可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
尽管绝缘图案INSP和桥接图案BRP各自可以以在与第一方向DR1相交的第二方向DR2上延伸的条的形式设置，但是本公开不限于此。
绝缘图案INSP相对于第一方向DR1的宽度L2可以等于或不同于桥接图案BRP相对于第一方向DR1的宽度L1。
绝缘图案INSP可以包括与第一电极REL1间隔开的第一侧S1，以及面向第一侧S1并且与第二电极REL2重叠的第二侧S2。
桥接图案BRP可以包括与第一电极REL1间隔开的第一侧S1_BRP，以及面向第一侧S1_BRP并且与第二电极REL2重叠的第二侧S2_BRP。
在平面图中，绝缘图案INSP的第一侧S1可以设置在比桥接图案BRP的第一侧S1_BRP更靠近第一电极REL1的位置处。
从绝缘图案INSP的第一侧S1观察时，桥接图案BRP的第一侧S1_BRP可以设置为具有底切形状。由于桥接图案BRP的第一侧S1_BRP具有底切形状，因此可以在每个杆型LED LD的第一导电半导体层11上形成空隙VO。
空隙VO可以通过由每个杆型LED LD的第一导电半导体层11的一部分、桥接图案BRP的第一侧S1_BRP、绝缘图案INSP的第一侧S1以及第一接触电极CNE1包围而限定。
第一接触电极CNE1可以通过空隙VO与桥接图案BRP电分离。
在本公开的实施方式中，第一接触电极CNE1可以通过空隙VO和绝缘图案INSP与每个杆型LED LD的除第一导电半导体层11之外的组件电分离。
因此，第一接触电极CNE1可以在第一接触电极CNE1与第二接触电极CNE2电分离的范围内确保与绝缘图案INSP重叠的预定水平或更大的表面面积。从而，可以确保每个杆型LED LD的第一导电半导体层11与第一接触电极CNE1之间的足够量的接触面积。
在平面图中，第二接触电极CNE2可以在与第一接触电极CNE1间隔开预定距离的位置处设置在第一绝缘层INS1上。因此，第一接触电极CNE1和第二接触电极CNE2可以彼此电分离。
在平面图中，由于第二接触电极CNE2不与每个杆型LED LD重叠，因此第二接触电极CNE2可以与每个杆型LED LD物理地分离。如上所述，由于第二接触电极CNE2电联接至桥接图案BRP，因此第二接触电极CNE2可以通过桥接图案BRP电联接至每个杆型LED LD的第二导电半导体层13。
因此，根据桥接图案BRP的面积(例如，在第一方向DR1上延伸的宽度L1)，可以确定第二接触电极CNE2与每个杆型LED LD的第二导电半导体层13之间的接触面积。
在本公开的实施方式中，可以通过空隙VO和绝缘图案INSP将桥接图案BRP与每个杆型LED LD的第一导电半导体层11和第一接触电极CNE1电分离。
因此，设置在每个杆型LED LD上的桥接图案BRP可以在桥接图案BRP与第一接触电极CNE1电分离的范围内确保预定水平或更大的表面面积。如上所述，在桥接图案BRP确保预定水平或更大的面积的情况下，可以确保第二接触电极CNE2与每个杆型LED LD的第二导电半导体层13之间的足够量的接触面积。
在下文中，将参考图3至图5以堆叠的顺序描述根据本公开的实施方式的发光装置的配置。
第一分隔壁PW1和第二分隔壁PW2可以设置在其上设置有阻挡层BRL的基板SUB上。
第一电极REL1可以设置在第一分隔壁PW1上。第二电极REL2可以设置在第二分隔壁PW2上。第一电极REL1和第二电极REL2可以在对应的分隔壁上设置在同一平面上，并且可以具有与对应的分隔壁的形状对应的形状。
第一覆盖层CPL1可以设置在第一电极REL1上。第二覆盖层CPL2可以设置在第二电极REL2上。
第一绝缘层INS1可以设置在包括第一覆盖层CPL1和第二覆盖层CPL2的基板SUB上。第一绝缘层INS1可以包括第一接触孔CH1和第二接触孔CH2。
杆型LED LD可以在第一绝缘层INS1上对准以对应于第一电极REL1和第二电极REL2之间的空间。
绝缘图案INSP和桥接图案BRP可以通过在将导电层(未示出)和绝缘材料层(未示出)顺序地施加在杆型LED LD上之后执行蚀刻工艺来形成。桥接图案BRP的第一侧S1_BRP可以通过蚀刻工艺在朝向第二电极REL2的方向上与绝缘图案INSP的第一侧S1间隔开预定距离。因此，当从绝缘图案INSP的第一侧S1观察时，桥接图案BRP的第一侧S1_BRP可以具有底切形状。
与第一电极REL1重叠的第一接触电极CNE1和与第二电极REL2重叠的第二接触电极CNE2可以设置在包括绝缘图案INSP的基板SUB上。第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上并且包括相同的材料。
第二绝缘层INS2可以设置在第一接触电极CNE1和第二接触电极CNE2上。涂覆层OC可以设置在第二绝缘层INS2上。
如上所述，在根据本公开的实施方式的发光装置中，可以同时形成第一接触电极CNE1和第二接触电极CNE2，从而可简化制造工艺。
此外，在根据本公开的实施方式的发光装置中，桥接图案BRP和绝缘图案INSP设置在杆型LED LD上方，从而可以确保第一接触电极CNE1和第二接触电极CNE2中的每一个的有效区域。由于确保了第一接触电极CNE1和第二接触电极CNE2中的每一个的有效区域，所以可以减少第一接触电极CNE1和第二接触电极CNE2的短路故障。因此，在根据本公开的实施方式的发光装置中，可以最小化由第一接触电极CNE1和第二接触电极CNE2的短路故障引起的杆型LED LD的接触故障。
此外，由于确保了第一接触电极CNE1和第二接触电极CNE2中的每一个的有效区域，因此，可以确保第一接触电极CNE1与每个杆型LED LD的第一导电半导体层11之间足够量的接触面积以及第二接触电极CNE2与每个杆型LED LD的第二导电半导体层13之间足够量的接触面积。因此，在根据本公开的实施方式的发光装置中，可以进一步减少第一接触电极CNE1和第二接触电极CNE2与杆型LED LD之间的接触故障。
图6a至图6f是顺序地示出制造图3的发光装置的方法的示意性平面图。图7a至图7j是顺序地示出制造在图4中所示的发光装置的方法的截面图。
参考图3、图4、图6a、图7a和图7b，在每个单位发射区域中的基板SUB上形成在第二方向DR2上延伸的第一分隔壁PW1和第二分隔壁PW2。第一分隔壁PW1和第二分隔壁PW2可以在彼此间隔开预定距离的位置处设置在基板SUB上。
此后，将第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2以及第一电力线PL1和第二电力线PL2形成在其上设置有第一分隔壁PW1和第二分隔壁PW2的基板SUB上。
第一电极REL1可以从在与第二方向DR2交叉的第一方向DR1上延伸的第一连接线CNL1在第二方向DR2上分叉。第一电极REL1可以与第一分隔壁PW1重叠。
第一连接线CNL1可以联接至在第二方向DR2上延伸的第一电力线PL1。
第一连接线CNL1可以将在对准杆型LED LD时施加至第一电力线PL1的对准电压传输至第一电极REL2。此外，第一连接线CNL1可以将在驱动杆型LED LD时施加至第一电力线PL1的第一驱动电源(参考图2a的VDD)传输至第一电极REL1。
第二电极REL2可以从在第一方向DR1上延伸的第二连接线CNL2在第二方向DR2上分叉。第二电极REL2可以与第二分隔壁PW2重叠。
第二连接线CNL2可以联接至在第二方向DR2上延伸的第二电力线PL2。
第二连接线CNL2可以将在对准杆型LED LD时施加至第二电力线PL2的对准电压传输至第二电极REL2。此外，第二连接线CNL2可以将在驱动杆型LED LD时施加至第二电力线PL2的第二驱动电源(参考图2a的VSS)传输至第二电极REL2。
在本公开的实施方式中，第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2以及第一电力线PL1和第二电力线PL2可以设置在同一平面上。
此外，第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2以及第一电力线PL1和第二电力线PL2可以具有相同的材料。例如，第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2以及第一电力线PL1和第二电力线PL2可以具有具备预定反射率的导电材料。
参考图3、图4、图6b以及图7a至图7c，在其上设置有第一电极REL1和第二电极REL2等的基板SUB上形成第一覆盖层CPL1和第二覆盖层CPL2。
第一覆盖层CPL1和第二覆盖层CPL2可以包括相同的材料。例如，第一覆盖层CPL1和第二覆盖层CPL2可以包括透明导电材料。
在平面图中，第一覆盖层CPL1可以与第一电极REL1和第一连接线CNL1重叠，并且第二覆盖层CPL2可以与第二电极REL2和第二连接线CNL2重叠。
参考图3、图4、图6c以及图7a至图7d，在其上设置有第一覆盖层CPL1和第二覆盖层CPL2的基板SUB上形成第一绝缘材料层INS1’。
此后，通过分别通过第一电力线PL1和第二电力线PL2向第一电极REL1和第二电极REL2施加对准电压，在第一电极REL1和第二电极REL2之间形成电场。
当在第一电极REL1和第二电极REL2之间形成电场时，通过喷墨印刷方法等将杆型LED LD提供到基板SUB上。
如果将杆型LED LD放置在基板SUB上，则可以通过在第一电极REL1和第二电极REL2之间形成的电场来诱导杆型LED LD的自对准。因此，杆型LED LD可以在第一电极REL1和第二电极REL2之间对准。
每个杆型LED LD可以包括在杆型LED LD的纵向方向上顺序地堆叠的第一导电半导体层11、有源层12、第二导电半导体层13和电极层15。
参考图3、图4以及图7a至图7e，在其上对准有杆型LED LD的基板SUB上顺序地形成第一导电层CL和第二绝缘材料层INS2’。
第一导电层CL可以由透明导电材料形成，以最小化从每个杆型LED LD发射的光的损失。
第二绝缘材料层INS2’可以设置在第一导电层CL上，并且可以包括包含无机材料的无机绝缘层或包含有机材料的有机绝缘层。
参考图3、图4、图6d以及图7a至图7f，顺序地执行第一蚀刻工艺和第二蚀刻工艺，以便通过同时图案化第一导电层CL和第二绝缘材料层INS2’来形成桥接图案BRP和第二绝缘材料图案INS2”。
在本公开的实施方式中，第一蚀刻工艺可以包括干蚀刻工艺，并且第二蚀刻工艺可以包括湿蚀刻工艺。
首先，执行第一蚀刻工艺，以便可以通过图案化第二绝缘材料层INS2'和第一导电层CL来形成第二绝缘材料图案INS2”和导电图案(未示出)，使得第一绝缘材料层INS1’的一部分和每个杆型LED LD的一部分暴露于外部。
尽管未在附图中直接地示出，但是通过第一蚀刻工艺进行图案化，第二绝缘材料图案INS2”的相对侧和导电图案的相对侧可以彼此对齐。
此后，使用第二绝缘材料图案INS2”作为蚀刻掩模执行第二蚀刻工艺。能够蚀刻设置在第二绝缘材料图案INS2”下方的导电图案的溶剂用作在第二蚀刻工艺期间采用的蚀刻剂。
通过第二蚀刻工艺，导电图案可以在第二绝缘材料图案INS2”的相对侧下方形成为底切形状，从而成为具有与第二绝缘材料图案INS2”的相对侧向内间隔开的相对侧S1_BRP和S2_BRP的桥接图案BRP。
在平面图中，桥接图案BRP的第一侧S1_BRP可以与第一电极REL1间隔开预定距离，并且桥接图案BRP的第二侧S2_BRP可以与第二电极REL2重叠。
此外，桥接图案BRP可以与每个杆型LED LD的一部分重叠而不与每个杆型LED LD的其它部分重叠。在此，桥接图案BRP可以电联接至每个杆型LED LD的第二导电半导体层13。
参考图3、图4以及图7a至图7g，通过经由掩模工艺图案化暴露的第一绝缘材料层INS1’来形成包括第一接触孔CH1和第二接触孔CH2的第一绝缘层INS1，第一接触孔CH1和第二接触孔CH2暴露第一覆盖层CPL1和第二覆盖层CPL2的相应部分。
参考图3、图4、图6e以及图7a至图7h，通过经由掩模工艺图案化第二绝缘材料图案INS2”来形成桥接图案BRP的第二侧S2_BRP通过其暴露于外部的绝缘图案INSP。
绝缘图案INSP可以与桥接图案BRP部分地重叠。绝缘图案INSP的相对侧S1和S2可以与桥接图案BRP的相对侧S1_BRP和B2_BRP不对齐。
绝缘图案INSP的第一侧S1可以比桥接图案BRP的第一侧S1_BRP设置在更靠近第一电极REL1的位置处。此外，绝缘图案INSP的第二侧S2可以比桥接图案BRP的第二侧S2_BRP设置在更靠近第一电极REL1的位置处。
参考图3、图4、图6f以及图7a至图7i，在其上设置有绝缘图案INSP的基板SUB上形成第二导电层(未示出)之后，通过执行掩模工艺来形成第一接触电极CNE1和第二接触电极CNE2。
第一接触电极CNE1和第二接触电极CNE2可以设置在同一平面上，并且彼此间隔开预定距离以彼此电分离。此外，第一接触电极CNE1和第二接触电极CNE2可以通过相同的工艺形成。
第一接触电极CNE1可以设置在绝缘图案INSP和包括第一接触孔CH1的第一绝缘层INS1上。
第一接触电极CNE1可以通过第一接触孔CH1电联接至第一覆盖层CPL1。此外，第一接触电极CNE1可以与每个杆型LED LD的暴露的部分电联接。在此，每个杆型LED LD的暴露的部分可以是第一导电半导体层11。
第二接触电极CNE2可以设置在绝缘图案INSP的一部分和包括第二接触孔CH2的第一绝缘层INS1上。
第二接触电极CNE2可以通过第二接触孔CH2电联接至第二覆盖层CPL2。此外，第二接触电极CNE2可以电联接至桥接图案BRP的暴露的第二侧S2_BRP。第二接触电极CNE2可以通过桥接图案BRP电联接至每个杆型LED LD的第二导电半导体层13。
如上所述，第一接触电极CNE1和第二接触电极CNE2通过相同的工艺形成。因此，与其中第一接触电极CNE1和第二接触电极CNE2通过不同的工艺形成的发光装置相比，可以简化根据本公开的制造工艺，并且可以通过减少掩模的数量来降低生产成本。
参考图3、图4和图7j，在第一接触电极CNE1和第二接触电极CNE2上形成第二绝缘层INS2。随后，在第二绝缘层INS2上形成涂覆层OC。
图8示出根据本公开的实施方式的显示装置，并且具体地，是示出使用在图1中所示的杆型LED作为发光源的显示装置的示意性平面图。
参考图1和图8，根据本公开的实施方式的显示装置包括：基板SUB；像素PXL，设置在基板SUB上；驱动器，设置在基板SUB上并且配置为驱动像素PXL；以及线组件(未示出)，设置为将像素PXL与驱动器联接。
基板SUB可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是在其中设置用于显示图像的像素PXL的区域。非显示区域NDA可以是在其中设置有用于驱动像素PXL的驱动器和用于将像素PXL联接至驱动器的线组件的一部分的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可设置为多种形式，诸如包括由线型线形成的侧边的封闭多边形、包括由曲线形成的侧边的圆形、椭圆形等以及包括由线型线和曲线形成的侧边的半圆形、半椭圆形等。
在显示区域DA包括多个区域的情况下，每个区域还可设置为多种形式，诸如包括线型侧边的封闭多边形以及包括由曲线形成的侧边的半圆形、半椭圆形等。多个区域的表面面积可以彼此相同或不同。
在本公开的实施方式中，将描述显示区域DA设置有具有包括线型侧边的矩形形状的单个区域的示例。
非显示区域NDA可以设置在显示区域DA的至少一侧上。在本公开的实施方式中，非显示区域NDA可以包围显示区域DA的外围。
像素PXL可以在基板SUB上设置显示区域DA中。像素PXL中的每一个是指用于显示图像的最小单元，并且可以设置多个像素PXL。
像素PXL中的每一个可以包括至少一个或更多个发射白光和/或彩色光的杆型LEDLD。每个像素PXL可以发射具有红色、绿色和蓝色中的任何一种颜色的光，并且不限于此。例如，像素PXL中的每一个可以发射具有青色、品红色、黄色和白色中的任何一种颜色的光。
像素PXL可以沿着在第一方向DR1上延伸的行和在与第一方向DR1相交的第二方向DR2上延伸的列以矩阵形式布置。然而，像素PXL的布置不限于特定布置。换言之，像素PXL可以布置成多种形式。
驱动器可以通过线组件向每个像素PXL提供信号，并且从而控制像素PXL的操作。在图8中，为了说明，省略了线组件。
驱动器可以包括：扫描驱动器SDV，配置为通过扫描线将扫描信号提供给像素PXL；发射驱动器EDV，配置为通过发射控制线将发射控制信号提供给像素PXL；数据驱动器DDV，配置为通过数据线将数据信号提供给像素PXL；以及时序控制器(未示出)。时序控制器可以控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。
图9是示意性地示出包括在图8中所示的像素中的一个中的第一子像素至第三子像素的平面图。图10是沿图9的线II-II’截取的截面图。在本公开的实施方式中，以下描述将侧重于与前述实施方式的不同之处，以避免重复说明。在本实施方式的以下描述中没有单独说明的组件与前述实施方式的组件一致。相同的附图标记将被用于指示相同的组件，并且相似的附图标记将被用于指示相似的组件。
在图9中，为了说明，将在每个子像素中设置的多个杆型LED示出为水平地布置。然而，杆型LED的布置不限于此。例如，杆型LED中的至少一些可以布置在与水平方向相交的方向上。
此外，为了说明，在图9中省略了与杆型LED联接的晶体管和与晶体管联接的信号线的图示。在图9中，单位发射区域可以是一个子像素的像素区域。
参考图8至图10，根据本公开的实施方式的显示装置可以包括基板SUB，在基板SUB上设置有多个像素PXL。
像素PXL中的每一个可以包括设置在基板SUB上的第一子像素SP1、第二子像素SP2和第三子像素SP3。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个可以包括基板SUB、设置在基板SUB上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。
像素电路层PCL可以包括设置在基板SUB上的缓冲层BFL、设置在缓冲层BFL上的第一晶体管Tl和第二晶体管T2以及驱动电压线DVL。此外，像素电路层PCL还可以包括钝化层PSV，钝化层PSV设置在第一晶体管T1和第二晶体管T2以及驱动电压线DVL上。
显示元件层DPL可以包括设置在钝化层PSV上的第一分隔壁PW1和第二分隔壁PW2、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、杆型LED LD以及第一接触电极CNE1和第二接触电极CNE2。
为了方便，将在描述像素电路层PCL之后描述显示元件层DPL。
基板SUB可以包括诸如玻璃、有机聚合物或晶体的绝缘材料。此外，基板SUB可以由具有柔性的材料制成以成为可弯曲或可折叠的，并且可具有单层结构或多层结构。
缓冲层BFL可以设置在基板SUB上，并且防止杂质扩散到第一晶体管Tl和第二晶体管T2中。缓冲层BFL可以以单层结构或具有至少两层或更多层的多层结构设置。
在缓冲层BFL具有多层结构的情况下，各个层可以由相同的材料或不同的材料形成。根据基板SUB的材料或工艺条件，可以省略缓冲层BFL。
第一晶体管T1可以是驱动晶体管，其与设置在显示元件层DPL中的一些杆型LEDLD电联接以驱动对应的杆型LED LD。第二晶体管T2可以是配置为对第一晶体管T1进行开关的开关晶体管。
第一晶体管T1和第二晶体管T2中的每一个可以包括半导体层SCL、栅电极GE以及第一晶体管电极EL1和第二晶体管电极EL2。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括与第一晶体管电极EL1接触的第一区域和与第二晶体管电极EL2接触的第二区域。第一区域和第二区域之间的区域可以是沟道区域。在本公开的实施方式中，第一区域可以是源极区域和漏极区域中的任一个，并且第二区域可以是另一个区域。
半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区域可以是本征半导体，其是未掺杂的半导体图案。第一区域和第二区域中的每一个可以是掺杂有杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，并且栅电极GE与半导体层SCL之间插置有栅极绝缘层GI。
第一晶体管电极EL1和第二晶体管电极EL2可以通过穿过层间绝缘层ILD和栅极绝缘层GI的接触孔分别与半导体层SCL的第一区域和第二区域接触。
驱动电压线DVL可以设置在层间绝缘层ILD上，但其不限于此。在一些实施方式中，驱动电压线DVL可以设置在像素电路层PCL中包括的绝缘层中的任何一个上。第二驱动电源VSS可以施加至驱动电压线DVL。
钝化层PSV可以包括：通孔TH，第一晶体管T1的第一晶体管电极EL1通过通孔TH暴露；通孔VH，驱动电压线DVL通过通孔VH暴露。
第一分隔壁PW1和第二分隔壁PW2可以在彼此间隔开预定距离的位置处设置在钝化层PSV上。第一分隔壁PW1和第二分隔壁PW2中的每一个可以设置成具有以预定角度倾斜的边的梯形形状，但是其不限于此。
第一电极REL1可以设置在第一分隔壁PW1上。第二电极REL2可以设置在第二分隔壁PW2上。因此，第一电极REL1可以具有与第一分隔壁PW1的形状对应的形状，并且第二电极REL2可以具有与第二分隔壁PW2的形状对应的形状。
第一电极REL1可以在与第一方向DR1相交的第二方向DR2上从在第一方向DR1上延伸的第一连接线CNL1分叉。第二电极REL2可以在第二方向DR2上从在第一方向DR1上延伸的第二连接线CNL2分叉。
设置在第一子像素SP1中的第一连接线CNL1可以与设置在与第一子像素SP1相邻设置的第二子像素SP2中的第一连接线CNL1电分离。此外，设置在第二子像素SP2中的第一连接线CNL1可以与设置在与第二子像素SP2相邻设置的第三子像素SP3中的第一连接线CNL1电分离。
因此，设置在一个子像素中的第一连接线CNL1可以与设置在与该一个子像素相邻的子像素中的第一连接线CNL1电分离。因此，可以单独驱动第一子像素SP1至第三子像素SP3中的每一个。
设置在第一子像素SP1中的第二连接线CNL2可以在与第一子像素SP1相邻设置的第二子像素SP2和第三子像素SP3中共同设置。
在平面图中，第一电极REL1和第二电极REL2可以彼此间隔开预定距离，并且杆型LED LD设置在第一电极REL1和第二电极REL2之间。第一电极REL1可以与每个杆型LED LD的相对端EP1和EP2中的任一个相邻设置。第二电极REL2可以与杆型LED LD的相对端EP1和EP2中的另一个相邻设置。
第一电极REL1和第二电极REL2可以设置在同一平面上。
第一电极REL1可以通过钝化层PSV的通孔TH电联接至第一晶体管T1的第一晶体管电极EL1。因此，施加至第一晶体管T1的电压可以传输至第一电极REL1。
第二电极REL2可以通过钝化层PSV的通孔VH与驱动电压线DVL电联接。因此，施加至驱动电压线DVL的第二驱动电源(参考图2a的VSS)可以传输至第二电极REL2。
第一覆盖层CPL1可以设置在第一电极REL1上。第二覆盖层CPL2可以设置在第二电极REL2上。
第一绝缘层INS1可以设置在第一覆盖层CPL1和第二覆盖层CPL2上。第一绝缘层INS1可以包括无机绝缘层或有机绝缘层。
第一绝缘层INS1可以包括第一接触孔CH1和第二接触孔CH2，第一覆盖层CPL1的一部分通过第一接触孔CH1暴露，并且第二覆盖层CPL2的一部分通过第二接触孔CH2暴露。
每个杆型LED LD可以设置在第一绝缘层INS1上并且在第一电极REL1和第二电极REL2之间对准。
每个杆型LED LD可以在其纵向方向上包括第一端EP1和第二端EP2。
每个杆型LED LD可以包括在纵向方向上顺序地堆叠的第一导电半导体层11、有源层12、第二导电半导体层13和电极层15。此外，每个杆型LED LD还可以包括绝缘膜14，绝缘膜14包围第一导电半导体层11和第二导电半导体层13以及有源层12中的每一个的外周表面。
第一导电半导体层11可以设置在每个杆型LED LD的第一端EP1上。第二导电半导体层13可以设置在每个杆型LED LD的第二端EP2上。在本公开的实施方式中，第一导电半导体层11可以包括n型半导体层，并且第二导电半导体层13可以包括p型半导体层。
用于将第一电极REL1与每个杆型LED LD的第一导电半导体层11可靠地电联接和/或物理联接的第一接触电极CNE1可以设置在第一电极REL1上。
第一电极REL1可以通过第一接触电极CNE1电联接至每个杆型LED LD的第一导电半导体层11。因此，施加至第一电极REL1的电压可以传输至每个杆型LED LD的第一导电半导体层11。
用于将第二电极REL2与每个杆型LED LD的第二导电半导体层13可靠地电联接的第二接触电极CNE2可以设置在第二电极REL2上。
在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以设置在同一平面上并且通过相同的工艺形成。
桥接图案BRP可以设置在各个杆型LED LD上。绝缘图案INSP可以设置在桥接图案BRP上。
在第一子像素SP1至第三子像素SP3中的每一个中，在平面图中，桥接图案BRP可以与第一电极REL1间隔开并且可与第二电极REL2部分地重叠。此外，在平面图中，桥接图案BRP可以与每个杆型LED LD的除第一导电半导体层11之外的组件重叠。
桥接图案BRP可以电联接至每个杆型LED LD的第二导电半导体层13。桥接图案BRPL可以与第二接触电极CNE2电联接。第二电极REL2可以通过第二接触电极CNE2和桥接图案BRP电联接至每个杆型LED LD的第二导电半导体层13。施加至第二电极REL2的第二驱动电源VSS可以传输至每个杆型LED LD的第二导电半导体层13。
因此，可以将具有预定电压或更高电压的电场施加至每个杆型LED LD的第一导电半导体层11和第二导电半导体层13中的每一个，从而杆型LED LD可以发光。
绝缘图案INSP可以设置在桥接图案BRP上。
绝缘图案INSP可以覆盖桥接图案BRP，以防止桥接图案BRP暴露于外部，并且使桥接图案BRP与第一接触电极CNE1电分离。
在平面图中，绝缘图案INSP可以与桥接图案BRP部分地重叠。详细地，绝缘图案INSP的相对侧S1和S2可以与桥接图案BRP的相对侧S1_BRP和S2_BRP不对齐。
当从绝缘图案INSP的第一侧S1观察时，桥接图案BRP的相对侧S1_BRP和S2_BRP中设置为与第一电极REL1相邻的第一侧S1_BRP可设置为具有底切形状。由于桥接图案BRP的第一侧S1_BRP具有底切形状，因此可以在每个杆型LED LD的第一导电半导体层11上形成空隙VO。
空隙VO可以通过由每个杆型LED LD的第一导电半导体层11的一部分、桥接图案BRP的第一侧S1_BRP、绝缘图案INSP的第一侧S1以及第一接触电极CNE1包围而限定。
第一接触电极CNE1可以通过空隙VO和绝缘图案INSP与桥接图案BRP电分离。
第二绝缘层INS2可以设置在第一接触电极CNE1和第二接触电极CNE2上。第二绝缘层INS2可以覆盖设置在第二绝缘层INS2下方的第一接触电极CNE1和第二接触电极CNE2，从而可以防止第一接触电极CNE1和第二接触电极CNE2暴露于外部。
涂覆层OC可以设置在第二绝缘层INS2上。
如上所述，在根据本公开的实施方式的显示装置中，第一接触电极CNE1和第二接触电极CNE2可以通过单个工艺形成，从而可简化制造工艺。
此外，在根据本公开的实施方式的显示装置中，可以确保与每个杆型LED LD的第一导电半导体层11联接的第一接触电极CNE1的有效区域和与每个杆型LED LD的第二导电半导体层13联接的第二接触电极CNE2的足够量的有效区域。
由于确保了第一接触电极CNE1和第二接触电极CNE2中的每一个的有效区域，因此可以减少第一接触电极CNE1和第二接触电极CNE2的短路故障。因此，在根据本公开的实施方式的显示装置中，可以最少化由第一接触电极CNE1和第二接触电极CNE2的短路故障引起的杆型LED LD的接触故障。
可在各种电子装置中采用根据本公开的实施方式的显示装置。例如，显示装置可以应用于电视、笔记本计算机、蜂窝电话、智能电话、智能板、便携式多媒体播放器(PMP)、个人数字助理(PDA)、导航装置、诸如智能手表的各种可穿戴装置等。
尽管上面已经描述了各种示例性实施方式，但是本领域技术人员将理解，在不脱离本公开的范围和精神的情况下，可以进行各种修改、增加和替换。
因此，在本说明书中公开的实施方式仅用于说明的目的，而不用于限制本公开的技术精神。本公开的范围必须由所附权利要求书限定。

Claims (20)

1.发光装置，包括：
基板；
第一电极和第二电极，所述第一电极设置在所述基板上，所述第二电极在与所述第一电极的平面相同的平面上设置在与所述第一电极间隔开的位置处；
至少一个发光元件，设置在所述基板上，并且相对于纵向方向包括第一端和第二端；
桥接图案，设置在所述发光元件上，并且联接至所述发光元件的所述第二端；
第一接触电极，设置在所述基板上，并且将所述第一电极与所述发光元件的所述第一端联接；以及
第二接触电极，设置在所述基板上，并且将所述桥接图案与所述第二电极联接。
2.根据权利要求1所述的发光装置，还包括设置在所述桥接图案上的绝缘图案。
3.根据权利要求2所述的发光装置，其中，在平面图中，所述绝缘图案与所述桥接图案重叠。
4.根据权利要求3所述的发光装置，其中，所述桥接图案和所述绝缘图案中的每一个包括与所述第一电极相邻的第一端和与其本身的所述第一端相对的第二端。
5.根据权利要求4所述的发光装置，
其中，所述绝缘图案的所述第一端设置在比所述桥接图案的所述第一端更靠近所述第一电极的位置处，以及
其中，所述绝缘图案的所述第二端设置在比所述桥接图案的所述第二端更靠近所述第一电极的位置处，并且所述桥接图案的所述第二端暴露于外部。
6.根据权利要求5所述的发光装置，其中，所述第一接触电极设置在所述绝缘图案上。
7.根据权利要求6所述的发光装置，还包括由所述发光元件的上表面的一部分、所述桥接图案的所述第一端、所述绝缘图案的所述第一端和所述第一接触电极的一部分包围的空隙。
8.根据权利要求7所述的发光装置，其中，所述第一接触电极与所述桥接图案电分离。
9.根据权利要求5所述的发光装置，还包括设置在所述第一电极和所述第二电极上的绝缘层，
其中，所述绝缘层包括第一接触孔和第二接触孔，所述第一电极的一部分通过所述第一接触孔暴露，所述第二电极的一部分通过所述第二接触孔暴露。
10.根据权利要求9所述的发光装置，
其中，所述第一接触电极通过所述第一接触孔联接至所述第一电极，以及
其中，所述第二接触电极通过所述第二接触孔联接至所述第二电极，并且联接至所述桥接图案的暴露的所述第二端。
11.根据权利要求1所述的发光装置，其中，所述发光元件包括：
第一导电半导体层，掺杂有第一导电掺杂剂；
第二导电半导体层，掺杂有第二导电掺杂剂；以及
有源层，设置在所述第一导电半导体层和所述第二导电半导体层之间。
12.根据权利要求11所述的发光装置，
其中，所述第一导电半导体层设置在所述发光元件的所述第一端上，并且所述第二导电半导体层设置在所述发光元件的所述第二端上，以及
其中，所述第一导电半导体层包括n型半导体层，并且所述第二导电半导体层包括p型半导体层。
13.根据权利要求12所述的发光装置，其中，所述第一接触电极和所述第二接触电极设置在相同的层上。
14.制造发光装置的方法，包括：
在基板上形成第一电极和第二电极，所述第二电极在与所述第一电极的平面相同的平面上设置在与所述第一电极间隔开的位置处；
在包括所述第一电极和所述第二电极的所述基板上形成第一绝缘材料层；
使发光元件在所述第一绝缘材料层上自对准；
在包括所述发光元件的所述第一绝缘材料层上顺序地形成导电层和第二绝缘材料层；
通过第一蚀刻工艺图案化所述导电层和所述第二绝缘材料层，并且通过使用经图案化的所述第二绝缘材料层作为掩模通过第二蚀刻工艺蚀刻经图案化的所述导电层来形成具有相对端的桥接图案，所述桥接图案的所述相对端各自具有底切形状；
通过图案化所述第一绝缘材料层，形成使得所述第一电极的一部分和所述第二电极的一部分暴露的第一绝缘层；
通过图案化用作所述掩模的经图案化的所述第二绝缘材料层，形成使得所述桥接图案的所述相对端之一暴露的绝缘图案；以及
在所述第一绝缘层上形成电联接至所述第一电极的第一接触电极和电联接至所述第二电极的第二接触电极。
15.根据权利要求14所述的方法，其中，所述第一蚀刻工艺包括干蚀刻工艺，并且所述第二蚀刻工艺包括湿蚀刻工艺。
16.根据权利要求14所述的方法，还包括在所述第一接触电极和所述第二接触电极上形成覆盖所述第一接触电极和所述第二接触电极的涂覆层。
17.根据权利要求14所述的方法，其中，所述第一接触电极与所述桥接图案电分离。
18.根据权利要求14所述的方法，其中，形成所述第一接触电极和所述第二接触电极包括：形成由所述发光元件的上表面的一部分、所述桥接图案的一端、所述绝缘图案的一端和所述第一接触电极的一部分包围的空隙。
19.显示装置，包括：
基板，包括显示区域和非显示区域；
像素电路层，设置在所述显示区域中，并且包括至少一个晶体管；以及
显示元件层，设置在所述像素电路层上，并且包括多个单位发射区域，光从所述多个单位发射区域发射，
其中，所述显示元件层的所述多个单位发射区域中的每一个包括：
第一电极和电极，所述第一电极设置在所述像素电路层上，所述电极在与所述第一电极的平面相同的平面上设置在与所述第一电极间隔开的位置处；
至少一个发光元件，设置在所述像素电路层上，并且相对于纵向方向包括第一端和第二端；
桥接图案，设置在所述发光元件上，并且联接至所述发光元件的所述第二端；
绝缘图案，设置在所述桥接图案上；
第一接触电极，设置在所述绝缘图案上，并且将所述第一电极与所述发光元件的所述第一端联接；以及
第二接触电极，设置在所述像素电路层上，并且将所述桥接图案与所述第二电极联接，以及
其中，所述显示元件层还包括由所述发光元件的上表面的一部分、所述桥接图案的一端、所述绝缘图案的一端和所述第一接触电极的一部分包围的空隙。
20.根据权利要求19所述的显示装置，其中，在平面图中，所述绝缘图案与所述桥接图案重叠。
CN201880095474.5A 2018-07-10 2018-12-20 发光装置、其制造方法以及设置有其的显示装置 Active CN112470294B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180080152A KR102552602B1 (ko) 2018-07-10 2018-07-10 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR10-2018-0080152 2018-07-10
PCT/KR2018/016360 WO2020013408A1 (ko) 2018-07-10 2018-12-20 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치

Publications (2)

Publication Number Publication Date
CN112470294A true CN112470294A (zh) 2021-03-09
CN112470294B CN112470294B (zh) 2024-03-01

Family

ID=69141464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880095474.5A Active CN112470294B (zh) 2018-07-10 2018-12-20 发光装置、其制造方法以及设置有其的显示装置

Country Status (5)

Country Link
US (1) US20210296538A1 (zh)
EP (1) EP3823049B1 (zh)
KR (2) KR102552602B1 (zh)
CN (1) CN112470294B (zh)
WO (1) WO2020013408A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR102559097B1 (ko) 2018-07-27 2023-07-26 삼성디스플레이 주식회사 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
KR102668651B1 (ko) * 2019-06-17 2024-05-24 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20210095760A (ko) * 2020-01-23 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2021162148A1 (ko) * 2020-02-13 2021-08-19 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
CN115699323A (zh) 2020-05-26 2023-02-03 三星显示有限公司 显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859730A (zh) * 2009-04-08 2010-10-13 索尼公司 半导体发光器件、其组件制造方法以及电子设备
CN103608937A (zh) * 2011-04-28 2014-02-26 国民大学校产学协力团 超小型led元件及其制造方法
JP2017503292A (ja) * 2013-12-27 2017-01-26 昆山工研院新型平板顕示技術中心有限公司Ｋｕｎｓｈａｎ Ｎｅｗ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｅｎｔｅｒ Ｃｏ．， Ｌｔｄ． タッチ表示装置およびその製造方法
KR20170033485A (ko) * 2015-09-16 2017-03-27 엘지디스플레이 주식회사 터치 스크린 패널을 포함하는 유기발광 다이오드 표시장치 및 그 구동방법
KR20170091805A (ko) * 2016-01-14 2017-08-10 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
CN107211504A (zh) * 2016-01-11 2017-09-26 Lg电子株式会社 使用半导体发光器件的显示装置及制造方法
US20180019369A1 (en) * 2016-07-12 2018-01-18 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR20180011404A (ko) * 2016-07-21 2018-02-01 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법
CN108074961A (zh) * 2016-11-15 2018-05-25 三星显示有限公司 显示装置
CN108206228A (zh) * 2016-12-19 2018-06-26 三星显示有限公司 发光设备以及发光设备的制造方法
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101859730A (zh) * 2009-04-08 2010-10-13 索尼公司 半导体发光器件、其组件制造方法以及电子设备
CN103608937A (zh) * 2011-04-28 2014-02-26 国民大学校产学协力团 超小型led元件及其制造方法
JP2017503292A (ja) * 2013-12-27 2017-01-26 昆山工研院新型平板顕示技術中心有限公司Ｋｕｎｓｈａｎ Ｎｅｗ Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ Ｔｅｃｈｎｏｌｏｇｙ Ｃｅｎｔｅｒ Ｃｏ．， Ｌｔｄ． タッチ表示装置およびその製造方法
KR20170033485A (ko) * 2015-09-16 2017-03-27 엘지디스플레이 주식회사 터치 스크린 패널을 포함하는 유기발광 다이오드 표시장치 및 그 구동방법
CN107211504A (zh) * 2016-01-11 2017-09-26 Lg电子株式会社 使用半导体发光器件的显示装置及制造方法
KR20170091805A (ko) * 2016-01-14 2017-08-10 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
US20180019369A1 (en) * 2016-07-12 2018-01-18 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
KR20180011404A (ko) * 2016-07-21 2018-02-01 삼성디스플레이 주식회사 발광 장치 및 그의 제조방법
CN108074961A (zh) * 2016-11-15 2018-05-25 三星显示有限公司 显示装置
CN108206228A (zh) * 2016-12-19 2018-06-26 三星显示有限公司 发光设备以及发光设备的制造方法
KR20180072909A (ko) * 2016-12-21 2018-07-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치

Also Published As

Publication number Publication date
CN112470294B (zh) 2024-03-01
KR102552602B1 (ko) 2023-07-10
KR20200006650A (ko) 2020-01-21
KR20230107172A (ko) 2023-07-14
EP3823049A4 (en) 2022-04-13
US20210296538A1 (en) 2021-09-23
WO2020013408A1 (ko) 2020-01-16
EP3823049A1 (en) 2021-05-19
EP3823049B1 (en) 2023-10-04

Similar Documents

Publication Publication Date Title
KR102517560B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
EP3855495A1 (en) Display device and manufacturing method thereof
CN112470294B (zh) 发光装置、其制造方法以及设置有其的显示装置
CN112470301B (zh) 发光装置、其制造方法和包括该发光装置的显示装置
CN112437988A (zh) 发光器件、其制造方法以及包括该发光器件的显示装置
TW202013025A (zh) 發光裝置及包含其之顯示裝置
EP3826067A1 (en) Light-emitting device and display device including same
EP3823050A1 (en) Light-emitting device and display device comprising same
EP3836217A1 (en) Display device and method for manufacturing same
CN111354742A (zh) 显示装置
CN112740406A (zh) 显示设备及制造其的方法
CN113228289A (zh) 显示装置及其修复方法
CN112789726A (zh) 显示装置及其制造方法
EP3985734A1 (en) Display device and method for manufacturing same
US20210057623A1 (en) Display device
EP3958318A1 (en) Display device and method for manufacturing same
CN114730788A (zh) 显示装置及用于制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant