CN112740406A - 显示设备及制造其的方法 - Google Patents

显示设备及制造其的方法 Download PDF

Info

Publication number
CN112740406A
CN112740406A CN201980061886.1A CN201980061886A CN112740406A CN 112740406 A CN112740406 A CN 112740406A CN 201980061886 A CN201980061886 A CN 201980061886A CN 112740406 A CN112740406 A CN 112740406A
Authority
CN
China
Prior art keywords
layer
electrode
light emitting
disposed
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980061886.1A
Other languages
English (en)
Inventor
柳济源
金大贤
林白铉
金明姬
太昌一
赵显敏
宋根圭
郭珍午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112740406A publication Critical patent/CN112740406A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H01L2224/95102—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium being a colloidal droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H01L2224/95134—Electrowetting, i.e. by changing the surface energy of a droplet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

显示设备可包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域上且各自包括多个子像素。每个子像素可包括像素电路层和具有至少一个发光元件的显示元件层。显示元件层包括：第一电极和第二电极，彼此间隔开；第一绝缘层，设置在像素电路层和发光元件之间；以及第二绝缘层，设置在发光元件的上表面上，并且设置成用第二绝缘层填充第一绝缘层与发光元件的端部之间的空间的形式。发光元件包括：第一导电半导体层；有源层，围绕第一导电半导体层的至少一侧；第二导电半导体层，围绕有源层；电极层，围绕第二导电半导体层；以及绝缘膜，覆盖电极层。第一导电半导体层的部分和电极层的部分可未被绝缘膜覆盖。

Description

显示设备及制造其的方法
技术领域
本公开的各种实施方式涉及显示设备，并且更例如，涉及包括超小型发光元件的显示设备和制造该显示设备的方法。
背景技术
发光二极管即使在恶劣的环境条件下也可以具有相对令人满意的耐用性，并且在寿命和亮度方面具有优异的性能。近来，对将这种发光二极管应用于各种显示设备的技术的研究已经变得相当活跃。
作为这种研究的一部分，正在开发使用无机晶体结构(例如，通过生长氮化物基半导体获得的结构)来制造具有对应于微米级或纳米级的超小型尺寸的发光二极管的技术。
发光二极管可以制造成足够小的尺寸以形成显示设备等的像素。发光二极管可以分别且独立地在衬底上生长，并且所生长的发光二极管可以与衬底分离并且用于制造显示面板。在使用发光二极管作为显示面板的光源的情况下，可以在显示面板的每个像素中设置多个发光二极管。这里，如果多个发光二极管设置成彼此接近，则可能在相邻的发光二极管之间引起不期望的短路，从而可能损坏发光二极管。因此，可能出现发光二极管的缺陷。
发明内容
技术问题
本公开的各种实施方式涉及能够使发光元件的缺陷最小化的显示设备。
本公开的各种实施方式涉及制造显示设备的方法。
技术方案
根据本公开的实施方式的显示设备可以包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域上，并且多个像素中的每个包括多个子像素。多个子像素中的每个可以包括像素电路层和显示元件层，显示元件层包括发射光的至少一个发光元件。显示元件层可以包括：第一电极和第二电极，彼此间隔开；第一绝缘层，设置在像素电路层和发光元件之间；以及第二绝缘层，设置在发光元件的上表面上，并且设置成用第二绝缘层填充第一绝缘层与发光元件的相对端之间的空间的形式。发光元件可以包括：第一导电半导体层；有源层，围绕第一导电半导体层的至少一侧；第二导电半导体层，围绕有源层；电极层，围绕第二导电半导体层；以及绝缘膜，覆盖电极层的外圆周表面。第一导电半导体层的部分和电极层的部分可以未被绝缘膜覆盖。
在本公开的实施方式中，第一导电半导体层可以包括至少一个n型半导体层，并且第二导电半导体层可以包括至少一个p型半导体层。
在本公开的实施方式中，显示元件层可以包括：第一接触电极，将第一电极与发光元件的端部中的一端连接；以及第二接触电极，将第二电极与发光元件的相对端中的另一端连接。
在本公开的实施方式中，第一接触电极可以与电极层的暴露于外部的部分或第一导电半导体层的暴露于外部的部分中的一个接触。第二接触电极可以与电极层的暴露于外部的部分或第一导电半导体层的暴露于外部的部分中的另一个接触。
在本公开的实施方式中，第一接触电极和第二接触电极可以设置在相同的层上，在第二绝缘层上彼此间隔开，并且彼此电绝缘。
在本公开的实施方式中，第二绝缘层可以由包括有机材料的有机绝缘层形成。
在本公开的实施方式中，显示元件层还可以包括设置在第二绝缘层与第一接触电极和第二接触电极之间的附加绝缘图案。
在本公开的实施方式中，附加绝缘图案可以包括第二绝缘层的材料和绝缘膜的材料不同的材料。
在本公开的实施方式中，显示元件层还可以包括设置在第一接触电极上的第三绝缘层和设置在第二接触电极上的第四绝缘层。第一接触电极和第二接触电极可以设置在不同的层上并且彼此电绝缘。
在本公开的实施方式中，显示元件层可以包括：分隔壁，设置在像素电路层与第一电极和第二电极之间；以及堤，设置在像素电路层上，并且设置在多个子像素之间并且围绕多个子像素中的每个的发射区域。堤和分隔壁可以设置在相同的层上并且包括相同的材料。
在本公开的实施方式中，显示设备还可以包括：颜色转换层，设置在显示元件层上，颜色转换层包括将光转换为具有特定颜色的光的颜色转换颗粒；以及衬底，设置在颜色转换层上。
在本公开的实施方式中，第一电极和第二电极可以彼此电分离，并且第一电极和第二电极中的一个电极可以具有围绕剩余电极的形状。
在本公开的实施方式中，发光元件可以包括具有多棱镜形状的发光二极管，发光二极管具有微米级或纳米级尺寸。
在本公开的实施方式中，像素电路层可以包括电连接到发光元件的至少一个晶体管。
根据前述实施方式的显示设备可以通过包括以下步骤的方法来制造：提供包括多个子像素的基底层，多个子像素中的每个包括发射区域和非发射区域；以及在基底层上形成显示元件层，显示元件层从多个子像素中的每个的发射区域发射光。形成显示元件层可以包括：在多个子像素中的每个的发射区域中形成彼此间隔开的第一电极和第二电极；形成第一绝缘层，第一绝缘层暴露与第一电极和第二电极中的每一个对应的电极的上表面的部分；通过向第一电极和第二电极分别施加相应的对准电压，在第一电极和第二电极之间对准多个发光元件；通过在多个发光元件上沉积绝缘材料层并且然后使用掩模蚀刻绝缘材料层，形成暴露多个发光元件中的每一个的端部的第二绝缘层；通过使用第二绝缘层作为蚀刻掩模来暴露设置在多个发光元件中的每一个的端部上的电极层的部分和第一导电半导体层的部分，以去除设置在多个发光元件中的每一个的暴露的端部上的绝缘膜；以及在第二绝缘层上形成第一接触电极和第二接触电极。
技术效果
本公开的各种实施方式可以提供能够使发光元件的缺陷最小化的显示设备以及制造该显示设备的方法。
本公开的效果不受前述内容的限制，并且在本文中预期其他各种效果。
附图说明
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图1b是示出图1a的发光元件的示意性剖视图。
图1c是示出图1a的发光元件的修改实施方式的示意性剖视图。
图2示出了根据本公开的实施方式的显示设备，并且例如，是示出使用图1a中所示的发光元件作为发光源的显示设备的示意性平面图。
图3a至图3c是示出根据各种实施方式的图2的显示设备的单元发射区域的示例的示意性电路图。
图4是示意性地示出包括在图2中所示的像素中一个中的第一子像素至第三子像素的平面图。
图5是沿图4的线I-I'截取的示意性剖视图。
图6a是图5的区域EA1的示意性放大剖视图。
图6b是示出图6a的发光元件的修改实施方式的示意性放大剖视图。
图7是示出图4的像素中的第一子像素的另一实施方式的示意性平面图。
图8是示出图4的像素中的第一子像素的另一实施方式的示意性平面图。
图9a至图9j是依次示出制造图5的显示设备的方法的示意性剖视图。
图10示出了根据本公开的实施方式的显示设备，并且是示出颜色转换层连接到图5的显示设备的示意性剖视图。
图11示意性地示出了根据本公开的实施方式的显示设备，并且是对应于图4的线I-I'的剖视图。
图12是图11的区域EA2的示意性放大平面图。
图13示意性地示出了根据本公开的实施方式的显示设备，并且是对应于图4的线I-I'的剖视图。
图14和图15示意性地示出了根据本公开的实施方式的显示设备，并且是对应于图4的线I-I'的剖视图。
具体实施方式
由于本公开允许各种变化和多个实施方式，因此将在附图中示出并在书面描述中详细描述一些实施方式。然而，这并不旨在将本公开限于特定的实践模式，并且应当理解，不背离本公开的精神和技术范围的所有改变、等同和替代包含在本公开中。
在整个公开中，在全部本公开的各个附图和实施方式中，相同的附图标记表示相同的部件。为了清楚地示出，附图中的元件的尺寸可能被夸大。应当理解，尽管本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。在本公开中，单数形式旨在也包括复数形式，除非上下文另外清楚地指示。
还应当理解，当在本说明书中使用时，术语“包括(comprise)”、“包括(include)”、“具有(have)”等指定了所述特征、整体、步骤、操作、元件、组件和/或它们的组合的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合的存在或添加。此外，当诸如层、膜、区域或板的第一部件设置在第二部件上时，第一部件可以直接设置在第二部件上，或者在它们之间还可以插有第三部件。此外，当表达诸如层、膜、区域或板的第一部件形成在第二部件上时，其上形成有第一部件的第二部件的表面不限于第二部件的上表面，而可以包括诸如第二部件的侧表面或下表面的其他表面。相反，当诸如层、膜、区域或板的第一部件在第二部件之下时，第一部件不仅可以直接在第二部件之下，而且在它们之间还可以插有第三部件。
参考附图描述本公开的实施方式和所需细节，以便详细描述本公开，使得本公开所属技术领域的普通技术人员可以容易地实践本公开。此外，单数形式可以包括复数形式，只要其在句子中没有具体提及即可。
图1a是示意性地示出根据本公开的实施方式的发光元件的示意性立体图。图1b是示出图1a的发光元件的示意性剖视图。图1c是示出图1a的发光元件的修改实施方式的示意性剖视图。
参照图1a至图1c，根据本公开的实施方式的发光元件LD可以包括第一导电半导体层11、第二导电半导体层13以及插置在第一导电半导体层11和第二导电半导体层13之间的有源层12。在一些实施方式中，发光元件LD可以实现为核-壳结构，核-壳结构包括设置在中央区域中的第一导电半导体层11、围绕第一导电半导体层11的至少一侧的有源层12、围绕有源层12的至少一侧的第二导电半导体层13以及围绕第二导电半导体层13的至少一侧的电极层15。
发光元件LD可以形成为在一个方向上延伸的多棱锥形状。在本公开的实施方式中，发光元件LD可以设置成六棱锥的形式。如果发光元件LD延伸的方向被限定为纵向方向(L)，则发光元件LD可以具有相对于纵向方向(L)的第一端和第二端。在实施方式中，第一导电半导体层11和第二导电半导体层13中的一个可以设置在发光元件LD的第一端上，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在发光元件LD的第二端上。
在本公开的实施方式中，发光元件LD可以是制造成多棱镜形状的发光二极管，例如，可以是制造成其相对端向外突出的六棱柱的形状的发光二极管。
在实施方式中，发光元件LD可以具有对应于纳米级尺寸或微米级尺寸的小尺寸，例如，具有对应于微米级至纳米级范围的直径和/或长度L。然而，在本公开中，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据各种设备(例如，显示设备)的设计条件以各种方式改变，所述显示设备采用使用发光元件LD的发光器件作为光源。
第一导电半导体层11可以包括例如至少一个n型半导体层。例如，第一导电半导体层11可以包括n型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由各种其他材料形成。
在实施方式中，第一导电半导体层11的相对端可以具有在发光元件LD的纵向方向L上突出的形状。第一导电半导体层11的相对端向外突出的形状可以彼此不同。例如，第一导电半导体层11的相对端中的设置在上部位置处的第一端可以具有喇叭形状，其宽度向上减小以形成一个顶点。如图1b中所示，第一导电半导体层11的相对端中的设置在下部位置处的第二端可以具有向下宽度减小的多边形截面，或者如图1c中所示，第二端可以具有拥有恒定宽度的方形柱形状。第一导电半导体层11的相对端的形状可以根据实施方式而改变，而不限于前述实施方式的形状。
在本公开的实施方式中，第一导电半导体层11可以设置在发光元件LD的核中，即，设置在中央(或中间)部分中。发光元件LD可以具有与第一导电半导体层11的形状对应的形状。例如，如果第一导电半导体层11具有六棱锥形状，则发光元件LD也可以具有六棱锥形状。
有源层12可以设置和/或形成为在发光元件LD的纵向方向(L)上围绕第一导电半导体层11的外圆周表面的形状。详细地，有源层12可以设置和/或形成为围绕第一导电半导体层11的除了第一导电半导体层11的相对端中的第二端之外的区域的形状，第一导电半导体层11的相对端中的第二端相对于发光元件LD的纵向方向(L)设置在较低位置处。
有源层12可以具有单量子阱结构或多量子阱结构。在实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层12上和/或之下。例如，包覆层可以由AlGaN层或InAlGaN层形成。在实施方式中，可以使用诸如AlGaN或AlInGaN的材料来形成有源层12，并且可以使用各种其他材料来形成有源层12。
如果具有预定电压或更高电压的电场施加到发光元件LD的相对端，则发光元件LD可通过有源层12中的电子-空穴对的复合来发光。由于可以根据前述原理来控制发光元件LD的发光，所以发光元件LD可以用作各种发光器件以及显示设备的像素的光源。
第二导电半导体层13可以设置和/或形成为在发光元件LD的纵向方向(L)上围绕有源层12的形状，并且可以包括具有与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括p型半导体层，其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由各种其他材料形成。
在本公开的实施方式中，发光元件LD可以包括电极层15，电极层15围绕第二导电半导体层13的至少一侧。
电极层15可以是电连接到第二导电半导体层13的欧姆接触电极，但本公开不限于此。此外，电极层15可以包括金属或金属氧化物，并且例如，可以单独使用或组合使用Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO以及它们的氧化物或合金。电极层15可以是基本上透明的或半透明的。因此，从发光元件LD的有源层12产生的光可以在穿过电极层15之后发射到外部。
如上所述，发光元件LD可以具有其相对端向外突出的六棱锥形状，并且可以实现为核-壳结构，核-壳结构包括设置在其中央部分中的第一导电半导体层11、围绕第一导电半导体层11的有源层12、围绕有源层12的第二导电半导体层13以及围绕第二导电半导体层130的电极层15。第一导电半导体层11可以设置在具有六棱锥形状的发光元件LD的第一端上，并且电极层15可以设置在发光元件LD的第二端上。
在实施方式中，发光元件LD还可以包括设置在发光元件LD的表面上的绝缘膜14。绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可包括选自由SiO2、Si3N4、Al2O3和TiO2构成的群组中的至少一种绝缘材料，但本公开不限于此。例如，可以采用具有绝缘性质的各种材料。
在实施方式中，绝缘膜14可以设置成覆盖第一导电半导体层11的外圆周表面的一部分和电极层15的外圆周表面。在本公开的实施方式中，绝缘膜14可以设置成覆盖包括在发光元件LD中的电极层15的整个外圆周表面。
绝缘膜14可以防止有源层12由于与除了第一导电半导体层11和第二导电半导体层13之外的导电材料接触而短路。由于绝缘膜14，可以最小化在发光元件LD的表面上出现缺陷，由此可以改善发光元件LD的寿命和效率。在多个发光元件LD设置成彼此接近的情况下，绝缘膜14可以防止在发光元件LD之间发生不希望的短路。
在本公开的实施方式中，绝缘膜14可以暴露发光元件LD的具有不同极性的相对端中的至少一端。绝缘膜14可以暴露第一导电半导体层11和第二导电半导体层13中的第一导电半导体层11的下表面而不是覆盖该下表面，第一导电半导体层11和第二导电半导体层13在发光元件LD的纵向方向(L)上设置在发光元件LD的相对端上。
发光元件LD可以用作各种显示设备的光源。发光元件LD可以通过表面处理工艺制造。
图2示出了根据本公开的实施方式的显示设备，并且例如，是示出使用图1a中所示的发光元件作为发光源的显示设备的示意性平面图。
为了解释起见，图2集中于其中显示图像的显示区域示意性地示出了显示设备的结构。在一些实施方式中，虽然未示出，但是还可以在显示设备中设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。
参照图1a和图2，根据本公开的实施方式的显示设备可以包括基底层BSL、设置在衬底SUB上并且各自包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB上并且配置为驱动像素PXL的驱动器(未示出)以及设置为将像素PXL与驱动器连接的线组件(未示出)。
显示设备可以根据驱动方法而划分为无源矩阵型显示设备和有源矩阵型显示设备。例如，在实施方式中的显示设备实现为有源矩阵型的情况下，像素PXL中的每一个可以包括驱动晶体管和开关晶体管，驱动晶体管配置为控制要提供给发光元件LD的电流量，开关晶体管配置为向驱动晶体管发送数据信号。
最近，考虑到分辨率、对比度和工作速度，能够选择性地开启每个像素PXL的有源矩阵型显示设备已经成为主流。然而，本公开不限于此。例如，其中像素PXL可以以组开启的无源矩阵型显示设备也可以采用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
基底层BSL可以包括显示区域DA和非显示区域NDA。
在实施方式中，显示区域DA可以设置在显示设备的中央部分中，并且非显示区域NDA可以设置在显示设备的周边部分中，从而围绕显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且可以改变其位置。
显示区域DA可以是其中设置用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置用于驱动像素PXL的驱动器和用于将像素PXL连接连接到驱动器的线单元的一部分的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以设置成各种形式，诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆形、椭圆形等以及包括由直线和曲线形成的边的半圆形、半椭圆形等。
非显示区域NDA可以设置在显示区域DA的至少一侧上。在本公开的实施方式中，非显示区域NDA可以围绕显示区域DA。
基底层BSL可以是刚性衬底或柔性衬底，并且其材料或性质不受特别限制。例如，基底层BSL可以是由玻璃或增强玻璃制成的刚性衬底，或者由塑料或金属制成的薄膜形成的柔性衬底。此外，基底层BSL可以是透明衬底，但本公开不限于此。例如，基底层BSL可以是半透明衬底、不透明衬底或反射衬底。
像素PXL可以设置在基底层BSL上的显示区域DA中。像素PXL中的每个是指用于显示图像的最小单元，并且可以设置多个像素PXL。
像素PXL中的每个可以包括发光元件LD，并且配置为响应于相应的扫描信号和相应的数据信号而被驱动。发光元件LD可以具有在纳米级或微米级的范围内的小尺寸，并且可以与设置在其附近的发光元件LD并联连接。发光元件LD可以形成相应像素PXL的光源。
此外，像素PXL中的每个可以包括子像素。例如，每个像素PXL可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。在实施方式中，第一子像素SP1、第二子像素SP2和第三子像素SP3可以发射不同颜色的光。例如，第一子像素SP1可以是用于发射红光的红色子像素，第二子像素SP2可以是用于发射绿光的绿色子像素，并且第三子像素SP3可以是用于发射蓝光的蓝色子像素。然而，形成每个像素PXL的子像素的颜色、类型和/或数量不受特别限制。例如，可以以各种方式改变从每个子像素发射的光的颜色。尽管图2示出了像素PXL以条形形状布置在显示区域DA中的实施方式，但是本公开不限于此。例如，显示区域DA可以具有各种公知的像素布置形状。
驱动器可以通过线组件向每个像素PXL提供信号，并且控制像素PXL的操作。在图2中，为了便于说明，省略了线组件。
驱动器可包括扫描驱动器、发射驱动器、数据驱动器和时序控制器，扫描驱动器配置为通过扫描线向像素PXL提供扫描信号，发射驱动器配置为通过发射控制线向像素PXL提供发射控制信号，数据驱动器配置为通过数据线向像素PXL提供数据信号。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图3a至图3c是示出根据各种实施方式的图2的显示设备的单元发射区域的示例的示意性电路图。
参照图3a至图3c，第一子像素至第三子像素中的每一个可以由有源像素配置。然而，第一子像素至第三子像素中的每一个的类型、配置和/或驱动方法不受特别限制。例如，第一子像素至第三子像素中的每一个可以由可以具有各种已知结构的无源或有源显示设备的像素配置。
此外，参考图3a至图3c，第一子像素至第三子像素可以具有基本上相同的结构或类似的结构。在下文中，为了方便起见，将作为示例描述第一子像素至第三子像素中的第一子像素。
参照图1a、图2和图3a，第一子像素SP1可以包括发射电路EMA和像素驱动电路144，发射电路EMA配置为产生具有对应于数据信号的亮度的光，像素驱动电路144配置为驱动发射电路EMA。
在实施方式中，发射电路EAM可以包括彼此并联连接在第一驱动电源VDD和第二驱动电源VSS之间的多个发光元件LD。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以设置为高电势电源，并且第二驱动电源VSS可以设置为低电势电源。这里，在第一子像素SP1的发射周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以被设置为等于或大于发光元件LD的阈值电压的电压。发光元件LD中的每个的第一电极(例如，阳极电极)可以经由像素驱动电路144连接到第一驱动电源VDD。发光元件LD中的每个的第二电极(例如，阴极电极)可以连接到第二驱动电源VSS。
发光元件LD中的每个可以以对应于由像素驱动电路144控制的驱动电流的亮度发射光。
尽管图3a至图3c示出了其中发光元件LD在相同的方向(例如，正向方向)上彼此并联连接在第一驱动电源VDD和第二驱动电源VSS之间的实施方式，但是本公开不限于此。例如，在实施方式中，发光元件LD中的一些可以在正向方向上彼此连接在第一驱动电源VDD和第二驱动电源VSS之间，并且其他发光元件LD可以在反向方向上连接。第一驱动电源VDD和第二驱动电源VSS中的一个的电压可以以AC电压的形式提供。在这种情况下，发光元件LD可以针对相同的连接方向组交替地发光。作为另一示例，在实施方式中，第一子像素SP1可以仅包括单个发光元件LD。
在本公开的实施方式中，像素驱动电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。像素驱动电路144的结构不限于图3a中所示的实施方式的结构。
第一晶体管(T1；开关晶体管)的第一电极可以连接到数据线Dj，并且其第二电极可以连接到第一节点N1。这里，第一晶体管T1的第一电极和第二电极可以是不同的电极。例如，如果第一电极是源电极，则第二电极是漏电极。第一晶体管T1的栅电极可以连接到扫描线Si。
在从扫描线Si提供具有能够导通第一晶体管T1的电压(例如，低电平电压)的扫描信号的情况下，第一晶体管T1可以导通以将数据线Dj与第一节点N1电连接。这里，相应帧的数据信号可以被提供给数据线Dj，并且因此数据信号可以被传输到第一节点N1。传输到第一节点N1的数据信号可以充入到存储电容器Cst中。
第二晶体管(T2；驱动晶体管)的第一电极可以连接到第一驱动电源VDD，并且其第二电极可以电连接到发光元件LD中的每个的第一电极。第二晶体管T2的栅电极联接到第一节点N1。这样，第二晶体管T2可以响应于第一节点N1的电压来控制要提供给发光元件LD的驱动电流量。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，并且其另一个电极可以连接到第一节点N1。存储电容器Cst可以充入与提供给第一节点N1的数据信号对应的电压，并可以保持充电的电压直到提供后续帧的数据信号。
为了说明，图3a示出了具有相对简单的结构的像素驱动电路144，像素驱动电路144包括配置为将数据信号传输到第一子像素SP1的第一晶体管T1，配置为存储数据信号的存储电容器Cst以及配置为将对应于数据信号的驱动电流提供到发光元件LD的第二晶体管T2。
然而，本公开不限于此，并且像素驱动电路144的结构可以以各种方式改变。例如，像素驱动电路144还可以包括至少一个晶体管元件或其他电路元件，至少一个晶体管元件诸如为配置为补偿第二晶体管T2的阈值电压的晶体管元件、配置为初始化第一节点N1的晶体管元件和/或配置为控制发光元件LD的发射时间的晶体管元件，其他电路元件诸如为用于提高第一节点N1的电压的升压电容器。
此外，尽管图3a示出了包括在像素驱动电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)是P型晶体管，但是本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以改变为N型晶体管。
参照图1a、图2和图3b，根据本公开的实施方式的第一晶体管T1和第二晶体管T2可以是N型晶体管。除了由于晶体管类型的改变而导致的一些组件的连接位置的改变之外，图3b中所示的像素驱动电路144的配置和操作可以类似于图3a的像素驱动电路144的配置和操作。因此，将省略与此相关的详细描述。
在本公开的实施方式中，像素驱动电路144的配置不限于图3a和图3b中所示的实施方式。例如，像素驱动电路144可以以与图3c中所示的实施方式的配置方式相同的方式配置。
参照图1a、图2和图3c，像素驱动电路144可以连接到第一子像素SP1的扫描线Si和数据线Dj。例如，在第一子像素SP1设置在显示区域DA的第i行和第j列上的情况下，则第一子像素SP1的像素驱动电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在实施方式中，像素驱动电路144还可以连接到至少一条扫描线。例如，设置在显示区域DA的第i行上的第一子像素SP1还可以连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。
在实施方式中，像素驱动电路144不仅可以连接到第一驱动电源VDD和第二驱动电源VSS，而且还可以连接到第三电源。例如，像素驱动电路144还可以连接到初始化电源Vint。
像素驱动电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(T1；驱动晶体管)的第一电极(例如，源电极)可经由第五晶体管T5连接到第一驱动电源VDD，且其第二电极(例如，漏电极)可经由第六晶体管T6连接到每个发光元件LD的一端。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制经由发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间流动的驱动电流。
第二晶体管(T2；开关晶体管)可以连接在连接到第一子像素SP1的第j数据线Dj和第一晶体管T1的源电极之间。第二晶体管T2的栅电极可以连接到与第一子像素SP1连接的第i扫描线Si。在从第i扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号的情况下，第二晶体管T2可以导通以将第j数据线Dj电连接到第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j数据线Dj提供的数据信号可以传输到第一晶体管T1。
第三晶体管T3可以连接在第一晶体管T1的漏电极和第一节点N1之间。第三晶体管T3的栅电极可以连接到第i扫描线Si。在从第i扫描线Si提供具有栅极导通电压的扫描信号的情况下，第三晶体管T3可以导通以将第一晶体管T1的漏电极电连接到第一节点N1。因此，在第三晶体管T3导通的情况下，第一晶体管T1可以二极管的形式连接。
第四晶体管T4可以连接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极可以连接到前一扫描线，例如，第i-1扫描线Si-1。在栅极导通电压的扫描信号被提供到第i-1扫描线Si-1的情况下，第四晶体管T4可以导通，使得初始化电源Vint的电压可以被传输到第一节点N1。这里，初始化电源Vint可以具有等于或小于数据信号的最小电压的电压。
第五晶体管T5可以连接在第一驱动电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极可以连接到相应的发射控制线，例如，第i发射控制线Ei。在具有栅极截止电压的发射控制信号提供给第i发射控制线Ei的情况下，第五晶体管T5可以截止，并且第五晶体管T5可以在其他情况下导通。
第六晶体管T6可以连接在第一晶体管T1和发光元件LD的第一端之间。第六晶体管T6的栅电极可以连接到第i发射控制线Ei。在具有栅极截止电压的发射控制信号提供给第i发射控制线Ei的情况下，第六晶体管T6可以截止，并且第六晶体管T6可以在其他情况下导通。
第七晶体管T7可以连接在发光元件LD的第一端和初始化电源Vint之间。第七晶体管T7的栅电极可以连接到后续级的扫描线中的任一条，例如，连接到第i+1扫描线Si+1。在栅极导通电压的扫描信号提供给第i+1扫描线Si+1的情况下，第七晶体管T7可以导通，使得初始化电源Vint的电压可以提供给发光元件LD的第一端。
存储电容器Cst可以连接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压两者对应的电压。
为方便起见，图3c示出了第一晶体管T1至第七晶体管T7中的全部由P型晶体管形成，但本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第七晶体管T7中的至少一个可以是N型晶体管，或者第一晶体管T1至第七晶体管T7中的全部可以是N型晶体管。
图4是示意性地示出包括在图2中所示的像素中的一个中的第一子像素至第三子像素的示意性平面图。图5是沿图4的线I-I'截取的剖视图。图6a是图5的区域EA1的示意性放大剖视图。图6b是示出图6a的发光元件的修改实施方式的示意性放大剖视图。
在图4中，为了解释，设置在每个子像素中的多个发光元件被示出为水平对准。然而，发光元件的对准不限于此。例如，发光元件中的至少一些可以在与水平方向相交的方向上对准。
此外，为了解释，在图4中省略了连接至发光元件的晶体管和连接至晶体管的信号线的图示。
此外，尽管图4至图6b示出了像素的简化结构，像素包括仅具有单个电极层的电极，但是本公开不限于此。
参照图1a、图2和图4至图6b，根据本公开的实施方式的显示设备可以包括基底层BSL，在基底层BSL上设置有多个像素PXL。
像素PXL中的每一个可包括设置在基底层BSL上的第一子像素SP1、第二子像素SP2和第三子像素SP3。在本公开的实施方式中，第一子像素SP1可以是红色子像素，第二子像素SP2可以是绿色子像素，并且第三子像素SP3可以是蓝色子像素。
第一子像素SP1至第三子像素SP3中的每一个可以包括通过其发射光的发射区域EMA以及设置在发射区域EMA的周边周围的非发射区域PPA。在本公开的实施方式中，第一子像素SP1至第三子像素SP3中的每一个的像素区域可以包括相应子像素的发射区域EMA和非发射区域PPA。
基底层BSL、像素电路层PCL和显示元件层DPL可以设置在第一子像素SP1至第三子像素SP3中的每一个的发射区域EMA中。
第一子像素SP1至第三子像素SP3中的每一个的像素电路层PCL可以包括设置在基底层BSL上的缓冲层BFL、设置在缓冲层BFL上的第一晶体管T1和第二晶体管T2以及驱动电压线DVL。此外，第一子像素SP1至第三子像素SP3中的每一个的像素电路层PCL还可以包括设置在第一晶体管T1和第二晶体管T2以及驱动电压线DVL上的钝化层PSV。
基底层BSL可以包括绝缘材料，诸如玻璃、有机聚合物或晶体。此外，基底层BSL可以由具有柔性的材料制成，以便可弯曲或可折叠，并且基底层BSL可以具有单层结构或多层结构。
缓冲层BFL可设置在基底层BSL上并防止杂质扩散到第一晶体管T1和第二晶体管T2中。根据衬底SUB的材料或工艺条件，可以省略缓冲层BFL。
遮光图案SDL可以设置在基底层BSL和缓冲层BFL之间。
遮光图案SDL可以是由导电材料、绝缘材料等形成的遮光层，并且阻挡进入到基底层BSL的后表面中的光，使得光可以被阻挡而不进入到第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的像素电路层PCL中。在实施方式中，遮光图案SDL可以包括黑矩阵。遮光图案SDL可以在基底层BSL上设置成对应于第一晶体管T1和第二晶体管T2中的每一个的半导体层SCL的下部。在本公开的实施方式中，遮光图案SDL可以由作为导电材料的金属形成。在这种情况下，遮光图案SDL可以电连接到第一晶体管T1和第二晶体管T2中的任何一个晶体管(T1)的组件。
第一晶体管T1可以是电连接到设置在相应子像素的显示元件层DPL中的发光元件LD中的一些以驱动发光元件LD的驱动晶体管。第二晶体管T2可以是配置为使第一晶体管T1开闭的开关晶体管。
第一晶体管T1和第二晶体管T2中的每一个可以包括半导体层SCL、栅电极GE以及源电极SE和漏电极DE。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括与源电极SE接触的源区和与漏电极DE接触的漏区。源区和漏区之间的区域可以是沟道区。
半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区可以是本征半导体，本征半导体是未掺杂的半导体图案。源区和漏区中的每一个可以是掺杂有杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI插置在栅电极GE和半导体层SCL之间。
源电极SE和漏电极DE可以分别通过穿过层间绝缘层ILD和栅极绝缘层GI的相应接触孔与半导体层SCL的源区和漏区接触。
在本公开的实施方式中，包括在设置在每个子像素中的像素电路层PCL中的第一晶体管T1和第二晶体管T2中的每一个可以由LTPS薄膜晶体管形成，但是本公开不限于此。在一些实施方式中，第一晶体管T1和第二晶体管T2中的每一个可以由氧化物半导体薄膜晶体管形成。
第一晶体管T1和第二晶体管T2中的每一个的漏电极DE可以与设置在基底层BSL上的遮光图案SDL电连接。详细地，第一晶体管T1和第二晶体管T2中的每一个的漏电极DE可以通过依次穿过层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔电连接到相应的遮光图案SDL。
驱动电压线DVL可以设置在层间绝缘层ILD上，但是本公开不限于此。在一些实施方式中，驱动电压线DVL可以设置在包括在像素电路层PCL中的绝缘层中的一个上。第二驱动电源(图3a的VSS)可以施加到驱动电压线DVL。
钝化层PSV可以包括暴露第一晶体管T1的漏电极DE的一部分的第一接触孔CH1以及暴露驱动电压线DVL的一部分的第二接触孔CH2。
第一子像素SP1至第三子像素SP3中的每一个的显示元件层DPL可以包括设置在钝化层PSV上的分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
分隔壁PW可以在第一子像素SP1至第三子像素SP3中的每一个的发射区域EMA中设置在钝化层PSV上。由与分隔壁PW的材料相同的材料形成的堤BNK可以形成和/或设置在相邻子像素之间的非发射区域PPA中，以限定每个子像素的发射区域EMA。
分隔壁PW可以设置在钝化层PSV上，并且与设置成与其相邻的分隔壁PW间隔开预定距离。两个相邻的分隔壁PW可以设置在钝化层PSV上并且彼此间隔开一个发光元件LD的长度L或更大的距离。尽管如图5中所示分隔壁PW可以具有从钝化层PSV的一个表面向上宽度减小的梯形截面，但是本公开不限于此。
在实施方式中，分隔壁PW可以包括具有弯曲表面的截面形状，截面形状诸如为半圆形形状和半椭圆形形状，该截面形状从钝化层PSV的一个表面向上宽度减小。在剖视图中，分隔壁PW的形状不限于上述示例，并且可以在能够提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。两个相邻的分隔壁PW可以设置在钝化层PSV上的相同平面上并且具有相同的高度。
第一连接线CNL1可以在第一方向DR1上从第一子像素SP1至第三子像素SP3中的每一个延伸。第一连接线CNL1可以仅设置在一个相应的子像素中，以便独立地驱动第一子像素SP1至第三子像素SP3中的每一个。
第二连接线CNL2可以在与第一连接线CNL1延伸的方向平行的方向上延伸。第二连接线CNL2可以设置成共用于第一子像素SP至第三子像素SP3。因此，第一子像素SP1至第三子像素SP3可以公共连接到第二连接线CNL2。
第一电极REL1和第二电极REL2中的每一个可以设置在第一子像素SP1至第三子像素SP3中的每一个的发射区域EMA中，并且可以在与第一方向DR1相交的第二方向DR2上延伸。第一电极REL1和第二电极REL2可以设置在相同的平面上，并且彼此间隔开预定的距离。
第一电极REL1可以包括在第二方向DR2上从在第一方向DR1上延伸的第一连接线CNL1分叉的第1-1电极REL1_1和第1-2电极REL1_2。第1-1电极REL1_1、第1-2电极REL1_2和第一连接线CNL1可以彼此一体并且彼此电连接和/或物理连接。
第二电极REL2可以在第二方向DR2上延伸并且与第二连接线CNL2电连接。在本公开的实施方式中，第二电极REL2可以在第二方向DR2上从第二连接线CNL2分叉。因此，第二电极REL2和第二连接线CNL2可以彼此一体并且彼此电连接和/或物理连接。
第一电极REL1和第二电极REL2中的每一个可以用作对准电极，以用于在第一子像素SP1至第三子像素SP3中的每一个的发射区域EMA中对准发光元件LD。
在发光元件LD在第一子像素SP1至第三子像素SP3中的每一个的发射区域EMA中对准之前，第一对准电压可以通过第一连接线CNL1施加到第一电极REL，并且第二对准电压可以通过第二连接线CNL2施加到第二电极REL2。第一对准电压和第二对准电压可以具有不同的电压电平。当具有不同电压电平的预定对准电压分别施加到第一电极REL1和第二电极REL2时，可以在第一电极REL1和第二电极REL2之间形成电场。因此，发光元件LD可以在第一电极REL1和第二电极REL2之间对准。
在平面图中，第二电极REL2可以设置在第1-1电极REL1_1和第1-2电极REL1_2之间，并且与第1-1电极REL1_1和第1-2电极REL1_2中的每一个间隔开预定距离。第1-1电极REL1_1、第1-2电极REL1_2和第二电极REL2可以交替地设置在钝化层PSV上。
在发光元件LD在第一子像素SP1至第三子像素SP3中的每一个的发射区域EMA中对准之后，第一电极REL1和第二电极REL2中的每一个可以用作用于驱动发光元件LD的驱动电极。
第一电极REL1和第二电极REL2可以由具有预定反射率的材料制成，以允许从发光元件LD中的每个的相对端EP1和EP2发射的光在显示显示设备的图像的方向上(例如，在正向方向上)行进。
在本公开的实施方式中，第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2可以设置在相同的层上并且由相同的材料形成。
第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2可以由具有预定反射率的导电材料形成。导电材料可以包括金属、导电氧化物和导电聚合物，金属诸如为Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti或它们的合金，导电氧化物诸如为铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnO)或铟锡锌氧化物(ITZO)，导电聚合物诸如为PEDOT。
第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2的材料不限于上述材料。
第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每一个可具有单层结构，但本公开不限于此，例如，其可具有通过堆叠金属、合金、导电氧化物和导电聚合物中的两种或更多种材料形成的多层结构。
第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2中的每一个可以具有多层结构，以最小化在信号传输到发光元件LD中的每个的相对端EP1和EP2的情况下由于信号延迟而引起的电压降。
由于第一电极REL1和第二电极REL2具有与分隔壁PW的形状对应的形状，所以从发光元件LD中的每个的相对端EP1和EP2发射的光可以被第一电极REL1和第二电极REL2反射，并且更有效地在显示设备的正向方向上行进。因此，可以提高从发光元件LD发射的光的效率。
在本公开的实施方式中，分隔壁PW以及第一电极REL1和第二电极REL2可以用作反射组件，使得从发光元件LD中的每个发射的光能够在显示设备的正向方向上行进，从而增强发光元件LD的光输出效率。
第一电极REL1和第二电极REL2中的一个可以是阳极电极，并且另一个可以是阴极电极。在本公开的实施方式中，第一电极REL1可以是阳极电极，并且第二电极REL2可以是阴极电极。
发光元件LD中的每个可以由发光二极管形成，发光二极管包括具有无机晶体结构的材料并且具有例如纳米级或微米级尺寸的超小型尺寸。
尽管在第一子像素SP1至第三子像素SP3中的每一个的发射区域EMA中可以设置有至少两个或几十个发光元件LD，但是本公开不限于此。在实施方式中，设置在每个子像素中的发光元件LD的数量可以以各种方式改变。
发光元件LD中的每个可以包括在纵向方向(L)上设置在每个发光元件LD的中央部分中的第一导电半导体层11、围绕第一导电半导体层11的至少一侧的有源层12以及围绕有源层12的第二导电半导体层13。此外，发光元件LD中的每个可以包括围绕第二导电半导体层13的电极层15以及围绕电极层15的至少一侧的绝缘膜14。
发光元件LD中的每个可以包括第一端EP1和第二端EP2，第一端EP1和第二端EP2中的每个具有在纵向方向(L)上向外突出的形状。在本公开的实施方式中，电极层15可以设置在每个发光元件LD的第一端EP1上，并且第一导电半导体层11可以设置在每个发光元件LD的第二端EP2上。第一端EP1和第二端EP2可以具有在每个发光元件LD的纵向方向(L)上向外突出的不同形状。第一端EP1可以具有喇叭形状以在纵向方向(L)上形成一个顶点，并且第二端EP2可以具有多棱镜形状。例如，如图6a中所示，每个发光元件LD的第二端EP2可以具有在发光元件LD的纵向方向(L)上拥有恒定宽度的方形柱形状。在实施方式中，如图6b中所示，每个发光元件LD的第二端EP2可以具有其宽度在发光元件LD的纵向方向(L)上从左向右减小的多棱镜形状。
在本公开的实施方式中，每个发光元件LD可以包括设置在发光元件LD的相对端EP1和EP2上并且暴露于外部的第一导电半导体层11的一个区域11_a和电极层15的一个区域15_a。
绝缘膜14可以不覆盖设置在发光元件LD的第一端EP1上的电极层15的一个区域15_a，也不覆盖设置在发光元件LD的第二端EP2上的第一导电半导体层11的一个区域11_a。因此，第一导电半导体层11的一个区域11_a和电极层15的一个区域15_a可以暴露于外部。在形成每个子像素的显示元件层DPL的工艺期间，第一导电半导体层11的一个区域11_a和电极层15的一个区域15_a可以通过去除绝缘膜14的一部分而暴露于外部。将参照图9h详细描述该工艺。
在本公开的实施方式中，除了第一导电半导体层11的一个区域11_a、第一导电半导体层11的下表面和电极层15的一个区域15_a之外的部分可以被绝缘膜14覆盖。
在本公开的实施方式中，发光元件LD可以划分成对准在第1-1电极REL1_1和第二电极REL2之间的多个第一发光元件LD1，以及对准在第二电极REL2和第1-2电极REL1_2之间的多个第二发光元件LD2。
与发光元件LD中的每个的上表面的一部分重叠的第二绝缘层INS2可以设置在发光元件LD上。第一绝缘层INS1可以设置在发光元件LD中的每个和钝化层PSV之间。
第一绝缘层INS1可以填充钝化层PSV和发光元件LD中的每个之间的空间，以稳定地支承发光元件LD，并防止发光元件LD从钝化层PSV去除。第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
第二绝缘层INS2可以是包括有机材料的有机绝缘层。在本公开的实施方式中，第二绝缘层INS2可以不仅设置在发光元件LD中的每个的上表面的一部分上，而且还可以设置在第一绝缘层INS1和发光元件LD中的每个的相对端EP1和EP2之间。例如，如图5中所示，第二绝缘层INS2可以设置为这样的形状，其中第一绝缘层INS1和第一发光元件LD1的第一端EP1之间的空间以及第一绝缘层INS1和第一发光元件LD1的第二端EP2之间的空间两者可以填充有第二绝缘层INS2。
在本公开的实施方式中，第一连接线CNL1可以通过钝化层PSV的第一接触孔CH1电连接到第一晶体管T1的漏电极DE。第一连接线CNL1可以与第一电极REL1一体，并且施加到第一连接线CNL1的第一晶体管T1的信号可以被传输到第一电极REL1。
第一电极REL1可以设置为邻近发光元件LD中的每个的相对端EP1和EP2中的一端，并且可以通过第一接触电极CNE1电连接到发光元件LD中的每个。因此，施加到第一电极REL1的第一晶体管T1的信号可以通过第一接触电极CNE1传输到发光元件LD中的每个。
在本公开的实施方式中，第二连接线CNL2可以通过钝化层PSV的第二接触孔CH2电连接到驱动电压线DVL。第二连接线CNL2可以与第二电极REL2一体，并且施加到第二连接线CNL2的驱动电压线DVL的第二驱动电源VSS的电压可以传输到第二电极REL2。
第二电极REL2可以设置成邻近于发光元件LD中的每个的相对端EP1和EP2中的另一端，并且可以通过第二接触电极CNE2电连接到发光元件LD中的每个。因此，施加到第二电极REL2的第二驱动电源VSS的电压可以传输到发光元件LD中的每个。
第一接触电极CNE1可以设置在第一电极REL1上，以将第一电极REL1与发光元件LD中的每个的相对端EP1和EP2中的一端可靠地电连接和/或可靠地物理连接。第一接触电极CNE1可以由透明导电材料形成，以允许从发光元件LD中的每个发射并由第一电极REL1在显示设备的正向方向上反射的光在正向方向上无损耗地行进。
在平面图中，第一接触电极CNE1可以覆盖第一电极REL1并与第一电极REL1重叠。此外，第一接触电极CNE1可以与发光元件LD中的每个的相对端EP1和EP2中的一个部分地重叠。第一接触电极CNE1可以包括设置在第1-1电极REL1_1上的第1-1接触电极CNE1_1以及设置在第1-2电极REL1_2上的第1-2接触电极CNE1_2。
在本公开的实施方式中，如图5和图6a中所示，第1-1接触电极CNE1-1可以与设置在第一发光元件LD1的第一端EP1上的电极层15直接接触。换句话说，第1-1接触电极CNE1-1可以与电极层15的暴露于外部而不是与第一发光元件LD1中的绝缘膜14重叠的一个区域15_a直接接触。
第二接触电极CNE2可以设置在第二电极REL2上。在平面图中，第二接触电极CNE2可以覆盖第二电极REL2并与第二电极REL2重叠。此外，第二接触电极CNE2可以与第一发光元件LD1中的每个的第二端EP2和第二发光元件LD2中的每个的第一端EP1重叠。第二接触电极CNE2和第一接触电极CN1可以包括相同的材料，但是本公开不限于此。
在本公开的实施方式中，如图5和图6a中所示，第二接触电极CNE2可以与设置在第一发光元件LD1的第二端EP2上的第一导电半导体层11直接接触。换句话说，第二接触电极CNE2可以与第一导电半导体层11的暴露于外部而不是与第一发光元件LD1中的绝缘膜14重叠的一个区域11_a直接接触。
在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以设置在相同的平面上，并且在第二绝缘层INS2上彼此间隔开预定的距离，使得第一接触电极CNE1和第二接触电极CNE2可以彼此电断开连接和/或物理分离。换句话说，第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上并通过相同的制造工艺形成。在一些实施方式中，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上。
与第一接触电极CNE1和第二接触电极CNE2重叠的第三绝缘层INS3可以设置在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层INS3可以防止第一接触电极CNE1和第二接触电极CNE2暴露于外部，从而防止第一接触电极CNE1和第二接触电极CNE2被腐蚀。
第三绝缘层INS3可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。尽管第三绝缘层INS3可以具有如图中所示的单层结构，但是本公开不限于此。例如，第三绝缘层INS3可以具有多层结构。在第三绝缘层INS3具有多层结构的情况下，第三绝缘层INS3可以具有通过交替堆叠多个无机绝缘层和多个有机绝缘层而形成的结构。例如，第三绝缘层INS3可以具有通过依次堆叠第一无机绝缘层、有机绝缘层和第二无机绝缘层而形成的结构。
外涂层(未示出)可以设置在第三绝缘层INS3上。外涂层可以是用于减轻由设置在外涂层之下的分隔壁PW、第一电极REL1和第二电极REL2、第一接触电极CNE1和第二接触电极CNE2等形成的台阶差的平坦化层。外涂层可以是防止氧气、水等渗入发光元件LD中的封装层。
预定电压可以分别通过第一电极REL1和第二电极REL2施加到发光元件LD中的每个的相对端EP1和EP2。因此，发光元件LD中的每个可以通过发光元件LD中的每个的有源层12中的电子-空穴对的复合来发光。这里，有源层12可以发射波长范围从400nm至900nm的光。
如上所述，在本公开的实施方式中，发光元件LD中的每个的相对端EP1和EP2的部分可以暴露于外部。详细地，设置在每个发光元件LD的第一端EP1上的电极层15的一个区域15_a、设置在每个发光元件LD的第二端EP2上的第一导电半导体层11的一个区域11_a，以及第一导电半导体层11的下表面可以不被绝缘膜14覆盖，使得电极层15的一个区域15_a和第一导电半导体层11的一个区域11_a可以暴露于外部。
在发光元件LD中的每个的第一导电半导体层11的一个区域11_a和其下表面以及电极层15的一个区域15_a暴露于外部的情况下，可以增加第一导电半导体层11的暴露的表面面积和电极层15的暴露的表面面积。如果第一导电半导体层11的暴露的表面面积增加，则可以进一步增加每个发光元件LD的第一导电半导体层11和第二接触电极CNE2之间的有效接触表面面积。此外，如果发光元件LD的电极层15的相应暴露的表面增加，则可以进一步增加第一接触电极CNE1和与每个发光元件LD的电极层15欧姆接触的第二导电半导体层13之间的有效接触表面面积。
每个发光元件LD的有效接触表面面积的增加可以使相应的发光元件LD的接触缺陷最小化，并减小第一导电半导体层11和第二导电半导体层13的接触电阻。因此，可以加强每个发光元件LD的特性，从而可以增加从每个发光元件LD发射的光的输出效率。
图7是示出图4的像素中的第一子像素的另一实施方式的示意性平面图。
除了其中发射区域包括第一子发射区域和第二子发射区域并且电极的对准形状因相应的子发射区域而彼此不同的结构之外，图7中所示的第一子像素的配置可以基本上等同于或类似于图4的第一子像素的配置。
因此，为了避免冗余解释，将集中于与前述实施方式的描述不同之处来描述图7的第一子像素。在本实施方式的以下描述中未单独解释的组件可以与前述实施方式的组件一致。相同的附图标记将被用于表示相同的组件，并且类似的附图标记将被用于表示类似的组件。
参照图1a、图4和图7，第一子像素SP1可以包括可以发光的发射区域EMA以及设置在发射区域EMA周围的非发射区域PPA。
第一子像素SP1的显示元件层(参考图5的DPL)可以包括设置在电路元件层(参考图5的PCL)上的分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
发光元件LD可以包括第一发光元件LD1和第二发光元件LD2。第一发光元件LD1各自可以包括在第一方向DR1上的第一端EP1和第二端EP2。这里，第一方向DR1可以指平面图中的水平方向。第二发光元件LD2各自可以包括在与第一方向DR1相交的第二方向DR2上的第一端EP1和第二端EP2。这里，第二方向DR2可以指平面图中的竖直方向。第一发光元件LD1可以在水平方向上对准，并且第二发光元件LD2可以在竖直方向上对准。
如图1a中所示，第一发光元件LD1和第二发光元件LD2中的每一个可以具有六棱锥形状。例如，第一发光元件LD1和第二发光元件LD2中的每一个可以包括在纵向方向(L)上向外突出的第一端EP1和第二端EP2。第一导电半导体层11可以设置在第一发光元件LD1和第二发光元件LD2中的每一个的第一端EP1和第二端EP2中的一个上。电极层15可以设置在第一发光元件LD1和第二发光元件LD2中的每一个的第一端EP1和第二端EP2中的另一个上。
在本公开的实施方式中，第一子像素SP1的发射区域EMA可以包括其中设置有第一发光元件LD1的第一子发射区域SEMA1以及其上设置有第二发光元件LD2的第二子发射区域SEMA2。
在本公开的实施方式中，第一电极REL1可以包括第1-1电极REL1_1和第1-2电极REL1_2，并且第二电极REL2可以包括第2-1电极REL2_1和第2-2电极REL2_2。
在平面图中，第一电极REL1的一部分和第二电极REL2的一部分可以在第一方向DR1上交替设置在第一子发射区域SEMA1中。例如，第一电极REL1的第1-1电极REL1_1和第二电极REL2的第2-1电极REL2_1可以在第一方向DR1上交替设置在第一子发射区域SEMA1中。
在平面图中，第一电极REL1的另一部分和第二电极REL2的另一部分可以在第二方向DR2上交替设置在第二子发射区域SEMA2中。例如，第一电极REL1的第1-2电极REL1_2和第二电极REL2的第2-2电极REL2_2可以在第二方向DR2上交替设置在第二子发射区域SEMA2中。
在本公开的实施方式中，第一接触电极CNE1可以包括第1-1接触电极CNE1_1和第1-2接触电极CNE1_2，第1-1接触电极CNE1_1设置在第1-1电极REL1_1上并且在平面图中与第1-1电极REL1_1重叠，第1-2接触电极CNE1_2设置在第1-2电极REL1_2上并且在平面图中与第1-2电极REL1_2重叠。
此外，第二接触电极CNE2可以包括第2-1接触电极CNE2_1和第2-2接触电极CNE2_2，第2-1接触电极CNE2_1设置在第二电极REL2_1上并且在平面图中与第二电极REL2_1重叠，第2-2接触电极CNE2_2设置在第二电极REL2_2上并且在平面图中与第二电极REL2_2重叠。
第一子发射区域SEMA1中的第1-1电极REL1_1和第2-1电极REL2_1之间的距离以及第二子发射区域SEMA2中的第1-2电极REL1_2和第2-2电极REL2_2之间的距离可以设计成彼此相同。其原因是因为在第一子发射区域SEMA1中对准的第一发光元件LD1的对准表面区域和在第二子发射区域SEMA2中对准的第二发光元件LD2的对准表面区域可以相同。在第一子发射区域SEMA1和第二子发射区域SEMA2的各个对准表面区域彼此相同的情况下，可以防止第一发光元件LD1和第二发光元件LD2偏置到一个区域。
堤BNK和分隔壁PW可以设置在相同的平面上，并且堤BNK可以设置在第一子像素SP1的非发射区域PPA中。堤BNK可以形成和/或设置在第一子像素SP1和与第一子像素SP1相邻的子像素之间的非发射区域PPA中，以限定每个子像素的发射区域EMA。
在本公开的实施方式中，分隔壁PW和堤BNK可以由包括有机材料的有机绝缘材料形成，但是本公开不限于此。在实施方式中，分隔壁PW和堤BNK可以由可以防止由于外部光的反射而直接影响第一电极REL1和第二电极REL2以及发光元件LD的导电材料或包括无机材料的无机绝缘材料形成。
在本公开的实施方式中，为了解释，示出了一个示例，在该示例中，设置在第一子像素SP1的非发射区域PPA中的堤BNK与设置在第一子发射区域SEMA1和第二子发射区域SEMA2中的每一个中的分隔壁PW一体，并且因此与分隔壁PW物理连接。然而，本公开不限于此。在实施方式中，堤BNK可以设置在第一子像素SP1的非发射区域PPA中，使得堤BNK在相同的平面上与分隔壁PW间隔开预定距离。
在第一子像素SP1的非发射区域PPA中，第一连接线CNL1和第二连接线CNL2可以设置在相应的堤BNK上，并且因此在平面图中可以与相应的堤BNK重叠。
图8是示出图4的像素中的第一子像素的另一实施方式的示意性平面图。
为了避免冗余解释，将集中于与前述实施方式的描述的不同之处描述图8的第一子像素。在本实施方式的以下描述中未单独解释的组件可以与前述实施方式的组件一致。相同的附图标记将被用于表示相同的组件，并且类似的附图标记将被用于表示类似的组件。
为了便于说明，图8仅示出了第一电极和第二电极、设置在第一电极和第二电极之间的发光元件以及连接到第二电极的第二连接线。
参照图1a、图4和图8，第一子像素SP1可以包括用于发光的发射区域EMA以及设置在发射区域EMA周围的非发射区域PPA。
第一子像素SP1的显示元件层(参考图5的DPL)可以包括设置在电路元件层(参考图5的PCL)上的第一电极REL1和第二电极REL2、第二连接线CNL2以及多个发光元件LD。
在本公开的实施方式中，第一电极REL1和第二电极REL2可以设置在钝化层PSV上的相同平面上，并且与发光元件LD电连接。第一电极REL1和第二电极REL2中的每一个可以具有圆形形状。在这种情况下，如果分别向第一电极REL1和第二电极REL2提供相应的对准电压，则可以在第一电极REL1和第二电极REL2之间形成具有径向形状的电场。因此，发光元件LD可以沿着第一电极REL1的圆周在不同的方向上对准。
如图1a中所示，发光元件LD中的每个可以具有多棱锥形状。例如，发光元件LD中的每个可以包括在纵向方向(L)上向外突出的第一端EP1和第二端EP2。第一导电半导体层11可以设置在发光元件LD中的每个的第一端EP1和第二端EP2中的任一个上。电极层15可以设置在发光元件LD中的每个的第一端EP1和第二端EP2中的另一个上。
尽管如图中所示，第一电极REL1和第二电极REL2中的每一个可以具有圆形形状，但是本公开不限于此，并且其可以具有各种形状，诸如椭圆形形状、矩形形状和多边形形状。
第一电极REL1和第二电极REL2可以设置在第一子像素SP1的发射区域EMA中。第二电极REL2可以设置成围绕第一电极REL1的周边的形状。例如，第二电极REL2可以在围绕第一电极REL1的圆周方向上延伸。在本公开的实施方式中，第二电极REL2可以包括第2-1电极REL2_1和第2-2电极REL2_2。第2-1电极REL2_1和第2-2电极REL2_2可以彼此间隔开预定距离。
第2-1电极REL2_1可以通过第2-1连接线CNL2_1电连接到在第二方向DR2上设置在相同的列中的第2-1电极REL2_1。第2-2电极REL2_2可以通过第2-2连接线CNL2_2电连接到在第二方向DR2上设置在相同的列中的第2-2电极REL2_2。
图9a至图9j是依次示出制造图5的显示设备的方法的示意性剖视图。
参照图1a至图9a，在第一子像素SP1、第二子像素SP2和第三子像素SP3的各个基底层BSL上可以形成像素电路层PCL。像素电路层PCL可以包括遮光图案SDL、第一晶体管T1和第二晶体管T2、驱动电压线DVL和钝化层PSV。
钝化层PSV可以包括暴露第一晶体管T1的漏电极DE的第一接触孔CH1和暴露驱动电压线DVL的第二接触孔CH2。
参照图1a至图9b，在将绝缘材料层(未示出)施加到钝化层PSV之后，通过使用掩模(未示出)图案化绝缘材料层，在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的发射区域EMA中可以形成分隔壁PW，并且同时，在第一子像素SP1、第二子像素SP2和第三子像素SP3之间的非发射区域PPA中可以形成堤BNK。
在本公开的实施方式中，分隔壁PW和堤BNK可以设置在相同的表面上并且包括相同的材料。例如，分隔壁PW和堤BNK各自可以是包括有机材料的有机绝缘层。
参照图1a至图9c，在包括分隔壁PW的每个子像素的钝化层PSV上可以形成包括具有高反射率的导电材料的第一电极REL1和第二电极REL2以及第一连接线CNL1和第二连接线CNL2。
第一电极REL1和第二电极REL2中的每一个可以设置和/或形成在每个子像素的发射区域EMA中的相应的分隔壁PW上。第一连接线CNL1和第二连接线CNL2中的每一个可以设置和/或形成在每个子像素的非发射区域PPA中。
在本公开的实施方式中，第一连接线CNL1可以通过钝化层PSV的第一接触孔CH1电连接到像素电路层PCL的第一晶体管T1。第一连接线CNL1可以与第一电极REL1一体并且电连接和/或物理连接到第一电极REL1。因此，施加到第一晶体管T1的信号(或电压)可以通过第一连接线CNL1传输到第一电极REL1。
第二连接线CNL2可以通过钝化层PSV的第二接触孔CH2电连接到像素电路层PCL的驱动电压线DVL。第二连接线CNL2可以与第二电极REL2一体并且电连接和/或物理连接到第二电极REL2。因此，驱动电压线DVL的第二驱动电源VSS的电压可以通过第二连接线CNL2传输到第二电极REL2。
参照图1a至图9d，在其上形成有第一电极REL1和第二电极REL2的钝化层PSV上沉积绝缘材料层(未示出)之后，可以通过使用掩模(未示出)图案化绝缘材料层来形成第一绝缘层INS1。
第一绝缘层INS1可以在第一电极REL1和第二电极REL2之间形成和/或设置在每个子像素的发射区域EMA中，并且可以形成和/或设置在每个子像素的非发射区域PPA中的第一连接线CNL1和第二连接线CNL2上。
参照图1a至图9e，通过第一连接线CNL1和第二连接线CNL2分别向每个子像素的第一电极REL1和第二电极REL2施加相应的对准电压，可以在第一电极REL1和第二电极REL2之间形成电场。在通过第一连接线CNL1和第二连接线CNL2将具有预定电压和周期的直流电力或交流电力反复地施加到第一电极REL1和第二电极REL2中的每一个若干次的情况下，可以通过第一电极REL1和第二电极REL2之间的电势差在第一电极REL1和第二电极REL2之间形成电场。
在每个子像素的发射区域EMA中形成的第一电极REL1和第二电极REL2之间形成电场之后，可以通过喷墨打印方法等提供发光元件LD。例如，通过在钝化层PSV之上设置喷嘴并通过喷嘴将包括发光元件LD的溶剂滴到钝化层PSV上，可以将发光元件LD提供到每个子像素的发射区域EMA的钝化层PSV上。溶剂可以是丙酮、水、酒精和甲苯中的一种，但本公开不限于此。例如，溶剂可以包括可以在室温下或通过加热蒸发的材料。此外，溶剂可以具有油墨或糊剂的形式。提供发光元件LD的方法不限于前述方法。可以改变提供发光元件LD的方法。随后，可以除去溶剂。
如果发光元件LD提供到钝化层PSV上，则可以通过在第一电极REL1和第二电极REL2之间形成的电场来引起发光元件LD的自对准。因此，发光元件LD可以在第一电极REL1和第二电极REL2之间对准。换句话说，发光元件LD可以在目标区域(例如，每个子像素的发射区域EMA)中集中地对准。
在本公开的实施方式中，发光元件LD各自可以在第一电极REL1和第二电极REL2之间在第一绝缘层INS1上对准。发光元件LD中的每个可以包括在纵向方向(L)上设置在每个发光元件LD的中央部分中的第一导电半导体层11、围绕第一导电半导体层11的至少一侧的有源层12以及围绕有源层12的第二导电半导体层13。此外，发光元件LD中的每个可以包括围绕第二导电半导体层13的电极层15以及围绕电极层15的绝缘膜14，并且发光元件LD中的每个可以实现为核-壳结构。
发光元件LD中的每个可以包括第一端EP1和第二端EP2，第一端EP1和第二端EP2中的每个具有在纵向方向(L)上向外突出的形状。电极层15可以设置在每个发光元件LD的第一端EP1上，并且第一导电半导体层11可以设置在其第二端EP2上。
参照图1a至图9f，在对准发光元件LD之后，可以将绝缘材料层INSM2施加到钝化层PSV上。绝缘材料层INSM2不仅可以施加到每个发光元件LD的上表面，而且还可以施加到钝化层PSV的前表面。例如，绝缘材料层INSM2可以由包括有机材料的有机绝缘层形成，并且第一绝缘层INS1和每个发光元件LD的相对端EP1和EP2之间的空间可以填充有绝缘材料层INSM2。
之后，可以在绝缘材料层INSM2上设置与每个发光元件LD对应的蚀刻掩模EM。
蚀刻掩模EM可以由不受在蚀刻工艺期间使用的蚀刻气体影响的材料形成，并且具有优异的耐蚀刻性。例如，蚀刻掩模EM可以包括导电材料或者包括无机材料的无机绝缘层。在本公开的实施方式中，蚀刻掩模EM可以用作用于连续地蚀刻绝缘材料层INSM2和每个发光元件LD的掩模。
参照图1a至图9g，可以通过使用蚀刻掩模EM图案化绝缘材料层INSM2来形成与发光元件LD中的每个的上表面的一部分重叠的第二绝缘层INS2。因此，发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。例如，在每个发光元件LD中，第一端EP1的一个区域A和第二端EP2的一个区域B可以暴露于外部，第一端EP1和第二端EP2中的每个在发光元件LD的纵向方向(L)上向外突出。在本公开的实施方式中，第一端EP1的一个区域A可以指绝缘膜14的对应于第一端EP1的部分，并且第二端EP2的一个区域B可以指绝缘膜14的对应于第二端EP2的部分。
在本公开的实施方式中，第二绝缘层INS2可以不仅设置在发光元件LD中的每个的上表面上，而且还设置在第一绝缘层INS1和每个发光元件LD的暴露于外部的相对端EP1和EP2之间。详细地，第二绝缘层INS2可以形成和/或设置在每个发光元件LD的上表面的一部分上，形成和/或设置在第一绝缘层INS1和每个发光元件LD的第一端EP1之间，并且形成和/或设置在第一绝缘层INS1和每个发光元件LD的第二端EL2之间。
由于第二绝缘层INS2形成和/或设置在第一绝缘层INS1与每个发光元件LD的相对端EP1和EP2之间，因此可以将其中设置每个发光元件LD的区域平坦化，从而可以稳定地支承发光元件LD。此外，可以进一步增加每个发光元件LD和电连接到发光元件LD的电极(例如，接触电极)之间的接触表面面积。
参照图1a至图9h，执行使用蚀刻掩模EM的蚀刻工艺，使得可以从每个发光元件LD的第一端EP1的暴露的一个区域A去除绝缘膜14，并且同时，可以从第二端EP2的一个区域B去除绝缘膜14。
在本公开的实施方式中，可以使用选自由BCl3、SiCl4、Cl2、HBr、SF6、CF4、C4F8、CH4、CHF3、NF3、CFC(氯氟烃)、H2和O2构成的群组中的至少一种蚀刻气体的干法蚀刻方法来执行使用蚀刻掩模EM的蚀刻工艺。尽管可以将选自由N2、Ar和He构成的群组中的至少一种惰性气体添加到蚀刻气体，但本公开不限于此。
由于上述蚀刻工艺，电极层15的与每个发光元件LD的第一端EP1的一个区域A对应的一个区域15_a可以暴露于外部，并且第一导电半导体层11的与每个发光元件LD的第二端EP2的一个区域B对应的一个区域11_a可以暴露于外部。
在每个发光元件LD的第一导电半导体层11的一个区域11_a和电极层15的一个区域15_a暴露于外部之后，可以通过典型的湿法蚀刻方法或干法蚀刻方法去除蚀刻掩模EM，但是本公开不限于此，并且可以通过典型的去除方法去除一个区域11_a和一个区域15_a。在实施方式中，可以不移除蚀刻掩模EM。
参照图1a至图9i，在每个发光元件LD的部分暴露于外部并且在钝化层PSV的前表面上形成导电层(未示出)之后，可以通过使用掩模(未示出)图案化导电层来形成第一接触电极CNE1和第二接触电极CNE2。
第一接触电极CNE1和第二接触电极CNE2可以在第二绝缘层INS2上彼此间隔开预定距离，并且彼此电分离和/或物理分离。
在本公开的实施方式中，第一接触电极CNE1可以与电极层15的暴露在每个发光元件LD外部的一个区域15_a直接接触，并且第二接触电极CNE2可以与第一导电半导体层11的暴露在发光元件LD外部的一个区域11_a直接接触。
可以通过前述的掩模工艺来去除公共连接和/或提供至子像素的第一连接线CNL1的一部分，使得每个子像素可以独立于相邻的子像素而驱动。因此，每个子像素可以被单独驱动，并且根据本公开的实施方式的显示设备可以被实现为有源矩阵型显示设备。
参照图1a至图9j，可以在第一接触电极CNE1和第二接触电极CNE2上形成第三绝缘层INS3。
在通过前述制造工艺制造的显示设备中，在制造显示元件层DPL的工艺期间，在每个子像素的发射区域EMA中形成分隔壁PW，并且同时在每个子像素的非发射区域PPA中形成堤BNK。因此，可以减少掩模工艺的数量。
此外，在上述显示设备中，在发光元件LD对准之后的工艺期间，绝缘膜14的设置在发光元件LD的相对端EP1和EP2中的每一个上的一部分被去除，使得可以进一步增加第一接触电极CNE1和第二接触电极CNE2的与发光元件LD直接接触的接触表面面积。
图10示出了根据本公开的实施方式的显示设备，并且是示出将颜色转换层连接到图5的显示设备的结构的示意性剖视图。
为了便于说明，图10示意性地示出了包括在显示设备中的多个像素中的一个像素的像素区域。
此外，为了方便起见，图10示意性地示出了等同于参照图5至图9详细描述的显示设备的结构的一些组件的结构，并且将省略对其的详细说明。
参照图1a至图10，根据本公开的实施方式的显示设备可以包括显示面板DP，显示面板DP包括第一衬底SUB1和第二衬底SUB2，在第一衬底SUB1上设置有包括第一子像素SP1至第三子像素SP3的至少一个像素PXL(在下文中，称为“像素”)，第二衬底SUB2与第一衬底SUB1连接。
在本公开的实施方式中，像素PXL可以形成和/或设置在限定在第一衬底SUB1上的像素区域PXA中。像素区域PXA可以包括其中形成和/或设置有第一子像素SP1的第一子像素区域SPA1、其中形成和/或设置有第二子像素SP2的第二子像素区域SPA2以及其中形成和/或设置有第三子像素SP3的第三子像素区域SP3。
在本公开的实施方式中，第一衬底SUB1可以包括基底层BSL和设置在基底层BSL上的像素电路层PCL。显示元件层DPL可以设置在第一衬底SUB1上。
显示元件层DPL可以包括分隔壁PW、第一电极REL1和第二电极REL2、多个发光元件LD以及设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的发射区域EMA的像素电路层PCL上的第一接触电极CNE1和第二接触电极CNE2。此外，显示元件层DPL可以包括设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的非发射区域PPA中的堤BNK。
在本公开的实施方式中，分隔壁PW和堤BNK可以设置在相同的平面上并通过相同的工艺形成。在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以设置在相同的平面上并通过相同的工艺形成。
发光元件LD中的每个可以包括在纵向方向(L)上向外突出的相对端EP1和EP2。
第二衬底SUB2可以设置在第一衬底SUB1之上，以覆盖其上设置有第一子像素SP1、第二子像素SP2和第三子像素SP3的显示区域DA。第二衬底SUB2可以形成显示面板DP和/或窗组件的上衬底(例如，封装衬底或薄膜封装层)。在实施方式中，第二衬底SUB2可以是刚性衬底或柔性衬底，并且其材料或性质不受特别限制。此外，第二衬底SUB2和第一衬底SUB1可以由相同的材料或不同的材料形成。
此外，显示面板DP可以包括设置在第二衬底SUB2的一个表面上的光转换图案层LCP以面对第一衬底SUB1的第一子像素SP1、第二子像素SP2和第三子像素SP3。
在实施方式中，光转换图案层LCP可以包括第一光转换图案层LCP1、第二光转换图案层LCP2和第三光转换图案层LCP3，第一光转换图案层LCP1设置为面对第一子像素SP1，第二光转换图案层LCP2设置为面对第二子像素SP2，第三光转换图案层LCP3设置为面对第三子像素SP3。在实施方式中，第一光转换图案层LCP1、第二光转换图案层LCP2和第三光转换图案层LCP3中的至少一些可以包括颜色转换层CCL和/或滤色器CF。
例如，第一光转换图案层LCP1可以包括第一颜色转换层CCL1和第一滤色器CF1，第一颜色转换层CCL1包括对应于第一颜色的第一颜色转换颗粒，第一滤色器CF1配置为允许第一颜色的光选择性地穿过其。同样，第二光转换图案层LCP2可包括第二颜色转换层CCL2和第二滤色器CF2，第二颜色转换层CCL2包括对应于第二颜色的第二颜色转换颗粒，第二滤色器CF2配置为允许第二颜色的光选择性地穿过其。第三光转换图案层LCP3可以包括光散射层LSL和第三滤色器CF3中的至少一个，光散射层LSL包括光散射颗粒SCT，第三滤色器CF3配置为允许第三颜色的光选择性地穿过其。
在本公开的实施方式中，在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的发射区域EMA中对准的发光元件LD可以发射相同颜色的光。例如，在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的发射区域EMA中对准的发光元件LD可以发射蓝光。颜色转换层CCL可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的至少一些上。例如，第一颜色转换层CCL1和第二颜色转换层CCL2可以分别设置在第一子像素SP1和第二子像素SP2上。因此，根据本公开的实施方式的显示设备可以显示全色图像。
在实施方式中，第一颜色转换层CCL1可以设置在第二衬底SUB2的一个表面上以面对第一子像素SP1，并且可以包括第一颜色转换颗粒，第一颜色转换颗粒将从设置在相应子像素中的发光元件LD(在下文中，称为“第一发光元件”)发射的光的颜色转换为第一颜色。例如，在第一子像素SP1是红色子像素的情况下，第一颜色转换层CCL1可以包括红色量子点QDr，红色量子点QDr将从第一发光元件LD发射的蓝光转换为红光。
第一滤色器CF1可以设置在第一颜色转换层CCL1和第二衬底SUB2之间，并且可以包括滤色器材料，滤色器材料允许由第一颜色转换层CCL1转换的第一颜色的光选择性地穿过其。例如，第一滤色器CF1可以是红色滤色器。
在实施方式中，第二颜色转换层CCL2可以设置在第二衬底SUB2的一个表面上以面对第二子像素SP2，并且可以包括第二颜色转换颗粒，第二颜色转换颗粒将从设置在相应子像素上的发光元件LD(在下文中，称为“第二发光元件”)发射的光的颜色转换为第二颜色。例如，在第二发光元件LD是配置为发射蓝光的蓝光发射元件并且第二子像素SP2是绿色子像素的情况下，第二颜色转换层CCL2可以包括绿色量子点QDg，绿色量子点QDg将从第二发光元件LD2发射的蓝光转换为绿光。
第二滤色器CF2可以设置在第二颜色转换层CCL2和第二衬底SUB2之间，并且可以包括滤色器材料，其允许由第二颜色转换层CCL2转换的第二颜色的光选择性地穿过其。例如，第二滤色器CF2可以是绿色滤色器。
光散射层LSL可以设置在第二衬底SUB2的一个表面上以面对第三子像素SP3。例如，光散射层LSL可以设置在第三子像素SP3和第三滤色器CF3之间。
第三滤色器CF3可以设置在第二衬底SUB2的一个表面上以面对第三子像素SP3，并且可以包括滤色器材料，滤色器材料允许从形成在相应子像素中的发光元件LD发射的光的颜色选择性地穿过其。例如，第三滤色器CF3可以是蓝色滤色器。
在实施方式中，黑矩阵BM可以设置在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间。例如，黑矩阵BM可以设置在第二衬底SUB2上，以与第一衬底SUB1上的堤BNK重叠。
如上所述，在本公开的实施方式中，可以容易地制造使用用于发射相同颜色的光的发光元件LD的每个像素PXL以及包括像素PXL的显示设备。由于颜色转换层CCL设置在子像素中的至少一些上，所以可以制造全色像素PXL和包括全色像素PXL的显示设备。
此外，根据本公开的实施方式，可以通过相同的工艺形成显示元件层DPL的一些组件，以减少掩模的数量，从而简化制造工艺。
此外，在本公开的实施方式中，覆盖发光元件LD中的每个的表面的绝缘膜14的一部分可以被选择性地去除，使得可以增加每个发光元件LD和与发光元件LD接触的电极之间的有效接触表面面积，由此可以最小化发光元件LD的接触缺陷。
图11示意性地示出了根据本公开的实施方式的显示设备，并且是沿着图4的线I-I'截取的剖视图。图12是图11的区域EA2的示意性放大平面图。
除了附加绝缘图案设置在第二绝缘层上的结构之外，图11和图12的显示设备的配置可以基本上等同于或类似于图5以及图6的显示设备。
因此，为了避免冗余的解释，将集中于与前述实施方式的描述的不同之处来描述图11和图12的显示设备。在本实施方式的以下描述中未单独解释的组件可以与前述实施方式的组件一致。相同的附图标记将用于表示相同的组件，并且类似的附图标记将用于表示类似的组件。
参照图1a、图2、图4、图11和图12，根据本公开的实施方式的显示设备可以包括其上设置有多个像素PXL的基底层BSL。
像素PXL中的每一个可包括设置在基底层BSL上的第一子像素SP1、第二子像素SP2和第三子像素SP3。在本公开的实施方式中，第一子像素SP1可以是红色子像素，第二子像素SP2可以是绿色子像素，并且第三子像素SP3可以是蓝色子像素。
基底层BSL、像素电路层PCL和显示元件层DPL可以设置在第一子像素SP1至第三子像素SP3中的每一个的像素区域中。
第一子像素SP1至第三子像素SP3中的每一个的显示元件层DPL可以包括设置在钝化层PSV上的分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
发光元件LD中的每个可以包括在纵向方向(L)上设置在每个发光元件LD的中央部分中的第一导电半导体层11，围绕第一导电半导体层11的至少一侧的有源层12以及围绕有源层12的第二导电半导体层13。此外，发光元件LD中的每个可以包括围绕第二导电半导体层13的电极层15以及围绕电极层15的绝缘膜14。
发光元件LD中的每个可以具有第一端EP1和第二端EP2，第一端EP1和第二端EP2中的每个包括在纵向方向(L)上向外突出的形状。在本公开的实施方式中，电极层15可以设置在每个发光元件LD的第一端EP1上，并且第一导电半导体层11可以设置在其第二端EP2上。
在本公开的实施方式中，每个发光元件LD可以包括第一导电半导体层11的一个区域11_a和电极层15的一个区域15_a，第一导电半导体层11的一个区域11_a和电极层15的一个区域15_a设置在发光元件LD的相对端EP1和EP2上并且暴露于外部。
第二绝缘层INS2可以设置在发光元件LD中的每个的上表面上。第二绝缘层INS不仅可以设置在发光元件LD中的每个的上表面上，而且还可以设置在第一绝缘层INS1和每个发光元件LD的暴露于外部的相对端EP1和EP2之间。
附加绝缘图案AD_INSP可以设置在第二绝缘层INS2上。附加绝缘图案AD_INSP可以用作用于形成第二绝缘层INS2的蚀刻掩模。例如，附加绝缘图案AD_INSP和图9f中所示的蚀刻掩模EM可以具有相同的配置。
此外，附加绝缘图案AD_INSP可以是用于从每个发光元件LD去除绝缘膜14的一部分的蚀刻掩模，并且可以由不受在蚀刻操作期间使用的蚀刻气体影响的材料形成，该材料具有优异的耐蚀刻性。在本公开的实施方式中，附加绝缘图案AD_INSP可以由诸如SiOx的无机绝缘层形成。在附加绝缘图案AD_INSP由诸如SiOx的材料形成的情况下，用于覆盖每个发光元件LD的表面的绝缘膜14可以由诸如SiNx的材料形成。换句话说，附加绝缘图案AD_INSP可以由与绝缘膜14的材料不同的材料形成，并且在去除绝缘膜14的一部分的蚀刻工艺期间不受影响。
当附加绝缘图案AD_INSP设置在第二绝缘层INS2上时，附加绝缘图案AD_INSP可以保护发光元件LD免受外部氧气和水的影响，从而使发光元件LD的缺陷最小化。由于附加绝缘图案AD_INSP设置在第二绝缘层INS2上，所以第一接触电极CNE1和第二接触电极CNE2可以在附加绝缘图案AD_INSP上彼此间隔开预定距离，并且彼此电分离和/或物理分离。
在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可以设置在相同的层上并通过相同的工艺形成。此外，设置在每个子像素的发射区域EMA中的分隔壁PW和设置在每个子像素的非发射区域PPA中的堤BNK可以设置在相同的层上并通过相同的工艺形成。
图13示意性地示出了根据本公开的实施方式的显示设备，并且是沿着图4的线I-I'截取的剖视图。
除了钝化层、分隔壁和堤设置在相同的层上的结构之外，图13的显示设备的配置可以基本上等同于或类似于图5以及图6的显示设备的配置。
因此，为了避免冗余解释，将集中于与前述实施方式的描述的不同之处描述图13的显示设备。在本实施方式的以下描述中未单独解释的组件可以与前述实施方式的组件一致。相同的附图标记将被用于表示相同的组件，并且类似的附图标记将被用于表示类似的组件。
参照图1a、图2、图4和图13，根据本公开的实施方式的显示设备可以包括其上设置有多个像素PXL的基底层BSL。
像素PXL中的每一个可包括设置在基底层BSL上的第一子像素SP1、第二子像素SP2和第三子像素SP3。在本公开的实施方式中，第一子像素SP1可以是红色子像素，第二子像素SP2可以是绿色子像素，并且第三子像素SP3可以是蓝色子像素。
基底层BSL、像素电路层PCL和显示元件层DPL可以设置在第一子像素SP1至第三子像素SP3中的每一个的发射区域EMA中。
像素电路层PCL可以包括设置在基底层BSL上的遮光图案SDL、第一晶体管T1和第二晶体管T2、驱动电压线DVL和钝化层PSV。
显示元件层DPL可以包括分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD、以及第一接触电极CNE1和第二接触电极CNE2。
在本公开的实施方式中，像素电路层PCL的钝化层PSV以及显示元件层DPL的分隔壁PW和堤BNK可以设置在相同的层上并包括相同的材料。换句话说，钝化层PSV、分隔壁PW和堤BNK可以通过相同的工艺整体地设置。
通过将有机绝缘层(未示出)施加到其上形成有第一晶体管T1和第二晶体管T2的基底层BSL上，并且然后使用半色调掩模(未示出)等图案化有机绝缘层，可以在每个子像素中的目标区域中形成和/或设置钝化层PSV、分隔壁PW和堤BNK。例如，钝化层PSV可以形成和/或设置在每个子像素中的第一晶体管T1和第二晶体管T2上。分隔壁PW可以形成和/或设置在每个子像素的发射区域EMA中。堤BNK可以形成和/或设置在每个子像素的非发射区域PPA中。
图14和图15示意性地示出了根据本公开的实施方式的显示设备，并且是沿着图4的线I-I'截取的剖视图。
除了第一接触电极和第二接触电极设置在不同层上的结构之外，图14的显示设备可以具有与图5以及图6的显示设备的配置基本上等同或类似的配置。
除了分隔壁具有半椭圆形截面形状的结构之外，图15的显示设备可以具有与图14的显示设备的结构基本上等同或类似的配置。
因此，为了避免冗余的解释，将集中于与前述实施方式的描述的不同之处描述图14和图15的显示设备。在本实施方式的以下描述中未单独解释的组件可以与前述实施方式的组件一致。相同的附图标记将被用于表示相同的组件，并且类似的附图标记将被用于表示类似的组件。
参照图1a、图2、图4、图14和图15，根据本公开的实施方式的显示设备可以包括其上设置有多个像素PXL的基底层BSL。
像素PXL中的每一个可包括设置在基底层BSL上的第一子像素SP1、第二子像素SP2和第三子像素SP3。在本公开的实施方式中，第一子像素SP1可以是红色子像素，第二子像素SP2可以是绿色子像素，并且第三子像素SP3可以是蓝色子像素。
基底层BSL、像素电路层PCL和显示元件层DPL可以设置在第一子像素SP1至第三子像素SP3中的每一个的发射区域EMA中。
显示元件层DPL可以包括设置在钝化层PSV上的分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
分隔壁PW可以与在钝化层PSV上设置成与其相邻的另一分隔壁PW间隔开预定距离。两个相邻的分隔壁PW可以设置在钝化层PSV上并且彼此间隔开一个发光元件LD的长度L或更大的距离。如图14中所示，分隔壁PW可以具有从钝化层PSV的一个表面向上减小宽度的梯形截面。在实施方式中，如图15中所示，分隔壁PW可以包括具有弯曲表面的截面形状，截面形状诸如为半圆形或半椭圆形，截面形状从钝化层PSV的一个表面向其上端宽度减小，但是本公开不限于此。
在剖视图中，分隔壁PW的形状不限于上述示例，并且可以在能够提高从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。两个相邻的分隔壁PW可以在在钝化层PSV上设置在相同平面上并且具有相同的高度。
第一电极REL1和第二电极REL2可以设置在相同的平面上并设置在相应的分隔壁PW上。第一电极REL1和第二电极REL2可以彼此间隔开预定距离，并且彼此电和/或物理分离。发光元件LD可以在第一电极REL1和第二电极REL2之间设置在第一绝缘层INS1上。
发光元件LD中的每个可以具有第一端EP1和第二端EP2，第一端EP1和第二端EP2中的每个具有在纵向方向(L)上向外突出的形状。在本公开的实施方式中，电极层15可以设置在每个发光元件LD的第一端EP1上，并且第一导电半导体层11可以设置在其第二端EP2上。
在本公开的实施方式中，每个发光元件LD可以包括第一导电半导体层11的一个区域11_a和电极层15的一个区域15_a，第一导电半导体层11的一个区域11_a和电极层15的一个区域15_a设置在发光元件LD的相对端EP1和EP2上并且暴露于外部。
第二绝缘层INS2可以设置在发光元件LD中的每个上。第二绝缘层INS2可以不仅设置在发光元件LD中的每个的上表面上，而且还可以设置在第一绝缘层INS1和每个发光元件LD的暴露于外部的相对端EP1和EP2之间。
第一接触电极CNE1可以设置在第二绝缘层INS2的一侧、发光元件LD中的每个的相对端EP1和EP2中的一端以及第一电极REL1上，以将发光元件LD中的每个的一端与第一电极REL1电连接和/或物理连接。例如，第一接触电极CNE1可以设置在每个发光元件LD的第一端EP1上，并且与电极层15的暴露于外部的一个区域15_a直接接触。
第三绝缘层INS3可以设置在第一接触电极CNE1上以覆盖第一接触电极CNE1，从而防止第一接触电极CNE1被腐蚀。这里，第二电极REL2和发光元件LD中的每个的相对端EP1和EP2中的另一端可以暴露于外部，而不与第三绝缘层INS3重叠。
第二接触电极CNE2可以设置在暴露的第二电极REL2和发光元件LD中的每个的相对端EP1和EP2的暴露的另一端上，以将发光元件LD中的每个的暴露的另一端与第二电极REL2电连接和/或物理连接。例如，第二接触电极CNE2可以设置在每个发光元件LD的第二端EP2上，并且可以与第一导电半导体层11的暴露于外部的一个区域11_a直接接触。
第四绝缘层INS4可以设置在第二接触电极CNE2上以与第二接触电极CNE2重叠，从而防止第二接触电极CNE2被腐蚀。
显示元件层DPL还可以包括在钝化层PSV上设置在第一绝缘层INS1上的导电图案CP以及设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的非发射区域PPA中的堤BNK。
在本公开的实施方式中，导电图案CP可以设置在第一电极REL1上，且第一绝缘层INS1插置在导电图案CP和第一电极REL1之间。导电图案CP可以用于在每个子像素的发射区域EMA中对准发光元件LD。导电图案CP可以抵消在两个相邻子像素的各个发射区域EMA之间产生的电场，从而可以防止发光元件LD对准在相应子像素的发射区域EAM外部。
堤BNK可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每一个的非发射区域PPA中，并且设置在不同于分隔壁PW的层上。堤BNK可以形成和/或设置在每个子像素和与每个子像素相邻的子像素之间的非发射区域PPA中，以限定每个子像素的发射区域EMA。堤BNK和分隔壁PW可以由相同的材料形成，但是本公开不限于此。
虽然上面已经描述了各种实施方式，但是本领域技术人员将理解，在不背离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，本说明书中所公开的实施方式仅用于说明目的，而不是限制本公开的技术精神。所要求保护的本发明的范围应由所附权利要求限定。

Claims (20)

1.显示设备，包括：
衬底，包括显示区域和非显示区域；以及
多个像素，设置在所述显示区域上，所述多个像素中的每个包括多个子像素，
其中，所述多个子像素中的每个包括像素电路层和显示元件层，所述显示元件层包括发射光的至少一个发光元件，
其中，所述显示元件层包括：
第一电极和第二电极，彼此间隔开；
第一绝缘层，设置在所述像素电路层和所述发光元件之间；以及
第二绝缘层，设置在所述发光元件的上表面上，并且用所述第二绝缘层填充所述第一绝缘层与所述发光元件的端部之间的空间；
其中，所述发光元件包括：
第一导电半导体层；
有源层，围绕所述第一导电半导体层的至少一侧；
第二导电半导体层，围绕所述有源层；
电极层，围绕所述第二导电半导体层；以及
绝缘膜，覆盖所述电极层的外圆周表面，以及
其中，所述第一导电半导体层的部分和所述电极层的部分未被所述绝缘膜覆盖。
2.根据权利要求1所述的显示设备，其中，所述第一导电半导体层包括至少一个n型半导体层，并且所述第二导电半导体层包括至少一个p型半导体层。
3.根据权利要求2所述的显示设备，其中，所述显示元件层包括：
第一接触电极，将所述第一电极与所述发光元件的所述端部中的一端连接；以及
第二接触电极，将所述第二电极与所述发光元件的所述端部中的另一端连接。
4.根据权利要求3所述的显示设备，其中
所述第一接触电极与所述电极层的暴露于外部的所述部分或所述第一导电半导体层的暴露于外部的所述部分中的一个接触，以及
所述第二接触电极与所述电极层的暴露于外部的所述部分或所述第一导电半导体层的暴露于外部的所述部分中的另一个接触。
5.根据权利要求4所述的显示设备，其中，所述第一接触电极和所述第二接触电极设置在相同的层上，在所述第二绝缘层上彼此间隔开，并且彼此电绝缘。
6.根据权利要求5所述的显示设备，其中，所述第二绝缘层由包括有机材料的有机绝缘层形成。
7.根据权利要求6所述的显示设备，其中，所述显示元件层还包括设置在所述第二绝缘层与所述第一接触电极和所述第二接触电极之间的附加绝缘图案。
8.根据权利要求7所述的显示设备，其中，所述附加绝缘图案包括与所述第二绝缘层的材料和所述绝缘膜的材料不同的材料。
9.根据权利要求3所述的显示设备，其中
所述显示元件层还包括设置在所述第一接触电极上的第三绝缘层和设置在所述第二接触电极上的第四绝缘层，以及
所述第一接触电极和所述第二接触电极设置在不同的层上并且彼此电绝缘。
10.根据权利要求3所述的显示设备，其中，所述显示元件层包括：
分隔壁，设置在所述像素电路层与所述第一电极和所述第二电极之间；以及
堤，设置在所述像素电路层上，并且设置在所述多个子像素之间并且围绕所述多个子像素中的每个的发射区域，以及
所述堤和所述分隔壁设置在相同的层上并且包括相同的材料。
11.根据权利要求10所述的显示设备，还包括：
颜色转换层，设置在所述显示元件层上，所述颜色转换层包括将所述光转换为具有特定颜色的光的颜色转换颗粒；以及
衬底，设置在所述颜色转换层上。
12.根据权利要求1所述的显示设备，其中，所述第一电极和所述第二电极彼此电断开连接，并且所述第一电极和所述第二电极中的一个电极具有围绕剩余电极的形状。
13.根据权利要求1所述的显示设备，其中，所述发光元件包括具有多棱镜形状的发光二极管，所述发光二极管具有微米级或纳米级尺寸。
14.根据权利要求13所述的显示设备，其中，所述像素电路层包括电连接到所述发光元件的至少一个晶体管。
15.制造显示设备的方法，包括：
提供包括多个子像素的基底层，所述多个子像素中的每个包括发射区域和非发射区域；以及
在所述基底层上形成显示元件层，所述显示元件层从所述多个子像素中的每个的所述发射区域发射光，
其中，形成所述显示元件层包括：
在所述多个子像素中的每个的所述发射区域中形成彼此间隔开的第一电极和第二电极；
形成第一绝缘层，所述第一绝缘层暴露与所述第一电极和所述第二电极中的每一个对应的电极的上表面的部分；
通过向所述第一电极和所述第二电极分别施加相应的对准电压，在所述第一电极和所述第二电极之间对准多个发光元件；
通过在所述多个发光元件上沉积绝缘材料层并且然后通过使用掩模蚀刻所述绝缘材料层，形成暴露所述多个发光元件中的每一个的端部的第二绝缘层；
通过使用所述第二绝缘层作为蚀刻掩模暴露设置在所述多个发光元件中的每一个的所述端部上的电极层的部分和第一导电半导体层的部分，以去除设置在所述多个发光元件中的每一个的暴露的所述端部上的绝缘膜；以及
在所述第二绝缘层上形成第一接触电极和第二接触电极。
16.根据权利要求15所述的方法，其中，所述多个发光元件中的每个包括：
所述第一导电半导体层；
有源层，围绕所述第一导电半导体层的至少一侧；
第二导电半导体层，围绕所述有源层；
所述电极层，围绕所述第二导电半导体层；以及
所述绝缘膜，覆盖所述电极层的外圆周表面，以及
所述电极层的暴露的所述部分和所述第一导电半导体层的暴露的所述部分不被所述绝缘膜覆盖。
17.根据权利要求16所述的方法，其中，所述第一导电半导体层包括至少一个n型半导体层，并且所述第二导电半导体层包括至少一个p型半导体层。
18.根据权利要求17所述的方法，其中
所述第一接触电极与所述第一电极接触，并且与所述电极层的暴露的所述部分或所述第一导电半导体层的暴露的所述部分中的任一个接触，以及
所述第二接触电极与所述第二电极接触，并且与所述电极层的暴露的所述部分或所述第一导电半导体层的暴露的所述部分中的另一个接触。
19.根据权利要求17所述的方法，其中，所述第二绝缘层设置在所述发光元件的上表面上，并且设置成用所述第二绝缘层填充所述第一绝缘层与所述发光元件的所述相对端之间的空间的形式。
20.根据权利要求19所述的方法，还包括：在形成所述第一电极和所述第二电极之前，在所述多个子像素中的每个的所述发射区域中形成分隔壁，并且同时在所述多个子像素之间形成围绕所述多个子像素中的每个的所述发射区域的堤，所述堤位于所述多个子像素中的每个的所述非发射区域中，
其中，所述分隔壁和所述堤设置在相同的层上。
CN201980061886.1A 2018-09-21 2019-03-21 显示设备及制造其的方法 Pending CN112740406A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180114422A KR102516131B1 (ko) 2018-09-21 2018-09-21 표시 장치 및 그의 제조 방법
KR10-2018-0114422 2018-09-21
PCT/KR2019/003329 WO2020059989A1 (ko) 2018-09-21 2019-03-21 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN112740406A true CN112740406A (zh) 2021-04-30

Family

ID=69887382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980061886.1A Pending CN112740406A (zh) 2018-09-21 2019-03-21 显示设备及制造其的方法

Country Status (5)

Country Link
US (1) US20210351171A1 (zh)
EP (1) EP3855494A4 (zh)
KR (1) KR102516131B1 (zh)
CN (1) CN112740406A (zh)
WO (1) WO2020059989A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220181522A1 (en) * 2019-04-16 2022-06-09 Samsung Display Co., Ltd. Display device and method for manufacturing same
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210073675A (ko) * 2019-12-10 2021-06-21 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132255A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 표시 장치
KR20210132782A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210142035A (ko) * 2020-05-14 2021-11-24 삼성디스플레이 주식회사 표시 장치
TW202228111A (zh) * 2020-06-03 2022-07-16 中國大陸商上海顯耀顯示科技有限公司 用於具有水平光發射的多色ｌｅｄ像素單元的系統及方法
KR20210157949A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치
KR20220014390A (ko) * 2020-07-24 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20220016419A (ko) 2020-07-31 2022-02-09 삼성디스플레이 주식회사 표시 장치
KR20220019859A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220019902A (ko) * 2020-08-10 2022-02-18 삼성디스플레이 주식회사 발광 소자 및 이를 이용한 표시 장치와 그의 제조 방법
KR20220030404A (ko) 2020-08-31 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220053765A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
KR20220088574A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220148351A (ko) * 2021-04-28 2022-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230131327A (ko) * 2022-03-03 2023-09-13 삼성디스플레이 주식회사 트랜지스터 및 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170338372A1 (en) * 2014-11-26 2017-11-23 Sharp Kabushiki Kaisha Display device and method of producing display device
WO2018004107A1 (ko) * 2016-06-30 2018-01-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002084631A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
KR101730977B1 (ko) * 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR102584638B1 (ko) * 2016-07-11 2023-10-06 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170338372A1 (en) * 2014-11-26 2017-11-23 Sharp Kabushiki Kaisha Display device and method of producing display device
WO2018004107A1 (ko) * 2016-06-30 2018-01-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Also Published As

Publication number Publication date
WO2020059989A1 (ko) 2020-03-26
US20210351171A1 (en) 2021-11-11
KR20200034904A (ko) 2020-04-01
KR102516131B1 (ko) 2023-04-03
EP3855494A1 (en) 2021-07-28
EP3855494A4 (en) 2022-06-15

Similar Documents

Publication Publication Date Title
CN112740406A (zh) 显示设备及制造其的方法
EP3855495A1 (en) Display device and manufacturing method thereof
EP3893279A1 (en) Display device and manufacturing method thereof
EP3826067A1 (en) Light-emitting device and display device including same
EP3896734A1 (en) Display device and method for manufacturing same
US11935988B2 (en) Display device
CN113302742A (zh) 显示装置
CN113330571A (zh) 发光器件及包括发光器件的显示装置
CN112437988A (zh) 发光器件、其制造方法以及包括该发光器件的显示装置
CN113330570A (zh) 显示设备及其制造方法
EP3823049B1 (en) Light emitting apparatus, manufacturing method thereof, and display apparatus provided therewith
CN113196487A (zh) 显示装置及其制造方法
EP3869559A1 (en) Display device
EP4027391A1 (en) Display device, and method for producing same
CN113228289A (zh) 显示装置及其修复方法
CN112543999A (zh) 显示装置及其制造方法
US11935986B2 (en) Display device and manufacturing method therefor
CN112789726A (zh) 显示装置及其制造方法
CN113169191A (zh) 显示装置及其制造方法
CN113692648A (zh) 显示装置及制造显示装置的方法
EP3985734A1 (en) Display device and method for manufacturing same
CN113785400A (zh) 显示设备及其制造方法
CN113711359A (zh) 显示设备及制造其的方法
CN117253952A (zh) 显示设备
CN117276249A (zh) 显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination