CN113330571A - 发光器件及包括发光器件的显示装置 - Google Patents

发光器件及包括发光器件的显示装置 Download PDF

Info

Publication number
CN113330571A
CN113330571A CN201980089124.2A CN201980089124A CN113330571A CN 113330571 A CN113330571 A CN 113330571A CN 201980089124 A CN201980089124 A CN 201980089124A CN 113330571 A CN113330571 A CN 113330571A
Authority
CN
China
Prior art keywords
electrode
electrodes
light emitting
disposed
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980089124.2A
Other languages
English (en)
Inventor
都永洛
鱼润宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113330571A publication Critical patent/CN113330571A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

发光器件包括：多个第一电极和多个第二电极，设置于在第一方向上彼此间隔开的位置处；多个发光元件，在多个第一电极和多个第二电极中的彼此相邻的第一电极与第二电极之间电联接；以及第三电极，设置在与多个第一电极和多个第二电极间隔开的预设位置处。第三电极可与多个第一电极和多个第二电极电分离。

Description

发光器件及包括发光器件的显示装置
技术领域
本公开的各种实施方式涉及发光器件，并且更具体地，涉及像素及包括发光器件的显示装置。
背景技术
近来，已经开发了使用具有可靠无机晶体结构的材料制造超小型发光元件和使用该发光元件制造发光器件的技术。例如，已经开发了制造具有与范围为从纳米级到微米级对应的小尺寸的多个超小型发光元件以及使用超小型发光元件形成各种发光器件(例如，显示装置的像素)的光源的技术。
发明内容
技术问题
本公开的目的是提供能够控制发光元件的对准密度的发光器件以及包括发光器件的显示装置。
然而，本公开的目的不限于上述目的，并且在不背离本公开的精神和范围的情况下，各种修改是可能的。
技术方案
根据本公开的实施方式的发光器件可包括：多个第一电极和多个第二电极，设置于在第一方向上彼此间隔开的位置处；多个发光元件，在多个第一电极和多个第二电极中的彼此相邻的第一电极与第二电极之间电联接；以及第三电极，设置在与第一电极和第二电极间隔开的预设位置处。第三电极可与多个第一电极和多个第二电极电分离。
在实施方式中，第三电极可以是岛状电极。
在实施方式中，彼此相邻的第一电极和第二电极可形成相应的电极对。设置在与第三电极最相邻的第一个电极对上的发光元件的数量可大于设置在第二个电极对上的发光元件的数量，第二个电极对设置成相比于第一个电极对更远离第三电极。
在实施方式中，发光元件的密度可在相对于第一方向远离第三电极的方向上减小。
在实施方式中，多个第一电极中的一个可设置成面对第三电极的第一侧。多个第一电极中的另一个可设置成面对第三电极的与第一侧相对的第二侧。
在实施方式中，多个第二电极中的一个可设置成面对第三电极的第一侧。多个第二电极中的另一个可设置成面对第三电极的与第一侧相对的第二侧。
在实施方式中，第三电极相对于第一方向的宽度可大于第一电极的宽度和第二电极的宽度。
在实施方式中，第三电极可包括依次设置于在第一方向上彼此间隔开的位置处的多个导电图案。
在实施方式中，第一电极至第三电极可由相同的导电材料形成并且设置在相同的绝缘层上。
根据本公开的实施方式的显示装置可包括设置在显示区域中并且包括发射区域的第一像素。第一像素可包括：多个第一电极和多个第二电极，在发射区域中设置于在第一方向上彼此间隔开的位置处；多个发光元件，在多个第一电极和多个第二电极中的彼此相邻的第一电极与第二电极之间电联接；第一连接电极，联接到多个第一电极；第二连接电极，联接到多个第二电极；以及第三电极，与多个第一电极和多个第二电极电分离，并且设置在与多个第一电极和多个第二电极间隔开的位置处。
在实施方式中，第三电极可以是岛状电极。
在实施方式中，彼此相邻的第一电极和第二电极可形成相应的电极对。设置在与第三电极最相邻的第一个电极对上的发光元件的数量可大于设置在第二个电极对上的发光元件的数量，第二个电极对设置成相比于第一个电极对更远离第三电极。
在实施方式中，发光元件的密度可在相对于第一方向远离第三电极的方向上减小。
在实施方式中，第三电极可设置在发射区域中。第一电极和第二电极可以以基于第三电极对称的形状设置。
在实施方式中，第三电极可设置在发射区域中。多个第一电极和多个第二电极中的设置在第三电极的第一侧上的一些第一电极和一些第二电极的数量不同于多个第一电极和多个第二电极中的设置在第三电极的第二侧上的其余一些第一电极和其余一些第二电极的数量。
在实施方式中，第三电极可设置在第一像素的围绕发射区域非发射区域的一侧上。
在实施方式中，显示装置还可包括堤部，堤部设置在非发射区域中以围绕第一像素，并且设置在第三电极上。
在实施方式中，显示装置还可包括第二像素，第二像素具有与第一像素的结构相同的结构，并且与第三电极相邻地设置。第一像素的第一连接电极和第二像素的第一连接电极可在第一像素与第二像素之间彼此分离。第一像素的第二连接电极和第二像素的第二连接电极可彼此整体地联接。
在实施方式中，第一像素和第二像素中的每个的发光元件设置的密度可从相应的发射区域的中央部分朝向第三电极增加。
在实施方式中，第一电极至第三电极可由相同的导电材料形成，并且设置在相同的绝缘层上。
有益效果
在根据本公开的实施方式的发光器件和包括该发光器件的显示装置中，通过控制浮置的第三电极的设置位置可容易地控制其中发光元件在发射区域中密集地设置的区域。因此，可促进像素的平面形状和尺寸的设计改变。
此外，随着每单位表面面积的光量和亮度的增加，可减小像素的尺寸，并且可容易地实现高分辨率。
然而，本公开的效果不限于上述效果，并且在不背离本公开的精神和范围的情况下，各种修改是可能的。
附图说明
图1a和图1b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。
图2a和图2b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。
图3a和图3b分别是示出根据本公开的实施方式的发光元件的立体图和剖视图。
图4是示出根据本公开的实施方式的显示装置的平面图。
图5a至图5c是各自示出根据本公开的实施方式的像素的电路图。
图6是示出根据本公开的实施方式的发光器件的平面图，并且例如示出了形成发光器件的像素的实施方式。
图7是示出图6的第一电极至第三电极的示例的平面图。
图8a至图8d是示出与图6的发光器件的线I-I’对应的剖面的示例的剖视图。
图9是示出根据本公开的实施方式的发光器件的平面图。
图10是示出根据本公开的实施方式的显示装置的平面图，并且例如示出了形成显示装置的像素的实施方式。
图11a至图11c是示出与图10的显示装置的线II-II’对应的剖面的示例的剖视图。
图12是示出根据本公开的实施方式的显示装置的剖视图，并且是示出与图10的线II-II’对应的剖面的示例的剖视图。
图13是示出根据本公开的实施方式的包括在显示装置中的像素的实施方式的示图。
图14是示出根据本公开的实施方式的包括在显示装置中的像素的实施方式的示图。
图15是示出根据本公开的实施方式的包括在发光器件中的第一电极至第三电极的示例的平面图。
图16是示出根据本公开的实施方式的包括在发光器件中的第一电极至第三电极的示例的平面图。
具体实施方式
在下文中，将参考附图详细描述本公开的各种实施方式。在全部不同的附图中使用相同的附图标记来表示相同的组件，并且将省略对相同组件的重复描述。
图1a、图1b、图2a、图2b、图3a和图3b是示出根据本公开的实施方式的发光元件的立体图和剖视图。尽管图1a至图3b示出了圆柱形杆型发光元件LD，但是根据本公开的发光元件LD的类型和/或形状不限于此。
参考图1a和图1b，根据本公开的实施方式的发光元件LD可包括第一导电半导体层11、第二导电半导体层13以及插置在第一导电半导体层11与第二导电半导体层13之间的有源层12。例如，发光元件LD可由通过在纵向方向上依次堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成的堆叠体构成。
在实施方式中，发光元件LD可以以在一个方向上延伸的杆的形式提供。如果发光元件LD延伸的方向被定义为纵向方向，则发光元件LD可相对于纵向方向具有第一端和第二端。
在实施方式中，第一导电半导体层11和第二导电半导体层13中的一个可设置在发光元件LD的第一端上，并且第一导电半导体层11和第二导电半导体层13中的另一个可设置在发光元件LD的第二端上。
在实施方式中，发光元件LD可以是以杆的形式制造的杆型发光二极管。在本说明书中，术语“杆型”包括杆状形状和棒状形状，诸如，在纵向方向上延伸的圆柱形形状和棱柱形形状(即，具有大于1的纵横比)，并且其剖面形状不限于特定形状。例如，发光元件LD的长度L可大于其直径D(或其剖面的宽度)。
在实施方式中，发光元件LD可具有范围为从纳米级到微米级的小尺寸。每个发光元件LD可具有范围为从纳米级到微米级的直径D和/或长度L。例如，发光元件LD的长度L的范围可以为近似100nm至10μm，并且发光元件LD的纵横比的范围可以为近似1.2至近似100。然而，在本公开中，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可根据各种装置(例如，采用使用发光元件LD的发光器件作为光源的显示装置)的设计条件以各种方式改变。
第一导电半导体层11可包括例如至少一个n型半导体层。例如，第一导电半导体层11可包括n型半导体层，该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，用于形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可由各种其它材料形成。
有源层12可设置在第一导电半导体层11上并且具有单量子阱结构或多量子阱结构。在实施方式中，可在有源层12上方和/或下方形成掺杂有导电掺杂剂的包覆层(未示出)。例如，包覆层可由AlGaN层或InAlGaN层形成。在实施方式中，可使用诸如AlGaN或AlInGaN的材料来形成有源层12，或者可使用各种其它材料来形成有源层12。
如果将等于或大于阈值电压的电压施加到发光元件LD的相对端中的每个，则发光元件LD可通过有源层12中的电子-空穴对的耦合来发射光。由于可基于前述原理来控制发光元件LD的光发射，因此发光元件LD可用作各种发光器件以及显示装置的像素的光源。
第二导电半导体层13可设置在有源层12上并且包括具有与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可包括至少一个p型半导体层。例如，第二导电半导体层13可包括p型半导体层，该p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，用于形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可由各种其它材料形成。
在实施方式中，发光元件LD还可包括设置在发光元件LD的表面上的绝缘膜INF。绝缘膜INF可形成在发光元件LD的表面上以至少包围有源层12的外周表面，并且还可包围第一导电半导体层11和第二导电半导体层13的预定区域。这里，绝缘膜INF可允许发光元件LD的具有不同极性的相对端暴露于外部。例如，绝缘膜INF可暴露相对于纵向方向设置在发光元件LD的相应的相对端上的第一导电半导体层11和第二导电半导体层13中的每个的一端，例如，可暴露圆柱体的两个基底侧(在图1a和图1b中，发光元件LD的顶表面和底表面)，而不是覆盖这两个基底侧。
在实施方式中，绝缘膜INF可包括SiO2、Si3N4、Al2O3和TiO2中的至少一种绝缘材料，但不限于此。换句话说，形成绝缘膜INF的材料不限于特定材料，并且绝缘膜INF可由公知的各种绝缘材料形成。
在实施方式中，发光元件LD还可包括另外的其它组件以及第一导电半导体层11、有源层12、第二导电半导体层13和/或绝缘膜INF。例如，发光元件LD还可包括设置在第一导电半导体层11、有源层12和/或第二导电半导体层13的一端上的一个或多个荧光层、一个或多个有源层、一个或多个半导体层和/或一个或多个电极层。
例如，如图2a和图2b中所示，发光元件LD还可包括设置在第二导电半导体层13的一端上的至少一个电极层14。在实施方式中，如图3a和图3b中所示，发光元件LD还可包括设置在第一导电半导体层11的一端上的至少一个电极层15。
电极层14和15中的每个可以是欧姆接触电极，但不限于此。此外，电极层14和15中的每个可包括金属或金属氧化物。例如，Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO及其氧化物或合金可单独使用或彼此组合使用。在实施方式中，电极层14和15可以是基本上透明的或半透明的。由此，从发光元件LD生成的光可在穿过电极层14和15之后被发射到外部。
在实施方式中，绝缘膜INF可至少部分地包围电极层14和15的外表面，或者可不包围电极层14和15的外表面。换句话说，绝缘膜INF可选择性地形成在电极层14和15的表面上。此外，绝缘膜INF可形成为暴露发光元件LD的具有不同极性的相对端，例如，可暴露电极层14和15中的每个的至少一个区域。可替代地，在实施方式中，可不设置绝缘膜INF。
如果绝缘膜INF设置在发光元件LD的表面上(特别地，设置在有源层12的表面上)，则可防止有源层12与未示出的至少一个电极(例如，与发光元件LD的相对端联接的接触电极中的至少一个接触电极)等短路。因此，可确保发光元件LD的电稳定性。
此外，由于形成在发光元件LD的表面上的绝缘膜INF，因此可最小化发光元件LD的表面上的缺陷的发生，由此可改善发光元件LD的寿命和效率。此外，如果绝缘膜INF形成在每个发光元件LD的表面上，则即使当多个发光元件LD彼此相邻地设置时，也可防止发光元件LD不期望地短路。
在本公开的实施方式中，可执行表面处理工艺以制造发光元件LD。例如，可对每个发光元件LD进行表面处理，使得当多个发光元件LD与流体溶液(或溶剂)混合并且然后被供应给每个发射区域(例如，每个像素的发射区域)时，发光元件LD可均匀地分散而不是不均匀地聚集在溶液中。
包括上述发光元件LD的发光器件可不仅用于显示装置中，而且还用于需要光源的各种装置中。例如，至少一个超小型发光元件LD(例如，各自具有范围为从纳米级到微米级的尺寸的多个超小型发光元件LD)可设置在显示面板的每个像素区域中，以使用超小型发光元件LD形成相应像素的光源(或光源单元)。此外，根据本公开的发光元件LD的应用的领域不限于显示装置。例如，发光元件LD也可用于需要光源的其它类型的装置(诸如，照明装置)中。
图4是示出根据本公开的实施方式的显示装置的平面图。在实施方式中，图4示出了显示装置(特别地，设置在显示装置中的显示面板PNL)作为可使用参考图1a至图3b描述的发光元件LD作为光源的装置的示例。例如，显示面板PNL的像素PXL可具有至少一个发光元件LD。
为了解释起见，图4集中于显示区域DA简单地示出了根据实施方式的显示面板PNL的结构。在一些实施方式中，虽然未示出，但是在显示面板PNL中还可设置至少一个驱动电路(例如，扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参考图4，根据本公开的实施方式的显示面板PNL可包括基底层BSL以及设置在基底层BSL上的多个像素PXL。详细地，显示面板PNL和用于形成显示面板PNL的基底层BSL可包括用于显示图像的显示区域DA以及形成在除了显示区域DA以外的预定区域中的非显示区域NDA。像素PXL可在基底层BSL上设置在显示区域DA中。
在实施方式中，显示区域DA可设置在显示面板PNL的中央区域中，并且非显示区域NDA可设置在显示面板PNL的外围区域中以便包围显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且它们的位置可改变。显示区域DA可形成其上显示图像的屏幕。
基底层BSL可形成显示面板PNL的基底。在实施方式中，基底层BSL可以是刚性或柔性的衬底或膜，并且其材料或性质不受特别限制。例如，基底层BSL可以是由玻璃或增强玻璃制成的刚性衬底、由塑料或金属形成的柔性衬底(或薄膜)或者至少一个绝缘层，并且其材料和/或性质不受特别限制。
此外，基底层BSL可以是透明的，但是本公开不限于此。例如，基底层BSL可以是透明的、半透明的、不透明的或反射性的基底。
基底层BSL上的一个区域可被限定为其中设置有像素PXL的显示区域DA，并且基底层BSL上的其它区域可被限定为非显示区域NDA。例如，基底层BSL可包括显示区域DA以及设置在显示区域DA周围的非显示区域NDA，其中，显示区域DA包括其中形成有相应像素PXL的多个像素区域。联接到显示区域DA中的像素PXL的各种线和/或内部电路可设置在非显示区域NDA中。
在实施方式中，像素PXL可分布和布置在显示区域DA中。在实施方式中，像素PXL可以以条纹或PenTile布置方式布置在显示区域DA中。然而，本公开不限于此。例如，像素PXL可以以各种已知的布置方式布置在显示区域DA中。
每个像素PXL可包括由预定控制信号(例如，扫描信号和数据信号)和/或电力电压(例如，第一电力电压和第二电力电压)驱动的至少一个光源，例如，根据图1a至图3b的实施方式中的任一个的发光元件LD。例如，每个像素PXL可包括具有范围为从纳米级到微米级的小尺寸的至少一个超小型发光元件LD。例如，每个像素PXL可包括电力线和/或在像素电极之间彼此并联联接的多个超小型发光元件LD，并形成相应像素PXL的光源或光源单元，并且这些超小型发光元件LD中的每个具有杆状形状。
在实施方式中，每个像素PXL可由有源像素形成。然而，能够应用于根据本公开的显示装置的像素PXL的类型、结构和/或驱动方案不受限制。例如，每个像素PXL可具有与用于无源发光显示装置或有源发光显示装置的像素的结构相同的结构，无源发光显示装置或有源发光显示装置具有各种已知的结构和/或可以以各种已知的驱动方案操作。
图5a至图5c是示出根据本公开的实施方式的像素的电路图，并且例如示出了形成每个发光器件的有源像素的不同实施方式。在实施方式中，在图5a至图5c中示出的每个像素PXL可以是在图4的显示面板PNL上设置的像素PXL中的任一个。像素PXL可具有基本上相同或相似的结构。
参考图5a，根据本公开的实施方式的像素PXL可包括光源单元LSU，光源单元LSU配置成生成具有与数据信号对应的亮度的光。像素PXL还可包括配置成驱动光源单元LSU的像素电路PXC。
在实施方式中，光源单元LSU可包括在第一电源VDD与第二电源VSS之间彼此电联接的多个发光元件LD。在实施方式中，发光元件LD可彼此并联联接，但是本公开不限于此。例如，在实施方式中，多个发光元件LD可以以串联/并联组合结构联接在第一电源VDD与第二电源VSS之间。
在实施方式中，第一电源VDD和第二电源VSS可具有不同的电势，以使得发光元件LD可发射光。例如，第一电源VDD可设置为高电势电源，并且第二电源VSS可设置为低电势电源。这里，至少在像素PXL的发光时段期间，第一电源VDD与第二电源VSS之间的电势差可被设置成发光元件LD的阈值电压或更大。
尽管图5a示出了其中形成每个像素PXL的光源单元LSU的发光元件LD在第一电源VDD与第二电源VSS之间以相同方向(例如，以正向方向)彼此并联联接的实施方式，但是本公开不限于此。例如，在实施方式中，发光元件LD中的一些可在第一电源VDD与第二电源VSS之间以第一种方向(例如，正向方向)彼此联接，并且其它发光元件LD可以以第二种方向(例如，反向方向)彼此联接。可替代地，在实施方式中，至少一个像素PXL可仅包括单个发光元件LD(例如，在第一电源VDD与第二电源VSS之间以正向方向联接的单个有效发光元件)。
在实施方式中，形成每个光源单元LSU的发光元件LD的第一端可通过光源单元LSU的一个电极(例如，每个像素PXL的第一电极和/或第一接触电极)共同联接到像素电路PXC，并且可通过像素电路PXC和第一电力线PL1联接到第一电源VDD。发光元件LD的第二端可通过光源单元LSU的另一电极(例如，每个像素PXL的第二电极和/或第二接触电极)和第二电力线PL2共同联接到第二电源VSS。
每个光源单元LSU可发射具有与通过相应像素电路PXC供应给其的驱动电流对应的亮度的光。由此，可在显示区域DA中显示预定图像。
像素电路PXC可联接到相应像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(i是自然数)和第j列(j是自然数)中，则像素PXL的像素电路PXC可联接到显示区域DA的第i条扫描线Si和第j条数据线Dj。在实施方式中，像素电路PXC可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管(也称为“驱动晶体管”)T1可以联接在第一电源VDD与光源单元LSU之间。第一晶体管T1的栅电极可以联接到第一节点N1。第一晶体管T1可响应于第一节点N1的电压来控制要供应给光源单元LSU的驱动电流。
第二晶体管(也称为“开关晶体管”)T2可联接在数据线Dj与第一节点N1之间。第二晶体管T2的栅电极可以联接到扫描线Si。当从扫描线Si供应具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2导通以将第一节点N1电联接到数据线Dj。
在每个帧周期期间，相应帧的数据信号被供应给数据线Dj。数据信号经由第二晶体管T2传输到第一节点N1。由此，与数据信号对应的电压被充电到存储电容器Cst。
存储电容器Cst的一个电极可以联接到第一电源VDD，并且其另一个电极可以联接到第一节点N1。存储电容器Cst可在每个帧周期期间利用与要供应给第一节点N1的数据信号对应的电压进行充电。
尽管在图5a中，包括在像素电路PXC中的晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成，但是本公开不限于此。换句话说，第一晶体管T1和第二晶体管T2中的至少一个可改变为N型晶体管。
例如，如图5b中所示，第一晶体管T1和第二晶体管T2两者可由N型晶体管形成。在这种情况下，用于在每个帧周期中将供应给数据线Dj的数据信号写入像素PXL的扫描信号的栅极导通电压可以是高电平电压。同样，用于使第一晶体管T1导通的数据信号的电压的波形可以与用于使图5a的实施方式的第一晶体管T1导通的数据信号的电压的波形相反。例如，在图5b的实施方式中，随着要表示的灰度级值增加，可供应具有更高电压的数据信号。
除了一些电路元件的连接位置和控制信号(例如，扫描信号和数据信号)的电压电平可以根据晶体管的类型的改变而改变之外，图5b中所示的像素PXL可以在配置和操作上与图5a的像素PXL基本相似。因此，将省略对图5b的像素PXL的详细描述。
像素电路PXC的结构不限于图5a和图5b中所示的实施方式。换句话说，像素电路PXC可由可具有各种结构和/或由各种驱动方案操作的公知的像素电路形成。例如，像素电路PXC可以以与图5c中所示的实施方式的方式相同的方式配置。
参考图5c，像素电路PXC可不仅联接到相应水平线的扫描线Si，而且还联接到至少一条另一扫描线(或控制线)。例如，设置在显示区域DA的第i行中的像素PXL的像素电路PXC还可联接到第i-1条扫描线Si-1和/或第i+1条扫描线Si+1。在实施方式中，像素电路PXC可不仅联接到第一电源VDD和第二电源VSS，而且还联接到第三电源。例如，像素电路PXC还可联接到初始化电源Vint。在实施方式中，像素电路PXC可包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1可联接在第一电源VDD与光源单元LSU之间。例如，第一晶体管T1的第一电极(例如，源电极)可通过第五晶体管T5和第一电力线PL1联接到第一电源VDD，并且第一晶体管T1的第二电极(例如，漏电极)可经由第六晶体管T6联接到光源单元LSU的第一电极(例如，相应像素PXL的第一电极和/或第一接触电极)。第一晶体管T1的栅电极可以联接到第一节点N1。第一晶体管T1可响应于第一节点N1的电压来控制要供应给光源单元LSU的驱动电流。
第二晶体管T2可以联接在数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极可以联接到相应的扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号时，第二晶体管T2可导通，以将数据线Dj电连接到第一晶体管T1的第一电极。因此，如果第二晶体管T2导通，则从数据线Dj供应的数据信号可被传输到第一晶体管T1。
第三晶体管T3可以联接在第一晶体管T1的另一电极与第一节点N1之间。第三晶体管T3的栅电极可以联接到相应的扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号时，第三晶体管T3可导通，从而以二极管形式电连接第一晶体管T1。
第四晶体管T4可联接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极可以联接到前一条扫描线，例如，第i-1条扫描线Si-1。当栅极导通电压的扫描信号被供应给第i-1条扫描线Si-1时，第四晶体管T4可导通，使得初始化电源Vint的电压可被传输到第一节点N1。在实施方式中，当第一晶体管T1是P型晶体管时，用于初始化第一晶体管T1的栅极电压的初始化电源Vint的电压可以是数据信号的最低电压或更小。
第五晶体管T5可以联接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可以联接到相应的发射控制线，例如，第i条发射控制线Ei。第五晶体管T5可在具有栅极截止电压(例如，高电平电压)的发射控制信号被供应给发射控制线Ei时截止，并且可在其它情况下导通。
第六晶体管T6可以联接在第一晶体管T1与光源单元LSU之间。第六晶体管T6的栅电极可以联接到相应的发射控制线，例如，第i条发射控制线Ei。第六晶体管T6可在具有栅极截止电压的发射控制信号被供应给发射控制线Ei时截止，并且可在其它情况下导通。
第七晶体管T7可以联接在光源单元LSU的第一电极(例如，相应像素PXL的第一电极和/或第一接触电极)与初始化电源Vint之间。第七晶体管T7的栅电极可以联接到后续级的扫描线中的任一条，例如联接到第i+1条扫描线Si+1。当栅极导通电压的扫描信号被供应给第i+1条扫描线Si+1时，第七晶体管T7可导通，使得初始化电源Vint的电压可被供应给光源单元LSU的第一电极。在这种情况下，在其中初始化电源Vint的电压被传输到光源单元LSU的每个初始化时段期间，光源单元LSU的第一电极的电压可被初始化。用于控制第七晶体管T7的操作的控制信号可以以各种方式改变。例如，在实施方式中，第七晶体管T7的栅电极可联接到相应水平线的扫描线，即，第i条扫描线Si。在这种情况下，当具有栅极导通电压的扫描信号被供应给第i条扫描线Si时，第七晶体管T7可导通，使得初始化电源Vint的电压可被供应给光源单元LSU的第一电极。
存储电容器Cst可联接在第一电源VDD与第一节点N1之间。存储电容器Cst可存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压两者对应的电压。
尽管在图5c中包括在像素电路PXC中的晶体管(例如，第一晶体管T1至第七晶体管T7)已经示出为由P型晶体管形成，但是本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可改变为N型晶体管。
可应用于本公开的像素PXL的结构不限于图5a至图5c中所示的实施方式，并且每个像素PXL可具有各种公知的结构。例如，包括在每个像素PXL中的像素电路PXC可由可具有各种结构和/或由各种驱动方案操作的公知的像素电路形成。在本公开的实施方式中，每个像素PXL可配置在无源发光显示装置等中。在这种情况下，可省略像素电路PXC，并且构成光源单元LSU的发光元件LD的相对端中的每个可直接联接到扫描线、数据线、电力线和/或控制线。
图6是示出根据本公开的实施方式的发光器件的平面图，并且例如示出了形成发光器件的像素的实施方式。图7是示出图6的第一电极至第三电极的示例的平面图。
在实施方式中，像素PXL可以是图4至图5c中所示的像素PXL中的任一个，但是本公开不限于此。
图6和图7仅示出了其上设置有每个像素PXL的光源单元LSU(或“发光器件”)的显示元件层的结构。这里，像素PXL还可选择性地包括用于控制每个光源单元LSU的电路元件(例如，形成图5a至图5c的像素电路PXC的至少一个电路元件)。此外，在实施方式中，图6示出了每个光源单元LSU通过第一接触孔CH1和第二接触孔CH2联接到预定的电力线(例如，第一电力线PL1和/或第二电力线PL2)、电路元件(形成像素电路PXC的至少一个电路元件)和/或信号线(例如，扫描线和/或数据线)的情况，但是本公开不限于此。例如，在本公开的实施方式中，第一电极ET1和ET1’以及第二电极ET2和ET2’中的至少一个可直接联接到预定的电力线和/或信号线，而不穿过接触孔和/或中间线。
参考图6和图7，包括在像素PXL等中的发光器件可包括预定的发射区域EMA、设置在发射区域EMA中的第一电极ET1和ET1’、第二电极ET2和ET2’、第三电极ET3以及分别与第一电极ET1和ET1’及第二电极ET2和ET2’重叠的第一接触电极CE1和CE1’及第二接触电极CE2和CE2’。第一电极ET1和ET1’及第二电极ET2和ET2’可在发射区域EMA中设置在彼此间隔开的位置处。同样，第一接触电极CE1和CE1’及第二接触电极CE2和CE2’也可在发射区域EMA中设置在彼此间隔开的位置处。
此外，像素PXL可包括电联接在相邻的第一电极ET1和ET1’与第二电极ET2和ET2’之间以及相邻的第一接触电极CE1和CE1’与第二接触电极CE2和CE2’之间的多个发光元件LD和LD’。
基于第三电极ET3，发射区域EMA可包括第一子区域SBA1和第二子区域SBA2，第一子区域SBA1包括第一电极ET1和第二电极ET2，第二子区域SBA2包括第一电极ET1’和第二电极ET2’。在实施方式中，包括在第二子区域SBA2中的配置可与包括在第一子区域SBA1中的配置基本上相同。此外，基于第三电极ET3，包括在第二子区域SBA2中的配置可与包括在第一子区域SBA1中的配置基本上对称。为了解释起见，在下文中，将侧重于第一子区域SBA1的配置来描述像素PXL的一些配置。
发光元件LD中的至少一些的第一端EP1各自可电联接到第一电极ET1和第一接触电极CE1。发光元件LD中的至少一些的第二端EP2各自可电联接到第二电极ET2和第二接触电极CE2。这样，电联接在第一电极ET1与第二电极ET2之间以及第一接触电极CNE1与第二接触电极CNE2之间(特别地，以正向方向联接以响应于供应给第一电极ET1和/或第二电极ET2的预定控制信号和/或电力而发射光)的多个发光元件LD(也称为“有效发光元件”)中的每个可形成相应像素PXL的光源。这种有效发光元件LD可被聚集以形成相应像素PXL的光源单元LSU。
此外，像素PXL还可选择性地包括分别设置成与第一电极ET1和第二电极ET2重叠的第一分隔壁PW1和第二分隔壁PW2。在实施方式中，第一分隔壁PW1和第二分隔壁PW2可分别设置在第一电极ET1和第二电极ET2下方。
发射区域EMA可以是其中设置有发光元件LD(特别地，完全联接在第一电极ET1与第二电极ET2之间的有效发光元件LD)的区域，发光元件LD形成像素PXL的光源单元LSU。发射区域EMA可被未示出的遮光堤部或反射堤部(也称为“像素限定层”)围绕。
第一电极ET1和第二电极ET2可在第一子区域SBA1中设置在彼此间隔开的位置处，使得第一电极ET1的至少预定区域和第二电极ET2的至少预定区域彼此面对。例如，第一电极ET1和第二电极ET2可设置于在第一方向DR1上彼此间隔开的位置处。此外，尽管图6示出了一个第一电极ET1和一个第二电极ET2设置在第一子区域SBA1中，但是这仅仅是用于说明的目的，并且多个第一电极ET1和多个第二电极ET2可交替地设置在第一子区域SBA1中。
在实施方式中，在发射区域EMA中，第一电极ET1和第二电极ET2可在第二方向DR2上延伸并且彼此平行地设置。第一方向DR1和第二方向DR2可彼此垂直，但是本公开不限于此。例如，在实施方式中，第一方向DR1和第二方向DR2可在对角线方向上彼此相交。
在实施方式中，第一电极ET1可联接到与发射区域EMA相邻的第一连接电极CNL1。在实施方式中，第一电极ET1和第一连接电极CNL1可彼此整体地联接，但是本公开不限于此。在第一电极ET1和第一连接电极CNL1彼此整体地联接的情况下，它们可被认为是单个电极。在实施方式中，第一连接电极CNL1可在第一方向DR1上延伸。
第一电极ET1可通过第一连接电极CNL1和/或第一接触孔CH1电联接到预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第一电力线PL1)和/或信号线(例如，扫描线、数据线或预定控制线)。例如，第一电极ET1可通过第一连接电极CNL1和第一接触孔CH1电联接到设置在其下方的预定电路元件，并且通过该电路元件电联接到第一线。在实施方式中，第一线可以是用于供应第一电源VDD的第一电力线PL1，但是本公开不限于此。例如，在实施方式中，第一线可以是信号线，通过该信号线可供应预定的第一驱动信号(例如，扫描信号、数据信号或预定控制信号)。
可替代地，在实施方式中，第一电极ET1可直接联接到预定的电力线或信号线，而不穿过第一连接电极CNL1、第一接触孔CH1和/或电路元件。在这种情况下，第一电极ET1可整体地或非整体地联接到预定的电力线或信号线。
在实施方式中，第二电极ET2可联接到与发射区域EMA相邻的第二连接电极CNL2。第二电极ET2和第二连接电极CNL2可彼此整体地联接，但是本公开不限于此。在第二电极ET2和第二连接电极CNL2彼此整体地联接的情况下，它们可被认为是单个电极。
在实施方式中，第二连接电极CNL2可在第一方向DR1上延伸并且设置成与第一连接电极CNL1基本上平行。
第二电极ET2可通过第二连接电极CNL2和/或第二接触孔CH2电联接到预定电路元件(例如，形成像素电路PXC的至少一个晶体管)、电力线(例如，第二电力线PL2)和/或信号线(例如，扫描线、数据线或预定控制线)。例如，第二电极ET2可通过第二连接电极CNL2和第二接触孔CH2电联接到设置在其下方的预定的第二线。在实施方式中，第二线可以是用于供应第二电源VSS的第二电力线PL2，但是本公开不限于此。例如，在实施方式中，第二线可以是信号线，通过该信号线可供应预定的第二驱动信号(例如，扫描信号、数据信号或预定控制信号)。
可替代地，在实施方式中，第二电极ET2可直接联接到预定的电力线或信号线，而不穿过第二连接电极CNL2、第二接触孔CH2和/或电路元件。在这种情况下，第二电极ET2可整体地或非整体地联接到预定的电力线或信号线。
在实施方式中，在形成像素PXL的工艺期间(特别地，在完成发光元件LD的对准之前)，设置在显示区域DA中的像素PXL的相应第一电极ET1可彼此电联接，并且相应第二电极ET2可彼此电联接。在对准发光元件LD的步骤处，第一电极ET1和第二电极ET2可分别供应有第一对准电压和第二对准电压。换句话说，在对准发光元件LD的步骤处，可在第一电极ET1与第二电极ET2之间施加预定的对准信号，使得可在第一电极ET1与第二电极ET2之间形成电场。供应给每个像素区域(特别地，每个像素PXL的发射区域EMA)的发光元件LD可通过电场在第一电极ET1与第二电极ET2之间对准。在已经完成发光元件LD的对准之后，第一电极ET1之间的连接和/或第二电极ET2之间的连接可在像素PXL之间断开，使得像素PXL可被单独地驱动。
第三电极ET3可不与第一电极ET1和第二电极ET2电联接。在实施方式中，第三电极ET3可以以岛形状(或者也称为“浮置状态”或“开路状态”)的形式设置。换句话说，第三电极ET3可以是电流不流过的虚设电极，并且与第一电极ET1和第二电极ET2间隔开。
例如，第三电极ET3可设置在发射区域EMA中并且将第一子区域SBA1与第二子区域SBA2彼此分开。与开路的第三电极ET3物理接触的发光元件(未示出)不发射光，因为电流不流过该发光元件。尽管图6示出了第三电极ET3不与发光元件联接，但是不发射光的发光元件可基本上设置在第三电极ET3上。换句话说，图6仅示出了有效发光元件LD。
在实施方式中，第三电极ET3可在第二方向DR2上延伸并且设置成与第一电极ET1和第二电极ET2基本上平行。在实施方式中，第三电极ET3可具有通过切断第一电极ET1或第二电极ET2的部分而形成的形状。
例如，第三电极ET3可通过与第一电极ET1或第二电极ET2的工艺相同的工艺形成。换句话说，第三电极ET3可通过图案化第一电极ET1和第二电极ET2以使得第一电极ET1和第二电极ET2中的所选择的一些浮置来形成。
在施加用于对准发光元件LD的第一对准电压和第二对准电压的工艺期间，可以不向浮置的第三电极ET3施加电压，使得第三电极ET3不形成电场。因此，发光元件LD可向设置在第三电极ET3周围的其它电极移动，而不是朝向第三电极ET3对准或引导。因此，发光元件LD的布置可集中在包括与第三电极ET3相邻的第一电极ET1和第二电极ET2的电极对上。
在实施方式中，第一电极ET1、第二电极ET2和第三电极ET3相对于第一方向DR1的宽度WA1、WA2和WA3可基本上彼此相同。然而，这仅仅是用于说明的目的，并且第一电极ET1、第二电极ET2和第三电极ET3的宽度WA1、WA2和WA3中的至少一些可彼此不同。例如，第三电极ET3的宽度WA3可大于第一电极ET1的宽度WA1和第二电极ET2的宽度WA2。
在实施方式中，相邻的第一电极ET1、第二电极ET2和第三电极ET3之间的相应距离D1、D2、D3和D4可基本上彼此相同。然而，这仅仅是用于说明的目的，并且相邻的第一电极ET1、第二电极ET2和第三电极ET3之间的距离D1、D2、D3和D4中的至少一些可彼此不同。
电极的相应宽度WA1、WA2和WA3以及电极之间的距离D1、D2、D3和D4可根据发光元件LD的期望对准密度以各种方式改变。
第一接触电极CE1可设置在第一电极ET1上方以与第一电极ET1重叠。在实施方式中，第一电极ET1和第一接触电极CE1可具有彼此对应的形状。
在实施方式中，第一接触电极CE1可在发射区域EMA中设置在第一电极ET1的一个区域和对准的多个发光元件LD的第一端EP1上，并且电联接到第一端EP1和第一电极ET1。发光元件LD的第一端EP1可通过第一接触电极CE1电联接到第一电极ET1。此外，发光元件LD的第一端EP1可通过第一接触电极CE1稳定地固定，使得可防止发光元件LD从对准位置被移除。
第二接触电极CE2可设置在第二电极ET2上方以与第二电极ET2重叠。在实施方式中，第二电极ET2和第二接触电极CE2可具有彼此对应的形状。
在实施方式中，第二接触电极CE2可在发射区域EMA中设置在第二电极ET2的至少一个区域和对准的多个发光元件LD的第二端EP2上，并且电联接到第二端EP2和第二电极ET2。发光元件LD的第二端EP2可通过第二接触电极CE2电联接到第二电极ET2。此外，发光元件LD的第二端EP2可通过第二接触电极CE2稳定地固定，使得可防止发光元件LD从对准位置被移除。
发光元件LD可在第一电极ET1与第二电极ET2之间对准。发光元件LD的第一端EP1电联接到第一电极ET1，并且发光元件LD的第二端EP2电联接到第二电极ET2。例如，发光元件LD的第一端EP1可与第一接触电极CE1重叠，并且因此电联接到第一接触电极CE1，并且可通过第一接触电极CE1电联接到第一电极ET1。同样，发光元件LD的第二端EP2可与第二接触电极CE2重叠，并且因此电联接到第二接触电极CE2，并且可通过第二接触电极CE2电联接到第二电极ET2。
在实施方式中，每个发光元件LD可以是具有纵向方向的杆型发光元件。此外，发光元件LD可包括第一端EP1和第二端EP2，第一端EP1相对于纵向方向设置在发光元件LD的一端上并且电联接到第一电极ET1，第二端EP2相对于纵向方向设置在发光元件LD的另一端上并且电联接到第二电极ET2。例如，在其中第一电极ET1和第二电极ET2设置成彼此面对的区域中，每个发光元件LD可电联接在第一电极ET1与第二电极ET2之间。
在实施方式中，每个发光元件LD可以是由具有无机晶体结构的材料制成的发光元件，并且该发光元件具有例如范围为从纳米级到微米级的超小型尺寸。例如，每个发光元件LD可以是具有范围为从纳米级到微米级的直径D和/或长度L的超小型杆型发光元件，如图1a至图3b中所示。然而，发光元件LD的尺寸可根据每个发光器件(例如，像素PXL)的设计条件等以各种方式改变。
在实施方式中，发光元件(例如，完全联接在第一电极ET1与第二电极ET2之间的有效发光元件)LD的第一端EP1可经由第一接触电极CE1电联接到第一电极ET1。发光元件LD的第二端EP2可经由第二接触电极CE2联接到第二电极ET2。在实施方式中，发光元件LD的第一端EP1和第二端EP2中的至少一个可与第一电极ET1和/或第二电极ET2直接接触，并且电联接到第一电极ET1和/或第二电极ET2。
在实施方式中，发光元件LD可在预定溶液中以散布形式制备，并且然后通过喷墨方案等供应给发射区域EMA。例如，发光元件LD可与挥发性溶剂混合并供应给每个发射区域EMA。这里，如果将预定的对准电压(或对准信号)施加到第一电极ET1和第二电极ET2，则可以在第一电极ET1与第二电极ET2之间形成电场，由此发光元件LD可在第一电极ET1与第二电极ET2之间对准。在发光元件LD已经对准之后，可通过挥发方案或其它方案去除溶剂。这样，发光元件LD可以可靠地布置在第一电极ET1与第二电极ET2之间。
在作为传统技术的情况中，发光元件LD在其中布置有多个第一电极ET1和多个第二电极ET2的电极单元中对准，由于电极之间的电场的干扰等，发光元件LD可能趋向于集中在电极单元的外围上。为了解决上述问题，可在电极单元的外围上设置绝缘分隔壁，或者可形成涂层以防止包括发光元件LD的溶液(或糊剂)扩散。然而，在设置绝缘分隔壁的情况下，发光元件LD可能集中在绝缘分隔壁周围。在设置涂层的情况下，制造工艺的复杂性可能增加。
根据本公开的实施方式的发光器件(或像素PXL)可通过使用浮置的第三电极ET3来控制发光元件LD的对准密度和对准位置。例如，发光元件LD可设置成集中在像素PXL的中央区域中。
例如，浮置的第三电极ET3上形成接近于零的电场。电压和电场分布可在与第三电极ET3相邻的第一电极和第二电极(图6的ET1、ET1’、ET2和ET2’)上快速地改变。这种相对快速的电压和电场改变可更显著地影响发光元件LD的对准。因此，与传统技术相比，在与第三电极ET3相邻的第一电极和第二电极(图6的ET1、ET1’、ET2和ET2’)周围对准的发光元件LD的数量可增加。
第一接触电极CE1和第二接触电极CE2可分别形成在发光元件LD的相对端(即，第一端EP1和第二端EP2)上。因此，发光元件LD可更可靠地联接在第一电极ET1与第二电极ET2之间。
如果发光元件LD的第一端EP1经由第一电极ET1、像素电路PXC和/或第一电力线PL1等电联接到第一电源VDD，并且发光元件LD的第二端EP2经由第二电极ET2和/或第二电力线PL2等电联接到第二电源VSS，则在第一电极ET1与第二电极ET2之间以正向方向联接的至少一个发光元件LD可以以与从像素电路PXC等供应的驱动电流对应的亮度发射光。由此，像素PXL可发射光。
如上所述，在发光元件LD被供应给每个发射区域EMA之后(或者在发光元件LD被供应的同时)，在通过在第一电极ET1与第二电极ET2之间施加预定的对准电压(或对准信号)来对准发光元件LD的步骤处，第三电极ET3的形成电场的设置可增加布置在与第三电极ET3相邻的第一电极和第二电极(图6的ET1、ET1’、ET2’和ET2’)周围的发光元件LD的对准密度。因此，根据第三电极ET3的布置位置，可根据在像素PXL中的位置相对容易地控制发光元件LD的密度。因此，可增加像素PXL的亮度，并且可容易地控制发射区域EMA的尺寸和形状。
图8a至图8d是示出与图6的发光器件的线I-I’对应的剖面的示例的剖视图。
参考图4至图8d，包括发光器件的像素PXL或者显示装置可包括显示元件层DPL，显示元件层DPL包括在基底层BSL的一个表面上设置在每个像素PXL的发射区域EMA中的多个发光元件LD。此外，像素PXL或包括像素PXL的显示装置还可选择性地包括像素电路层PCL。例如，像素PXL或包括像素PXL的显示装置还可包括设置在基底层BSL与显示元件层DPL之间的像素电路层PCL。
在实施方式中，像素电路层PCL可包括电联接到发光元件LD的至少一个电路元件。例如，像素电路层PCL可包括形成每个像素PXL的像素电路PXC的至少一个电路元件。
例如，像素电路层PCL可包括多个晶体管T和存储电容器Cst，多个晶体管T和存储电容器Cst设置在每个像素区域中并形成相应的像素电路PXC，并且像素电路层PCL还可包括联接到像素电路PXC和/或光源单元LSU的至少一条电力线和/或信号线。这里，在像素电路PXC被省略并且每个光源单元LSU直接联接到第一电力线PL1和第二电力线PL2(或预定的信号线)的情况下，像素电路层PCL可被省略。为了解释起见，图8a至图8d代表性地示出了设置在像素电路层PCL上的电路元件和线中的仅任一个晶体管T。这里，像素电路层PCL的平面/剖面结构可以以各种方式改变。每个晶体管T的位置和剖面结构可根据实施方式以各种方式改变。此外，图8a至图8d的晶体管T’的配置与晶体管T’的配置基本上相同，因此将省略晶体管T’的与晶体管T的解释重叠的解释。
此外，像素电路层PCL可包括设置在相应电极和/或线之间的多个绝缘层。在实施方式中，像素电路层PCL可包括依次堆叠在基底层BSL的一个表面上的缓冲层BFL、栅极绝缘层GI、层间绝缘层ILD和钝化层PSV。在一些实施方式中，像素电路层PCL还可包括设置在至少一些晶体管T下方的至少一个遮光图案(未示出)。
缓冲层BFL可防止杂质扩散到每个电路元件中。缓冲层BFL可由单层形成，或者可由具有至少两个层的多层形成。在缓冲层BFL具有多层结构的情况下，各层可由相同的材料或不同的材料形成。在实施方式中，缓冲层BFL可被省略。
在实施方式中，每个晶体管T可包括半导体层SCL、栅电极GE以及第一晶体管电极TE1和第二晶体管电极TE2。尽管图8a至图8d示出了其中每个晶体管T包括与半导体层SCL分开形成的第一晶体管电极TE1和第二晶体管电极TE2的实施方式，但是本公开不限于此。例如，在实施方式中，在设置于每个像素区域中的至少一个晶体管T中设置的第一晶体管电极TE1和/或第二晶体管电极TE2可与相应的半导体层SCL整体地形成。
半导体层SCL可设置在缓冲层BFL上。例如，半导体层SCL可设置在栅极绝缘层GI与其上形成有缓冲层BFL的基底层BSL之间。半导体层SCL可包括与每个第一晶体管电极TE1接触的第一区域、与每个第二晶体管电极TE2接触的第二区域以及设置在第一区域和第二区域之间的沟道区域。在实施方式中，第一区域和第二区域中的一个可以是源极区域，并且另一个可以是漏极区域。
在实施方式中，半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区域可以是本征半导体，本征半导体是未掺杂的半导体图案。半导体层SCL的第一区域和第二区域中的每个可以是掺杂有预定杂质的半导体图案。
栅电极GE可设置在半导体层SCL上，且在栅电极GE与半导体层SCL之间插置有栅极绝缘层GI。例如，栅电极GE可设置在栅极绝缘层GI与层间绝缘层ILD之间，并且与半导体层SCL的至少一个区域重叠。
第一晶体管电极TE1和第二晶体管电极TE2可设置在每个半导体层SCL上，且在第一晶体管电极TE1和第二晶体管电极TE2与每个半导体层SCL之间插置有至少一个层间绝缘层ILD。例如，第一晶体管电极TE1和第二晶体管电极TE2可设置在半导体层SCL的相应的不同端上，且第一晶体管电极TE1和第二晶体管电极TE2与半导体层SCL的相应的不同端之间插置有栅极绝缘层GI和层间绝缘层ILD。第一晶体管电极TE1和第二晶体管电极TE2可电联接到每个半导体层SCL。例如，第一晶体管电极TE1和第二晶体管电极TE2可通过穿过栅极绝缘层GI和层间绝缘层ILD的相应接触孔联接到半导体层SCL的第一区域和第二区域。在实施方式中，第一晶体管电极TE1和第二晶体管电极TE2中的任一个可以是源电极，并且另一个可以是漏电极。
设置在像素电路PXC中的至少一个晶体管T可联接到至少一个像素电极。例如，图5c中所示的第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2中的任一个(例如，漏电极)可通过穿过钝化层PSV的接触孔(例如，第一接触孔CH1)以及通过设置在钝化层PSV上方的第一连接电极CNL1两者电联接到发光器件的第一电极ET1和ET1’。
在实施方式中，联接到每个像素PXL的至少一条信号线和/或电力线可设置在与形成像素电路PXC的电路元件中的每个的一个电极的层相同的层上。例如，每个像素PXL的扫描线Si可设置在与栅电极GE的层相同的层上。每个像素PXL的数据线Dj可设置在与晶体管T的第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上。此外，第一电力线PL1和/或第二电力线PL2可设置在与晶体管T的栅电极GE或第一晶体管电极TE1和第二晶体管电极TE2的层相同的层上。
在实施方式中，显示元件层DPL可包括像素PXL中的每个的光源单元LSU。例如，显示元件层DPL可包括设置在每个像素PXL的发射区域EMA中的多个第一电极ET1和ET1’及多个第二电极ET2和ET2’、布置在相邻的第一电极ET1和ET1’与第二电极ET2和ET2’之间的多个发光元件LD和LD’以及设置在第一电极ET1和ET1’与第二电极ET2和ET2’之间的预设位置处的第三电极ET3。此外，显示元件层DPL还可选择性地包括第一分隔壁PW1和PW1’、第二分隔壁PW2和PW2’及第三分隔壁PW3以及第一接触电极CE1和CE1’及第二接触电极CE2和CE2’，第一分隔壁PW1和PW1’、第二分隔壁PW2和PW2’及第三分隔壁PW3致使第一电极ET1和ET1’、第二电极ET2和ET2’及第三电极ET3的区域向上突出，第一接触电极CE1和CE1’以及第二接触电极CE2和CE2’将发光元件LD和LD’更可靠地联接在第一电极ET1和ET1’与第二电极ET2和ET2’之间。此外，显示元件层DPL还可包括例如至少一个导电层和/或绝缘层。
第一电极ET1’、第二电极ET2’、发光元件LD’、第一接触电极CE1’、第二接触电极CE2’、第一分隔壁EP1’、第二分隔壁EP’、第一接触部CNT1’和第二接触部CTN2’(它们是发光器件的设置在第三电极ET3的右侧上的一些组件)可分别与第一电极ET1、第二电极ET2、发光元件LD、第一接触电极CE1、第二接触电极CE2、第一分隔壁EP1、第二分隔壁EP、第一接触部CNT1和第二接触部CTN2(它们是发光器件的设置在第三电极ET3的左侧上的一些组件)基本上相同。因此，为了解释起见，对第一电极ET1、第二电极ET2、发光元件LD、第一接触电极CE1、第二接触电极CE2、第一分隔壁EP1、第二分隔壁EP、第一接触部CNT1和第二接触部CTN2的描述也可以以相同的方式应用于第一电极ET1’、第二电极ET2’、发光元件LD’、第一接触电极CE1’、第二接触电极CE2’、第一分隔壁EP1’、第二分隔壁EP’、第一接触部CNT1’和第二接触部CTN2’。
在实施方式中，如图8a至图8d中所示，发光器件的设置在第三电极ET3的相对侧上的组件可形成对称的形状。
在实施方式中，显示元件层DPL可包括依次设置和/或形成在基底层BSL和/或像素电路层PCL上方的第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3、第一电极ET1、第二电极ET2和第二电极ET3、第一绝缘层INS1、发光元件LD、绝缘图案INP、第一接触电极CE1和第二接触电极CE2以及第二绝缘层INS2。
第一分隔壁PW1和第二分隔壁PW2可在每个像素PXL的发射区域EMA中设置在彼此间隔开的位置处。第一分隔壁PW1和第二分隔壁PW2可在基底层BSL的高度方向上从基底层BSL和/或像素电路层PCL突出。在实施方式中，第一分隔壁PW1和第二分隔壁PW2可具有基本上相同的高度，但是本公开不限于此。
在实施方式中，与第三电极ET3对应的第三分隔壁PW3还可设置在钝化层PSV上。
在实施方式中，第一分隔壁PW1可设置在基底层BSL和/或像素电路层PCL与每个第一电极ET1之间。第一分隔壁PW1可与发光元件LD的第一端EP1相邻地设置。例如，第一分隔壁PW1的一个侧表面可与发光元件LD的第一端EP1相邻地定位并且设置成面对第一端EP1。
在实施方式中，第二分隔壁PW2可设置在基底层BSL和/或像素电路层PCL与第二电极ET2之间。第二分隔壁PW2可与发光元件LD的第二端EP2相邻地设置。例如，第二分隔壁PW2的一个侧表面可与发光元件LD的第二端EP2相邻地定位并且设置成面对第二端EP2。
在实施方式中，第三分隔壁PW3可设置在基底层BSL和/或像素电路层PCL与第三电极ET3之间。第三分隔壁PW3可被第三电极ET3覆盖。
在实施方式中，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3中的每个可具有各种形状。在实施方式中，如图8a和图8c中所示，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3可具有梯形剖面，该梯形剖面的宽度向上逐渐减小。在这种情况下，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3中的每个可在至少一侧上具有倾斜表面。在实施方式中，如图8b和图8d中所示，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3可具有半圆形或半椭圆形剖面，该半圆形或半椭圆形剖面的宽度向上逐渐减小。在这种情况下，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3中的每个可在至少一个侧表面上具有曲形表面。设置在第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3上方的至少一个电极和/或绝缘层可在与第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3对应的区域中具有曲形表面。
换句话说，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3中的每个的形状可以以各种方式改变，而不受特别限制。在实施方式中，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3中的至少一个可被省略或者改变位置。
第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3中的每个可包括具有至少一种无机材料和/或有机材料的绝缘材料。例如，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3可包括至少一个无机层，该无机层包括各种已知的无机绝缘材料，诸如，硅氮化物(SiNx)或硅氧化物(SiOx)。可替代地，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3可包括包含各种已知的有机绝缘材料的至少一个有机层和/或光刻胶层，或者可形成包含有机/无机材料的组合的单层或多层绝缘体。在本公开的实施方式中，第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3的构成材料可以以各种方式改变。
在实施方式中，第一分隔壁PW1和第二分隔壁PW2中的每个可用作反射器。例如，第一分隔壁PW1和第二分隔壁PW2与设置在第一分隔壁PW1和第二分隔壁PW2上的第一电极ET1和第二电极ET2一起可用作反射器，该反射器在期望的方向上引导从每个发光元件LD发射的光，从而增强像素PXL的光效率。
第一电极ET1、第二电极ET2和第三电极ET3可分别设置在第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3上方。第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3可在每个像素区域(特别地，每个发射区域EMA)中设置在彼此间隔开的位置处。
在实施方式中，分别设置在第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3上方的第一电极ET1、第二电极ET2和第三电极ET3等可具有与第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3的相应形状对应的形状。例如，第一电极ET1、第二电极ET2和第三电极ET3可具有分别与第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3对应的倾斜表面或曲形表面，并且在基底层BSL的高度方向上突出。
第一电极ET1、第二电极ET2和第三电极ET3中的每个可包括至少一种导电材料。例如，第一电极ET1、第二电极ET2和第三电极ET3中的每个可包括各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金)、导电氧化物(诸如，铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)、锑锌氧化物(AZO)、铟锡锌氧化物(ITZO)、锡氧化物(SnO2))以及导电聚合物(诸如，PEDOT)中的至少一种材料，但是本公开不限于此。例如，第一电极ET1、第二电极ET2和第三电极ET3中的每个可包括其它导电材料，诸如，碳纳米管和石墨烯。换句话说，第一电极ET1、第二电极ET2和第三电极ET3中的每个可包括各种导电材料中的至少一种以具有导电性，并且第一电极ET1、第二电极ET2和第三电极ET3中的每个的构成材料不受特别限制。此外，第一电极ET1、第二电极ET2和第三电极ET3中的每个可具有相同的导电材料或至少一种不同的导电材料。
在实施方式中，不与第一电极ET1和第二电极ET2电联接的第三电极ET3可通过与第一电极ET1和第二电极ET2的工艺相同的工艺形成。因此，第三电极ET3可包括与第一电极ET1和第二电极ET2的材料相同的材料。此外，第三电极ET3可具有与第一电极ET1和第二电极ET2的形状基本上相同或相似的形状。此外，第一电极ET1、第二电极ET2和第三电极ET3可形成在相同的绝缘层上。例如，第一电极ET1、第二电极ET2和第三电极ET3可设置在钝化层PSV上和/或分别设置在通过相同工艺形成的第一分隔壁PW1、第二分隔壁PW2和第三分隔壁PW3上。
因此，第三电极ET3可通过简单的方案同时形成，而不使用形成第三电极ET3的另外的材料或另外的工艺。因此，不需要设计和制造第三电极ET3的成本。
在实施方式中，第一电极ET1、第二电极ET2和第三电极ET3中的每个可具有单层或多层结构。例如，第一电极ET1、第二电极ET2和第三电极ET3中的每个可包括至少一个反射电极层。第一电极ET1、第二电极ET2和第三电极ET3中的每个还可选择性地包括设置在反射电极层上方和/或下方的至少一个透明电极层以及覆盖反射电极层和/或透明电极层的上部分的至少一个导电覆盖层中的至少一种。
在实施方式中，第一电极ET1、第二电极ET2和第三电极ET3中的每个的反射电极层可由具有均匀反射率的导电材料形成。例如，反射电极层可包括各种金属材料(包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)等或其合金)中的至少一种，但是本公开不限于此。换句话说，反射电极层可由各种反射导电材料形成。
包括反射电极层的第一电极ET1和第二电极ET2中的每个可使得从发光元件LD中的每个的相对端(即，第一端EP1和第二端EP2)发射的光能够在显示图像的方向上(例如，在正面方向上)行进。特别地，如果第一电极ET1和第二电极ET2分别具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的倾斜表面或曲形表面，并且分别设置成面对发光元件LD的第一端EP1和第二端EP2，则从每个发光元件LD的第一端EP1和第二端EP2发射的光可被第一电极ET1和第二电极ET2反射，并且因此更可靠地在显示面板PNL的正面方向上(例如，在基底层BSL的向上方向上)行进。由此，可提高从发光元件LD发射的光的效率。
此外，第一电极ET1、第二电极ET2和第三电极ET3中的每个的透明电极层可由各种透明导电材料形成。例如，透明电极层可包括ITO、IZO或ITZO，但是本公开不限于此。在实施方式中，第一电极ET1、第二电极ET2和第三电极ET3中的每个可具有三层结构，该三层结构具有ITO/Ag/ITO的堆叠结构。这样，如果第一电极ET1和第二电极ET2各自由包括至少双层的多层结构形成，则可最小化由于信号延迟(RC延迟)而引起的电压降。因此，可将期望的电压有效地传输到发光元件LD。
此外，如果第一电极ET1、第二电极ET2和第三电极ET3中的每个包括覆盖反射电极层和/或透明电极层的导电覆盖层，则可防止第一电极ET1、第二电极ET2和第三电极ET3的反射电极层由于在像素PXL的制造工艺期间引起的缺陷而被损坏。然而，导电覆盖层可选择性地包括在第一电极ET1、第二电极ET2和第三电极ET3中，并且可根据实施方式而被省略。此外，导电覆盖层可被认为是第一电极ET1、第二电极ET2和第三电极ET3中的每个的组件，或者被认为是设置在第一电极ET1、第二电极ET2和第三电极ET3上的单独组件。
第一绝缘层INS1可设置在第一电极ET1、第二电极ET2和第三电极ET3的预定区域上。例如，第一绝缘层INS1可形成为覆盖第一电极ET1、第二电极ET2和第三电极ET3的预定区域，并且可包括开口以暴露第一电极ET1、第二电极ET2和第三电极ET3的其它预定区域。例如，第一绝缘层INS1可在预定的第一接触部CNT1中暴露第一电极ET1并且在预定的第二接触部CNT2中暴露第二电极ET2。在一些实施方式中，可省略第一绝缘层INS1。在这种情况下，发光元件LD可直接设置在第一电极ET1和第二电极ET2中的每个的一端和/或钝化层PSV上。
在实施方式中，第一绝缘层INS1可首先形成为覆盖第一电极ET1、第二电极ET2和第三电极ET3的整个表面。在发光元件LD被供应和对准在第一绝缘层INS1上之后，第一绝缘层INS1可部分地开口以暴露在第一分隔壁PW1和第二分隔壁PW2上的相应预定区域(例如，相应的第一接触部CNT1和第二接触部CNT2)中的第一电极ET1和第二电极ET2。在实施方式中，第一绝缘层INS1可以在已经完成发光元件LD的供应和对准之后以部分地设置在发光元件LD下方的单独图案的形式被图案化。
换句话说，第一绝缘层INS1可插置第一电极ET1和第二电极ET2与发光元件LD之间，并且可暴露第一电极ET1和第二电极ET2中的每个的至少一个区域。在形成第一电极ET1、第二电极ET2和第三电极ET3之后，可形成第一绝缘层INS1以覆盖第一电极ET1、第二电极ET2和第三电极ET3，使得可防止第一电极ET1、第二电极ET2和第三电极ET3被损坏，或者防止金属在后续工艺中被沉淀。此外，第一绝缘层INS1可稳定地支撑每个发光元件LD。
第一绝缘层INS1可由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第一绝缘层INS1可包括各种有机/无机绝缘材料，各种有机/无机绝缘材料包括硅氮化物(SiNx)、硅氧化物(SiOx)、铝氧化物(Al2O3)等。第一绝缘层INS1的构成材料不受特别限制。
多个发光元件LD可被供应给其中形成有第一绝缘层INS1的每个像素区域(特别地，每个像素PXL的发射区域EMA)并在该像素区域中对准。例如，多个发光元件LD可通过喷墨方法等供应给每个发射区域EMA，并且发光元件LD可通过施加到第一电极ET1和第二电极ET2的预定的对准电压(或对准信号)在第一电极ET1和第二电极ET2之间以方向性对准。
这里，由于浮置的第三电极ET3，发光元件LD的布置可集中在与第三电极ET3相邻的第一电极ET1和第二电极ET2之间。
在实施方式中，发光元件LD中的至少一些可在一对第一电极ET1与第二电极ET2之间设置在水平方向上，使得每个发光元件LD相对于其纵向方向的相对端(即，第一端EP1和第二端EP2)与该一对第一电极ET1和第二电极ET2重叠。此外，在实施方式中，发光元件LD中的其它一些可在该一对第一电极ET1和第二电极ET2之间设置在对角线方向上。在实施方式中，发光元件LD中的至少一些可设置在一对第一电极ET1和第二电极ET2之间，使得至少一些发光元件LD不与第一电极ET1和第二电极ET2重叠，并且可分别通过第一接触电极CE1和第二接触电极CE2联接到第一电极ET1和第二电极ET2。
绝缘图案INP可设置在发光元件LD的预定区域上。例如，绝缘图案INP可暴露发光元件LD的第一端EP1和第二端EP2，并且仅部分地设置在发光元件LD的预定区域上方，发光元件LD的预定区域包括发光元件LD的相应中央区域。绝缘图案INP可在每个发射区域EMA中以独立的图案形成，但是本公开不限于此。绝缘图案INP可根据实施方式而被省略。在这种情况下，第一接触电极CE1和第二接触电极CE2的相对端可直接设置在发光元件LD上。
绝缘图案INP可由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，绝缘图案INP可包括各种有机/无机绝缘材料，各种有机/无机绝缘材料包括硅氮化物(SiNx)、硅氧化物(SiOx)、铝氧化物(Al2O3)、光刻胶(PR)材料等。绝缘图案INP的构成材料不受特别限制。
在已经完成发光元件LD的对准之后，在发光元件LD上形成绝缘图案INP，使得可防止发光元件LD从对准位置被移除。此外，在第一绝缘层INS1和发光元件LD之间存在空间的情况下，该空间可在形成绝缘图案INP的工艺期间被吸入其中的绝缘材料填充。因此，可更稳定地支撑发光元件LD。
发光元件LD的未被绝缘图案INP覆盖的相对端(即，第一端EP1和第二端EP2)可分别被第一接触电极CE1和第二接触电极CE2覆盖。例如，第一接触电极CE1的相应一端和第二接触电极CE2的相应一端可在彼此间隔开的位置处设置在发光元件LD的第一端EP1和第二端EP2上，且绝缘图案INP插置在第一接触电极CE1的相应一端和第二接触电极CE2的相应一端之间。
在实施方式中，第一接触电极CE1和第二接触电极CE2可在基底层BSL的一个表面上同时形成在相同的层上，如图8a和图8b中所示。因此，可简化制造像素PXL和包括像素PXL的显示装置的工艺。例如，与通过相应的掩模工艺形成第一接触电极CE1和第二接触电极CE2的情况相比，可减少形成像素PXL所需的掩模工艺的数量，并且可更容易地形成第一接触电极CE1和第二接触电极CE2。
在实施方式中，第一接触电极CE1和第二接触电极CE2可在基底层BSL的一个表面上依次形成在不同的层上，如图8c和图8d中所示。另外的第三绝缘层INS3可设置在第一接触电极CE1和第二接触电极CE2之间。换句话说，第一接触电极CE1和第二接触电极CE2的位置和相对设置关系可以以各种方式改变。
此外，第一接触电极CE1和第二接触电极CE2可设置在第一电极ET1和第二电极ET2上方，以覆盖第一电极ET1和第二电极ET2的暴露区域(例如，第一接触部CNT1和第二接触部CNT2)。例如，第一接触电极CE1和第二接触电极CE2可设置在第一电极ET1和第二电极ET2的至少预定区域上，以在第一接触部CNT1和第二接触部CNT2中与第一电极ET1和第二电极ET2接触。因此，第一接触电极CE1和第二接触电极CE2可分别电联接到第一电极ET1和第二电极ET2。第一电极ET1和第二电极ET2可分别通过第一接触电极CE1和第二接触电极CE2电联接到发光元件LD的第一端EP1和第二端EP2。
在实施方式中，第一接触电极CE1和第二接触电极CE2可由各种透明导电材料形成。例如，第一接触电极CE1和第二接触电极CE2可包括各种透明导电材料(包括ITO、IZO和ITZO)中的至少一种，并且可以是基本上透明的或半透明的以满足预定的透射率。因此，通过第一端EP1和第二端EP2从发光元件LD发射的光可通过第一接触电极CE1和第二接触电极CE2发射到显示装置外。
第二绝缘层INS2可设置在第一接触电极CE1和第二接触电极CE2上。例如，第二绝缘层INS2可在显示区域DA中形成和/或设置在基底层BSL的其上形成有第一分隔壁PW1和第二分隔壁PW2、第一电极ET1和第二电极ET2、发光元件LD、绝缘图案INP以及第一接触电极CE1和第二接触电极CE2的整个表面上，使得第二绝缘层INS2可覆盖第一分隔壁PW1和第二分隔壁PW2、第一电极ET1和第二电极ET2、发光元件LD、绝缘图案INP以及第一接触电极CE1和第二接触电极CE2。
在实施方式中，第二绝缘层INS2可设置成覆盖暴露的第三电极ET3。
第二绝缘层INS2可包括至少一个无机层和/或有机层。
在实施方式中，第二绝缘层INS2可包括具有多层结构的薄膜封装层，但是本公开不限于此。在一些实施方式中，在第二绝缘层INS2上方还可设置至少一个外涂层和/或封装衬底等。
在实施方式中，第二绝缘层INS2可由单层或多层形成，并且包括至少一种无机绝缘材料和/或有机绝缘材料。例如，第二绝缘层INS2可包括各种已知的有机/无机绝缘材料，各种已知的有机/无机绝缘材料包括硅氮化物(SiNx)、硅氧化物(SiOx)等。第二绝缘层INS2的构成材料不受特别限制。
图9是示出根据本公开的实施方式的发光器件的平面图。
在实施方式中，图9示出了根据图6至图8d的实施方式的像素PXL或发光器件的变型。使用相同的附图标记表示与上述实施方式的组件相同或相似的组件，并且将省略对其的详细描述。
参考图6和图9，发光器件可包括布置在第一方向DR1上的第一电极ETS1和第二电极ETS2以及以预设间距设置的多个第三电极ET31和ET32。
在实施方式中，第一电极ETS1可通过第一连接电极(例如，图6的CNL1)联接到预定电路元件、电力线和/或信号线。第一电极ETS1中的全部可联接到相同的第一连接电极。可替代地，第一电极ETS1中的至少一些可联接到不同的第一连接电极。
第二电极ETS2可通过第二连接电极(例如，图6的CNL2)联接到预定电路元件、电力线和/或信号线。第二电极ETS2中的全部可联接到相同的第二连接电极。可替代地，第二电极ETS2中的至少一些可联接到不同的第二连接电极。
第一电极ETS1和第二电极ETS2中的相邻的第一电极和第二电极(例如，图6的ET1和ET2)可形成一个电极对。发光元件LD可电联接到该电极对。
在实施方式中，第三电极ET31和ET32可以以规则的间距设置。例如，如图9中所示，第三电极ET31和ET32可设置成在其间插置有六个电极对(即，交替设置的六个第一电极和六个第二电极)。然而，这仅仅是用于说明的目的，并且设置第三电极ET31和ET32的间距不限于此。
在实施方式中，具有相同极性的电极可设置在第三电极ET31和ET32中的每个的相对侧上。这里，具有相同极性的电极可以是在对准发光元件LD的步骤处供应有相同的对准电压的电极。例如，在对准发光元件LD的步骤处，第一电极ETS1可共同供应有第一对准电压。在对准发光元件LD的步骤处，第二电极ETS2可共同供应有与第一对准电压不同的第二对准电压。
例如，第二电极ETS2中的一些可设置在第一个第三电极ET31的相对侧上，并且定向为面对第一个第三电极ET31。第一电极ETS1中的一些可设置在第二个第三电极ET32的相对侧上，并且定向为面对第二个第三电极ET32。由于当在对准发光元件LD的步骤处施加第一对准电压和第二对准电压时，相同的电压被施加到设置在第三电极ET31和ET32中的每个的相对侧上的电极，因此与第三电极ET31和ET32相邻的发光元件LD可远离第三电极ET31和ET32移动。
此外，未施加有电压的第三电极ET31和ET32可不形成电场。因此，发光元件LD可向设置在第三电极ET31和ET32周围的其它电极移动，而不是朝向第三电极ET31和ET32对准或引导。因此，发光元件LD的布置可集中在与第三电极ET3相邻的电极对上。
如图9中所示，设置在第一个电极对上的发光元件LD的数量可大于设置在第二个电极对上的发光元件LD的数量，其中，第一个电极对是最靠近第三电极ET31和ET32中的每个的电极对，第二个电极对相比于第一个电极对设置在更远离第三电极ET31和ET32中的每个的位置处。此外，越远离第三电极ET31和ET32，布置在电极对上的发光元件LD的密度(或发光元件LD的数量)就可以越小。
这样，由于浮置的第三电极ET31和ET32设置在预定的电极对之间，因此可增加第三电极ET31和ET32周围的发光元件LD(或有效发光元件LD)的数量。因此，可改善第三电极ET31和ET32周围的每单位表面面积的发射均匀性和亮度。
在实施方式中，基于如图9中所示的电极的设置来限定像素之间的边界，使得可控制像素的发射亮度。
在实施方式中，第三电极ET31和ET32可通过形成第一电极ETS1和第二电极ETS2的图案化工艺与第一电极ETS1和第二电极ETS2同时形成。例如，第三电极ET31和ET32可通过图案化另外的区域来形成，使得第一电极ETS1和第二电极ETS2中的一些相对于其它元件是断开连接的。以这种方式，可形成浮置的并确保具有相同极性的电极之间的预定间隔距离的第三电极ET31和ET32，而不增加制造成本。
图10是示出根据本公开的实施方式的显示装置的平面图，并且例如示出了形成显示装置的像素的实施方式。
在实施方式中，图10集中于其上设置有像素PXL1和PXL2的发光元件LD1和LD2的显示元件层示出了像素PXL1和PXL2的结构。
参考图4至图6和图10，像素PXL1和PXL2可以设置在限定于衬底(或图4的基底层BSL)上的显示区域DA中。
第一像素PXL1和第二像素PXL2中的每个可包括至少一对第一电极ET1和第二电极ET2以及其中设置有联接在第一电极ET1与第二电极ET2之间的至少一个发光元件LD的发射区域EMA。例如，如图10中所示，第一像素PXL1和第二像素PXL2中的每个可包括三个第一电极和三个第二电极。
在实施方式中，第一像素PXL1可包括在相应的发射区域EMA中设置在彼此间隔开的位置处的多个第一电极ET11、ET12和ET13及多个第二电极ET21、ET22和ET23以及联接在彼此相邻的第一电极ET11、ET12和ET13与第二电极ET21、ET22和ET23之间的多个第一发光元件LD1。
在实施方式中，第二像素PXL2可包括在相应的发射区域EMA中设置在彼此间隔开的位置处的多个第一电极ET14、ET15和ET16及多个第二电极ET24、ET25和ET26以及联接在彼此相邻的第一电极ET14、ET15和ET16与第二电极ET24、ET25和ET26之间的多个第二发光元件LD2。
在实施方式中，第一像素PXL1还可包括设置在非发射区域(例如，与图10的堤部BNK重叠)中的第一连接电极CNL11和第二连接电极CNL21。
在实施方式中，第一像素PXL1的第一电极ET11、ET12和ET13可联接到第一连接电极CNL11。例如，第一电极ET11、ET12和ET13可整体地联接到第一连接电极CNL11。例如，第一电极ET11、ET12和ET13可由从第一连接电极CNL11分叉的至少一个分支形成。然而，本公开不限于此。例如，在本公开的实施方式中，第一电极ET11、ET12和ET13以及第一连接电极CNL11可单独地形成并且通过未示出的至少一个接触孔、通孔等彼此电联接。
在实施方式中，第一电极ET11、ET12和ET13以及第一连接电极CNL11可在不同的方向上延伸。例如，当第一连接电极CNL11在第一方向DR1上延伸时，第一电极ET11、ET12和ET13可在与第一方向DR1相交的第二方向DR2上延伸。
在实施方式中，第二电极ET21、ET22和ET23可联接到第二连接电极CNL2。例如，第二电极ET21、ET22和ET23可整体地联接到第二连接电极CNL2。例如，第二电极ET21、ET22和ET23可由从第二连接电极CNL2分叉的至少一个分支形成。然而，本公开不限于此。例如，在本公开的实施方式中，第二电极ET21、ET22和ET23以及第二连接电极CNL2可单独地形成并且通过未示出的至少一个接触孔、通孔等彼此电联接。
在实施方式中，第二电极ET21、ET22和ET23以及第二连接电极CNL2可在不同的方向上延伸。例如，当第二连接电极CNL2在第一方向DR1上延伸时，第二电极ET21、ET22和ET23可在第二方向DR2上延伸。
第二像素PXL2还可包括设置在非发射区域中(例如，与图10的堤部BNK重叠)的第一连接电极CNL12和第二连接电极CNL2。
在实施方式中，第一像素PXL1和第二像素PXL2中的每个的第一连接电极CNL11和CNL12可在第一像素PXL1与第二像素PXL2之间彼此电(和物理)分离。第一像素PXL1和第二像素PXL2的第二连接电极CNL2可整体地延伸。因此，包括在第一像素PXL1中的第一发光元件LD1和包括在第二像素PXL2中的第二发光元件LD2可分别发射光。
在实施方式中，第一像素PXL1和第二像素PXL2可具有基本上相同或相似的结构。可替代地，第一像素PXL1和第二像素PXL2可具有基于第三电极ET3基本上对称的结构。为了解释起见，在下文中，第一像素PXL1和第二像素PXL2中的任一个将被统称为“像素PXL”，并且设置在像素PXL中的至少一个第一发光元件LD1或第二发光元件LD2将被统称为“发光元件LD”。
在实施方式中，第一发光元件LD1和第二发光元件LD2可发射相同颜色或不同颜色的光。例如，第一发光元件LD1和第二发光元件LD2中的全部可由发射蓝色光的蓝色发光二极管形成。可替代地，第一发光元件LD1和第二发光元件LD2可发射红色光、绿色光和蓝色光中的一种。然而，这仅仅是用于说明的目的，并且从第一发光元件LD1和第二发光元件LD2发射的光的颜色不限于此。
第三电极ET3可以不与第一电极ET1和第二电极ET2电联接。第三电极ET3可设置成与第一电极ET1和第二电极ET2间隔开。在实施方式中，第三电极ET3可在非发射区域中设置在第一像素PXL1的一侧上。例如，第三电极ET3可设置在第一像素PXL1的发射区域EMA与第二像素PXL2的发射区域EMA之间的非发射区域中。
第一像素PXL1的第一电极ET11、ET12和ET13及第二电极ET21、ET22和ET23以及第二像素PXL2的第一电极ET14、ET15和ET16及第二电极ET24、ET25和ET26可形成基于第三电极ET3对称的形状。
在实施方式中，设置第一像素PXL1和第二像素PXL2的发光元件LD的密度可在从每个发射区域EMA的中央朝向第三电极ET3的方向上增加。例如，第一发光元件LD1可集中在第一像素PXL1的发射区域EMA的右侧上，并且第二发光元件LD2可集中在第二像素PXL2的发射区域EMA的左侧上。
在实施方式中，第三电极ET3可设置在第一像素PXL1的发射区域EMA的右侧上和第二像素PXL2的发射区域EMA的左侧上。在这种情况下，发光元件LD可集中在相应像素PXL的发射区域EMA的相对侧上。例如，发光元件LD的密度可在发射区域EMA的中央部分中是最低的，并且发光元件LD的密度可在从中央朝向相对侧的方向上增加。
图11a至图11c是示出与图10的显示装置的线II-II’对应的剖面的示例的剖视图。
为了方便起见，图10基于参考图6至图8d详细描述的显示元件层DPL和像素电路层PCL的一些组件示意性地示出了显示元件层DPL和像素电路层PCL的结构，并且将省略其详细描述。图11a至图11c示出了彼此相邻的像素PXL1和PXL2的一些发射区域和非发射区域。
参考图4、图10和图11a至图11c，显示装置可包括设置在第一衬底SUB1上的第一电极ET11至ET16、第二电极ET21至ET26、第三电极ET3、发光元件LD1和LD2以及堤部BNK。
在实施方式中，第一衬底SUB1可由图4的基底层BSL等来实现。
第三电极ET3可设置在限定第一像素PXL1与第二像素PXL2之间的边界的非发射区域中。图11a至图11c示出了设置在第一像素PXL1和第二像素PXL2的最外部分中的第一电极ET11和ET14以及第二电极ET21和ET24的电极对。
在实施方式中，发光元件LD可直接联接在彼此相邻的第一电极ET1与第二电极ET2之间。例如，如图11a中所示，在第一电极ET11和ET14及第二电极ET21和ET24下方不存在与第一电极ET11和ET14及第二电极ET21和ET24中的每个重叠的分隔壁。第三电极ET3可通过与第一电极ET1和第二电极ET2的工艺相同的工艺形成。
在实施方式中，如图11b中所示，第一分隔壁PW11和PW14及第二分隔壁PW21和PW24可分别设置在第一电极ET11和ET14及第二电极ET21和ET24下方。在设置有第一分隔壁PW11和PW14及第二分隔壁PW21和PW24的区域中，第一电极ET11和ET14及第二电极ET21和ET24可向上突出。因此，从发光元件LD的相对端(或侧壁)发射的光可被控制成更可靠地在显示装置的正面方向上行进。
此外，如图11c中所示，具有单独图案结构的第三分隔壁PW3还可设置在第三电极ET3下方。例如，当电极ET1、ET2和ET3以及分隔壁PW1、PW2和PW3以规则的间隔形成时，浮置的第三电极ET3可在现有的制造工艺期间形成。
在实施方式中，覆盖第三电极ET3的堤部BNK可设置在非发射区域中。堤部BNK可设置成围绕像素PXL。例如，堤部BNK可形成在像素PXL之间，以围绕发射区域EMA，使得可形成用于限定每个像素PXL的发射区域EMA的像素限定层。
在实施方式中，堤部BNK可形成为具有比第一分隔壁PW1和第二分隔壁PW2(以及第三分隔壁PW3)的高度大的高度。在将发光元件LD供应给每个发射区域EMA的步骤处，堤部BNK可用作坝结构，该坝结构配置成防止与发光元件LD混合的溶液被吸入相邻像素PXL的发射区域EMA中，或者控制溶液的量使得将恒定量的溶液供应给每个发射区域EMA。
根据实施方式，堤部BNK可具有各种形状。在实施方式中，堤部BNK可具有宽度向上减小的梯形剖面。例如，堤部BNK可在与每个像素PXL的发射区域EMA相接的区域中具有宽度向上减小的倾斜表面。在实施方式中，堤部BNK可在与每个像素PXL的发射区域EMA相接的区域中具有宽度向上减小的曲形表面。在实施方式中，堤部BNK可具有宽度向上减小的形状，并且其形状可以以各种方式改变。
此外，堤部BNK可形成为防止从每个发射区域EMA发射的光进入相邻的发射区域EMA并引起光学干涉。为此，堤部BNK可形成为防止从每个像素PXL的发光元件LD发射的光穿过堤部BNK。
例如，堤部BNK可由包括滤色器材料的彩色堤部形成，该滤色器材料用于阻挡从第一发光元件LD1和第二发光元件LD2发射的颜色和/或波长的光。在实施方式中，彩色堤部可包括具有与从第一发光元件LD1和第二发光元件LD2发射的光的颜色不同的颜色的彩色颜料(或彩色染料)。例如，堤部BNK可由包括滤色器材料的至少一个彩色堤部层形成，该滤色器材料用于阻挡从第一发光元件LD1和第二发光元件LD2发射的颜色和/或波长的光。因此，堤部BNK可用作遮光层，该遮光层配置成防止从第一发光元件LD1和第二发光元件LD2发射的光泄漏到相邻的发射区域EMA中。
在实施方式中，发光元件LD可发射具有相同颜色的光。例如，发光元件LD中的全部可以是配置成发射蓝色光的蓝色发光元件。在这种情况下，堤部BNK可包括滤色器材料，该滤色器材料配置成阻挡具有蓝色波长带的光并且允许具有与蓝色波长带不同的波长带的光(例如，具有预定颜色并且与蓝色波长带不同的波长带的光)选择性地穿过堤部BNK。
例如，堤部BNK可包括基于红色的滤色器材料，以用于允许在可见光线区域中具有相对远离蓝色波长带的波长带的光(例如，红色光)选择性地从中穿过。然而，堤部BNK的材料不限于前述材料。
例如，发光元件LD中的全部可发射蓝色光，并且堤部BNK可包括基于黄色的滤色器材料。可替代地，堤部BNK可包括至少两种颜色的滤色器材料。例如，堤部BNK可由包括红色颜料和黄色颜料的组合的橙色堤部形成。
以这种方式，如果堤部BNK形成为包括用于阻挡从每个像素PXL的发光元件LD发射的颜色的光的滤色器材料，则堤部BNK可在不使用诸如炭黑的黑矩阵材料的情况下形成，并且还有效地防止光在相邻像素PXL之间泄漏。
在实施方式中，第四绝缘层(未示出)可设置在其上设置有第一电极ELT1和第二电极ELT2、发光元件LD、第一接触电极CNE1和第二接触电极CNE2、堤部BNK等的第一衬底SUB1上。例如，第四绝缘层可形成在显示区域DA的整个表面上，以覆盖第一衬底SUB1(或图4的基底层BSL)的其上设置有第一电极ET1和第二电极ET2、发光元件LD、第一接触电极CE1和第二接触电极CE2、堤部BNK等的上表面。在实施方式中，第四绝缘层可不仅包括用于保护显示元件层DPL的组件的至少一个无机层和/或有机层，而且还可包括各种功能层等。
图12是示出根据本公开的实施方式的显示装置的剖视图，并且是示出与图10的线II-II’对应的剖面的示例的剖视图。
在实施方式中，图12示出了在通过将上面板和下面板彼此接合而形成的显示面板PNL中的其中设置有一些像素PXL的预定区域。为了方便起见，图12基于在图6至图8d以及图11a至图11c中详细描述的下面板的一些组件示意性地示出了该下面板的结构，并且将省略对其的详细描述。
参考图4和图12，显示装置可包括第二衬底SUB2和光转换图案层LCP，第二衬底SUB2设置在第一衬底SUB1的其上设置有第一像素PXL1和第二像素PXL2的一个表面上，光转换图案层LCP设置在第二衬底SUB2的一个表面上以面对第一像素PXL1和第二像素PXL2中的每个。
在实施方式中，第二衬底SUB2可设置在第一衬底SUB1上方，以覆盖其中至少设置有像素PXL的显示区域DA。第二衬底SUB2可形成显示面板PNL的上衬底(例如，封装衬底或薄膜封装层)和/或窗组件。
在实施方式中，第二衬底SUB2可以是刚性衬底或柔性衬底，并且其材料或性质不受特别限制。此外，第二衬底SUB2可由与第一衬底SUB1的材料相同的材料形成，或者可由与第一衬底SUB1的材料不同的材料形成。
在实施方式中，光转换图案层LCP可包括设置成面对第一像素PXL1的第一光转换图案层LCP1以及设置成面对第二像素PXL2的第二光转换图案层LCP2。在实施方式中，第一光转换图案层LCP1和第二光转换图案层LCP2中的至少一些可包括与预定颜色对应的颜色转换层CCL和/或滤色器CF。
例如，第一光转换图案层LCP1可包括第一颜色转换层CCL1和第一滤色器CF1，第一颜色转换层CCL1包括与第一颜色对应的第一颜色转换颗粒，第一滤色器CF1配置成允许第一颜色的光选择性地从中穿过。同样，第二光转换图案层LCP2可包括第二颜色转换层CCL2和第二滤色器CF2，第二颜色转换层CCL2包括与第二颜色对应的第二颜色转换颗粒，第二滤色器CF2配置成允许第二颜色的光选择性地从中穿过。
在本公开的实施方式中，第一发光元件LD1和第二发光元件LD2可发射具有相同颜色或不同颜色的光。颜色转换层CCL可设置在第一像素PXL1和第二像素PXL2中的至少一些上方。例如，第一颜色转换层CCL1和第二颜色转换层CCL2可分别设置在第一子像素SPX1和第二子像素SPX2上。尽管未示出，但是可设置分别与彼此相邻的三个或更多个像素对应的具有不同颜色的颜色转换层。因此，根据本公开的实施方式的显示装置可显示全色图像。
在实施方式中，第一颜色转换层CCL1可包括第一颜色转换颗粒，第一颜色转换颗粒将从第一发光元件LD1发射的光的颜色转换为第一颜色的光。例如，在第一发光元件LD1是配置成发射蓝色光的蓝色发光元件并且第一像素PXL1是红色像素的情况下，第一颜色转换层CCL1可包括第一量子点QDr，第一量子点QDr将从第一发光元件LD1发射的蓝色光转换为红色光。例如，第一颜色转换层CCL1可包括分布在预定矩阵材料(诸如，透明树脂)中的多个第一量子点QD1。第一量子点QD1可吸收蓝色光并根据能量转换对光的波长进行移位，从而发射具有范围为从620nm到780nm的波长的红色光。在第一像素PXL1是具有其它颜色的像素中的一个的情况下，第一颜色转换层CCL1可包括与第一像素PXL1的颜色对应的量子点。
在实施方式中，第一滤色器CF1可设置在第一颜色转换层CCL1与第二衬底SUB2之间，并且包括允许由第一颜色转换层CCL1转换的第一颜色的光选择性地从中穿过的滤色器材料。例如，在第一颜色转换层CCL1包括第一量子点QD1的情况下，第一滤色器CF1可以是配置成允许红色光选择性地从中穿过的红色滤色器。
在实施方式中，第二颜色转换层CCL2可包括第二颜色转换颗粒，第二颜色转换颗粒将从第二发光元件LD2发射的光的颜色转换为第二颜色的光。例如，在第二发光元件LD2是配置成发射蓝色光的蓝色发光元件并且第二像素PXL2是绿色像素的情况下，第二颜色转换层CCL2可包括将从第二发光元件LD2发射的蓝色光转换为绿色光的第二量子点QD2。在第二像素PXL1是具有其它颜色的像素中的一个的情况下，第二颜色转换层CCL2可包括与第二像素PXL2的颜色对应的量子点。
第一量子点和第二量子点中的每个可以是纳米颗粒、纳米管、纳米线、纳米纤维，例如，具有球形形状、棱锥形状、多臂形状或立方体形状的纳米颗粒的形式，但不限于此。换句话说，第一量子点和第二量子点的形状可以以各种方式改变。
在实施方式中，第二滤色器CF2可设置在第二颜色转换层CCL2与第二衬底SUB2之间，并且包括允许由第二颜色转换层CCL2转换的第二颜色的光选择性地从中穿过的滤色器材料。例如，在第二颜色转换层CCL2包括绿色量子点QDg的情况下，第二滤色器CF2可以是配置成允许绿色光选择性地从中穿过的绿色滤色器。
在实施方式中，在像素PXL的至少一个中，光散射层可设置在像素PXL与滤色器CF之间，以代替颜色转换层。
在实施方式中，在发光元件LD是配置成发射蓝色光的蓝色发光元件并且像素PXL是蓝色像素的情况下，可选择性地设置光散射层，以有效地利用从发光元件LD发射的光。光散射层可包括光散射颗粒中的至少一种。例如，光散射层可包括光散射颗粒SCT，诸如，TiO2或二氧化硅。例如，光散射层可包括分散在预定矩阵材料(诸如，透明树脂)中的多个光散射颗粒SCT。在本公开中，光散射颗粒SCT的材料不受特别限制，并且光散射层可由各种公知的材料形成。
在实施方式中，黑矩阵BM可设置在滤色器CF之间。例如，黑矩阵BM可设置在第二衬底SUB2上，以与第一衬底SUB1上的堤部BNK重叠。黑矩阵BM可与非发射区域NEMA对应。
在前述实施方式中，可容易地制造使用用于发射相同颜色的光的发光元件LD的每个像素PXL以及包括像素PXL的显示装置。由于颜色转换层CCL设置在像素PXL中的至少一些上，因此可制造全色的像素PXL和包括该全色的像素PXL的显示装置。
图13是示出根据本公开的实施方式的包括在显示装置中的像素的实施方式的示图。
在实施方式中，图13示出了根据图10的实施方式的像素PXL或发光器件的变型。使用相同的附图标记表示与上述实施方式的组件相同或相似的组件，并且将省略对其的详细描述。除了第三电极的设置和限定像素PXL的发射区域EMA的位置之外，图13的像素PXL的配置可与图10的像素PXL的配置基本上相同或相似。
参考图13，浮置的第三电极ET31和ET32中的每个可设置在相应像素PXL的发射区域EMA中。
在实施方式中，每个像素PXL可包括十二个第一电极ET1和十二个第二电极ET2。第三电极ET31和ET32中的每个可设置在相应的第一电极ET1和第二电极ET2的中央部分中。例如，每个像素PXL中的第一电极ET1和第二电极ET2可基于每个相应的第三电极ET31和ET32基本上对称地设置。
例如，在第一像素PXL1中，第二电极ET2中的一些可分别设置成在第三电极ET31的相对侧上面对第三电极ET31。在第二像素PXL2中，第一电极ET1中的一些可分别在第三电极ET32的相对侧上与第三电极ET32相邻地设置。
在施加第一对准电压和第二对准电压的工艺期间，与不形成电场的第三电极ET31和ET32相邻的发光元件LD可向设置在第三电极ET31和ET32周围的其它电极移动并在这些其它电极周围对准。此外，由于施加有相同对准电压的电极设置在第三电极ET31和ET32的相对侧上，因此发光元件LD的布置可集中在与第三电极ET31和ET32相邻的第一电极ET1和第二电极ET2的电极对上。因此，发光元件LD的设置和发射可集中在像素PXL中的每个的中央区域中。
图14是示出根据本公开的实施方式的包括在显示装置中的像素的实施方式的示图。
在实施方式中，图14示出了根据图10和图13的实施方式的像素PXL或发光器件的变型。使用相同的附图标记表示与上述实施方式的组件相同或相似的组件，并且将省略对其的详细描述。
参考图14，浮置的第三电极ET3可设置在每个像素PXL的发射区域EMA中。此外，在发射区域EMA中，设置在第三电极ET3的相对侧上的第一电极ET1和第二电极ET2的相应数量可彼此不同。
例如，如图14中所示，在发射区域EMA中，六个电极可设置在第三电极ET3的第一侧(例如，左侧)上，并且三个电极可设置在第三电极ET3的第二侧(例如，右侧)上。然而，这仅仅是用于说明的目的，并且设置在发射区域EMA中的第三电极ET3的位置以及第一电极ET1和第二电极ET2的数量不限于此。此外，至少两个第三电极ET3可设置在发射区域EMA中。
集中在设置于第三电极ET3的相对侧上的电极对上的发光元件LD的数量可以是最大的。如图14a中所示，为了将发光元件LD集中在发射区域EMA的中央部分上，可将第三电极ET3设置在与发射区域EMA的中央部分偏离的位置处。
如上所述，通过控制第三电极ET3的设置位置，可容易地控制发光元件LD在像素PXL的发射区域中集中的位置。因此，可促进像素PXL的平面形状和尺寸的设计改变。此外，随着每单位表面面积的光量和亮度的增加，可减小像素PXL的尺寸，并且可容易地实现高分辨率。
图15和图16是示出根据本公开的实施方式的包括在发光器件中的第一电极至第三电极的示例的平面图。
在实施方式中，图15和图16示出了根据图6和图7等的实施方式的像素PXL或发光器件的变型。使用相同的附图标记表示与上述实施方式的组件相同或相似的组件，并且将省略对其的详细描述。
参考图15和图16，第三电极ET3可在交替布置的第一电极ET1与第二电极ET2之间设置在预定位置处。
在实施方式中，如图15中所示，第二电极ET2中的一个(例如，ET21)可设置成面对第三电极ET3的第一侧，并且第一电极ET1中的一个(例如，ET12)可设置成面对第三电极ET3的第二侧。在不形成电场的第三电极ET3上没有设置和对准有效发光元件。发光元件可集中在设置于第三电极ET3的相对侧上的电极对上。
这样，根据形成电极图案的工艺，要施加有不同对准电压的不同电极(例如，ET21和ET12)可设置在第三电极ET3的相对侧上。因此，可容易地执行像素PXL的发射区域EMA的设计改变，而不受图案化第一电极ET1、第二电极ET2和第三电极ET3的工艺的限制。
如图16中所示，第三电极ET3可包括依次设置于在第一方向上在彼此间隔开的位置处的多个导电图案CP1、CP2和CP2。随着其中在面对第三电极ET3的第二电极ET21和ET22之间不形成电场的区域增加，在设置于第三电极ET3的相对侧上的电极对上对准的发光元件的数量可进一步增加。因此，较窄区域中的发光元件的密度可增加，并且每单位面积的亮度可增加。
如上所述，在根据本公开的实施方式的发光器件和包括该发光器件的显示装置中，通过控制浮置的第三电极ET3的设置位置，可容易地控制其中发光元件LD密集地设置在发射区域中的区域。因此，可促进像素PXL的平面形状和尺寸的设计改变。
此外，随着每单位表面面积的光量和亮度的增加，可减小像素PXL的尺寸，并且可容易地实现高分辨率。
本公开的实施方式不仅仅限于显示装置，并且可广泛地应用于需要光源的其它类型的装置。
尽管上面已经描述了本公开的实施方式，但是本领域的技术人员将理解，在不背离所附权利要求书中要求保护的本公开的范围和精神的情况下，各种修改、添加和替换是可能的。

Claims (20)

1.发光器件，包括：
多个第一电极和多个第二电极，设置于在第一方向上彼此间隔开的位置处；
多个发光元件，在所述多个第一电极和所述多个第二电极中的彼此相邻的第一电极和第二电极之间电联接；以及
第三电极，设置在与所述多个第一电极和所述多个第二电极间隔开的预设位置处；
其中，所述第三电极与所述多个第一电极和所述多个第二电极电分离。
2.根据权利要求1所述的发光器件，其中，所述第三电极是岛状电极。
3.根据权利要求1所述的发光器件，其中，所述彼此相邻的第一电极和第二电极形成相应的电极对，以及
其中，设置在与所述第三电极最相邻的第一个电极对上的发光元件的数量大于设置在第二个电极对上的发光元件的数量，所述第二个电极对设置成相比于所述第一个电极对更远离所述第三电极。
4.根据权利要求1所述的发光器件，其中，所述发光元件的密度在相对于所述第一方向远离所述第三电极的方向上减小。
5.根据权利要求1所述的发光器件，其中，所述多个第一电极中的一个设置成面对所述第三电极的第一侧，以及
其中，所述多个第一电极中的另一个设置成面对所述第三电极的与所述第三电极的所述第一侧相对的第二侧。
6.根据权利要求1所述的发光器件，其中，所述多个第二电极中的一个设置成面对所述第三电极的第一侧，以及
其中，所述多个第二电极中的另一个设置成面对所述第三电极的与所述第三电极的所述第一侧相对的第二侧。
7.根据权利要求1所述的发光器件，其中，所述第三电极相对于所述第一方向的宽度大于所述第一电极的宽度和所述第二电极的宽度。
8.根据权利要求1所述的发光器件，其中，所述第三电极包括依次设置于在所述第一方向上彼此间隔开的位置处的多个导电图案。
9.根据权利要求1所述的发光器件，其中，所述第一电极、所述第二电极和所述第三电极由相同的导电材料形成并且设置在相同的绝缘层上。
10.显示装置，包括
第一像素，设置在显示区域中并且包括发射区域，
其中，所述第一像素包括：
多个第一电极和多个第二电极，在所述发射区域中设置于在第一方向上彼此间隔开的位置处；
多个发光元件，在所述多个第一电极和所述多个第二电极中的彼此相邻的第一电极和第二电极之间电联接；
第一连接电极，联接到所述多个第一电极；
第二连接电极，联接到所述多个第二电极；以及
第三电极，与所述多个第一电极和所述多个第二电极电分离，并且设置在与所述多个第一电极和所述多个第二电极间隔开的位置处。
11.根据权利要求10所述的显示装置，其中，所述第三电极是岛状孤立电极。
12.根据权利要求10所述的显示装置，其中，所述彼此相邻的第一电极和第二电极形成相应的电极对，以及
其中，设置在与所述第三电极最相邻的第一个电极对上的发光元件的数量大于设置在第二个电极对上的发光元件的数量，所述第二个电极对设置成相比于所述第一个电极对更远离所述第三电极。
13.根据权利要求10所述的显示装置，其中，所述发光元件的密度在相对于所述第一方向远离所述第三电极的方向上减小。
14.根据权利要求13所述的显示装置，其中，所述第三电极设置在所述发射区域中，以及
其中，所述第一电极和所述第二电极以基于所述第三电极对称的形状设置。
15.根据权利要求13所述的显示装置，其中，所述第三电极设置在所述发射区域中，以及
其中，所述多个第一电极和所述多个第二电极中的设置在所述第三电极的第一侧上的一些第一电极和一些第二电极的数量不同于所述多个第一电极和所述多个第二电极中的设置在所述第三电极的第二侧上的其余一些第一电极和其余一些第二电极的数量。
16.根据权利要求10所述的显示装置，其中，所述第三电极设置在所述第一像素的围绕所述发射区域的非发射区域的一侧上。
17.根据权利要求16所述的显示装置，还包括堤部，所述堤部设置在所述非发射区域中以围绕所述第一像素，并且设置在所述第三电极上。
18.根据权利要求16所述的显示装置，还包括第二像素，所述第二像素具有与所述第一像素的结构相同的结构并且与所述第三电极相邻地设置，
其中，所述第一像素的所述第一连接电极和所述第二像素在所述第一像素和所述第二像素之间彼此分离，以及
其中，所述第一像素的所述第二连接电极和所述第二像素彼此整体地联接。
19.根据权利要求18所述的显示装置，其中，所述第一像素和所述第二像素中的每个的所述发光元件设置的密度从相应的发射区域的中央部分朝向所述第三电极增加。
20.根据权利要求10所述的显示装置，其中，所述第一电极、所述第二电极和所述第三电极由相同的导电材料形成，并且设置在相同的绝缘层上。
CN201980089124.2A 2019-01-15 2019-07-15 发光器件及包括发光器件的显示装置 Pending CN113330571A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190005455A KR20200088962A (ko) 2019-01-15 2019-01-15 발광 장치 및 이를 포함하는 표시 장치
KR10-2019-0005455 2019-01-15
PCT/KR2019/008732 WO2020149475A1 (ko) 2019-01-15 2019-07-15 발광 장치 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN113330571A true CN113330571A (zh) 2021-08-31

Family

ID=71613653

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980089124.2A Pending CN113330571A (zh) 2019-01-15 2019-07-15 发光器件及包括发光器件的显示装置

Country Status (5)

Country Link
US (1) US11967607B2 (zh)
EP (1) EP3913678A4 (zh)
KR (1) KR20200088962A (zh)
CN (1) CN113330571A (zh)
WO (1) WO2020149475A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR20200088961A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치
KR20200088959A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210132782A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220019195A (ko) * 2020-08-07 2022-02-16 삼성디스플레이 주식회사 표시 장치
KR20220019198A (ko) * 2020-08-07 2022-02-16 삼성디스플레이 주식회사 표시 장치
KR20220021949A (ko) 2020-08-13 2022-02-23 삼성디스플레이 주식회사 표시 장치
KR20220033630A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 표시 장치
KR20220037553A (ko) 2020-09-17 2022-03-25 삼성디스플레이 주식회사 표시 장치
KR20220039914A (ko) 2020-09-21 2022-03-30 삼성디스플레이 주식회사 표시 장치
KR20220078798A (ko) * 2020-12-03 2022-06-13 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20220080814A (ko) * 2020-12-07 2022-06-15 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치
KR20220083935A (ko) * 2020-12-11 2022-06-21 삼성디스플레이 주식회사 표시 장치
KR20220086743A (ko) 2020-12-16 2022-06-24 삼성디스플레이 주식회사 표시 장치
KR20220113602A (ko) * 2021-02-05 2022-08-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220118571A (ko) * 2021-02-18 2022-08-26 삼성디스플레이 주식회사 표시 장치
KR20220120784A (ko) * 2021-02-23 2022-08-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20220145992A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20220147187A (ko) * 2021-04-26 2022-11-03 삼성디스플레이 주식회사 표시 장치
KR20220148351A (ko) * 2021-04-28 2022-11-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220164128A (ko) * 2021-06-03 2022-12-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN113571620B (zh) * 2021-06-30 2023-08-04 上海天马微电子有限公司 显示面板及显示装置
CN113725251B (zh) * 2021-08-30 2024-04-09 上海天马微电子有限公司 驱动基板和显示面板
KR20230110391A (ko) * 2022-01-14 2023-07-24 삼성디스플레이 주식회사 표시 장치
KR20240020311A (ko) * 2022-08-03 2024-02-15 삼성디스플레이 주식회사 도전성 소자, 표시 장치, 및 표시 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251381A1 (en) * 2007-04-10 2008-10-16 Sharp Kabushiki Kaisha Method for aligning microscopic structures and substrate having microscopic structures aligned, as well as integrated circuit apparatus and display element
JP2011086865A (ja) * 2009-10-19 2011-04-28 Sharp Corp 発光装置、バックライト、照明装置および表示装置
US20180012876A1 (en) * 2016-07-11 2018-01-11 Samsung Display Co., Ltd. Pixel structure, display apparatus including the pixel structure, and method of manufacturing the pixel structure

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009101944A1 (ja) * 2008-02-14 2011-06-09 シャープ株式会社 半導体素子及び微細構造体配置基板の製造方法並びに表示素子
KR100955319B1 (ko) 2008-05-23 2010-04-29 고려대학교 산학협력단 발광다이오드 제조방법 및 이에 의해 제조되는발광다이오드
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
JP4996660B2 (ja) * 2009-10-15 2012-08-08 シャープ株式会社 発光装置およびその製造方法
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
CN102782892B (zh) * 2010-03-12 2015-07-01 夏普株式会社 发光装置的制造方法、发光装置、照明装置、背光灯、液晶面板、显示装置、显示装置的制造方法、显示装置的驱动方法及液晶显示装置
US10026777B2 (en) 2016-12-19 2018-07-17 Samsung Display Co., Ltd. Light emitting device and manufacturing method of the light emitting device
KR102587215B1 (ko) 2016-12-21 2023-10-12 삼성디스플레이 주식회사 발광 장치 및 이를 구비한 표시 장치
KR20200088961A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치
KR20200088959A (ko) 2019-01-15 2020-07-24 삼성디스플레이 주식회사 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251381A1 (en) * 2007-04-10 2008-10-16 Sharp Kabushiki Kaisha Method for aligning microscopic structures and substrate having microscopic structures aligned, as well as integrated circuit apparatus and display element
JP2011086865A (ja) * 2009-10-19 2011-04-28 Sharp Corp 発光装置、バックライト、照明装置および表示装置
US20180012876A1 (en) * 2016-07-11 2018-01-11 Samsung Display Co., Ltd. Pixel structure, display apparatus including the pixel structure, and method of manufacturing the pixel structure

Also Published As

Publication number Publication date
US11967607B2 (en) 2024-04-23
EP3913678A1 (en) 2021-11-24
KR20200088962A (ko) 2020-07-24
EP3913678A4 (en) 2022-12-14
US20220077228A1 (en) 2022-03-10
WO2020149475A1 (ko) 2020-07-23

Similar Documents

Publication Publication Date Title
EP3913678A1 (en) Light-emitting device and display device comprising same
KR102666834B1 (ko) 표시 장치 및 이의 제조 방법
KR102580167B1 (ko) 표시 장치 및 이의 제조 방법
EP3910676A1 (en) Display device and manufacturing method therefor
CN112740407A (zh) 显示装置及其制造方法
CN113302742A (zh) 显示装置
CN112740406A (zh) 显示设备及制造其的方法
EP4027391A1 (en) Display device, and method for producing same
KR20200105598A (ko) 표시 장치
KR20200073340A (ko) 표시 장치 및 그의 제조 방법
CN113169208A (zh) 显示装置
EP3989287A1 (en) Display device, and method for manufacturing same
EP3961710A1 (en) Display device and manufacturing method thereof
CN114391182A (zh) 显示装置
CN116964744A (zh) 显示装置
CN113707689A (zh) 像素和具有该像素的显示装置
CN113745281A (zh) 像素及包括其的显示设备
CN221352786U (zh) 显示装置
KR102709158B1 (ko) 표시 장치 및 그의 제조 방법
CN113439333B (zh) 像素及包括像素的显示装置
CN113454785B (zh) 显示装置及用于该显示装置的制造方法
KR20240036781A (ko) 표시 장치 및 그 제조 방법
KR20230134649A (ko) 표시 장치
KR20240117681A (ko) 표시 장치
KR20230121223A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination