CN112740407A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN112740407A
CN112740407A CN201980062084.2A CN201980062084A CN112740407A CN 112740407 A CN112740407 A CN 112740407A CN 201980062084 A CN201980062084 A CN 201980062084A CN 112740407 A CN112740407 A CN 112740407A
Authority
CN
China
Prior art keywords
electrode
layer
disposed
sub
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980062084.2A
Other languages
English (en)
Inventor
金大贤
韦德和·巴塞尔
李新兴
孔兑辰
李熙根
赵显敏
宋根圭
郭珍午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112740407A publication Critical patent/CN112740407A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Devices (AREA)

Abstract

显示装置包括：基体层，包括显示区域和非显示区域；以及多个像素，设置在显示区域中，并且均具有多个子像素。根据本公开的一个实施例，每个子像素可以包括：显示元件层，包括像素电路单元、用于发射光的发射区域和设置在发射区域周围的非发射区域。显示元件层可以包括：分隔壁，设置在每个子像素的发射区域中；堤，设置在每个子像素的非发射区域中，并且与分隔壁位于同一表面上；第一电极和第二电极，设置在分隔壁上，并且彼此间隔开；以及至少一个发光元件，在每个子像素的发射区域中设置在第一电极与第二电极之间，并且发射光。

Description

显示装置及其制造方法
技术领域
本公开的各种实施例涉及一种显示装置，更具体地，涉及一种包括超小型发光元件的显示装置和制造该显示装置的方法。
背景技术
发光二极管即使在恶劣的环境条件下也可以具有相对令人满意的耐久性，并且在寿命和亮度方面具有优异的性能。最近，对将这种发光二极管应用于各种显示装置的技术的研究已经变得明显更活跃。
作为这种研究的一部分，正在开发使用无机晶体结构(例如，通过生长氮化物基半导体获得的结构)来制造具有与微米级或纳米级对应的超小型尺寸的发光二极管的技术。
发光二极管可以以足够小的尺寸制造以形成显示装置的像素等。发光二极管可以在基底上单独地独立生长，并且生长的发光二极管可以从基底分离并用于制造显示面板。在发光二极管用作显示面板的光源的情况下，可以在显示面板的每个像素中设置多个发光二极管。这里，如果多个发光二极管被设置为彼此紧密接触，则可能在相邻的发光二极管之间引起不期望的短路，由此会损坏发光二极管。结果，会发生发光二极管的缺陷。
发明内容
技术问题
本公开的各种实施例涉及一种利用减少数量的掩模通过简单的制造工艺形成的显示装置和一种制造该显示装置的方法。
技术方案
根据本公开的实施例的显示装置可以包括：基体层，包括显示区域和非显示区域；以及多个像素，设置在显示区域中，并且多个像素中的每个像素包括多个子像素。多个子像素中的每个子像素可以包括像素电路层和显示元件层，显示元件层包括发射光的发射区域和设置在发射区域的周边周围的非发射区域。显示元件层可以包括：分隔壁，设置在每个子像素的发射区域中；堤，设置在每个子像素的非发射区域中，堤与分隔壁设置在同一表面上；第一电极和第二电极，设置在分隔壁上，并且彼此间隔开；以及至少一个发光元件，发射光，发光元件在每个子像素的发射区域中在第一电极与第二电极之间。
在本公开的实施例中，分隔壁和堤可以包括相同的材料，并且可以彼此是一体的。
在本公开的实施例中，显示元件层还可以包括：第一接触电极，使第一电极与发光元件的相对端中的一端个连接；以及第二接触电极，使第二电极与发光元件的相对端中的剩余端连接。
在本公开的实施例中，显示元件层还可以包括：第一绝缘层，设置在发光元件与像素电路层之间；以及第二绝缘层，设置在发光元件的上表面的一部分上。
在本公开的实施例中，第一接触电极和第二接触电极可以设置在同一层上，并且在第二绝缘层上彼此间隔开且彼此电绝缘。
在本公开的实施例中，像素电路层可以包括：至少一个晶体管，设置在基体层上；以及钝化层，设置在晶体管上。
在本公开的实施例中，钝化层可以与分隔壁和堤在同一表面上。
在本公开的实施例中，钝化层可以与分隔壁和堤是一体的，并且可以包括与分隔壁和堤的材料相同的材料。
在本公开的实施例中，显示装置还可以包括：导电图案，设置在基体层与晶体管之间。
在本公开的实施例中，导电图案可以包括：光屏蔽图案，阻挡光进入基体层的后表面。
在本公开的实施例中，显示装置还可以包括：颜色转换层，设置在显示元件层上，颜色转换层包括用于将光转换为具有设定颜色的光的颜色转换颗粒；以及基底，设置在颜色转换层上。
在本公开的实施例中，显示装置还可以包括：基底，设置在显示元件层上；以及中间层，设置在显示元件层与基底之间。
在本公开的实施例中，中间层可以包括：粘合材料，用于使显示元件层接合到基底。
在本公开的实施例中，第一电极和第二电极可以彼此电分离，并且第一电极和第二电极中的一个电极可以包围第一电极和第二电极中的剩余的一个电极。
在本公开的实施例中，发光元件可以包括：超小型发光二极管，为圆柱体或多棱柱体的形状、超小型发光二极管为微米级尺寸或纳米级尺寸。
根据本公开的实施例的制造显示装置的方法可以包括：提供包括多个子像素的基体层，多个子像素中的每个子像素包括发射区域和非发射区域；以及在基体层上形成从多个子像素中的每个子像素的发射区域发射光的显示元件层。形成显示元件层可以包括：在多个子像素中的每个子像素的发射区域中形成分隔壁，同时，在每个子像素的非发射区域中形成堤；在分隔壁上形成彼此间隔开的第一电极和第二电极；形成暴露与第一电极和第二电极中的每个对应的电极的上表面的一部分的第一绝缘层；通过向第一电极和第二电极分别施加对应的对准电压来使多个发光元件在第一电极与第二电极之间对准；在多个发光元件上形成暴露多个发光元件中的每个的相对端的第二绝缘层；以及在第二绝缘层上形成第一接触电极和第二接触电极。
在本公开的实施例中，第一接触电极和第二接触电极可以设置在同一层上，在第二绝缘层上彼此间隔开且彼此电绝缘。
在本公开的实施例中，形成基体层可以包括：在基体层上形成至少一个晶体管；以及在晶体管上形成钝化层。钝化层可以与分隔壁和堤是一体的，并且钝化层、分隔壁和堤包括相同的材料。
在本公开的实施例中，第一电极和第二电极可以彼此电分离，并且第一电极和第二电极中的一个电极可以包围第一电极和第二电极中的剩余一个电极。
有益效果
本公开的各种实施例可以提供一种利用减少数量的掩模通过相对简单的制造工艺形成的显示装置和一种制造该显示装置的方法。
本公开的效果不受前述内容的限制，并且这里预期了其他各种效果。
附图说明
图1a和图1b是示意性地示出根据本公开的实施例的发光元件的透视图。
图2示出了根据本公开的实施例的显示装置，具体地，是示出使用图1a中示出的发光元件作为发光源的显示装置的示意性平面图。
图3a至图3d是示出根据各种实施例的图2的显示装置的单位发光区域的示例的电路图。
图4是示意性地示出包括在图2中示出的像素中的一个像素中的第一子像素至第三子像素的平面图。
图5是沿着图4的线I-I’截取的剖视图。
图6是示出图4的像素中的第一子像素的另一实施例的示意性平面图。
图7是示出图4的像素中的第一子像素的另一实施例的示意性平面图。
图8a至图8h是顺序地示出制造图5的显示装置的方法的剖视图。
图9示出了根据本公开的实施例的显示装置，并且是示出将颜色转换层结合到图5的显示装置的结构的示意性剖视图。
图10示意性地示出了根据本公开的实施例的显示装置，并且是与图4的线I-I’对应的剖视图。
图11a至图11g是顺序地示出制造图10的显示装置的方法的剖视图。
图12示出了根据本公开的实施例的显示装置，并且是示出使基底结合到图10的显示装置的结构的示意性剖视图。
具体实施方式
由于本公开允许各种变化和许多实施例，所以将在附图中示出具体的实施例并且将以书面描述详细地描述具体的实施例。然而，这不意图将本公开限制于实践的具体方式，并且将理解的是，不脱离本公开的精神和技术范围的所有改变、等同物和替代物包括在本公开中。
贯穿公开，同样的附图标记在本公开的各种图和实施例中始终指示同样的部分(部件)。为了清楚示出，可以夸大附图中的元件的尺寸。将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似的，第二元件也可以被称为第一元件。在本公开中，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。
还将理解的是，当在本说明书中使用术语“包含”、“包括”、“具有”等时，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、整数、步骤、操作、元件、组件和/或它们的组合。此外，当诸如层、膜、区域或板的第一部件设置在第二部件上时，所述第一部件可以不仅直接在所述第二部件上，而且第三部件可以置于它们之间。另外，当表述诸如层、膜、区域或板的第一部件形成在第二部件上时，所述第二部件的其上形成有所述第一部件的表面不限于所述第二部件的上表面，而是可以包括所述第二部件的诸如侧表面或下表面的其他表面。类似地，当诸如层、膜、区域或板的第一部件在第二部件下面时，所述第一部件可以不仅直接在所述第二部件下面，而且第三部件可以置于它们之间。
参照附图描述本公开的实施例和所需细节，以详细描述本公开，使得在本公开所属技术领域中具有普通知识的技术人员可以容易地实践本公开。此外，只要在句子中没有具体提及，则单数形式就可以包括复数形式。
图1a和图1b是示意性地示出根据本公开的实施例的发光元件的透视图。尽管图1a和图1b示出了圆柱形发光元件，但是本公开不限于此。
图1a和图1b是示出根据本公开的实施例的各种类型的发光元件的透视图。尽管图1a和图1b示出了圆柱形发光元件，但是本公开不限于此。
参照图1a和图1b，根据本公开的实施例的发光元件LD可以包括第一半导体层(或第一导电半导体层)11、第二半导体层(或第二导电半导体层)13和置于第一导电半导体层11和第二导电半导体层13之间的活性层12。例如，发光元件LD可以实现为通过依次堆叠第一导电半导体层11、活性层12和第二导电半导体层13而形成的堆叠体。
在本公开的实施例中，发光元件LD可以形成为在一个方向上延伸的棒状形状。如果发光元件LD沿其延伸的方向被定义为纵向方向，则发光元件LD可以在延伸方向上具有第一端和第二端。第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端上，第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端上。
虽然发光元件LD可以以圆柱的形式设置，但是本公开不限于此。发光元件LD可以包括在纵向方向上延伸的棒状形状或条状形状(即，以具有大于1的纵横比)。例如，发光元件LD在纵向方向上的长度L可以比其直径大。发光元件LD可以包括以具有与例如微米级尺寸或纳米级尺寸对应的直径和/或长度的超小型尺寸制造的发光二极管。
然而，发光元件LD的尺寸不限于此，并且可以改变发光元件LD的尺寸以满足应用发光元件LD的照明装置或自发射显示装置的要求。
第一导电半导体层11可以包括例如至少一个n型半导体层。例如，第一导电半导体层11可以包括包含InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任意一种半导体材料并掺杂有诸如Si、Ge或Sn的第一导电掺杂剂的半导体层。形成第一导电半导体层11的材料不限于此，第一导电半导体层11可以由各种其他材料形成。
活性层12可以形成在第一导电半导体层11上，并且具有单量子阱结构或多量子阱结构。在本公开的实施例中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在活性层12上和/或下面。例如，包覆层可以由AlGaN层或InAlGaN层形成。另外，可以采用诸如AlGaN或AlInGaN的材料来形成活性层12。
如果向发光元件LD的相对端施加具有预定电压或更大电压的电场，则发光元件LD通过电子-空穴对在活性层12中的结合而发光。
第二导电半导体层13可以设置在活性层12上，并且可以包括与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括包含InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任意一种半导体材料并掺杂有诸如Mg的第二导电掺杂剂的半导体层。形成第二导电半导体层13的材料不限于此，第二导电半导体层13可以由各种其他材料形成。
在本公开的实施例中，如图1a中所示，发光元件LD除了包括第一导电半导体层11、活性层12和第二导电半导体层13还可以包括设置在第二导电半导体层13上的一个电极层15。此外，在实施例中，如图1b中所示，发光元件LD除了包括电极层15还可以包括设置在第一导电半导体层11的一端上的另一个电极层16。
虽然电极层15和16中的每个可以由欧姆接触电极形成，但是本公开不限于此。此外，电极层15和16中的每个可以包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)及其氧化物或合金以及ITO可以单独使用或彼此组合使用。然而，本公开不限于此。
包括在各个电极层15和16中的材料可以彼此相同或不同。电极层15和16可以是基本透明的或半透明的。因此，从发光元件LD产生的光可以穿过电极层15和16，然后发射到发光元件LD外部。
在本公开的实施例中，发光元件LD还可以包括绝缘膜14。然而，在本公开的一些实施例中，可以省略绝缘膜14，或者绝缘膜14可以被设置为仅覆盖第一导电半导体层11、活性层12和第二导电半导体层13中的一些。
如图1a中所示，绝缘膜14可以设置在发光元件LD的除了发光元件LD的相对端中的一端之外的部分上。在这种情况下，绝缘膜14可以仅暴露设置在发光元件LD的第二导电半导体层13的一端上的一个电极层15，并且包围除了电极层15之外的组件的整个侧表面。这里，绝缘膜14可以允许发光元件LD的至少相对端暴露于外部。例如，绝缘膜14可以不仅允许设置在第二导电半导体层13的一端上的电极层15暴露于外部，而且允许第一导电半导体层11的一端暴露于外部。
在实施例中，如图1b中所示，在电极层15和16设置在发光元件LD的相应的相对端上的情况下，绝缘膜14可以允许电极层15和16中的每个的至少一部分暴露于外部。可选地，在实施例中，可以不设置绝缘膜14。
在本公开的实施例中，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自由SiO2、Si3N4、Al2O3和TiO2组成的组中的至少一种绝缘材料，但其不限于此。换言之，可以采用具有绝缘性质的各种材料。
如果绝缘膜14设置在发光元件LD上，则可以防止活性层12与未示出的第一电极和/或第二电极短路。由于绝缘膜14，可以使发光元件LD的表面上的缺陷的发生最小化，由此可以提高发光元件LD的寿命和效率。在多个发光元件LD被设置为彼此紧密接触的情况下，绝缘膜14可以防止在发光元件LD之间发生不期望的短路。
发光元件LD可以用作用于各种显示装置的光源。发光元件LD可以通过表面处理工艺制造。
图2示出了根据本公开的实施例的显示装置，具体地，是示出使用图1a中示出的发光元件作为发光源的显示装置的示意性平面图。
为了说明的目的，图2聚焦于在其中显示有图像的显示区域，示意性地示出了显示装置的结构。在一些实施例中，尽管未示出，但是可以在显示装置中进一步设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。
参照图1a和图2，根据本公开的实施例的显示装置可以包括基底SUB、设置在基底SUB上并且均包括至少一个发光元件LD的像素PXL、设置在基底SUB上并且被构造为驱动像素PXL的驱动器(未示出)以及被设置为使像素PXL与驱动器连接的线组件(未示出)。
显示装置可以根据驱动方法而被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在根据实施例的显示装置被实现为有源矩阵型显示装置的情况下，像素PXL中的每个可以包括被构造为控制将要供应到发光元件LD的电流的量的驱动晶体管和被构造为向驱动晶体管传输数据信号的开关晶体管。
最近，考虑到分辨率、对比度和工作速度，能够选择性地导通每个像素PXL的有源矩阵型显示装置已经成为主流。然而，本公开不限于此。例如，其中像素PXL可以按组导通的无源矩阵型显示装置也可以采用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
基底SUB可以包括显示区域DA和非显示区域NDA。
在实施例中，显示区域DA可以设置在显示装置的中心部分中，非显示区域NDA可以以包围显示区域DA的这样的方式设置在显示装置的周边部分中。显示区域DA和非显示区域NDA的位置不限于此，并且其位置可以改变。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和线单元中的用于使像素PXL结合到驱动器的一些线单元的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以以诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆形或椭圆形等以及包括由直线和曲线形成的边的半圆形或半椭圆形等的各种形式设置。
非显示区域NDA可以设置在显示区域DA的至少一侧上。在本公开的实施例中，非显示区域NDA可以包围显示区域DA。
基底SUB可以是刚性基底或柔性基底，并且其材料或性质没有具体限制。例如，基底SUB可以是由玻璃或强化玻璃制成的刚性基底、或者由塑料或金属制成的薄膜形成的柔性基底。此外，基底SUB可以是透明基底，但不限于此。例如，基底SUB可以是半透明基底、不透明基底或反射基底。
像素PXL可以在基底SUB上设置在显示区域DA中。像素PXL中的每个指用于显示图像的最小单元，并且可以设置多个像素。
像素PXL中的每个可以包括被构造为响应于相应的扫描信号和相应的数据信号而被驱动的发光元件LD。发光元件LD可以具有与纳米级或微米级对应的小尺寸，并且和与其相邻设置的发光元件并联连接。发光元件LD可以形成对应像素PXL的光源。
此外，像素PXL中的每个可以包括多个子像素。例如，每个像素PXL可以包括第一子像素SP1、第二子像素SP2和第三子像素SP3。在实施例中，第一子像素SP1、第二子像素SP2和第三子像素SP3可以发射不同颜色的光。例如，第一子像素SP1可以是用于发射红光的红色子像素，第二子像素SP2可以是用于发射绿光的绿色子像素，第三子像素SP3可以是用于发射蓝光的蓝色子像素。然而，形成每个像素PXL的子像素的颜色、类型和/或数量没有具体限制。例如，可以以各种方式改变从每个子像素发射的光的颜色。尽管在图2中示出了其中像素PXL以条带形状布置在显示区域DA中的实施例，但是本公开不限于此。例如，显示区域DA可以具有各种公知的像素布置形状。
驱动器可以通过线组件向每个像素PXL提供信号，从而控制像素PXL的操作。在图2中，为了便于说明的目的，省略了线组件。
驱动器可以包括被构造为通过扫描线向像素PXL提供扫描信号的扫描驱动器、被构造为通过发射控制线向像素PXL提供发射控制信号的发射驱动器、被构造为通过数据线向像素PXL提供数据信号的数据驱动器以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图3a至图3d是示出根据各种实施例的图2的显示装置的单位发光区域的示例的电路图。
参照图3a至图3d，第一子像素至第三子像素中的每个可以由有源像素构造。然而，第一子像素至第三子像素中的每个的类型、结构和/或驱动方法没有具体限制。例如，第一子像素至第三子像素中的每个可以由可以具有各种已知结构的无源显示装置或有源显示装置的像素构造。
此外，参照图3a至图3d，第一子像素至第三子像素可以具有基本上相同的结构或相似的结构。在下文中，为了方便的目的，作为代表性示例，将描述第一子像素至第三子像素中的第一子像素。
参照图1a、图2和图3a，第一子像素SP1可以包括被构造为产生具有与数据信号对应的亮度的光的发射电路EMA和被构造为驱动发射电路EMA的像素驱动电路144。
在实施例中，发射电路EAM可以包括在第一驱动电源VDD与第二驱动电源VSS之间彼此并联连接的多个发光元件LD。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以被设定为高电位电源，第二驱动电源VSS可以被设定为低电位电源。这里，在第一子像素SP1的发射时段期间，第一驱动电源VDD与第二驱动电源VSS之间的电位差可以被设定为发光元件LD的阈值电压或更大。发光元件LD中的每个的第一电极(例如，阳极电极)可以经由像素驱动电路144连接到第一驱动电源VDD。发光元件LD中的每个的第二电极(例如，阴极电极)可以连接到第二驱动电源VSS。
发光元件LD中的每个可以以与由像素驱动电路144控制的驱动电流对应的亮度发射光。
虽然图3a至图3d示出了其中发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间沿同一方向(例如，正向方向)彼此并联连接的实施例，但是本公开不限于此。例如，在实施例中，发光元件LD中的一些可以在第一驱动电源VDD与第二驱动电源VSS之间沿正向方向彼此连接，而其他发光元件LD可以沿反向方向彼此连接。第一驱动电源VDD和第二驱动电源VSS中的一个可以以AC电压的形式供应。在这种情况下，发光元件LD可以交替地发射光。如另一实施例，在实施例中，第一子像素SP1可以仅包括单个发光元件LD。
在本公开的实施例中，像素驱动电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。像素驱动电路144的结构不限于图3a中示出的实施例的结构。
第一晶体管(开关晶体管)T1的第一电极连接到数据线Dj，第一晶体管T1的第二电极连接到第一节点N1。这里，第一晶体管T1的第一电极和第二电极可以是不同的电极。例如，如果第一电极是源电极，则第二电极是漏电极。第一晶体管T1的栅电极连接到扫描线Si。
当从扫描线Si供应具有能够导通第一晶体管T1的电压(例如，低电平电压)的扫描信号时，第一晶体管T1导通以使数据线Dj与第一节点N1电连接。这里，对应帧的数据信号被供应到数据线Dj，由此数据信号被传输到第一节点N1。传输到第一节点N1的数据信号被充电到存储电容器Cst中。
第二晶体管(驱动晶体管)T2的第一电极连接到第一驱动电源VDD，第二晶体管T2的第二电极电连接到发光元件LD中的每个的第一电极。第二晶体管T2的栅电极连接到第一节点N1。这样，第二晶体管T2可以响应于第一节点N1的电压来控制将要供应到发光元件LD的驱动电流的量。
存储电容器Cst的一个电极连接到第一驱动电源VDD，并且其另一电极连接到第一节点N1。存储电容器Cst充入与供应到第一节点N1的数据信号对应的电压，并且保持充入的电压直到后续帧的数据信号被供应。
为了说明的目的，图3a示出了具有相对简单的结构的像素驱动电路144，该像素驱动电路144包括被构造为向第一子像素SP1传输数据信号的第一晶体管T1、被构造为存储数据信号的存储电容器Cst和被构造为向发光元件LD供应与数据信号对应的驱动电流的第二晶体管T2。
然而，本公开不限于此，像素驱动电路144的结构可以以各种方式改变。例如，像素驱动电路144还可以包括诸如被构造为补偿第二晶体管T2的阈值电压的晶体管元件、被构造为使第一节点N1初始化的晶体管元件和/或被构造为控制发光元件LD的发射时间的晶体管元件的至少一个晶体管元件或者诸如用于升高第一节点N1的电压的升压电容器的其他电路元件。
此外，虽然在图3a中，包括在像素驱动电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成，但是本公开不限于此。换言之，包括在像素驱动电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以变为N型晶体管。
参照图1a、图2和图3b，根据本公开的实施例的第一晶体管T1和第二晶体管T2可以由N型晶体管形成。除了由于晶体管类型的改变而引起的一些组件的连接位置的改变之外，在图3b中示出的像素驱动电路144的构造和操作与图3a的像素驱动电路144的构造和操作类似。因此，将省略与此相关的详细描述。
在本公开的实施例中，像素驱动电路144的构造不限于在图3a和图3b中示出的实施例。例如，像素驱动电路144可以以与图3c中示出的实施例的方式相同的方式构造。
参照图1a、图2和图3c，像素驱动电路144可以连接到第一子像素SP1的扫描线Si和数据线Dj。例如，如果第一子像素SP1设置在显示区域DA的第i行第j列上，则第一子像素SP1的像素驱动电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在实施例中，像素驱动电路144也可以连接到至少一条扫描线。例如，设置在显示区域DA的第i行上的第一子像素SP1可以进一步连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。
在实施例中，像素驱动电路144可以不仅连接到第一驱动电源VDD和第二驱动电源VSS，而且连接到第三电源。例如，像素驱动电路144也可以连接到初始化电源Vint。
像素驱动电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(驱动晶体管)T1的第一电极(例如，源电极)可以经由第五晶体管T5连接到第一驱动电源VDD，其第二电极(例如，漏电极)可以经由第六晶体管T6连接到发光元件LD的第一端。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制经由发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间流动的驱动电流。
第二晶体管(驱动晶体管)T2可以连接在第一晶体管T1的源电极与连接到第一子像素SP1的第j数据线Dj之间。第二晶体管T2的栅电极连接到与第一子像素SP1连接的第i扫描线Si。当从第i扫描线Si供应具有栅极导通电压(例如，低电平电压)的扫描信号时，第二晶体管T2导通以使第j数据线Dj电连接到第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j数据线Dj供应的数据信号可以传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的漏电极与第一节点N1之间。第三晶体管T3的栅电极连接到第i扫描线Si。当从扫描线Si供应具有栅极导通电压的扫描信号时，第三晶体管T3导通以使第一晶体管T1的漏电极电连接到第一节点N1。因此，当第三晶体管T3导通时，第一晶体管T1可以以二极管的形式连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线(例如，第i-1扫描线Si-1)。当栅极导通电压的扫描信号供应到第i-1扫描线Si-1时，第四晶体管T4导通，使得初始化电源Vint的电压可以传输到第一节点N1。这里，初始化电源Vint可以具有等于或小于数据信号的最小电压的电压。
第五晶体管T5连接在第一驱动电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极连接到对应的发射控制线(例如，第i发射控制线Ei)。第五晶体管T5可以在具有栅极截止电压的发射控制信号供应到第i发射控制线Ei时截止，并且可以在其他情况下导通。
第六晶体管T6连接在第一晶体管T1与发光元件LD的第一端之间。第六晶体管T6的栅电极可以连接到第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号供应到第i发射控制线Ei时截止，并且可以在其他情况下导通。
第七晶体管T7连接在发光元件LD的第一端与初始化电源Vint之间。第七晶体管T7的栅电极连接到后一级的扫描线中的任意一条(例如，连接到第i+1扫描线Si+1)。当栅极导通电压的扫描信号供应到第i+1扫描线Si+1时，第七晶体管T7可以导通，使得初始化电源Vint的电压可以供应到发光元件LD的第一端。
存储电容器Cst连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可以存储与在每个帧时段期间施加到第一节点N1的数据信号和与第一晶体管T1的阈值电压两者对应的电压。
为了方便的目的，图3c示出了第一晶体管T1至第七晶体管T7中的全部由P型晶体管形成，但是本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第七晶体管T7中的至少一个可以由N型晶体管形成，或者第一晶体管T1至第七晶体管T7中的全部可以由N型晶体管形成。
在实施例中，如图3d中所示，像素驱动电路144除了包括第一晶体管T1和第二晶体管T2还可以包括第三晶体管T3。第三晶体管T3可以连接在第j数据线Dj与发光元件LD中的每个的阳极电极之间。第三晶体管T3的栅电极可以连接到控制线CLi，使得第三晶体管T3可以在控制信号供应到控制线CLi时导通，并且可以在其他情况下截止。
为了方便的目的，图3d示出了第一晶体管T1至第三晶体管T3中的全部由P型晶体管形成，但是本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第三晶体管T3中的至少一个可以由N型晶体管形成，或者第一晶体管T1至第三晶体管T3中的全部可以由N型晶体管形成。
图4是示意性地示出包括在图2中示出的像素中的一个像素中的第一子像素至第三子像素的平面图，图5是沿着图4的线I-I’截取的剖视图。
在图4中，为了说明的目的，设置在每个子像素中的多个发光元件被示出为水平对准。然而，发光元件的对准不限于此。例如，发光元件中的至少一些可以在与水平方向交叉的方向上对准。
此外，为了说明的目的，在图4中已经省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。
此外，尽管图4和图5示出了一个像素的简化结构(例如，示出了每个电极仅具有单个电极层)，但是本公开不限于此。
参照图1a至图5，根据本公开的实施例的显示装置可以包括其上设置有多个像素PXL的基体层BSL。
像素PXL中的每个可以包括设置在基体层BSL上的第一子像素SP1、第二子像素SP2和第三子像素SP3。在本公开的实施例中，第一子像素SP1可以是红色子像素，第二子像素SP2可以是绿色子像素，第三子像素SP3可以是蓝色子像素。
第一子像素SP1至第三子像素SP3中的每个可以包括发射光的发射区域EMA和围绕发射区域EMA的周边设置的非发射区域PPA。在本公开的实施例中，第一子像素SP1至第三子像素SP3中的每个的像素区域可以包括对应的子像素的发射区域EMA和非发射区域PPA。
基体层BSL、像素电路层PCL和显示元件层DPL可以设置在第一子像素SP1至第三子像素SP3中的每个的像素区域中。
第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL可以包括设置在基体层BSL上的缓冲层BFL、驱动电压线DVL以及设置在缓冲层BFL上的第一晶体管T1和第二晶体管T2。此外，第一子像素SP1至第三子像素SP3中的每个的像素电路层PCL还可以包括设置在第一晶体管T1和第二晶体管T2以及驱动电压线DVL上的钝化层PSV。
基体层BSL可以包括诸如玻璃、有机聚合物或晶体的绝缘材料。此外，基体层BSL可以由具有柔性的材料制成，以便是可弯曲的或可折叠的，并且具有单层结构或多层结构。
缓冲层BFL可以设置在基体层BSL上，并且可以防止杂质扩散到第一晶体管T1和第二晶体管T2中。根据处理条件或基底SUB的材料，可以省略缓冲层BFL。
可以在基体层BSL与缓冲层BFL之间设置光屏蔽图案SDL。
光屏蔽图案SDL可以是由导电材料、绝缘材料等形成的光屏蔽层，并且阻挡被引入到基体层BSL的后表面的光，使得可以阻挡光被引入到第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的像素电路层PCL中。在实施例中，光屏蔽图案SDL可以包括黑矩阵。光屏蔽图案SDL可以设置在基体层BSL上以与第一晶体管T1和第二晶体管T2中的每个的半导体层SCL的下部对应。在实施例中，光屏蔽图案SDL可以由作为导电材料的金属形成。在这种情况下，光屏蔽图案SDL可以电连接到第一晶体管T1和第二晶体管T2中的任何一个晶体管的组件。
第一晶体管T1可以是电连接到设置在对应子像素的显示元件层DPL中的发光元件LD中的一些以驱动发光元件LD的驱动晶体管。第二晶体管T2可以是被构造为开关第一晶体管T1的开关晶体管。
第一晶体管T1和第二晶体管T2中的每个可以包括半导体层SCL、栅电极GE以及源电极SE和漏电极DE。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括与源电极SE接触的源区和与漏电极DE接触的漏区。源区与漏区之间的区域可以是沟道区。
半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区可以是作为未掺杂的半导体图案的本征半导体。源区和漏区中的每个可以为掺杂有杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上且栅极绝缘层GI置于它们之间。
源电极SE和漏电极DE可以通过穿过层间绝缘层ILD和栅极绝缘层GI的对应的接触孔分别与半导体层SCL的源区和漏区接触。
在本公开的实施例中，设置在每个子像素中的包括在像素电路层PCL中的第一晶体管T1和第二晶体管T2中的每个可以由LTPS薄膜晶体管形成，但是本公开不限于此。在一些实施例中，第一晶体管T1和第二晶体管T2中的每个可以由氧化物半导体薄膜晶体管形成。
第一晶体管T1和第二晶体管T2中的每个的漏电极DE可以与设置在基体层BSL上的光屏蔽图案SDL电连接。详细地，第一晶体管T1和第二晶体管T2中的每个的漏电极DE可以通过依次穿过层间绝缘层ILD、栅极绝缘层GI和缓冲层BFL的接触孔电连接到对应的光屏蔽图案SDL。
驱动电压线DVL可以设置在层间绝缘层ILD上，但是本公开不限于此。在一些实施例中，驱动电压线DVL可以设置在包括在像素电路层PCL中的任意一个绝缘层上。第二驱动电源(图3a的VSS)可以施加到驱动电压线DVL。
钝化层PSV可以包括暴露第一晶体管T1的漏电极DE的一部分的第一接触孔CH1和暴露驱动电压线DVL的一部分的第二接触孔CH2。
第一子像素SP1至第三子像素SP3中的每个的显示元件层DPL可以包括设置在钝化层PSV上的壁(或分隔壁)PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
分隔壁PW可以在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中设置在钝化层PSV上。由与分隔壁PW的材料相同的材料形成的堤BNK可以形成和/或设置在相邻子像素之间的非发射区域PPA中，以限定每个子像素的发射区域EMA。
在本公开的实施例中，分隔壁PW和堤BNK可以设置在同一表面上并且通过同一工艺形成和/或设置。分隔壁PW和堤BNK可以彼此一体地设置并且可以包括相同的材料。与分别形成分隔壁PW和堤BNK的情况相比，在通过同一工艺形成和/或设置设置在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中的分隔壁PW和设置在第一子像素SP1至第三子像素SP3中的每个的非发射区域PPA中的堤BNK的情况下，可以减少掩模工艺的数量。将参照图8b进行与此有关的详细描述。
分隔壁PW可以与在钝化层PSV上与其相邻设置的分隔壁PW间隔开预定距离。两个相邻的分隔壁PW可以设置在钝化层PSV上并且彼此间隔开一个或更多个发光元件LD的长度L。如图5中所示，虽然分隔壁PW可以具有从钝化层PSV的一个表面向上宽度减小的梯形剖面，但是本公开不限于此。
在实施例中，分隔壁PW可以包括具有诸如半圆形形状和半椭圆形形状的剖面形状的弯曲表面，该弯曲表面的宽度从钝化层PSV的一个表面向上减小。在剖视图中，分隔壁PW中的每个的形状不限于前述示例，并且可以在可以增强从发光元件LD中的每个发射的光的效率的范围内以各种方式改变。两个相邻的分隔壁PW可以在钝化层PSV上设置在同一平面上并且具有相同的高度。
第一连接线CNL1可以在第一方向DR1上从第一子像素SP1至第三子像素SP3中的每个延伸。第一连接线CNL1可以仅设置在一个对应的子像素中，以独立地驱动第一子像素SP1至第三子像素SP3中的每个。
第二连接线CNL2可以在与第一连接线CNL1延伸所沿的方向平行的方向上延伸。可以针对第一子像素SP1至第三子像素SP3共同设置第二连接线CNL2。因此，第一子像素SP1至第三子像素SP3可以共同连接到第二连接线CNL2。
第一电极REL1和第二电极REL2中的每个可以设置在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中，并且在与第一方向DR1交叉的第二方向DR2上延伸。第一电极REL1和第二电极REL2可以设置在同一平面上并且彼此间隔开预定距离。
第一电极REL1可以连接到第一连接线CNL1。例如，第一电极REL1可以一体地连接到第一连接线CNL1。例如，第一电极REL1可以包括在第二方向DR2上从在第一方向DR1上延伸的第一连接线CNL1分叉的第1-1电极REL1_1和第1-2电极REL1_2。第1-1电极REL1_1、第1-2电极REL1_2和第一连接线CNL1可以一体地设置，并且彼此电连接和/或物理连接。在第一电极ELT11和第一连接线CNL1彼此一体地形成和/或设置的情况下，第一连接线CNL1可以被认为是第一电极REL1的一个区域。然而，本公开不限于此。例如，在一些实施例中，第一电极REL1和第一连接线CNL1可以单独形成，并且通过未示出的接触孔或通孔等彼此电连接。
第二电极REL2可以在第二方向DR2上延伸，并且与第二连接线CNL2电连接。在本公开的实施例中，第二电极REL2可以在第二方向DR2上从第二连接线CNL2分叉。因此，第二电极REL2和第二连接线CNL2可以一体地设置，并且彼此电连接和/或物理连接。在第二电极REL2和第二连接线CNL2彼此一体地形成和/或设置的情况下，第二连接线CNL2可以被认为是第二电极REL2的一个区域。然而，本公开不限于此。例如，在一些实施例中，第二电极REL2和第二连接线CNL2可以单独形成，并且通过未示出的接触孔或通孔等彼此电连接。
第一电极REL1和第二电极REL2中的每个可以用作用于使发光元件LD在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中对准的对准电极。
在发光元件LD在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中对准之前，第一对准电压可以通过第一连接线CNL1施加到第一电极REL1，第二对准电压可以通过第二连接线CNL2施加到第二电极REL2。第一对准电压和第二对准电压可以具有不同的电压电平。当将具有不同电压电平的预定对准电压分别施加到第一电极REL1和第二电极REL2时，可以在第一电极REL1与第二电极REL2之间形成电场。因此，发光元件LD可以在第一电极REL1与第二电极REL2之间对准。
在平面图中，第二电极REL2可以设置在第1-1电极REL1_1与第1-2电极REL1_2之间，并且与第1-1电极REL1_1和第1-2电极REL1_2中的每个间隔开预定距离。第1-1电极REL1_1、第1-2电极REL1_2和第二电极REL2可以交替地设置在钝化层PSV上。
在发光元件LD在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中对准之后，第一电极REL1和第二电极REL2中的每个可以用作用于驱动发光元件LD的驱动电极。
第一电极REL1和第二电极REL2可以由具有预定反射率的材料制成，以允许从发光元件LD中的每个的相对端EP1和EP2发射的光在显示有显示装置的图像的方向上(例如，在正面方向上)行进。
在本公开的实施例中，第一电极REL1和第二电极REL2、第一连接线CNL1以及第二连接线CNL2可以设置在同一层上，并且由相同的材料形成。
第一电极REL1和第二电极REL2、第一连接线CNL1以及第二连接线CNL2可以由具有预定反射率的导电材料形成。导电材料可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或它们的合金的金属、诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)的导电氧化物以及诸如PEDOT的导电聚合物。
第一电极REL1和第二电极REL2、第一连接线CNL1以及第二连接线CNL2的材料不限于前述材料。
第一电极REL1和第二电极REL2、第一连接线CNL1以及第二连接线CNL2中的每个可以具有单层结构，但是本公开不限于此，例如，它们可以具有通过堆叠金属、合金、导电氧化物和导电聚合物中的两种材料而形成的多层结构。
第一电极REL1和第二电极REL2、第一连接线CNL1以及第二连接线CNL2中的每个可以具有拥有至少两层的多层结构，以使在信号被传输到发光元件LD中的每个的相对端EP1和EP2时由于信号延迟引起的电压降最小化。
由于第一电极REL1和第二电极REL2具有与分隔壁PW的形状对应的形状，所以从发光元件LD中的每个的相对端EP1和EP2发射的光可以被第一电极REL1和第二电极REL2反射从而更有效地在显示装置的正面方向上行进。因此，可以增强从发光元件LD发射的光的效率。
在本公开的实施例中，分隔壁PW以及第一电极REL1和第二电极REL2可以用作能够使从发光元件LD中的每个发光元件发射的光在显示装置的正面方向上行进的反射组件，从而增强发光元件LD的光输出效率。
第一电极REL1和第二电极REL2中的任意一个可以是阳极电极，而另一个可以是阴极电极。在本公开的实施例中，第一电极REL1可以是阳极电极，第二电极REL2可以是阴极电极。
发光元件LD中的每个可以由发光二极管形成，该发光二极管由具有无机晶体结构的材料制成并且具有例如与纳米级尺寸或微米级尺寸对应的超小型尺寸。
虽然发光元件LD中的至少两个或数十个设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中，但是本公开不限于此。在实施例中，设置在每个子像素中的发光元件LD的数量可以以各种方式改变。
发光元件LD中的每个可以包括通过在每个发光元件LD的纵向方向(L)上依次堆叠第一导电半导体层11、活性层12、第二导电半导体层13和电极层15而形成的堆叠发射图案。此外，发光元件LD中的每个还可以包括包围堆叠发射图案的外周表面的绝缘膜14。在本公开的实施例中，发光元件LD中的每个可以具有圆柱形形状。在这种情况下，每个发光元件LD可以具有与圆柱的下部和圆柱的上部中的任意一个对应的第一端EP1以及与圆柱的下部和圆柱的上部中的另一个对应的第二端EP2。第一导电半导体层11和电极层15中的任意一个可以设置在每个发光元件LD的第一端EP1上，第一导电半导体层11和电极层15中的另一个可以设置在每个发光元件LD的第二端EP2上。
在本公开的实施例中，发光元件LD可以被划分成在第1-1电极REL1_1与第二电极REL2之间对准的多个第一发光元件LD1和在第二电极REL2与第1-2电极REL1_2之间对准的多个第二发光元件LD2。
用于覆盖发光元件LD中的每个的上表面的一部分的第二绝缘层INS2可以设置在发光元件LD上。第一绝缘层INS1可以设置在发光元件LD中的每个与钝化层PSV之间。
第一绝缘层INS1可以被填充到钝化层PSV和发光元件LD中的每个之间的空间中，以稳定地支撑发光元件LD并防止发光元件LD被从钝化层PSV去除。第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。虽然在本公开的实施例中，第一绝缘层INS1可以由具有保护发光元件LD免受像素电路层PCL影响的优点的无机绝缘层形成，但是本公开不限于此。在实施例中，第一绝缘层INS1可以由在使发光元件LD的支撑表面平坦化方面具有优点的有机绝缘层形成。
第二绝缘层INS2可以是包括有机材料的有机绝缘层。在本公开的实施例中，第二绝缘层INS2可以设置在发光元件LD中的每个的上表面的一部分上，使得发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。
在本公开的实施例中，第一连接线CNL1可以通过钝化层PSV的第一接触孔CH1电连接到第一晶体管T1的漏电极DE。由于第一连接线CNL1与第一电极REL1一体地设置，所以施加到第一连接线CNL1的第一晶体管T1的信号可以传输到第一电极REL1。
第一电极REL1可以被设置为与发光元件LD中的每个的相对端EP1和EP2中的一端相邻，并且可以通过第一接触电极CNE1电连接到发光元件LD中的每个。因此，施加到第一电极REL1的第一晶体管T1的信号可以通过第一接触电极CNE1传输到发光元件LD中的每个。
在本公开的实施例中，第二连接线CNL2可以通过钝化层PSV的第二接触孔CH2电连接到驱动电压线DVL。由于第二连接线CNL2与第二电极REL2一体地设置，所以施加到第二连接线CNL2的驱动电压线DVL的第二驱动电源VSS的电压可以传输到第二电极REL2。
第二电极REL2可以被设置为与发光元件LD中的每个的相对端EP1和EP2中的另一端相邻，并且可以通过第二接触电极CNE2电连接到发光元件LD中的每个。因此，施加到第二电极REL2的第二驱动电力VSS的电压可以传输到发光元件LD中的每个。
第一接触电极CNE1可以设置在第一电极REL1上，以使第一电极REL1与发光元件LD中的每个的相对端EP1和EP2中的一端电可靠地连接和/或物理可靠地连接。第一接触电极CNE1可以由透明导电材料形成，以允许从发光元件LD中的每个发射并由第一电极REL1在显示装置的正面方向上反射的光在正面方向上无损失地行进。
在平面图中，第一接触电极CNE1可以覆盖第一电极REL1并与第一电极REL1叠置。此外，第一接触电极CNE1可以与发光元件LD中的每个的相对端EP1和EP2中的一个部分地叠置。第一接触电极CNE1可以包括设置在第1-1电极REL1_1上的第1-1接触电极CNE1_1和设置在第1-2电极REL1_2上的第1-2接触电极CNE1_2。
第二接触电极CNE2可以设置在第二电极REL2上。在平面图中，第二接触电极CNE2可以覆盖第二电极REL2，并且与第二电极REL2叠置。此外，第二接触电极CNE2可以与第一发光元件LD1中的每个的第二端EP2和第二发光元件LD2中的每个的第一端EP1叠置。第二接触电极CNE2可以由与第一接触电极CNE1的材料相同的材料制成，但是本公开不限于此。
在本公开的实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在同一平面上，并且在第二绝缘层INS2上彼此间隔开预定距离，使得第一接触电极CNE1和第二接触电极CNE2可以彼此电分离和/或物理分离。换言之，第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上，并且通过相同的制造工艺形成。
用于覆盖第一接触电极CNE1和第二接触电极CNE2的第三绝缘层INS3可以设置在第一接触电极CNE1和第二接触电极CNE2上。第三绝缘层INS3可以防止第一接触电极CNE1和第二接触电极CNE2暴露于外部，从而防止第一接触电极CNE1和第二接触电极CNE2被腐蚀。
第三绝缘层INS3可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。虽然第三绝缘层INS3可以具有如附图中所示的单层结构，但是本公开不限于此。例如，第三绝缘层INS3可以具有多层结构。在第三绝缘层INS3具有多层结构的情况下，第三绝缘层INS3可以具有通过交替层叠多个无机绝缘层和多个有机绝缘层而形成的结构。例如，第三绝缘层INS3可以具有通过顺序堆叠第一无机绝缘层、有机绝缘层和第二无机绝缘层而形成的结构。
可以在第三绝缘层INS3上设置外涂层(未示出)。外涂层可以是用于缓和由设置在外涂层下面的分隔壁PW、第一电极REL1和第二电极REL2、第一接触电极CNE1和第二接触电极CNE2等形成的台阶差的平坦化层。外涂层可以是被设置为防止氧、水等渗透到发光元件LD中的封装层。
预定电压可以通过第一电极REL1和第二电极REL2分别施加到发光元件LD中的每个的相对端EP1和EP2。因此，发光元件LD中的每个可以通过电子-空穴对在发光元件LD中的每个的活性层12中结合来发射光。这里，活性层12可以发射具有波长范围为400nm至900nm的光。
图6是示出图4的像素中的第一子像素的另一实施例的示意性平面图。
除了其中发射区域包括第一子发射区域和第二子发射区域并且电极的对准形状在相应的子发射区域中彼此不同的结构之外，图6中示出的第一子像素的构造可以与图4的第一子像素的构造基本上相同或相似。
因此，为了避免多余的说明，图6的第一子像素的描述将集中于与前述实施例的不同之处。在本实施例的以下描述中未单独说明的组件符合前述实施例的组件。相同的附图标记将用于标示相同的组件，类似的附图标记将用于标示类似的组件。
参照图1a、图2、图4和图6，第一子像素SP1可以包括可以发射光的发射区域EMA和设置在发射区域EMA周围的非发射区域PPA。
第一子像素SP1的显示元件层(参照图5的DPL)可以包括设置在电路元件层(参照图5的PCL)上的分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
发光元件LD可以包括第一发光元件LD1和第二发光元件LD2。第一发光元件LD1均可以包括在第一方向DR1上的第一端EP1和第二端EP2。这里，第一方向DR1可以指平面图中的水平方向。第二发光元件LD2均可以包括在与第一方向DR1交叉的第二方向DR2上的第一端EP1和第二端EP2。这里，第二方向DR2可以指平面图中的竖直方向。第一发光元件LD1可以在水平方向上对准，第二发光元件LD2可以在竖直方向上对准。
在本公开的实施例中，第一子像素SP1的发射区域EMA可以包括其中设置有第一发光元件LD1的第一子发射区域SEMA1和其中设置有第二发光元件LD2的第二子发射区域SEMA2。
在本公开的实施例中，第一电极REL1可以包括第1-1电极REL1_1和第1-2电极REL1_2，第二电极REL2可以包括第2-1电极REL2_1和第2-2电极REL2_2。
在平面图中，第一电极REL1的一部分和第二电极REL2的一部分可以在第一子发射区域SEMA1中在第一方向DR1上交替地设置。例如，第一电极REL1的第1-1电极REL1_1和第二电极REL2的第2-1电极REL2_1可以在第一子发射区域SEMA1中在第一方向DR1上交替地设置。
在平面图中，第一电极REL1的另一部分和第二电极REL2的另一部分可以在第二子发射区域SEMA2中在第二方向DR2上交替地设置。例如，第一电极REL1的第1-2电极REL1_2和第二电极REL2的第2-2电极REL2_2可以在第二子发射区域SEMA2中在第二方向DR2上交替地设置。
在本公开的实施例中，第一接触电极CNE1可以包括第1-1接触电极CNE1_1和第1-2接触电极CNE1_2，第1-1接触电极CNE1_1设置在第1-1电极REL1_1上并在平面图中与第1-1电极REL1_1叠置，第1-2接触电极CNE1_2设置在第1-2电极REL1_2上并在平面图中与第1-2电极REL1_2叠置。
此外，第二接触电极CNE2可以包括第2-1接触电极CNE2_1和第2-2接触电极CNE2_2，第2-1接触电极CNE2_1设置在第2-1电极REL2_1上并在平面图中与第2-1电极REL2_1叠置，第2-2接触电极CNE2_2设置在第2-2电极REL2_2上并在平面图中与第2-2电极REL2_2叠置。
第一子发射区域SEMA1中的第1-1电极REL1_1与第2-1电极REL2_1之间的距离和第二子发射区域SEMA2中的第1-2电极REL1_2与第2-2电极REL2_2之间的距离可以被设计为彼此相同。其原因是因为在第一子发射区域SEMA1中对准的第一发光元件LD1的对准表面面积可以形成为与在第二子发射区域SEMA2中对准的第二发光元件LD2的对准表面面积相同。在其中第一子发射区域SEMA1和第二子发射区域SEMA2的各个对准表面面积彼此相同的情况下，可以防止第一发光元件LD1和第二发光元件LD2偏置到一个区域。
与分隔壁PW的平面设置在同一平面上的堤BNK可以设置在第一子像素SP1的非发射区域PPA中。堤BNK可以形成和/或设置在第一子像素SP1和与第一子像素SP1相邻的子像素之间的非发射区域PPA中，以限定每个子像素的发射区域EMA。
在本公开的实施例中，分隔壁PW和堤BNK可以由包括有机材料的有机绝缘材料形成，但是本公开不限于此。在实施例中，分隔壁PW和堤BNK可以由包括无机材料的无机绝缘材料形成，或者由可以防止因外部光的反射而直接影响第一电极REL1和第二电极REL2以及发光元件LD的导电材料形成。
在本公开的实施例中，为了说明的目的，示出了设置在第一子像素SP1的非发射区域PPA中的堤BNK与设置在第一子发射区域SEMA1和第二子发射区域SEMA2中的每个中的分隔壁PW一体地设置并且从而与分隔壁PW物理地连接的示例。然而，本公开不限于此。在实施例中，堤BNK可以设置在第一子像素SP1的非发射区域PPA中，使得堤BNK在同一平面上与分隔壁PW间隔开预定距离。
在第一子像素SP1的非发射区域PPA中，第一连接线CNL1和第二连接线CNL2可以设置在对应的堤BNK上，因此在平面图中与对应的堤BNK叠置。
图7是示出图4的像素中的第一子像素的另一实施例的示意性平面图。
为了避免多余的说明，图7的第一子像素的描述将集中于与前述实施例的描述的不同之处。在本实施例的以下描述中未单独说明的组件符合前述实施例的组件。相同的附图标记将用于标示相同的组件，并且类似的附图标记将用于标示类似的组件。
为了便于说明的目的，图7仅示出了第一电极和第二电极、设置在第一电极与第二电极之间的发光元件以及连接到第二电极的第二连接线。
参照图1a、图2、图4和图7，第一子像素SP1可以包括可以发射光的发射区域EMA和设置在发射区域EMA周围的非发射区域PPA。
第一子像素SP1的显示元件层(参照图5的DPL)可以包括设置在电路元件层(参照图5的PCL)上的第一电极REL1和第二电极REL2、第二连接线CNL2以及多个发光元件LD。
在本公开的实施例中，第一电极REL1和第二电极REL2可以在钝化层PSV上设置在同一平面上，并且与发光元件LD电连接。第一电极REL1和第二电极REL2中的每个可以具有圆形形状。在这种情况下，如果第一电极REL1和第二电极REL2分别被供应有相应的对准电压，则可以在第一电极REL1与第二电极REL2之间形成具有径向形状的电场。因此，发光元件LD可以沿着第一电极REL1的圆周在不同方向上对准。
如图1a中所示，发光元件LD中的每个可以具有圆柱形形状。具体地，发光元件LD中的每个可以包括在纵向方向(L)上的第一端EP1和第二端EP2。第一导电半导体层11可以设置在发光元件LD中的每个的第一端EP1和第二端EP2中的任意一个上。电极层15可以设置在发光元件LD中的每个的第一端EP1和第二端EP2中的另一个上。
虽然如附图中所示，第一电极REL1和第二电极REL2中的每个可以具有圆形形状，但是本公开不限于此，其可以具有诸如椭圆形状、矩形形状和多边形形状的各种形状。
第一电极REL1和第二电极REL2可以设置在第一子像素SP1的发射区域EMA中。第二电极REL2可以以包围第一电极REL1的周边的形状设置。具体地，第二电极REL2可以在围绕第一电极REL1的圆周方向上延伸。在本公开的实施例中，第二电极REL2可以包括第2-1电极REL2_1和第2-2电极REL2_2。第2-1电极REL2_1和第2-2电极REL2_2可以彼此间隔开预定距离。
第2-1电极REL2_1可以通过第2-1连接线CNL2_1电连接到在第二方向DR2上设置在同一列上的第2-1电极REL2_1。第2-2电极REL2_2可以通过第2-2连接线CNL2_2电连接到在第二方向DR2上设置在同一列上的第2-2电极REL2_2。
图8a至图8h是顺序示出制造图5的显示装置的方法的剖视图。
参照图1a至图8a，在第一子像素SP1、第二子像素SP2和第三子像素SP3的各个基体层BSL上形成像素电路层PCL。像素电路层PCL可以包括光屏蔽图案SDL、第一晶体管T1和第二晶体管T2、驱动电压线DVL以及钝化层PSV。
钝化层PSV可以包括暴露第一晶体管T1的漏电极DE的第一接触孔CH1和暴露驱动电压线DVL的第二接触孔CH2。
参照图1a至图8b，在将绝缘材料层(未示出)施加到钝化层PSV之后，通过使用掩模(未示出)使绝缘材料层图案化来在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA中形成分隔壁PW，同时，在第一子像素SP1、第二子像素SP2和第三子像素SP3之间的非发射区域PPA中形成堤BNK。在上述制造工艺期间使用的掩模可以是半色调掩模。
在本公开的实施例中，分隔壁PW和堤BNK可以设置在同一表面上并且可以包括相同的材料。例如，分隔壁PW和堤BNK均可以是包括有机材料的有机绝缘层。
如上所述，与通过单独的工艺形成钝化层PSV和分隔壁PW的情况相比，在通过同一工艺形成钝化层PSV和分隔壁PW的情况下，可以减少掩模的数量。因此，可以进一步简化制造显示装置的过程。
参照图1a至图8c，在包括分隔壁PW的每个子像素的钝化层PSV上形成包括具有高反射率的导电材料的第一电极REL1和第二电极REL2以及第一连接线CNL1和第二连接线CNL2。
可以在每个子像素的发射区域EMA中的对应的分隔壁PW上设置和/或形成第一电极REL1和第二电极REL2中的每个。可以在每个子像素的非发射区域PPA中设置和/或形成第一连接线CNL1和第二连接线CNL2中的每个。
在本公开的实施例中，第一连接线CNL1可以通过钝化层PSV的第一接触孔CH1电连接到像素电路层PCL的第一晶体管T1。第一连接线CNL1可以与第一电极REL1一体地设置，并且电连接到和/或物理地连接到第一电极REL1。因此，施加到第一晶体管T1的信号(或电压)可以通过第一连接线CNL1传输到第一电极REL1。
第二连接线CNL2可以通过钝化层PSV的第二接触孔CH2电连接到像素电路层PCL的驱动电压线DVL。第二连接线CNL2可以与第二电极REL2一体地设置，并且电连接到和/或物理地连接到第二电极REL2。因此，驱动电压线DVL的第二驱动电力VSS的电压可以通过第二连接线CNL2传输到第二电极REL2。
参照图1a至图8d，在其上形成有第一电极REL1和第二电极REL2的钝化层PSV上沉积绝缘材料层(未示出)之后，通过使用掩模(未示出)使绝缘材料层图案化来形成第一绝缘层INS1。
可以在第一电极REL1与第二电极REL2之间在每个子像素的发射区域EMA中形成和/或设置第一绝缘层INS1，并且可以在每个子像素的非发射区域PPA中在第一连接线CNL1和第二连接线CNL2上形成和/或设置第一绝缘层INS1。
参照图1a至图8e，通过经由第一连接线CNL1和第二连接线CNL2分别向每个子像素的第一电极REL1和第二电极REL2施加对应的对准电压来在第一电极REL1与第二电极REL2之间形成电场。在通过第一连接线CNL1和第二连接线CNL2向第一电极REL1和第二电极REL2中的每个重复施加具有预定电压和周期的交流电力或直流电力数次的情况下，可以通过第一电极REL1与第二电极REL2之间的电位差来在第一电极REL1与第二电极REL2之间形成电场。
形成在每个子像素的发射区域EMA中的第一电极REL1与第二电极REL2之间形成电场之后，以喷墨印刷方案等供应发光元件LD。例如，可以通过在钝化层PSV之上设置喷嘴并通过喷嘴将包括发光元件LD的溶液滴到钝化层PSV上来将发光元件LD供应到这种子像素的发射区域EMA的钝化层PSV上。溶液可以是丙酮、水、乙醇和甲苯中的任意一种，但本公开不限于此。例如，溶液可以包括可以在室温下或通过加热蒸发的材料。此外，溶液可以具有油墨或糊膏的形式。供应发光元件LD的方法不限于上述方法。供应发光元件LD的方法可以改变。随后，可以除去溶液。
如果发光元件LD被供应到钝化层PSV上，则可以通过在第一电极REL1与第二电极REL2之间形成的电场引起发光元件LD的自对准。因此，发光元件LD可以在第一电极REL1与第二电极REL2之间对准。换言之，发光元件LD可以在目标区域(例如，每个子像素的发射区域EMA)中密集地对准。
参照图1a至图8f，在发光元件LD的对准之后，通过将绝缘材料层(未示出)施用到钝化层PSV上并使用掩模(未示出)使绝缘材料层图案化来形成覆盖每个发光元件LD的上表面的一部分的第二绝缘层INS2。因此，发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。
参照图1a至图8g，在第二绝缘层INS2上遍及钝化层PSV的整个表面形成导电层(未示出)之后，通过使用掩模(未示出)使导电层图案化来形成第一接触电极CNE1和第二接触电极CNE2。
第一接触电极CNE1和第二接触电极CNE2可以在第二绝缘层INS2上彼此间隔开预定距离，因此彼此电分离和/或物理分离。
可以通过前述掩模工艺去除第一连接线CNL1的与子像素共同连接和/或针对子像素共同设置的部分，使得每个子像素可以独立于相邻子像素而被驱动。因此，可以单独驱动每个子像素，并且根据本公开的实施例的显示装置可以实现为有源矩阵型显示装置。
参照图1a至图8h，在第一接触电极CNE1和第二接触电极CNE2上形成第三绝缘层INS3。
在通过上述制造工艺制造的显示装置中，在制造显示元件层DPL的工艺期间，在每个子像素的发射区域EMA中形成分隔壁PW，同时，在每个子像素的非发射区域PPA中形成堤BNK。因此，可以减少掩模工艺的数量。
图9示出了根据本公开的实施例的显示装置，并且是示出将颜色转换层结合到图5的显示装置的结构的示意性剖视图。
为了便于说明的目的，图9示意性地示出了包括在显示装置中的多个像素中的一个像素的像素区域。
此外，为了方便的目的，在图9中，示意性地示出与参照图5详细描述的显示装置的组件相同的一些组件的结构，并且将省略其详细说明。
参照图1a至图9，根据本公开的实施例的显示装置可以包括显示面板DP，显示面板DP包括第一基底SUB1和与第一基底SUB1连接的第二基底SUB2，在第一基底SUB1上设置包括第一子像素SP1、第二子像素SP2和第三子像素SP3的至少一个像素PXL(在下文中，称为‘像素’)。
在本公开的实施例中，像素PXL形成和/或设置在限定在第一基底SUB1上的像素区域PXA中。像素区域PXA可以包括其中形成有和/或设置有第一子像素SP1的第一子像素区域SPA1、其中形成有和/或设置有第二子像素SP2的第二子像素区域SPA2以及其中形成有和/或设置有第三子像素SP3的第三子像素区域SP3。
在本公开的实施例中，第一基底SUB1可以包括基体层BSL和设置在基体层BSL上的像素电路层PCL。显示元件层DPL可以设置在第一基底SUB1上。
显示元件层DPL可以包括设置在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA的像素电路层PCL上的分隔壁PW、第一电极REL1和第二电极REL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。此外，显示元件层DPL可以包括设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的非发射区域PPA中的堤BNK。
在本公开的实施例中，分隔壁PW和堤BNK可以设置在同一表面上，并且通过同一工艺形成。在本公开的实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在同一表面上，并且通过同一工艺形成。
发光元件LD中的每个可以包括在纵向方向(L)上的相对端EP1和EP2。
第二基底SUB2可以设置在第一基底SUB1之上，以覆盖其中设置有第一子像素SP1、第二子像素SP2和第三子像素SP3的显示区域DA。第二基底SUB2可以形成显示面板DP的上基底(例如，封装基底或薄膜封装层)及/或窗组件。在实施例中，第二基底SUB2可以是刚性基底或柔性基底，并且其材料或性质没有具体限制。此外，第二基底SUB2可以由与第一基底SUB1的材料相同的材料形成，或者可以由与第一基底SUB1的材料不同的材料形成。
此外，显示面板DP可以包括设置在第二基底SUB2的一个表面上以面对第一基底SUB1的第一子像素SP1、第二子像素SP2和第三子像素SP3的光转换图案层LCP。
在实施例中，光转换图案层LCP可以包括被设置为面对第一子像素SP1的第一光转换图案层LCP1、被设置为面对第二子像素SP2的第二光转换图案层LCP2和被设置为面对第三子像素SP3的第三光转换图案层LCP3。在实施例中，第一光转换图案层LCP1、第二光转换图案层LCP2和第三光转换图案层LCP3中的至少一些可以包括颜色转换层CCL和/或滤色器CF。
例如，第一光转换图案层LCP1可以包括第一颜色转换层CCL1和第一滤色器CF1，第一颜色转换层CCL1包括与第一颜色对应的第一颜色转换颗粒，第一滤色器CF1被构造为允许第一颜色的光选择性地穿过其。同样地，第二光转换图案层LCP2可以包括第二颜色转换层CCL2和第二滤色器CF2，第二颜色转换层CCL2包括与第二颜色对应的第二颜色转换颗粒，第二滤色器CF2被构造为允许第二颜色的光选择性地穿过其。第三光转换图案层LCP3可以包括至少一个光散射层LSL和第三滤色器CF3，光散射层LSL包括光散射颗粒SCT，第三滤色器CF3被构造为允许第三颜色的光选择性地穿过其。
在本公开的实施例中，在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中对准的发光元件LD可以发射相同颜色的光。颜色转换层CCL可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的至少一些上。例如，第一颜色转换层CCL1和第二颜色转换层CCL2可以分别设置在第一子像素SP1和第二子像素SP2上。因此，根据本公开的实施例的显示装置可以显示全色图像。
在实施例中，第一颜色转换层CCL1可以设置在第二基底SUB2的一个表面上以面对第一子像素SP1，并且可以包括将从设置在对应子像素中的发光元件LD(在下文中，称为“第一发光元件”)发射的光的颜色转换为第一颜色的第一颜色转换颗粒。例如，在第一子像素SP1是红色子像素的情况下，第一颜色转换层CCL1可以包括将从第一发光元件LD发射的蓝光转换为红光的红色量子点QDr。
第一滤色器CF1可以设置在第一颜色转换层CCL1与第二基底SUB2之间，并且可以包括允许由第一颜色转换层CCL1转换的第一颜色的光选择性地穿过其的滤色器材料。例如，第一滤色器CF1可以是红色滤色器。
在实施例中，第二颜色转换层CCL2可以设置在第二基底SUB2的一个表面上以面对第二子像素SP2，并且可以包括将从设置在对应子像素中的发光元件LD(在下文中，称为“第二发光元件”)发射的光的颜色转换为第二颜色的第二颜色转换颗粒。例如，在第二发光元件LD是被构造为发射蓝光的蓝色发光元件并且第二子像素SP2是绿色子像素的情况下，第二颜色转换层CCL2可以包括将从第二发光元件LD发射的蓝光转换为绿光的绿色量子点QDg。
第二滤色器CF2可以设置在第二颜色转换层CCL2与第二基底SUB2之间，并且可以包括允许由第二颜色转换层CCL2转换的第二颜色的光选择性地穿过其的滤色器材料。例如，第二滤色器CF2可以是绿色滤色器。
光散射层LSL可以设置在第二基底SUB2的一个表面上，以面对第三子像素SP3。例如，光散射层LSL可以设置在第三子像素SP3与第三滤色器CF3之间。
第三滤色器CF3可以设置在第二基底SUB2的一个表面上以面对第三子像素SP3，并且可以包括允许从形成在对应子像素中的发光元件发射的所述颜色的光选择性地穿过其的滤色器材料。例如，第三滤色器CF3可以是蓝色滤色器。
在实施例中，黑矩阵BM可以设置在第一滤色器CF1、第二滤色器CF2和第三滤色器CF3之间。例如，黑矩阵BM可以设置在第二基底SUB2上，以与第一基底SUB1上的堤BNK叠置。
如上所述，在本公开的实施例中，可以容易地制造使用用于发射相同颜色光的发光元件LD的每个像素PXL和包括其的显示装置。由于颜色转换层CCL设置在子像素中的至少一些上，因此可以制造全色像素PXL和包括该全色像素PXL的显示装置。
此外，根据本公开的实施例，显示元件层DPL的一些组件可以通过同一工艺形成，使得可以减少掩模的数量，由此可以简化制造工艺。
图10示意性地示出了根据本公开的实施例的显示装置，并且是与图4的线I-I’对应的剖视图。
除了钝化层、分隔壁和堤设置在同一表面上并且包括相同材料之外，图10的显示装置的构造可以与图5的显示装置的构造基本上相同或相似。
因此，为了避免多余的说明，图10的显示装置的描述将集中于与前述实施例的描述的不同之处。在本实施例的以下描述中未单独说明的组件符合前述实施例的组件。相同的附图标记将用于标示相同的组件，类似的附图标记将用于标示类似的组件。
参照图1a、图2、图3a、图3b、图3c、图3d、图4和图10，根据本公开的实施例的显示装置可以包括其上设置有多个像素PXL的基体层BSL。
像素PXL中的每个可以包括设置在基体层BSL上的第一子像素SP1、第二子像素SP2和第三子像素SP3。
基体层BSL、像素电路层PCL和显示元件层DPL可以设置在第一子像素SP1至第三子像素SP3中的每个的发射区域中。
像素电路层PCL可以包括设置在基体层BSL上的光屏蔽图案SDL、第一晶体管T1和第二晶体管T2、驱动电压线DVL以及钝化层PSV。
显示元件层DPL可以包括分隔壁PW、堤BNK、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
在本公开的实施例中，像素电路层PCL的钝化层PSV以及显示元件层DPL的分隔壁PW和堤BNK可以设置在同一层上并且包括相同的材料。换言之，钝化层PSV、分隔壁PW和堤BNK可以通过同一工艺一体地设置。
可以通过将有机绝缘材料层(未示出)施用到其上形成有第一晶体管T1和第二晶体管T2的基体层BSL上，然后使用半色调掩模(未示出)等使有机绝缘材料层图案化来在每个子像素中的目标区域中形成和/或设置钝化层PSV、分隔壁PW和堤BNK。例如，钝化层PSV可以形成和/或设置在每个子像素中的第一晶体管T1和第二晶体管T2上。分隔壁PW可以形成和/或设置在每个子像素的发射区域EMA中。堤BNK可以形成和/或设置在每个子像素的非发射区域PPA中。
图11a至图11g是顺序地示出制造图10的显示装置的方法的剖视图。
参照图1a、图2、图3a、图3b、图3c、图3d、图4、图10和图11a，像素电路层PCL可以设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的基体层BSL上。像素电路层PCL可以包括光屏蔽图案SDL、第一晶体管T1和第二晶体管T2以及驱动电压线DVL。
此后，在将有机绝缘材料层(未示出)施用到其上形成有和/或设置有驱动电压线DVL等的层间绝缘层ILD上之后，通过使用半色调掩模(未示出)执行掩模工艺来使有机绝缘材料层图案化。通过前述掩模工艺，在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中形成分隔壁PW，同时，在第一子像素SP1至第三子像素SP3中的每个的非发射区域PPA中形成堤BNK，同时，在驱动电压线DVL上形成钝化层PSV。
此外，通过前述掩模工艺，钝化层PSV可以包括暴露像素电路层PCL的第一晶体管T1的漏电极DE的一部分的第一接触孔CH1和暴露驱动电压线DVL的一部分的第二接触孔CH2。
在本公开的实施例中，可以通过相同的工艺一体地设置钝化层PSV、分隔壁PW和堤BNK。在钝化层PSV、分隔壁PW和堤BNK一体地形成和/或设置的情况下，分隔壁PW和堤BNK可以被认为是钝化层PSV的一个区域。
参照图1a、图2、图3a、图3b、图3c、图3d、图4、图10、图11a和图11b，在分隔壁PW上形成第一电极REL1、第二电极REL2以及第一连接线CNL1和第二连接线CNL2。
第一连接线CNL1可以通过钝化层PSV的第一接触孔CH1电连接到像素电路层PCL的第一晶体管T1。第二连接线CNL2可以通过钝化层PSV的第二接触孔CH2电连接到驱动电压线DVL。
参照图1a、图2、图3a、图3b、图3c、图3d、图4、图10以及图11a至图11c，在其上形成有第一电极REL1和第二电极REL2等的像素电路层PCL上形成第一绝缘层INS1。
参照图1a、图2、图3a、图3b、图3c、图3d、图4、图10以及图11a至图11d，通过经由第一连接线CNL1和第二连接线CNL2分别向每个子像素的第一电极REL1和第二电极REL2施加对应的对准电压来在第一电极REL1与第二电极REL2之间形成电场。
如果发光元件LD被供应到钝化层PSV上，则可以通过在第一电极REL1与第二电极REL2之间形成的电场引起发光元件LD的自对准。因此，发光元件LD可以在第一电极REL1与第二电极REL2之间对准。换言之，发光元件LD可以在目标区域(例如，每个子像素的发射区域EMA)中密集地对准。
参照图1a、图2、图3a、图3b、图3c、图3d、图4、图10以及图11a至图11e，在发光元件LD的对准之后，在发光元件LD中的每个的上表面的一部分上形成第二绝缘层INS2。在本公开的实施例中，第二绝缘层INS2可以是包括有机材料的有机绝缘层。
参照图1a、图2、图3a、图3b、图3c、图3d、图4、图10以及图11a至图11f，在其上形成有第二绝缘层INS2的像素电路层PCL上形成第一接触电极CNE1和第二接触电极CNE2。第一接触电极CNE1和第二接触电极CNE2可以在第二绝缘层INS2上彼此间隔开预定距离，因此彼此电分离和/或物理分离。
可以通过前述掩模工艺去除与子像素共同连接和/或针对子像素共同设置的第一连接线CNL1的一部分，使得每个子像素可以独立于相邻子像素而被驱动。因此，可以单独驱动每个子像素，根据本公开的实施例的显示装置可以实现为有源矩阵型显示装置。
在实施例中，当发光元件LD在第一子像素SP1至第三子像素SP3中的每个的发射区域EMA中对准时，可以使用包括在像素电路层PCL中的一些组件使发光元件LD在第一电极REL1与第二电极REL2之间对准，而不是将对准电压施加到第一连接线CNL1和第二连接线CNL2使发光元件LD在第一电极REL1与第二电极REL2之间对准。
例如，如图3d中所示，在第一电极REL1(例如，阳极电极)连接到第一子像素SP1中的第三晶体管T3并且第二电极REL2(例如，阴极电极)连接到第二驱动电源VSS的情况下，第三晶体管T3可以通过控制线CLi而导通，使得对准电压可以通过第j数据线Dj传输到第一电极REL1。这里，由于第二驱动电源VSS的电压施加到第二电极REL2，所以可以在第一电极REL1与第二电极REL2之间形成预定电场。在包括发光元件LD的溶液滴到第一子像素SP1上的情况下，可以通过在第一电极REL1与第二电极REL2之间形成的电场使发光元件LD在第一子像素SP1的发射区域EMA中对准。
以此方式，可以使用像素电路层PCL的一些组件来执行发光元件LD在对应子像素的发射区域EMA中的对准，使得可以单独驱动对应的子像素。因此，可以省略形成用于使发光元件LD在每个子像素的发射区域EMA中对准的对准线的工艺和去除用于能够单独驱动每个子像素的对准线的工艺。
因此，由于可以省略形成用于使发光元件LD在每个子像素的发射区域EMA中对准的对准线的工艺和去除对准线的工艺，所以可以进一步减少根据本公开的实施例的显示装置中的掩模工艺的数量。
参照图1a、图2、图3a、图3b、图3c、图3d、图4、图10以及图11a至图11g，在第一接触电极CNE1和第二接触电极CNE2上形成第三绝缘层INS3。
在通过上述制造工艺制造的显示装置中，在制造钝化层PSV的工艺期间，在每个子像素的发射区域EMA中形成分隔壁PW，同时，在每个子像素的非发射区域PPA中形成堤BNK。因此，可以减少掩模工艺的数量。
图12示出了根据本公开的实施例的显示装置，并且是示出将基底结合到图10的显示装置的结构的示意性剖视图。
为了便于说明的目的，图12示意性地示出了包括在显示装置中的多个像素中的一个像素的像素区域。
此外，为了方便的目的，在图12中，示意性地示出了与参照图10详细描述的显示装置的组件相同的一些组件的结构，并且将省略其详细说明。
参照图1a、图2、图10和图12，根据本公开的实施例的显示装置可以包括显示面板DP，显示面板DP包括其上设置有包括第一子像素SP1、第二子像素SP2和第三子像素SP3的至少一个像素PXL(在下文中，称为‘像素’)的第一基底SUB1和与第一基底SUB1连接的第二基底SUB2。
在本公开的实施例中，像素PXL形成和/或设置在限定在第一基底SUB1上的像素区域PXA中。像素区域PXA可以包括其中形成有和/或设置有第一子像素SP1的第一子像素区域SPA1、其中形成有和/或设置有第二子像素SP2的第二子像素区域SPA2以及其中形成有和/或设置有第三子像素SP3的第三子像素区域SP3。
在本公开的实施例中，第一基底SUB1可以包括基体层BSL和设置在基体层BSL上的像素电路层PCL。显示元件层DPL可以设置在第一基底SUB1上。
显示元件层DPL可包括设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的发射区域EMA的像素电路层PCL上的分隔壁PW、第一电极REL1和第二电极REL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。此外，显示元件层DPL可以包括设置在第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的非发射区域PPA中的堤BNK。
在本公开的实施例中，分隔壁PW和堤BNK可以设置在同一表面上并且通过同一工艺形成。在本公开的实施例中，第一接触电极CNE1和第二接触电极CNE2可以设置在同一表面上并且通过同一工艺形成。
发光元件LD中的每个可以包括在纵向方向(L)上的相对端EP1和EP2。发光元件LD可以包括设置在第一子像素SP1中的第一发光元件LD1、设置在第二子像素SP2中的第二发光元件LD2和设置在第三子像素SP3中的第三发光元件LD3。
在本公开的实施例中，第一发光元件LD1至第三发光元件LD3可以发射不同颜色的光。例如，第一发光元件LD1可以发射红光R，第二发光元件LD2可以发射绿光G，第三发光元件LD3可以发射蓝光B。因此，可以从第一子像素SP1发射红光R，可以从第二子像素SP2发射绿光G，可以从第三子像素SP3发射蓝光B。
在这种情况下，可以省略被构造为将从显示元件层DPL发射的所述颜色的光转换为特定颜色的光的光转换图案层(参照图9的LCP)。
第二基底SUB2可以设置在第一基底SUB1之上，以覆盖其中设置有第一子像素SP1、第二子像素SP2和第三子像素SP3的显示区域DA。第二基底SUB2可以形成显示面板DP的上基底(例如，封装基底或薄膜封装层)和/或窗组件。在实施例中，第二基底SUB2可以是刚性基底或柔性基底，并且其材料或性质没有具体限制。此外，第二基底SUB2可以由与第一基底SUB1的材料相同的材料形成，或者可以由与第一基底SUB1的材料不同的材料形成。
在省略光转换图案层LCP的情况下，第二基底SUB2可以通过中间层CTL连接到第一基底SUB1。
中间层CTL可以设置在第一基底SUB1与第二基底SUB2之间。中间层CTL可以保护第一基底SUB1与第二基底SUB2之间的显示元件层DPL，并且可以起到将第一基底SUB1接合到第二基底SUB2的作用。中间层CTL可以具有粘性或粘合性，以执行接合功能。此外，中间层CTL可以由透明材料制成，以允许图像透射到第二基底SUB2。另外，中间层CTL可以由绝缘材料形成并且具有柔性。
中间层CTL的材料种类不受限制，只要中间层CTL由可以保护第一基底SUB1上的显示元件层DPL并且起到将第一基底SUB1接合到第二基底SUB2的作用的材料制成即可。例如，中间层CTL可以由有机材料形成。
虽然上面已经描述了各种实施例，但是本领域技术人员将理解的是，在不脱离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，本说明书中公开的实施例仅用于说明性目的，而不限制本公开的技术精神。本公开的范围必须由所附权利要求限定。

Claims (20)

1.一种显示装置，所述显示装置包括：
基体层，包括显示区域和非显示区域；以及
多个像素，设置在所述显示区域中，所述多个像素中的每个像素包括多个子像素，
其中，所述多个子像素中的每个子像素包括像素电路层和显示元件层，所述显示元件层包括发射光的发射区域和设置在所述发射区域的周边周围的非发射区域，
其中，所述显示元件层包括：
壁，设置在每个子像素的所述发射区域中；
堤，设置在每个子像素的所述非发射区域中，所述堤与所述壁在同一表面上；第一电极和第二电极，设置在所述壁上，并且彼此间隔开；以及至少一个发光元件，发射所述光，所述发光元件在每个子像素的所述发射区域中设置在所述第一电极与所述第二电极之间。
2.根据权利要求1所述的显示装置，其中，所述壁和所述堤包括相同的材料，并且彼此整合。
3.根据权利要求2所述的显示装置，其中，所述显示元件层还包括：
第一接触电极，使所述第一电极与所述发光元件的相对端中的一端连接；以及
第二接触电极，使所述第二电极与所述发光元件的所述相对端中的剩余端连接。
4.根据权利要求3所述的显示装置，其中，所述显示元件层还包括：
第一绝缘层，设置在所述发光元件与所述像素电路层之间；以及
第二绝缘层，设置在所述发光元件的上表面的一部分上。
5.根据权利要求4所述的显示装置，其中，所述第一接触电极和所述第二接触电极设置在同一层上，并且在所述第二绝缘层上彼此间隔开且彼此电绝缘。
6.根据权利要求5所述的显示装置，其中，所述像素电路层包括：
至少一个晶体管，设置在所述基体层上；以及
钝化层，设置在所述晶体管上。
7.根据权利要求6所述的显示装置，其中，所述钝化层与所述壁和所述堤在同一表面上。
8.根据权利要求7所述的显示装置，其中，所述钝化层与所述壁和所述堤是一体的，并且包括与所述壁和所述堤的材料相同的材料。
9.根据权利要求8所述的显示装置，所述显示装置还包括：导电图案，设置在所述基体层与所述晶体管之间。
10.根据权利要求9所述的显示装置，其中，所述导电图案包括：光屏蔽图案，阻挡光进入所述基体层的后表面。
11.根据权利要求6所述的显示装置，所述显示装置还包括：
颜色转换层，设置在所述显示元件层上，所述颜色转换层包括用于将所述光转换为具有设定颜色的光的颜色转换颗粒；以及
基底，设置在所述颜色转换层上。
12.根据权利要求6所述的显示装置，所述显示装置还包括：
基底，设置在所述显示元件层上；以及
中间层，设置在所述显示元件层与所述基底之间。
13.根据权利要求12所述的显示装置，其中，所述中间层包括：粘合材料，用于使所述显示元件层接合到所述基底。
14.根据权利要求1所述的显示装置，其中，所述第一电极和所述第二电极彼此电分离，并且所述第一电极和所述第二电极中的一个电极包围所述第一电极和所述第二电极中的剩余一个电极。
15.根据权利要求1所述的显示装置，其中，所述发光元件包括：超小型发光二极管，为圆柱体或多棱柱体的形状，所述超小型发光二极管为微米级尺寸或纳米级尺寸。
16.一种制造显示装置的方法，所述方法包括：
提供包括多个子像素的基体层，所述多个子像素中的每个子像素包括发射区域和非发射区域；以及
在所述基体层上形成从每个子像素的所述发射区域发射光的显示元件层，
其中，形成所述显示元件层包括：
在每个子像素的所述发射区域中形成壁，同时，在每个子像素的所述非发射区域中形成堤；
在所述壁上形成彼此间隔开的第一电极和第二电极；
形成暴露与所述第一电极和所述第二电极中的每个对应的电极的上表面的一部分的第一绝缘层；
通过向所述第一电极和所述第二电极分别施加对应的对准电压来使多个发光元件在所述第一电极与所述第二电极之间对准；
在所述多个发光元件上形成暴露所述多个发光元件中的每个的相对端的第二绝缘层；以及
在所述第二绝缘层上形成第一接触电极和第二接触电极。
17.根据权利要求16所述的方法，其中，所述第一接触电极和所述第二接触电极设置在同一层上，在所述第二绝缘层上彼此间隔开且彼此电绝缘。
18.根据权利要求16所述的方法，其中，形成所述基体层包括：
在所述基体层上形成至少一个晶体管；以及
在所述晶体管上形成钝化层。
19.根据权利要求18所述的方法，其中，所述钝化层与所述壁和所述堤是一体的，并且所述钝化层、所述壁和所述堤包括相同的材料。
20.根据权利要求19所述的方法，其中，所述第一电极和所述第二电极彼此电分离，并且所述第一电极和所述第二电极中的一个电极包围所述第一电极和所述第二电极中的剩余一个电极。
CN201980062084.2A 2018-09-21 2019-03-21 显示装置及其制造方法 Pending CN112740407A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0114339 2018-09-21
KR1020180114339A KR102524569B1 (ko) 2018-09-21 2018-09-21 표시 장치 및 그의 제조 방법
PCT/KR2019/003331 WO2020059990A1 (ko) 2018-09-21 2019-03-21 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN112740407A true CN112740407A (zh) 2021-04-30

Family

ID=69887387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980062084.2A Pending CN112740407A (zh) 2018-09-21 2019-03-21 显示装置及其制造方法

Country Status (6)

Country Link
US (1) US20220115470A1 (zh)
EP (1) EP3855495A4 (zh)
JP (1) JP7204898B2 (zh)
KR (1) KR102524569B1 (zh)
CN (1) CN112740407A (zh)
WO (1) WO2020059990A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962096B (zh) * 2019-04-15 2021-02-23 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
KR20210132782A (ko) * 2020-04-27 2021-11-05 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210141827A (ko) * 2020-05-13 2021-11-23 삼성디스플레이 주식회사 표시 장치
WO2021242074A1 (ko) 2020-05-26 2021-12-02 삼성디스플레이 주식회사 표시 장치
KR20210157928A (ko) 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치
KR20220007775A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220007777A (ko) * 2020-07-09 2022-01-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220020483A (ko) * 2020-08-11 2022-02-21 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20220025986A (ko) 2020-08-24 2022-03-04 삼성디스플레이 주식회사 표시 장치
KR20220026626A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220030404A (ko) 2020-08-31 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220046739A (ko) * 2020-10-07 2022-04-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220049685A (ko) * 2020-10-14 2022-04-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220053765A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
KR20220088565A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치
US20220399398A1 (en) * 2021-06-09 2022-12-15 Samsung Display Co., Ltd. Display device and method of fabricating the same
KR20230053798A (ko) * 2021-10-14 2023-04-24 삼성디스플레이 주식회사 표시 장치
KR20230121196A (ko) * 2022-02-09 2023-08-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230165925A (ko) * 2022-05-26 2023-12-06 삼성디스플레이 주식회사 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752482A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 有机发光二极管显示装置
KR20160092826A (ko) * 2015-01-28 2016-08-05 엘지디스플레이 주식회사 유기전계발광 표시소자
KR101730977B1 (ko) * 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
CN108242217A (zh) * 2016-12-26 2018-07-03 三星显示有限公司 显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102574913B1 (ko) * 2018-08-07 2023-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102652645B1 (ko) * 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752482A (zh) * 2013-12-30 2015-07-01 乐金显示有限公司 有机发光二极管显示装置
KR20160092826A (ko) * 2015-01-28 2016-08-05 엘지디스플레이 주식회사 유기전계발광 표시소자
KR101730977B1 (ko) * 2016-01-14 2017-04-28 피에스아이 주식회사 초소형 led 전극어셈블리
KR20180007376A (ko) * 2016-07-12 2018-01-23 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180055021A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
CN108242217A (zh) * 2016-12-26 2018-07-03 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
US20220115470A1 (en) 2022-04-14
KR102524569B1 (ko) 2023-04-24
WO2020059990A1 (ko) 2020-03-26
JP7204898B2 (ja) 2023-01-16
EP3855495A4 (en) 2022-06-22
KR20200034896A (ko) 2020-04-01
JP2022502694A (ja) 2022-01-11
EP3855495A1 (en) 2021-07-28

Similar Documents

Publication Publication Date Title
CN112740407A (zh) 显示装置及其制造方法
KR102516131B1 (ko) 표시 장치 및 그의 제조 방법
KR102666834B1 (ko) 표시 장치 및 이의 제조 방법
KR102541260B1 (ko) 표시 장치 및 그의 제조 방법
EP3787027A1 (en) Light-emitting device, display device having same, and method for manufacturing same
EP3913678A1 (en) Light-emitting device and display device comprising same
EP3826067A1 (en) Light-emitting device and display device including same
KR102602621B1 (ko) 표시 장치
CN112437988A (zh) 发光器件、其制造方法以及包括该发光器件的显示装置
CN112470294B (zh) 发光装置、其制造方法以及设置有其的显示装置
CN112470301A (zh) 发光装置、其制造方法和包括该发光装置的显示装置
CN113228289A (zh) 显示装置及其修复方法
CN113692648A (zh) 显示装置及制造显示装置的方法
CN112543999A (zh) 显示装置及其制造方法
CN112789726A (zh) 显示装置及其制造方法
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
EP3968383A1 (en) Pixel and display device comprising same
EP3890019A1 (en) Display device and manufacturing method therefor
CN114207848B (zh) 显示装置及其制造方法
US20220052228A1 (en) Pixel and display device including the same
EP3985734A1 (en) Display device and method for manufacturing same
CN113711359A (zh) 显示设备及制造其的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination