CN112913025A - 发光装置和包括发光装置的显示装置 - Google Patents

发光装置和包括发光装置的显示装置 Download PDF

Info

Publication number
CN112913025A
CN112913025A CN201980048686.2A CN201980048686A CN112913025A CN 112913025 A CN112913025 A CN 112913025A CN 201980048686 A CN201980048686 A CN 201980048686A CN 112913025 A CN112913025 A CN 112913025A
Authority
CN
China
Prior art keywords
electrode
light emitting
disposed
emitting elements
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980048686.2A
Other languages
English (en)
Inventor
孔兑辰
李熙根
李新兴
赵显敏
金大贤
金明姬
韦德和·巴塞尔
太昌一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112913025A publication Critical patent/CN112913025A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种发光装置可以包括：基底，包括多个单位发光区域；第一电极和第二电极，第一电极设置在基底上，第二电极布置为与第一电极间隔开；多个发光元件，设置在基底上，并且每个发光元件具有在纵向方向上的第一端部和第二端部；分隔壁，设置在各个单位发光区域中，并且包括用于暴露各个单位发光区域的部分的多个开口；第一接触电极，用于将第一电极与多个发光元件中的每个的第一端部电连接；以及第二接触电极，用于将第二电极与多个发光元件中的每个的第二端部电连接，其中，在多个发光元件之中的至少一个发光元件可以布置在多个开口中的每个中。

Description

发光装置和包括发光装置的显示装置
技术领域
本公开的各种实施例涉及发光装置和具有发光装置的显示装置。
背景技术
发光二极管(在下文中，被称为“LED”)即使在差的环境条件下也可以具有相对令人满意的耐久性，并且可以在寿命和亮度方面具有优异的性能。
为了将LED应用于照明装置、显示装置等，需要将LED连接到电极，使得电源的电压可以被施加到LED。关于LED的应用目的、减小电极所需空间的方法或制造LED的方法，已经进行了关于LED与电极之间的布置关系的各种研究。
用于布置LED和电极的方案可以被分类为在电极上直接生长LED的方案和独立生长LED然后将LED设置在电极上的方案。
在后一方案的情况下，如果LED是纳米级超小型二极管，存在难以将LED设置在电极上的问题。
发明内容
技术问题
本公开的各种实施例涉及其中可以增强超小型发光二极管的发光效率的发光装置以及具有该发光装置的显示装置。
技术方案
根据本公开的方面，发光装置可以包括：基底，包括多个单位发射区域；第一电极和第二电极，第一电极设置在基底上，第二电极设置在与第一电极间隔开的位置处；多个发光元件，设置在基底上，并且每个发光元件包括在纵向方向上的第一端和第二端；分隔壁，设置在所述多个单位发射区域中的每个中，并且包括多个开口，每个单位发射区域的部分在所述多个开口中被暴露；第一接触电极，将第一电极与所述多个发光元件中的每个的第一端电连接；以及第二接触电极，将第二电极与所述多个发光元件中的每个的第二端电连接。所述多个发光元件中的至少一个可以设置在所述多个开口中的每个中。
在本公开的实施例中，分隔壁可以包括：多个第一分隔壁，在第一方向上延伸；以及多个第二分隔壁，在与第一方向交叉的第二方向上延伸。所述多个开口可以包括通过使所述多个第一分隔壁与所述多个第二分隔壁交叉而形成的区域。
在本公开的实施例中，在平面图中，分隔壁可以具有网格形状。
在本公开的实施例中，在平面图中，所述多个开口可以设置在第一电极与第二电极之间。
在本公开的实施例中，所述多个发光元件可以通过在第一电极与第二电极之间形成的电场在基底上且在与各个开口对应的位置处对准。
在本公开的实施例中，所述多个开口中的每个的横向宽度和纵向宽度可以大于所述多个发光元件中的每个的长度。
在本公开的实施例中，在平面图中，所述多个第二分隔壁可以与第一电极和第二电极中的每个叠置。第一电极和第二电极中的每个可以设置在与第一电极和第二电极中的每个对应的第二分隔壁上。第一电极和第二电极可以设置在同一层上并且彼此间隔开预定距离。
在本公开的实施例中，在平面图中，第二分隔壁可以与第一电极叠置。第一电极和第二电极可以设置在不同的层上并且彼此间隔开预定距离。
在本公开的实施例中，多个发光元件中的每个可以包括：第一导电半导体层，掺杂有第一导电掺杂剂；第二导电半导体层，掺杂有第二导电掺杂剂；以及活性层，设置在第一导电半导体层与第二导电半导体层之间。
在本公开的实施例中，所述多个发光元件中的每个可以包括包含具有微米级或纳米级尺寸的圆柱或多棱柱的形状的发光二极管。
根据本公开的方面，显示装置可以包括：基底，包括显示区域和非显示区域；以及多个像素，设置在显示区域中，并且每个像素包括多个子像素。所述多个子像素中的每个可以包括像素电路层和显示元件层，像素电路层包括至少一个晶体管，显示元件层包括通过其发射光的单位发射区域。
在本公开的实施例中，显示元件层可以包括：第一电极，设置在像素电路层上，以及第二电极，设置在与第一电极间隔开的位置处；多个发光元件，设置在像素电路层上，并且每个发光元件包括在纵向方向上的第一端和第二端；分隔壁，设置在像素电路层上，并且包括多个开口，所述多个子像素中的每个的单位发射区域的部分在所述多个开口中被暴露；第一接触电极，将第一电极与所述多个发光元件中的每个的第一端电连接；以及第二接触电极，将第二电极与所述多个发光元件中的每个的第二端电连接。所述多个发光元件中的至少一个可以设置在所述多个开口中的每个中。
有益效果
本公开的各种实施例可以提供具有增强的发光效率的发光装置以及具有该发光装置的显示装置。
附图说明
图1a和图1b均是示出根据本公开的实施例的发光元件的透视图。
图2是示出包括图1a的发光元件的发光装置的单位发射区域的平面图。
图3a是沿着图2的线I-I'截取的剖视图。
图3b示出了根据本公开的实施例的发光装置，并且是对应于图2的线I-I'的剖视图。
图4a至图4g是顺序地示出制造图2的发光装置的方法的示意性平面图。
图5a至图5i是顺序地示出制造图3a的发光装置的方法的剖视图。
图6是示出根据本公开的实施例的图2的发光装置的单位发射区域的平面图。
图7是沿着图6的线II-II'截取的剖视图。
图8示出了根据本公开的实施例的显示装置，具体地，是示出使用图1a中所示出的发光元件作为发光源的显示装置的示意性平面图。
图9a至图9c是示出根据各种实施例的图8的显示装置的单位发射区域的示例的电路图。
图10是示出图8中所示的像素中的一个像素的示意性平面图。
图11是沿着图10的线III-III'截取的剖视图。
图12是示出根据实施例的图8中所示的像素中的一个像素的平面图。
图13是沿着图12的线IV-IV'截取的剖视图。
具体实施方式
由于本公开允许各种改变和许多实施例，所以将在附图中示出并在书面描述中详细描述具体实施例。然而，这不旨在将本公开限于实践的具体模式，将理解的是，不脱离本公开的精神和技术范围的所有改变、等同和替换被包含在本公开中。
在整个公开中，贯穿本公开的各种附图和实施例，同样的附图标记指同样的部分。在附图中的元件的尺寸可以为了图示的清晰而被夸大。将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应该限于这些术语。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离本公开的教导的情况下，下面所讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。在本公开中，除非上下文另外清楚地指示，否则单数形式旨在包括复数形式。
还将理解的是，如在此所使用的术语“包含”、“包括”、“具有”等，说明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组合，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或其组合。此外，当诸如层、膜、区域或板的第一部分设置在第二部分上时，第一部分不仅可以直接在第二部分上，而且第三部分可以插入在第一部分与第二部分之间。此外，当表达为诸如层、膜、区域或板的第一部分形成在第二部分上时，第二部分的其上形成有第一部分的表面不限于第二部分的上表面，而是可以包括诸如第二部分的侧表面或下表面的其它表面。相反，当诸如层、膜、区域或板的第一部分设置在第二部分下面时，第一部分不仅可以直接在第二部分下面，而且第三部分可以插入在第一部分与第二部分之间。
将在下文中参照附图详细描述本公开的实施例。
图1a和图1b是示出根据本公开的实施例的各种类型的发光元件的透视图。尽管图1a和图1b示出了圆柱形的发光元件，但是本公开不限于此。
参照图1a和图1b，根据本公开的实施例的发光元件LD可以包括第一导电半导体层11、第二导电半导体层13和置于第一导电半导体层11与第二导电半导体层13之间的活性层12。
例如，发光元件LD可以实现为通过连续堆叠第一导电半导体层11、活性层12和第二导电半导体层13而形成的堆叠体。
在本公开的实施例中，发光元件LD可以以沿一个方向延伸的棒的形式设置。如果发光元件LD沿其延伸的方向被限定为纵向方向，发光元件LD可以在纵向方向上具有第一端和第二端。
第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端上，第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端上。
尽管发光元件LD可以以圆柱的形式设置，但是本公开不限于此。发光元件LD可以具有在纵向方向上延伸的棒状形状或条状形状(即，以具有大于1的纵横比)。例如，发光元件LD的在纵向方向上的长度L可以大于其直径。
发光元件LD可以包括以具有对应的例如微米级或纳米级尺寸的直径和/或长度的超小型尺寸制造的发光二极管。
然而，发光元件LD的尺寸不限于此，并且可以改变发光元件LD的尺寸以满足对其应用发光元件LD的照明装置或自发射显示装置的需求。
第一导电半导体层11可以包括例如至少一个n型半导体层。例如，第一导电半导体层11可以包括半导体层，该半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。
形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由各种其它材料形成。
活性层12可以形成在第一导电半导体层11上并且具有单量子阱结构或多量子阱结构。在本公开的实施例中，掺杂有导电掺杂剂的覆层(未示出)可以形成在活性层12上和/或下面。例如，覆层可以由AlGaN层或InAlGaN层形成。此外，可以采用诸如AlGaN或AlInGaN的材料来形成活性层12。
如果将预定电压或更大电压的电场施加到发光元件LD的相对端，则发光元件LD通过活性层12中的电子-空穴对的结合而发射光。
第二导电半导体层13可以设置在活性层12上并且可以包括具有与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括包含InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料的半导体层，并且掺杂有诸如Mg的第二导电掺杂剂。
形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由各种其它材料形成。
在本公开的实施例中，如图1a中所示出的，除了包括第一导电半导体层11、活性层12和第二导电半导体层13之外，发光元件LD还可以包括设置在第二导电半导体层13上的一个电极层15。此外，在实施例中，如图1b中所示，除了包括电极层15之外，发光元件LD还可以包括设置在第一导电半导体层11的一端上的另一电极层16。
尽管电极层15和16中的每个可以由欧姆接触电极形成，但是本公开不限于此。此外，电极层15和16中的每个可以包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金可以单独使用或彼此组合使用。然而，本公开不限于此。
包括在各个电极层15和16中的材料可以彼此相同或不同。
电极层15和16可以是透明的或半透明的。因此，从发光元件LD产生的光可以穿过电极层15和16，然后被发射到发光元件LD外部。
在本公开的实施例中，发光元件LD还可以包括绝缘膜14。在本公开的实施例中，绝缘膜14可以被省略，或者可以设置为仅覆盖第一导电半导体层11、活性层12和第二导电半导体层13中的一些。
如图1a中所示出的，绝缘膜14可以设置在发光元件LD的除了发光元件LD的相对端中的一端之外的部分上。在这种情况下，绝缘膜14可以仅暴露设置在发光元件LD的第二导电半导体层13的一端上的一个电极层15，并且可以包围除了电极层15之外的组件的整个侧表面。在此，绝缘膜14可以允许发光元件LD的至少相对端暴露于外部。例如，绝缘膜14不仅可以允许设置在第二导电半导体层13的一端上的电极层15暴露于外部而且允许第一导电半导体层11的一端暴露于外部。
在实施例中，如图1b中所示，在电极层15和16设置在发光元件LD的相应的相对端上的情况下，绝缘膜14可以允许电极层15和16中的每个的至少一部分暴露于外部。可选择地，在实施例中，可以不设置绝缘膜14。
在本公开的实施例中，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由SiO2、Si3N4、Al2O3和TiO2组成的组中选择的至少一种绝缘材料，但其不限于此。换句话说，可以采用具有绝缘性质的各种材料。
如果绝缘膜14设置在发光元件LD上，则可以防止活性层12与未示出的第一电极和/或第二电极短路。
此外，由于绝缘膜14，可以使发光元件LD的表面上的缺陷的发生最小化，并且可以提高发光元件LD的寿命和效率。在多个发光元件LD设置为彼此紧密接触的情况下，绝缘膜14可以防止在发光元件LD之间发生的不期望的短路。
可以采用发光元件LD作为为用于各种显示装置的光源。发光元件LD可以通过表面处理工艺来制造。
图2是示出包括图1a的发光元件的发光装置的单位发射区域的平面图。图3a是沿着图2的线I-I'截取的剖视图。图3b示出了根据本公开的实施例的发光装置，并且是对应于图2的线I-I'的剖视图。
尽管为了方便起见，图2示出了多个发光元件在水平方向上对准，但是发光元件的对准不限于此。在一些实施例中，发光元件可以在与水平方向交叉的方向上对准。
在图2中，单位发射区域可以是包括在发射显示面板中的子像素中的一个子像素的像素区域。
参照图1a、图2、图3a和图3b，根据本公开的实施例的发光装置可以包括基底SUB和设置在基底SUB上的多个发光元件LD，基底SUB上设置有具有单位发射区域100的至少一个子像素SP。
基底SUB可以包括诸如玻璃、有机聚合物或晶体的绝缘材料。此外，基底SUB可以由具有柔性的材料制成以便是可弯曲的或可折叠的，并且可以具有单层结构或多层结构。
例如，基底SUB可以包括以下材料中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。然而，基底SUB的材料可以变化。
用于防止杂质扩散到发光元件LD中的阻挡层BRL可以设置在基底SUB上。
在本公开的实施例中，发光元件LD中的每个可以由发光二极管形成，该发光二极管由具有无机晶体结构的材料制成并且具有超小型尺寸(例如，对应于纳米级或微米级)。
发光元件LD中的每个可以包括第一导电半导体层11、第二导电半导体层13以及置于第一导电半导体层11与第二导电半导体层13之间的活性层12。在一些实施例中，发光元件LD中的每个还可以包括设置在第二导电半导体层13的一侧上的电极层15。
发光元件LD中的每个可以包括第一端EP1和第二端EP2。第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端EP1上，第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端EP2上。在本公开的实施例中，发光元件LD中的每个可以发射彩色光和/或白光中的任何一种光。
用于覆盖发光元件LD中的每个的上表面的一部分的第二绝缘层INS2可以设置在发光元件LD上。因此，发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。
第一绝缘层INS1可以设置在发光元件LD中的每个下面。第一绝缘层INS1可以填充在基底SUB与发光元件LD中的每个之间的空间，以稳定地支撑发光元件LD并防止发光元件LD从基底SUB被去除。第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
分隔壁PW、第一连接线CNL1和第二连接线CNL2、第一电极REL1和第二电极REL2以及第一接触电极CNE1和第二接触电极CNE2可以设置在子像素SP的单位发射区域100中。
分隔壁PW可以设置在基底SUB上并且可以限定子像素SP的单位发射区域100。具体地，分隔壁PW可以以包围其中发光元件LD在子像素SP的单位发射区域100中对准的区域的形式设置。
分隔壁PW可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。在实施例中，分隔壁PW可以包括单个有机绝缘层和/或单个无机绝缘层，但是本公开不限于此。例如，分隔壁PW可以具有通过堆叠多个有机绝缘层和多个无机绝缘层而形成的多层结构。
分隔壁PW可以包括在第一方向DR1上延伸的多个第一分隔壁PW1以及在与第一方向DR1交叉的第二方向DR2上延伸的多个第二分隔壁PW2。分隔壁PW可以通过第一分隔壁PW1和第二分隔壁PW2而具有网格形状。
具有网格形状的分隔壁PW可以具有多个开口VO。开口VO中的每个可以是通过使第一分隔壁PW1和第二分隔壁PW2彼此交叉而形成的区域。
开口VO中的一个开口VO可以是通过使在第二方向DR2上彼此相邻的两个第二分隔壁PW2和在第一方向DR1上彼此相邻的两个第一分隔壁PW1交叉而形成的区域。开口VO中的每个可以暴露基底SUB的与其中发光元件LD在单位发射区域100中对准的区域对应的部分。
在本公开的实施例中，第一分隔壁PW1和第二分隔壁PW2可以彼此接触并彼此连接，并且可以一体地设置。在平面图中，第一分隔壁PW1和第二分隔壁PW2可以分别与第一电极REL1和第二电极REL2叠置。
第一分隔壁PW1中的每个可以与对应的电极部分地叠置。
尽管第二分隔壁PW2中的每个可以与对应的电极完全叠置，但是本公开不限于此。在一些实施例中，第二分隔壁PW2中的每个可以与对应的电极部分地叠置。例如，第二分隔壁PW2中的一个第二分隔壁PW2可以与第一电极REL1完全叠置。与一个第二分隔壁PW2相邻的第二分隔壁PW2可以与第二电极REL2完全叠置。
第一分隔壁PW1和第二分隔壁PW2可以一体地设置，可以设置在基底SUB的同一平面上，并且可以具有相同的高度。
如图3a中所示出的，第二分隔壁PW2中的每个可以包括具有诸如半圆形或半椭圆形的剖面形状的弯曲表面，该弯曲表面的宽度从基底SUB的一个表面朝向其上端减小，但是本公开不限于此。在一个实施例中，如图3b中所示出的，第二分隔壁PW2中的每个可以具有梯形剖面，该梯形剖面在宽度上从基底SUB的一个表面朝向其上端减小。
在剖视图中，第二分隔壁PW2中的每个的形状不限于前述示例，并且可以在其中可以增强从发光元件LD中的每个发射的光的效率的范围内变化。
尽管在附图中未示出，但是第一分隔壁PW1中的每个的剖面形状可以与第二分隔壁PW2中的每个的剖面形状基本上相同。
如上面描述的，具有网格形状的分隔壁PW可以是封闭型结构，该封闭型结构封闭子像素SP的单位发射区域100中的第一电极REL1和第二电极REL2，并且仅允许基底SUB的与各个开口VO对应的部分被暴露。然而，本公开不限于前述示例。
在本公开的实施例中，分隔壁PW可以具有在其周边上包括线型边的矩形形状，但是本公开不限于此。在实施例中，分隔壁PW的周边可以以诸如具有弯曲边的圆形形状或椭圆形形状或者包括由直线和曲线形成的边的半圆形形状或半椭圆形形状的各种形式形成。
在本公开的实施例中，发光元件LD可以设置在基底SUB的通过第一电极REL1与第二电极REL2之间的各个开口VO暴露的部分上。
第一连接线CNL1可以在子像素SP中在第一方向DR1上延伸，并且可以包括与第一电极REL1连接的第1-1连接线CNL1_1以及设置在第1-1连接线CNL1上的第1-2连接线CNL1_2。
第1-1连接线CNL1_1可以与第一电极REL1一体地设置。第1-1连接线CNL1_1可以仅设置在子像素SP中，使得子像素SP可以与同其相邻的子像素电分离。因此，子像素SP可以独立于与其相邻的子像素而驱动。
第二连接线CNL2可以包括与第二电极REL2连接的第2-1连接线CNL2_1以及设置在第2-1连接线CNL2_1上的第2-2连接线CNL2_2。
第2-1连接线CNL2_1可以与第二电极REL2一体地设置，并且可以不仅延伸到子像素SP而且延伸到与子像素SP相邻的子像素。因此，子像素SP和与其相邻的子像素可以共同连接到第2-1连接线CNL2_1。
第一电极REL1可以包括第1-1电极REL1_1和第1-2电极REL1_2，第1-1电极REL1_1和第1-2电极REL1_2从在第一方向DR1上延伸的第1-1连接线CNL1_1在第二方向DR2上分叉。第1-1电极REL1_1、第1-2电极REL1_2和第1-1连接线CNL1_1可以一体地设置并且彼此电连接和/或物理连接。
第二电极REL2可以从在第一方向DR1上延伸的第2-1连接线CNL2_1在第二方向DR2上分叉。第二电极REL2和第2-1连接线CNL2_1可以一体地设置并且彼此电连接和/或物理连接。
在平面图中，第一电极REL1和第二电极REL2均可以具有在第二方向DR2上延伸的条形形状，但是本公开不限于此。在实施例中，第一电极REL1和第二电极REL2中的每个的形状可以在其中可以形成用于使子像素SP中的发光元件LD对准的电场的范围内以各种方式改变。
在平面图中，第二电极REL2可以设置在第1-1电极REL1_1与第1-2电极REL1_2之间，并且与第1-1电极REL1_1和第1-2电极REL1_2中的每个间隔开预定距离。第1-1电极REL1_1、第1-2电极REL1_2和第二电极REL2可以交替设置在基底SUB上。
在发光元件LD在子像素SP中对准之前，第一对准电压可以通过第1-1连接线CNL1_1被施加到第一电极REL，第二对准电压可以通过第2-1连接线CNL2_1被施加到第二电极REL2。第一对准电压和第二对准电压可以具有不同的电压电平。
由于将具有不同电压电平的预定对准电压分别施加到第一电极REL1和第二电极REL2，所以可以在第一电极REL1与第二电极REL2之间形成电场。发光元件LD可以通过电场在第一电极REL1与第二电极REL2之间的基底SUB上对准。
第一电极REL1和第二电极REL2中的每个可以设置在分隔壁PW2上。例如，第1-1电极REL1可以设置在分隔壁PW的第二分隔壁PW2中的一个第二分隔壁PW2(在下文中，被称为“第2-1分隔壁”)上。第二电极REL2可以设置在与第2-1分隔壁PW2相邻的一个第二分隔壁PW2(在下文中，被称为“第2-2分隔壁”)上。第1-2电极REL1_2可以设置在与第2-2分隔壁PW2相邻的一个第二分隔壁PW2(在下文中，被称为“第2-3分隔壁”)上。
因此，第一电极REL1和第二电极REL2中的每个可以具有与对应的第二分隔壁PW2的形状对应的形状。
在第二分隔壁PW2具有梯形剖面的情况下，第一电极REL1和第二电极REL2中的每个可以具有与对应的第二分隔壁PW2的边的倾斜对应的倾斜结构。在第二分隔壁PW2具有半圆形剖面或半椭圆形剖面的情况下，第一电极REL1和第二电极REL2中的每个可以具有与对应的第二分隔壁PW2的弯曲表面对应的曲率。
在平面图中，第一电极REL1和第二电极REL2中的每个可以与对应的第二分隔壁PW2叠置。例如，第1-1电极REL1_1可以与第2-1分隔壁PW2叠置。第二电极REL2可以与第2-2分隔壁PW2叠置。第1-2电极REL1_2可以与第2-3分隔壁PW2叠置。
在平面图中，第一电极REL1和第二电极REL2中的每个可以与分隔壁PW的第一分隔壁PW1部分地叠置。例如，第1-1电极REL1_1可以与第一分隔壁PW1之中的在第1-1电极REL1_1与第二电极REL2之间设置的第一分隔壁PW1(在下文中，被称为“第1-1分隔壁”)中的每个的第一边叠置。第二电极REL2可以与第1-1分隔壁中的每个的第二边叠置，并且与第一分隔壁PW1之中的设置在第二电极REL2与第1-2电极REL1_2之间的第一分隔壁PW1(在下文中，被称为“第1-2分隔壁”)中的每个的第一边叠置。第1-2电极REL1_2可以与第1-2分隔壁PW1中的每个的第二边叠置。
第一电极REL1和第二电极REL2可以设置在基底SUB上且在彼此间隔开的位置处，发光元件LD置于第一电极REL1与第二电极REL2之间。
在本公开的实施例中，第一电极REL1可以设置为与发光元件LD中的每个的相对端EP1和EP2中的一个相邻，并且可以通过第一接触电极CNE1电连接到发光元件LD。第二电极REL2可以设置为与发光元件LD中的每个的相对端EP1和EP2中的另一个相邻，并且可以通过第二接触电极CNE2电连接到发光元件LD。
第一电极REL1和第二电极REL2可以设置在同一平面上，并且可以具有相同的高度。如果第一电极REL1和第二电极REL2具有相同的高度，则发光元件LD中的每个可以更可靠地连接到第一电极REL1和第二电极REL2。
第一电极REL1和第二电极REL2、第1-1连接线CNL1_1和第2-1连接线CNL2_1可以由导电材料形成。导电材料可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr的金属或它们的合金，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO)的导电氧化物以及诸如PEDOT的导电聚合物。
第一电极REL1和第二电极REL2、第1-1连接线CNL1_1和第2-1连接线CNL2_1中的每者可以具有单层结构，但是本公开不限于此，例如，其可以具有通过堆叠金属、合金、导电氧化物和导电聚合物中的两种或更多种材料而形成的多层结构。
第一电极REL1和第二电极REL2、第1-1连接线CNL1_1和第2-1连接线CNL2_1的材料不限于前述材料。例如，第一电极REL1和第二电极REL2、第1-1连接线CNL1_1和第2-1连接线CNL2_1可以由具有预定反射率的导电材料制成，以允许从发光元件LD的相对端发射的光在沿其显示图像的方向(例如，正面方向)上行进。
由于第一电极REL1和第二电极REL2具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的形状，所以从发光元件LD中的每个的相对端EP1和EP2发射的光可以被第一电极REL1和第二电极REL2反射，由此光可以更有效地在正面方向上行进。因此，可以增强从发光元件LD发射的光的效率。
在本公开的实施例中，第一分隔壁PW1和第二分隔壁PW2连同设置在第一分隔壁PW1和第二分隔壁PW2上的第一电极REL1和第二电极REL2可以用作用于增强从发光元件LD中的每个发射的光的效率的反射组件。
尽管为了说明起见，第一电极REL1和第二电极REL2示出为直接设置在基底SUB上，但是本公开不限于此。例如，用于使显示装置能够被驱动为无源矩阵或有源矩阵的组件可以进一步设置在基底SUB与第一电极REL1和第二电极REL2之间。
在发光装置被驱动为有源矩阵的情况下，例如，信号线、绝缘层和/或晶体管可以设置在基底SUB与第一电极REL1和第二电极REL2之间。
信号线可以包括扫描线、数据线、电源线等。晶体管可以连接到信号线，并且可以包括栅电极、半导体层、源电极和漏电极。
第一电极REL1和第二电极REL2中的任何一个可以是阳电极，另一个可以是阴电极。在本公开的实施例中，第一电极REL1可以是阳电极，并且第二电极REL2可以是阳电极。
在这种情况下，晶体管的源电极和漏电极中的一个电极可以连接到第一电极REL1和第二电极REL2中的任何一个电极。数据线的数据信号可以通过晶体管施加到任何一个电极。在此，信号线、绝缘层和/或晶体管的数量和形状可以变化。
在本公开的实施例中，第一电极REL1可以通过接触孔(未示出)电连接到晶体管。因此，提供到晶体管的信号可以被施加到第一电极REL1。在发光装置被驱动为有源矩阵的情况下，第二电极REL2可以通过接触孔(未示出)电连接到信号线。因此，信号线的电压可以被施加到第二电极REL2。
在本公开的实施例中，发光元件LD可以包括在第1-1电极REL1_1与第二电极REL2之间对准的多个第一发光元件LD1以及在第二电极REL2与第1-2电极REL1_2之间对准的多个第二发光元件LD2。
第一发光元件LD1中的每个的第一端EP1可以通过第一接触电极CNE1电连接到第1-1电极REL1_1。因此，晶体管的信号可以传输到第一发光元件LD1中的每个的第一端EP1。第一发光元件LD1中的每个的第二端EP2可以通过第二接触电极CNE2电连接到第二电极REL2。因此，信号线的电压可以传输到第一发光元件LD1中的每个的第二端EP2。
第二发光元件LD2中的每个的第一端EP1可以通过第二接触电极CNE2电连接到第二电极REL2。因此，信号线的电压可以被传输到第二发光元件LD2中的每个的第一端EP1。第二发光元件LD2中的每个的第二端EP2可以通过第一接触电极CNE1电连接到第1-2电极REL1_2。因此，晶体管的信号可以被传输到第二发光元件LD2中的每个的第二端EP2。
第一发光元件LD1和第二发光元件LD2可以构成子像素SP的光源。例如，如果在每个帧时段期间驱动电流流过子像素SP，则连接到子像素SP的第一电极REL1和第二电极REL2的发光元件LD可以发射具有与驱动电流对应的亮度的光。
第一接触电极CNE1可以设置在第一电极REL1上，以将第一电极REL1与发光元件LD中的每个的相对端EP1和EP2中的一端电连接和/或物理连接且可靠地连接。
第一接触电极CNE1可以由透明导电材料形成，以允许从发光元件LD中的每个发射并被第一电极REL1反射的光在正面方向上行进而没有损失。例如，透明导电材料可以包括ITO、IZO、ITZO等。第一接触电极CNE1的材料不限于上面描述的材料。
在平面图中，第一接触电极CNE1可以覆盖第一电极REL1并且与第一电极REL1叠置。此外，第一接触电极CNE1可以与发光元件LD中的每个的相对端EP1和EP2中的一个部分地叠置。
在本公开的实施例中，第一接触电极CNE1可以包括设置在第1-1电极REL1_1上的第1-1接触电极CNE1_1以及设置在第1-2电极REL1_2上的第1-2接触电极CNE1_2。
在平面图中，第1-1接触电极CNE1_1可以与第一发光元件LD1中的每个的第一端EP1和第1-1电极REL1_1叠置。在平面图中，第1-2接触电极CNE1_2可以与第二发光元件LD2中的每个的第二端EP2和第1-2电极REL1_2叠置。
用于覆盖第一接触电极CNE1的第三绝缘层INS3可以设置在第一接触电极CNE1上。第三绝缘层INS3可以防止第一接触电极CNE1暴露于外部，因此防止第一接触电极CNE1腐蚀。
第三绝缘层INS3可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。尽管第三绝缘层INS3可以具有如附图中所示的单层结构，但是本公开不限于此。例如，第三绝缘层INS3可以具有多层结构。在第三绝缘层INS3具有多层结构的情况下，第三绝缘层INS3可以具有通过交替堆叠多个无机绝缘层和多个有机绝缘层而形成的结构。例如，第三绝缘层INS3可以具有通过顺序堆叠第一无机绝缘层、有机绝缘层和第二无机绝缘层而形成的结构。
第二接触电极CNE2可以设置在第二电极REL2上。在平面图中，第二接触电极CNE2可以覆盖第二电极REL2并且与第二电极REL2叠置。此外，第二接触电极CNE2可以与第一发光元件LD1中的每个的第二端EP2和第二发光元件LD2中的每个的第一端EP1叠置。
第二接触电极CNE2和第一接触电极CNE1可以由相同的材料制成，但是本公开不限于此。
用于覆盖第二接触电极CNE2的第四绝缘层INS4可以设置在第二接触电极CNE2上。第四绝缘层INS4可以防止第二接触电极CNE2暴露于外部，因此防止第二接触电极CNE2腐蚀。第四绝缘层INS4可以由无机绝缘层或有机绝缘层形成。
覆盖层OC可以设置在第四绝缘层INS4上。
覆盖层OC可以是用于减缓由设置在覆盖层OC下面的第一分隔壁PW1和第二分隔壁PW2、第一电极REL1和第二电极REL2、第一接触电极CNE1和第二接触电极CNE2等形成的高度差的平坦化层。此外，覆盖层OC可以是用于防止氧或水渗透到发光元件LD中的封装层。
在一些实施例中，可以省略覆盖层OC。在省略覆盖层OC的情况下，第四绝缘层INS4可以用作用于防止氧或水渗透到发光元件LD中的封装层。
如上面描述的，预定电压可以通过第1-1电极REL1_1和第二电极REL2分别被施加到第一发光元件LD1中的每个的相对端EP1和EP2。因此，第一发光元件LD1中的每个可以通过第一发光元件LD1中的每个的活性层12中的电子-空穴对的结合来发射光。
此外，预定电压可以通过第二电极REL2和第1-2电极REL1_2分别被施加到第二发光元件LD2中的每个的相对端EP1和EP2。因此，第二发光元件LD2中的每个可以通过第二发光元件LD2中的每个的活性层12中的电子-空穴对的结合来发射光。
第一盖层CPL1和第二盖层CPL2可以设置在子像素SP的单位发射区域100中。
第一盖层CPL1可以设置在第一电极REL1上。第一盖层CPL1可以防止第一电极REL1由在制造发光装置的工艺期间引起的缺陷等而被损坏，并且可以进一步增大第一电极REL1与基底SUB之间的粘合力。
第一盖层CPL1可以由诸如IZO的透明导电材料形成，以使在正面方向上从发光元件LD中的每个发射并被第一电极REL1反射的光的损失最小化。
在本公开的实施例中，第一盖层CPL1可以包括第1-1盖层CPL1_1和第1-2盖层CPL1_2。第1-1盖层CPL1_1可以设置在第1-1电极REL1_1上。第1-2盖层CPL1_2可以设置在第1-2电极REL1_2上。
第1-1盖层CPL1_1和第1-2盖层CPL1_2可以连接到在第一方向DR1上延伸的第1-2连接线CNL1_2。第1-2连接线CNL1_2可以与第1-1盖层CPL1_1和第1-2盖层CPL1_2一体地设置。
第1-2连接线CNL1_2可以设置在第1-1连接线CNL1_1上，并且可以在平面图中与第1-1连接线CNL1_1叠置。因此，第一连接线CNL1可以由用于低电阻的双层结构形成。
第二盖层CPL2可以设置在第二电极REL2上。第二盖层CPL2可以防止第二电极REL2由在制造发光装置的工艺期间引起的缺陷等而被损坏，并且可以进一步增大第二电极REL2与基底SUB之间的粘合力。
第二盖层CPL2和第一盖层CPL1可以设置在同一层上，并且可以包括与第一盖层CPL1的材料相同的材料。第二盖层CPL2可以连接到在第一方向DR1上延伸的第2-2连接线CNL2_2。第二盖层CPL2可以与第2-2连接线CNL2_2一体地设置。
第2-2连接线CNL2_2可以设置在第2-1连接线CNL2_1上，并且可以在平面图中与第2-1连接线CNL2_1叠置。因此，第二连接线CNL2可以由用于低电阻的双层结构形成。
在下文中，将参照图2和图3a以堆叠顺序描述根据本公开的实施例的显示装置的构造。
包括第一分隔壁PW1和第二分隔壁PW2的网格形状分隔壁PW可以设置在其上设置有阻挡层BRL的基底SUB上。由于分隔壁PW的网格形状，基底SUB的与通过使第一分隔壁PW1和第二分隔壁PW2彼此交叉而形成的各个开口VO对应的一些区域可以被暴露。
第1-1连接线CNL1_1、第2-1连接线CNL2_1以及第一电极REL1和第二电极REL2可以设置在包括分隔壁PW的基底SUB上。
第一电极REL1和第二电极REL2中的每个可以设置在同一平面上且在对应的第二分隔壁PW2上。
第一盖层CPL1可以设置在第一电极REL1上。第二盖层CPL2可以设置在第二电极REL2上。此外，第1-2连接线CNL1_2可以设置在第1-1连接线CNL1_1上。第2-2连接线CNL2_2可以设置在第2-1连接线CNL2_1上。
第一绝缘层INS1可以设置在包括第一盖层CPL1和第二盖层CPL2等的基底SUB上。第一绝缘层INS1可以在第一电极REL1与第二电极REL2之间设置在基底SUB上。在本公开的实施例中，第一绝缘层INS1可以设置在基底SUB的通过分隔壁PW的在第一电极REL1与第二电极REL2之间的各个开口VO而暴露的一些区域中的每个上。
发光元件LD可以与第一绝缘层INS1对准。发光元件LD可以通过形成在第一电极REL1与第二电极REL2之间的电场而被诱导为自对准，并且可以设置在第一电极REL1与第二电极REL2之间的第一绝缘层INS1上。
第二绝缘层INS2可以设置在发光元件LD上以覆盖发光元件LD中的每个的上表面的一部分并且允许发光元件LD中的每个的相对端EP1和EP2被暴露。
第一接触电极CNE1可以设置在其上设置有第二绝缘层INS2的基底SUB上。第一接触电极CNE1可以覆盖第一盖层CPL1并且可以通过第一盖层CPL1电连接到第一电极REL1。在实施例中，在省略第一盖层CPL1的情况下，第一接触电极CNE1可以直接设置在第一电极REL1上并且直接连接到第一电极REL1。
第三绝缘层INS3可以设置在其上设置有第一接触电极CNE1的基底SUB上。
第二接触电极CNE2可以设置在其上设置有第三绝缘层INS3的基底SUB上。第二接触电极CNE2可以覆盖第二盖层CPL2并且通过第二盖层CPL2电连接到第二电极REL2。在实施例中，在省略第二盖层CPL2的情况下，第二接触电极CNE2可以直接设置在第二电极REL2上并且直接连接到第二电极REL2。
第四绝缘层INS4可以设置在其上设置有第二接触电极CNE2的基底SUB上。覆盖层OC可以设置在第四绝缘层INS4上。
如上面描述的，如果在第一电极REL1与第二电极REL2之间形成电场，由于具有网格形状的分隔壁PW的结构特性，发光元件LD可以在开口VO中的每个中密集地设置和对准。如果与子像素SP相邻的子像素也包括分隔壁PW，则发光元件LD可以在与子像素SP相邻的子像素中的分隔壁PW的开口VO中的每个中密集地设置并对准。在这种情况下，子像素SP中的发光元件LD的对准分布以及与子像素SP相邻的子像素中的每个中的发光元件LD的对准分布可以是均匀的。在每个子像素中的发光元件LD的对准分布是均匀的情况下，从每个子像素的发光元件LD发射的光的效率可以基本上彼此相同或相似。因此，发光装置可以在其整个区域上具有均匀的发光分布。
在本公开的实施例中，分隔壁PW被设计为具有网格形状，使得发光元件LD可以在子像素SP的目标区域中(换句话说，仅在分隔壁PW的开口VO中的每个中)密集地设置并对准。因此，可以防止其中发光元件LD在不期望的区域中对准的异常对准问题。
此外，在本公开的实施例中，由于发光元件LD在分隔壁PW的开口VO中的每个中密集地设置并对准，所以可以使发光元件LD中的每个与电连接到发光元件LD的电极之间的接触缺陷最小化。在本公开的实施例中，电极可以包括第一电极REL1和第二电极REL2，但是本公开不限于此。在一些实施例中，电极可以包括第一接触电极CNE1和第二接触电极CNE2。
图4a至图4g是顺序地示出制造图2的发光装置的方法的示意性平面图。图5a至图5i是顺序地示出制造图3a的发光装置的方法的剖视图。
参照图1a、图2、图3a、图4a和图5a，在一个子像素SP的单位发射区域100的基底SUB上形成分隔壁PW。
详细地，在将绝缘材料层(未示出)施加到基底SUB上之后，在绝缘材料层上形成光致抗蚀剂层(未示出)。在光致抗蚀剂层上设置掩模。此后，使用掩模图案化光致抗蚀剂层以形成光致抗蚀剂图案(未示出)，光致抗蚀剂图案的一些区域被选择性地去除。
通过使用光致抗蚀剂图案作为掩模选择性地蚀刻绝缘材料层来形成在平面图中具有网格形状的分隔壁PW。
分隔壁PW可以包括在第一方向DR1上延伸的多个第一分隔壁PW1以及在与第一方向DR1交叉的第二方向DR2上延伸的多个第二分隔壁PW2。分隔壁PW可以包括多个开口VO，多个开口VO是通过使第一分隔壁PW1和第二分隔壁PW2彼此交叉而形成的区域。
开口VO中的一个开口VO可以是通过使在第二方向DR2上彼此相邻的两个第二分隔壁PW2和在第一方向DR1上彼此相邻的两个第一分隔壁PW1交叉而形成的区域。一个开口VO可以具有相对于第一方向DR1的第一宽度W1以及相对于第二方向DR2的第二宽度W2。尽管一个开口VO可以以正方形的形式设置，正方形的第一宽度W1和第二宽度W2基本上彼此相同，但是本公开不限于此。在本公开的实施例中，一个开口VO的第一宽度W1可以大于图1a中所示出的一个发光元件LD的长度L。
在本公开的实施例中，一个开口VO和在第二方向DR2上与一个开口VO相邻的另一开口VO之间的距离W3可以等于第一分隔壁PW1中的每个的宽度。此外，一个开口VO与在第一方向DR1上与一个开口VO相邻的另一开口VO之间的距离W4可以等于第二分隔壁PW2中的每个的宽度。
在本公开的实施例中，第二分隔壁PW2中的一个第二分隔壁PW2与在第一方向DR1上与一个第二分隔壁PW2相邻的另一第二分隔壁PW2之间的距离d可以等于或大于发光元件LD中的每个的长度L。此外，一个第二分隔壁PW2与另一第二分隔壁PW2之间的距离d可以基本上等于一个开口VO的第一宽度W1。
第一分隔壁PW1和第二分隔壁PW2可以一体地设置，并且可以彼此连接。
第二分隔壁PW2中的每个可以包括具有诸如半圆形或半椭圆形的剖面形状的弯曲表面，该弯曲表面的宽度从基底SUB的一个表面朝向其上端减小。第二分隔壁PW2中的每个的高度h可以在1.2μm至1.9μm的范围内，但是本公开不限于此。
参照图1a、图2、图3a、图4b、图5a和图5b，在包括分隔壁PW的基底SUB上形成第一导电层(未示出)之后，通过使用掩模图案化第一导电层来形成第1-1连接线CNL1_1和第2-1连接线CNL2_1以及第一电极REL1和第二电极REL2。
第1-1连接线CNL1_1和第2-1连接线CNL2_1中的每个可以在第一方向DR1上延伸。
在本公开的实施例中，不仅一个子像素SP而且在第一方向DR1上与一个子像素SP相邻的子像素(未示出)可以共同连接到第1-1连接线CNL1_1。同样地，一个子像素SP和与其相邻的子像素也可以共同连接到第2-1连接线CNL2_1。
第一电极REL1可以在第二方向DR2上从第1-1连接线CNL1_1延伸。第二电极REL2可以在第二方向DR2上从第2-1连接线CNL2_1延伸。第1-1连接线CNL1_1和第一电极REL1可以一体地设置。第2-1连接线CNL2_1和第二电极REL2可以一体地设置。
第一电极REL1可以包括从第1-1连接线CNL1_1分叉的第1-1电极REL1_1和第1-2电极REL1_2，第二电极REL2置于第1-1电极REL1_1与第1-2电极REL1_2之间。第1-1电极REL1_1、第1-2电极REL1_2和第二电极REL2可以设置在同一平面上且在彼此间隔开预定距离的位置处。
在平面图中，第1-1电极REL1_1可以与分隔壁PW的第二分隔壁PW2中的对应的第二分隔壁PW2(在下文中，被称为“第2-1分隔壁”)叠置。第二电极REL2可以与同第2-1分隔壁PW2相邻的一个第二分隔壁PW2(在下文中，被称为“第2-2分隔壁”)叠置。第1-2电极REL1_2可以与同第2-2分隔壁PW2相邻的一个第二分隔壁PW2(在下文中，被称为“第2-3分隔壁”)叠置。
在平面图中，分隔壁PW的开口VO可以设置在第一电极REL1与第二电极REL2之间。在平面图中，分隔壁PW的第一分隔壁PW1可以设置在第一电极REL1与第二电极REL2之间。
参照图1a、图2、图3a、图4c以及图5a至图5c，在其上设置有第一电极REL1和第二电极REL2等的基底SUB上形成第一盖层CPL1和第二盖层CPL2以及第1-2连接线CNL1_2和第2-2连接线CNL2_2。
第一盖层CPL1和第二盖层CPL2以及第1-2连接线CNL1_2和第2-2连接线CNL2_2可以设置在同一平面上并且可以包括相同的材料。例如，第一盖层CPL1和第二盖层CPL2以及第1-2连接线CNL1_2和第2-2连接线CNL2_2可以包括透明导电材料。
第一盖层CPL1可以包括在第二方向DR2上从第1-2连接线CNL1_2分叉的第1-1盖层CPL1_1和第1-2盖层CPL1_2。第二盖层CPL2可以在第二方向上从第2-2连接线CNL2_2分叉，并且可以设置在第1-1盖层CPL1_1与第1-2盖层CPL1_2之间。
在平面图中，第1-1盖层CPL1_1可以与第1-1电极REL1_1叠置，第1-2盖层CPL1_2可以与第1-2电极REL1_2叠置，并且第二盖层CPL2可以与第二电极REL2叠置。
第1-2连接线CNL1_2可以与第一盖层CPL1一体地设置，并且因此电连接到和/或物理连接到第一盖层CPL1。第2-2连接线CNL2_2可以与第二盖层CPL2一体地设置，并且因此电连接到和/或物理连接到第二盖层CPL2。
第1-2连接线CNL1_2可以在第一方向DR1上延伸，形成在第1-1连接线CNL1_1上，并且可以与第1-1连接线CNL1_1叠置。
第2-2连接线CNL2_2可以在第一方向DR1上延伸，形成在第2-1连接线CNL2_1上，并且可以与第2-1连接线CNL2_1叠置。在本公开的实施例中，顺序堆叠的第2-1连接线CNL2_1和第2-2连接线CNL2_2可以形成具有双层结构的第二连接线CNL2。
参照图1a、图2、图3a、图4d以及图5a至图5d，在其上设置有第一盖层CPL1和第二盖层CPL2等的基底SUB上形成第一绝缘材料层INSM1。第一绝缘材料层INSM1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
此后，通过分别通过第1-1连接线CNL1_1和第2-1连接线CNL2_1向第一电极REL1和第二电极REL2施加对应的对准电压而在第一电极REL1与第二电极REL2之间形成电场。在通过第1-1连接线CNL1_1和第2-1连接线CNL2_1将具有预定电压和时段的交流电或直流电重复几次施加到第一电极REL1和第二电极REL2中的每个的情况下，可以通过在第一电极REL1与第二电极REL2之间的电位差在第一电极REL1与第二电极REL2之间形成电场。
在第一电极REL1与第二电极REL2之间形成电场的同时，通过喷墨印刷方法等将多个发光元件LD供应到基底SUB上。例如，可以通过在基底SUB之上设置喷嘴并且通过喷嘴将包括发光元件LD的溶剂滴到基底SUB上来将发光元件LD供应到单位发射区域100的基底SUB上。溶剂可以是丙酮、水、乙醇和甲苯中的任何一种，但是本公开不限于此。例如，溶剂可以包括可以在室温下或通过加热蒸发的材料。此外，溶剂可以具有墨水或浆糊的形式。
将发光元件LD供应到基底SUB上的方法不限于前述方法。供应发光元件LD的方法可以变化。随后，可以去除溶剂。
如果将发光元件LD供应到基底SUB上，则可以通过在第一电极REL1与第二电极REL2之间形成的电场来诱导发光元件LD的自对准。因此，发光元件LD可以在第一电极REL1与第二电极REL2之间对准。
发光元件LD可以包括在第1-1电极REL1_1与第二电极REL2之间对准的多个第一发光元件LD1以及在第二电极REL2与第1-2电极REL1_2之间对准的多个第二发光元件LD2。
在本公开的实施例中，发光元件LD可以在第一绝缘材料层INSM1上且在与第一电极REL1与第二电极REL2之间的各个开口VO对应的位置处对准。
第一发光元件LD1可以在第一绝缘材料层INSM1上且在与第1-1电极REL1_1与第二电极REL2之间的各个开口VO对应的位置处对准。第二发光元件LD2可以在第一绝缘材料层INSM1上且在与第二电极REL2与第1-2电极REL1_2之间的各个开口VO对应的位置处对准。
在发光元件LD的对准已经完成之后，如图4e中所示出的，第1-1连接线CNL1_1和第1-2连接线CNL1_2被划分为一个子像素SP与同一个子像素SP相邻的子像素之间的部分，使得一个子像素SP可以被独立地驱动。
结果，可以最终形成具有其中第1-1连接线CNL1_1和第1-2连接线CNL1_2顺序堆叠的双层结构的第一连接线CNL1。
在其上设置有第一连接线CNL1的基底SUB上形成第二绝缘材料层(未示出)。
参照图1a、图2、图3a和图5a至图5e，可以通过使用掩模图案化第二绝缘材料层来形成第二绝缘图案INS2'，使得第二绝缘图案INS2'允许第一盖层CPL1、第一发光元件LD1的相应的第一端EP1和第二发光元件LD2的相应的第二端EP2被暴露。
也可以由通过前述掩模工艺图案化第一绝缘材料层INSM1来形成第一绝缘图案INS1'。第一绝缘图案INS1'可以允许第一盖层CPL1被暴露。
参照图1a、图2、图3a、图4f和图5a至图5f，在包括第二绝缘图案INS2'的基底SUB上形成包括第1-1接触电极CNE1_1和第1-2接触电极CNE1_2的第一接触电极CNE1。
第1-1接触电极CNE1_1可以设置在第1-1盖层CPL1_1上并且可以覆盖第1-1电极REL1_1和第一发光元件LD1中的每个的第一端EP1。第1-2接触电极CNE1_2可以设置在第1-2盖层CPL1_2上并且覆盖第1-2电极REL1_2和第二发光元件LD2中的每个的第二端EP2。
参照图1a、图2、图3a和图5a至图5g，将第三绝缘材料层(未示出)施加到其上已经设置有第一接触电极CNE1的基底SUB上。此后，通过使用掩模图案化第三绝缘材料层来形成第三绝缘层INS3，使得第三绝缘层INS3覆盖第一接触电极CNE1并且允许第二盖层CPL2、第一发光元件LD1中的每个的第二端EP2和第二发光元件LD2中的每个的第一端EP1被暴露。
在实施例中，在省略了第二盖层CPL2的情况下，第三绝缘层INS3可以允许第二电极REL2被暴露。
可以使用掩模通过前述工艺一起图案化第二绝缘图案INS2'，以形成允许第二盖层CPL2、第一发光元件LD1中的每个的第二端EP2和第二发光元件LD2中的每个的第一端EP1被暴露的第二绝缘层INS2。换句话说，第二绝缘层INS2可以设置在第一发光元件LD1中的每个的上表面的仅一部分上和第二发光元件LD2中的每个的上表面的仅一部分上。
可以使用掩模通过前述工艺一起图案化第一绝缘图案INS1'，以形成允许第二盖层CPL2被暴露的第一绝缘层INS1。换句话说，可以在基底SUB与第一发光元件LD1和第二发光元件LD2中的每个之间仅设置第一绝缘层INS1。第一绝缘层INS1可以设置在第一发光元件LD1和第二发光元件LD2中的每个下面，以支撑第一发光元件LD1和第二发光元件LD2中的每个并且可以防止第一发光元件LD1和第二发光元件LD2中的每个从基底SUB被去除。
参照图1a、图2、图3a、图4g和图5a至图5h，在包括第三绝缘层INS3的基底SUB上形成第二接触电极CNE2。第二接触电极CNE2可以设置在第二盖层CPL2上并且可以覆盖第二电极REL2、第一发光元件LD1中的每个的第二端EP2和第二发光元件LD2中的每个的第一端EP1。
参照图1a、图2、图3a和图5a至图5i，在包括第二接触电极CNE2的基底SUB的整个表面上形成第四绝缘层INS4。随后，在第四绝缘层INS4上形成覆盖层OC。
图6是示出根据本公开的实施例的图2的发光装置的单位发射区域的平面图，并且图7是沿着图6的线II-II'截取的剖视图。在本公开的实施例中，以下描述将集中在与前述实施例的不同之处，以避免重复说明。在本实施例的以下描述中未单独说明的组件符合前述实施例的组件。相同的附图标记将用于表示相同的组件，并且相似的附图标记将用于表示相似的组件。
除了第一电极和第二电极设置在不同的平面上的事实之外，图6中所示出的发光装置的构造可以具有与图2的发光装置的构造基本上相同或相似的构造。
尽管为了方便起见，图6示出了多个发光元件在水平方向上对准，但是发光元件的对准不限于此。在一些实施例中，发光元件可以在与水平方向交叉的方向上对准。
在图6中，单位发射区域可以是包括在发射显示面板中的子像素中的一个子像素的像素区域。
参照图1a、图6和图7，根据本公开的实施例的发光装置可以包括基底SUB和设置在基底SUB上的多个发光元件LD，基底SUB包括具有单位发射区域100的至少一个子像素SP。
分隔壁PW、多个发光元件LD、第一连接线CNL1和第二连接线CNL2、第一电极REL1和第二电极REL2以及第一接触电极CNE1和第二接触电极CNE2可以设置在子像素SP的单位发射区域100中。
第一电极REL1可以包括在第二方向DR2上从第一连接线CNL1的第1-1连接线CNL1_1分叉的第1-1电极REL1_1和第1-2电极REL1_2。第二电极REL2可以在第二方向DR2上从第二连接线CNL2的第2-1连接线CNL2_1分叉。
在平面图中，第二电极REL2可以设置在第1-1电极REL1_1与第1-2电极REL1_2之间，并且可以与第1-1电极REL1_1和第1-2电极REL1_2中的每个间隔开预定距离。
分隔壁PW可以设置在基底SUB上并且限定子像素SP的单位发射区域100。具体地，分隔壁PW可以设置为包围子像素SP的单位发射区域100。
分隔壁PW可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。
分隔壁PW可以包括在第一方向DR1上延伸的多个第一分隔壁PW1以及在与第一方向DR1交叉的第二方向DR2上延伸的多个第二分隔壁PW2。分隔壁PW可以通过第一分隔壁PW1和第二分隔壁PW2而具有网格形状。
具有网格形状的分隔壁PW可以具有多个开口VO。开口VO中的每个可以是通过使第一分隔壁PW1和第二分隔壁PW2彼此交叉而形成的区域。开口VO中的一个开口VO可以是通过使在第二方向DR2上彼此相邻的两个第二分隔壁PW2和在第一方向DR1上彼此相邻的两个第一分隔壁PW1交叉而形成的区域。开口VO中的每个可以暴露基底SUB的与其中发光元件LD在单位发射区域100中对准的区域对应的一部分。
第一分隔壁PW1和第二分隔壁PW2可以一体地设置，可以设置在基底SUB的同一平面上，并且可以具有相同的高度。
第二分隔壁PW2中的每个可以包括具有诸如半圆形或半椭圆形的剖面形状的弯曲表面，该弯曲表面的宽度从基底SUB的一个表面朝向其上端减小，但是本公开不限于此。第二分隔壁PW2中的每个可以具有各种剖面形状。
在平面图中，第一分隔壁PW1中的每个可以与第一电极REL1和第二电极REL2叠置。
在平面图中，第二分隔壁PW2中的每个可以仅与第一电极REL1叠置。换句话说，在本公开的实施例中，仅第一电极REL1可以设置在仅对应的第二分隔壁PW2上。例如，第1-1电极REL1_1可以设置在第二分隔壁PW2中的一个第二分隔壁PW2(在下文中，被称为“第2-1分隔壁”)上。第1-2电极REL1_2可以设置在与第2-1分隔壁PW2相邻的一个第二分隔壁PW2(在下文中，被称为“第2-2分隔壁”)上。
第二电极REL2可以设置在基底SUB上且在第2-1分隔壁PW2与第2-2分隔壁PW2之间设置的分隔壁PW的开口VO中。
第一电极REL1可以设置在对应的第二分隔壁PW2上。第二电极REL2可以设置在基底SUB上且在分隔壁PW的开口VO中的每个中。因此，第一电极REL1和第二电极REL2可以设置在不同的层上，即，设置在不同的平面上而不是同一平面上。
在本公开的实施例中，第一电极REL1可以设置在对应的第二分隔壁PW2上并且因此具有与对应的第二分隔壁PW2的形状基本上相同的形状。因此，第一电极REL1可以具有突起，该突起从基底SUB的一个表面向上突出对应的第二分隔壁PW2的高度。第二电极REL2可以设置在基底SUB上且在第2-1分隔壁PW2与第2-2分隔壁PW2之间设置的开口VO中。因此，第二电极REL2可以具有与第一电极REL1的高度不同的高度。
发光元件LD可以在对应于开口VO的内部的位置处且在第一电极REL1与第二电极REL2之间对准。在平面图中，发光元件LD可以设置在基底SUB上且在与开口VO中的每个的内部对应的位置处。
发光元件LD可以包括在第1-1电极REL1_1与第二电极REL2之间对准的多个第一发光元件LD1以及在第二电极REL2与第1-2电极REL1_2之间对准的多个第二发光元件LD2。
第一发光元件LD1中的一个第一发光元件LD1(在下文中，被称为“第1-1发光元件”)和在第一方向DR1上与第1-1发光元件LD1相邻的一个第二发光元件LD2(在下文中，被称为“第2-1发光元件”)可以设置在基底SUB上且在与开口VO中的相同开口VO的内部对应的位置处。
在本公开的实施例中，开口VO中的每个相对于横向方向(例如，第一方向DR1)的宽度可以大于第1-1发光元件LD1的长度和第2-1发光元件LD2的长度的总和。
如上面描述的，在分隔壁PW具有网格形状的情况下，发光元件LD可以仅在子像素SP的目标区域中(即，仅在分隔壁PW的开口VO中)密集地设置和对准。因此，可以防止其中发光元件LD在不期望的区域中对准的异常对准问题。
图8示出了根据本公开的实施例的显示装置，具体地，是示出使用图1a中所示出的发光元件作为发光源的显示装置的示意性平面图。
为了说明起见，图8示意性地示出了显示装置的集中在其上显示图像的显示区域的结构。在一些实施例中，尽管未示出，但是可以在显示装置中进一步设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。
参照图1a和图8，根据本公开的实施例的显示装置可以包括基底SUB、设置在基底SUB上并且均包括至少一个发光元件LD的像素PXL、设置在基底SUB上并且被构造为驱动像素PXL的驱动器(未示出)以及设置为将像素PXL与驱动器连接的线组件(未示出)。
根据驱动发光元件LD的方法，显示装置可以被分类为无源矩阵型显示装置和有源矩阵型显示装置。例如，在显示装置被实现为有源矩阵型的情况下，像素PXL中的每个可以包括被构造为控制要供应到发光元件LD的电流的量的驱动晶体管以及被构造为将数据信号传输到驱动晶体管的开关晶体管。
近来，考虑到分辨率、对比度和工作速度，能够选择性地导通每个像素PXL的有源矩阵型显示装置已经成为主流。然而，本公开不限于此。例如，其中像素PXL可以按组导通的无源矩阵型显示装置也可以采用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
基底SUB可以包括显示区域DA和非显示区域NDA。
在实施例中，显示区域DA可以设置在显示装置的中心部分中，非显示区域NDA可以以包围显示区域DA的这样的方式设置在显示装置的周边部分中。显示区域DA和非显示区域NDA的位置不限于此，并且其位置可以变化。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和用于将像素PXL连接到驱动器的一些线组件的区域。
显示区域DA可以具有各种形状。例如，显示区域DA可以以各种形式(诸如包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆形、椭圆形等以及包括由直线和曲线形成的边的半圆形、半椭圆形等)设置。
非显示区域NDA可以设置在显示区域DA的至少一侧上。在本公开的实施例中，非显示区域NDA可以包围显示区域DA的外围。
像素PXL可以设置在基底SUB上的显示区域DA中。像素PXL中的每个指用于显示图像的最小单元，并且可以设置多个像素PXL。
像素PXL中的每个可以包括被构造为响应于对应的扫描信号和对应的数据信号而驱动的发光元件LD。发光元件LD可以具有对应于纳米级或微米级尺寸的小尺寸，并且可以并联连接到与其相邻设置的发光元件。发光元件LD可以形成对应的像素PXL的光源。
像素PXL可以沿着在第一方向DR1上延伸的行和在与第一方向DR1交叉的第二方向DR2上延伸的列以矩阵形式布置。然而，像素PXL的布置不限于具体布置。换句话说，像素PXL可以以各种形式布置。
驱动器可以通过线组件向每个像素PXL提供信号，因此控制像素PXL的操作。在图8中，为了说明起见，省略了线组件。
驱动器可以包括被构造为通过扫描线向像素PXL提供扫描信号的扫描驱动器、被构造为通过发射控制线向像素PXL提供发射控制信号的发射驱动器、被构造为通过数据线向像素PXL提供数据信号的数据驱动器以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图9a至图9c是示出根据各种实施例的图8的显示装置的单位发射区域的示例的电路图。
参照图9a至图9c，第一子像素至第三子像素中的每个可以由有源像素构造。然而，第一子像素至第三子像素中的每个的类型、构造和/或驱动方法没有具体限制。例如，第一子像素至第三子像素中的每个可以由可以具有各种已知结构的无源或有源显示装置的像素构造。
此外，参照图9a至图9c，第一子像素至第三子像素可以具有基本上相同的结构或相似的结构。在下文中，为了方便起见，将第一子像素至第三子像素中的第一子像素描述为代表性示例。
参照图1a、图8和图9a，第一子像素SP1可以包括在第一驱动电源VDD与第二驱动电源VSS之间彼此并联连接的多个发光元件LD以及被构造为驱动发光元件LD的像素驱动电路144。
发光元件LD中的每个可以包括经由像素驱动电路144连接到第一驱动电源VDD的第一电极(例如，阳电极)以及连接到第二驱动电源VSS的第二电极(例如，阴电极)。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第二驱动电源VSS可以具有比第一驱动电源VDD的电位低等于或大于发光元件LD的阈值电压的值的电位。
发光元件LD中的每个可以以对应于由像素驱动电路144控制的驱动电流的亮度来发射光。
尽管图9a至图9c示出了发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间在相同的方向(例如，正向方向)上彼此并联连接的实施例，但是本公开不限于此。例如，在实施例中，发光元件LD中的一些可以在第一驱动电源VDD与第二驱动电源VSS之间在正向方向上连接，并且其它发光元件LD可以在反向方向上连接。第一驱动电源VDD和第二驱动电源VSS中的一个可以以交流电压的形式被供应。在这种情况下，发光元件LD的在相同方向上连接的组可以交替发射光。可选择地，在实施例中，第一子像素SP1可以包括单个发光元件LD。
在本公开的实施例中，像素驱动电路144可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。然而，像素驱动电路144的结构不限于图9a中所示出的实施例。
第一晶体管(T1；开关晶体管)包括连接到数据线Dj的第一电极和连接到第一节点N1的第二电极。在此，第一晶体管T1的第一电极和第二电极可以是不同的电极。例如，如果第一电极为源电极，则第二电极为漏电极。第一晶体管T1可以包括连接到扫描线Si的栅电极。
如果从扫描线Si供应具有能够使第一晶体管T1导通的电压(例如，低电平电压)的扫描信号，第一晶体管T1导通以将数据线Dj与第一节点N1电连接。在此，对应的帧的数据信号被供应到数据线Dj，由此数据信号被传输到第一节点N1。存储电容器Cst通过传输到第一节点N1的数据信号而充电。
第二晶体管(T2；驱动晶体管)可以包括连接到第一驱动电源VDD的第一电极以及电连接到发光元件LD中的每个的第一电极的第二电极。第二晶体管T2可以包括连接到第一节点N1的栅电极。第二晶体管T2可以响应于第一节点N1的电压来控制要供应到发光元件LD的驱动电流的量。
存储电容器Cst的一个电极连接到第一驱动电源VDD，并且存储电容器Cst的另一电极连接到第一节点N1。存储电容器Cst可以充入有与供应到第一节点N1的数据信号对应的电压，并且可以保持充入的电压直到供应后续的帧的数据信号。
为了说明起见，图9a示出了具有相对简单的结构的像素驱动电路144，该像素驱动电路144包括被构造为将数据信号传输到第一子像素SP1的第一晶体管T1、被构造为存储数据信号的存储电容器Cst以及被构造为将对应于数据信号的驱动电流供应到发光元件LD的第二晶体管T2。
然而，本公开不限于前述结构，并且像素驱动电路144的结构可以变化。例如，像素驱动电路144还可以包括至少一个晶体管元件(诸如被构造为补偿第二晶体管T2的阈值电压的晶体管元件、被构造为使第一节点N1初始化的晶体管元件和/或被构造为控制发光元件LD的发射时间的晶体管元件)，或者诸如用于升高第一节点N1的电压的升压电容器的其它电路元件。
此外，尽管在图9a中，包括在像素驱动电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)已经被示出为P型晶体管，但是本公开不限于此。换句话说，包括在像素驱动电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以为N型晶体管。
参照图1a、图8和图9b，根据本公开的实施例的第一晶体管T1和第二晶体管T2可以为N型晶体管。除了由于晶体管的类型的改变而导致的一些组件的连接位置的改变之外，图9b中所示出的像素驱动电路144的构造和操作与图9a的像素驱动电路144的构造和操作相似。因此，将省略与此相关的详细描述。
在本公开的实施例中，像素驱动电路144的构造不限于图9a和图9b中所示出的实施例。例如，像素驱动电路144可以以与图9c中所示出的实施例的方式相同的方式构造。
参照图1a、图8和图9c，像素驱动电路144可以连接到第一子像素SP1的扫描线Si和数据线Dj。例如，如果第一子像素SP1设置在显示区域DA的第i行第j列上，则第一子像素SP1的像素驱动电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在实施例中，像素驱动电路144可以进一步连接到至少一条扫描线。例如，设置在显示区域DA的第i行上的子像素SP1可以进一步连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。
在实施例中，像素驱动电路144可以不仅连接到第一驱动电源VDD和第二驱动电源VSS而且连接到第三电源。例如，像素驱动电路144也可以连接到初始化电源Vint。
在此，像素驱动电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(驱动晶体管)T1可以包括经由第五晶体管T5连接到第一驱动电源VDD的第一电极(例如，源电极)和经由第六晶体管T6连接到发光元件LD的一端的第二电极(例如，漏电极)。第一晶体管T1可以包括连接到第一节点N1的栅电极。第一晶体管T1可以响应于第一节点N1的电压控制经由发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间流动的驱动电流。
第二晶体管(开关晶体管)T2可以连接在连接到第一子像素SP1的第j数据线Dj与第一晶体管T1的源电极之间。第二晶体管T2的栅电极连接到第i扫描线Si，第i扫描线Si连接到第一子像素SP1。如果从第i扫描线Si供应具有栅极导通电压(例如，低电平电压)的扫描信号，第二晶体管T2导通以将第j数据线Dj电连接到第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j数据线Dj供应的数据信号可以被传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的漏电极与第一节点N1之间。第三晶体管T3可以包括连接到第i扫描线Si的栅电极。如果从扫描线Si供应具有栅极导通电压的扫描信号，第三晶体管T3可以导通以将第一晶体管T1的漏电极电连接到第一节点N1。因此，如果第三晶体管T3导通，第一晶体管T1可以二极管连接。
第四晶体管T4连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线(例如，第i-1扫描线Si-1)。如果栅极导通电压的扫描信号被供应到第i-1扫描线Si-1，第四晶体管T4可以导通，使得初始化电源Vint的电压可以被传输到第一节点N1。在此，初始化电源Vint可以具有等于或小于数据信号的最小电压的电压。
第五晶体管T5连接在第一驱动电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可以连接到对应的发射控制线(例如，第i发射控制线Ei)。如果在具有栅极截止电压的发射控制信号被供应到第i发射控制线Ei，第五晶体管T5可以截止，并且可以在其它情况下导通。
第六晶体管T6连接在第一晶体管T1与发光元件LD的第一端之间。第六晶体管T6的栅电极连接到第i发射控制线Ei。如果具有栅极截止电压的发射控制信号被供应到第i发射控制线Ei，第六晶体管T6可以截止，并且可以在其它情况下导通。
第七晶体管T7连接在发光元件LD的第一端与初始化电源Vint之间。第七晶体管T7的栅电极连接到后一级的扫描线中的任何一条(例如，连接到第i+1扫描线Si+1)。如果栅极导通电压的扫描信号被供应到第i+1扫描线Si+1，第七晶体管T7可以导通，使得初始化电源Vint的电压可以被供应到发光元件LD的第一端。
存储电容器Cst可以连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可以存储与在每个帧时段期间施加到第一节点N1的数据信号以及第一晶体管T1的阈值电压两者对应的电压。
为了方便起见，图9c示出了所有的第一晶体管T1至第七晶体管T7为P型晶体管，但是本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第七晶体管T7中的至少一个可以为N型晶体管，或者所有的第一晶体管T1至第七晶体管T7可以为N型晶体管。
图10是示意性地示出图8中所示出的像素中的一个像素的平面图。图11是沿着图10的线III-III'截取的剖视图。
在本公开的实施例中，以下描述将集中在与前述实施例的不同之处，以避免重复说明。在本实施例的以下描述中未单独说明的组件符合前述实施例的组件。相同的附图标记将用于表示相同的组件，并且相似的附图标记将用于表示相似的组件。
在图10中，为了说明起见，设置在每个子像素中的多个发光元件被示出为水平布置。然而，发光元件的布置不限于此。例如，发光元件中的至少一些可以布置在与水平方向交叉的方向上。
此外，为了说明起见，在图10中已经省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。
此外，尽管图10和图11示出了一个像素的简化结构(例如，通过示出每个电极仅具有单个电极层来示出了一个像素的简化结构)，但是本公开不限于此。
参照图1a、图3a、图8、图10和图11，根据本公开的实施例的显示装置可以包括其上设置有多个像素PXL的基底SUB。像素PXL中的每个可以包括设置在基底SUB上的第一子像素SP1、第二子像素SP2和第三子像素SP3。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的单位发射区域100可以包括基底SUB、设置在基底SUB上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。
在本公开的实施例中，单位发射区域100可以包括对应的子像素的像素区域。例如，第一子像素SP1的单位发射区域100可以包括第一子像素SP1的像素区域。第二子像素SP2的单位发射区域100可以包括第二子像素SP2的像素区域。第三子像素SP3的单位发射区域100可以包括第三子像素SP3的像素区域。
每个子像素的像素电路层PCL可以包括设置在基底SUB上的缓冲层BFL、设置在缓冲层BFL上的第一晶体管T1和第二晶体管T2以及驱动电压线DVL。此外，每个子像素的像素电路层PCL还可以包括设置在第一晶体管T1和第二晶体管T2以及驱动电压线DVL上的钝化层PSV。
每个子像素的显示元件层DPL可以包括设置在钝化层PSV上的分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
为了方便起见，将在描述每个子像素的像素电路层PCL之后描述每个子像素的显示元件层DPL。
基底SUB可以包括诸如玻璃、有机聚合物或晶体的绝缘材料。此外，基底SUB可以由具有柔性的材料制成以便为可弯曲的或可折叠的，并且可以具有单层结构或多层结构。
缓冲层BFL可以设置在基底SUB上并且可以防止杂质扩散到第一晶体管T1和第二晶体管T2中。缓冲层BFL可以设置为单层结构或具有至少两个层或更多个层的多层结构。在缓冲层BFL具有多层结构的情况下，各个层可以由相同的材料或不同的材料形成。根据基底SUB的材料或处理条件，可以省略缓冲层BFL。
第一晶体管T1可以是驱动晶体管，该驱动晶体管电连接到设置在显示元件层DPL中的发光元件LD中的一些以驱动对应的发光元件LD。第二晶体管T2可以是被构造为使第一晶体管T1开关的开关晶体管。
第一晶体管T1和第二晶体管T2中的每个可以包括半导体层SCL、栅电极GE、源电极SE和漏电极DE。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括与源电极SE接触的第一区域和与漏电极DE接触的第二区域。第一区域与第二区域之间的区域可以是沟道区。在本公开的实施例中，第一区域可以是源区和漏区中的任何一个，第二区域可以是另一个区域。
半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区可以是本征半导体，本征半导体是未掺杂的半导体图案。第一区域和第二区域中的每个可以是掺杂有杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上且栅极绝缘层GI置于栅电极GE与半导体层SCL之间。
源电极SE和漏电极DE可以分别通过穿过层间绝缘层ILD和栅极绝缘层GI的对应的接触孔而与半导体层SCL的第一区域和第二区域进行接触。
驱动电压线DVL可以设置在层间绝缘层ILD上，但是其不限于此。在一些实施例中，驱动电压线DVL可以设置在包括在像素电路层PCL中的绝缘层中的任何一个上。第二驱动电源VSS可以被施加到驱动电压线DVL。
钝化层PSV可以包括第一接触孔CH1和第二接触孔CH2，驱动电压线DVL在第一接触孔CH1中被暴露，第一晶体管T1的漏电极DE在第二接触孔CH2中被暴露。
分隔壁PW可以设置在钝化层PSV上并且可以限定子像素中的每个的单位发射区域100。分隔壁PW可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。
分隔壁PW可以包括在第一方向DR1上延伸的多个第一分隔壁PW1以及在与第一方向DR1交叉的第二方向DR2上延伸的多个第二分隔壁PW2。分隔壁PW可以通过第一分隔壁PW1和第二分隔壁PW2而具有网格形状。
具有网格形状的分隔壁PW可以具有多个开口VO。开口VO中的每个可以是通过使第一分隔壁PW1和第二分隔壁PW2彼此交叉而形成的区域。开口VO中的每个可以暴露钝化层PSV的与其中发光元件LD在子像素中的每个的单位发射区域100中对准的区域对应的部分。
开口VO中的一个开口VO可以是通过使在第二方向DR2上彼此相邻的两个第二分隔壁PW2和在第一方向DR1上彼此相邻的两个第一分隔壁PW1交叉而形成的区域。
在本公开的实施例中，在平面图中，第一分隔壁PW1和第二分隔壁PW2可以彼此连接并且可以与第一电极REL1和第二电极REL2叠置。第一分隔壁PW1和第二分隔壁PW2可以一体地设置，可以设置在基底SUB的同一平面上，并且可以具有相同的高度。
如图11中所示出的，第二分隔壁PW2中的每个可以包括具有诸如半圆形或半椭圆形的剖面形状的弯曲表面，该弯曲表面的宽度从基底SUB的一个表面朝向其上端减小，但是本公开不限于此。
在本公开的实施例中，发光元件LD可以在第一电极REL1与第二电极REL2之间且在对应于开口VO的内部的位置处对准。在平面图中，发光元件LD可以设置在钝化层PSV上且在对应于开口VO中的每个的内部的位置处。
第一电极REL1和第二电极REL2可以在显示装置的图像被显示的方向上(例如，在正面方向上)反射从发光元件LD中的每个的相对端EP1和EP2发射的光。
第一电极REL1和第二电极REL2均可以设置在对应的分隔壁PW2上。第一电极REL1和第二电极REL2中的每个可以具有与对应的分隔壁PW2的形状对应的形状。
第一电极REL1和第二电极REL2可以用作用于在每个子像素的单位发射区域100的对应的开口VO中使发光元件LD对准的对准电极。为此，可以通过第一连接线CNL1向第一电极REL1施加第一对准电压，并且可以通过第二连接线CNL2向第二电极REL2施加第二对准电压。
在本公开的实施例中，第一电极REL1可以通过钝化层PSV的第二接触孔CH2电连接到第一晶体管T1的漏电极DE。因此，供应到第一晶体管T1的信号可以被传输到第一电极REL1。
第二电极REL2可以通过钝化层PSV的第一接触孔CH1电连接到驱动电压线DVL。因此，驱动电压线DVL的第二驱动电源VSS可以被传输到第二电极REL2。
设置在第一子像素SP1中的第一连接线CNL1可以与设置在与第一子像素SP1相邻设置的第二子像素SP2中的第一连接线CNL1电分离。此外，设置在第二子像素SP2中的第一连接线CNL1可以与设置在与第二子像素SP2相邻设置的第三子像素SP3中的第一连接线CNL1电分离。因此，设置在一个子像素中的第一连接线CNL1可以与设置在与一个子像素相邻设置的子像素中的第一连接线CNL1电分离。因此，第一子像素SP1至第三子像素SP3中的每个可以被单独地驱动。
设置在第一子像素SP1中的第二连接线CNL2可以共同设置在与第一子像素SP1相邻设置的第二子像素SP2和第三子像素SP3中。换句话说，第一子像素SP1、第二子像素SP2和第三子像素SP3可以共同连接到第二连接线CNL2。
第一接触电极CNE1可以设置在第一电极REL1上，以将第一电极REL1与发光元件LD中的每个的相对端EP1和EP2中的一端电连接和/或物理连接且可靠地连接。在本公开的实施例中，第一盖层CPL1可以设置在第一电极REL1与第一接触电极CNE1之间。然而，本公开不限于前述示例。在一些实施例中，可以省略第一盖层CPL1。在省略第一盖层CPL1的情况下，第一接触电极CNE1可以直接设置在第一电极REL1上。
第二接触电极CNE2可以设置在第二电极REL2上，以将第二电极REL2与发光元件LD中的每个的相对端EP1和EP2中的另一端电连接和/或物理连接且可靠地连接。在本公开的实施例中，第二盖层CPL2可以设置在第二电极REL2与第二接触电极CNE2之间。然而，本公开不限于前述示例。在一些实施例中，可以省略第二盖层CPL2。在省略第二盖层CPL2的情况下，第二接触电极CNE2可以直接设置在第二电极REL2上。
如上面描述的，预定电压可以通过第一电极REL1和第二电极REL2被分别施加到发光元件LD中的每个的相对端EP1和EP2。因此，发光元件LD中的每个可以通过发光元件LD中的每个的活性层12中的电子-空穴对的结合来发射光。从发光元件LD中的每个的相对端EP1和EP2发射的光可以移动到第一电极REL1和第二电极REL2并且可以在正面方向上被反射。因此，显示装置可以显示对应于光的图像。
在本公开的实施例中，如果通过在第一电极REL1与第二电极REL2之间形成电场而使发光元件LD在子像素中的每个的单位发射区域100中对准，由于设置在子像素中的每个中的网格形状的分隔壁PW，发光元件LD可以在开口VO中的每个中密集地设置和对准。因此，子像素中的每个中的发光元件LD的对准分布是均匀的，从每个子像素的发光元件LD发射的光的效率可以基本上彼此相同或相似。因此，显示装置可以在其整个区域上具有均匀的发光分布。
在本公开的实施例中，分隔壁PW被设计为具有网格形状，使得发光元件LD可以在子像素中的每个的目标区域中(换句话说，仅在分隔壁PW的开口VO中的每个中)密集地设置并对准。因此，可以防止其中发光元件LD在不期望的区域中对准的异常对准缺陷。
图12是示出图8的一个像素的实施例的平面图。图13是沿着图12的线IV-IV'截取的剖视图。
在本公开的实施例中，以下描述将集中在与前述实施例的不同之处，以避免重复说明。在本实施例的以下描述中未单独说明的组件符合前述实施例的组件。相同的附图标记将用于表示相同的组件，并且相似的附图标记将用于表示相似的组件。
除了第一电极和第二电极设置在不同的平面上的事实之外，图12中所示出的显示装置的构造可以具有与图10的发光装置的构造基本上相同或相似的构造。
尽管为了方便起见，图12示出了多个发光元件在水平方向上对准，但是发光元件的对准不限于此。在一些实施例中，发光元件可以在与水平方向交叉的方向上对准。
此外，为了说明起见，在图12中已经省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。
此外，尽管图12和图13示出了一个简化结构(例如，一个像素的简化结构)，示出了每个电极仅具有单个电极层，但是本公开不限于此。
参照图1a、图2、图3a、图8、图12和图13，根据本公开的实施例的显示装置可以包括其上设置有多个像素PXL的基底SUB。像素PXL中的每个可以包括设置在基底SUB上的第一子像素SP1、第二子像素SP2和第三子像素SP3。
第一子像素SP1、第二子像素SP2和第三子像素SP3中的每个的单位发射区域100可以包括基底SUB、设置在基底SUB上的像素电路层PCL和设置在像素电路层PCL上的显示元件层DPL。
每个子像素的显示元件层DPL可以包括设置在子像素中的每个的像素电路层PCL上的分隔壁PW、第一电极REL1和第二电极REL2、第一连接线CNL1和第二连接线CNL2、多个发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
第一电极REL1可以包括在第二方向DR2上从第一连接线CNL1的第1-1连接线CNL1_1分叉的第1-1电极REL1_1和第1-2电极REL1_2。第二电极REL2可以在第二方向DR2上从第二连接线CNL2的第2-1连接线CNL2_1分叉。
分隔壁PW可以设置在基底SUB上并且限定子像素中的每个的单位发射区域100。分隔壁PW可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。
分隔壁PW可以包括在第一方向DR1上延伸的多个第一分隔壁PW1以及在与第一方向DR1交叉的第二方向DR2上延伸的多个第二分隔壁PW2。分隔壁PW可以通过第一分隔壁PW1和第二分隔壁PW2而具有网格形状。
具有网格形状的分隔壁PW可以具有多个开口VO。开口VO中的每个可以是通过使第一分隔壁PW1和第二分隔壁PW2彼此交叉而形成的区域。开口VO中的每个可以暴露钝化层PSV的与其中发光元件LD在子像素中的每个的单位发射区域100中对准的区域对应的部分。
开口VO中的一个开口VO可以是通过使在第二方向DR2上彼此相邻的两个第二分隔壁PW2和在第一方向DR1上彼此相邻的两个第一分隔壁PW1交叉而形成的区域。
第一分隔壁PW1和第二分隔壁PW2可以一体地设置，可以设置在基底SUB的同一平面上，并且可以具有相同的高度。第二分隔壁PW2中的每个可以包括具有诸如半圆形或半椭圆形的剖面形状的弯曲表面，该弯曲表面的宽度从基底SUB的一个表面朝向其上端减小。第一分隔壁PW1中的每个和第二分隔壁PW2中的每个可以具有基本上相同的剖面。
在本公开的实施例中，在平面图中，第一分隔壁PW1中的每个可以与第一电极REL1和第二电极REL2叠置。在平面图中，第二分隔壁PW2中的每个可以仅与第一电极REL1叠置。换句话说，仅第一电极REL1可以设置在仅对应的第二分隔壁PW2上。例如，第1-1电极REL1_1可以设置在第二分隔壁PW2中的一个第二分隔壁PW2(在下文中，被称为“第2-1分隔壁”)上。第1-2电极REL1_2可以设置在与第2-1分隔壁PW相邻的一个第二分隔壁PW2(在下文中，被称为“第2-2分隔壁”)上。
如图12中所示出的，第二电极REL2可以与设置在第2-1分隔壁PW2与第2-2分隔壁PW2之间的分隔壁PW的开口VO叠置。第二电极REL2可以设置在分隔壁PW的开口VO中的钝化层PSV上。
第一电极REL1可以设置在对应的第二分隔壁PW2上。第二电极REL2可以设置在分隔壁PW的开口VO中的钝化层PSV上。因此，第一电极REL1和第二电极REL2设置在不同的层上，即，设置在不同的平面上而不是同一平面上。
发光元件LD可以在对应于开口VO的内部的位置处且在第一电极REL1与第二电极REL2之间对准。在平面图中，发光元件LD可以设置在钝化层PSV上且在与开口VO中的每个的内部对应的位置处。
如上面描述的，在分隔壁PW具有网格形状的情况下，发光元件LD可以仅在子像素中的每个的目标区域中(即，仅在分隔壁PW的开口VO中的每个中)密集地设置且对准。因此，可以防止发光元件LD在不期望的区域中对准的异常对准问题。
根据本公开的实施例的显示装置可以在各种电子装置中采用。例如，显示装置可以应用于电视、笔记本计算机、蜂窝电话、智能电话、智能板、便携式多媒体播放器(PMP)、个人数字助理(PDA)、导航装置、诸如智能手表的各种类型可穿戴装置等。
尽管上面已经描述了各种示例性实施例，但是本领域的普通技术人员将理解的是，在不脱离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，本说明书中公开的实施例仅用于说明的目的，而不是限制本公开的技术精神。本公开的范围必须由所附权利要求限定。

Claims (20)

1.一种发光装置，所述发光装置包括：
基底，包括多个单位发射区域；
第一电极和第二电极，所述第一电极设置在所述基底上，并且所述第二电极设置在与所述第一电极间隔开的位置处；
多个发光元件，设置在所述基底上，并且每个发光元件包括在纵向方向上的第一端和第二端；
分隔壁，设置在所述多个单位发射区域中的每个中，并且包括多个开口，每个单位发射区域的部分在所述多个开口中被暴露；
第一接触电极，将所述第一电极与所述多个发光元件中的每个的所述第一端电连接；以及
第二接触电极，将所述第二电极与所述多个发光元件中的每个的所述第二端电连接，
其中，所述多个发光元件中的至少一个设置在所述多个开口中的每个中。
2.根据权利要求1所述的发光装置，其中，所述分隔壁包括：
多个第一分隔壁，在第一方向上延伸；以及
多个第二分隔壁，在与所述第一方向交叉的第二方向上延伸，
其中，所述多个开口包括通过使所述多个第一分隔壁与所述多个第二分隔壁交叉而形成的区域。
3.根据权利要求2所述的发光装置，其中，在平面图中，所述分隔壁具有网格形状。
4.根据权利要求3所述的发光装置，其中，在平面图中，所述多个开口设置在所述第一电极与所述第二电极之间。
5.根据权利要求4所述的发光装置，其中，所述多个发光元件通过在所述第一电极与所述第二电极之间形成的电场在所述基底上且在与各个开口对应的位置处对准。
6.根据权利要求5所述的发光装置，其中，所述多个开口中的每个的横向宽度和纵向宽度大于所述多个发光元件中的每个的长度。
7.根据权利要求6所述的发光装置，其中，在平面图中，所述多个第二分隔壁与所述第一电极和所述第二电极中的每个叠置。
8.根据权利要求7所述的发光装置，其中，所述第一电极和所述第二电极中的每个设置在与其对应的所述第二分隔壁上。
9.根据权利要求8所述的发光装置，其中，所述第一电极和所述第二电极设置在同一层上并且彼此间隔开预定距离。
10.根据权利要求6所述的发光装置，其中，在平面图中，所述第二分隔壁与所述第一电极叠置。
11.根据权利要求10所述的发光装置，其中，所述第一电极和所述第二电极设置在不同的层上并且彼此间隔开预定距离。
12.根据权利要求6所述的发光装置，其中，所述多个发光元件中的每个包括：
第一导电半导体层，掺杂有第一导电掺杂剂；
第二导电半导体层，掺杂有第二导电掺杂剂；以及
活性层，设置在所述第一导电半导体层与所述第二导电半导体层之间。
13.根据权利要求12所述的发光装置，其中，所述多个发光元件中的每个包括具有具有微米级或纳米级尺寸的圆柱或多棱柱的形状的发光二极管。
14.一种显示装置，所述显示装置包括：
基底，包括显示区域和非显示区域；以及
多个像素，设置在所述显示区域中，并且每个像素包括多个子像素，
其中，所述多个子像素中的每个包括像素电路层和显示元件层，所述像素电路层包括至少一个晶体管，所述显示元件层包括通过其发射光的单位发射区域，
其中，所述显示元件层包括：第一电极，设置在所述像素电路层上，以及第二电极，设置在与所述第一电极间隔开的位置处；多个发光元件，设置在所述像素电路层上，并且每个发光元件包括在纵向方向上的第一端和第二端；分隔壁，设置在所述像素电路层上，并且包括多个开口，所述多个子像素中的每个的所述单位发射区域的部分在所述多个开口中被暴露；第一接触电极，将所述第一电极与所述多个发光元件中的每个的所述第一端电连接；以及第二接触电极，将所述第二电极与所述多个发光元件中的每个的所述第二端电连接，其中，所述多个发光元件中的至少一个设置在所述多个开口中的每个中。
15.根据权利要求14所述的显示装置，其中，所述分隔壁包括：
多个第一分隔壁，在第一方向上延伸；以及
多个第二分隔壁，在与所述第一方向交叉的第二方向上延伸，
其中，所述多个开口包括通过使所述多个第一分隔壁与所述多个第二分隔壁交叉而形成的区域。
16.根据权利要求15所述的显示装置，其中，在平面图中，所述分隔壁具有网格形状。
17.根据权利要求16所述的显示装置，其中，在平面图中，所述多个开口设置在所述第一电极与所述第二电极之间。
18.根据权利要求17所述的显示装置，其中，所述多个发光元件通过在所述第一电极与所述第二电极之间形成的电场在所述像素电路层上且在与各个开口对应的位置处对准。
19.根据权利要求17所述的显示装置，其中，所述多个开口中的每个的横向宽度和纵向宽度大于所述发光元件的长度。
20.根据权利要求19所述的显示装置，其中，在所述多个子像素中的每个的所述单位发射区域中，所述第一电极和所述第二电极与所述分隔壁叠置。
CN201980048686.2A 2018-07-20 2019-01-18 发光装置和包括发光装置的显示装置 Pending CN112913025A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180084728A KR102657126B1 (ko) 2018-07-20 2018-07-20 발광 장치 및 이를 구비한 표시 장치
KR10-2018-0084728 2018-07-20
PCT/KR2019/000796 WO2020017719A1 (ko) 2018-07-20 2019-01-18 발광 장치 및 이를 구비한 표시 장치

Publications (1)

Publication Number Publication Date
CN112913025A true CN112913025A (zh) 2021-06-04

Family

ID=69164478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980048686.2A Pending CN112913025A (zh) 2018-07-20 2019-01-18 发光装置和包括发光装置的显示装置

Country Status (5)

Country Link
US (1) US20210265324A1 (zh)
EP (1) EP3826067A4 (zh)
KR (1) KR102657126B1 (zh)
CN (1) CN112913025A (zh)
WO (1) WO2020017719A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220093828A1 (en) * 2018-11-27 2022-03-24 Samsung Display Co., Ltd. Display device
US11271032B2 (en) * 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR20210065239A (ko) * 2019-11-26 2021-06-04 삼성디스플레이 주식회사 표시 장치
KR20210104392A (ko) * 2020-02-17 2021-08-25 삼성디스플레이 주식회사 표시 장치
KR20210115116A (ko) * 2020-03-11 2021-09-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132255A (ko) 2020-04-24 2021-11-04 삼성디스플레이 주식회사 표시 장치
KR20210141827A (ko) * 2020-05-13 2021-11-23 삼성디스플레이 주식회사 표시 장치
KR20210151285A (ko) * 2020-06-04 2021-12-14 삼성디스플레이 주식회사 표시 장치
KR20220039914A (ko) 2020-09-21 2022-03-30 삼성디스플레이 주식회사 표시 장치
KR20220053765A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
KR20220053764A (ko) * 2020-10-22 2022-05-02 삼성디스플레이 주식회사 표시 장치
KR20220091675A (ko) * 2020-12-23 2022-07-01 삼성디스플레이 주식회사 표시 장치
KR20220099145A (ko) * 2021-01-04 2022-07-13 삼성디스플레이 주식회사 표시 장치
CN115380382A (zh) * 2021-03-19 2022-11-22 京东方科技集团股份有限公司 发光基板和显示装置
WO2023106455A1 (ko) * 2021-12-09 2023-06-15 엘지전자 주식회사 반도체 발광소자 디스플레이 장치의 조립기판 구조 및 이를 포함하는 디스플레이 장치
KR20230104411A (ko) * 2021-12-31 2023-07-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20230134636A (ko) * 2022-03-14 2023-09-22 삼성디스플레이 주식회사 화소 및 이를 포함한 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170104086A (ko) * 2016-03-04 2017-09-14 삼성디스플레이 주식회사 표시 장치
US20180138157A1 (en) * 2016-11-15 2018-05-17 Samsung Display Co., Ltd. Light emitting device and fabricating method thereof
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004535A (ja) * 2010-05-17 2012-01-05 Sharp Corp 発光装置の製造方法
US9111464B2 (en) * 2013-06-18 2015-08-18 LuxVue Technology Corporation LED display with wavelength conversion layer
KR102536254B1 (ko) 2016-03-22 2023-05-25 삼성디스플레이 주식회사 Led 칩 실장 장치 및 상기 led 칩 실장 장치를 이용한 표시 장치의 제조 방법
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR20180081378A (ko) * 2017-01-06 2018-07-16 엘지전자 주식회사 반도체 발광소자를 이용한 디스플레이 장치
KR102600928B1 (ko) * 2018-07-05 2023-11-14 삼성디스플레이 주식회사 발광 표시 장치 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170104086A (ko) * 2016-03-04 2017-09-14 삼성디스플레이 주식회사 표시 장치
US20180138157A1 (en) * 2016-11-15 2018-05-17 Samsung Display Co., Ltd. Light emitting device and fabricating method thereof
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Also Published As

Publication number Publication date
EP3826067A1 (en) 2021-05-26
US20210265324A1 (en) 2021-08-26
EP3826067A4 (en) 2022-04-20
WO2020017719A1 (ko) 2020-01-23
KR102657126B1 (ko) 2024-04-16
KR20200010706A (ko) 2020-01-31

Similar Documents

Publication Publication Date Title
CN112913025A (zh) 发光装置和包括发光装置的显示装置
KR102591056B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
KR102600602B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 포함한 표시 장치
EP3855495A1 (en) Display device and manufacturing method thereof
CN112041989A (zh) 发光器件、具有该发光器件的显示装置及制造其的方法
CN112740406A (zh) 显示设备及制造其的方法
EP3836217B1 (en) Display device and method for manufacturing same
KR102602621B1 (ko) 표시 장치
CN112470294B (zh) 发光装置、其制造方法以及设置有其的显示装置
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
CN112789726A (zh) 显示装置及其制造方法
US11935986B2 (en) Display device and manufacturing method therefor
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
EP3968383A1 (en) Pixel and display device comprising same
CN114375497A (zh) 显示装置及制造其的方法
CN112703595A (zh) 发光器件及具有该发光器件的显示装置
KR20210053391A (ko) 표시 장치
CN113692648A (zh) 显示装置及制造显示装置的方法
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
CN114175244A (zh) 像素、具有该像素的显示装置及该显示装置的制造方法
KR20210141828A (ko) 화소 및 이를 구비한 표시 장치
CN113711359A (zh) 显示设备及制造其的方法
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
KR20220027377A (ko) 화소 및 이를 구비한 표시 장치
KR20210075291A (ko) 표시 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination