CN112789726A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN112789726A
CN112789726A CN201980064379.3A CN201980064379A CN112789726A CN 112789726 A CN112789726 A CN 112789726A CN 201980064379 A CN201980064379 A CN 201980064379A CN 112789726 A CN112789726 A CN 112789726A
Authority
CN
China
Prior art keywords
electrode
sub
pixels
disposed
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980064379.3A
Other languages
English (en)
Inventor
李熙根
孔兑辰
韦德和·巴塞尔
李新兴
太昌一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112789726A publication Critical patent/CN112789726A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置可包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域上，并且各自包括多个子像素，多个子像素各自包括发射区域和非发射区域。子像素中的每个可包括显示元件层，显示元件层包括发射光的至少一个发光元件。显示元件层包括：第一电极和第二电极，彼此间隔开，发光元件设置在第一电极和第二电极之间；以及连接线，包括在衬底的行方向上延伸并连接到第一电极的第一连接线、以及平行于第一连接线延伸并连接到第二电极的第二连接线。具有对称结构的两条连接线可设置在这样的区域中：该区域位于在衬底的列方向上彼此相邻的两个子像素之间。

Description

显示装置及其制造方法
技术领域
本公开的各种实施方式涉及显示装置以及制造该显示装置的方法。
背景技术
发光二极管(下文中，称为“LED”)即使在不良的环境条件下也可以具有相对令人满意的耐用性，并且发光二极管在寿命和亮度方面可以具有优异的性能。
为了将LED应用到照明装置、显示装置等，需要将LED连接到电极，以便可以将电源的电压施加到LED。针对LED的应用目的、减小电极所需空间的方法、或制造LED的方法，已开展了与LED和电极之间的布置关系有关的多种研究。
发明内容
技术问题
本公开的各种实施方式涉及一种能够使超小型发光二极管的不对准最小化并因此增强发光二极管的光输出效率的显示装置、以及一种制造该显示装置的方法。
技术方案
根据本公开的实施方式的显示装置可以包括：衬底，包括显示区域和非显示区域；以及多个像素，设置在显示区域上，各自包括多个子像素，多个子像素各自包括发射区域和非发射区域。子像素中的每个可以包括显示元件层，显示元件层包括发射光的至少一个发光元件。显示元件层包括：第一电极和第二电极，彼此间隔开，发光元件设置在第一电极和第二电极之间；以及连接线，包括在衬底的行方向上延伸并连接到第一电极的第一连接线、以及平行于第一连接线延伸并连接到第二电极的第二连接线。具有对称结构的两条连接线可以设置在这样的区域中：所述区域位于在衬底的列方向上彼此相邻的两个子像素之间。
在本公开的实施方式中，两个子像素之间的区域可以是非发射区域。两条连接线可以在两个子像素之间的区域中相对于在行方向上延伸的假想线形成镜像对称结构。
在本公开的实施方式中，两条连接线可以包括：设置在两个子像素中的一个子像素中并与两个子像素中的一个子像素的第一电极连接的第一连接线；以及设置在两个子像素中的另一子像素中并与两个子像素中的另一子像素的第一电极连接的第一连接线。
在本公开的实施方式中，两个子像素中的每个的第二电极可以包括从两个子像素中的相应的一个子像素的第二连接线分支到两个子像素中的相应的一个子像素的发射区域中的第2-1电极和第2-2电极。第2-1电极和第2-2电极可以彼此间隔开。两个子像素中的相应的一个子像素的第一电极可以设置在第2-1电极和第2-2电极之间。
在本公开的实施方式中，两个子像素中的每个的第一电极可以包括从两个子像素中的相应的一个子像素的第一连接线分支到两个子像素中的相应的一个子像素的发射区域中的第1-1电极和第1-2电极。第1-1电极和第1-2电极可以彼此间隔开。两个子像素中的相应的一个子像素的第二电极可以设置在第1-1电极和第1-2电极之间。
在本公开的实施方式中，两个子像素中的一个子像素的第二连接线可以在两个子像素中的一个子像素中在列方向上设置在第一连接线的上侧处。两个子像素中的另一子像素的第二连接线可以在另一子像素中在列方向上设置在第一连接线的下侧处。
在本公开的实施方式中，两个子像素中的每个的第二连接线可以彼此间隔开。两个子像素中的每个的发射区域可以在列方向上设置在两个子像素中的每个的第二连接线之间。
在本公开的实施方式中，两个子像素中的每个的第二电极可以包括从两个子像素中的一个子像素的第二连接线分支到两个子像素中的一个子像素的发射区域中的第2-1电极、第2-2电极和第2-3电极。第2-1电极和第2-2电极可以彼此间隔开。第1-1电极可以设置在第2-1电极和第2-2电极之间。第2-2电极和第2-3电极可以彼此间隔开。第1-2电极可以设置在第2-2电极和第2-3电极之间。
在本公开的实施方式中，两条连接线可以包括：设置在两个子像素中的一个子像素中并与两个子像素中的一个子像素的第二电极连接的第二连接线；以及设置在两个子像素中的另一子像素中并与两个子像素中的另一子像素的第二电极连接的第二连接线。
本公开的实施方式中，两个子像素中的每个的第一电极可以包括从两个子像素中的一个子像素的第一连接线分支到两个子像素中的一个子像素的发射区域中的第1-1电极和第1-2电极。第1-1电极和第1-2电极可以彼此间隔开。两个子像素中的一个子像素的第二电极可以设置在第1-1电极和第1-2电极之间。
在本公开的实施方式中，两个子像素中的每个的第二电极可以包括从两个子像素中的一个子像素的第二连接线分支到两个子像素中的一个子像素的发射区域中的第2-1电极和第2-2电极。第2-1电极和第2-2电极可以彼此间隔开。两个子像素中的一个子像素的第一电极可以设置在第2-1电极和第2-2电极之间。
在本公开的实施方式中，两个子像素中的一个子像素的第一连接线可以在两个子像素中的一个子像素中在列方向上设置在第二连接线上方。两个子像素中的另一子像素的第一连接线可以在两个子像素中的另一子像素中在列方向上设置在第二连接线下方。
在本公开的实施方式中，两个子像素中的每个的第一连接线可以彼此间隔开。两个子像素中的每个发射区域在列方向上可以设置在两个子像素中的每个的相应的第一连接线之间。
在本公开的实施方式中，两个子像素中的每个的第一电极可以包括从两个子像素中的一个子像素的第一连接线分支到两个子像素中的一个子像素的发射区域中的第1-1电极、第1-2电极和第1-3电极。第1-1电极和第1-2电极可以彼此间隔开。第2-1电极可以设置在第1-1电极和第1-2电极之间。第1-2电极和第1-3电极可以彼此间隔开。第2-2电极可以设置在第1-2电极和第1-3电极之间。
在本公开的实施方式中，显示元件层可以包括：第一接触电极，将第一电极与发光元件的相对端中的一端连接；以及第二接触电极，将第二电极与发光元件的另一端连接。
在本公开的实施方式中，子像素中的每个还可以包括像素电路层，像素电路层包括电连接到发光元件的至少一个晶体管。
以上描述的显示装置可以通过包括以下的方法制造：提供衬底，将在衬底上设置多个子像素，多个子像素各自包括发射区域和非发射区域；以及在衬底上形成显示元件层，显示元件层从子像素中的每个的发射区域发射光。
在本公开的实施方式中，形成显示元件层可以包括：在发射区域中形成彼此间隔开的第一电极和第二电极，并且同时，在非发射区域中形成第一金属层和第二金属层，其中第一金属层连接到第一电极并在一个方向上延伸，第二金属层连接到第二电极并平行于第一金属层延伸；通过对第一金属层和第二金属层施加不同的对准电压，在第一电极和第二电极之间形成电场，并且然后将多个发光元件对准在第一电极和第二电极之间；通过去除第一金属层和第二金属层中的一个的一部分，在包括发光元件的衬底上形成连接线，连接线包括连接到第一电极的第一连接线和连接到第二电极的第二连接线；形成第一接触电极，第一接触电极将第一电极与发光元件中的每个的相对端中的一端电连接；以及形成第二接触电极，第二接触电极将第二电极与发光元件中的每个的相对端中的另一端电连接。
在本公开的实施方式中，对准多个发光元件可以包括将形成在相同层上且将对其施加相同的对准电压的两个金属层设置在这样的区域中：所述区域位于在衬底的列方向上彼此相邻地设置的两个子像素之间。
有益效果
本公开的各种实施方式可以提供一种显示装置以及制造该显示装置的方法，在所述显示装置中，发光元件仅设置在目标区域中，从而可以增强发光元件的光学效率。
附图说明
图1a和图1b各自是示出根据本公开的实施方式的发光元件的示意性立体图。
图2示出了根据本公开的实施方式的显示装置，并且具体地，是示出使用图1a中所示的发光元件作为发光源的显示装置的示意性平面图。
图3a至图3c是示出根据各种实施方式的图2的显示装置的第一子像素至第三子像素中的第一子像素的示例的示意性电路图。
图4是图2的区域EA1的示意性放大平面图。
图5是沿着图4的线I-I'截取的示意性剖视图。
图6a至图6f是顺序地示出制造图4的显示装置的方法的示意性平面图。
图7示出了根据本公开的实施方式的显示装置，并且是对应于图2的区域EA1的示意性放大平面图。
图8和图9示出了根据本公开的实施方式的显示装置，并且是对应于图2的区域EA1的示意性放大平面图。
图10示出了根据本公开的实施方式的显示装置，并且是对应于图2的区域EA1的示意性放大平面图。
图11示出了根据本公开的实施方式的显示装置，并且是对应于图2的区域EA1的示意性放大平面图。
图12示出了根据本公开的实施方式的显示装置，并且是对应于图2的区域EA1的示意性放大平面图。
具体实施方式
由于本公开允许多种变化和多个实施方式，因此将在附图中示出一些实施方式并在本公开中对其进行详细描述。然而，这并不旨在将本公开限制于特定的实践模式，并且将理解的是，不背离本公开的精神和技术范围的所有变化、等同和替代都被涵盖在本公开中。
在整个公开内容中，相同的附图标记在本公开的各种附图和实施方式中始终表示相同的部分。为了清楚地示出，附图中的元件的尺寸可能被放大。将理解的是，虽然本文中可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。在本公开中，单数形式旨在也包括复数形式，除非上下文另有明确指示。
还将理解的是，当在本说明书中使用时，术语“包含”、“包括”、“具有”等表示所陈述的特征、整体、步骤、操作、元件、部件和/或其组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。此外，当诸如层、膜、区域或板的第一部分设置在第二部分上时，第一部分可以直接位于第二部分上，或者可以在第一部分和第二部分之间插置第三部分。当表述为诸如层、膜、区域或板的第一部分形成在第二部分上时，第二部分的其上形成有第一部分的表面不限于第二部分的上表面，而是可以包括诸如第二部分的侧表面或下表面的其它表面。相反，当诸如层、膜、区域或板的第一部分在第二部分下方时，第一部分可以直接位于第二部分下方，或者可以在第一部分和第二部分之间插置第三部分。
下文中将参照附图详细描述本公开的实施方式。
图1a和图1b是示出根据本公开的实施方式的多种类型的发光元件的立体图。虽然图1a和图1b示出了圆柱形发光元件，但本公开不限于此。
参照图1a和图1b，根据本公开的实施方式的发光元件LD可以包括第一导电半导体层11、第二导电半导体层13以及插置在第一导电半导体层11和第二导电半导体层13之间的有源层12。例如，发光元件LD可以包括通过顺序地堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成的堆叠体。
在本公开的实施方式中，发光元件LD可以具有在一个方向上延伸的杆状形状。如果发光元件LD沿其延伸的方向限定为纵向方向，则发光元件LD可以在延伸方向上具有第一端和第二端。第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端上，而第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端上。
虽然发光元件LD可以具有圆柱体的形式，但是本公开不限于此。发光元件LD可以具有在纵向方向上延伸(即，具有大于1的纵横比)的杆状形状或条状形状。例如，发光元件LD在纵向方向上的长度L可以大于其直径。发光元件LD可以包括以超小型尺寸制造的发光二极管，其具有对应于例如微米级或纳米级尺寸的直径和/或长度。
然而，发光元件LD的尺寸不限于此，且可改变发光元件LD的尺寸以满足对其应用发光元件LD的照明装置或自发射显示装置的需求。
第一导电半导体层11可以包括例如至少一个n型半导体层。例如，第一导电半导体层11可以包括这样的半导体层：其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。形成第一导电半导体层11的材料不限于此，并且第一导电半导体层11可以由多种其它材料形成。
有源层12可以形成在第一导电半导体层11上并且具有单个或多个量子阱结构。在本公开的实施方式中，掺杂有导电掺杂剂的包覆层(未示出)可以形成在有源层12上和/或下方。例如，包覆层可以由AlGaN层或InAlGaN层形成。可以使用诸如AlGaN或AlInGaN的材料来形成有源层12。
如果将具有预定电压或更大电压的电场施加到发光元件LD的相对端，则发光元件LD通过电子-空穴对在有源层12中的复合来发射光。
第二导电半导体层13可以设置在有源层12上并且包括与第一导电半导体层11的类型不同的类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括这样的半导体层：其包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。形成第二导电半导体层13的材料不限于此，并且第二导电半导体层13可以由各种其它材料形成。
在本公开的实施方式中，除了包括第一导电半导体层11、有源层12和第二导电半导体层13之外，发光元件LD可以如图1a中所示地进一步包括设置在第二导电半导体层13上的一个电极层15。此外，在实施方式中，如图1b中所示，除了包括电极层15之外，发光元件LD还可以包括设置在第一导电半导体层11的一端上的另一个电极层16。
虽然电极层15和16中的每个可以由欧姆接触电极形成，但是本公开不限于此。电极层15和16可以包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金可以单独使用或彼此组合使用。然而，本公开不限于此。
包括在相应的电极层15和16中的材料可以彼此相同或不同。电极层15和16可以是基本上透明或半透明的。因此，从发光元件LD生成的光可以穿过电极层15和16，并且然后被发射到发光元件LD外部。
在本公开的实施方式中，发光元件LD可以进一步包括绝缘膜14。然而，在本公开的一些实施方式中，绝缘膜14可以被省略，或者可以覆盖第一导电半导体层11、有源层12和第二导电半导体层13中的至少一个。
如图1a中所示，绝缘膜14可以设置在发光元件LD的一部分上，而不是设置在发光元件LD的相对端中的一个上。在这种情况下，绝缘膜14可以仅暴露设置在发光元件LD的第二导电半导体层13的一端上的电极层15，并围绕除了电极层15之外的部件的整个侧表面。此处，绝缘膜14可以允许发光元件LD的至少相对端暴露于外部。例如，绝缘膜14不仅允许设置在第二导电半导体层13的一端上的电极层15暴露于外部，而且允许第一导电半导体层11的一端暴露于外部。
在实施方式中，如图1b中所示，在电极层15和16设置在发光元件LD的相应相对端上的情况下，绝缘膜14可以允许电极层15和16中的每个的至少一个区域暴露于外部。作为另一示例，在实施方式中，可以不设置绝缘膜14。
在本公开的实施方式中，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括选自SiO2、Si3N4、Al2O3和TiO2的至少一种绝缘材料，但不限于此。换言之，可以使用具有绝缘特性的多种材料。
如果绝缘膜14设置在发光元件LD上，则可以防止有源层12与第一电极和/或第二电极(该区域未示出)短路。由于绝缘膜14，发光元件LD的表面上的缺陷的出现可以最小化，由此可以改善发光元件LD的寿命和效率。在发光元件LD设置成彼此靠近的情况下，绝缘膜14可以防止在发光元件LD之间出现不期望的短路。
发光元件LD可以用作用于多种显示装置的光源。发光元件LD可以通过表面处理工艺而制成。
图2示出了根据本公开的实施方式的显示装置，并且具体地，是示出使用图1a中所示的发光元件作为发光源的显示装置的示意性平面图。
为了进行说明，图2示意性地示出了显示装置的结构，侧重于在其上显示图像的显示区域。在一些实施方式中，虽然未示出，但是在显示装置中可以进一步设置至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或信号线。
参照图1a和图2，根据本公开的实施方式的显示装置可以包括：衬底SUB；像素PXL，其设置在衬底SUB上并且各自包括至少一个发光元件LD；驱动器(未示出)，其设置在衬底SUB上并且配置成驱动像素PXL；以及线部件(未示出)，其设置成将像素PXL与驱动器连接。
可以根据驱动方法将显示装置划分成无源矩阵型显示装置和有源矩阵型显示装置。例如，在根据实施方式的显示装置实施为有源矩阵型的情况下，像素PXL中的每个可以包括：驱动晶体管，其配置成控制待提供给发光元件LD的电流的量；以及开关晶体管，其配置成向驱动晶体管传输数据信号。
近来，能够考虑到分辨率、对比度和工作速度来选择性地接通每个像素PXL的有源矩阵型显示装置已经成为主流。然而，本公开不限于此。例如，像素PXL可以以组为单位接通的无源矩阵型显示装置也可以使用用于驱动发光元件LD的部件(例如，第一电极和第二电极)。
衬底SUB可以包括显示区域DA和非显示区域NDA。
在实施方式中，显示区域DA可以设置在显示装置的中央区域中，并且非显示区域NDA可以设置在显示装置的周边区域中，以便围绕显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且其位置可以被改变。
显示区域DA可以是在其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是在其中设置有用于驱动像素PXL的驱动器和用于将像素PXL连接到驱动器的线部件中的一些的区域。
显示区域DA可以具有多种形状。例如，显示区域DA可以具有多种形式，诸如包括直线的闭合多边形、包括曲线的圆形、椭圆形等、以及包括直线和曲线的半圆形、半椭圆形等。
非显示区域NDA可以设置在显示区域DA的至少一侧上。在本公开的实施方式中，非显示区域NDA可以围绕显示区域DA。
像素PXL可以在衬底SUB上设置在显示区域DA中。像素PXL中的每个表示用于显示图像的最小单元，并且可以设置多个像素PXL。
像素PXL中的每个可以包括发光元件LD，其配置成响应于相应的扫描信号和相应的数据信号而被驱动。发光元件LD可以具有处于纳米级或微米级的范围内的小尺寸，并且可以与邻近于其设置的发光元件并联连接。发光元件LD可以形成相应的像素PXL的光源。
像素PXL可以沿着在第一方向DR1上延伸的行和在与第一方向DR1相交的第二方向DR2上延伸的列布置成矩阵形式。然而，像素PXL的布置不限于特定的布置。换言之，像素PXL可以布置成多种形式。
驱动器可以通过线部件向每个像素PXL提供信号，并且因此控制像素PXL的操作。在图2中，为了进行说明，省略了线部件。
驱动器可以包括：扫描驱动器，其配置成通过扫描线向像素PXL提供扫描信号；发射驱动器，其配置成通过发射控制线向像素PXL提供发射控制信号；数据驱动器，其配置成通过数据线向像素PXL提供数据信号；以及时序控制器。时序控制器可以控制扫描驱动器、发射驱动器和数据驱动器。
图3a至图3c是示出根据各种实施方式的图2的显示装置的第一子像素至第三子像素中的第一子像素的示例的示意性电路图。
参照图3a至图3c，第一子像素至第三子像素中的每个可以配置成具有有效像素。然而，对第一子像素至第三子像素中的每个的类型、配置和/或驱动方法没有特别限制。例如，第一子像素至第三子像素中的每个可以配置成具有可以具有多种已知结构的无源或有源显示装置的像素。
此外，参照图3a至图3c，第一子像素至第三子像素可以具有基本上相同或类似的结构。在下文中，为了方便，将对第一子像素至第三子像素中的第一子像素进行描述作为代表性示例。
参照图1a、图2和图3a，第一子像素SP1可以包括发射电路100和像素驱动电路144，发射电路100配置成生成具有与数据信号对应的亮度的光，像素驱动电路144配置成驱动发射电路100。
在实施方式中，发射电路100可以包括在第一驱动电源VDD和第二驱动电源VSS之间并联连接的发光元件LD。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以被设置为高电势电源，并且第二驱动电源VSS可以被设置为低电势电源。此处，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以被设置为发光元件LD在第一子像素SP1的发射周期期间的阈值电压或更大电压。发光元件LD中的每个的第一电极(例如，阳极电极)可以经由像素驱动电路144连接到第一驱动电源VDD。发光元件LD中的每个的第二电极(例如，阴极电极)可以连接到第二驱动电源VSS。
发光元件LD中的每个可以以与由像素驱动电路144控制的驱动电流对应的亮度发射光。
虽然图3a至图3c示出了发光元件LD在第一驱动电源VDD和第二驱动电源VSS之间以相同方向(例如，正向)彼此并联连接的实施方式，但本公开不限于此。例如，在实施方式中，发光元件LD中的一些可以在第一驱动电源VDD和第二驱动电源VSS之间以正向连接，而发光元件LD中的其它发光元件可以以反向连接。第一驱动电源VDD和第二驱动电源VSS中的一个可以以交流电压的形式提供。在这种情况下，以正向的发光元件LD和以反向的发光元件LD可以交替地发光。作为另一示例，在实施方式中，第一子像素SP1可以仅包括单个发光元件LD。
在本公开的实施方式中，像素驱动电路144可以包括第一晶体管T1和第二晶体管T2、以及存储电容器Cst。像素驱动电路144的结构不限于图3a中所示的实施方式的结构。
第一晶体管T1(开关晶体管)的第一电极连接到数据线Dj，并且第一晶体管T1的第二电极连接到第一节点N1。此处，第一晶体管T1的第一电极和第二电极可以是不同的电极。例如，如果第一电极是源电极，则第二电极是漏电极。第一晶体管T1的栅电极连接到扫描线Si。
在从扫描线Si提供具有能够导通第一晶体管T1的电压(例如，低电平电压)的扫描信号的情况下，第一晶体管T1导通以将数据线Dj与第一节点N1电连接。此处，相应帧的数据信号被提供给数据线Dj，由此数据信号被传输到第一节点N1。传输到第一节点N1的数据信号可以被存储到存储电容器Cst中。
第二晶体管(T2；驱动晶体管)的第一电极连接到第一驱动电源VDD，并且第二晶体管T2的第二电极电连接到发光元件LD中的每个的第一电极。第二晶体管T2的栅电极连接到第一节点N1。由此，第二晶体管T2可以响应于第一节点N1的电压来控制待提供给发光元件LD的驱动电流的量。
存储电容器Cst的一个电极连接到第一驱动电源VDD，并且存储电容器Cst的另一电极连接到第一节点N1。利用与提供给第一节点N1的数据信号对应的电压对存储电容器Cst充电，并保持所充电的电压直到提供后续帧的数据信号。
为了进行说明，图3a示出了具有相对简单的结构的像素驱动电路144，其包括配置成将数据信号传输到第一子像素SP1的第一晶体管T1、配置成存储数据信号的存储电容器Cst、以及配置成将与数据信号对应的驱动电流提供到发光元件LD的第二晶体管T2。
然而，本公开不限于此，并且像素驱动电路144的结构可以以多种方式改变。例如，像素驱动电路144还可以包括至少一个晶体管(诸如，配置成对第二晶体管T2的阈值电压进行补偿的晶体管、配置成初始化第一节点N1的晶体管、和/或配置成控制发光元件LD的发射时间的晶体管)或其它电路元件(诸如，用于使第一节点N1的电压升高的升压电容器)。
此外，虽然在图3a中，包括在像素驱动电路144中的晶体管(例如，第一晶体管T1和第二晶体管T2)已被示出为P型晶体管，但是本公开不限于此。换言之，包括在像素驱动电路144中的第一晶体管T1和第二晶体管T2中的至少一个可以被改变为N型晶体管。
参照图1a、图2和图3b，根据本公开的实施方式的第一晶体管T1和第二晶体管T2可以由N型晶体管形成。除了由于晶体管类型的改变而导致的一些部件的连接位置的改变之外，图3b中所示的像素驱动电路144的配置和操作类似于图3a的像素驱动电路144的配置和操作。因此，将省略详细描述。
在本公开的实施方式中，像素驱动电路144的配置不限于图3a和图3b中所示的实施方式。例如，像素驱动电路144可以以与图3c中所示的实施方式的方式相同的方式配置。
参照图1a、图2和图3c，像素驱动电路144可以连接到第一子像素SP1的扫描线Si和数据线Dj。例如，如果第一子像素SP1设置在显示区域DA的第i行和第j列上，则第一子像素SP1的像素驱动电路144可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。
在实施方式中，像素驱动电路144还可以连接到至少一条扫描线。例如，设置在显示区域DA的第i行上的第一子像素SP1可以进一步连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。
在实施方式中，像素驱动电路144可以不仅连接到第一驱动电源VDD和第二驱动电源VSS，而且可以连接到第三电源。例如，像素驱动电路144也可以连接到初始化电源Vint。
像素驱动电路144可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1(驱动晶体管)的第一电极(例如，源电极)可经由第五晶体管T5连接到第一驱动电源VDD，且第一晶体管T1的第二电极(例如，漏电极)可经由第六晶体管T6连接到发光元件LD中的每个的一端。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制在第一驱动电源VDD和第二驱动电源VSS之间流经发光元件LD的驱动电流。
第二晶体管T2(开关晶体管)可以连接在与第一子像素SP1连接的第j数据线Dj和第一晶体管T1的源电极之间。第二晶体管T2的栅电极连接到与第一子像素SP1连接的第i扫描线Si。在从第i扫描线Si提供具有栅极导通电压(例如，低电平电压)的扫描信号的情况下，第二晶体管T2被导通以将第j数据线Dj电连接到第一晶体管T1的源电极。因此，如果第二晶体管T2被导通，则从第j数据线Dj提供的数据信号可以被传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的漏电极和第一节点N1之间。第三晶体管T3的栅电极连接到第i扫描线Si。在从第i扫描线Si提供具有栅极导通电压的扫描信号的情况下，第三晶体管T3被导通以将第一晶体管T1的漏电极电连接到第一节点N1。因此，在第三晶体管T3被导通的情况下，第一晶体管T1可以以二极管的形式连接。
第四晶体管T4可以连接在第一节点N1和初始化电源Vint之间。第四晶体管T4的栅电极连接到前一扫描线，例如，第i-1扫描线Si-1。在具有栅极导通电压的扫描信号被提供到第i-1扫描线Si-1的情况下，第四晶体管T4被导通，使得初始化电源Vint的电压可以被传输到第一节点N1。此处，初始化电源Vint可以具有等于或小于数据信号的最小电压的电压。
第五晶体管T5连接在第一驱动电源VDD和第一晶体管T1之间。第五晶体管T5的栅电极连接到相应的发射控制线，例如，第i发射控制线Ei。第五晶体管T5可以在具有栅极截止电压的发射控制信号被提供给第i发射控制线Ei的情况下被截止，并且可以在其它情况下被导通。
第六晶体管T6连接在第一晶体管T1和发光元件LD的第一端之间。第六晶体管T6的栅电极可以连接到第i发射控制线Ei。第六晶体管T6可以在具有栅极截止电压的发射控制信号被提供给第i发射控制线Ei的情况下被截止，并且可以在其它情况下被导通。
第七晶体管T7连接在发光元件LD的第一端和初始化电源Vint之间。第七晶体管T7的栅电极连接到后一级的扫描线中的一条，例如连接到第i+1扫描线Si+1。在具有栅极导通电压的扫描信号被提供给第i+1扫描线Si+1的情况下，第七晶体管T7可以被导通，使得初始化电源Vint的电压可以被提供给发光元件LD的第一端。
存储电容器Cst连接在第一驱动电源VDD和第一节点N1之间。存储电容器Cst可以存储与在每个帧周期期间施加到第一节点N1的数据信号和第一晶体管T1的阈值电压二者对应的电压。
为了方便，图3c示出了第一晶体管T1至第七晶体管T7全部形成为P型晶体管，但本公开不限于此。例如，包括在像素驱动电路144中的第一晶体管T1至第七晶体管T7中的至少一个可以形成为N型晶体管，或者第一晶体管T1至第七晶体管T7全部可以形成为N型晶体管。
图4是图2的区域EA1的示意性放大平面图。图5是沿着图4的线I-I'截取的示意性剖视图。
为了进行说明，图4示意性地示出了第一像素至第三像素，所述第一像素至第三像素在列方向上设置成彼此相邻，并且第一像素至第三像素中的每个包括设置成在行方向上彼此相邻的三个子像素。详细地，针对在显示区域中在列方向(例如，在竖直方向)上彼此相邻的第一像素至第三像素，图4示出了包括在第一像素至第三像素中的每个中的三个子像素。
在图4中，为了进行说明，设置在每个子像素中的发光元件被示出为水平对准。然而，发光元件的对准不限于此。例如，发光元件中的至少一些可以在与水平方向相交的方向上对准。
此外，为了进行说明，已在图4中省略了连接到发光元件的晶体管和连接到晶体管的信号线的图示。
此外，虽然图4和图5示出了第一像素至第三像素中的每个的简化结构，例如，示出了每个电极仅具有单个电极层，但本公开不限于此。
参照图1a、图2、图4和图5，根据本公开的实施方式的显示装置可以包括衬底SUB，在衬底SUB上设置有像素PXL。为了进行说明，以下实施方式的描述将侧重于三个像素，例如，第一像素PXL1、第二像素PXL2和第三像素PXL3，它们在像素PXL中在衬底SUB的列方向上彼此相邻地设置。
第一像素PXL1、第二像素PXL2和第三像素PXL3可以在衬底SUB上设置成在第二方向DR2上彼此相邻。在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括至少一个子像素。
在本公开的实施方式中，第一像素PXL1可以包括在衬底SUB上在第一方向DR1上彼此相邻地设置的三个子像素，例如，第1-1子像素SP1_1、第2-1子像素SP2_1和第3-1子像素SP3_1。第1-1子像素SP1_1可以设置在衬底SUB的第一列C1和第一行R1上。第2-1子像素SP2_1可以设置在衬底SUB的第二列C2和第一行R1上。第3-1子像素SP3_1可以设置在衬底SUB的第三列C3和第一行R1上。
第1-1子像素SP1_1、第2-1子像素SP2_1和第3-1子像素SP3_1中的每个可以包括配置成发射光的发射电路100(下文中，称为“发射区域”)、以及设置成围绕发射区域100的周边并且不通过其发射光的非发射区域200。在本公开的实施方式中，第1-1子像素SP1_1、第2-1子像素SP2_1和第3-1子像素SP3_1中的每个的像素区域可以包括相应子像素的发射区域100和非发射区域200。衬底SUB、像素电路层PCL和显示元件层DPL可以设置在第1-1子像素SP1_1、第2-1子像素SP2_1和第3-1子像素SP3_1中的每个的像素区域中。
在本公开的实施方式中，第二像素PXL2可以包括在衬底SUB上在第一方向DR1上彼此相邻地设置的三个子像素，例如，第1-2子像素SP1_2、第2-2子像素SP2_2和第3-2子像素SP3_2。第1-2子像素SP1_2可以设置在衬底SUB的第一列C1和第二行R2上。第2-2子像素SP2_2可以设置在衬底SUB的第二列C2和第二行R2上。第3-2子像素SP3_2可以设置在衬底SUB的第三列C3和第二行R2上。
第1-2子像素SP1_2、第2-2子像素SP2_2和第3-2子像素SP3_2中的每个可以包括配置成发射光的发射区域100、以及设置成围绕发射区域100的周边的非发射区域200。在本公开的实施方式中，第1-2子像素SP1_2、第2-2子像素SP2_2和第3-2子像素SP3_2中的每个的像素区域可以包括相应子像素的发射区域100和非发射区域200。衬底SUB、像素电路层PCL和显示元件层DPL可以设置在第1-2子像素SP1_2、第2-2子像素SP2_2和第3-2子像素SP3_2中的每个的像素区域中。
在本公开的实施方式中，第三像素PXL3可以包括在衬底SUB上在第一方向DR1上彼此相邻地设置的三个子像素，例如，第1-3子像素SP1_3、第2-3子像素SP2_3和第3-3子像素SP3_3。第1-3子像素SP1_3可以设置在衬底SUB的第一列C1和第三行R3上。第2-3子像素SP2_3可以设置在衬底SUB的第二列C2和第三行R3上的子像素。第3-3子像素SP3_3可以设置在衬底SUB的第三列C3和第三行R3上。
第1-3子像素SP1_3、第2-3子像素SP2_3和第3-3子像素SP3_3中的每个可以包括配置成发射光的发射区域100、以及设置成围绕发射区域100的周边的非发射区域200。在本公开的实施方式中，第1-3子像素SP1_3、第2-3子像素SP2_3和第3-3子像素SP3_3中的每个的像素区域可以包括相应子像素的发射区域100和非发射区域200。衬底SUB、像素电路层PCL和显示元件层DPL可以设置在第1-3子像素SP1_3、第2-3子像素SP2_3和第3-3子像素SP3_3中的每个的像素区域中。
九个子像素SP1_1、SP2_1、SP3_1、SP1_2、SP2_2、SP3_2、SP1_3、SP2_3和SP3_3中的每个的像素电路层PCL可以包括设置在衬底SUB上的缓冲层BFL、设置在缓冲层BFL上的第一晶体管T1和第二晶体管T2、以及驱动电压线DVL。此外，像素电路层PCL还可以包括设置在第一晶体管T1和第二晶体管T2以及驱动电压线DVL上的钝化层PSV。
衬底SUB可以包括绝缘材料，诸如玻璃、有机聚合物或晶体。此外，衬底SUB可以由具有柔性的材料制成，以便可弯曲或可折叠，并且具有单层或多层结构。
缓冲层BFL可以设置在衬底SUB上并防止杂质扩散到第一晶体管T1和第二晶体管T2中。根据例如衬底SUB的材料或处理条件，可以省略缓冲层BFL。
第一晶体管T1可以是驱动晶体管，其电连接到设置在相应子像素的显示元件层DPL中的发光元件LD中的一些以驱动发光元件LD。第二晶体管T2可以对应于配置成切换第一晶体管T1的开关晶体管。
第一晶体管T1和第二晶体管T2中的每个可以包括半导体层SCL、栅电极GE以及源电极SE和漏电极DE。
半导体层SCL可以设置在缓冲层BFL上。半导体层SCL可以包括与源电极SE接触的源区和与漏电极DE接触的漏区。源区和漏区之间的区域可以是沟道区。
半导体层SCL可以包括由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区可以是本征半导体，其是未掺杂的半导体图案。源区和漏区中的每个可以包括掺杂有杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上，且栅极绝缘层GI插置在栅电极GE和半导体层SCL之间。
源电极SE和漏电极DE可以分别通过穿过层间绝缘层ILD和栅极绝缘层GI的相应接触孔与半导体层SCL的源区和漏区接触。
驱动电压线DVL可以设置在层间绝缘层ILD上，但是本公开不限于此。在一些实施方式中，驱动电压线DVL可以设置于包括在像素电路层PCL中的绝缘层中的一个上。第二驱动电源VSS(参见图3a)可以被施加到驱动电压线DVL。
钝化层PSV可以包括暴露第一晶体管T1的漏电极DE的至少一部分的第一接触孔CH1、以及暴露驱动电压线DVL的至少一部分的第二接触孔CH2。
九个子像素SP1_1、SP2_1、SP3_1、SP1_2、SP2_2、SP3_2、SP1_3、SP2_3和SP3_3中的每个的显示元件层DPL可以包括设置在钝化层PSV上的分隔壁PW、第一电极EL1和第二电极EL2、第一连接线CNL1以及第二连接线CNL2、发光元件LD、以及第一接触电极CNE1和第二接触电极CNE2。
分隔壁PW可以在钝化层PSV上设置在九个子像素SP1_1、SP2_1、SP3_1、SP1_2、SP2_2、SP3_2、SP1_3、SP2_3和SP3_3中的每个的发射区域100中。虽然未示出，但是可以在相邻子像素之间在外围区域200中形成和/或设置像素限定层(或坝层)，以限定每个子像素的发射区域100，其中，所述像素限定层(或坝层)由与分隔壁PW的材料相同的材料形成。
分隔壁PW可以在钝化层PSV上与邻近于其设置的分隔壁PW间隔开预定距离。两个相邻的分隔壁PW可以设置在钝化层PSV上并且彼此间隔开一个发光元件LD的长度L。如图5中所示，分隔壁PW可以包括弯曲表面，其具有宽度从钝化层PSV的一个表面朝向其上端减小的剖面形状(诸如，半圆形或半椭圆形)，但是本公开不限于此。
在实施方式中，分隔壁PW可以具有宽度从钝化层PSV的一个表面朝向其上端减小的梯形剖面。在剖视图中，分隔壁PW中的每个的形状不限于上述示例，并且可以以多种方式改变，只要可以增强从发光元件LD中的每个发射的光的效率。两个相邻的分隔壁PW可以在钝化层PSV上设置在相同的平面上并且具有相同的高度。
在本公开的实施方式中，发光元件LD中的每个可以由发光二极管形成，该发光二极管包括具有无机晶体结构的材料，并且具有例如处于纳米级或微米级的范围内的超小尺寸。发光元件LD可以设置在每个子像素的发射区域100中并且发射光。
发光元件LD中的每个可以包括第一导电半导体层11、第二导电半导体层13和插置在第一导电半导体层11和第二导电半导体层13之间的有源层12。在一些实施方式中，发光元件LD中的每个还可以包括设置在第二导电半导体层13的一侧上的电极层15。
发光元件LD中的每个可以包括第一端EP1和第二端EP2。第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端EP1上，并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端EP2上。在本公开的实施方式中，发光元件LD中的每个可以发射彩色光中的任何一种光和/或白光。
覆盖发光元件LD中的每个的上表面的一部分的第二绝缘层INS2可以设置在发光元件LD上。因此，发光元件LD中的每个的相对端EP1和EP2可以暴露于外部。
第一绝缘层INS1可以设置在发光元件LD中的每个下方。第一绝缘层INS1可以填充钝化层PSV和发光元件LD中的每个之间的空间中，以稳定地支承发光元件LD并防止发光元件LD从钝化层PSV去除。第一绝缘层INS1可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
第一连接线CNL1和第二连接线CNL2可以设置在每个子像素的非发射区域200中。
第二连接线CNL2可以从每个子像素的非发射区域200延伸到与其相邻的子像素的非发射区域200。例如，设置在第1-1子像素SP1_1的非发射区域200中的第二连接线CNL2可以在第一方向DR1上延伸到与第1-1子像素SP1_1相邻的子像素(即，第2-1子像素SP2_1和第3-1子像素SP3_1)。第二连接线CNL2可以设置成在第1-1子像素SP1_1、第2-1子像素SP2_1和第3-1子像素SP3_1中共用。
第一连接线CNL1可以仅设置在相应子像素的非发射区域200中，以独立地驱动每个子像素。例如，设置在第1-1子像素SP1_1的非发射区域200中的第一连接线CNL1可以与设置在邻近于第1-1子像素SP1_1的第2-1子像素SP2_1的非发射区域200中的第一连接线CNL1电分离和/或物理分离。设置在第2-1子像素SP2_1的非发射区域200中的第一连接线CNL1可以与设置在邻近于第2-1子像素SP2_1的第3-1子像素SP3_1的非发射区域200中的第一连接线CNL1电分离和/或物理分离。
第一连接线CNL1和第二连接线CNL2可以设置在相同表面的相同层上，并且包括相同的材料。
第一电极EL1和第二电极EL2可以设置在每个子像素的发射区域100中，并且第一电极EL1和第二电极EL2中的每个可以具有在与第一方向DR1相交的第二方向DR2上延伸的条形状。第一电极EL1和第二电极EL2可以设置在相同的平面上并且彼此间隔开预定的距离。
第一电极EL1可以包括第1-1电极EL1_1和第1-2电极EL1_2，其中第1-1电极EL1_1和第1-2电极EL1_2在第二方向DR2上从在第一方向DR1上延伸的第一连接线CNL1分支到每个子像素的发射区域100中。第1-1电极EL1_1、第1-2电极EL1_2和第一连接线CNL1可以与彼此是一体的，并且彼此电连接和/或物理连接。
第二电极EL2可以在第二方向DR2上延伸并可以与第二连接线CNL2电连接。在本公开的实施方式中，第二电极EL2可以在第二方向DR2上从第二连接线CNL2分支到每个子像素的发射区域100中。第二电极EL2和第二连接线CNL2可以与彼此是一体的，并且彼此电连接和/或物理连接。
第一电极EL1和第二电极EL2中的每个可以用作对准电极，以将发光元件LD对准在每个子像素的发射区域100中。
在将发光元件LD对准在每个子像素的发射区域100中之前，可以通过第一连接线CNL1将第一对准电压施加到第一电极EL1，并且可以通过第二连接线CNL2将第二对准电压施加到第二电极EL2。第一对准电压和第二对准电压可以具有不同的电压电平。当具有不同电压电平的预定对准电压被分别施加到第一电极EL1和第二电极EL2时，可以在第一电极EL1和第二电极EL2之间形成电场。因此，发光元件LD可以在钝化层PSV上对准在第一电极EL1和第二电极EL2之间。
在平面图中，第二电极EL2可以设置在第1-1电极EL1_1和第1-2电极EL1_2之间，并且与第1-1电极EL1_1和第1-2电极EL1_2中的每个间隔开预定距离。第1-1电极EL1_1、第1-2电极EL1_2和第二电极EL2可以在钝化层PSV上交替地设置。
在将发光元件LD对准在每个子像素的发射区域100中之后，第一电极EL1和第二电极EL2中的每个可以用作用于驱动发光元件LD的驱动电极。
第一电极EL1和第二电极EL2可以由具有预定反射率的材料制成，以允许从发光元件LD中的每个的相对端EP1和EP2发射的光在显示装置的图像沿其显示的方向上(例如，在前向方向上)行进。
在本公开的实施方式中，第一电极EL1和第二电极EL2、第一连接线CNL1以及第二连接线CNL2可以设置在相同的层上并且由相同的材料形成。
第一电极EL1和第二电极EL2、第一连接线CNL1以及第二连接线CNL2可以由具有预定反射率的导电材料形成。导电材料可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr的金属或其合金、诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌氧化物(ZnO)或铟锡锌氧化物(ITZO)的导电氧化物、以及诸如PEDOT的导电聚合物。第一电极EL1和第二电极EL2、第一连接线CNL1以及第二连接线CNL2的材料不限于上述材料。
第一电极EL1和第二电极EL2、第一连接线CNL1以及第二连接线CNL2中的每个可以具有单层结构，但本公开不限于此，例如，其可具有通过堆叠金属、合金、导电氧化物和导电聚合物中的两种或更多种材料而形成的多层结构。在实施方式中，第一电极EL1和第二电极EL2、第一连接线CNL1以及第二连接线CNL2中的每个可以具有多层结构，以便在向发光元件LD中的每个的相对端EP1和EP2传输信号的情况下，使由于信号延迟而导致的电压降最小化。
由于第一电极EL1和第二电极EL2具有与分隔壁PW的形状对应的形状，因而从发光元件LD中的每个的相对端EP1和EP2发射的光可以被第一电极EL1和第二电极EL2反射，并且更有效地在显示装置的前向方向上行进。因此，可以增强从发光元件LD发射的光的效率。
在本公开的实施方式中，分隔壁PW以及第一电极EL1和第二电极EL2可以用作使从发光元件LD中的每个发射的光能够在显示装置的前向方向上行进的反射部件，从而增强发光元件LD的光输出效率。
第一电极EL1和第二电极EL2中的任何一个可以对应于阳极电极，并且另一个可以对应于阴极电极。在本公开的实施方式中，第一电极EL1可以是阳极电极，并且第二电极EL2可以是阴极电极。
在本公开的实施方式中，发光元件LD可以包括对准在第1-1电极EL1_1和第二电极EL2之间的第一发光元件LD1、以及对准在第二电极EL2和第1-2电极EL1_2之间的第二发光元件LD2。
在本公开的实施方式中，第一连接线CNL1可以通过钝化层PSV的第一接触孔CH1电连接到第一晶体管T1的漏电极DE。由于第一连接线CNL1与第一电极EL1是一体的，因而施加到第一连接线CNL1的、第一晶体管T1的信号可以被传输到第一电极EL1。
第一电极EL1可以设置成与发光元件LD中的每个的相对端EP1和EP2中的一端相邻，并且可以通过第一接触电极CNE1与发光元件LD中的每个电连接。因此，施加到第一电极EL1的、第一晶体管T1的信号可以通过第一接触电极CNE1传输到发光元件LD中的每个。
在本公开的实施方式中，第二连接线CNL2可以通过钝化层PSV的第二接触孔CH2电连接到驱动电压线DVL。由于第二连接线CNL2与第二电极EL2是一体的，因而施加到第二连接线CNL2的、驱动电压线DVL的第二驱动电源VSS的电压可以被传输到第二电极EL2。
第二电极EL2可以设置成与发光元件LD中的每个的相对端EP1和EP2的另一端相邻，并且可以通过第二接触电极CNE2电连接到发光元件LD中的每个。因此，施加到第二电极EL2的、第二驱动电源VSS的电压可以被传输到发光元件LD中的每个。
第一接触电极CNE1可以设置在第一电极EL1上，以将第一电极EL1与发光元件LD中的每个的相对端EP1和EP2中的一端电连接和/或物理可靠地连接。第一接触电极CNE1可以由透明导电材料形成，以允许从发光元件LD中的每个发射并且通过第一电极EL1反射在显示装置的前向方向上的光在前向方向上无损耗地行进。
在平面图中，第一接触电极CNE1可以覆盖第一电极EL1并与第一电极EL1重叠。此外，第一接触电极CNE1可以与发光元件LD中的每个的相对端EP1和EP2中的一个部分地重叠。
在本公开的实施方式中，第一接触电极CNE1可以包括设置在第1-1电极EL1_1上的第1-1接触电极CNE1_1、以及设置在第1-2电极EL1_2上的第1-2接触电极CNE1_2。在平面图中，第1-1接触电极CNE1_1可以与第一发光元件LD1中的每个的第一端EP1和第1-1电极EL1_1重叠。在平面图中，第1-2接触电极CNE1_2可以与第二发光元件LD2中的每个的第二端EP2和第1-2电极EL1_2重叠。
覆盖第一接触电极CNE1的第三绝缘层INS3可以设置在第一接触电极CNE1上。第三绝缘层INS3可以防止第一接触电极CNE1暴露于外部，从而防止第一接触电极CNE1腐蚀。
第三绝缘层INS3可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。虽然第三绝缘层INS3可以具有如图中所示的单层结构，但是本公开不限于此。例如，第三绝缘层INS3可以具有多层结构。在第三绝缘层INS3具有多层结构的情况下，第三绝缘层INS3可以具有通过交替堆叠无机绝缘层和有机绝缘层而形成的结构。例如，第三绝缘层INS3可以具有通过顺序地堆叠第一无机绝缘层、有机绝缘层和第二无机绝缘层而形成的结构。
第二接触电极CNE2可以设置在第二电极EL2上。在平面图中，第二接触电极CNE2可以覆盖第二电极EL2并与第二电极EL2重叠。此外，第二接触电极CNE2可以与第一发光元件LD1中的每个的第二端EP2和第二发光元件LD2中的每个的第一端EP1重叠。第二接触电极CNE2与第一接触电极CNE1可以由相同的材料制成，但是本公开不限于此。
覆盖第二接触电极CNE2的第四绝缘层INS4可以设置在第二接触电极CNE2上。第四绝缘层INS4可以防止第二接触电极CNE2暴露于外部，从而防止第二接触电极CNE2腐蚀。第四绝缘层INS4可以由无机绝缘层或有机绝缘层形成。
第四绝缘层INS4上可以设置有外涂层OC。外涂层OC可以是减小由设置在外涂层OC下方的分隔壁PW、第一电极EL1和第二电极EL2、第一接触电极CNE1和第二接触电极CNE2等形成的台阶差的平坦化层。外涂层OC可以是防止氧气、水等渗入到发光元件LD中的封装层。在一些实施方式中，可以省略外涂层OC。
如上所述，可以通过第一电极EL1和第二电极EL2分别将预定电压施加到发光元件LD中的每个的相对端EP1和EP2。因此，发光元件LD中的每个可以通过电子-空穴对在发光元件LD中的每个的有源层12中的复合来发射光。此处，有源层12可以发射具有从400nm至900nm的波长范围的光。
在每个子像素的发射区域100中可以进一步设置有第一封盖层CP1_1和CPL1_2以及第二封盖层CPL2。
第一封盖层CP1_1和CPL1_2可以包括设置在第1-1电极EL1_1上的第1-1封盖层CPL1_1、以及设置在第1-2电极EL1_2上的第1-2封盖层CPL1_2。第二封盖层CPL2可以设置在第二电极EL2上。第1-1封盖层CPL1_1、第1-2封盖层CPL1_2和第二封盖层CPL2可以防止相应的电极被在制造显示装置的过程期间可能出现的缺陷等损坏，并且可以进一步增强相应的电极和钝化层PSV之间的粘合力。
第1-1封盖层CPL1_1、第1-2封盖层CPL1_2和第二封盖层CPL2可以由诸如IZO的透明导电材料形成，以便最小化从发光元件LD中的每个发射并被相应的电极反射在显示装置的前向方向上的光的损耗。第1-1封盖层CPL1_1、第1-2封盖层CPL1_2和第二封盖层CPL2可以设置在相同层上并包括相同的材料。
在本公开的实施方式中，非发射区域200可以设置于在第二方向DR2上(例如，在列方向上)彼此相邻的两个子像素的相应发射区域100之间。例如，非发射区域200可以设置于设置在第一列C1上的第1-1子像素SP1_1的发射区域100和第1-2子像素SP1_2的发射区域100之间。在下文中，为了进行说明，非发射区域200，在第二方向DR2上设置在相同列上的两个相邻子像素的相应发射区域100之间形成的区域，可以被指定为像素边界区域，并且附图标记“300”将用于指定像素边界区域并防止与术语“非发射区域200”混淆。
设置在第1-1子像素SP1_1的发射区域100和第1-2子像素SP1_2的发射区域100之间的子像素边界区域300(下文中，称为“第一子像素边界区域”)中可以设置有两条连接线。所述两条连接线可以包括设置在第1-1子像素SP1_1中的第一连接线CNL1和设置在第1-2子像素SP1_2中的第一连接线CNL1。
在下文中，为了进行说明，设置在第一子像素边界区域300中的、第1-1子像素SP1_1的第一连接线CNL1将被称为第1-1连接线，并且第1-2子像素SP1_2的第一连接线CNL1将被称为第1-2连接线。
第1-1连接线CNL1和第1-2连接线CNL1可以设置在第一子像素边界区域300中，并且彼此间隔开预定距离，并且从而彼此电分离和/或物理分离。在第一方向DR1上延伸的假想线IL可以设置在第1-1连接线CNL1和第1-2连接线CNL1之间。第1-1连接线CNL1和第1-2连接线CNL1可以基于假想线IL形成镜像对称结构。第1-1连接线CNL1可以基于假想线IL在第二方向DR2上设置在上侧处，并且第1-2连接线CNL1可以基于假想线IL在第二方向DR2上设置在下侧处。
第1-1连接线CNL1可以电连接和/或物理地连接到第1-1子像素SP1_1的第一电极EL1。第1-1子像素SP1_1的第一电极EL1可以在第二方向DR2上从第1-1连接线CNL1向上分支，并且因而被设置在第1-1子像素SP1_1的发射区域100中。在平面图中，设置在第1-1子像素SP1_1中的第1-1连接线CNL1和第一电极EL1可以具有“╨”形状，但是本公开不限于此。在“╨”形部分中，“─”形部分(其在第一方向DR1上延伸)可以是第1-1连接线CNL1，并且在第二方向DR2上从“─”形部分向上分支的“ll”形部分可以是第1-1子像素SP1_1的第一电极EL1。
第1-2连接线CNL1可以电连接和/或物理连接到第1-2子像素SP1_2的第一电极EL1。第1-2子像素SP1_2的第一电极EL1可以在第二方向DR2上从第1-2连接线CNL1向下分支，并且从而被设置在第1-2子像素SP1_2的发射区域100中。在平面图中，设置在第1-2子像素SP1_2中的第1-2连接线CNL1和第一电极EL1可以具有“╥”形状，但是本公开不限于此。在“╥”形部分中，“─”形部分(其在第一方向DR1上延伸)可以是第1-2连接线CNL1，并且在第二方向DR2上从“─”形部分向下分支的“ll”形部分可以是第1-2子像素SP1_2的第一电极EL1。
在平面图中，与第1-1子像素SP1_1的第二电极EL2连接的第二连接线CNL2可以在第二方向DR2上设置在第1-1连接线CNL1的上侧处。在平面图中，与第1-2子像素SP1_2的第二电极EL2连接的第二连接线CNL2可以在第二方向DR2上设置在第1-2连接线CNL1的下侧处。与第1-1子像素SP1_1的第二电极EL2连接的第二连接线CNL2和与第1-2子像素SP1_2的第二电极EL2连接的第二连接线CNL2可以彼此间隔开，且在其间插置有第1-1子像素SP1_1和第1-2子像素SP1_2的相应的发射区域100。
如上所述，基于假想线IL形成镜像对称结构的第1-1连接线CNL1和第1-2连接线CNL1可以设置在第1-1子像素SP1_1和第1-2子像素SP1_2之间的第一子像素边界区域300中，其中第1-1子像素SP1_1和第1-2子像素SP1_2设置成在第二方向DR2上彼此相邻。在发光元件LD在相应的子像素中对准的情况下，设置在第一子像素边界区域300中的第1-1连接线CNL1和第1-2连接线CNL1可以将相同的对准电压传输到相应子像素的第一电极EL1。
例如，第1-1连接线CNL1可以向第1-1子像素SP1_1的第一电极EL1提供第一对准电压，并且第1-2连接线CNL1可以向第1-2子像素SP1_2的第一电极EL1提供第一对准电压。在本公开的实施方式中，可以将接地电压GND作为第一对准电压施加到第1-1连接线CNL1和第1-2连接线CNL1，但是本公开不限于此。在实施方式中，可以将以恒定电压电平保持的AC电压或DC电压作为第一对准电压施加到第1-1连接线CNL1和第1-2连接线CNL1。
在本公开的实施方式中，由于分别向第1-1连接线CNL1和第1-2连接线CNL1施加具有相同电势的第一对准电压，因而在设置于第一子像素边界区域300中的第1-1连接线CNL1和第1-2连接线CNL1之间不形成用于使发光元件LD对准的电场。
因此，发光元件LD不对准在第一子像素边界区域300(其是非发射区域200)中，并且发光元件LD可以仅集中对准在目标区域中(例如，集中对准在每个子像素的发射区域100中)。结果，在本公开的实施方式中，发光元件LD仅集中对准在每个子像素的目标区域中(即，仅集中对准在发射区域100中)，从而可以防止发光元件LD对准在不期望的区域(例如，子像素边界区域300)中的异常对准缺陷。
此外，由于发光元件LD集中对准在每个子像素的发射区域100中，因而可以使发光元件LD和与发光元件LD电连接的电极之间的接触故障最小化。在本公开的实施方式中，电极可以包括第一电极EL1和第二电极EL2，但是本公开不限于此。在实施方式中，电极可以包括第一接触电极CNE1和第二接触电极CNE2。
子像素边界区域300也可以设置在设置成在第二方向DR2上彼此相邻的第2-1子像素SP2_1和第2-2子像素SP2_2的相应发射区域100之间。在该子像素边界区域300中也可以设置有具有镜像对称结构的两条第一连接线CNL1。类似地，子像素边界区域300也可以设置在设置成在第二方向DR2上彼此相邻的第3-1子像素SP3_1和第3-2子像素SP3_2的相应发射区域100之间。在该子像素边界区域300中也可以设置有具有镜像对称结构的两条第一连接线CNL1。
在本公开的实施方式中，子像素边界区域300(下文中，称为“第二子像素边界区域”)也可以设置在设置成在第二方向DR2上彼此相邻的第2-2子像素SP2_2和第2-3子像素SP2_3的相应发射区域100之间。在第二子像素边界区域300中可以设置有两条连接线。所述两条连接线可以包括设置在第2-2子像素SP2_2中的第二连接线CNL2和设置在第2-3子像素SP2_3中的第二连接线CNL2。
在下文中，为了进行说明，设置在第二子像素边界区域300中的、第2-2子像素SP2_2的第二连接线CNL2将被称为第2-1连接线，并且设置在第2-3子像素SP2_3中的第二连接线CNL2将被称为第2-2连接线。
第2-1连接线CNL2和第2-2连接线CNL2可以设置在第二子像素边界区域300中，并且彼此间隔开预定距离，并且因而彼此电分离和/或物理分离。在第一方向DR1上延伸的假想线IL可以设置在第2-1连接线CNL2和第2-2连接线CNL2之间。第2-1连接线CNL2和第2-2连接线CNL2可以基于假想线IL形成镜像对称结构。第2-1连接线CNL2可以相对于假想线IL在第二方向DR2上设置在上侧处，并且第2-2连接线CNL2可以相对于假想线IL在第二方向DR2上设置在下侧处。
第2-1连接线CNL2可以电连接和/或物理连接到第2-2子像素SP2_2的第二电极EL2。第2-2子像素SP2_2的第二电极EL2可以在第二方向DR2上从第2-1连接线CNL2向上分支，并且因而被设置在第2-2子像素SP2_2的发射区域100中。在平面图中，设置在第2-2子像素SP2_2中的第2-1连接线CNL2和第二电极EL2可以具有“┴”形状，但是本公开不限于此。在“┴”形部分中，“─”形部分(其在第一方向DR1上延伸)可以是第2-1连接线CNL2，并且在第二方向DR2上从“─”形部分向上分支的“l”形部分可以是第2-2子像素SP2_2的第二电极EL2。
第2-2连接线CNL2可以电连接和/或物理连接到第2-3子像素SP2_3的第二电极EL2。第2-3子像素SP2_3的第二电极EL2可以在第二方向DR2上从第2-2连接线CNL2向下分支，并且因此被设置在第2-3子像素SP2_3的发射区域100中。在平面图中，设置在第2-3子像素SP2_3中的第2-2连接线CNL2和第二电极EL2可以具有“┬”形状，但是本公开不限于此。在“┬”形部分中，“─”形部分(其在第一方向DR1上延伸)可以是第2-2连接线CNL2，并且在第二方向DR2上从“─”形部分向下分支的“l”形部分可以是第2-3子像素SP2_3的第二电极EL2。
在平面图中，与第2-2子像素SP2_2的第一电极EL1连接的第一连接线CNL1可以在第二方向DR2上设置在第2-1连接线CNL2的上侧处。在平面图中，与第2-3子像素SP2_3的第一电极EL1连接的第一连接线CNL1可以在第二方向DR2上设置在第2-2连接线CNL2的下侧处。与第2-2子像素SP2_2的第一电极EL1连接的第一连接线CNL1和与第2-3子像素SP1_2的第一电极EL1连接的第一连接线CNL1可以彼此间隔开，且其间插置有第2-2子像素SP2_2和第2-2子像素SP2_3的相应发射区域100。
如上所述，相对于假想线IL形成镜像对称结构的第2-1连接线CNL2和第2-2连接线CNL2可以设置在位于第2-2子像素SP2_2和第2-3子像素SP2_3之间的第二子像素边界区域300中，其中第2-2子像素SP2_2和第2-3子像素SP2_3设置成在第二方向DR2上彼此相邻。当发光元件LD在相应的子像素中对准时，第2-1连接线CNL2和第2-2连接线CNL2可以将相同的对准电压传输到相应的子像素的第二电极EL2。
例如，第2-1连接线CNL2可以向第2-2子像素SP2_2的第二电极EL2提供第二对准电压，并且第2-2连接线CNL2可以向第2-3子像素SP2_3的第二电极EL2提供第二对准电压。在本公开的实施方式中，可以将以恒定电压电平保持的AC电压或DC电压作为第二对准电压施加到第2-1连接线CNL2和第2-2连接线CNL2，但是本公开不限于此。在实施方式中，可以将接地电压GND施加到第2-1连接线CNL2和第2-2连接线CNL2。
在本公开的实施方式中，由于向第2-1连接线CNL2和第2-2连接线CNL2分别施加具有相同电势的第二对准电压，因而在设置于第二子像素边界区域300中的第2-1连接线CNL2和第2-2连接线CNL2之间不形成用于使发光元件LD对准的电场。因此，发光元件LD不对准在第二子像素边界区域300(其是非发射区域200)中，并且发光元件LD可以仅集中对准在目标区域中(例如，集中对准在每个子像素的发射区域100中)。结果，在本公开的实施方式中，发光元件LD仅在每个子像素的目标区域中(即，仅集中对准在发射区域100中)，从而可以防止发光元件LD对准在不期望的区域(例如，子像素边界区域300)中的异常对准缺陷。
子像素边界区域300也可以设置在设置成在第二方向DR2上彼此相邻的第1-2子像素SP1_2和第1-3子像素SP1_3的相应发射区域100之间。在该子像素边界区域300中也可以设置有具有镜像对称结构的两条第二连接线CNL2。类似地，子像素边界区域300也可以设置在设置成在第二方向DR2上彼此相邻的第3-2子像素SP3_2和第3-3子像素SP3_3的相应发射区域100之间。在该子像素边界区域300中也可以设置有具有镜像对称结构的两条第二连接线CNL2。
图6a至图6f是顺序地示出制造图4的显示装置的方法的示意性平面图。
参照图1a、图2、图4、图5和图6a，在衬底SUB上形成每个子像素的像素电路层PCL。每个子像素可以包括发射区域100和非发射区域200。子像素边界区域300(其是非发射区域200)设置在设置成在第二方向DR2上彼此相邻的两个子像素之间。
像素电路层PCL还可以包括第一晶体管T1和第二晶体管T2、驱动电压线DVL和钝化层PSV。钝化层PSV可以包括暴露第一晶体管T1的漏电极DE的一部分的第一接触孔CH1、以及暴露驱动电压线DVL的一部分的第二接触孔CH2。
参照图1a、图2、图4、图5、图6a和图6b，在每个子像素的发射区域100中在钝化层PSV上形成分隔壁PW。
分隔壁PW可以在钝化层PSV上与邻近于其设置的分隔壁PW间隔开预定距离。分隔壁PW可以包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。
在包括分隔壁PW的钝化层PSV上形成金属层MTL、以及第一电极EL1和第二电极EL2。
金属层MTL、以及第一电极EL1和第二电极EL2可以包括相同的材料，并且各自可以由单层或多层形成。在金属层MTL以及第一电极EL1和第二电极EL2各自由多层形成的情况下，金属层MTL以及第一电极EL1和第二电极EL2中的每个可以具有通过顺序地堆叠由ITO形成的第一导电层、由Ag形成的第二导电层以及由ITO形成的第三导电层而形成的结构。
第一电极EL1和第二电极EL2以及金属层MTL可以与彼此是一体的。第一电极EL1和第二电极EL2可以设置在每个子像素的发射区域100和非发射区域200的部分中。金属层MTL可以设置在每个子像素的非发射区域200中。
金属层MTL可以包括在第一方向DR1上延伸并且与第一电极EL1电连接和/或物理连接的第一金属层MTL1、以及与第一金属层MTL1的延伸方向平行并且与第二电极EL2电连接和/或物理连接的第二金属层MTL2。
第一电极EL1可以在第二方向DR2上从第一金属层MTL1分支到每个子像素的发射区域100中。第一电极EL1可以包括从第一金属层MTL1分支到每个子像素的发射区域100中的第1-1电极EL1_1和第1-2电极EL1_2。第二电极EL2可以在第二方向DR2上从第二金属层MTL2分支到每个子像素的发射区域100中。第1-1电极EL1_1、第二电极EL2和第1-2电极EL1_2可以以规则的间隔彼此间隔开。具体地，第一电极EL1和第二电极EL2可以彼此电分离和/或物理分离。
在已经完成发光元件LD在每个子像素中的对准之后，可以去除第一金属层MTL1的一部分。下面将参照图6d对该过程进行详细描述。
子像素边界区域300设置于在第二方向DR2上彼此相邻地设置的两个子像素的相应的发射区域100之间。在子像素边界区域300中可以设置有两个金属层MTL。所述两个金属层MTL可以基于在第一方向DR1上延伸的假想线IL形成镜像对称结构。
设置在子像素边界区域300中的两个金属层MTL可以包括与在第二方向DR2上彼此相邻的两个子像素中的一个的第一电极EL1连接的第一金属层MTL1、以及与另一子像素的第一电极EL1连接的第一金属层MLT1。在实施方式中，设置在子像素边界区域300中的两个金属层MTL可以包括与在第二方向DR2上彼此相邻的两个子像素中的一个的第二电极EL2连接的第二金属层MTL2、以及与另一子像素的第二电极EL2连接的第二金属层MTL2。
参照图1a、图2、图4、图5和图6a至图6c，在第一电极EL1和第二电极EL2上形成第一绝缘材料层(未示出)。第一绝缘材料层可以由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
此后，通过经由第一金属层MTL1和第二金属层MTL2分别向每个子像素的第一电极EL1和第二电极EL2施加相应的对准电压，在第一电极EL1和第二电极EL2之间形成电场。在经由第一金属层MTL1和第二金属层MTL2向第一电极EL1和第二电极EL2中的每个重复施加具有预定电压和周期的DC电力或AC电力多次的情况下，可以通过第一电极EL1和第二电极EL2之间的电势差在第一电极EL1和第二电极EL2之间形成电场。
此处，可以将具有相同电势的对准电压分别施加到设置在子像素边界区域300中的两个金属层。例如，在子像素边界区域300中设置有两个第一金属层MTL1(其与在第二方向DR2上彼此相邻的两个子像素中的每个的第一电极EL1连接)的情况下，可以将相同的对准电压施加到所述两个第一金属层MTL1中的每个。在实施方式中，在子像素边界区域300中设置有两个第二金属层MTL2(其与在第二方向DR2上彼此相邻的两个子像素中的每个的第二电极EL2连接)的情况下，可以将相同的对准电压施加到所述两个第二金属层MTL2中的每个。
由于向设置在子像素边界区域300中的两个金属层MTL施加相同的对准电压，因此在两个金属层MTL之间没有电势差。因此，可以不在两个金属层MTL之间形成电场。
在设置于每个子像素的发射区域100中的第一电极EL1和第二电极EL2之间形成电场之后，通过喷墨印刷方法等提供发光元件LD。例如，可以通过将喷嘴设置在钝化层PSV之上并经由喷嘴将包括发光元件LD的溶剂滴到钝化层PSV上，来将发光元件LD提供到每个子像素的发射区域100的钝化层PSV上。溶剂可以是丙酮、水、乙醇和甲苯中的一种，但本公开不限于此。例如，溶剂可以包括可以在室温下或通过加热蒸发的材料。此外，溶剂可以具有油墨或糊剂的形式。提供发光元件LD的方法不限于前述方法。可以改变提供发光元件LD的方法。随后，可以去除溶剂。
如果发光元件LD被提供到钝化层PSV上，则可以通过形成在第一电极EL1和第二电极EL2之间的电场来引诱发光元件LD进行自对准。因此，发光元件LD可以对准在第一电极EL1和第二电极EL2之间。换言之，发光元件LD可以集中对准在目标区域(例如，每个子像素的发射区域100)中。
在本公开的实施方式中，发光元件LD各自可以在第一绝缘材料层上对准在第一电极EL1和第二电极EL2之间。
参照图1a、图2、图4、图5和图6a至图6d，在已完成发光元件LD的对准之后，通过从每个子像素去除第一金属层MTL1和第二金属层MTL2的相应部分，分别形成第一连接线CNL1和第二连接线CNL2。
详细地，可以通过去除第一金属层MLT1的、位于在第一方向DR1上彼此相邻设置的子像素之间的部分来形成第一连接线CNL1，使得每个子像素可以独立于与其相邻的子像素操作。在去除第一金属层MTL1的一部分的示例中，可以使用蚀刻方法，但本公开不限于此。第一连接线CNL1可以在第一方向DR1上延伸，并且可以设置在每个子像素的非发射区域200中。第一连接线CNL1可以电连接和/或物理连接到每个子像素的第一电极EL1。
同时，可以通过部分地去除第二金属层MTL2的至少一部分来形成与设置在衬底SUB的非显示区域NDA上的对准线(未示出)电断开的第二连接线CNL2。设置在非显示区域NDA上的对准线可以是配置成从外部电源传输与第一金属层MTL1和第二金属层MTL2中的每个对应的对准电压的线。第二连接线CNL2可以在第一方向DR1上延伸并且可以设置在每个子像素的非发射区域200中。第二连接线CNL2可以电连接和/或物理连接到每个子像素的第二电极EL2。此外，第二连接线CNL2可以设置成对相邻的子像素共用。
通过上述制造工艺，与非发射区域200(其位于在第二方向DR2上彼此相邻的两个子像素之间)对应的子像素边界区域300中可以设置有两条连接线。所述两条连接线可以相对于在第一方向DR1上延伸的假想线IL在子像素边界区域300中形成镜像对称结构。
例如，设置在子像素边界区域300中的两条连接线可以包括与在第二方向DR2上彼此相邻的两个子像素中的一个子像素的第一电极EL1连接的第一连接线CNL1、以及与两个子像素中的另一子像素的第一电极EL1连接的第一连接线CNL1。在实施方式中，设置在子像素边界区域300中的两条连接线可以包括与在第二方向DR2上彼此相邻的两个子像素中的一个子像素的第二电极EL2连接的第二连接线CNL2、以及与两个子像素中的另一子像素的第二电极EL2连接的第二连接线CNL2。
在其上设置有第一连接线CNL1和第二连接线CNL2等的钝化层PSV上形成第二绝缘材料层(未示出)之后，通过使用掩模对第二绝缘材料层进行图案化，在每个子像素的发射区域100中形成第二绝缘层INS2。第二绝缘层INS2可以允许在每个子像素中对准的发光元件LD中的每个的相对端EP1和EP2被暴露。
第一绝缘材料层也可以通过前述掩模工艺被图案化，使得第一绝缘层INS1可以形成在每个子像素的发射区域100中。在实施方式中，可以通过下面将描述的形成第三绝缘层INS3的掩模工艺对第一绝缘层INS1和第二绝缘层INS2图案化，并使其一起形成。
参照图1a、图2、图4、图5和图6a至图6e，在每个子像素的发射区域100中形成第一接触电极CNE1。
第一接触电极CNE1可以形成在第一电极EL1上并与第一电极EL1电连接。此外，第一接触电极CNE1可以形成在发光元件LD中的每个的相对端EP1和EP2的一端上，并且与发光元件LD中的每个的一端电连接。因此，第一电极EL1和发光元件LD中的每个的一端可以通过第一接触电极CNE1彼此电连接。
第一接触电极CNE1可以包括设置在第1-1电极EL1_1上的第1-1接触电极CNE1_1、以及设置在第1-2电极EL1_2上的第1-2接触电极CNE1_2。
随后，在其上设置有第一接触电极CNE1的钝化层PSV上沉积第三绝缘材料层(未示出)之后，使用掩模形成与第一接触电极CNE1重叠的第三绝缘层INS3。第一接触电极CNE1可以不被第三绝缘层INS3暴露于外部。第二电极EL2和发光元件LD中的每个的相对端EP1和EP2的另一端可以暴露于外部。
参照图1a、图2、图4、图5和图6a至图6f，在每个子像素的发射区域100中形成第二接触电极CNE2。
第二接触电极CNE2可以设置在被暴露于外部的第二电极EL2上，并且与第二电极EL2电连接和/或物理连接。此外，第二接触电极CNE2可以形成在发光元件LD中的每个的暴露于外部的另一端上，并且可以与发光元件LD中的每个的另一端电连接。因此，第二电极EL2和发光元件LD中的每个的另一端可以通过第二接触电极CNE2彼此电连接。
随后，在第二接触电极CNE2上形成第四绝缘层INS4。第四绝缘层INS4可以包括由无机材料制成的无机绝缘层或由有机材料制成的有机绝缘层。随后，在第四绝缘层INS4上形成外涂层OC。
图7示出了根据本公开的实施方式的显示装置，并且是对应于图2的区域EA1的示意性放大平面图。
除了从第二连接线分支的第二电极包括第2-1电极和第2-2电极以及从第一连接线分支的第一电极包括一个第一电极之外，图7中所示的显示装置的配置可以基本上等同于或类似于图4的显示装置的配置。
因此，对于图7的显示装置，以下描述将侧重于与前述实施方式的那些的不同之处，以避免重复地说明。在本实施方式的以下描述中未单独说明的部件与前述实施方式的部件一致。将使用相同的附图标记来表示相同的部件，并且将使用类似的附图标记来表示类似的部件。
参照图1a、图2和图7，根据本公开的实施方式的显示装置可以包括衬底SUB，在衬底SUB上设置有第一像素PXL1、第二像素PXL2和第三像素PXL3。第一像素PXL1、第二像素PXL2和第三像素PXL3可以在衬底SUB上设置成在第二方向DR2上彼此相邻。在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括至少一个子像素。
第一像素PXL1可以包括第1-1子像素SP1_1、第2-1子像素SP2_1和第3-1子像素SP3_1。第二像素PXL2可以包括第1-2子像素SP1_2、第2-2子像素SP2_2和第3-2子像素SP3_2。第三像素PXL3可以包括第1-3子像素SP1_3、第2-3子像素SP2_3和第3-3子像素SP3_3。
每个子像素可以包括衬底SUB、设置在衬底SUB上的像素电路层(参照图5的PCL)、以及设置在像素电路层PCL上的显示元件层(参照图5的DPL)。
在本公开的实施方式中，子像素边界区域300设置于在第二方向DR2上彼此相邻地设置的两个子像素的发射区域100之间。在子像素边界区域300中可以设置有两条连接线。例如，可以在设置于第1-1子像素SP1_1的发射区域100和第1-2子像素SP1_2的发射区域100之间的子像素边界区域300(下文中，称为“第一子像素边界区域”)中设置两条连接线。所述两条连接线可以包括设置在第1-1子像素SP1_1中的第二连接线CNL2(下文中，称为“第2-1连接线”)和设置在第1-2子像素SP1_2中的第二连接线CNL2(下文中，称为“第2-2连接线”)。
第2-1连接线CNL2和第2-2连接线CNL2可以设置在第一子像素边界区域300中，并且彼此间隔开预定距离，并且从而彼此电分离和/或物理分离。在第一方向DR1上延伸的假想线IL可以设置在第2-1连接线CNL2和第2-2连接线CNL2之间。第2-1连接线CNL2和第2-2连接线CNL2可以基于假想线IL形成镜像对称结构。第2-1连接线CNL2可以相对于假想线IL在第二方向DR2上设置在上侧处，并且第2-2连接线CNL2可以相对于假想线IL在第二方向DR2上设置在下侧处。
第2-1连接线CNL2可以电连接和/或物理连接到第1-1子像素SP1_1的第二电极EL2。第1-1子像素SP1_1的第二电极EL2可以包括第2-1电极EL2_1和第2-2电极EL2_2，它们在第二方向DR2上从设置于第一子像素边界区域300中的第2-1连接线CNL2向上分支。第2-1电极EL2_1和第2-2电极EL2_2可以设置在第1-1子像素SP1_1的发射区域100中。
设置在第1-1子像素SP1_1中的第2-1连接线CNL2和第二电极EL2在平面图中可以具有“╨”形状，但是本公开不限于此。在“╨”形部分中，“─”形部分(其在第一方向DR1上延伸)可以是第2-1连接线CNL2，并且在第二方向DR2上从“─”形部分向上分支的“ll”形部分可以是第2-1电极EL2_1和第2-2电极EL2_2。
第2-2连接线CNL2可以电连接和/或物理连接到第1-2子像素SP1_2的第二电极EL2。第1-2子像素SP1_2的第二电极EL2可以包括第2-1电极EL2_1和第2-2电极EL2_2，它们在第二方向DR2上从设置于第一子像素边界区域300中第2-2连接线CNL2向下分支。第2-1电极EL2_1和第2-2电极EL2_2可以设置在第1-2子像素SP1_2的发射区域100中。
设置在第1-2子像素SP1_2中的第2-2连接线CNL2和第二电极EL2在平面图中可以具有“╥”形状，但是本公开不限于此。在“╥”形部分中，“─”形部分(其在第一方向DR1上延伸)可以是第2-2连接线CNL2，并且在第二方向DR2上从“─”形部分向下分支的“ll”形部分可以是第2-1电极EL2_1和第2-2电极EL2_2。
在平面图中，与第1-1子像素SP1_1的第一电极EL1连接的第一连接线CNL1可以在第二方向DR2上设置在第2-1连接线CNL2的上侧处。在平面图中，与第1-2子像素SP1_2的第一电极EL1连接的第一连接线CNL1可以在第二方向DR2上设置在第2-2连接线CNL2的下侧处。与第1-1子像素SP1_1的第一电极EL1连接的第一连接线CNL1和与第1-2子像素SP1_2的第一电极EL1连接的第一连接线CNL1可以彼此间隔开，且在其间插置有第1-1子像素SP1_1和第1-2子像素SP1_2的相应发射区域100。
在发光元件LD在相应的子像素中对准的情况下，第2-1连接线CNL2和第2-2连接线CNL2可以将相同的对准电压传输到相应的子像素的第二电极EL2。第2-1连接线CNL2可以在第一方向DR1上延伸到与第1-1子像素SP1_1相邻的子像素SP2_1和SP3_1。第2-2连接线CNL2可以在第一方向DR1上延伸到与第1-2子像素SP1_2相邻的子像素SP2_2和SP3_2。
子像素边界区域300也可以设置在设置成在第二方向DR2上彼此相邻的第2-1子像素SP2_1和第2-2子像素SP2_2的相应的发射区域100之间。在该子像素边界区域300中也可以设置有具有镜像对称结构的两条第二连接线CNL2。类似地，子像素边界区域300也可以设置在设置成在第二方向DR2上彼此相邻的第3-1子像素SP3_1和第3-2子像素SP3_2的相应发射区域100之间。在该子像素边界区域300中也可以设置具有镜像对称结构的两条第二连接线CNL2。
在本公开的实施方式中，子像素边界区域300(下文中，称为“第二子像素边界区域”)也可以设置在设置成在第二方向DR2上彼此相邻的第2-2子像素SP2_2和第2-3子像素SP2_3的相应发射区域100之间。在第二子像素边界区域300中可以设置有两条连接线。所述两条连接线可以包括设置在第2-2子像素SP2_2中的第一连接线CNL1(下文中，称为“第1-1连接线”)和设置在第2-3子像素SP2_3中的第一连接线CNL1(下文中，称为“第1-2连接线”)。
在第一方向DR1上延伸的假想线IL可以设置在第1-1连接线CNL1和第1-2连接线CNL1之间。第1-1连接线CNL1和第1-2连接线CNL1可以基于假想线IL形成镜像对称结构。第1-1连接线CNL1可以相对于假想线IL在第二方向DR2上设置在上侧处，并且第1-2连接线CNL1可以相对于假想线IL在第二方向DR2上设置在下侧处。
第1-1连接线CNL1可以电连接和/或物理连接到第2-2子像素SP2_2的第一电极EL1。第2-2子像素SP2_2的第一电极EL1可以在第二方向DR2上从设置于第二子像素边界区域300中的第1-1连接线CNL1向上分支，并且因而被设置在第2-2子像素SP2_2的发射区域100中。设置在第2-2子像素SP2_2中的第1-1连接线CNL1和第一电极EL1在平面图中可以具有“┴”形状，但是本公开不限于此。在“┴”形部分中，“─”形部分(其在第一方向DR1上延伸)可以是第1-1连接线CNL1，并且在第二方向DR2上从“─”形部分向上分支的“l”形部分可以是第2-2子像素SP2_2的第一电极EL1。
第1-2连接线CNL1可以电连接和/或物理连接到第2-3子像素SP2_3的第一电极EL1。第2-3子像素SP2_3的第一电极EL1可以在第二方向DR2上从设置于第二子像素边界区域300中的第1-2连接线CNL1向下分支，并且因而被设置在第2-3子像素SP2_3的发射区域100中。设置在第2-3子像素SP2_3中的第1-2连接线CNL1和第一电极EL1在平面图中可以具有“┬”形状，但是本公开不限于此。在“┬”形部分中，“─”形部分(其在第一方向DR1上延伸)可以是第1-2连接线CNL1，并且在第二方向DR2上从“─”形部分向下分支的“l”形部分可以是第2-3子像素SP2_3的第一电极EL1。
在平面图中，与第2-2子像素SP2_2的第二电极EL2连接的第二连接线CNL2可以在第二方向DR2上设置在第1-1连接线CNL1的上侧处。在平面图中，与第2-3子像素SP2_3的第二电极EL2连接的第二连接线CNL2可以在第二方向DR2上设置在第1-2连接线CNL1的下侧处。与第2-2子像素SP2_2的第二电极EL2连接的第二连接线CNL2和与第2-3子像素SP2_3的第二电极EL2连接的第二连接线CNL2可以彼此间隔开，且在其间插置有第2-2子像素SP2_2和第2-3子像素SP2_3的相应发射区域100。
在发光元件LD在相应的子像素中对准的情况下，第1-1连接线CNL1和第1-2连接线CNL1可以将相同的对准电压传输到相应的子像素的第一电极EL1。
子像素边界区域300也可以设置在设置成在第二方向DR2上彼此相邻的第1-2子像素SP1_2和第1-3子像素SP1_3的相应发射区域100之间。在该子像素边界区域300中也可以设置有具有镜像对称结构的两条第一连接线CNL1。类似地，子像素边界区域300也可以设置在设置成在第二方向DR2上彼此相邻的第3-2子像素SP3_2和第3-3子像素SP3_3的相应发射区域100之间。在该子像素边界区域300中也可以设置有具有镜像对称结构的两条第一连接线CNL1。
图8和图9示意性地示出了根据本公开的实施方式的显示装置，并且是对应于图2的区域EA1的示意性放大平面图。
除了设置在位于在第二方向上彼此相邻地设置的两个子像素之间的子像素边界区域中的两条连接线不形成对称结构之外，图8和图9中所示的显示装置的结构可以基本上等同于或类似于图4的显示装置的结构。
对于图8和图9的显示装置，以下描述将侧重于与前述实施方式的那些的不同之处，以避免重复地说明。在本实施方式的以下描述中未单独说明的部件可以与前述实施方式的部件一致。将使用相同的附图标记来表示相同的部件，并且将使用类似的附图标记来表示类似的部件。
参照图1a、图2、图8和图9，根据本公开的实施方式的显示装置可以包括衬底SUB，在衬底SUB上设置有第一像素PXL1、第二像素PXL2和第三像素PXL3。第一像素PXL1、第二像素PXL2和第三像素PXL3可以在衬底SUB上设置成在第二方向DR2上彼此相邻。在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括至少一个子像素。
第一像素PXL1可以包括第1-1子像素SP1_1、第2-1子像素SP2_1和第3-1子像素SP3_1。第二像素PXL2可以包括第1-2子像素SP1_2、第2-2子像素SP2_2和第3-2子像素SP3_2。第三像素PXL3可以包括第1-3子像素SP1_3、第2-3子像素SP2_3和第3-3子像素SP3_3。
每个子像素可以包括衬底SUB、设置在衬底SUB上的像素电路层(参照图5的PCL)、以及设置在像素电路层PCL上的显示元件层(参照图5的DPL)。
在本公开的实施方式中，子像素边界区域300设置于在第二方向DR2上彼此相邻地设置的两个子像素的发射区域100之间。在子像素边界区域300中可以设置有两条连接线。
例如，所述两条连接线可以设置在设置于第1-1子像素SP1_1的发射区域100和第1-2子像素SP1_2的发射区域100之间的子像素边界区域300(下文中，称为“第一子像素边界区域”)中。
如图8中所示，两条连接线可以包括设置在第1-1子像素SP1_1中的第一连接线CNL1和设置在第1-2子像素SP1_2中的第一连接线CNL1。设置在第1-1子像素SP1_1中的第一连接线CNL1和设置在第1-2子像素SP1_2中的第一连接线CNL1可以彼此间隔开预定距离，并且可以彼此电分离和/或物理分离，且在其间插置有假想线IL并且假想线IL在第一方向DR1上延伸。当发光元件LD在相应的子像素中对准时，设置在第1-1子像素SP1_1中的第一连接线CNL1和设置在第1-2子像素SP1_2中的第一连接线CNL1可以将相同的对准电压传输到相应的子像素的第一电极EL1。
设置在第1-1子像素SP1_1中的第一连接线CNL1可以相对于假想线IL在第二方向DR2上设置在上侧处。设置在第1-2子像素SP1_2中的第一连接线CNL1可以相对于假想线IL设置在下侧处。
设置在第1-1子像素SP1_1中的第一连接线CNL1可以电连接和/或物理连接到第1-1子像素SP1_1的第一电极EL1。第1-1子像素SP1_1的第一电极EL1可以在第二方向DR2上从设置于相应子像素中的第一连接线CNL1向上分支，并且因而被设置在第1-1子像素SP1_1的发射区域100中。
设置在第1-2子像素SP1_2中的第一连接线CNL1可以电连接和/或物理连接到相应子像素的第一电极EL1。第1-2子像素SP1_2的第一电极EL1可以包括第1-1电极EL1_1和第1-2电极EL1_2，它们在第二方向DR2上从设置于相应子像素中的第一连接线CNL1向下分支。第1-1电极EL1_1和第1-2电极EL1_2可以设置在第1-2子像素SP1_2的发射区域100中。
如图8中所示，在第二方向DR2上彼此相邻的两个子像素之间(即，在第1-1子像素SP1_1和第1-2子像素SP1_2之间)的子像素边界区域300中可以设置有两条第一连接线CNL1，并且所述两条第一连接线CNL1可以电连接和/或物理连接到相应子像素的第一电极EL1。在这种情况下，第2-2子像素SP2_2和第2-3子像素SP2_3(其在第二方向DR2上彼此相邻)之间的子像素边界区域300中可以设置有两条第二连接线CNL2，并且所述两条第二连接线CNL2可以电连接和/或物理连接到相应子像素的第二电极EL2。
在实施方式中，如图9中所示，第1-1子像素SP1_1和第1-2子像素SP1_2(其在第二方向DR2上彼此相邻)之间的子像素边界区域300中可以设置有两条第二连接线CNL2。所述两条第二连接线CNL2可以包括设置在第1-1子像素SP1_1中的第二连接线CNL2、以及设置在第1-2子像素SP1_2中的第二连接线CNL2。设置在第1-1子像素SP1_1中的第二连接线CNL2和设置在第1-2子像素SP1_2中的第二连接线CNL2可以彼此间隔开，并且可以彼此电分离和/或物理分离，且在其间插置有假想线IL并且假想线IL在第一方向DR1上延伸。在发光元件LD在相应的子像素中对准的情况下，设置在第1-1子像素SP1_1中的第二连接线CNL2和设置在第1-2子像素SP1_2中的第二连接线CNL2可以将相同的对准电压传输到相应子像素的第二电极EL2。
设置在第1-1子像素SP1_1中的第二连接线CNL2可以相对于假想线IL在第二方向DR2上设置在上侧处。设置在第1-2子像素SP1_2中的第二连接线CNL2可以相对于假想线IL设置在下侧处。
设置在第1-1子像素SP1_1中的第二连接线CNL2可以电连接和/或物理连接到第1-1子像素SP1_1的第二电极EL2。第1-1子像素SP1_1的第二电极EL2可以在第二方向DR2上从设置于相应子像素中的第二连接线CNL2向上分支，并且因此被设置在第1-1子像素SP1_1的发射区域100中。
设置在第1-2子像素SP1_2中的第二连接线CNL2可以电连接和/或物理连接到相应子像素的第二电极EL2。第1-2子像素SP1_2的第二电极EL2可以包括第2-1电极EL2_1和第2-2电极EL2_2，它们在第二方向DR2上从设置于相应子像素中的第二连接线CNL2向下分支。第2-1电极EL2_1和第2-2电极EL2_2可以设置在第1-2子像素SP1_2的发射区域100中。
如图9中所示，在第二方向DR2上彼此相邻的两个子像素之间(即，在第1-1子像素SP1_1和第1-2子像素SP1_2之间)的子像素边界区域300中可以设置有两条第二连接线CNL2，并且所述两条第二连接线CNL2可以电连接和/或物理连接到相应子像素的第二电极EL2。在这种情况下，在位于第2-2子像素SP2_2和第2-3子像素SP2_3(其在第二方向DR2上彼此相邻)之间的子像素边界区域300中可以设置有两条第一连接线CNL1，并且两条第一连接线CNL1可以电连接和/或物理连接到相应子像素的第一电极EL1。
图10示出了根据本公开的实施方式的显示装置，并且是对应于图2中的区域EA1的示意性放大平面图。
除了设置在子像素边界区域中的两条第一连接线中的每条通过桥接图案电连接和/或物理连接到相应子像素的第一电极之外，图10中所示的显示装置的配置可以基本上等同于或类似于图4的显示装置的配置。
因此，对于图10的显示装置，以下描述将侧重于与前述实施方式的那些的不同之处，以避免重复地说明。在本实施方式的以下描述中未单独说明的部件可以与前述实施方式的部件一致。将使用相同的附图标记来表示相同的部件，并且将使用类似的附图标记来表示类似的部件。
参照图1a、图2和图10，根据本公开的实施方式的显示装置可以包括衬底SUB，在衬底SUB上设置有第一像素PXL1、第二像素PXL2和第三像素PXL3。第一像素PXL1、第二像素PXL2和第三像素PXL3可以在衬底SUB上设置成在第二方向DR2上彼此相邻。在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括至少一个子像素。
第一像素PXL1可以包括第1-1子像素SP1_1、第2-1子像素SP2_1和第3-1子像素SP3_1。第二像素PXL2可以包括第1-2子像素SP1_2、第2-2子像素SP2_2和第3-2子像素SP3_2。第三像素PXL3可以包括第1-3子像素SP1_3、第2-3子像素SP2_3和第3-3子像素SP3_3。
在本公开的实施方式中，子像素边界区域300设置在位于设置成在第二方向DR2上彼此相邻的两个子像素之间的非发射区域200中。例如，设置在第1-1子像素SP1_1和第1-2子像素SP1_2之间的子像素边界区域300(下文中，称为“第一子像素边界区域”)中可以设置有两条连接线。所述两条连接线可以包括设置在第1-1子像素SP1_1中的第一连接线CNL1(下文中，称为“第1-1连接线”)和设置在第1-2子像素SP1_2中的第一连接线CNL1(下文中，称为“第1-2连接线”)。
第1-1连接线CNL1和第1-2连接线CNL1可以设置在第一子像素边界区域300中，并且彼此间隔开预定距离，并且因而彼此电分离和/或物理分离。在第一方向DR1上延伸的假想线IL可以设置在第1-1连接线CNL1和第1-2连接线CNL1之间。第1-1连接线CNL1和第1-2连接线CNL1可以相对于假想线IL形成镜像对称结构。设置在第一子像素边界区域300中的第1-1连接线CNL1可以相对于假想线IL在第二方向DR2上设置在上侧处，并且第1-2连接线CNL1可以相对于假想线IL在第二方向DR2上设置在下侧处。
第1-1连接线CNL1可以通过桥接图案BRP电连接和/或物理连接到设置在第1-1子像素SP1_1的发射区域100中的第一电极EL1。第1-1连接线CNL1、第一电极EL1和桥接图案BRP可以彼此是一体的。第一电极EL1可以设置在第1-1子像素SP1_1的发射区域100的至少一部分和第一子像素边界区域300的至少一部分中。第1-1连接线CNL1和桥接图案BRP可以设置在第一子像素边界区域300中。
第1-1子像素SP1_1的第一电极EL1可以包括第1-1电极EL1_1和第1-2电极EL1_2，它们在第二方向DR2上从设置于第一子像素边界区域300中的桥接图案BRP的桥接图案BRP向上分支。
第1-2连接线CNL1可以通过桥接图案BRP电连接和/或物理连接到设置在第1-2子像素SP1_2的发射区域100中的第一电极EL1。第1-2连接线CNL1、第一电极EL1和桥接图案BRP可以彼此是一体的。第一电极EL1可以设置在第1-2子像素SP1_2的发射区域100的至少一部分和第一子像素边界区域300的至少一部分中。第1-2连接线CNL1和桥接图案BRP可以设置在第一子像素边界区域300中。
第1-2子像素SP1_2的第一电极EL1可以在第二方向DR2上从设置于第一子像素边界区域300中的桥接图案BRP向下分支，并且可以设置在第1-2子像素SP1_2的发射区域100的一部分和第一子像素边界区域300的一部分中。
如上所述，形成相对于假想线IL的镜像对称结构的第1-1连接线CNL1和第1-2连接线CNL1可以设置在位于第1-1子像素SP1_1和第1-2子像素SP1_2(其设置成在第二方向DR2上彼此相邻)之间的第一子像素边界区域300中。在发光元件LD在相应子像素中对准的情况下，设置在第一子像素边界区域300中的第1-1连接线CNL1和第1-2连接线CNL1中的每条可以将相同的对准电压传输到相应子像素的第一电极EL1。
在本公开的实施方式中，子像素边界区域300(下文中，称为“第二子像素边界区域”)也可以设置于设置成在第二方向DR2上彼此相邻的第2-2子像素SP2_2和第2-3子像素SP2_3的相应发射区域100之间。第二子像素边界区域300中可以设置有两条连接线。所述两条连接线可以包括设置在第2-2子像素SP2_2中的第二连接线CNL2(下文中，称为“第2-1连接线”)、以及设置在第2-3子像素SP2_3中的第二连接线CNL2(下文中，称为“第2-2连接线”)。
第2-1连接线CNL2和第2-2连接线CNL2可以设置在第二子像素边界区域300中，并且彼此间隔开预定距离，并且因而彼此电分离和/或物理分离。在第一方向DR1上延伸的假想线IL可以设置在第2-1连接线CNL2和第2-2连接线CNL2之间。第2-1连接线CNL2和第2-2连接线CNL2可以相对于假想线IL形成镜像对称结构。第2-1连接线CNL2可以相对于假想线IL在第二方向DR2上设置在上侧处，并且第2-2连接线CNL2可以相对于假想线IL在第二方向DR2上设置在下侧处。
第2-1连接线CNL2可以电连接和/或物理连接到设置在第2-2子像素SP2_2的发射区域100中的第二电极EL2。第2-2子像素SP2_2的第二电极EL2可以在第二方向DR2上从第2-1连接线CNL2向上分支，并且因而被设置在相应子像素的发射区域100的至少一部分和第二子像素边界区域300的至少一部分中。
第2-2连接线CNL2可以电连接和/或物理连接到设置在第2-3子像素SP2_3的发射区域100中的第二电极EL2。第2-3子像素SP2_3的第二电极EL2可以在第二方向DR2上从第2-2连接线CNL2向下分支，并且因而被设置在相应子像素的发射区域100的至少一部分和第二子像素边界区域300的至少一部分中。
图11示出了根据本公开的实施方式的显示装置，并且是对应于图2的区域EA1的示意性放大平面图。
除了第二电极包括第2-1电极、第2-2电极和第2-3电极以及第一连接线和第二连接线中的每条与桥接图案彼此是一体的之外，图11中所示的显示装置的配置可以基本上等同于或类似于图4中的显示装置的配置。
因此，对于图11中的显示装置，以下描述将侧重于与前述实施方式的那些的不同之处，以避免重复地说明。在本实施方式的以下描述中未单独说明的部件可以与前述实施方式的部件一致。将使用相同的附图标记来表示相同的部件，并且将使用类似的附图标记来表示类似的部件。
参照图1a、图2和图11，根据本公开的实施方式的显示装置可以包括衬底SUB，在衬底SUB上设置有第一像素PXL1、第二像素PXL2和第三像素PXL3。第一像素PXL1、第二像素PXL2和第三像素PXL3可以在衬底SUB上设置成在第二方向DR2上彼此相邻。在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括至少一个子像素。
第一像素PXL1可以包括第1-1子像素SP1_1、第2-1子像素SP2_1和第3-1子像素SP3_1。第二像素PXL2可以包括第1-2子像素SP1_2、第2-2子像素SP2_2和第3-2子像素SP3_2。第三像素PXL3可以包括第1-3子像素SP1_3、第2-3子像素SP2_3和第3-3子像素SP3_3。
在本公开的实施方式中，子像素边界区域300设置在位于设置成在第二方向DR2上彼此相邻的两个子像素之间的非发射区域200中。例如，设置在第1-1子像素SP1_1和第1-2子像素SP1_2之间的子像素边界区域300(下文中，称为“第一子像素边界区域”)中可以设置有两条连接线。所述两条连接线可以包括设置在第1-1子像素SP1_1中的第一连接线CNL1(下文中，称为“第1-1连接线”)和设置在第1-2子像素SP1_2中的第一连接线CNL1(下文中，称为“第1-2连接线”)。
在第一方向DR1上延伸的假想线IL可以设置在第1-1连接线CNL1和第1-2连接线CNL1之间。第1-1连接线CNL1和第1-2连接线CNL1可以相对于假想线IL形成镜像对称结构。第1-1连接线CNL1可以相对于假想线IL在第二方向DR2上设置在上侧处，并且第1-2连接线CNL1可以相对于假想线IL在第二方向DR2上设置在下侧处。
在本公开的实施方式中，第1-1连接线CNL1可以通过第一桥接图案BRP1电连接和/或物理连接到设置在第1-1子像素SP1_1的发射区域100中的第一电极EL1。第1-1连接线CNL1、第一桥接图案BRP1和第一电极EL1可以包括相同的材料，并且可以设置在相同的平面上。第1-1连接线CNL1、第一桥接图案BRP1和第一电极EL1可以彼此彼此是一体的。此处，第一电极EL1可以包括第1-1电极EL1_1和第1-2电极EL1_2，它们在第二方向DR2上从第一桥接图案BRP1向上分支。
在本公开的实施方式中，第1-2连接线CNL1可以通过第一桥接图案BRP1电连接和/或物理连接到第1-2子像素SP1_2的第一电极EL1。此处，第1-2子像素SP1_2的第一电极EL1可以包括第1-1电极EL1_1和第1-2电极EL1_2，它们在第二方向DR2上从第一桥接图案BRP1向下分支。
如上所述，当发光元件LD在相应的子像素中对准时，第1-1连接线CNL1和第1-2连接线CNL1可以将相同的对准电压分别传输到相应子像素的第一电极EL1。
设置在第1-1子像素SP1_1的非发射区域200中的第二连接线CNL2可以通过第二桥接图案BRP2电连接和/或物理连接到相应子像素的第二电极EL2。在平面图中，连接到第1-1子像素SP1_1的第二电极EL2的第二连接线CNL2可以在第二方向DR2上设置在第1-1连接线CNL1的上侧处。此处，第1-1子像素SP1_1的第二电极EL2可以包括第2-1电极EL2_1、第2-2电极EL2_2和第2-3电极EL2_3，它们在第二方向DR2上从第二桥接图案BRP2向下分支。
在第1-1子像素SP1_1的发射区域100中，第2-1电极EL2_1和第2-2电极EL2_2可以彼此间隔开，且其间插置有第1-1电极EL1_2，并且第2-2电极EL2_2和第2-3电极EL2_3可以彼此间隔开，且其间插置有第1-2电极EL1_2。对准在第1-1子像素SP1_1的发射区域100中的发光元件LD可以包括对准在第2-1电极EL2_1和第1-1电极EL1_1之间的第一发光元件LD1、对准在第1-1电极EL1_1和第2-2电极EL2_2之间的第二发光元件LD2、对准在第2-2电极EL2_2和第1-2电极EL1_2之间的第三发光元件LD3、以及对准在第1-2电极EL1_2和第2-3电极EL2_3之间的第四发光元件LD4。
设置在第1-2子像素SP1_2的非发射区域200中的第二连接线CNL2可以通过第二桥接图案BRP2电连接和/或物理连接到相应子像素的第二电极EL2。在平面图中，与第1-2子像素SP1_2的第二电极EL2连接的第二连接线CNL2可以在第二方向DR2上设置在第1-2连接线CNL1的下侧处。此处，第1-2子像素SP1_2的第二电极EL2可以包括第2-1电极EL2_1、第2-2电极EL2_2和第2-3电极EL2_3，它们在第二方向DR2上从第二桥接图案BRP2向上分支。
在第1-2子像素SP1_2的发射区域100中，第2-1电极EL2_1和第2-2电极EL2_2可以彼此间隔开，且其间插置有第1-1电极EL1_2，并且第2-2电极EL2_2和第2-3电极EL2_3可以彼此间隔开，且其间插置有第1-2电极EL1_2。对准在第1-2子像素SP1_2的发射区域100中的发光元件LD可以包括第一发光元件LD1、第二发光元件LD2、第三发光元件LD3和第四发光元件LD4。
在本公开的实施方式中，子像素边界区域300(下文中，称为“第二子像素边界区域”)可以设置在设置成在第二方向DR2上彼此相邻的第2-2子像素SP2_2和第2-3子像素SP2_3之间。第二子像素边界区域300中可以设置有两条连接线。所述两条连接线可以包括设置在第2-2子像素SP2_2中的第二连接线CNL2(下文中，称为“第2-1连接线”)、以及设置在第2-3子像素SP2_3中的第二连接线CNL2(下文中，称为“第2-2连接线”)。
在第一方向DR1上延伸的假想线IL可以设置在第2-1连接线CNL2和第2-2连接线CNL2之间。第2-1连接线CNL2和第2-2连接线CNL2可以相对于假想线IL形成镜像对称结构。第2-1连接线CNL2可以相对于假想线IL在第二方向DR2上设置在上侧处，并且第2-2连接线CNL2可以相对于假想线IL在第二方向DR2上设置在下侧处。
第2-1连接线CNL2可以通过第二桥接图案BRP2电连接和/或物理连接到第2-2子像素SP2_2的第二电极EL2。第2-2子像素SP2_2的第二电极EL2可以在第二方向DR2上从第二桥接图案BRP2向上分支，并且因而被设置在相应子像素的发射区域100中。第2-2子像素SP2_2的第二电极EL2可以包括第2-1电极EL2_1、第2-2电极EL2_2和第2-3电极EL2_3。第2-2子像素SP2_2的第一电极EL1可以包括第1-1电极EL1_1和第1-2电极EL1_2。第2-2子像素SP2_2的第一电极EL1和第二电极EL2可以彼此间隔开预定距离，并可以设置在相应子像素的发射区域100中。
第2-2连接线CNL2可以通过第二桥接图案BRP2电连接和/或物理连接到第2-3子像素SP2_3的第二电极EL2。第2-3子像素SP2_3的第二电极EL2可以在第二方向DR2上从第二桥接图案BRP2向下分支，并且因而被设置在相应子像素的发射区域100中。第2-3子像素SP2_3的第二电极EL2可以包括第2-1电极EL2_1、第2-2电极EL2_2和第2-3电极EL2_3。第2-3子像素SP2_3的第一电极EL1可以包括第1-1电极EL1_1和第1-2电极EL1_2。第2-3子像素SP2_3的第一电极EL1和第二电极EL2可以彼此间隔开预定距离，并可以设置在相应子像素的发射区域100中。
在发光元件LD在相应子像素中对准的情况下，设置在第二子像素边界区域300中的第2-1连接线CNL2和第2-2连接线CNL2中的每条可以将相同的对准电压传输到相应子像素的第二电极EL2。
图12示出了根据本公开的实施方式的显示装置，并且是对应于图2中的区域EA1的示意性放大平面图。
除了连接到第一连接线的第一电极包括第1-1电极、第1-2电极和第1-3电极以及连接到第二连接线的第二电极包括第2-1电极和第2-2电极之外，图12中所示的显示装置的配置可以基本上等同于或类似于图11中的显示装置的配置。
参照图1a、图2和图12，根据本公开的实施方式的显示装置可以包括衬底SUB，在衬底SUB上设置有第一像素PXL1、第二像素PXL2和第三像素PXL3。第一像素PXL1、第二像素PXL2和第三像素PXL3可以在衬底SUB上设置成在第二方向DR2上彼此相邻。在实施方式中，第一像素PXL1、第二像素PXL2和第三像素PXL3中的每个可以包括至少一个子像素。
第一像素PXL1可以包括第1-1子像素SP1_1、第2-1子像素SP2_1和第3-1子像素SP3_1。第二像素PXL2可以包括第1-2子像素SP1_2、第2-2子像素SP2_2和第3-2子像素SP3_2。第三像素PXL3可以包括第1-3子像素SP1_3、第2-3子像素SP2_3和第3-3子像素SP3_3。
在本公开的实施方式中，子像素边界区域300设置在位于设置成在第二方向DR2上彼此相邻的两个子像素之间的非发射区域200中。例如，设置在第1-1子像素SP1_1和第1-2子像素SP1_2之间的子像素边界区域300(下文中，称为“第一子像素边界区域”)中可以设置有两条连接线。所述两条连接线可以包括设置在第1-1子像素SP1_1中的第二连接线CNL2(下文中，称为“第2-1连接线”)和设置在第1-2子像素SP1_2中的第二连接线CNL2(下文中，称为“第2-2连接线”)。
在第一方向DR1上延伸的假想线IL可以设置在第2-1连接线CNL2和第2-2连接线CNL2之间。第2-1连接线CNL2和第2-2连接线CNL2可以相对于假想线IL形成镜像对称结构。第2-1连接线CNL2可以相对于假想线IL在第二方向DR2上设置在上侧处，并且第2-2连接线CNL2可以相对于假想线IL在第二方向DR2上设置在下侧处。
在本公开的实施方式中，第2-1连接线CNL2可以通过第二桥接图案BRP2电连接和/或物理连接到第1-1子像素SP1_1的第二电极EL2。第2-1连接线CNL2、第二桥接图案BRP2和第二电极EL2可以包括相同的材料并可以设置在相同的平面上。第2-1连接线CNL2、第二桥接图案BRP2和第二电极EL2可以彼此彼此是一体的。此处，第二电极EL2可以包括第2-1电极EL2_1和第2-2电极EL2_2，它们在第二方向DR2上从第二桥接图案BRP2向上分支。
在本公开的实施方式中，第2-2连接线CNL2可以通过第二桥接图案BRP2电连接和/或物理连接到第1-2子像素SP1_2的第二电极EL2。此处，第1-2子像素SP1_2的第二电极EL2可以包括第2-1电极EL2_1和第2-2电极EL2_2，它们在第二方向DR2从第二桥接图案BRP2上向下分支。
如上所述，在发光元件LD在相应子像素中对准的情况下，设置在第一子像素边界区域300中的第2-1连接线CNL2和第2-2连接线CNL2中的每条可以将相同的对准电压传输到相应子像素的第二电极EL2。
设置在第1-1子像素SP1_1的非发射区域200中的第一连接线CNL1可以通过第一桥接图案BRP1电连接和/或物理连接到相应子像素的第一电极EL1。此处，第1-1子像素SP1_1的第一电极EL1可以包括第1-1电极EL1_1、第1-2电极EL1_2和第1-3电极EL1_3，它们在第二方向DR2上从第一桥接图案BRP1向下分支。第1-1子像素SP1_1的第一电极EL1和第二电极EL2可以彼此间隔开预定距离，并可以设置在相应子像素的发射区域100中。
设置在第1-2子像素SP1_2的非发射区域200中的第一连接线CNL1可以通过第一桥接图案BRP1电连接和/或物理连接到相应子像素的第一电极EL1。此处，第1-2子像素SP1_2的第一电极EL1可以包括第1-1电极EL1_1、第1-2电极EL1_2和第1-3电极EL1_3，它们在第二方向DR2上从第一桥接图案BRP1向上分支。第1-2子像素SP1_2的第一电极EL1和第二电极EL2可以彼此间隔开预定距离，并可以设置在相应子像素的发射区域100中。
在本公开的实施方式中，子像素边界区域300(下文中，称为“第二子像素边界区域”)可以设置在设置成在第二方向DR2上彼此相邻的第2-2子像素SP2_2和第2-3子像素SP2_3之间。第二子像素边界区域300中可以设置有两条连接线。所述两条连接线可以包括设置在第2-2子像素SP2_2中的第一连接线CNL1(下文中，称为“第1-1连接线”)和设置在第2-3子像素SP2_3中的第一连接线CNL1(下文中，称为“第1-2连接线”)。
在第一方向DR1上延伸的假想线IL可以设置在第1-1连接线CNL1和第1-2连接线CNL1之间。第1-1连接线CNL1和第1-2连接线CNL1可以相对于假想线IL形成镜像对称结构。在发光元件LD在相应的子像素中对准的情况下，第1-1连接线CNL1和第1-2连接线CNL1可以将相同的对准电压分别传输到相应的子像素的第一电极EL1。
第1-1连接线CNL1可以通过第一桥接图案BRP1电连接和/或物理连接到第2-2子像素SP2_2的第一电极EL1。第2-2子像素SP2_2的第一电极EL1可以在第二方向DR2上从第一桥接图案BRP1向上分支，并且因而被设置在相应子像素的发射区域100中。第2-2子像素SP2_2的第一电极EL1可以包括第1-1电极EL1_1、第1-2电极EL1_2和第1-3电极EL1_3。第2-2子像素SP2_2的第一电极EL1可以包括第1-1电极EL1_1和第1-2电极EL1_2。第2-2子像素SP2_2的第一电极EL1和第二电极EL2可以彼此间隔开预定距离，并设置在相应子像素的发射区域100中。
第1-2连接线CNL1可以通过第一桥接图案BRP1电连接和/或物理连接到第2-3子像素SP2_3的第一电极EL1。第2-3子像素SP2_3的第一电极EL1可以在沿第二方向DR2从第一桥接图案BRP1向下分支，并且因而被设置在相应的子像素中。第2-3子像素SP2_3的第一电极EL1可以包括第1-1电极EL1_1、第1-2电极EL1_2和第1-3电极EL1_3。第2-3子像素SP2_3的第二电极EL2可以包括第2-1电极EL2_1和第2-2电极EL2_2。第2-3子像素SP2_3的第一电极EL1和第二电极EL2可以彼此间隔开预定距离，并可以设置在相应子像素的发射区域100中。
虽然上文已经描述了各种实施方式，但是本领域技术人员将理解的是，在不背离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，本说明书中所公开的实施方式仅出于说明性目的，而非对本公开的技术精神进行限制。所公开的要求保护的本发明的范围必须由所附权利要求进行限定。

Claims (20)

1.显示装置，包括：
衬底，包括显示区域和非显示区域；以及
多个像素，设置在所述显示区域上，各自包括多个子像素，所述多个子像素各自包括发射区域和非发射区域，其中，
所述子像素中的每个包括显示元件层，所述显示元件层包括发射光的至少一个发光元件，
所述显示元件层包括：
第一电极和第二电极，彼此间隔开，且所述发光元件设置在所述第一电极和所述第二电极之间；以及
连接线，包括在所述衬底的行方向上延伸并连接到所述第一电极的第一连接线、以及平行于所述第一连接线延伸并连接到所述第二电极的第二连接线，以及
其中，具有对称结构的两条连接线设置在这样的区域中：所述区域位于在所述衬底的列方向上彼此相邻的两个子像素之间。
2.根据权利要求1所述的显示装置，其中，
所述两个子像素之间的所述区域是所述非发射区域，以及
所述两条连接线在所述两个子像素之间的所述区域中相对于在所述行方向上延伸的假想线形成镜像对称结构。
3.根据权利要求2所述的显示装置，其中，所述两条连接线包括：
设置在所述两个子像素中的一个子像素中并与所述两个子像素中的所述一个子像素的所述第一电极连接的所述第一连接线；以及
设置在所述两个子像素中的另一子像素中并与所述两个子像素中的所述另一子像素的所述第一电极连接的所述第一连接线。
4.根据权利要求3所述的显示装置，其中，
所述两个子像素中的每个的所述第二电极包括从所述两个子像素中的相应的一个子像素中的所述第二连接线分支到所述两个子像素中的相应的一个子像素中的所述发射区域中的第2-1电极和第2-2电极，
所述第2-1电极和所述第2-2电极彼此间隔开，以及
所述两个子像素中的相应的一个子像素的所述第一电极设置在所述第2-1电极和所述第2-2电极之间。
5.根据权利要求3所述的显示装置，其中，
所述两个子像素中的每个的所述第一电极包括从所述两个子像素中的相应的一个子像素的所述第一连接线分支到所述两个子像素中的相应的一个子像素的所述发射区域中的第1-1电极和第1-2电极，、
所述第1-1电极和所述第1-2电极彼此间隔开，以及
所述两个子像素中的相应的一个子像素的所述第二电极设置在所述第1-1电极和所述第1-2电极之间。
6.根据权利要求5所述的显示装置，其中，
所述两个子像素中的所述一个子像素的所述第二连接线在所述两个子像素中的所述一个子像素中在所述列方向上设置在所述第一连接线的上侧处，以及
所述两个子像素中的所述另一子像素的所述第二连接线在两个子像素中的所述另一子像素中在所述列方向上设置在所述第一连接线的下侧处。
7.根据权利要求6所述的显示装置，其中，所述两个子像素中的每个的所述第二连接线彼此间隔开，以及
所述两个子像素中的每个的所述发射区域在所述列方向上设置在所述两个子像素中的每个所述第二连接线之间。
8.根据权利要求7所述的显示装置，其中，
所述两个子像素中的每个的所述第二电极包括从所述两个子像素中的所述一个子像素的所述第二连接线分支到所述两个子像素中的所述一个子像素的所述发射区域中的第2-1电极、第2-2电极和第2-3电极，
所述第2-1电极和所述第2-2电极彼此间隔开，
所述第1-1电极设置在所述第2-1电极和所述第2-2电极之间，
所述第2-2电极和所述第2-3电极彼此间隔开，以及
所述第1-2电极设置在所述第2-2电极和所述第2-3电极之间。
9.根据权利要求2所述的显示装置，其中，所述两条连接线包括：
设置在所述两个子像素中的一个子像素中并与所述两个子像素中的所述一个子像素的所述第二电极连接的所述第二连接线；以及
设置在所述两个子像素中的另一子像素中并与所述两个子像素中的所述另一子像素的所述第二电极连接的所述第二连接线。
10.根据权利要求9所述的显示装置，其中，
所述两个子像素中的每个的所述第一电极包括从所述两个子像素中的相应的一个子像素的所述第一连接线分支到所述两个子像素中的所述相应的一个子像素的所述发射区域中的第1-1电极和第1-2电极，
所述第1-1电极和所述第1-2电极彼此间隔开，以及
所述两个子像素中的所述相应的一个子像素的所述第二电极设置在所述第1-1电极和所述第1-2电极之间。
11.根据权利要求9所述的显示装置，其中，
所述两个子像素中的每个的所述第二电极包括从所述两个子像素中的相应的一个子像素的所述第二连接线分支到所述两个子像素中的相应的一个子像素的所述发射区域中的第2-1电极和第2-2电极，以及
所述第2-1电极和所述第2-2电极彼此间隔开，以及
所述两个子像素中的所述相应的一个子像素的所述第一电极设置在所述第2-1电极和所述第2-2电极之间。
12.根据权利要求11所述的显示装置，其中，
所述两个子像素中的所述一个子像素的所述第一连接线在所述两个子像素中的所述一个子像素中在所述列方向上设置在所述第二连接线上方，以及
所述两个子像素中的所述另一子像素的所述第一连接线在所述两个子像素中的所述另一子像素中在所述列方向上设置在所述第二连接线下方。
13.根据权利要求12所述的显示装置，其中，所述两个子像素中的每个的所述第一连接线彼此间隔开，以及
所述两个子像素中的每个的所述发射区域在所述列方向上设置在所述两个子像素中的每个的所述第一连接线之间。
14.根据权利要求13所述的显示装置，其中，
所述两个子像素中的每个的所述第一电极包括从所述两个子像素中的相应的第一子像素的所述第一连接线分支到所述两个子像素中的所述相应的第一子像素的所述发射区域中的第1-1电极、第1-2电极和第1-3电极，以及
所述第1-1电极和所述第1-2电极彼此间隔开，
所述第2-1电极设置在所述第1-1电极和所述第1-2电极之间，
所述第1-2电极和所述第1-3电极彼此间隔开，以及
所述第2-2电极设置在所述第1-2电极和所述第1-3电极之间。
15.根据权利要求2所述的显示装置，其中，所述显示元件层包括：
第一接触电极，将所述第一电极与所述发光元件的相对端中的一端连接；以及
第二接触电极，将所述第二电极与所述发光元件的另一端连接。
16.根据权利要求15所述的显示装置，其中，所述子像素中的每个还包括像素电路层，所述像素电路层包括电连接到所述发光元件的至少一个晶体管。
17.制造显示装置的方法，包括：
提供衬底，将在所述衬底上设置多个子像素，所述多个子像素各自包括发射区域和非发射区域；以及
在所述衬底上形成显示元件层，所述显示元件层从所述子像素中的每个的所述发射区域发射光，其中
形成所述显示元件层包括：
在所述发射区域中形成彼此间隔开的第一电极和第二电极，
同时，在所述非发射区域中形成第一金属层和第二金属层，其中所述第一金属层连接到所述第一电极并在一个方向上延伸，所述第二金属层连接到所述第二电极并平行于所述第一金属层延伸；
通过对所述第一金属层和所述第二金属层施加不同的对准电压，在所述第一电极和所述第二电极之间形成电场，并且然后将多个发光元件对准在所述第一电极和所述第二电极之间；
通过去除所述第一金属层和所述第二金属层中的一个的一部分，在包括所述发光元件的所述衬底上形成连接线，所述连接线包括连接到所述第一电极的第一连接线和连接到所述第二电极的第二连接线；
形成第一接触电极，所述第一接触电极将所述第一电极与所述发光元件中的每个的相对端中的一端电连接；以及
形成第二接触电极，所述第二接触电极将所述第二电极与所述发光元件中的每个的所述相对端中的另一端电连接，
对准所述多个发光元件包括：将形成在相同层上且将对其施加相同的对准电压的两个金属层设置在这样的区域中：所述区域位于在所述衬底的列方向上彼此相邻地设置的两个子像素之间。
18.根据权利要求17所述的方法，其中，
所述两个子像素之间的所述区域是所述非发射区域，
所述方法还包括：在对准所述发光元件之后，将具有相对于假想线的镜像对称结构的两条连接线设置在所述两个子像素之间的所述区域中，其中，所述假想线在与所述列方向相交的行方向上延伸。
19.根据权利要求18所述的方法，其中，待对其施加所述相同的对准电压的所述两个金属层包括：
设置在所述两个子像素中的一个子像素中并与所述两个子像素中的所述一个子像素的所述第一电极连接的所述第一金属层；以及
设置在所述两个子像素中的另一子像素中并与所述两个子像素中的所述另一子像素的所述第一电极连接的所述第一金属层。
20.根据权利要求18所述的方法，其中，待对其施加所述相同的对准电压的所述两个金属层包括：
设置在所述两个子像素中的一个子像素中并与所述两个子像素中的所述一个子像素的所述第二电极连接的所述第二金属层；以及
设置在所述两个子像素中的另一子像素中并与所述两个子像素中的所述另一子像素的所述第二电极连接的所述第二金属层。
CN201980064379.3A 2018-10-01 2019-04-01 显示装置及其制造方法 Pending CN112789726A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0117182 2018-10-01
KR1020180117182A KR102652769B1 (ko) 2018-10-01 2018-10-01 표시 장치 및 그의 제조 방법
PCT/KR2019/003800 WO2020071599A1 (ko) 2018-10-01 2019-04-01 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN112789726A true CN112789726A (zh) 2021-05-11

Family

ID=70055286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980064379.3A Pending CN112789726A (zh) 2018-10-01 2019-04-01 显示装置及其制造方法

Country Status (5)

Country Link
US (1) US20210384252A1 (zh)
EP (1) EP3863058A4 (zh)
KR (1) KR102652769B1 (zh)
CN (1) CN112789726A (zh)
WO (1) WO2020071599A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210132259A (ko) * 2020-04-24 2021-11-04 삼성디스플레이 주식회사 화소, 이를 구비한 표시 장치, 및 그의 제조 방법
KR20220014390A (ko) * 2020-07-24 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20220026626A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220145992A (ko) * 2021-04-22 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20230020043A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 표시 장치
KR20230022329A (ko) * 2021-08-05 2023-02-15 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203026503U (zh) * 2012-11-13 2013-06-26 佛山市国星光电股份有限公司 一种显示屏用的led器件及显示模组
CN105378552A (zh) * 2013-07-09 2016-03-02 Psi株式会社 包括超小型发光二极管的显示器及其制造方法
CN107509284A (zh) * 2016-06-14 2017-12-22 三星显示有限公司 像素结构和包括其的显示装置
CN107611153A (zh) * 2016-07-12 2018-01-19 三星显示有限公司 显示设备和制造该显示设备的方法
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
CN108206228A (zh) * 2016-12-19 2018-06-26 三星显示有限公司 发光设备以及发光设备的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212225B1 (ko) * 2010-05-06 2012-12-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102348876B1 (ko) * 2015-07-29 2022-01-10 엘지디스플레이 주식회사 유기발광 표시장치
KR20180007025A (ko) * 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203026503U (zh) * 2012-11-13 2013-06-26 佛山市国星光电股份有限公司 一种显示屏用的led器件及显示模组
CN105378552A (zh) * 2013-07-09 2016-03-02 Psi株式会社 包括超小型发光二极管的显示器及其制造方法
CN107509284A (zh) * 2016-06-14 2017-12-22 三星显示有限公司 像素结构和包括其的显示装置
CN107611153A (zh) * 2016-07-12 2018-01-19 三星显示有限公司 显示设备和制造该显示设备的方法
CN108206228A (zh) * 2016-12-19 2018-06-26 三星显示有限公司 发光设备以及发光设备的制造方法
US20180175009A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same

Also Published As

Publication number Publication date
EP3863058A1 (en) 2021-08-11
WO2020071599A1 (ko) 2020-04-09
KR102652769B1 (ko) 2024-04-02
KR20200037911A (ko) 2020-04-10
EP3863058A4 (en) 2022-07-06
US20210384252A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
EP3855495A1 (en) Display device and manufacturing method thereof
EP3787027A1 (en) Light-emitting device, display device having same, and method for manufacturing same
CN112789726A (zh) 显示装置及其制造方法
EP3826067A1 (en) Light-emitting device and display device including same
CN112437988A (zh) 发光器件、其制造方法以及包括该发光器件的显示装置
CN112740406A (zh) 显示设备及制造其的方法
CN112543999A (zh) 显示装置及其制造方法
KR102602621B1 (ko) 표시 장치
CN113228283A (zh) 显示装置及其制造方法
CN113228289A (zh) 显示装置及其修复方法
CN113498552A (zh) 显示装置
EP3866203A1 (en) Light-emitting device, manufacturing method therefor, and display device comprising same
CN112470301A (zh) 发光装置、其制造方法和包括该发光装置的显示装置
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
CN112470294B (zh) 发光装置、其制造方法以及设置有其的显示装置
CN113692648A (zh) 显示装置及制造显示装置的方法
EP3890020A1 (en) Display device
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
EP3968383A1 (en) Pixel and display device comprising same
CN112889154A (zh) 发光器件、制造其的方法和包括其的显示装置
CN112703595A (zh) 发光器件及具有该发光器件的显示装置
CN114391182A (zh) 显示装置
EP3958318A1 (en) Display device and method for manufacturing same
CN113994472A (zh) 显示装置及其制造方法
KR20220135287A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination