CN113692648A - 显示装置及制造显示装置的方法 - Google Patents

显示装置及制造显示装置的方法 Download PDF

Info

Publication number
CN113692648A
CN113692648A CN202080028743.3A CN202080028743A CN113692648A CN 113692648 A CN113692648 A CN 113692648A CN 202080028743 A CN202080028743 A CN 202080028743A CN 113692648 A CN113692648 A CN 113692648A
Authority
CN
China
Prior art keywords
electrode
electrodes
insulating layer
light emitting
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080028743.3A
Other languages
English (en)
Inventor
文秀美
康在雄
姜信喆
吴元植
李耀闲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113692648A publication Critical patent/CN113692648A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

显示装置可包括：衬底，包括显示区域和非显示区域；以及至少一个像素，设置在显示区域中，并且包括发射光的发射区域。像素可包括：至少一个子电极，在衬底上在一个方向上延伸；至少一个分支电极，在一个方向上延伸并且与子电极间隔开；第一绝缘层，设置在子电极和分支电极上；第一电极，设置在第一绝缘层上并且与子电极电连接；第二电极，设置在第一绝缘层上并且与分支电极电连接；以及至少一个发光元件，在第一电极中的至少一个与第二电极中的至少一个之间对准。

Description

显示装置及制造显示装置的方法
技术领域
本公开涉及包括超小型发光元件的显示装置及制造显示装置的方法。
背景技术
发光二极管即使在恶劣的环境条件下也可具有相对令人满意的耐久性，并且在寿命和亮度方面具有很好的性能。
为了将LED应用于照明装置、显示装置等，需要将LED联接至电极，使得可将电源的电压施加至LED。关于LED的应用目的、减小电极所需空间的方法或制造LED的方法，已经进行了关于LED与电极之间的布置关系的各种研究。
发明内容
技术问题
本公开的目的是提供显示装置，在显示装置中，发光元件在像素中的每个的发射区域中仅在目标区域中对准，使得从每个像素发射的光的强度(或量)可以是均匀的，由此可在发射区域的整个区域中形成均匀的发射分布。
此外，本公开的另一个目的是提供制造上述显示装置的方法。
技术解决方案
根据本公开的实施方式的显示装置可包括：包括显示区域和非显示区域的衬底；以及至少一个像素，设置在显示区域中，并且包括发射光的发射区域。像素可包括：至少一个子电极，在衬底上在一个方向上延伸；至少一个分支电极，在一个方向上延伸并且与子电极间隔开；第一绝缘层，设置在子电极和分支电极上；多个第一电极，设置在第一绝缘层上并且与子电极电连接；多个第二电极，设置在第一绝缘层上并且与分支电极电连接；以及至少一个发光元件，在多个第一电极中的至少一个第一电极与多个第二电极中的至少一个第二电极之间对准。
在本公开的实施方式中，第一绝缘层可包括各自暴露子电极的预定区域的多个第一通孔和各自暴露分支电极的预定区域的多个第二通孔。
在本公开的实施方式中，多个第一通孔中的至少一个第一通孔可与多个第一电极中的每个对应，并且多个第二通孔中的至少一个第二通孔可与多个第二电极中的每个对应。
在本公开的实施方式中，多个第一电极中的每个可通过至少一个第一通孔与子电极接触，以及多个第二电极中的每个可通过至少一个第二通孔与分支电极接触。
在本公开的实施方式中，子电极可被划分成与第一电极重叠的第一区域以及除第一区域之外的第二区域。分支电极可被划分成与第二电极重叠的第三区域以及除第三区域之外的第四区域。第一区域和第三区域上的第一绝缘层可具有与第二区域和第四区域上的第一绝缘层的厚度不同的厚度。
在本公开的实施方式中，第二区域和第四区域上的第一绝缘层的厚度可大于第一区域和第三区域上的第一绝缘层的厚度。
在本公开的实施方式中，多个第一电极中的每个和多个第二电极中的每个可在第一绝缘层上彼此间隔开。
在本公开的实施方式中，在平面图中，多个第一电极中的每个和多个第二电极中的每个可在发射区域中交替地设置在上述一个方向上。
在本公开的实施方式中，像素可包括：第一连接线，与子电极一体，并且在与一个方向相交的方向上延伸；以及第二连接线，与分支电极一体，并且与第一连接线延伸的方向平行地设置。
在本公开的实施方式中，像素可包括：堤部图案，设置在第一电极和第二电极中的每个下；第一接触电极，将多个第一电极中的至少一个第一电极与发光元件的第一端部电连接；以及第二接触电极，将多个第二电极中的至少一个第二电极与发光元件的第二端部电连接。
在本公开的实施方式中，像素还可包括：至少一个晶体管，与发光元件电连接；至少一个屏蔽电极线，设置在晶体管上；驱动电压线，连接至第二电极并且供应驱动电源电压；以及钝化层，覆盖晶体管、屏蔽电极线和驱动电压线。
在本公开的实施方式中，子电极和分支电极可设置在晶体管与钝化层之间。
在本公开的实施方式中，子电极、分支电极和屏蔽电极线可设置在相同的层上。
在本公开的实施方式中，像素还可包括：第二绝缘层，设置在发光元件与第一绝缘层之间；以及第三绝缘层，设置在发光元件的上表面上。第一接触电极和第二接触电极可在第三绝缘层上彼此间隔开并且彼此电断开。
显示装置可通过这样的方法制造，该方法包括：形成包括至少一个发射区域的衬底；在衬底上形成在一个方向上延伸的至少一个子电极以及与子电极间隔开并且在与子电极延伸的所述一个方向相同的方向上延伸的至少一个分支电极；在子电极和分支电极上形成第一绝缘层，第一绝缘层包括暴露子电极的预定区域的多个第一通孔和暴露分支电极的预定区域的多个第二通孔；在第一绝缘层上形成通过多个第一通孔与子电极连接的多个第一电极以及通过多个第二通孔与分支电极连接的多个第二电极；通过向子电极和分支电极中的每个施加对准电压来将多个发光元件在多个第一电极中的至少一个第一电极与多个第二电极中的至少一个第二电极之间对准；在多个发光元件中的每个的上表面上形成第二绝缘层；以及在包括第二绝缘层的衬底上形成第一接触电极和第二接触电极。
有益效果
本公开的实施方式可提供显示装置以及制造显示装置的方法，在显示装置中，发光元件仅在期望的区域(或目标区域)中对准，使得可在整个区域中形成均匀的发射分布。
本公开的效果不受前述内容的限制，并且本文预期到其它各种效果。
附图说明
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。
图1b是示出图1a的发光元件的示意性剖视图。
图1c是示意性地示出根据本公开的实施方式的发光元件的立体图。
图1d是示出图1a的发光元件的示意性剖视图。
图1e是示意性地示出根据本公开的实施方式的发光元件的立体图。
图1f是示出图1e的发光元件的示意性剖视图。
图1g是示意性地示出根据本公开的实施方式的发光元件的立体图。
图1h是示出图1g的发光元件的示意性剖视图。
图2示出了根据本公开的实施方式的显示装置，并且特别地，是示出使用图1a至图1h中所示的发光元件中的任一个发光元件作为发光源的显示装置的示意性平面图。
图3a至图3c是示出图2中所示的像素中的任一个像素中所包括的组件的电连接关系的各种实施方式的示意性电路图。
图4是示意性地示出图2中所示的像素中的一个像素的平面图。
图5是仅示意性地示出图4中所示的像素中的一些组件的平面图。
图6是沿图4的线I-I'截取的示意性剖视图。
图7示出了其中覆盖层分别设置在图6中所示的第一电极和第二电极上的实施方式，并且是与图4的线I-I'对应的示意性剖视图。
图8示出了其中图6中所示的第一电极和第二电极设置在相同的层上的实施方式，并且是与图4的线I-I'对应的示意性剖视图。
图9是沿图4的线II-II'截取的示意性剖视图。
图10示出了图9中所示的堤部图案的另一形状，并且是与图4的线II-II'对应的示意性剖视图。
图11是沿图4的线III-III'截取的示意性剖视图。
图12a至图12i是依次示出制造图4中所示的像素的方法的示意性平面图。
图13a至图13n是依次示出制造图6中所示的显示装置的方法的示意性剖视图。
图14至图16示出了图5的像素的另一实施方式，并且是示意性地示出仅包括显示元件层的一些组件的像素的平面图。
图17示出了根据本公开的实施方式的显示装置，并且是示意性地示出图2中所示的像素中的一个像素的平面图。
图18是沿图17的线IV-IV'截取的示意性剖视图。
具体实施方式
由于本公开允许各种变化和多个实施方式，因此将在附图中示出并在书面描述中详细描述特定实施方式。然而，这并不旨在将本公开限制于特定的实践方式，并且应当理解，不背离本公开的精神和技术范围的所有改变、等同和替代都包含在本公开中。
在整个公开中，在本公开的各附图和实施方式中，相同的附图标记表示相同的部件。为了清楚地说明，附图中的元件的尺寸可能被放大。应当理解的是，尽管本文中可使用术语“第一”、“第二”等来描述不同元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不背离本公开的教导的情况下，以下讨论的第一元件可被称为第二元件。类似地，第二元件也可被称为第一元件。在本公开中，单数形式也旨在包括复数形式，除非上下文另外清楚地指示。
还应当理解，当在本说明书中使用时，术语“包括(comprise)”、“包括(include)”、“具有(have)”等指定所陈述的特征、整体、步骤、操作、元件、组件和/或其组合的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。此外，当诸如层、膜、区域或板的第一部件设置在第二部件上时，第一部件不仅可直接设置在第二部件上，而且第三部件也可插入第一部件与第二部件之间。此外，当表示在第二部件上形成诸如层、膜、区域或板的第一部件时，第二部件的其上形成第一部件的表面不限于第二部件的上表面，而可包括诸如第二部件的侧表面或下表面的其它表面。相反，当诸如层、膜、区域或板的第一部件在第二部分下时，第一部件不仅可直接在第二部件下，而且第三部件可插入第一部件与第二部件之间。
参考附图描述本公开的实施方式和所需细节，以便详细描述本公开，使得本公开所属技术领域的普通技术人员可容易地实践本公开。此外，单数形式可包括复数形式，只要在句子中没有具体提及即可。
图1a是示意性地示出根据本公开的实施方式的发光元件的立体图。图1b是示出图1a的发光元件的示意性剖视图。图1c是示意性地示出根据本公开的实施方式的发光元件的立体图。图1d是示出图1a的发光元件的示意性剖视图。图1e是示意性地示出根据本公开的实施方式的发光元件的立体图。图1f是示出图1e的发光元件的示意性剖视图。图1g是示意性地示出根据本公开的实施方式的发光元件的立体图。图1h是示出图1g的发光元件的示意性剖视图。
为了解释起见，将参考图1a至图1f描述圆柱形发光元件，并且此后将参考图1g和图1h描述具有核-壳结构的发光元件。在本公开的实施方式中，发光元件的类型和/或形状不限于图1a至图1h中所示的实施方式。
首先，参考图1a至图1f，根据本公开的实施方式的发光元件LD可包括第一半导体层11、第二半导体层13以及插置在第一半导体层11与第二半导体层13之间的有源层12。例如，发光元件LD可被实现为通过依次堆叠第一半导体层11、有源层12和第二半导体层13而形成的发射叠层。
在本公开的实施方式中，发光元件LD可在一个方向上延伸。如果发光元件LD延伸的方向限定为纵向方向，则发光元件LD可在延伸方向上具有第一端部和第二端部。第一半导体层11和第二半导体层13中的任一个可设置在发光元件LD的一个端部上，并且第一半导体层11和第二半导体层13中的另一个可设置在发光元件LD的另一端部上。
尽管发光元件LD可以以圆柱体的形式设置，但发光元件LD的形状不限于此。发光元件LD可具有在纵向方向上延伸的杆状形状或棒状形状(即，具有大于1的纵横比)。例如，发光元件LD在纵向方向上的长度L可大于发光元件LD的直径D(或发光元件LD的剖面的宽度)。发光元件LD可包括制造成具有超小型尺寸(例如，具有与微米级或纳米级对应的长度L和/或直径D)的发光二极管。
在本公开的实施方式中，发光元件LD的直径D可近似为0.5μm至500μm，并且其长度L可近似为1μm至10μm。然而，发光元件LD的尺寸不限于此，并且发光元件LD的尺寸可改变以满足发光元件LD所应用于的照明装置或自发光显示装置的要求(或设计条件)。
第一半导体层11可包括例如至少一个n型半导体层。例如，第一半导体层11可包括n型半导体层，该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料，并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而，第一半导体层11的材料不限于此，并且第一半导体层11可由各种其它材料形成。
有源层12可设置在第一半导体层11上并且具有单量子阱结构或多量子阱结构。有源层12的位置可根据发光元件LD的类型以各种方式改变。有源层12可发射具有400nm至900nm的波长的光，并且使用双异质结构。在本公开的实施方式中，在有源层12上和/或在有源层12下可形成有掺杂有导电掺杂剂的包覆层(未示出)。例如，包覆层可由AlGaN层或InAlGaN层形成。在实施方式中，可使用诸如AlGaN或AlInGaN的材料来形成有源层12，并且可使用各种其它材料来形成有源层12。
如果将预定电压或更高电压的电场施加至发光元件LD的相对的端部，则发光元件LD通过有源层12中的电子-空穴对的耦合来发射光。由于可基于前述原理来控制发光元件LD的光发射，因此发光元件LD可用作各种发光器件以及显示装置的像素的光源。
第二半导体层13可设置在有源层12上并且包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可包括至少一个p型半导体层。例如，第二半导体层13可包括p型半导体层，该p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何半导体材料，并且掺杂有诸如Mg的第二导电掺杂剂。然而，用于形成第二半导体层13的材料不限于此，并且第二半导体层13可由各种其它材料形成。
在本公开的实施方式中，第二半导体层13在发光元件LD的纵向方向(L)上的长度(或宽度)可不同于第一半导体层11的长度(或宽度)。例如，第二半导体层13的相对于发光元件LD的纵向方向(L)的长度(或宽度)可小于第一半导体层11的相对于发光元件LD的纵向方向(L)的长度(或宽度)。因此，如图1a至图1f中所示，发光元件LD的有源层12可设置在更靠近第二半导体层13的上表面而不是第一半导体层11的下表面的位置处。在这种情况下，有源层12可设置成与具有圆柱形形状的发光元件LD中的上端部相邻。
在本公开的实施方式中，如图1a、图1b、图1c和图1d中所示，除包括第一半导体层11、有源层12和第二半导体层13之外，发光元件LD还可包括设置在第二半导体层13上的电极层15。在实施方式中，发光元件LD不仅可包括一个电极层15，而且还可包括设置在与电极层15的一侧相对的一侧上(例如，设置在第一半导体层11的一个端部上)的单独的电极层，并且该单独的电极层可设置成用于欧姆接触并且由与电极层15的材料相同或不同的材料制成。例如，如图1e和图1f中所示，除包括电极层15之外，发光元件LD还可包括设置在第一半导体层11的一个端部上的另一电极层16。
尽管电极层15和16中的每个可由欧姆接触电极形成，但本公开不限于此。电极层15和16可包括金属或金属氧化物。例如，铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及其氧化物或合金可单独使用或彼此组合使用。然而，本公开不限于此。
相应的电极层15和16中所包括的材料可彼此相同或不同。电极层15和16可以是基本上透明的或半透明的。因此，从发光元件LD生成的光可穿过电极层15和16，并且然后发射到发光元件LD外部。
在本公开的实施方式中，发光元件LD还可包括绝缘膜14。然而，在本公开的一些实施方式中，绝缘膜14可被省略，或者可设置成仅覆盖第一半导体层11、有源层12和第二半导体层13中的一些。
绝缘膜14可防止有源层12由于与除第一半导体层11和第二半导体层13之外的导电材料接触而短路。此外，由于绝缘膜14，可最小化发光元件LD的表面上的缺陷的发生，由此可改善发光元件LD的寿命和效率。在发光元件LD设置成彼此紧密接触的情况下，绝缘膜14可防止在发光元件LD之间发生不希望的短路。不限制是否设置绝缘膜14，只要能够防止有源层12与外部导电材料短路即可。
如图1a和图1b中所示，绝缘膜14可围绕包括第一半导体层11、有源层12、第二半导体层13和电极层15的发射叠层的外周表面的整体。为了解释起见，图1a示出了这样一种形状，其中绝缘膜14的一部分已经被去除，并且发射叠层的外周表面的整体可被绝缘膜14围绕。然而，本公开不限于此。在实施方式中，如图1c和图1d中所示，绝缘膜14可设置在发光元件LD的除发光元件LD的相对的端部中的一个端部之外的部分上。例如，绝缘膜14可仅暴露设置在发光元件LD的第二半导体层13的一个端部上的电极层15，并且围绕除电极层15之外的组件的整个侧表面。绝缘膜14可将发光元件LD的至少相对的端部暴露于外部，并且例如，不仅允许设置在第二半导体层13的一个端部上的电极层15而且允许第一半导体层11的一个端部暴露于外部。
在实施方式中，如图1e和图1f中所示，在电极层15和16设置在发光元件LD的相应的相对的端部上的情况下，绝缘膜14可允许电极层15和16中的每个的至少一个区域暴露于外部。作为另一示例，在实施方式中，可不设置绝缘膜14。
在本公开的实施方式中，绝缘膜14可包括透明绝缘材料。例如，绝缘膜14可包括选自由SiO2、Si3N4、Al2O3和TiO2组成的组中的至少一种绝缘材料，但本公开不限于此。换句话说，可采用具有绝缘性质的各种材料。
如果绝缘膜14设置在发光元件LD中，则可防止有源层12与第一电极和/或第二电极(未示出)短路。此外，由于绝缘膜14，可最小化发光元件LD的表面上的缺陷的发生，由此可改善发光元件LD的寿命和效率。在多个发光元件LD设置成彼此紧密接触的情况下，绝缘膜14可防止在发光元件LD之间发生不希望的短路。
可采用发光元件LD作为用于各种显示装置的光源。发光元件LD可通过表面处理工艺制造。例如，可对每个发光元件LD进行表面处理，使得在将多个发光元件LD与流体溶液(或溶剂)混合并且然后供应给每个发射区域(例如，每个像素的发射区域)的情况下，发光元件LD可均匀地分散而不是不均匀地聚集在溶液中。
包括上述发光元件LD的发光器件不仅可用于显示装置中，而且还可用于需要光源的各种装置中。例如，在发光元件LD设置在显示面板的每个像素的发射区域中的情况下，发光元件LD可用作像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD也可用于需要光源的其它类型的装置(诸如，照明装置)中。
接下来，将参考图1g和图1h来描述具有核-壳结构的发光元件LD。以下将集中于与上述实施方式的不同之处来描述具有核-壳结构的发光元件LD，并且未在以下描述中单独解释的发光元件LD的组件可与前述实施方式的组件一致。相同的附图标记将用于表示相同的组件，并且相似的附图标记将用于表示相似的组件。
参考图1g和图1h，根据本公开的实施方式的发光元件LD可包括第一半导体层11、第二半导体层13以及插置在第一半导体层11与第二半导体层13之间的有源层12。在一些实施方式中，发光元件LD可包括具有核-壳结构的发射图案10。发射图案10可包括设置在发光元件LD的中央部分中的第一半导体层11、围绕第一半导体层11的至少一侧的有源层12、围绕有源层12的至少一侧的第二半导体层13以及围绕第二半导体层13的至少一侧的电极层15。
发光元件LD可形成为在一个方向上延伸的多棱锥形形状。在本公开的实施方式中，发光元件LD可设置成六棱锥形的形式。如果发光元件LD延伸的方向限定为纵向方向(L)，则发光元件LD可在纵向方向(L)上具有第一端部(或下端部)和第二端部(或上端部)。在实施方式中，第一半导体层11和第二半导体层13中的一个可设置在发光元件LD的第一端部(或下端部)上。第一半导体层11和第二半导体层13中的另一个可设置在发光元件LD的第二端部(或上端部)上。
在实施方式中，发光元件LD可具有与纳米级尺寸或微米级尺寸对应的小尺寸，例如，具有纳米级范围或微米级范围的直径和/或长度L。然而，在本公开中，发光元件LD的尺寸不限于此，并且可改变发光元件LD的尺寸以满足发光元件LD所应用于的照明装置或自发光显示装置的要求(或应用条件)。
在本公开的实施方式中，第一半导体层11可设置在发光元件LD的核(即，中央(或中间)部分)中。发光元件LD可具有与第一半导体层11的形状对应的形状。例如，如果第一半导体层11具有六棱锥形形状，则发光元件LD和发射图案10各自也可具有六棱锥形形状。
有源层12可设置和/或形成为在发光元件LD的纵向方向(L)上围绕第一半导体层11的外周表面。具体地，有源层12可设置和/或形成为在发光元件LD的纵向方向(L)上围绕第一半导体层11的除第一半导体层11的相对的端部中的下端部之外的区域。
第二半导体层13可设置和/或形成为在发光元件LD的纵向方向(L)上围绕有源层12，并且可包括具有与第一半导体层11的类型不同的类型的半导体层。例如，第二半导体层13可包括至少一个p型半导体层。
在本公开的实施方式中，发光元件LD可包括围绕第二半导体层13的至少一侧的电极层15。电极层15可以是电连接至第二半导体层13的欧姆接触电极，但本公开不限于此。
如上所述，发光元件LD可具有六棱锥形形状，六棱锥形形状具有向外突出的相对的端部，并且发光元件LD可实现为具有核-壳结构的发射图案10，该核-壳结构包括设置在其中央部分中的第一半导体层11、围绕第一半导体层11的有源层12、围绕有源层12的第二半导体层13以及围绕第二半导体层13的电极层15。第一半导体层11可设置在具有六棱锥形形状的发光元件LD的第一端部(或下端部)上，以及电极层15可设置在发光元件LD的第二端部(或上端部)上。
在实施方式中，发光元件LD还可包括设置在具有核-壳结构的发射图案10的外周表面上的绝缘膜14。绝缘膜14可包括透明绝缘材料。
图2示出了根据本公开的实施方式的显示装置，并且特别地，是示出使用图1a至图1h中所示的发光元件中的任一个发光元件作为发光源的显示装置的示意性平面图。
为了解释起见，图2集中于其中显示图像的显示区域示意性地示出了显示装置的结构。在一些实施方式中，虽然未在附图中示出，但在显示装置中还可设置有至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或线。
参考图1a至图1h以及图2，根据本公开的实施方式的显示装置可包括衬底SUB、设置在衬底SUB上并且各自包括至少一个发光元件LD的像素PXL、设置在衬底SUB上并且配置成驱动像素PXL的驱动器(未示出)以及设置成将像素PXL与驱动器连接的线组件(未示出)。
根据驱动发光元件LD的方法，可将显示装置分为无源矩阵型显示装置和有源矩阵型显示装置。例如，在根据实施方式的显示装置实现为有源矩阵型的情况下，像素PXL中的每个可包括配置成控制要供应给发光元件LD的电流量的驱动晶体管以及配置成向驱动晶体管传输数据信号的开关晶体管。
最近，考虑到分辨率、对比度和工作速度，能够选择性地使每个像素PXL导通的有源矩阵型显示装置已经成为主流。然而，本公开不限于此。例如，其中像素PXL可按组导通的无源矩阵型显示装置也可采用用于驱动发光元件LD的组件(例如，第一电极和第二电极)。
衬底SUB可包括显示区域DA和非显示区域NDA。
在实施方式中，显示区域DA可设置在显示装置的中央区域中，以及非显示区域NDA可以以这样的方式设置在显示装置的外围区域中，以便围绕显示区域DA。显示区域DA和非显示区域NDA的位置不限于此，并且可改变显示区域DA和非显示区域NDA的位置。
显示区域DA可以是其中设置有用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置有用于驱动像素PXL的驱动器和用于将像素PXL连接至驱动器的线组件中的一些的区域。
显示区域DA可具有各种形状。例如，显示区域DA可设置成各种形式，诸如，包括由直线形成的边的闭合多边形、包括由曲线形成的边的圆形、椭圆形等以及包括由直线和曲线形成的边的半圆形、半椭圆形等。
非显示区域NDA可设置在显示区域DA的至少一侧中。在本公开的实施方式中，非显示区域NDA可围绕显示区域DA的外围。
衬底SUB可包括透明绝缘材料，以允许光透射。
衬底SUB可以是刚性衬底。例如，作为刚性衬底的衬底可以是玻璃衬底、石英衬底、玻璃陶瓷衬底和结晶玻璃衬底中的一种。
衬底SUB可以是柔性衬底。这里，作为柔性衬底的衬底可以是包括聚合物有机材料的膜衬底或塑料衬底。例如，作为柔性衬底的衬底可包括以下中的至少一种：聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素。
然而，构成衬底SUB的材料可改变，并且包括例如纤维增强塑料(FRP)。
衬底SUB的一区域设置为其中设置有像素PXL的显示区域DA，并且衬底SUB的另一区域设置为非显示区域NDA。例如，衬底SUB可包括显示区域DA以及非显示区域NDA，显示区域DA包括其中形成有相应的像素PXL的像素区域，非显示区域NDA设置在显示区域DA周围。
像素PXL可在衬底SUB上设置在显示区域DA中。在本公开的实施方式中，像素PXL可以以条纹或PenTile布置结构布置在显示区域DA中，但本公开不限于此。
每个像素PXL可包括配置成响应于相应的扫描信号和相应的数据信号而被驱动的发光元件LD。发光元件LD可具有与微米级或纳米级对应的小尺寸，并且并联连接至与其相邻地设置的发光元件LD，但本公开不限于此。发光元件LD可形成每个像素PXL的光源。
像素PXL中的每个可包括由预定控制信号(例如，扫描信号和数据信号)和/或预定电源(例如，第一驱动电源和第二驱动电源)驱动的至少一个光源。例如，像素PXL中的每个可包括图1a至图1g的实施方式中的每个中所示的发光元件LD，例如，具有与纳米级或微米级对应的小尺寸的至少一个超小型发光元件LD。然而，在本公开的实施方式中，可用作像素PXL的光源的发光元件LD的类型不限于此。
在本公开的实施方式中，像素PXL的颜色、类型和/或数量不受特别限制。例如，从每个像素PXL发射的光的颜色可以以各种方式改变。
驱动器可通过线组件向每个像素PXL提供信号，并且因此控制像素PXL的操作。为了解释起见，在图2中，省略了线组件。
驱动器可包括时序控制器、配置成通过扫描线将扫描信号传输至像素PXL的扫描驱动器、配置成通过发射控制线将发射控制信号传输至像素PXL的发射驱动器以及配置成通过数据线将数据信号提供给像素PXL的数据驱动器。时序控制器可控制扫描驱动器、发射驱动器和数据驱动器。
图3a至图3c是示出图2中所示的像素中的任何像素中所包括的组件的电连接关系的各种实施方式的示意性电路图。
例如，图3a至图3c示出了可在有源显示装置中采用的像素PXL中所包括的组件的电连接关系的不同实施方式。然而，本公开的实施方式可应用于的像素PXL中所包括的组件的类型不限于此。
在图3a至图3c中，术语“像素PXL”的定义中不仅包含图2中所示的像素中的每个中所包括的组件而且还包含其中设置该组件的区域。在实施方式中，图3a至图3c中所示的每个像素PXL可以是设置在图2的显示装置中的像素PXL中的任一个。像素PXL可具有基本上相同或相似的结构。
参考图1a至图1h、图2和图3a至图3c，每个像素(PXL，下文中称为“像素”)可包括发射部EMU，发射部EMU配置成生成具有与数据信号对应的亮度的光。像素PXL还可选择性地包括配置成驱动发射部EMU的像素电路144。
在实施方式中，发射部EMU可包括并联连接在被施加第一驱动电源VDD的第一电源线PL1与被施加第二驱动电源VSS的第二电源线PL2之间的发光元件LD。例如，发射部EMU可包括经由第一电源线PL1连接至第一驱动电源VDD的第一电极EL1(或“第一对准电极”)、通过第二电源线PL2连接至第二驱动电源VSS的第二电极EL2(或“第二对准电极”)以及在第一电极EL1与第二电极EL2之间以相同的方向彼此并联连接的多个发光元件LD。在本公开的实施方式中，第一电极EL1可以是阳极电极，以及第二电极EL2可以是阴极电极。
在本公开的实施方式中，包括在发射部EMU中的发光元件LD中的每个可包括通过第一电极EL1连接至第一驱动电源VDD的第一端部以及通过第二电极EL2连接至第二驱动电源VSS的第二端部。第一驱动电源VDD和第二驱动电源VSS可具有不同的电位。例如，第一驱动电源VDD可设置为高电位电源，以及第二驱动电源VSS可设置为低电位电源。这里，第一驱动电源VDD与第二驱动电源VSS之间的电位差可设置为在像素PXL的发光时段期间等于或大于发光元件LD的阈值电压的值。
如上所述，在被分别供应具有不同电位的电压的第一电极EL1与第二电极EL2之间以相同的方向(例如，以前向方向)彼此并联连接的发光元件LD可形成相应的有效光源。有效光源可以共同形成像素PXL的发射部EMU。
发射部EMU的发光元件LD可发射具有与通过像素电路144向其供应的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路144可向发射部EMU供应与相应的帧数据的灰度级对应的驱动电流。供应至发射部EMU的驱动电流可被分流到以相同的方向彼此连接的发光元件LD中。因此，发光元件LD中的每个可发射具有与施加至其的电流对应的亮度的光，使得发射部EMU可发射具有与驱动电流对应的亮度的光。
尽管图3a至图3c示出了其中发光元件LD在第一驱动电源VDD与第二驱动电源VSS之间以相同的方向彼此连接的实施方式，但本公开不限于此。在实施方式中，除了包括形成相应的有效光源的发光元件LD之外，发射部EMU还可包括至少一个无效光源。例如，发射部EMU的第一电极EL1与第二电极EL2之间还可连接有至少一个反向发光元件(未示出)。反向发光元件与形成有效光源的发光元件LD一起可彼此并联连接在第一电极EL1与第二电极EL2之间。这里，反向发光元件可在第一电极EL1与第二电极EL2之间以与发光元件LD的方向相反的方向连接。即使在第一电极EL1与第二电极EL2之间施加有预定的驱动电压(例如，正常方向性的驱动电压)的情况下，反向发光元件仍保持禁用。因此，电流基本上不流过反向发光元件。
像素电路144可连接至相应的像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行(其中，i是自然数)和第j列(其中，j是自然数)中，则像素PXL的像素电路144可连接至显示区域DA的第i条扫描线Si和第j条数据线Dj。在实施方式中，如图3a中所示，像素电路144可包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。像素电路144的结构不限于图3a中所示的实施方式的结构。
第一晶体管(T1；开关晶体管)的第一端子可连接至数据线Dj，以及其第二端子可连接至第一节点N1。这里，第一晶体管T1的第一端子和第二端子可以彼此不同，并且例如，在第一端子是源电极的情况下，第二端子可以是漏电极。第一晶体管T1的栅电极可连接至扫描线Si。
在从扫描线Si供应具有能够使第一晶体管T1导通的电压(例如，低电平电压)的扫描信号的情况下，第一晶体管T1导通以将数据线Dj与第一节点N1电连接。这里，相应的帧的数据信号被供应至数据线Dj，由此数据信号被传输至第一节点N1。传输至第一节点N1的数据信号可被充电至存储电容器Cst。
第二晶体管(T2；驱动晶体管)的第一端子可连接至第一驱动电源VDD，以及其第二端子可电连接至用于发光元件LD的第一电极EL1。第二晶体管T2的栅电极可连接至第一节点N1。这样，第二晶体管T2可响应于第一节点N1的电压来控制要供应至发光元件LD的驱动电流的量。
存储电容器Cst的第一电极可连接至第一驱动电源VDD，以及其第二电极可连接至第一节点N1。存储电容器Cst利用与供应至第一节点N1的数据信号对应的电压充电，并保持充电的电压直到供应后续帧的数据信号。
图3a示出了包括第一晶体管T1、存储电容器Cst以及第二晶体管T2的像素电路144，第一晶体管T1配置成将数据信号传输至像素PXL，存储电容器Cst配置成存储数据信号，第二晶体管T2配置成将与数据信号对应的驱动电流供应至发光元件LD。
然而，本公开不限于此，并且像素电路144的结构可以以各种方式改变。例如，像素电路144还可包括诸如配置成补偿第二晶体管T2的阈值电压的晶体管元件、配置成初始化第一节点N1的晶体管元件和/或配置成控制发光元件LD的发光时间的晶体管元件的至少一个晶体管元件或者诸如用于提升第一节点N1的电压的升压电容器的其它电路元件。
此外，尽管在图3a中将像素电路144中所包括的晶体管(例如，第一晶体管T1和第二晶体管T2)示出为由P型晶体管形成，但本公开不限于此。换句话说，像素电路144中所包括的第一晶体管T1和第二晶体管T2中的至少一个可改变为N型晶体管。
接下来，参考图1a至图1h、图2和图3b，根据本公开的实施方式的第一晶体管T1和第二晶体管T2可由N型晶体管形成。由于晶体管类型的改变，图3b中所示的像素电路144的配置和操作与图3a的像素电路144的配置和操作可至少在一些组件的连接位置方面不同。因此，将省略对相同配置的详细描述。
在本公开的实施方式中，像素电路144的配置不限于图3a和图3b中所示的实施方式。例如，可以以与图3c中所示的实施方式的方式相同的方式来配置像素电路144。
如图3c中所示，像素电路144可连接至像素PXL的扫描线Si和数据线Dj。例如，如果像素PXL设置在显示区域DA的第i行和第j列中，则像素PXL的像素电路144可连接至显示区域DA的第i条扫描线Si和第j条数据线Dj。
在实施方式中，像素电路144也可连接至至少一条扫描线。例如，设置在显示区域DA的第i行中的像素PXL也可连接至第i-1条扫描线Si-1和/或第i+1条扫描线Si+1。在实施方式中，像素电路144不仅可连接至第一驱动电源VDD和第二驱动电源VSS，而且可连接至第三电源。例如，像素电路144还可连接至初始化电源Vint。
像素电路144可包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管(T1；驱动晶体管)可包括经由第五晶体管T5连接至第一驱动电源VDD的第一电极(例如，源电极)，并且第一晶体管T1的第二电极(例如，漏电极)经由第六晶体管T6连接至发光元件LD的一个端部。第一晶体管T1的栅电极可连接至第一节点N1。第一晶体管T1可响应于第一节点N1的电压来控制在第一驱动电源VDD与第二驱动电源VSS之间流经发光元件LD的驱动电流。
第二晶体管(T2；开关晶体管)可连接在第一晶体管T1的源电极和连接至像素PXL的第j条数据线Dj之间。第二晶体管T2的栅电极可连接至与像素PXL连接的第i条扫描线Si。在从第i条扫描线Si供应具有栅极导通电压(例如，低电平电压)的扫描信号的情况下，第二晶体管T2可导通以将第j条数据线Dj电连接至第一晶体管T1的源电极。因此，如果第二晶体管T2导通，则从第j条数据线Dj供应的数据信号可传输至第一晶体管T1。
第三晶体管T3可连接在第一晶体管T1的漏电极与第一节点N1之间。第三晶体管T3的栅电极可连接至第i条扫描线Si。在从扫描线Si供应具有栅极导通电压的扫描信号的情况下，第三晶体管T3可导通以将第一晶体管T1的漏电极电连接至第一节点N1。
第四晶体管T4可连接在第一节点N1与要被施加初始化电源Vint的初始化电源线之间。第四晶体管T4的栅电极可连接至前一扫描线，例如，第i-1条扫描线Si-1。在具有栅极导通电压的扫描信号被供应至第i-1条扫描线Si-1的情况下，第四晶体管T4可导通，使得初始化电源Vint的电压可传输至第一节点N1。这里，初始化电源Vint可具有等于或小于数据信号的最小电压的电压。
第五晶体管T5可连接在第一驱动电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极可连接至相应的发射控制线，例如，第i条发射控制线Ei。第五晶体管T5可在具有栅极截止电压的发射控制信号被供应给第i条发射控制线Ei的情况下截止，并且可在其它情况下导通。
第六晶体管T6可连接在第一晶体管T1与发光元件LD的第一端部之间。第六晶体管T6的栅电极可连接至第i条发射控制线Ei。第六晶体管T6可在具有栅极截止电压的发射控制信号被供应给第i条发射控制线Ei的情况下截止，并且可在其它情况下导通。
第七晶体管T7可连接在发光元件LD的第一端部与要被施加初始化电源Vint的初始化电源线之间。第七晶体管T7的栅电极可连接至后续级的扫描线中的任何扫描线，例如，连接至第i+1条扫描线Si+1。在具有栅极导通电压的扫描信号被供应给第i+1条扫描线Si+1的情况下，第七晶体管T7可导通，使得初始化电源Vint的电压可被供应给发光元件LD的第一端部。
存储电容器Cst可连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可存储与在每个帧周期期间施加至第一节点N1的数据信号和与第一晶体管T1的阈值电压两者对应的电压。
尽管在图3c中将像素电路144中所包括的晶体管(例如，第一晶体管T1至第七晶体管T7)示出为由P型晶体管形成，但本公开不限于此。例如，第一晶体管T1至第七晶体管T7中的至少一个可被改变为N型晶体管。
尽管图3a至图3c示出了其中每个发射部EMU的所有发光元件LD彼此并联连接的实施方式，但本公开不限于此。在实施方式中，发射部EMU可包括至少一个串联级，该串联级包括彼此并联连接的多个发光元件LD。换句话说，发射部EMU可由串行/并行组合结构形成。
可应用于本公开的像素PXL的结构不限于图3a至图3c中所示的实施方式，并且相应的像素可具有各种结构。在本公开的实施方式中，每个像素PXL可配置在无源发光显示装置等中。在这种情况下，可省略像素电路144，并且发射部EMU中所包括的发光元件LD的相对的端部可直接连接至扫描线Si-1、Si和Si+1、数据线Dj、预定控制线、要被施加第一驱动电源VDD的第一电源线PL1和/或要被施加第二驱动电源VSS的第二电源线PL2。
图4是示意性地示出图2中所示的像素中的一个像素的平面图。图5是示意性地示出图4中所示的像素中的仅一些组件的平面图。图6是沿图4的线I-I'截取的示意性剖视图。图7示出了其中覆盖层分别设置在图6中所示的第一电极和第二电极上的实施方式，并且是与图4的线I-I'对应的示意性剖视图。图8示出了其中图6中所示的第一电极和第二电极设置在相同的层上的实施方式，并且是与图4的线I-I'对应的示意性剖视图。图9是沿图4的线II-II'截取的示意性剖视图。图10示出了图9中所示的堤部图案的另一形状，并且是与图4的线II-II'对应的示意性剖视图。图11是沿图4的线III-III'截取的示意性剖视图。
在图4和图5中，为了解释起见，在图5中省略了连接至发光元件的晶体管和连接至晶体管的信号线的图示。
尽管图4至图11简单地示出了像素的结构，例如，示出了每个电极由单个电极层形成并且每个绝缘层由单个绝缘层形成，但本公开不限于此。
在本公开的实施方式中，词语“组件设置和/或形成在相同的层上”可意指组件通过相同的工艺形成。
参考图1a至图11，根据本公开的实施方式的显示装置可包括衬底SUB、线组件和像素PXL。
像素PXL中的每个可设置在衬底SUB上，并且包括发射光的发射区域EMA、设置在发射区域EMA周围的外围区域。在本公开的实施方式中，发射区域EMA可意指发射光的区域，并且外围区域可以指不发射光的区域。像素PXL中的每个的像素区域可包括相应的像素PXL的发射区域EMA以及形成在发射区域EMA周围的外围区域。
衬底SUB、像素电路层PCL和显示元件层DPL可设置和/或形成在像素PXL中的每个的像素区域中。
衬底SUB可包括透明绝缘材料，并且因此允许光穿过。衬底可以是刚性衬底或柔性衬底。
施加至衬底SUB的材料可对在制造显示装置的工艺期间的高处理温度具有耐受性(耐热性)。
像素PXL中的每个的像素电路层PCL可包括设置在衬底SUB上的缓冲层BFL、设置在缓冲层BFL上的至少一个晶体管T、驱动电压线DVL和屏蔽电极线SDL。此外，像素PXL中的每个的像素电路层PCL还可包括钝化层PSV。
缓冲层BFL可防止杂质扩散到晶体管T中。缓冲层BFL可设置成单层结构或者具有至少两层或更多层的多层结构。在缓冲层BFL具有多层结构的情况下，相应的层可由相同的材料或不同的材料形成。根据衬底SUB的材料和/或处理条件，可省略缓冲层BFL。
晶体管T可包括第一晶体管T1(T)和第二晶体管T2(T)。在本公开的实施方式中，第一晶体管T1(T)可以是电连接至相应的像素PXL的发光元件LD并且配置成驱动发光元件LD的驱动晶体管。第二晶体管T2(T)可以是配置成切换第一晶体管T1(T)的开关晶体管。
驱动晶体管T1(T)和开关晶体管T2(T)中的每个可包括半导体层SCL、栅电极GE、第一端子SE和第二端子DE。第一端子SE可以是源电极或漏电极，以及第二端子DE可以是另一电极。例如，在第一端子SE是源电极的情况下，第二端子DE可以是漏电极。
半导体层SCL可设置在缓冲层BFL上。半导体层SCL可包括与第一端子SE接触的第一区域和与第二端子DE接触的第二区域。第一区域与第二区域之间的区域可以是沟道区域。
半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。沟道区域可以是本征半导体，其是未掺杂的半导体图案。第一区域和第二区域各自可以是掺杂有杂质的半导体图案。
栅电极GE可设置在半导体层SCL上，且栅电极GE与半导体层SCL之间插置有栅极绝缘层GI。
第一端子SE和第二端子DE可分别通过穿过第一层间绝缘层ILD1和栅极绝缘层GI的相应的接触孔与半导体层SCL的第一区域和第二区域接触。
在本公开的实施方式中，像素PXL中的每个的像素电路层PCL中所包括的至少一个晶体管T可由LTPS薄膜晶体管形成，但本公开不限于此。在一些实施方式中，至少一个晶体管T可由氧化物半导体薄膜晶体管形成。此外，在本公开的实施方式中，将晶体管T示出为具有顶栅结构的薄膜晶体管，但本公开不限于此。在实施方式中，晶体管T可以是具有底栅结构的薄膜晶体管。
驱动电压线DVL可设置和/或形成在第一层间绝缘层ILD1上，但本公开不限于此。在一些实施方式中，驱动电压线DVL可设置在像素电路层PCL中所包括的绝缘层中的任一个上。第二驱动电源(图3a的VSS)可施加至驱动电压线DVL。在本公开的实施方式中，如图3a至图3c中的每个中所示，驱动电压线DVL可以是被施加第二驱动电源VSS的第二电源线PL2。
驱动电压线DVL上可设置和/或形成有第二层间绝缘层ILD2。第二层间绝缘层ILD2可覆盖第一晶体管T1(T)、第二晶体管T2(T)和驱动电压线DVL。第二层间绝缘层ILD2可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。
第二层间绝缘层ILD2上可设置和/或形成有屏蔽电极线SDL。屏蔽电极线SDL可阻挡由第一晶体管T1(T)和第二晶体管T2(T)引起的电场，以便防止电场影响设置在显示元件层DPL上的发光元件LD的对准和/或操作。
屏蔽电极线SDL上可设置和/或形成有钝化层PSV，以覆盖屏蔽电极线SDL。钝化层PSV可以设置成有机绝缘层、无机绝缘层或包括设置在无机绝缘层上的有机绝缘层的结构的形式。无机绝缘层可包括硅氧化物(SiOx)和硅氮化物(SiNx)中的至少一种。有机绝缘层可包括允许光从中穿过的有机绝缘材料。有机绝缘层可包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
在本公开的实施方式中，第一晶体管T1(T)的第二端子DE的预定区域可通过依次穿过第二层间绝缘层ILD2和钝化层PSV的第一接触孔CH1暴露。此外，驱动电压线DVL的预定区域可通过依次穿过第二层间绝缘层ILD2和钝化层PSV的第二接触孔CH2暴露。
像素PXL中的每个的显示元件层DPL可包括第一连接线CNL1和第二连接线CNL2、堤部图案PW、第一电极EL1、第二电极EL2、发光元件LD、至少一个突起电极PRT和至少一个分支电极BRC。此外，像素PXL中的每个的显示元件层DPL还可选择性地包括直接连接至第一电极EL1中的每个的至少一个第一接触电极CNE1以及直接连接至第二电极EL2中的每个的至少一个第二接触电极CNE2。
像素PXL中的每个的像素电路层PCL上可设置和/或形成有第一连接线CNL1。具体地，像素PXL中的每个的像素电路层PCL的钝化层PSV上可设置和/或形成有第一连接线CNL1。可设置和/或形成第一连接线CNL1，以仅在相应的像素PXL中独立地(或单独地)驱动来自相邻像素PXL中的每个，并且与设置和/或形成在相邻像素PXL中的每个中的第一连接线CNL1电分离和/或物理分离。
在本公开的实施方式中，第一连接线CNL1可在像素PXL中的每个的像素电路层PCL的钝化层PSV上在第一方向DR1(例如，“行方向”)上延伸。第一连接线CNL1可与至少一个子电极PRT电连接和/或物理连接。
子电极PRT可设置和/或形成在像素PXL中的每个的像素电路层PCL的钝化层PSV上。子电极PRT可包括在与第一方向DR1相交的第二方向DR2(例如，“列方向”)上延伸的第一子电极PRT1、第二子电极PRT2和第三子电极PRT3。
第一子电极PRT1至第三子电极PRT3可在相同的平面中(例如，在像素PXL中的每个的像素电路层PCL的钝化层PSV上)设置在以预定距离彼此隔开的位置处。在本公开的实施方式中，第一子电极PRT1至第三子电极PRT3可在第二方向DR2上从第一连接线CNL1分叉到每个像素PXL的发射区域EMA中。第一子电极PRT1至第三子电极PRT3和第一连接线CNL1可彼此一体，并且彼此电连接和/或物理连接。在第一子电极PRT1至第三子电极PRT3和第一连接线CNL1彼此一体的情况下，第一子电极PRT1至第三子电极PRT3中的每个可以是第一连接线CNL1的预定区域，或者第一连接线CNL1可以是第一子电极PRT1至第三子电极PRT3中的任一个的预定区域。
在平面图中，第一子电极PRT1至第三子电极PRT3可依次设置在第一方向DR1上。例如，在像素PXL中的每个的发射区域EMA中，第二子电极PRT2可在第一方向DR1上与第一子电极PRT1相邻地设置，以及第三子电极PRT3可在第一方向DR1上与第二子电极PRT2相邻地设置。
第二子电极PRT2可通过依次穿过钝化层PSV和第二层间绝缘层ILD2的第一接触孔CH1电连接至像素PXL中的每个的像素电路层PCL的第一晶体管T1(T)的第二端子DE。因此，施加至第一晶体管T1(T)的信号(或电压)可传输至相应的像素PXL的第二子电极PRT2。施加至第二子电极PTR2的信号(或电压)可传输至第一连接线CNL1以及第一子电极PRT1和第三子电极PRT3。
尽管在前述实施方式中已经描述了第二子电极PRT2与第一接触孔CH1对应并且通过第一接触孔CH1电连接至像素PXL中的每个的像素电路层PCL的第一晶体管T1(T)，但本公开不限于此。在实施方式中，第一连接线CNL1以及第一子电极PRT1和第三子电极PTR3中的任一个可与第一接触孔CH1对应，并且通过第一接触孔CH1电连接至像素PXL中的每个的像素电路层PCL的第一晶体管T1(T)。
像素PXL中的每个的像素电路层PCL的钝化层PSV上可设置和/或形成有第二连接线CNL2。第二连接线CNL2可在与第一连接线CNL1延伸的方向平行的方向上延伸。换句话说，第二连接线CNL2可在第一方向DR1上延伸。第二连接线CNL2可共同提供给相邻像素PXL。因此，在第一方向DR1上设置在相同的像素行中的像素PXL可共同连接至第二连接线CNL2。然而，本公开不限于此。在将发光元件LD在每个像素PXL的发射区域EMA中对准之后，可以去除第二连接线CNL2的在相邻像素PXL之间的部分，使得像素PXL中的每个可独立于相邻像素PXL而操作。
第二连接线CNL2可通过依次穿过钝化层PSV和第二层间绝缘层ILD2的第二接触孔CH2电连接至像素PXL中的每个的像素电路层PCL的驱动电压线DVL。由于第二连接线CNL2电连接至驱动电压线DVL，因此施加至驱动电压线DVL的第二驱动电源VSS可传输至第二连接线CNL2，其中第二连接线CNL2共同提供给设置在相同像素行中的像素PXL。
第二连接线CNL2可电连接和/或物理连接至分支电极BRC。
分支电极BRC可设置和/或形成在像素PXL中的每个的像素电路层PCL的钝化层PSV上。分支电极BRC可包括在第二方向DR2上从第二连接线CNL2分叉到像素PXL的相应的发射区域EMA中的第一分支电极BRC1和第二分支电极BRC2。
第一分支电极BRC1和第二分支电极BRC2可设置在相同的平面中，并且以预定的距离彼此间隔开。第一分支电极BRC1和第二分支电极BRC2以及第二连接线CNL2可彼此一体，并且彼此电连接和/或物理连接。在第一分支电极BRC1和第二分支电极BRC2以及第二连接线CNL2彼此一体的情况下，第一分支电极BRC1和第二分支电极BRC2中的每个可以是第二连接线CNL2的预定区域。因此，传输至第二连接线CNL2的第二驱动电源VSS可传输至第一分支电极BRC1和第二分支电极BRC2中的每个。
第一分支电极BRC1和第二分支电极BRC2可设置在与第一子电极PRT1至第三子电极PRT3以预定距离间隔开的位置处。在平面图中，第一分支电极BRC1和第二分支电极BRC2以及第一子电极PRT1至第三子电极PRT3可在第一方向DR1上交替地设置。例如，在平面图中，第一子电极PRT1和第二子电极PRT2可彼此间隔开，且第一分支电极BRC1插置在第一子电极PRT1与第二子电极PRT2之间(或者第一分支电极BRC1设置在第一子电极PRT1与第二子电极PRT2之间的中间位置处)，并且第二子电极PRT2和第三子电极PRT3可彼此间隔开，且第二分支电极BRC2插置在第二子电极PRT2与第三子电极PRT3之间(或者第二分支电极BRC2设置在第二子电极PRT2与第三子电极PRT3之间的中间位置处)。
第一连接线CNL1、第一子电极PRT1至第三子电极PRT3、第二连接线CNL2以及第一分支电极BRC1和第二分支电极BRC2可设置和/或形成在相同的层上。换句话说，第一连接线CNL1、第一子电极PRT1至第三子电极PRT3、第二连接线CNL2以及第一分支电极BRC1和第二分支电极BRC2可包括相同的材料并且通过相同的工艺形成。
第一连接线CNL1、第一子电极PRT1至第三子电极PRT3、第二连接线CNL2以及第一分支电极BRC1和第二分支电极BRC2可由导电材料形成。导电材料可包括金属、导电氧化物、诸如PEDOT的导电聚合物等。第一连接线CNL1、第一子电极PRT1至第三子电极PRT3、第二连接线CNL2以及第一分支电极BRC1和第二分支电极BRC2中的每个的材料不限于上述示例。
第一连接线CNL1、第一子电极PRT1至第三子电极PRT3、第二连接线CNL2以及第一分支电极BRC1和第二分支电极BRC2上可设置有第一绝缘层INS1。
第一绝缘层INS1可以是包括无机材料的无机绝缘层或包括有机材料的有机绝缘层。第一绝缘层INS1可保护第一连接线CNL1、第一子电极PRT1至第三子电极PRT3、第二连接线CNL2以及第一分支电极BRC1和第二分支电极BRC2。
第一绝缘层INS1可包括将第一子电极PRT1至第三子电极PRT3的相应的预定区域暴露于外部的第一通孔VIA1以及暴露第一分支电极BRC1和第二分支电极BRC2的相应的预定区域的第二通孔VIA2。
在本公开的实施方式中，在剖视图中，第一绝缘层INS1可在其与第一电极EL1和第二电极EL2重叠的区域中改变厚度。然而，本公开不限于此。在实施方式中，第一绝缘层INS1可具有恒定的厚度，而不管第一绝缘层INS1是否与第一电极EL1和第二电极EL2重叠。以下将结合第一电极EL1和第二电极EL2对其中第一绝缘层INS1的厚度在第一绝缘层INS1与第一电极EL1和第二电极EL2重叠的区域中改变的实施方式进行详细描述。
堤部图案PW可以是支撑第一电极EL1和第二电极EL2中的每个以便改变第一电极EL1和第二电极EL2中的每个的表面轮廓的支撑部或绝缘图案，使得从发光元件LD发射的光可更有效地在显示装置的图像显示方向上行进。
堤部图案PW可设置和/或形成在像素PXL中的每个的发射区域EMA的第一绝缘层INS1上。堤部图案PW可包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。在实施方式中，堤部图案PW可包括具有单层结构的有机绝缘层和/或具有单层结构的无机绝缘层，但本公开不限于此。例如，堤部图案PW可具有通过堆叠至少一个或多个有机绝缘层和至少一个或多个无机绝缘层而形成的多层结构。
堤部图案PW可具有其中堤部图案PW的宽度从第一绝缘层INS1的一个表面向上减小的梯形剖面，但本公开不限于此。在实施方式中，如图10中所示，堤部图案PW可包括具有诸如半椭圆形剖面、半圆形剖面等的剖面的弯曲表面，该弯曲表面的宽度从第一绝缘层INS1的一个表面向上减小。在剖视图中，堤部图案PW的形状不限于前述示例，并且可以以各种方式改变，只要从发光元件LD中的每个发射的光的效率能够提高即可。相邻的堤部图案PW可在钝化层PSV上设置在相同的平面中并且具有相同的高度。
在本公开的实施方式中，堤部图案PW可设置和/或形成在第一绝缘层INS1上，以不与第一绝缘层INS1的第一通孔VIA1和第二通孔VIA2对应(或者不与第一绝缘层INS1的第一通孔VIA1和第二通孔VIA2重叠)。
像素PXL中的每个的显示元件层DPL还可包括设置成在相应的像素PXL的外围区域(例如，其中不布置发光元件LD的非发射区域)中围绕每个像素PXL的发射区域EMA的堤部(未示出)。该堤部可以是配置成限定(或划分)每个发射区域EMA的结构，并且例如可以是像素限定层。该堤部可包括至少一种遮光材料和/或反射材料，并且因此防止发生光(或者光线)在相邻像素PXL之间泄漏的缺陷。
在实施方式中，堤部上可形成有反射材料层，以便进一步提高从像素PXL中的每个发射的光的效率。尽管堤部可形成和/或设置在与堤部图案PW的层不同的层上，但本公开不限于此。在实施方式中，堤部和堤部图案PW可形成和/或设置在相同的层上。
第一电极EL1和第二电极EL2中的每个可在像素PXL中的每个的发射区域EMA中设置和/或形成在堤部图案PW和第一绝缘层INS1上。第一电极EL1和第二电极EL2可设置在相同的表面上并且以预定的距离彼此间隔开。在平面图中，第一电极EL1中的一个和第二电极EL2中的一个可设置在相同的行中。在平面图中，基于像素PXL中的每个的发射区域EMA中的行，第一电极EL1和第二电极EL2可在第一方向DR1上交替地设置。
第一电极EL1可设置在第二方向DR2上。第一电极EL1中的每个可在第二方向DR2上与相邻的第一电极EL1间隔开。换句话说，第一电极EL1中的每个可在第二方向DR2上与相邻的第一电极EL1电分离和/或物理分离。第一电极EL1中的每个可具有与设置在其下方的堤部图案PW的形状对应的表面轮廓。例如，在剖视图中，堤部图案PW具有其中堤部图案PW的宽度从第一绝缘层INS1的一个表面向上减小的弯曲形状。因此，设置在堤部图案PW之上的第一电极EL1中的每个可具有与突出形状对应的表面轮廓。
第一电极EL1中的每个可具有足以完全覆盖相应的堤部图案PW和相应的第一通孔VIA1的大的表面积。尽管在本公开的实施方式中，第一电极EL1中的每个在平面图中可具有矩形形状，但本公开不限于此。在实施方式中，第一电极EL1的形状可以以各种方式改变。
在本公开的实施方式中，第一电极EL1可设置在子电极PRT上并且与子电极PRT重叠。例如，第一电极EL1中的一些第一电极EL1可设置在第一子电极PRT1上并且与第一子电极PRT1重叠，第一电极EL1中的一些第一电极EL1可设置在第二子电极PRT2上并且与第二子电极PRT2重叠，以及其它第一电极EL1可设置在第三子电极PRT3上并且与第三子电极PRT3重叠。在以下实施方式中，设置在第一子电极PRT1上的第一电极EL1将被称为第1-1电极EL1，设置在第二子电极PRT2上的第一电极EL1将被称为第1-2电极EL1，以及设置在第三子电极PRT3上的第一电极EL1将被称为第1-3电极EL1。
在平面图中，第1-1电极EL1可在第一子电极PRT1的延伸方向上设置在第一子电极PRT1之上，并且与第一子电极PRT1重叠。在剖视图中，第1-1电极EL1可设置在第一子电极PRT1上，且第一绝缘层INS1和堤部图案PW插置在第1-1电极EL1与第一子电极PRT1之间。第1-1电极EL1中的每个可通过穿过第一绝缘层INS1的相应的第一通孔VIA1与设置在其下方的第一子电极PRT1电连接和/或物理连接。因此，施加至第一子电极PRT1的信号(或电压)可传输至第1-1电极EL1。
在平面图中，第1-2电极EL1可在第二子电极PRT2的延伸方向上设置在第二子电极PRT2之上，并且与第二子电极PRT2重叠。在剖视图中，第1-2电极EL1可设置在第二子电极PRT2上，且第一绝缘层INS1和堤部图案PW插置在第1-2电极EL1与第二子电极PRT2之间。第1-2电极EL1中的每个可通过穿过第一绝缘层INS1的相应的第一通孔VIA1与设置在其下方的第二子电极PRT2电连接和/或物理连接。因此，施加至第二子电极PRT2的信号(或电压)可传输至第1-2电极EL1。
在平面图中，第1-3电极EL1可沿第三子电极PRT3的延伸方向设置在第三子电极PRT3之上，并且与第三子电极PRT3重叠。在剖视图中，第1-3电极EL1可设置在第三子电极PRT3上，且第一绝缘层INS1插置在第1-3电极EL1与第三子电极PRT3之间。第1-3电极EL1中的每个可通过穿过第一绝缘层INS1的相应的第一通孔VIA1与设置在其下方的第三子电极PRT3电连接和/或物理连接。因此，施加至第三子电极PRT3的信号(或电压)可传输至第1-3电极EL1。
如上所述，第一电极EL1中的每个可通过穿过第一绝缘层INS1的第一通孔VIA1中的相应的第一通孔VIA1与相应的子电极PRT电连接和/或物理连接。尽管在前述实施方式中已经描述了第一电极EL1中的每个通过一个第一通孔VIA1与相应的子电极PRT电连接和/或物理连接，但本公开不限于此。在实施方式中，第一电极EL1中的每个可通过至少一个或多个第一通孔VIA1与相应的子电极PRT电连接和/或物理连接。
在本公开的实施方式中，第一子电极PRT1至第三子电极PRT3中的每个可被分成与第一电极EL1中的每个重叠的第一区域A以及除第一区域A之外的第二区域B。这里，第二区域B可指其中第一子电极PRT1至第三子电极PRT3中的每个不与第一电极EL1重叠的部分。
与第一子电极PRT1至第三子电极PRT3中的每个的第一区域A对应的第一绝缘层INS1的厚度d1可不同于与第一子电极PRT1至第三子电极PRT3中的每个的第二区域B对应的第一绝缘层INS1的厚度d2。
在本公开的实施方式中，与第一子电极PRT1至第三子电极PRT3中的每个的第一区域A对应的第一绝缘层INS1的厚度d1可小于与第一子电极PRT1至第三子电极PRT3中的每个的第二区域B对应的第一绝缘层INS1的厚度d2。换句话说，与第一子电极PRT1至第三子电极PRT3中的每个的第二区域B对应的第一绝缘层INS1可设计成具有比与第一子电极PRT1至第三子电极PRT3中的每个的第一区域B对应的第一绝缘层INS1的厚度大的厚度。
第二电极EL2可设置在第二方向DR2上。第二电极EL2中的每个可在第二方向DR2上与相邻的第二电极EL2间隔开。换句话说，第二电极EL2中的每个可在第二方向DR2上与相邻的第二电极EL2电分离和/或物理分离。第二电极EL2中的每个可具有与设置在其下方的堤部图案PW的形状对应的表面轮廓。例如，在剖视图中，堤部图案PW具有其中堤部图案PW的宽度从第一绝缘层INS1的一个表面向上减小的突出形状。因此，设置在堤部图案PW上的第二电极EL2中的每个可具有与突出的形状对应的表面轮廓。
第二电极EL2中的每个可具有足以完全覆盖相应的堤部图案PW和相应的第二通孔VIA2的大的表面积。尽管在本公开的实施方式中，第二电极EL2中的每个在平面图中可具有矩形形状，但本公开不限于此。在实施方式中，第二电极EL2的形状可以以各种方式改变。此外，第二电极EL2可具有与第一电极EL1的形状相同的形状，但本公开不限于此。在实施方式中，第二电极EL2可具有与第一电极EL1的形状不同的形状。此外，第二电极EL2可具有与第一电极EL1的尺寸(或表面积)相同的尺寸(或表面积)，但本公开不限于此。在实施方式中，第二电极EL2可具有与第一电极EL1的尺寸(或表面积)不同的尺寸(或表面积)。
在本公开的实施方式中，第二电极EL2可设置在分支电极BRC上并且与分支电极BRC重叠。例如，第二电极EL2中的一些第二电极EL2可设置在第一分支电极BRC1上并且与第一分支电极BRC1重叠，以及其它第二电极EL2可设置在第二分支电极BRC2上并且与第二分支电极BRC2重叠。在以下实施方式中，设置在第一分支电极BRC1上的第二电极EL2将被称为第2-1电极EL2，以及设置在第二分支电极BRC2上的第二电极EL2将被称为第2-2电极EL2。
在平面图中，第2-1电极EL2可在第一分支电极BRC1的延伸方向上设置在第一分支电极BRC1之上，并且与第一分支电极BRC1重叠。在剖视图中，第2-1电极EL2可设置在第一分支电极BRC1上，且第一绝缘层INS1插置在第2-1电极EL2与第一分支电极BRC1之间。第2-1电极EL2中的每个可通过穿过第一绝缘层INS1的第二通孔VIA2与设置在其下方的第一分支电极BRC1电连接和/或物理连接。因此，施加至第一分支电极BRC1的第二驱动电源VSS可传输至第2-1电极EL2。
在平面图中，第2-2电极EL2可在第二分支电极BRC2的延伸方向上设置在第二分支电极BRC2之上，并且与第二分支电极BRC2重叠。在剖视图中，第2-2电极EL2可设置在第二分支电极BRC2上，且第一绝缘层INS1插置在第2-2电极EL2与第二分支电极BRC2之间。第2-2电极EL2中的每个可通过穿过第一绝缘层INS1的第二通孔VIA2与设置在其下方的第二分支电极BRC2电连接和/或物理连接。因此，施加至第二分支电极BRC2的第二驱动电源VSS可传输至第2-2电极EL2。
如上所述，第二电极EL2中的每个可通过穿过第一绝缘层INS1的第二通孔VIA2中的相应的第二通孔VIA2与相应的分支电极BRC电连接和/或物理连接。尽管在前述实施方式中已经描述了第二电极EL2中的每个通过第二通孔VIA2与相应的分支电极BRC电连接和/或物理连接，但本公开不限于此。在实施方式中，第二电极EL2中的每个可通过至少一个或多个第二通孔VIA2与相应的分支电极BRC电连接和/或物理连接。
在本公开的实施方式中，第一分支电极BRC1和第二分支电极BRC2中的每个可被划分成与第二电极EL2中的每个重叠的第三区域C以及除第三区域C之外的第四区域D。这里，第四区域D可指其中第一分支电极BRC1和第二分支电极BRC2中的每个不与第二电极EL2重叠的部分。
与第一分支电极BRC1和第二分支电极BRC2中的每个的第三区域C对应的第一绝缘层INS1的厚度d1可不同于与第一分支电极BRC1和第二分支电极BRC2中的每个的第四区域D对应的第一绝缘层INS1的厚度d2。
在本公开的实施方式中，与第一分支电极BRC1和第二分支电极BRC2中的每个的第三区域C对应的第一绝缘层INS1的厚度d1可小于与第一分支电极BRC1和第二分支电极BRC2中的每个的第四区域D对应的第一绝缘层INS1的厚度d2。换句话说，与第一分支电极BRC1和第二分支电极BRC2中的每个的第四区域D对应的第一绝缘层INS1可设计成具有比与第一分支电极BRC1和第二分支电极BRC2中的每个的第三区域C对应的第一绝缘层INS1的厚度大的厚度。其原因是为了通过减小在第一分支电极BRC1和第二分支电极BRC2与第一子电极PRT1至第三子电极PRT3之间形成的电场的强度来防止发光元件LD在第一分支电极BRC1和第二分支电极BRC2中的每个的第四区域D与第一子电极PRT1至第三子电极PRT3中的每个的第二区域B之间的区域中对准。换句话说，第一绝缘层INS1设计成按区域具有不同厚度的原因是为了防止像素PXL中的每个的发射区域EMA中的发光元件LD在除目标区域(例如，第一电极EL1与第二电极EL2之间的区域)之外的区域中对准。
虽然在前述实施方式中已经描述了第一绝缘层INS1按区域具有不同的厚度，但本公开不限于此。在实施方式中，第一绝缘层INS1可具有恒定的厚度，而不管是何区域。
在本公开的实施方式中，第一子电极PRT1至第三子电极PRT3以及第一分支电极BRC1和第二分支电极BRC3可用作用于将对准电压传输至第一电极EL1和第二电极EL2的对准电压施加电极。第一电极EL1和第二电极EL2可用作用于将发光元件LD在像素PXL中的每个的发射区域EMA中对准的对准电极。
在将发光元件LD在像素PXL中的每个的发射区域EMA中对准之前，可通过第一连接线CNL1将第一对准电压施加至第一子电极PRT1至第三子电极PRT3，并且可通过第二连接线CNL1将第二对准电压施加至第一分支电极BRC1和第二分支电极BRC2。
在向第一子电极PRT1至第三子电极PRT3中的每个施加了第一对准电压的情况下，第一对准电压可通过穿过第一绝缘层INS1的第一通孔VIA1施加至第一电极EL1中的每个。在向第一分支电极BRC1和第二分支电极BRC2中的每个施加了第二对准电压的情况下，第二对准电压可通过第一绝缘层INS1的第二通孔VIA2施加至第二电极EL2中的每个。第一对准电压和第二对准电压可具有不同的电压电平。例如，第一对准电压可以是接地电压GND，以及第二对准电压可以是交流电压。
当将具有不同电压电平的预定对准电压分别施加至第一电极EL1和第二电极EL2时，发光元件LD可在第一电极EL1中的至少一个与第二电极EL中的至少一个之间对准。
在将发光元件LD在像素PXL中的每个的发射区域EMA中对准之后，第一电极EL1和第二电极EL2中的每个可用作用于驱动发光元件LD的驱动电极。
第一电极EL1中的每个和第二电极EL2中的每个可由具有预定反射率的材料制成，以允许从发光元件LD中的每个的相对的端部EP1和EP2发射的光在显示装置的图像显示方向上(例如，在前向方向上)行进。在本公开的实施方式中，第一电极EL1和第二电极EL2可具有相同的材料并且由相同的工艺形成。换句话说，第一电极EL1和第二电极EL2可设置在相同的层上。
第一电极EL1和第二电极EL2可由具有预定反射率的导电材料制成。导电材料可包括金属(诸如，Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti或它们的合金)、导电氧化物(诸如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO))以及导电聚合物(诸如，PEDOT)。第一电极EL1和第二电极EL2中的每个的材料不限于前述材料。此外，在实施方式中，第一电极EL1和第二电极EL2可由与第一连接线CNL1和第二连接线CNL2的材料相同的材料形成。
第一电极EL1和第二电极EL2中的每个可由单层形成，但本公开不限于此。在实施方式中，第一电极EL1和第二电极EL2可形成为通过堆叠金属、合金、导电氧化物和导电聚合物中的两种或更多种材料形成的多层结构。第一电极EL1和第二电极EL2中的每个可由包括至少两个层的多层结构形成，以最小化在信号(或电压)传输到发光元件LD中的每个的相对的端部EP1和EP2的情况下由信号延迟引起的失真。例如，第一电极EL1和第二电极EL2中的每个可由其中层以ITO/Ag/ITO的次序堆叠的多层结构形成。
如上所述，由于第一电极EL1和第二电极EL2中的每个具有与设置在其下方的堤部图案PW的形状对应的表面轮廓，因此从发光元件LD中的每个的相对的端部EP1和EP2发射的光可被第一电极EL1和第二电极EL2反射，并且更有效地在显示装置的图像显示方向上行进。因此，可进一步提高从发光元件LD中的每个发射的光的效率。
在本公开的实施方式中，堤部图案PW以及第一电极EL1和第二电极EL2可用作配置成在期望方向上引导从发光元件LD发射的光的反射组件，并且因此提高显示装置的光效率。换句话说，堤部图案PW以及第一电极EL1和第二电极EL2可用作配置成使得从发光元件LD发射的光能够在显示装置的图像显示方向上行进的反射组件，从而提高发光元件LD的光输出效率。
第一电极EL1和第二电极EL2中的一个电极可以是阳极电极，以及另一电极可以是阴极电极。在本公开的实施方式中，第一电极EL1可以是阳极电极，以及第二电极EL2可以是阴极电极。
发光元件LD中的每个可由发光二极管形成，该发光二极管由具有无机晶体结构的材料制成并且具有例如与纳米级尺寸或微米级尺寸对应的超小尺寸。发光元件LD可在像素PXL中的每个中在第一电极EL1中的至少一个与第二电极EL2中的至少一个之间对准。
尽管至少两个至几十个发光元件LD可在像素PXL中的每个的发射区域EMA中对准，但根据实施方式，在每个像素PXL的发射区域EMA中对准的发光元件LD的数量可不受限制地改变。
发光元件LD中的每个可包括通过蚀刻方法制造的圆柱形的发光元件LD，如图1a、图1c和图1e中所示，或者具有核-壳结构并通过生长方法制造的发光元件LD，如图1g中所示。
在发光元件LD中的每个是圆柱形的发光元件LD的情况下，每个发光元件LD可包括通过在发光元件LD的纵向方向(L)上依次堆叠第一半导体层11、有源层12、第二半导体层13和电极层15而形成的发射叠层(或堆叠图案)。在发光元件LD中的每个是具有核-壳结构的发光元件LD的情况下，每个发光元件LD可包括发射图案10，发射图案10具有设置在发光元件LD的中央部分中的第一半导体层11、围绕第一半导体层11的至少一侧的有源层12、围绕有源层12的至少一侧的第二半导体层13以及围绕第二半导体层13的至少一侧的电极层15。
发光元件LD中的每个可包括第一端部EP1和第二端部EP2。第一半导体层11和第二半导体层13中的一个可设置在发光元件LD中的每个的第一端部EP1上，并且第一半导体层11和第二半导体层13中的另一个可设置在发光元件LD中的每个的第二端部EP2上。发光元件LD中的每个可发射有颜色的光或白光。
通过在像素PXL中的每个的发射区域EMA中在第一电极EL1与第二电极EL2之间形成的电场，发光元件LD可在第一电极EL1中的至少一个与第二电极EL2中的至少一个之间对准。
具体地，在第一电极EL1与第二电极EL2之间已经形成电场之后，发光元件LD可通过喷墨印刷方法等方式喷射和/或施加与发光元件LD混合的流体溶剂而被输入到像素PXL中的每个的发射区域EMA中。在本公开的实施方式中，溶剂可以是丙酮、水、乙醇和甲苯中的任一种或多种，但本公开不限于此。例如，溶剂可包括可在室温下或通过加热而蒸发的材料。此外，溶剂可具有油墨或糊剂的形式。喷射和/或施加发光元件LD的方法不限于前述实施方式的方法。喷射和/或施加发光元件LD的方法可以以各种方式改变。在发光元件LD已经被输入到像素PXL中的每个的发射区域EMA中之后，可去除溶剂。
在发光元件LD被输入到像素PXL中的每个的发射区域EMA中的情况下，可由在第一电极EL1与第二电极EL2之间形成的电场来引起发光元件LD的自对准。因此，发光元件LD可在第一电极EL1与第二电极EL2之间对准。换句话说，发光元件LD可在像素PXL中的每个的发射区域EMA中仅在目标区域(例如，在第一电极EL1中的至少一个与第二电极EL2中的至少一个之间的区域)中对准。
发光元件LD中的每个的相对的端部EP1和EP2中的一个端部可电连接至第一电极EL1中的至少一个，并且发光元件LD中的每个的相对的端部EP1和EP2中的另一端部可电连接至第二电极EL2中的至少一个。因此，像素PXL中的每个的像素电路层PCL的第一晶体管T1(T)的信号(或电压)可经由第一电极EL1施加至发光元件LD中的每个的相对的端部EP1和EP2中的一个。驱动电压线DVL的第二驱动电源VSS可经由第二电极EL2施加至另一端部。
发光元件LD可形成像素PXL中的每个的光源。例如，如果驱动电流在每个帧周期期间流过像素PXL中的每个，则电连接至每个像素PXL的第一电极EL1和第二电极EL2的发光元件LD可发射具有与驱动电流对应的亮度的光。
上述发光元件LD可在第二绝缘层INS2上在像素PXL中的每个的发射区域EMA中对准。
在像素PXL中的每个的发射区域EMA中，第二绝缘层INS2可在第一电极EL1与第二电极EL2之间形成和/或设置在发光元件LD中的每个下。第二绝缘层INS2可填充发光元件LD中的每个与第一绝缘层INS1之间的空间，从而稳定地支撑发光元件LD并且防止发光元件LD从第一绝缘层INS1被去除。
在像素PXL中的每个的发射区域EMA中，第二绝缘层INS2可暴露第一电极EL1中的每个的预定区域，并且覆盖第一电极EL1中的每个的除暴露的预定区域之外的其余区域，以保护第一电极EL1中的每个的其余区域。此外，第二绝缘层INS2可暴露第二电极EL2中的每个的预定区域，并且覆盖第二电极EL2中的每个的除暴露的预定区域之外的其余区域，以保护第二电极EL2中的每个的其余区域。此外，第二绝缘层INS2可在像素PXL中的每个的外围区域中设置和/或形成在第一绝缘层INS1上，并且因此保护设置在外围区域中的组件，例如，第一连接线CNL1和第二连接线CNL2。
第二绝缘层INS2可由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。尽管在本公开的实施方式中，第二绝缘层INS2可由在保护发光元件LD免受像素PXL中的每个的像素电路层PCL的影响方面具有优势的无机绝缘层形成，但本公开不限于此。在实施方式中，第二绝缘层INS2可由在发光元件LD的支撑表面的平坦化方面具有优势的有机绝缘层形成。
发光元件LD上可设置和/或形成有第三绝缘层INS3。第三绝缘层INS3可设置和/或形成在发光元件LD中的每个上，以覆盖发光元件LD中的每个的上表面的一部分，并且将发光元件LD中的每个的相对的端部EP1和EP2暴露于外部。第三绝缘层INS3可以以独立的图案形成在像素PXL中的每个的发射区域EMA中，但本公开不限于此。在实施方式中，可省略第三绝缘层INS3。在这种情况下，第一接触电极CNE1可与发光元件LD中的每个的相对的端部EP1和EP2中的一个端部直接接触。第二接触电极CNE2可与发光元件LD中的每个的相对的端部EP1和EP2中的另一端部直接接触。这里，第一接触电极CNE1和第二接触电极CNE2可彼此电断开。
第三绝缘层INS3可由单层或多层形成，并且包括包括至少一种无机材料的无机绝缘层或包括至少一种有机材料的有机绝缘层。第三绝缘层INS3可将在像素PXL中的每个的发射区域EMA中对准的发光元件LD中的每个固定就位。在本公开的实施方式中，第三绝缘层INS3可包括在保护发光元件LD中的每个的有源层12免受外部氧气、水等的影响方面具有优势的无机绝缘层。然而，本公开不限于此。根据发光元件LD所应用于的显示装置的设计条件等，第三绝缘层INS3可由包括有机材料的有机绝缘层形成。
在本公开的实施方式中，在已经完成将发光元件LD在像素PXL中的每个的发射区域EMA中对准之后，在发光元件LD上形成第三绝缘层INS3，使得可防止发光元件LD从对准位置被去除。如果在形成第三绝缘层INS3之前在第二绝缘层INS2与发光元件LD之间存在空间(或间隙)，则可在形成第三绝缘层INS3的工艺期间利用第三绝缘层INS3填充该空间(或间隙)。因此，发光元件LD可被稳定地支撑。在这种情况下，第三绝缘层INS3可由在利用第三绝缘层INS3填充第二绝缘层INS2与发光元件LD之间的空间(或间隙)方面具有优势的有机绝缘层形成。
在本公开的实施方式中，第三绝缘层INS3可形成在发光元件LD中的每个上，使得可防止每个发光元件LD的有源层12与外部导电材料接触。第三绝缘层INS3可仅覆盖发光元件LD中的每个的上表面的一部分，使得发光元件LD中的每个的相对的端部EP1和EP2可暴露于外部。
在本公开的实施方式中，在将发光元件LD在像素PXL中的每个的发射区域EMA中对准之后，在形成第二绝缘层INS2和第三绝缘层INS3的工艺期间，第一连接线CNL1可在相邻像素PXL之间分离。可在相邻像素PXL之间通过用于去除导电层的一部分的诸如激光切割方法或蚀刻方法的方法去除第一连接线CNL1的在设置在相同的行中的像素PXL中共同提供的部分，使得可单独(或独立)于相邻的像素PXL驱动每个像素PXL。
如上所述，在将发光元件LD在像素PXL中的每个的发射区域EMA中对准之后，每个像素PXL的第一连接线CNL1可电连接至相应的像素PXL的像素电路144，使得通过像素电路144的第一驱动电源VDD可传输至第一电极EL1，由此可驱动发光元件LD。
第一接触电极CNE1可设置在像素PXL中的每个的第一电极EL1上，以将第一电极EL1中的每个与发光元件LD中的每个的相对的端部EP1和EP2中的一个端部可靠地电连接和/或可靠地物理连接。第二接触电极CNE2可设置在像素PXL中的每个的第二电极EL2上，以将第二电极EL2中的每个与发光元件LD中的每个的相对的端部EP1和EP2中的另一端部可靠地电连接和/或可靠地物理连接。
第一接触电极CNE1和第二接触电极CNE2中的每个可由各种透明导电材料形成。例如，第一接触电极CNE1和第二接触电极CNE2中的每个可由用于使从发光元件LD中的每个发射并由相应的电极在显示装置的图像显示方向上反射的光的损失最小化的透明导电材料形成。透明导电材料可包括各种导电材料(例如，ITO、IZO和ITZO)中的至少一种，并且可以是基本上透明的或半透明的，以满足预定的透射率。
第一接触电极CNE1和第二接触电极CNE2中的每个可具有在第二方向DR2上延伸的棒形形状。第一接触电极CNE1可与发光元件LD中的每个的相对的端部EP1和EP2中的一个端部部分地重叠。第二接触电极CNE2可与发光元件LD中的每个的相对的端部EP1和EP2中的另一端部部分地重叠。
在本公开的实施方式中，第一接触电极CNE1和第二接触电极CNE2可设置在相应的不同的层上。在这种情况下，第一接触电极CNE1可设置和/或形成在第三绝缘层INS3上并且被第四绝缘层INS4覆盖。此外，第二接触电极CNE2可设置和/或形成在第四绝缘层INS4上并且被第五绝缘层INS5覆盖。第四绝缘层INS4和第五绝缘层INS5可由包括无机材料的无机绝缘层和包括有机材料的有机绝缘层中的任何绝缘层形成。第五绝缘层INS5上可设置和/或形成有外涂层OC。
尽管在前述实施方式中已经描述了第一接触电极CNE1和第二接触电极CNE2设置和/或形成在相应的不同的层上，但本公开不限于此。在实施方式中，第一接触电极CNE1和第二接触电极CNE2可设置和/或形成在相同的层上，如图8中所示。在这种情况下，第一接触电极CNE1和第二接触电极CNE2可在第三绝缘层INS3上以预定距离彼此间隔开，并且因此彼此电分离和物理分离，并且可被第四绝缘层INS4覆盖。外涂层OC可设置和/或形成在第四绝缘层INS4上。这里，第四绝缘层INS4可与在第一接触电极CNE1和第二接触电极CNE2设置和/或形成在相应的不同的层上的情况下的第五绝缘层INS5对应。
外涂层OC可以是封装层，该封装层配置成缓解由堤部图案PW、第一子电极PRT1至第三子电极PRT3、第一分支电极BRC1和第二分支电极BRC2、第一电极EL1和第二电极EL2、第一接触电极CNE1和第二接触电极CNE2等形成的台阶差，并防止氧气或水渗透发光元件LD。在实施方式中，考虑到显示装置的设计条件等，可省略外涂层OC。
如上所述，预定电压通过第一电极EL1和第二电极EL2施加至发光元件LD中的每个的相对的端部EP1和EP2，使得发光元件LD中的每个可通过发光元件LD中的每个的有源层12中的电子-空穴对的耦合来发射光。发光元件LD中的每个可发射具有例如400nm到900nm的波长带的光。
在实施方式中，在像素PXL中的每个的发射区域EMA中，可设置和/或形成有覆盖层CPL，如图7中所示。
在平面图中，覆盖层CPL可分别设置在第一电极EL1中的每个与第一接触电极CNE1之间以及第二电极EL2中的每个与第二接触电极CNE2之间。
覆盖层CPL可防止相应的第一电极EL1和第二电极EL2由在制造显示装置的工艺期间引起的缺陷等损坏，并且增强相应的第一电极EL1和第二电极EL2与第一绝缘层INS1之间的粘合力。覆盖层CPL可由诸如氧化铟锌(IZO)的透明导电材料形成，以使从发光元件LD中的每个发射并且由相应的第一电极EL1和第二电极EP2在显示装置的图像显示方向上反射的光的损失最小化。
在本公开的实施方式中，第一电极EL1中的每个可在一个方向上(例如，在第一方向DR1上)具有比子电极PRT的宽度大(或长)的宽度，以完全覆盖设置在第一电极EL1中的每个下方的相应的子电极PRT。第二电极EL2中的每个可在一个方向上(例如，在第一方向DR1上)具有比分支电极BRC的宽度大(或长)的宽度，以完全覆盖设置在第二电极EL2下方的相应的分支电极BRC。在第一电极EL1和第二电极EL2中的每个在一个方向上具有大(或长)宽度的情况下，可减小在像素PXL中的每个的发射区域EMA中设置在相同的行中的至少一个第一电极EL1与至少一个第二电极EL2之间的宽度W1。
这里，如果相应的对准电压分别通过第一连接线CNL1和第二连接线CNL2施加至第一子电极PRT1至第三子电极PRT3以及第一分支电极BRC1和第二分支电极BRC2，则可在第一电极EL1与第二电极EL2之间的区域、第一子电极PRT1与第一分支电极BRC1之间的区域、第一分支电极BRC1与第二子电极PRT2之间的区域、第二子电极PRT2与第二分支电极BRC2之间的区域以及第二分支电极BRC2与第三子电极PRT3之间的区域中的每个中形成电场。
在本公开的实施方式中，第一电极EL1中的至少一个第一电极EL1和与设置在与该至少一个第一电极EL1的行相同的行中的至少一个第二电极EL2之间可形成具有比形成在至少一个子电极PRT与至少一个分支电极BRC之间的电场的强度大的强度的电场。其原因是由于这样的事实：设置在相同的行中的至少一个第一电极EL1与至少一个第二电极EL2之间的宽度W1小于(或短于)至少一个子电极PRT与至少一个分支电极BRC之间的宽度W2。
此外，尽管第一绝缘层INS1和第二绝缘层INS2依次堆叠在至少一个子电极PRT和至少一个分支电极BRC上，但仅第二绝缘层INS2设置在第一电极EL1和第二电极EL2上，使得可相对增加形成在第一电极EL1与第二电极EL2之间的电场的强度。
在发光元件LD被输入到像素PXL中的每个的发射区域EMA中的情况下，发光元件LD可在至少一个第一电极EL1与至少一个第二电极EL2之间密集地对准，其中第一电极EL1与第二电极EL2之间形成有具有相对高强度的电场。换句话说，在像素PXL中的每个的发射区域EMA中，发光元件LD可仅在形成有具有相对高强度的电场的区域中密集地对准，而不在形成有具有相对低强度的电场的区域中对准。因此，在像素PXL中的每个的发射区域EMA中，发光元件LD可仅在目标区域中(例如，第一电极EL1与第二电极EL2之间的区域中)密集地对准。因此，像素PXL的发光元件LD的对准分布可变得均匀，使得从相应的像素PXL的发射区域EMA发射的光的强度(或量)可基本上彼此相同或相似。因此，本公开的实施方式中的显示装置可在其整个区域中具有均匀的发射分布。
此外，在像素PXL中的每个的发射区域EMA中，发光元件LD可仅在目标区域中密集地对准，使得可防止导致在不希望的区域中对准发光元件LD的异常对准缺陷。
此外，由于发光元件LD在像素PXL中的每个的发射区域EMA中仅在目标区域中密集地对准，因此可使发光元件LD中的每个与电连接和/或物理连接至发光元件LD的电极之间的接触缺陷最小化。
图12a至12i是依次示出制造图4中所示的像素的方法的示意性平面图。图13a至图13n是依次示出制造图6中所示的显示装置的方法的剖视图。
参考图1a至图1h、图2、图3a、图4、图6、图12a和图13a，在衬底SUB上形成像素PXL中的每个的像素电路层PCL。像素PXL中的每个可包括发射区域EMA和设置在发射区域EMA周围的外围区域。
像素电路层PCL可包括第一晶体管T1(T)、第二晶体管T2(T)、驱动电压线DVL、屏蔽电极线SDL和钝化层PSV。
第一晶体管T1(T)的第二端子DE的预定区域可通过穿过钝化层PSV和第二层间绝缘层ILD2的第一接触孔CH1暴露于外部。此外，驱动电压线DVL的预定区域可通过穿过钝化层PSV和第二层间绝缘层ILD2的第二接触孔CH2暴露于外部。
参考图1a至图1h、图2、图3a、图4、图6、图12b、图13a和图13b，在像素PXL中的每个的发射区域EMA中在钝化层PSV上形成第一连接线CNL1和第二连接线CNL2、第一子电极PRT1至第三子电极PRT3以及第一分支电极BRC1和第二分支电极BRC2。
第一连接线CNL1和第二连接线CNL2中的每个可共同提供至设置在相同的行中的像素PXL。换句话说，设置在相同的行中的像素PXL可共同连接至第一连接线CNL1和第二连接线CNL2。
第一子电极PRT1至第三子电极PRT3可与第一连接线CNL1一体，并且可在第二方向DR2上从第一连接线CNL1分叉并设置在像素PXL中的每个的发射区域EMA中。第二子电极PRT2可通过第一接触孔CH1电连接至像素PXL中的每个的像素电路层PCL的第一晶体管T1(T)的第二端子DE。
第一分支电极BRC1和第二分支电极BRC2可与第二连接线CNL2一体，并且可在第二方向DR2上从第二连接线CNL2分叉并设置在像素PXL中的每个的发射区域EMA中。第二连接线CNL2可通过第二接触孔CH2电连接至像素PXL中的每个的像素电路层PCL的驱动电压线DVL。
第一子电极PRT1至第三子电极PRT3以及第一分支电极BRC1和第二分支电极BRC2可设置在以预定距离彼此间隔开的位置处，并且可彼此电分离和/或物理分离。在平面图中，第一子电极PRT1至第三子电极PRT3以及第一分支电极BRC1和第二分支电极BRC2可在第一方向DR1上交替地设置。
参考图1a至图1h、图2、图3a、图4、图6、图12c、图13a至图13c，在包括第一子电极PRT1至第三子电极PRT3、第一分支电极BRC1和第二分支电极BRC2以及第一连接线CNL1和第二连接线CNL2的钝化层PSV上沉积绝缘材料层(未示出)。随后，于在绝缘材料层之上设置半色调掩模(未示出)之后，通过掩模工艺图案化绝缘材料层来形成包括第一通孔VIA1和第二通孔VIA2的第一绝缘层INS1。
第一绝缘层INS1的第一通孔VIA1可暴露第一子电极PRT1至第三子电极PRT3的相应的预定区域。第一绝缘层INS1的第二通孔VIA2可暴露第一分支电极BRC1和第二分支电极BRC2的相应的预定区域。
在本公开的实施方式中，第一绝缘层INS1可按区域具有不同的厚度。至少一个子电极PRT的与将在以下描述的工艺期间形成的第一电极EL1重叠的预定区域上的第一绝缘层INS1可具有比子电极PRT的不与第一电极EL1重叠的另一区域上的第一绝缘层INS1的厚度小的厚度。此外，至少一个分支电极BRC的与将在与第一电极EL1的工艺相同的工艺期间形成的第二电极EL2重叠的预定区域上的第一绝缘层INS1可具有比分支电极BRC的不与第二电极EL2重叠的另一区域上的第一绝缘层INS1的厚度小的厚度。
参考图1a至图1h、图2、图3a、图4、图6、图12d以及图13a至图13d，在第一绝缘层INS1上形成堤部图案PW。堤部图案PW可在第一绝缘层INS1上与相邻的堤部图案PW以预定距离间隔开。堤部图案PW可包括由无机材料形成的无机绝缘层或由有机材料形成的有机绝缘层。
在平面图中，堤部图案PW可与相应的子电极PRT和相应的分支电极BRC中的每个重叠。此外，堤部图案PW不与暴露相应的子电极PRT的预定区域的第一通孔VIA1中的每个重叠，并且不与暴露相应的分支电极BRC的预定区域的第二通孔VIA2中的每个重叠。
参考图1a至图1h、图2、图3a、图4、图6、图12e以及图13a至图13e，在包括堤部图案PW的第一绝缘层INS1上形成第一电极EL1和第二电极EL2。
第一电极EL1中的每个可在第二方向DR2上与相邻的第一电极EL1以预定距离间隔开。此外，第一电极EL1中的每个可与第二电极EL2以预定距离间隔开。在本公开的实施方式中，在平面图中，第一电极EL1中的至少一个可设置在与第二电极EL2中的至少一个的行相同的行中。
在平面图中，第一电极EL1中的每个可设置在相应的堤部图案PW上并且与相应的堤部图案PW重叠。此外，第一电极EL1中的每个可设置在相应的子电极PRT上并且与子电极PRT重叠。第一电极EL1中的每个可通过相应的第一通孔VIA1与设置在其下方的相应的子电极PRT电连接和/或物理连接。
第二电极EL2中的每个可设置在相应的堤部图案PW上并且在平面图中与相应的堤部图案PW重叠。此外，第二电极EL2中的每个可设置在相应的分支电极BRC上并且与分支电极BRC重叠。第二电极EL2中的每个可通过相应的第二通孔VIA2与设置在其下方的相应的分支电极BRC电连接和/或物理连接。
在平面图中，第一电极EL1和第二电极EL2中的每个可具有矩形形状。在本公开的实施方式中，第一电极EL1中的每个可在一个方向上(例如，在第一方向DR1上)具有比子电极PRT的宽度大(或长)的宽度，以完全覆盖至少一个子电极PRT的预定区域。第二电极EL2中的每个可在第一方向DR1上具有比分支电极BRC的宽度大(或长)的宽度，以完全覆盖至少一个分支电极BRC的预定区域。
参考图1a至图1h、图2、图3a、图4、图6以及图13a至图13f，在包括第一电极EL1和第二电极EL2的第一绝缘层INS1的整个表面上形成第一绝缘材料层INSM1。第一绝缘材料层INSM1可由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
参考图1a至图1h、图2、图3a、图4、图6、图12f和图13a至图13g，通过第一连接线CNL1和第二连接线CNL2分别向第一电极EL1和第二电极EL2施加对准电压来在第一电极EL1与第二电极之间形成电场。
在具有预定电压的直流电力或具有预定周期的交流电力通过第一连接线CNL1和第二连接线CNL2多次重复地施加至第一电极EL1和第二电极EL2中的每个的情况下，可在第一电极EL1与第二电极EL2之间形成电场。
在第一电极EL1与第二电极EL2之间已经形成电场之后，通过喷墨印刷方法等输入包括发光元件LD的溶剂。例如，通过在第一绝缘层INS1之上设置喷嘴(未示出)并且通过喷嘴喷射包括发光元件LD的溶剂，可将发光元件LD输入到像素PXL中的每个的发射区域EMA中。在发光元件LD被输入到像素PXL中的每个的发射区域EMA中的情况下，发光元件LD的自对准可由形成在第一电极EL1与第二电极EL2之间并且具有相对高强度的电场引起。因此，可将发光元件LD在第一电极EL1中的至少一个与第二电极EL2中的至少一个之间对准。换句话说，发光元件LD可仅在目标区域中(例如，仅在像素PXL中的每个的第一电极EL1与第二电极EL2之间的区域中)对准。发光元件LD中的每个可在第一绝缘材料层INSM1上在像素PXL中的每个的发射区域EMA中对准。
参考图1a至图1h、图2、图3a、图4、图6、图12g以及图13a至图13h，在将发光元件LD在像素PXL中的每个的发射区域EMA中对准之后，将第一连接线CNL1在每个像素PXL和与每个像素PXL相邻的像素PXL之间分离成两部分，使得像素PXL中的每个可独立于相邻像素PXL而被驱动。
在第一连接线CNL1的分离工艺之后，将绝缘材料层(未示出)施加至第一绝缘材料层INSM1和发光元件LD上，并且通过掩模工艺图案化绝缘材料层来形成绝缘图案INSM2。绝缘图案INSM2可由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
绝缘图案INSM2可覆盖设置在第二电极EL2上的第一绝缘材料层INSM1。此外，绝缘图案INSM2可将设置在第一电极EL1上的第一绝缘材料层INSM1和设置在第一连接线INSM1上的第一绝缘材料层INSM1中的每个暴露于外部。此外，绝缘图案INSM2可将发光元件LD中的每个的相对的端部EP1和EP2中的任一个端部暴露于外部。
参考图1a至图1h、图2、图3a、图4、图6以及图13a至图13i，于在绝缘图案INSM2之上设置掩模(未示出)之后，使用掩模通过图案化第一绝缘材料层INSM1的暴露于外部的部分来形成第一绝缘材料图案INSM1'。
第一绝缘材料图案INSM1'可暴露第一电极EL1的预定区域并覆盖第一电极EL1的除预定区域之外的其它区域。
参考图1a至图1h、图2、图3a、图4、图6、图12h以及图13a至图13j，通过溅射方法等在第一电极EL1的暴露的预定区域和发光元件LD的相对的端部EP1和EP2中的一个端部上形成第一接触电极CNE1。
第一接触电极CNE1可设置在第一电极EL1的暴露的预定区域上，并且与第一电极EL1电连接和/或物理连接。此外，第一接触电极CNE1可与发光元件LD中的每个的暴露的相对的端部EP1和EP2中的一个端部电连接和/或物理连接。
在平面图中，第一接触电极CNE1可在第二方向DR2上延伸并与至少一个子电极PRT重叠。
参考图1a至图1h、图2、图3a、图4、图6以及图13a至图13k，于在第一接触电极CNE1之上设置掩模(未示出)之后，通过使用掩模图案化绝缘图案INSM2来形成第三绝缘层INS3。
第三绝缘层INS3可覆盖发光元件LD中的每个的上表面的至少一部分，使得发光元件LD中的每个的相对的端部EP1和EP2中的另一端部可暴露于外部。
此后，于在第三绝缘层INS3上形成绝缘材料层(未示出)之后，在绝缘材料层之上设置掩模(未示出)，并且然后通过使用掩模的工艺图案化绝缘材料层来形成第四绝缘层INS4。第四绝缘层INS4可覆盖第一接触电极CNE1，从而保护第一接触电极CNE1免受外部影响。第二电极EL2上的第一绝缘材料图案INSM1'的不被第四绝缘层INS4覆盖的预定区域以及发光元件LD中的每个的相对的端部EP1和EP2中的不被第四绝缘层INS4覆盖的另一端部可暴露于外部。
参考图1a至图1h、图2、图3a、图4、图6以及图13a至图13l，于在包括第四绝缘层INS4的衬底SUB之上设置掩模(未示出)之后，通过图案化第一绝缘材料图案INSM1'的暴露的区域来形成第二绝缘层INS2。
第二绝缘层INS2可暴露第二电极EL2的预定区域并覆盖第二电极EL2的除预定区域之外的其它区域。
参考图1a至图1h、图2、图3a、图4、图6、图12i以及图13a至图13m，在发光元件LD中的每个的暴露的相对的端部EP1和EP2中的另一端部上和第二电极EL2上形成第二接触电极CNE2。
第二接触电极CNE2可设置在第二电极EL2的暴露的预定区域上，并且与第二电极EL2电连接和/或物理连接。此外，第二接触电极CNE2可与发光元件LD中的每个的暴露的相对的端部EP1和EP2中的另一端部电连接和/或物理连接。
在平面图中，第二接触电极CNE2可在第二方向DR2上延伸并与至少一个分支电极BRC重叠。
参考图1a至图1h、图2、图3a、图4、图6以及图13a至图13n，在包括第二接触电极CNE2的第四绝缘层INS4的整个表面上形成第五绝缘层INS5。
第五绝缘层INS5可由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。尽管第五绝缘层INS5可具有如图中所示的单层结构，但本公开不限于此。在实施方式中，第五绝缘层INS5可具有多层结构。
随后，在第五绝缘层INS5上形成外涂层OC。
图14至图16示出了图5的像素的另一实施方式，并且是示意性地示出仅包括显示元件层的一些组件的像素的平面图。
尽管图14至图16示出了像素的简化结构，例如，仅示出了像素PXL的显示元件层的部分配置，但本公开不限于此。
此外，在图14至图16中，为了解释起见，省略了连接至发光元件的像素电路层(包括至少一个晶体管和连接至晶体管的信号线)的图示。
以下将集中于与前述实施方式的描述的不同之处来描述图14至图16的实施方式，以避免重复的解释。在以下对图14至图16的实施方式的描述中没有单独描述的组件可以与前述实施方式的描述一致。相同的附图标记将用于表示相同的组件，并且相似的附图标记将用于表示相似的组件。
参考图1a至图1h、图2以及图14至图16，像素PXL中的每个可包括第一连接线CNL1和第二连接线CNL2、至少一个子电极PRT、至少一个分支电极BRC、第一电极EL1、电极EL2和发光元件LD。
尽管在图14至图16中没有直接示出，但是像素PXL中的每个还可包括设置在第一电极EL1和第二电极EL2中的每个下的堤部图案(参考图4的PW)、设置在发光元件LD中的每个的相对的端部EP1和EP2中的一个端部和第一电极EL1上的第一接触电极(参考图4的CNE1)以及设置在发光元件LD中的每个的相对的端部EP1和EP2中的另一端部和第二电极EL2上的第二接触电极(参考图4的CNE2)。
第一连接线CNL1可在第一方向DR1上延伸并且与至少一个子电极PRT一体。在本公开的实施方式中，子电极PRT可包括在第二方向DR2上从第一连接线CNL1分叉到每个像素PXL的发射区域EMA中的第一子电极PRT1至第三子电极PRT3。在平面图中，第一子电极PRT1至第三子电极PRT3中的每个可具有在第二方向DR2上延伸的棒形形状。
第二连接线CNL2可在第一方向DR1上延伸并且与至少一个分支电极BRC一体。在本公开的实施方式中，分支电极BRC可包括在第二方向DR2上从第二连接线CNL1分叉到每个像素PXL的发射区域EMA中的第一分支电极BRC1和第二分支电极BRC2。在平面图中，第一分支电极BRC1和第二分支电极BRC2中的每个可具有在第二方向DR2上延伸的棒形形状。
第一电极EL1中的每个可设置在像素PXL中的每个的发射区域EMA中，并且设置于在第二方向DR2上与相邻的第一电极EL1间隔开的位置处。在平面图中，第一电极EL1中的每个可具有八边形形状，但第一电极EL1中的每个的形状不限于前述实施方式的形状。在实施方式中，第一电极EL1中的每个可具有菱形形状(如图15中所示)或者包括具有预定曲率的曲线的半椭圆形形状(如图16中所示)。此外，尽管在附图中未直接示出，但第一电极EL1中的每个可具有三角形形状、圆形形状、椭圆形形状、梯形形状等。第一电极EL1中的每个的形状不限于前述实施方式的形状，并且可以以各种方式改变，只要能够可靠地覆盖设置在其下的相应的子电极PRT即可。
第一电极EL1中的每个可通过相应的第一通孔VIA1与设置在其下方的相应的子电极PRT电连接和/或物理连接。
第二电极EL2中的每个可设置在像素PXL中的每个的发射区域EMA中，并且设置于在第二方向DR2上与相邻的第二电极EL2间隔开的位置处。尽管第二电极EL2中的每个在平面图中具有八边形形状，但其可具有菱形形状(如图15中所示)或者包括具有预定曲率的曲线的半椭圆形形状(如图16中所示)。同样，尽管在附图中未直接示出，但第二电极EL2中的每个可具有三角形形状、圆形形状、椭圆形形状、梯形形状等。第二电极EL2中的每个的形状不限于前述实施方式的形状，并且可以以各种方式改变，只要能够可靠地覆盖设置在其下的相应的分支电极BRC即可。在本公开的实施方式中，第二电极EL2中的每个具有与第一电极EL1的形状相同的形状，但本公开不限于此。在实施方式中，第二电极EL2可具有与第一电极EL1的形状不同的形状。
第二电极EL2中的每个可通过相应的第二通孔VIA2与设置在其下方的相应的分支电极BRC电连接和/或物理连接。
在本公开的实施方式中，第一电极EL1中的每个可设计成在第一方向DR1上具有比设置在其下的相应的子电极PRT的宽度大(或长)的宽度。第二电极EL2中的每个可设计成在第一方向DR1上具有比设置在其下的相应的分支电极BRC的宽度大(或长)的宽度。
因此，第一电极EL1中的至少一个与第二电极EL2中的至少一个之间的距离(参考图4的W1)可比设置在至少一个第一电极EL1下的相应的子电极PRT与设置在至少一个第二电极EL2下的相应的分支电极BRC之间的距离(参考图4的W2)小(或短)。在这种情况下，如果第一连接线CNL1和第二连接线CNL2中的每个被供应有相应的对准电压，则可在第一电极EL1中的至少一个与第二电极EL2中的至少一个之间形成具有高强度的电场，因为至少一个第一电极EL1与至少一个第二电极EL2之间的距离W1相对窄(或短)。
因此，发光元件LD可在第一电极EL1与第二电极EL2之间密集地对准，其中第一电极EL1与第二电极EL2之间形成有具有相对高强度的电场。换句话说，发光元件LD可仅在形成具有相对高强度的电场的区域中密集地对准，而不在形成具有相对低强度的电场的区域中对准。因此，在像素PXL中的每个的发射区域EMA中，发光元件LD可仅在目标区域中(例如，仅在第一电极EL1与第二电极EL2之间的区域中)密集地对准。
图17示出了根据本公开的实施方式的显示装置，并且是示意性地示出图2中所示的像素中的一个像素的平面图。图18是沿图17的线IV-IV'截取的示意性剖视图。
图18中所示的像素与图4中所示的像素的不同之处可至少在于：第一连接线和第二连接线、第一子电极至第三子电极、第一分支电极和第二分支电极设置和/或形成在与像素电路层的一些组件的层相同的层上。
因此，将集中于与前述实施方式的描述的不同之处来描述图17和图18的像素，以避免冗余的解释。在本实施方式的以下描述中未单独描述的组件可与前述实施方式的组件一致。相同的附图标记将用于表示相同的组件，以及相似的附图标记将用于表示相似的组件。
尽管图17和图18简单地示出了像素的结构，例如，其中每个电极由单个电极层形成以及每个绝缘层由单个绝缘层形成，但本公开不限于此。
参考图1a至图1h、图2、图3a、图17和图18，每个像素PXL(下文中称为“像素”)可包括衬底SUB、设置在衬底SUB上的像素电路层PCL以及设置在像素电路层PCL上的显示元件层DPL。
像素电路层PCL可包括驱动电压线DVL、钝化层PSV、至少一个晶体管T和至少一个屏蔽电极线SDL。这里，晶体管T可包括作为驱动晶体管的第一晶体管T1(T)和作为开关晶体管的第二晶体管T2(T)。
在本公开的实施方式中，像素电路层PCL可包括设置在与屏蔽电极线SDL、至少一个子电极PRT和至少一个分支电极BRC的层相同的层上的第一连接线CNL1和第二连接线CNL2。
屏蔽电极线SDL可设置和/或形成在第二层间绝缘层ILD2上。屏蔽电极线SDL可阻挡由设置在其下的第一晶体管T1(T)和第二晶体管T2(T)引起的电场，从而防止电场影响设置在显示元件层DPL中的发光元件LD的对准和/或操作。在平面图和剖视图中，屏蔽电极线SDL可设置在发光元件LD下并与发光元件LD重叠，但本公开不限于此。在实施方式中，屏蔽电极线SDL可在第二层间绝缘层ILD2上设置和/或形成在预定区域中，只要屏蔽电极线SDL能够可靠地阻挡由第一晶体管T1(T)、第二晶体管T2(T)等引起的电场即可。
第一连接线CNL1可设置和/或形成在第二层间绝缘层ILD2上。第二连接线CNL2可设置和/或形成在第二层间绝缘层ILD2上，并且通过穿过第二层间绝缘层ILD2的第二接触孔CH2与驱动电压线DVL电连接和/或物理连接。第一连接线CNL1和第二连接线CNL2可设置和/或形成在相同的表面上，并且彼此电分离和/或物理分离。
子电极PRT可设置和/或形成在第二层间绝缘层ILD2上，并且与第一连接线CNL1一体。在子电极PRT和第一连接线CNL1彼此一体的情况下，子电极PRT可以是第一连接线CNL1的预定区域。子电极PRT可包括在第二方向DR2上从第一连接线CNL1分叉到像素PXL的发射区域EMA中的第一子电极PRT1至第三子电极PRT3。第二子电极PRT2可通过穿过第二层间绝缘层ILD2的第一接触孔CH1与第一晶体管T1(T)的第二端子DE电连接和/或物理连接。
分支电极BRC可设置和/或形成在第二层间绝缘层ILD2上并且与第二连接线CNL2一体。在分支电极BRC和第二连接线CNL2彼此一体的情况下，分支电极BRC可以是第二连接线CNL2的预定区域。分支电极BRC可包括在第二方向DR2上从第二连接线CNL2分叉到像素PXL的发射区域EMA中的第一分支电极BRC1和第二分支电极BRC2。
第一分支电极BRC1和第二分支电极BRC2中的每个、第一子电极PRT1至第三子电极PRT3中的每个以及屏蔽电极线SDL可设置在以预定距离彼此间隔开的位置处。在平面图中，屏蔽电极线SDL、第一分支电极BRC1和第二分支电极BRC2以及第一子电极PRT1至第三子电极PRT3可在第一方向DR1上交替地设置。例如，至少一个屏蔽电极线SDL可设置在第一子电极PRT1至第三子电极PRT3中的一个与第一分支电极BRC1和第二分支电极BRC2中的一个之间。换句话说，第一子电极PRT1至第三子电极PRT3中的一个以及第一分支电极BRC1和第二分支电极BRC2中的一个可以以预定距离彼此间隔开，且屏蔽电极线SDL插置在子电极PRT与分支电极BRC之间。
钝化层PSV可设置在屏蔽电极线SDL、第一连接线CNL1和第二连接线CNL2、第一子电极PRT1至第三子电极PRT3以及第一分支电极BRC1和第二分支电极BRC2上。钝化层PSV可覆盖并保护屏蔽电极线SDL、第一连接线CNL1和第二连接线CNL2、第一子电极PRT1至第三子电极PRT3以及第一分支电极BRC1和第二分支电极BRC2。
尽管在前述实施方式中已经描述了第一连接线CNL1和第二连接线CNL2、第一子电极PRT1至第三子电极PRT3以及第一分支电极BRC1和第二分支电极BRC2设置和/或形成在与屏蔽电极线SDL的层相同的层上，但本公开不限于此。在实施方式中，第一连接线CNL1和第二连接线CNL2、第一子电极PRT1至第三子电极PRT3以及第一分支电极BRC1和第二分支电极BRC2可设置在与像素PXL的像素电路层PCL中所包括的导电图案中的任一个的层相同的层上，只要可确保与相邻导电图案电绝缘即可。
像素PXL的显示元件层DPL可设置和/或形成在钝化层PSV上。显示元件层DPL可包括第一绝缘层INS1至第五绝缘层INS5、堤部图案PW、第一电极EL1、第二电极EL2、发光元件LD以及第一接触电极CNE1和第二接触电极CNE2。
第一绝缘层INS1可设置和/或形成在钝化层PSV之上。第一绝缘层INS1可由包括无机材料的无机绝缘层或包括有机材料的有机绝缘层形成。
第一电极EL1中的每个可设置和/或形成在堤部图案PW和第一绝缘层INS1上。在本公开的实施方式中，设置在相同的列中的第一电极EL1可设置在相应的子电极PRT上并且与相应的子电极PRT重叠。特别地，第一电极EL1各自可在第一方向DR1上具有比设置在其下的相应的子电极PRT的宽度大(或长)的宽度。
第一电极EL1中的每个可通过依次穿过第一绝缘层INS1和钝化层PSV的第一通孔VIA1与相应的子电极PRT电连接和/或物理连接。
第二电极EL2中的每个可设置和/或形成在堤部图案PW和第一绝缘层INS1上。第二电极EL2可设置和/或形成在与第一电极EL1的层相同的层上。在本公开的实施方式中，设置在相同的列中的第二电极EL2可设置在相应的分支电极BRC上并且与相应的分支电极BRC重叠。特别地，第二电极EL2各自可在第一方向DR1上具有比设置在其下的相应的分支电极BRC的宽度大(或长)的宽度。
第二电极EL2中的每个可通过依次穿过第一绝缘层INS1和钝化层PSV的第二通孔VIA2与相应的分支电极BRC电连接和/或物理连接。
在本公开的实施方式中，第一电极EL1中的每个可在第一方向DR1上具有比设置在其下的子电极PRT的宽度大(或长)的宽度。第二电极EL2中的每个可在第一方向DR1上具有比设置在其下的分支电极BRC的宽度大(或长)的宽度。在第一电极EL1和第二电极EL2中的每个在第一方向DR1上具有大(或长)宽度的情况下，可减小在像素PXL的发射区域EMA中设置在相同的行中的至少一个第一电极EL1与至少一个第二电极EL2之间的宽度(参考图4的W1)。在这种情况下，如果第一连接线CNL1和第二连接线CNL2中的每个被供应有相应的对准电压，则在像素PXL的发射区域EMA中，可在设置在相同的行中的至少一个第一电极EL1与至少一个第二电极EL2之间形成具有高强度的电场。
因此，发光元件LD可在设置在相同的行中的第一电极EL1与第二电极EL2之间密集地对准，并且在第一电极EL1与第二电极EL2之间形成有具有相对高强度的电场。换句话说，发光元件LD可仅在形成有具有相对高强度的电场的区域中密集地对准，而不在形成有具有相对低强度的电场的区域中对准。因此，在像素PXL的发射区域EMA中，发光元件LD可仅在目标区域中(例如，仅在第一电极EL1与第二电极EL2之间的区域中)密集地对准。
虽然以上已经描述了各种实施方式，但本领域技术人员将理解，在不背离本公开的范围和精神的情况下，各种修改、添加和替换是可能的。
因此，本说明书中所公开的实施方式仅用于说明目的，而不限制本公开的技术范围。所要求保护的发明的范围必须由所附权利要求限定。

Claims (20)

1.显示装置，包括：
衬底，包括显示区域和非显示区域；以及
至少一个像素，设置在所述显示区域中，并且包括发射光的发射区域，
其中，所述像素包括：
至少一个子电极，在所述衬底上在一个方向上延伸；
至少一个分支电极，在所述一个方向上延伸并且与所述子电极间隔开；
第一绝缘层，设置在所述子电极和所述分支电极上；
多个第一电极，设置在所述第一绝缘层上并且与所述子电极电连接；
多个第二电极，设置在所述第一绝缘层上并且与所述分支电极电连接；以及
至少一个发光元件，在所述多个第一电极中的至少一个第一电极与所述多个第二电极中的至少一个第二电极之间对准。
2.根据权利要求1所述的显示装置，其中，所述第一绝缘层包括各自暴露所述子电极的预定区域的多个第一通孔和各自暴露所述分支电极的预定区域的多个第二通孔。
3.根据权利要求2所述的显示装置，其中，所述多个第一通孔中的至少一个第一通孔与所述多个第一电极中的每个对应，以及所述多个第二通孔中的至少一个第二通孔与所述多个第二电极中的每个对应。
4.根据权利要求3所述的显示装置，其中，所述多个第一电极中的每个通过所述至少一个第一通孔与所述子电极接触，以及所述多个第二电极中的每个通过所述至少一个第二通孔与所述分支电极接触。
5.根据权利要求3所述的显示装置，其中，
所述子电极被划分成与所述第一电极重叠的第一区域和除所述第一区域之外的第二区域，
所述分支电极被划分成与所述第二电极重叠的第三区域和除所述第三区域之外的第四区域，以及
所述第一区域和所述第三区域上的所述第一绝缘层具有与所述第二区域和所述第四区域上的所述第一绝缘层的厚度不同的厚度。
6.根据权利要求5所述的显示装置，其中，所述第二区域和所述第四区域上的所述第一绝缘层的厚度大于所述第一区域和所述第三区域上的所述第一绝缘层的厚度。
7.根据权利要求3所述的显示装置，其中，所述多个第一电极中的每个和所述多个第二电极中的每个在所述第一绝缘层上彼此间隔开。
8.根据权利要求7所述的显示装置，其中，在平面图中，所述多个第一电极中的每个和所述多个第二电极中的每个在所述发射区域中交替地设置在所述一个方向上。
9.根据权利要求3所述的显示装置，其中，所述像素包括：
第一连接线，与所述子电极一体并且在与所述一个方向相交的方向上延伸；以及
第二连接线，与所述分支电极一体并且与所述第一连接线延伸的所述方向平行地设置。
10.根据权利要求1所述的显示装置，其中，所述像素包括：
堤部图案，设置在所述第一电极和所述第二电极中的每个下；
第一接触电极，将所述多个第一电极中的至少一个第一电极与所述发光元件的相对的端部中的一个端部电连接；以及
第二接触电极，将所述多个第二电极中的至少一个第二电极与所述发光元件的所述相对的端部中的其余端部电连接。
11.根据权利要求10所述的显示装置，其中，所述像素还包括：
至少一个晶体管，与所述发光元件电连接；
至少一个屏蔽电极线，设置在所述晶体管上；
驱动电压线，连接至所述第二电极并且供应驱动电源电压；以及
钝化层，配置成覆盖所述晶体管、所述屏蔽电极线和所述驱动电压线。
12.根据权利要求11所述的显示装置，其中，所述子电极和所述分支电极设置在所述晶体管与所述钝化层之间。
13.根据权利要求12所述的显示装置，其中，所述子电极、所述分支电极和所述屏蔽电极线设置在相同的层上。
14.根据权利要求11所述的显示装置，其中，所述像素还包括：
第二绝缘层，设置在所述发光元件与所述第一绝缘层之间；以及
第三绝缘层，设置在所述发光元件的上表面上，以及
所述第一接触电极和所述第二接触电极在所述第三绝缘层上彼此间隔开并且彼此电隔离。
15.制造显示装置的方法，包括：
形成包括至少一个发射区域的衬底；
在所述衬底上形成在一个方向上延伸的至少一个子电极以及与所述子电极间隔开并且在与所述子电极延伸的所述一个方向相同的方向上延伸的至少一个分支电极；
在所述子电极和所述分支电极上形成第一绝缘层，所述第一绝缘层包括暴露所述子电极的预定区域的多个第一通孔和暴露所述分支电极的预定区域的多个第二通孔；
在所述第一绝缘层上形成多个第一电极和多个第二电极，所述多个第一电极通过所述多个第一通孔与所述子电极连接，所述多个第二电极通过所述多个第二通孔与所述分支电极连接；
通过向所述子电极和所述分支电极中的每个施加对准电压来将多个发光元件在所述多个第一电极中的至少一个第一电极与所述多个第二电极中的至少一个第二电极之间对准；
在所述多个发光元件中的每个的上表面上形成第二绝缘层；以及
在包括所述第二绝缘层的所述衬底上形成第一接触电极和第二接触电极。
16.根据权利要求15所述的方法，其中，
所述子电极被划分成与所述第一电极重叠的第一区域和除所述第一区域之外的第二区域，
所述分支电极被划分成与所述第二电极重叠的第三区域和除所述第三区域之外的第四区域，以及
所述第一区域和所述第三区域上的所述第一绝缘层具有与所述第二区域和所述第四区域上的所述第一绝缘层的厚度不同的厚度。
17.根据权利要求16所述的方法，其中，所述第二区域和所述第四区域上的所述第一绝缘层的厚度大于所述第一区域和所述第三区域上的所述第一绝缘层的厚度。
18.根据权利要求16所述的方法，还包括：
在形成所述多个第一电极和所述多个第二电极之前，在所述第一绝缘层上形成多个堤部图案；
其中，所述多个堤部图案中的一部分设置在所述第一绝缘层与所述第一电极之间，以及所述多个堤部图案中的另一部分设置在所述第一绝缘层与所述第二电极之间。
19.根据权利要求15所述的方法，还包括：
在所述衬底上形成与所述发光元件电连接的至少一个晶体管以及连接至所述第二电极并且供应驱动电源电压的驱动电压线；
在所述晶体管上形成屏蔽电极线；以及
形成覆盖所述晶体管、所述驱动电压线和所述屏蔽电极线的钝化层。
20.根据权利要求19所述的方法，其中，所述子电极、所述分支电极和所述屏蔽电极线设置在相同的层上。
CN202080028743.3A 2019-04-16 2020-03-03 显示装置及制造显示装置的方法 Pending CN113692648A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020190044464A KR102662908B1 (ko) 2019-04-16 2019-04-16 표시 장치 및 그의 제조 방법
KR10-2019-0044464 2019-04-16
PCT/KR2020/003011 WO2020213832A1 (ko) 2019-04-16 2020-03-03 표시 장치 및 그의 제조 방법

Publications (1)

Publication Number Publication Date
CN113692648A true CN113692648A (zh) 2021-11-23

Family

ID=72837438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080028743.3A Pending CN113692648A (zh) 2019-04-16 2020-03-03 显示装置及制造显示装置的方法

Country Status (5)

Country Link
US (1) US20220181522A1 (zh)
EP (1) EP3958317A4 (zh)
KR (1) KR102662908B1 (zh)
CN (1) CN113692648A (zh)
WO (1) WO2020213832A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210059110A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치
CN113875011A (zh) * 2020-04-10 2021-12-31 京东方科技集团股份有限公司 驱动基板及其制作方法、显示装置
KR20220109538A (ko) * 2021-01-28 2022-08-05 삼성디스플레이 주식회사 표시 장치
KR20220113602A (ko) 2021-02-05 2022-08-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20220118597A (ko) 2021-02-18 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20220121276A (ko) * 2021-02-24 2022-09-01 삼성디스플레이 주식회사 표시 장치
KR20220143225A (ko) * 2021-04-15 2022-10-25 삼성디스플레이 주식회사 화소 및 이를 구비한 표시 장치
KR20230006689A (ko) * 2021-07-01 2023-01-11 삼성디스플레이 주식회사 표시 장치
KR20230008955A (ko) * 2021-07-07 2023-01-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20230073406A (ko) * 2021-11-18 2023-05-26 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952903A (zh) * 2014-03-25 2015-09-30 三星显示有限公司 显示装置、制造显示装置的方法以及修复显示装置的方法
US20180175106A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
CN112740406A (zh) * 2018-09-21 2021-04-30 三星显示有限公司 显示设备及制造其的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008112644A (ja) * 2006-10-31 2008-05-15 Hitachi Displays Ltd 自発光平面表示装置
WO2012008253A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 微細な物体の配置方法、配列装置、照明装置および表示装置
KR101845907B1 (ko) * 2016-02-26 2018-04-06 피에스아이 주식회사 초소형 led 모듈을 포함하는 디스플레이 장치
KR102699567B1 (ko) * 2016-07-11 2024-08-29 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
KR101874993B1 (ko) * 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법
KR102441566B1 (ko) * 2017-08-07 2022-09-07 삼성디스플레이 주식회사 발광 장치 및 발광 장치의 제조 방법
KR102493479B1 (ko) * 2018-02-06 2023-02-01 삼성디스플레이 주식회사 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952903A (zh) * 2014-03-25 2015-09-30 三星显示有限公司 显示装置、制造显示装置的方法以及修复显示装置的方法
US20180175106A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
CN112740406A (zh) * 2018-09-21 2021-04-30 三星显示有限公司 显示设备及制造其的方法

Also Published As

Publication number Publication date
EP3958317A1 (en) 2022-02-23
US20220181522A1 (en) 2022-06-09
KR20200121956A (ko) 2020-10-27
KR102662908B1 (ko) 2024-05-08
WO2020213832A1 (ko) 2020-10-22
EP3958317A4 (en) 2023-01-25

Similar Documents

Publication Publication Date Title
CN113692648A (zh) 显示装置及制造显示装置的方法
EP3855495A1 (en) Display device and manufacturing method thereof
CN112740406A (zh) 显示设备及制造其的方法
CN112913025A (zh) 发光装置和包括发光装置的显示装置
CN112913021B (zh) 显示设备
KR20210057891A (ko) 표시 장치 및 그의 제조 방법
EP3968383A1 (en) Pixel and display device comprising same
EP3890019A1 (en) Display device and manufacturing method therefor
CN112543999A (zh) 显示装置及其制造方法
CN112789726A (zh) 显示装置及其制造方法
KR102553231B1 (ko) 표시 장치 및 그의 제조 방법
CN112786654A (zh) 显示装置
KR102692217B1 (ko) 표시 장치 및 그의 제조 방법
CN114766063A (zh) 显示装置
CN114556596A (zh) 显示设备及用于制造显示设备的方法
CN114846613A (zh) 显示装置和用于制造该显示装置的方法
KR20210116833A (ko) 표시 장치 및 그의 제조 방법
CN113644093A (zh) 像素和包括像素的显示装置
CN113711359A (zh) 显示设备及制造其的方法
KR102669163B1 (ko) 화소, 이를 구비한 표시 장치 및 그의 제조 방법
KR20210075292A (ko) 표시 장치 및 그의 제조 방법
CN221529950U (zh) 像素和具有像素的显示装置
US12100728B2 (en) Display device
KR20210075291A (ko) 표시 장치 및 그의 제조 방법
KR20210141827A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination