KR101874993B1 - 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법 - Google Patents

전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법 Download PDF

Info

Publication number
KR101874993B1
KR101874993B1 KR1020160181410A KR20160181410A KR101874993B1 KR 101874993 B1 KR101874993 B1 KR 101874993B1 KR 1020160181410 A KR1020160181410 A KR 1020160181410A KR 20160181410 A KR20160181410 A KR 20160181410A KR 101874993 B1 KR101874993 B1 KR 101874993B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
photoresist layer
electrode assembly
ultra
Prior art date
Application number
KR1020160181410A
Other languages
English (en)
Inventor
성연국
도영락
Original Assignee
피에스아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피에스아이 주식회사 filed Critical 피에스아이 주식회사
Priority to KR1020160181410A priority Critical patent/KR101874993B1/ko
Priority to US15/855,767 priority patent/US10497680B2/en
Application granted granted Critical
Publication of KR101874993B1 publication Critical patent/KR101874993B1/ko
Priority to US16/701,117 priority patent/US10867972B2/en
Priority to US17/121,574 priority patent/US11495585B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

본 발명은 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 전극과 초소형 LED 소자 간에 전도성을 증가시킬 뿐만 아니라 접촉저항을 감소시킬 수 있는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 및 이의 제조방법에 관한 것이다.

Description

전기적 컨택이 향상된 초소형 LED 전극 어셈블리 및 이의 제조방법{Electrical contacts improved nano-scale LED electrode assembly and manufacturing method thereof}
본 발명은 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 전극과 초소형 LED 소자 간에 전도성을 증가시킬 뿐만 아니라 접촉저항을 감소시킬 수 있는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 및 이의 제조방법에 관한 것이다.
LED는 1992년 일본 니치아사의 나카무라 등이 저온의 GaN 화합물 완충층을 적용하여 양질의 단결정 GaN 질화물 반도체를 융합시키는데 성공함으로써 개발이 활발하게 이루어져 왔다. LED는 화합물 반도체의 특성을 이용하여 다수의 캐리어가 전자인 n형 반도체 결정과 다수의 캐리어가 정공인 p형 반도체 결정이 서로 접합된 구조를 갖는 반도체로써, 전기신호를 원하는 영역의 파장대역을 가지는 빛으로 변환시켜 표출되는 반도체 소자이다.
이러한 LED 반도체는 광 변환 효율이 높기에 에너지 소비량이 매우 적으며 수명이 반영구적이고 환경 친화적이어서 그린 소재로서 빛의 혁명이라고 불린다. 최근에는 화합물 반도체 기술의 발달로 고휘도 적색, 주황, 녹색, 청색 및 백색 LED가 개발되었으며, 이를 활용하여 신호등, 핸드폰, 자동차 전조등, 옥외 전광판, LCD BLU(back light unit), 그리고 실내외 조명 등 많은 분야에서 응용되고 있으며 국내외에서 활발한 연구가 계속되고 있다. 특히 넓은 밴드갭을 갖는 GaN계 화합물 반도체는 녹색, 청색 그리고 자외선 영역의 빛을 방출하는 LED 반도체의 제조에 이용되는 물질이며, 청색 LED 소자를 이용하여 백색 LED 소자의 제작이 가능하므로 이에 대한 많은 연구가 이루어지고 있다.
또한, LED 반도체의 다양한 분야의 활용과 이에 대한 연구로 고출력의 LED 반도체가 요구되어지고 LED 반도체의 효율향상이 매우 중요하게 되었다. 하지만 고효율 고출력의 청색 LED 소자의 제작에는 여러 가지 어려움이 있다.
청색 LED 소자의 효율향상에 있어 난점은 제조과정에서의 어려움과 제조된 청색 LED의 GaN계 반도체와 대기와의 높은 굴절율에 기인한다.
먼저, 제조과정에서의 어려움은 GaN계 반도체와 동일한 격자상수를 갖는 기판을 갖기 어렵기 때문이다. 기판 위에 형성되는 GaN 에피층은 기판과 격자상수가 크게 불일치하는 경우 많은 결함이 생기게 되어 효율이 떨어지고 성능이 저하되는 문제점이 생기게 된다.
다음으로, 제조된 청색 LED의 GaN계 반도체와 대기와의 높은 굴절율에 기인하여 LED의 활성층 영역에서 방출된 빛이 외부로 빠져나가지 못하고 LED 내부에서 전반사하게 된다. 이렇게 전반사 하게 되는 빛은 내부에서 재흡수 되어 결국 LED의 효율이 떨어지는 문제점이 있다. 이러한 효율을 LED 소자의 광추출 효율이라고 하며 이를 해결하기 위해 많은 연구가 진행되고 있다.
한편, LED 소자를 조명, 디스플레이에 등에 활용하기 위해서는 LED 소자와 상기 소자에 전원을 인가할 수 있는 전극이 필요하며, 활용목적, 전극이 차지하는 공간의 감소 또는 제조방법과 연관되어 LED 소자와 서로 다른 두 전극의 배치는 다양하게 연구되어 왔다.
LED 소자와 전극의 배치에 관한 연구는 전극에 LED 소자를 성장시키는 것과 LED 소자를 별도로 독립성장 시킨 후에 전극에 배치하는 것으로 분류할 수 있다.
먼저, 전극에 LED 소자를 성장시키는 연구는 기판 위에 하부전극을 박막하고 그 위로 n형 반도체층, 활성층, p형 반도체층, 상부전극을 순차적으로 적층한 후 식각하거나 상부전극을 적층하기 전에 기 적층된 층들을 식각한 후 상부전극을 적층하는 방법 등을 통해 LED 소자와 전극을 일련의 제조과정에서 동시에 생성 및 배치시키는 bottom-up 방식이 있다.
다음으로, LED 소자를 별도로 독립성장 시킨 후에 전극에 배치하는 방법은 LED 소자를 별도의 공정을 통해 독립성장 제조한 각각의 LED 소자를 패터닝된 전극에 일일이 배치시키는 방법이다.
상기 전자의 방법은 고결정성/고효율의 박막 및 LED 소자의 성장이 결정학적으로 매우 어렵다는 문제가 있고 후자의 방법의 경우 광추출 효율이 낮아져 발광효율이 떨어질 수 있다는 문제점이 있었다.
또한, 후자의 방법의 경우 일반적인 LED 소자라면 3차원의 LED 소자를 직립하여 전극과 연결할 수 있지만 LED 소자가 나노단위 크기의 초소형일 경우 전극에 직립시키기가 매우 어렵다는 문제점이 있었다. 본 출원의 발명자에 의한 한국특허출원 제2011-0040174호는 나노단위 크기의 초소형 LED 소자를 전극에 3차원 직립하여 연결시키기 위해 초소형 LED 소자에 전극과 결합을 용이하게 하는 결합링커까지 구성하였으나 이를 실제 초소형 전극에 구현 시에 초소형 LED 소자가 전극과 3차원으로 직립하여 결합시키기 매우 어려운 문제점이 있었다.
나아가 독립하여 제조된 LED 소자를 패터닝된 전극에 일일이 배치시켜야 하나 LED 소자의 크기가 나노단위로 초소형일 경우 초소형의 서로 다른 두 전극에 LED 소자를 목적한 범위 내로 배치하기 매우 어려우며, 초소형의 서로 다른 두 전극에 LED 소자를 배치한다 하더라도 전극과 초소형 LED의 전기적 연통에 단락에 따른 불량이 빈번하여 목적하는 전극 어셈블리가 구현되지 않는 문제점이 있었다.
한국특허출원 제2010-0042321호는 LED 모듈을 위한 어드레스 전극라인의 구조 및 제조방법을 개시하고 있다. 상기 출원의 경우 기판 위에 하부 전극을 박막하고 하부 전극 위로 절연층, 상부 전극을 차례로 적층한 후 식각하여 전극라인을 제조 후에 상부 전극상에 LED 칩을 실장하고 있다. 그러나 실장되는 LED 칩이 나노단위의 크기일 경우 3차원의 LED 칩을 상부 전극에 정확히 직립하여 실장하기 매우 어렵다는 문제점이 있으며, 실장한 후에도 실장된 나노단위 크기의 LED 칩과 하부전극을 연결하기 어려운 문제점이 있다.
이 뿐만 아니라, 독립성장된 LED 소자를 전극에 배치하고 전극에 전원을 인가하게 되면, LED 소자와 전극 간에 접촉 저항이 발생하게 됨으로서 광추출 효율이 떨어진다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 해결하려는 과제는 LED 소자와 전극 간에 접촉을 향상시키기 위해서, 전도성 물질을 LED 소자와 전극이 접촉되는 부분에 증착시킴으로서, LED 소자와 전극 간에 전도성을 증가시킬 뿐만 아니라 접촉저항을 감소시킬 수 있는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 및 이의 제조방법을 제공하는 것이다.
상술한 과제를 해결하기 위해 본 발명은 (1) 베이스기판과 평행하게 상호 이격되어 형성된 제1 실장전극 및 제2 실장전극에 소자의 단부가 각각 연결되도록 초소형 LED 소자를 자기정렬시켜 초소형 LED 전극 어셈블리를 제조하는 단계, (2) 상기 초소형 LED 전극 어셈블리의 상부에 포토레지스트층을 형성시키는 단계, (3) 제1 실장전극 및 제2 실장전극 상부면이 노출되도록 상기 포토레지스트층을 현상시키는 단계 및 (4) 초소형 LED 전극 어셈블리의 상부를 금속증착 시켜 금속컨택층을 형성하는 단계를 포함하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법을 제공한다.
본 발명의 바람직한 일실시예에 따르면, 상기 (1) 단계와 (2) 단계 사이에 상기 초소형 LED 전극 어셈블리를 200℃ ~ 1000℃에서 1분 ~ 5분간 열처리하는 단계를 더 포함할 수 있다.
본 발명의 바람직한 다른 일실시예에 따르면, 상기 (2) 단계는 상기 초소형 LED 전극 어셈블리의 상부와 포토레지스트층 사이에 리프트오프층을 더 형성시킬 수 있고, 상기 (3) 단계는 제1 실장전극 및 제2 실장전극 상부면이 노출되도록 상기 리프트오프층 및 포토레지스트층이 현상되며, 현상 후 남아있는 포토레지스트층 및 리프트오프층의 측면은 상기 리프트오프층의 측면이 함몰되어 포토레지스트층과 리프트오프층 간에 단차가 형성될 수 있다.
본 발명의 바람직한 또 다른 일실시예에 따르면, 상기 현상 후 남아있는 포토레지스트층 및 리프트오프층의 폭의 길이 비는 1 : 0.2 ~ 0.8 일 수 있다.
본 발명의 바람직한 또 다른 일실시예에 따르면, 상기 (3) 단계 이후, (4) 단계에서 형성되는 금속컨택층은 상기 리프트오프층 함몰 부분의 일부를 매립하도록 증착될 수 있다.
본 발명의 바람직한 또 다른 일실시예에 따르면, 상기 (3) 단계는 초소형 LED 소자의 양끝단부 상부가 더 노출되도록 포토레지스트층이 현상될 수 있다.
본 발명의 바람직한 또 다른 일실시예에 따르면, 상기 (4) 단계는 (4-1) 포토레지스트층의 상부면을 포함하여 초소형 LED 전극 어셈블리 상부를 금속증착시켜 금속컨택층을 형성하는 단계 및 (4-2) 상기 포토레지스트를 리프트오프 시키는 단계를 포함할 수 있다.
한편, 상술한 과제를 해결하기 위해 본 발명은, (1) 베이스기판과 평행하게 상호 이격되어 형성된 제1 실장전극과 제2 실장전극에 소자의 단부가 각각 연결되도록 초소형 LED 소자를 자기정렬시켜 초소형 LED 전극 어셈블리를 제조하는 단계, (2) 상기 초소형 LED 전극 어셈블리의 상부에 금속증착층을 형성시키는 단계, (3) 상기 금속증착층의 상부에 포토레지스트층을 형성하는 단계, (4) 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 포토레지스트층 중 적어도 일부가 제거되어 금속증착층의 상부면이 노출되도록, 상기 포토레지스트층을 현상시키는 단계 및 (5) 제거된 포토레지스트층 영역에 대응되는 금속증착층을 식각하여 금속컨택층을 형성하는 단계를 포함하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법을 제공한다.
본 발명의 바람직한 일실시예에 따르면, 상기 초소형 LED 소자는 양끝단부를 제외한 외부면에 절연피막을 포함할 수 있다.
본 발명의 바람직한 다른 일실시예에 따르면, 상기 (1) 단계와 (2) 단계 사이에 상기 초소형 LED 전극 어셈블리를 200℃ ~ 1000℃에서 1분 ~ 5분간 열처리하는 단계를 더 포함할 수 있다.
본 발명의 바람직한 또 다른 일실시예에 따르면, 상기 (5) 단계는 (5-1) 제거된 포토레지스트층 영역에 대응되는 금속증착층만 제거되도록 상기 금속증착층을 식각하여 금속컨택층을 형성하는 단계 및 (5-2) 식각한 상기 초소형 LED 전극 어셈블리 상부의 포토레지스트를 제거하는 단계를 포함할 수 있다.
본 발명의 바람직한 또 다른 일실시예에 따르면, 상기 (5-1) 단계는 건식 식각(Dry etching)으로 수행할 수 있다.
한편, 상술한 과제를 해결하기 위해 본 발명은, 베이스기판, 상기 베이스기판과 평행하게 상호 이격되어 형성된 제1 실장전극과 제2 실장전극을 포함하는 전극라인, 상기 제1 실장전극과 제2 실장전극에 소자의 단부가 각각 연결된 복수개의초소형 LED 소자 및 상기 제1 실장전극 및 제2 실장전극과 초소형 LED 소자 간의 연결부분에대응하는 영역을 포함하여 상기 실장전극의 상부면을 덮도록 형성된 금속컨택층을 포함하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리를 제공한다.
본 발명의 바람직한 다른 일실시예에 따르면, 상기 금속컨택층은 실장전극 상부면을 기준으로 두께가 80 ~ 400 nm 일 수 있다
본 발명의 바람직한 또 다른 일실시예에 따르면, 상기 초소형 LED 소자는 양끝단부에 제1실장전극층 및 제2실장전극층을 포함할 수 있다.
본 발명의 바람직한 또 다른 일실시예에 따르면, 상기 초소형 LED 소자는 양끝단부를 제외한 외부면에 절연피막을 포함할 수 있다.
본 발명에서 사용된 용어인 “제1실장전극”과“제2실장전극”은 초소형 LED 소자가 실질적으로 실장 될 수 있는 전극 영역 또는 상기 영역과 더불어 베이스 기판 상 전극을 배치하는 방법에 따라 더 포함될 수 있는 전극영역까지를 모두 포함한다. 다만, 본 발명의 초소형 LED 전극 어셈블리는 초소형 LED 소자가 실질적으로 실장될 수 있는 전극영역을 의미한다.
본 발명에서 사용된 용어인 "단부"는 끝단과 이어지는 초소형 LED 소자의 외부면의 일부를 포함한다.
본 발명에 있어서, 각 층, 영역, 패턴 또는 구조물들이 기판, 각 층, 영역, 패턴들의 “위(on)”, “상부”, “상”, “아래(under)", "하부”, “하”에 형성되는 것으로 기재되는 경우에 있어, “위(on)”, “상부”, “상”, “아래(under)", "하부”, “하”는 “directly"와 "indirectly"의 의미를 모두 포함한다.
본 발명의 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 및 이의 제조방법은 LED 소자와 전극 간의 접촉을 향상시키기 위해서, 전도성 물질을 LED 소자와 전극이 접촉되는 부분에 증착시킴으로서, LED 소자와 전극 간의 전도성을 증가시킬 뿐만 아니라 접촉저항을 감소시킬 수 있어, LED 소자의 광추출 효율을 향상시키는 효과를 제공한다.
도 1은 본 발명의 바람직한 일구현예에 따른 전극라인의 제조공정을 나타내는 사시도이다.
도 2는 본 발명의 바람직한 일구현예에 따른 베이스 기판 상에 형성된 제1 실장전극 및 제2 실장전극을 포함하는 전극라인 사시도이다.
도 3은 본 발명의 바람직한 일구현예에 따른 베이스 기판 상에 형성된 제1 실장전극 및 제2 실장전극을 포함하는 전극라인 평면도이다.
도 4는 본 발명의 바람직한 일구현예에 따른 베이스 기판 상에 형성된 제1 실장전극 및 제2 실장전극을 포함하는 전극라인 사시도이다.
도 5는 본 발명의 바람직한 일구현예에 따른 초소형 LED 소자에 대한 사시도이다.
도 6은 본 발명의 바람직한 일구현예에 따른 금속컨택층의 형성과정을 나타내는 단면도이다.
도 7은 본 발명의 바람직한 일구현예에 따른 금속컨택층의 형성과정을 나타내는 단면도이다.
도 8은 본 발명의 바람직한 일구현예에 따른 금속컨택층의 형성과정을 나타내는 단면도이다.
도 9는 본 발명의 바람직한 일구현예에 따른 금속컨택층의 형성과정을 나타내는 단면도이다.
도 10은 본 발명의 바람직한 일구현예에 따른 현상된 포토레지스트층을 포함하는 초소형 LED 전극 어셈블리의 사시도이다.
도 11은 본 발명의 일실시예에 따른 제1 실장전극과 제2 실장전극에 연결된 초소형 LED 소자의 사시도이다.
도 12은 본 발명의 비교예 1에 따른 금속층이 형성된 초소형 LED 전극어셈블리의 SEM 사진이다.
이하, 본 발명을 첨부된 도면을 참고하여 보다 상세하게 설명한다.
상술한 바와 같이 LED 전극 어셈블리 제조방법 중 하나인 LED 소자를 별도로 독립성장 시킨 후에 전극에 배치하는 방법은 LED 소자를 별도의 공정을 통해 독립성장 제조한 각각의 LED 소자를 패터닝된 전극에 일일이 배치시키는 방법이다. 이와 같은 제조방법의 경우, 독립성장된 LED 소자를 전극에 배치하고 전극에 전원을 인가하게 되면, LED 소자와 전극 간에 접촉저항이 발생하게 됨으로서, 광추출 효율이 낮아져 발광효율이 떨어질 수 있다는 문제점이 있었다.
이에 본 발명에 따른 제1 구현예로서, (1) 베이스기판과 평행하게 상호 이격되어 형성된 제1 실장전극 및 제2 실장전극에 소자의 단부가 각각 연결되도록 초소형 LED 소자를 자기정렬시켜 초소형 LED 전극 어셈블리를 제조하는 단계, (2) 상기 초소형 LED 전극 어셈블리의 상부에 포토레지스트층을 형성시키는 단계, (3) 제1 실장전극 및 제2 실장전극 상부면이 노출되도록 상기 포토레지스트층을 현상시키는 단계 및 (4) 초소형 LED 전극 어셈블리의 상부를 금속증착 시켜 금속컨택층을 형성하는 단계를 포함하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법을 제공하여 상술한 문제의 해결을 모색하였다. 이를 통해, 전도성 물질을 LED 소자와 전극이 접촉되는 부분에 증착시킴으로서, LED 소자와 전극 간의 전도성을 증가시킬 뿐만 아니라 저항값을 감소시킬 수 있어, LED 소자의 광추출 효율을 크게 향상시킬 수 있다.
먼저, (1) 단계로서 베이스기판상에 평행하게 이격되어 형성된 제1 실장전극 및 제2 실장전극 각각에 일끝단부가 연결되도록 초소형 LED 소자를 자기정렬시켜 초소형 LED 전극 어셈블리를 제조한다. 구체적으로, 제1 실장전극과 제2 실장전극이 이격되어 형성된 전극라인의 형성된 베이스 기판의 일표면에 분산용매 및 초소형 LED 소자를 포함하는 분산용액을 투입하고, 상기 전극라인에 전원을 인가하여 초소형 LED 소자들을 자기정렬시켜 제1 실장전극과 제2 실장전극이 연결된 초소형 LED 전극 어셈블리를 제조한다.
우선, 베이스 기판의 일표면에 전극라인을 형성하는 방법을 설명한다. 구체적으로 도 1은 본 발명의 바람직한 일구현예에 따른 베이스 기판 상에 형성된 전극라인의 제조공정을 나타내는 사시도이다. 다만, 초소형 LED 소자용 전극라인의 제조공정이 후술되는 제조공정에 제한되는 것은 아니다.
먼저, 도 1a는 전극라인이 형성되는 베이스 기판(100)으로서 바람직하게는 유리기판, 수정기판, 사파이어 기판, 플라스틱 기판 및 구부릴 수 있는 유연한 폴리머 필름 중 어느 하나가 사용될 수 있다. 보다 더 바람직하게는 상기 베이스 기판(100)은 투명할 수 있다. 다만, 상기 종류에 한정되는 것은 아니며 통상 전극이 형성될 수 있는 베이스 기판의 경우 어느 종류나 사용될 수 있다.
상기 베이스 기판(100)의 면적은 제한이 없으며, 베이스 기판(100) 상에 형성될 제1 실장전극의 면적, 제2 실장전극의 면적, 상기 제1 실장전극 및 제2 실장전극에 연통되는 초소형 LED 소자 사이즈 및 연통되는 초소형 LED 소자 개수를 고려하여 변할 수 있다. 바람직하게 상기 베이스 기판(100)의 두께는 100㎛ 내지 1mm일 수 있으나, 이에 제한되는 것은 아니다.
이후 도 1b와 같이 베이스 기판(100) 상에 광 레지스트(PR, photo resist)를 코팅하여 광 레지스트층(101)을 형성할 수 있다. 상기 광 레지스트는 당업계에서 통상적으로 사용하는 광 레지스트일 수 있다. 상기 광 레지스트를 베이스 기판(100)상에 코팅하여 광 레지스트층(101)을 형성하는 방법은 스핀코팅, 스프레이코팅 및 스크린 프린팅 중 어느 하나 일 수 있고, 바람직하게는 스핀코팅일 수 있지만 이에 한정되는 것은 아니며, 구체적인 방법은 당업계의 공지된 방법에 의할 수 있다. 상기 광 레지스트층(101)의 두께는 0.1 내지 10 ㎛ 일 수 있다. 다만, 광 레지스트층(101)의 두께는 이후 베이스 기판(100) 상에 증착될 전극의 두께를 고려하여 변할 수 있다.
상기와 같이 베이스 기판(100) 상에 광 레지스트층(101)을 형성시킨 이후 동일평면상에 제1 실장전극과 제2 실장전극이 상호 교번적 배치로 이격되어 있는 전극라인(도 3 참조)에 상응하는 패턴(102a, 102b)이 그려진 마스크(102)를 도 1c와 같이 광 레지스트층(101)에 올려놓고, 상기 마스크(102) 상부에서 자외선을 노광할 수 있다.
이후 노광된 광 레지스트층(101)을 통상적인 광 레지스트 용매에 침지시켜 제거하는 단계를 거칠 수 있고, 이를 통해 도 1d와 같은 전극라인이 형성될 노광된 광 레지스트층 부분을 제거할 수 있다. 상기 전극라인에 대응하는 제1 실장전극라인에 상응하는 패턴(102a)의 폭은 100 nm 내지 50 ㎛, 제2 실장전극라인에 상응하는 패턴(102b)의 폭은 100 nm 내지 50 ㎛일 수 있으나 상기 기재에 한정되는 것은 아니다.
이후 도 1e와 같이 전극라인 마스크의 형상으로 광 레지스트층이 제거된 부분에 전극 형성 물질(103)을 증착할 수 있다. 상기 전극 형성 물질(103)은 제1 실장전극과 상기 제1 실장전극과 이격되어 형성된 제2 실장전극을 포함하는 전극라인을 형성하는 물질로서, 제1 실장전극의 경우 알루미늄, 타이타늄, 인듐, 골드 및 실버로 이루어진 군에서 선택된 어느 하나 이상의 금속물질 또는 ITO(Indum Tin Oxide), ZnO:Al 및 CNT-전도성 폴리머(polmer) 복합체로 이루어진 군에서 선택된 어느 하나 이상의 투명물질일 수 있다. 상기 전극 형성 물질이 2종 이상일 경우 바람직하게는 제1 실장전극은 2종 이상의 물질이 적층된 구조일 수 있다. 보다 더 바람직하게는 제1 실장전극은 타이타늄/골드로 2종 물질이 적층된 전극일 수 있다. 다만 제1 실장전극은 상기 기재에 제한되는 것은 아니다.
상기 전극 형성 물질(103)로 형성된 제2 실장전극의 경우 알루미늄, 타이타늄, 인듐, 골드 및 실버로 이루어진 군에서 선택된 어느 하나 이상의 금속물질 또는 ITO(Indum Tin Oxide), ZnO:Al 및 CNT-전도성 폴리머(polmer) 복합체로 이루어진 군에서 선택된 어느 하나 이상의 투명물질일 수 있다, 상기 전극 형성 물질(103)이 2종 이상일 경우 바람직하게는 제2 실장전극은 2종 이상의 물질이 적층된 구조일 수 있다. 보다 더 바람직하게는 제2 실장전극은 타이타늄/골드로 2종 물질이 적층된 전극일 수 있다. 다만 제2 실장전극은 상기 기재에 제한되는 것은 아니다.
상기 제1 실장전극과 제2 실장전극을 형성하는 물질은 동일 또는 상이할 수 있다.
상기 전극 형성 물질의 증착은 열증착법, e-빔 증착법, 스퍼터링 증착법 및 스크린 프린팅 방법 등의 방법 중 어느 하나의 방법으로 증착될 수 있으며 바람직하게는 열 증착 방법일 수 있으나, 이에 제한되는 것은 아니다.
상기 전극 형성 물질을 증착하여 제1 실장전극과 상기 제1 실장전극과 이격되어 형성된 제2 실장전극을 포함하는 전극라인을 형성한 이후 도 1f와 같이 아세톤, N-메틸피롤리돈 (1-Methyl-2-pyrrolidone, NMP) 및 디메틸설폭사이드(Dimethyl sulfoxide, DMSO) 중 어느 하나의 광 레지스트 제거제를 이용하여 베이스기판(100)에 코팅된 광 레지스트층을 제거하면 베이스기판(100)상에 증착된 제1 실장전극(110a)과 상기 제1 실장전극(110a)과 이격되어 형성된 제2 실장전극(110b)을 포함하는 전극라인(110)을 제조할 수 있다.
상술한 방법을 통해 제조된 본 발명의 전극라인(110)에서 단위 전극 면적 즉, 초소형 LED 소자를 배열하여 독립적으로 구동 시킬 수 있는 두 전극이 배치된 배열 영역의 면적은 바람직하게는 1㎛2 내지 100 cm2 이고, 보다 더 바람직하게는 10㎛2 내지 100 mm2일 수 있으나, 단위 전극의 면적은 상기의 면적에 제한되는 것은 아니다. 또한, 상기 전극라인(110)은 단위 전극이 한 개 또는 복수개 포함될 수 있다.
나아가, 상기 전극라인(110)에서 제1 실장전극(110a)과 제2 실장전극(110b) 사이의 이격 간격은 초소형 LED 소자의 길이 이하일 수 있다. 이를 통해 제1 실장전극(110a)과 제2 실장전극(110b) 사이에 초소형 LED 소자가 누운 형태로 두 전극 사이에 끼거나 또는 두 전극에 걸쳐 연통될 수 있다.
한편, 본 발명의 적용 가능한 전극라인(110)은 후술하는 제1 실장전극(110a)과 동일평면상에 이격되어 형성되는 제2 실장전극(110b)으로써 초소형 LED를 실장할 수 있는 것이면 적용가능하며 동일평면상에 이격된 제1 실장전극(110a)과 제2 실장전극(110b)의 구체적 배치는 목적에 따라 달라질 수 있다.
다음으로, 도 2는 본 발명의 바람직한 일구현예에 따른 베이스 기판 상에 형성된 제1 실장전극 및 제2 실장전극에 대한 전극라인 사시도로서, 제1 실장전극(110a,110a') 및/또는 제2 실장전극(110b,110b') 은 베이스 기판(100) 상에 형성될 수 있다. 상기 “베이스 기판 상”의 의미는 제1 실장전극(110a,110a') 및 제2 실장전극(110b,110b') 중 어느 하나 이상의 전극이 베이스 기판(100) 표면에 직접적으로 형성 또는 베이스 기판(100) 상부에 이격하여 형성될 수 있음을 의미한다.
더 구체적으로 도 2에서 제1 실장전극(110a, 110a')과 제2 실장전극(110b, 110b')이 모두 베이스기판(100) 표면에 직접적으로 형성되어 있으면서 제1 실장전극(110a')과 제2 실장전극(110b')이 상호 교번적으로 배치되어 동일평면상에 이격될 수 있다.
도 3은 본 발명의 바람직한 일 구현예에 따른 베이스 기판 상에 형성된 제1 실장전극 및 제2 실장전극에 대한 전극라인 평면도로서, 제1 실장전극(110a, 110c)과 제2 실장전극(110b, 110c)이 모두 베이스기판(100) 표면에 직접적으로 형성되어 있으면서 제1 실장전극(110c)과 제2 실장전극(110d)이 소용돌이 배치되어 동일평면 상에 이격될 수 있다.
상기와 같이 전극라인을 상호 교번적 배치 또는 소용돌이 배치로 구성할 경우 한정된 면적의 베이스 기판(100)에 포함되는 초소형 LED 소자를 한 번에 배열하여 독립적으로 구동 할 수 있는 단위 전극의 구동 면적을 높일 수 있어 단위 전극에 실장되는 초소형 LED 소자의 수를 증가시킬 수 있다. 이는 단위 면적의 LED 발광의 세기를 증가시키므로 단위면적당 높은 밝기가 요구되는 여러 가지 광전소자의 응용에 활용할 수 있다.
한편 도 2, 3은 바람직한 일구현예이며, 이에 한정되지 않고 두 전극이 일정한 간격을 갖는 상상 가능한 모든 구조의 배치로 다양하게 변형하여 구현할 수 있다.
또한, 상기 도 2에 나타난 본 발명의 바람직한 일구현예에 따른 전극라인과 다르게 본 발명의 또 다른 바람직한 일구현예에 따르면 제2 실장전극이 베이스 기판 상부에 이격되어 형성될 수 있다.
구체적으로 도 4는 본 발명의 바람직한 일구현예에 따른 베이스기판 상에 형성된 제1 실장전극 및 제2 실장전극에 대한 전극라인 사시도로서, 베이스 기판(200) 표면에 직접적으로 제1 실장전극(210a,210a')이 형성되나 제2 실장전극(210b,210b')은 베이스 기판(200) 상부에 이격되어 형성되어 있으며 제1 실장전극(210a')과 제2 실장전극(210b')이 동일평면상에 상호 교번적으로 배치되어 이격될 수 있다.
이하 제1 실장전극과 제2 실장전극이 동일평면상에서 상호 교번적으로 배치된 형상을 중심으로 설명한다. 다만, 제1 실장전극과 제2 실장전극은 베이스기판 표면에 직접적으로 또는 베이스기판 표면에서 이격되어 형성될 수 있으며 제1 실장전극과 제2 실장전극은 동일평면이 아닐 수 있다.
다음으로, 전극라인의 일표면에 놓여진 복수개의 초소형 LED 소자를 설명하면 다음과 같다.
복수개의 초소형 LED 소자는 분산용액에 포함될 수 있는데, 복수개의 초소형 LED 소자 및 분산용매를 포함하는 분산용액은 복수개의 초소형 LED 소자를 분산용매에 혼합하여 제조할 수 있다. 상기 분산용매는 잉크 또는 페이스트 상일 수 있다. 바람직하게 상기 분산용매는 아세톤, 물, 알코올 및 톨루엔으로 이루어진 군에서 선택된 어느 하나 이상일 수 있고, 보다 바람직하게는 아세톤일 수 있다. 다만, 분산용매의 종류는 상기의 기재에 제한되는 것은 아니며 초소형 LED 소자에 물리적, 화학적 영향을 미치지 않으면서 잘 증발할 수 있는 용매의 경우 어느 것이나 제한 없이 사용될 수 있다.
바람직하게 초소형 LED 소자는 분산용매 100 중량부에 대해 0.001 내지 100 중량부로 포함될 수 있다. 만일 0.001 중량부 미만으로 포함될 경우 전극에 연통되는 초소형 LED 소자의 수가 적어 초소형 LED 전극 어셈블리의 정상적 기능발휘가 어려울 수 있고, 이를 극복하기 위하여 여러번 분산용액을 적가해야 되는 문제점이 있을 수 있으며, 100 중량부를 초과하는 경우 복수의 초소형 LED 소자들 간에 정렬을 방해하는 문제점이 있을 수 있다.
한편, 본 발명에 사용될 수 있는 초소형 LED 소자는 일반적으로 조명 또는 디스플레이에 사용되는 초소형 LED 소자이면 제한 없이 사용될 수 있으며, 바람직하게는 상기 초소형 LED 소자의 길이는 100 nm 내지 10㎛일 수 있고, 보다 더 바람직하게는 500 nm 내지 5㎛ 일 수 있다. 만일 초소형 LED 소자의 길이가 100 nm 미만인 경우 고효율의 LED 소자의 제조가 어려우며, 10 ㎛ 를 초과하는 경우 LED 소자의 발광 효율을 저하시킬 수 있다. 초소형 LED 소자의 형상은 원기둥, 직육면체 등 다양한 형상일 수 있고, 바람직하게는 원기둥 형상일 수 있으나 상기 기재에 한정되는 것은 아니다.
한편, 본 발명의 바람직한 일구현예에 따른 초소형 LED 소자는 본 발명의 발명자에 의한 한국특허출원 제2011-0040174호가 본 발명의 참조로서 삽입될 수 있다.
이하, 초소형 LED 소자의 설명에서 ‘위’, ‘아래’, ‘상’, ‘하’, ‘상부’ 및 ‘하부’는 초소형 LED 소자에 포함된 각 층을 기준으로 하여 수직의 상, 하 방향을 의미한다.
상기 초소형 LED 소자는 제1 실장전극층, 상기 제1 실장전극층상에 형성된 제1 도전성 반도체층, 상기 제1 도전성 반도체층상에 형성된 활성층, 상기 활성층상에 형성된 제2 도전성 반도체층 및 상기 제2 도전성 반도체층상에 형성된 제2 실장전극층을 포함할 수 있다.
구체적으로 도 5는 본 발명이 포함하는 초소형 LED 소자의 일구현예를 나타내는 사시도로, 초소형 LED 소자(20)는 제1 실장전극층(21), 제1 실장전극층(21)상에 형성된 제1 도전성 반도체층(22), 상기 제1 도전성 반도체층(22) 상에 형성된 활성층(23), 상기 활성층(23)상에 형성된 제2 도전성 반도체층(24) 및 상기 제2 도전성 반도체층(24)상에 제2 실장전극층(25)을 포함한다.
먼저, 제1 실장전극층(21)에 대해 설명한다.
제1 실장전극층(21)은 통상의 LED 소자의 전극으로 사용되는 금속 또는 금속산화물을 이용할 수 있으며, 바람직하게는 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금, 전도성 유기물 등을 단독 또는 혼합하여 사용할 수 있으나 이에 제한되지 않는다. 바람직하게 상기 제1 실장전극층(21)의 두께는 각각 1 ~ 100 nm 일 수 있으나 이에 제한되지 않는다.
다음으로 상기 제1 실장전극층(21)상에 형성되는 제1 도전성 반도체층(22)에 대해 설명한다. 상기 제1 도전성 반도체층(22)은 예컨대, n형 반도체층을 포함할 수 있다. 상기 초소형 LED 소자(20)가 청색 발광 소자일 경우에는, 상기 n형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 어느 하나 이상이 선택될 수 있으며, 제1 도전성 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다. 바람직하게 상기 제1 도전성 반도체층(22)의 두께는 500 nm ~ 5㎛ 일 수 있으나 이에 제한되지 않는다. 상기 초소형 LED 소자(20)의 발광은 청색에 제한되지 않으므로, 발광색이 다른 경우 다른 종류의 III-V족 반도체 물질을 n형 반도체 층으로 사용하는데 제한이 없다.
다음으로, 상기 제1 도전성 반도체층(22)상에 형성되는 활성층(23)에 대해 설명한다. 상기 초소형 LED 소자(20)가 청색 발광 소자일 경우에는, 상기 활성층(23)은 상기 제 1도전성 반도체층(22) 위에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(23)의 위 및/또는 아래에는 도전성 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 상기 도전성 도펀트가 도핑된 클래드층은 AlGaN층 또는 InAlGaN층으로 구현될 수 있다. 그 외에 AlGaN, AlInGaN 등의 물질도 활성층(23)으로 이용될 수 있음은 물론이다. 이러한 활성층(23)에서는 전계를 인가하였을 때, 전자-정공 쌍의 결합에 의하여 빛이 발생하게 된다. 바람직하게 상기 활성층(23)의 두께는 10 ~ 200 nm 일 수 있으나 이에 제한되지 않는다. 상기 활성층(23)의 위치는 초소형 LED 소자(20)의 종류에 따라 다양하게 위치하여 형성될 수 있다. 상기 초소형 LED 소자(20)의 발광은 청색에 제한되지 않으므로, 발광색이 다른 경우 다른 종류의 III-V족 반도체 물질을 활성층(23)으로 사용하는데 제한이 없다.
다음으로, 상기 활성층(23)상에 형성되는 제2 도전성 반도체층(24)에 대해 설명한다. 상기 초소형 LED 소자(20)가 청색 발광 소자일 경우에는, 상기 활성층(23) 상에는 제2 도전성 반도체층(24)이 형성되며, 상기 제2 도전성 반도체층(24)은 적어도 하나의 p형 반도체층으로 구현될 수 있는 데, 상기 p형 반도체층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 예컨대, InAlGaN, GaN, AlGaN, InGaN, AlN, InN 등에서 어느 하나 이상이 선택될 수 있으며, 제2 도전성 도펀트(예: Mg)가 도핑될 수 있다. 여기서, 발광 구조물은 상기 제1 도전성 반도체층(222), 상기 활성층(23), 상기 제2 도전성 반도체층(24)을 최소 구성 요소로 포함하며, 각 층의 위/아래에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수도 있다. 바람직하게 상기 제2 도전성 반도체층(24)의 두께는 50 nm ~ 500 nm 일 수 있으나 이에 제한되지 않는다. 상기 초소형 LED 소자(20)의 발광은 청색에 제한되지 않으므로, 발광색이 다른 경우 다른 종류의 III-V족 반도체 물질을 p형 반도체 층으로 사용하는데 제한이 없다.
다음으로 상기 제2 도전성 반도체층(24)상에 형성되는 제2 실장전극층(25)에 대해 설명한다.
상기 제2 실장전극층(25)은 통상의 LED 소자의 전극으로 사용되는 금속 또는 금속산화물을 이용할 수 있으며, 바람직하게는 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 금(Au), 니켈(Ni), ITO 및 이들의 산화물 또는 합금, 전도성 유기물 등을 단독 또는 혼합하여 사용할 수 있으나 이에 제한되지 않는다. 바람직하게 상기 제2 실장전극층(25)의 두께는 각각 1 ~ 100 nm 일 수 있으나 이에 제한되지 않는다.
한편, 상기 초소형 LED 소자는 외부면에 절연피막을 포함할 수 있다. 구체적으로, 절연피막(26)은 활성층(23)의 외부면 전체를 덮도록 코팅될 수 있으며, 바람직하게는 반도체층의 외부 표면 손상을 통한 초소형 LED 소자의 내구성 저하를 방지하기 위해 제1 도전성 반도체층(22) 및 제2 도전성 반도체층(24) 중 어느 하나 이상의 외부면에도 절연피막(26)이 코팅될 수 있다.
제1 구현예에 따른 방법에서 상기 절연피막(26)은 상기 초소형 LED 소자(20)의 활성층(23)과 초소형 LED 전극 어셈블리에 포함되는 전극라인이 접촉되어 발생하는 단락을 방지할 수 있으며, 절연피막(26)은 초소형 LED 소자(20)의 활성층(23)의 외부면을 보호함으로서 활성층(23)의 표면 결함을 방지해 발광 효율 저하 및 내구성 저하를 방지하는 기능을 할 수 있다.
다음, (2) 단계로서 상기 초소형 LED 전극 어셈블리의 상부에 포토레지스트층을 형성시킨다.
우선, 초소형 LED 전극 어셈블리의 상부에 포토레지스트층을 형성하는 방법을 설명한다. 구체적으로 도 6은 본 발명의 바람직한 일실시예에 따른 금속컨택층의 형성과정을 나타내는 단면도이다.
도 6a는 베이스 기판(301) 상에 형성된 전극라인(302)에 연결된 초소형 LED 소자(303)를 포함하는 초소형 LED 전극 어셈블리(300)를 나타낸다. 도 6a와 같이 전극라인(302)에 연결된 초소형 LED 소자(303)를 포함하는 초소형 LED 전극 어셈블리(300)의 상부에 도 6c와 같이 포토레지스트층(320)을 형성할 수 있다.
포토레지스트는 빛을 조사하면 화학 변화를 일으키는 수지를 말하며, 양성 포토레지스트(Positive photoresist)와 음성 포토레지스트(Negative photoresist)로 나눌 수 있다. 양성 포토레지스트는 빛이 닿은 부분만 고분자가 가용화하여 레지스트가 사라지는 감광성 수지를 말하며, 음성 포토레지스트는 빛이 닿은 부분만 고분자가 불용화하여 레지스트가 남는 감광성 수지를 말한다.
상기 포토레지스트층(320)은 양성 포토레지스트층 및 음성 포토레지스트층 중에서 선택된 어느 하나일 수 있으나, 바람직하게는 음성 포토레지스트(Negative photoresist)층인 것이 공정을 단순화하는데 더욱 유리하다.
상기 포토레지스트층(320)은 통상적인 포토레지스트층(320)의 형성방법이라면 제한없이 사용할 수 있으며, 바람직하게는 300 ~ 4000 rpm으로 3 ~ 50 초 동안 스핀코팅방법으로 코팅할 수 있다. 만일 300 rpm 미만으로 수행할 경우 포토레지스트층(320)이 잘 코팅되지 않는 문제가 발생할 수 있고, 4000 rpm 을 초과하면 포토레지스트층의 두께가 너무 얇아지게 되므로 리프트오프가 완전히 진행되지 않는 문제가 발생할 수 있다. 또한, 만일 3 초 미만으로 수행하면 포토레지스트층(320)이 균일하게 형성되지 않는 문제가 발생할 수 있고, 50 초를 초과하면 포토레지스트층의 두께가 너무 얇아지게 되므로 리프트오프가 완전히 진행되지 않는 문제가 발생할 수 있다. 다만 포토레지스트층의 스핀코팅 속도와 시간은 포토레지스트의 종류에 따라 다르므로 이에 제한되지 않는다.
한편, 상기 포토레지스트층(320)을 코팅시킨 후, 코팅한 포토레지스트층(320)을 70 ~ 110℃에서 1 ~ 5 분 동안 소프트베이크(Soft bake) 하여 포토레지스트층(320)을 형성시킬 수 있다. 만일, 소프트베이크 온도가 70℃ 미만이면 형성된 포토레지스트층(320)에 포함된 잔류 용매에 의해 노광설비 및 마스크 오염 문제가 발생할 수 있고, 110℃를 초과하면 포토레지스트층(320)이 변성되거나 포토레지스트의 반응 특성이 일정하게 유지되지 않으므로 원하는 패턴을 형성할 수 없는 문제가 발생할 수 있다. 또한, 만일 소프트베이크 시간이 1분 미만이면 형성된 포토레지스트층(320)에 포함된 잔류 용매에 의해 노광설비 및 마스크 오염 문제가 발생할 수 있고, 5분을 초과하면 포토레지스트층(320)이 변성되거나 포토레지스트의 반응 특성이 일정하게 유지되지 않으므로 원하는 패턴을 형성할 수 없는 문제가 발생할 수 있다. 다만 소프트베이크 온도와 시간은 포토레지스트의 종류에 따라 다르므로 이에 제한되지 않는다.
상기 소프트베이크를 마친 포토레지스트층(320)의 두께는 소자의 직경에 대하여 1 : 1.5 ~ 20의 두께일 수 있다. 만일 상기 포토레지스트층의 두께가 소자의 직경에 대하여 1 : 1.5 미만이면 후술할 금속컨택층이 포토레지스트 패턴을 덮어 리프트오프가 완전히 진행되지 않는 문제가 발생할 수 있고, 1 : 20 을 초과하면 금속컨택층을 형성하기 어려운 문제가 발생할 수 있다.
한편 상기 (2) 단계는 상기 초소형 LED 전극 어셈블리의 상부와 포토레지스트층 사이에 리프트오프층 더 형성시킬 수 있다. 구체적으로 초소형 LED 전극 어셈블리(300)의 상부에 도 6b와 같이 리프트오프층(310)을 형성할 수 있다. 상기 리프트오프층은 후술되는 (3)단계 이후에 상술한 포토레지스트층과 단차를 형성함에 따라서 실장전극의 측면에 연결된 초소형 LED 소자까지 전기적 컨택을 향상될 수 있다. 이에 대한 구체적인 설명은 후술하는 (4) 단계에서 설명한다. 또한 상기 리프트오프층(310)은 단차가 발생함에 따라, 후술하는 (4) 단계에서 더욱 용이하게 리프트오프층을 리프트오프할 수 있다.
상기 리프트오프층(310)은 통상적인 리프트오프층(310)의 코팅방법이라면 제한없이 사용할 수 있으며, 바람직하게는 300 ~ 5000 rpm 으로 3 ~ 50 초 동안 스핀코팅방법으로 코팅할 수 있다. 만일 300 rpm 미만으로 수행할 경우 리프트오프층(310)이 잘 코팅되지 않는 문제가 발생할 수 있고, 5000 rpm 을 초과하면 리프트오프층의 두께가 너무 얇아지는 문제가 발생할 수 있다. 또한, 만일 3 초 미만으로 수행하면 리프트오프층(310)이 균일하게 코팅되지 않는 문제가 발생할 수 있고, 50 초를 초과하면 리프트오프층의 두께가 너무 얇아지는 문제가 발생할 수 있다.
한편, 상기 리프트오프층(310)을 코팅시킨 후, 코팅된 리프트오프층(310)을 130 ~ 180℃에서 2 ~ 10분 동안 소프트베이크(Soft bake) 하여 리프트오프층(310)을 형성시킬 수 있다. 만일, 소프트베이크 온도가 130℃ 미만이면 코팅된 리프트오프층(310)이 잘 고화되지 않아 포토레지스트층의 현상 시 리프트오프층이 모두 제거될 수 있는 문제가 발생할 수 있고, 180℃를 초과하면 리프트오프층이 과하게 고화되거나 변성되어 현상액에 의해 리프트오프 패턴이 제대로 만들어지기 않는 문제가 발생할 수 있다. 또한, 만일 소프트베이크 시간이 2분 미만이면 코팅된 리프트오프층(310)이 잘 고화되지 않아 포토레지스트층의 현상 시 리프트오프층이 모두 제거될 수 있는 문제가 발생할 수 있고, 10분을 초과하면 리프트오프층이 과하게 고화되거나 변성되어 현상액에 의해 리프트오프 패턴이 제대로 만들어지기 않는 문제가 발생할 수 있다.
상기 소프트베이크를 마친 리프트오프층(310)의 두께는 소자의 직경에 대하여 1 : 1 ~ 2 의 두께 일 수 있다. 만일 상기 리프트오프층의 두께가 소자의 직경에 대하여 1 : 1 미만이면 리프트오프층이 소자를 완전히 덮지 못하므로 리프트오프가 어려운 문제가 발생할 수 있고, 1 : 2 를 초과하면 후술할 후면노광 시 동일한 시간 동안 노광을 할지라도 포토레지스트 패턴이 제대로 형성되지 않는 한 문제가 발생할 수 있다.
한편, 본 발명의 바람직한 일실시예에 따르면, 상술한 (2) 단계의 수행 전 (1) 단계를 통해 제조된 초소형 LED 전극 어셈블리를 200 ~ 1000℃에서, 바람직하게는 300 ~ 800℃에서 1 ~ 5 분간 열처리하는 단계를 더 포함할 수 있다. 상기 열처리 공정은 RTA(Rapid thermal anneling) 일 수 있는데, 상기 RTA 공정을 통하여 초소형 LED 소자의 도펀트(Dopant)를 활성화시킬 수 있고, 초소형 LED 소자가 끝단에 더 포함할 수 있는 전극의 저항을 낮추어 소자 전체저항을 낮출 수 있고, 이를 통해 전기적 컨택성이 더욱 향상된 초소형 LED 전극어셈블리를 제조할 수 있다. 한편, 반도체 소자는 도펀트의 공간 분포의 영향을 크게 받음에 따라 열처리 시간을 오래 하면 도펀트 원자들이 확산되어서 원하는 분포에서 벗어남에 따라서, 열처리 중에 반도체 내의 도펀트 원자가 이동하는 것을 최소화하기 위해서 열처리 공정으로 RTA 공정을 수행함이 바람직하다.
다음으로 본 발명에 따른 (3) 단계로서, 제1 실장전극 및 제2 실장전극 상부면이 노출되도록 상기 포토레지스트층을 현상시킨다.
상기 제1 실장전극 및 제2 실장전극 상부면이 노출되도록 상기 포토레지스트층은 후면노광(Back exposure) 및 직접 리소그래피(Direct lithography) 2가지방법으로 현상시킬 수 있다.
먼저, 후면노광(Back exposure) 방법에 대하여 설명한다. 구체적으로, 도 6d와 같이 후면노광(Back exposure) 방법으로 제1 실장전극 및 제2 실장전극 상부면이 노출되도록 상기 포토레지스트층을 현상시킬 수 있다. 보다 구체적으로 후면노광 방법을 사용 시, 상기 포토레지스트층은 음성포토레지스트층일 수 있고, 초소형 LED 전극 어셈블리(300) 하부에서 UV를 조사하여 리프트오프층(310) 및 포토레지스트층(320)의 노광된 영역을 불용화시킬 수 있다. 한편 상기 UV 조사는 3 ~ 30초 동안 조사할 수 있으며, 상기 UV를 조사한 이후 90 ~ 130℃에서 1 ~ 2 분 동안 열처리할 수 있다. 만일 상기 UV 조사 시간이 3초 미만이면 노광된 영역이 모두 불용성이 되지 않는 문제가 발생할 수 있고, 30초를 초과하면 제1 실장전극 및 제2 실장전극 상부의 포토레지스트층까지 노광 영역이 확장되어 전기적 컨택 향상 효과를 기대하기 어려운 문제가 발생할 수 있다. 다만 상기 UV 조사 시간은 조사되는 UV의 광량에 따라 다르므로 이에 제한되지 않는다. 또한, 상기 열처리 온도가 90℃ 미만이면 노광과 관계없이 현상액에 의해 포토레지스트층이 제거되는 문제가 발생할 수 있고, 130℃를 초과하면 포토레지스트층이 과하게 고화되거나 변성되어 현상이 어려운 문제가 발생할 수 있다. 또한, 상기 열처리 시간이 1분 미만이면 노광과 관계없이 현상액에 의해 포토레지스트층이 제거되는 문제가 발생할 수 있고, 2분을 초과하면 포토레지스트층이 과하게 고화되거나 변성되어 현상이 어려운 한 문제가 발생할 수 있다.
다음, 직접 리소그래피(Direct lithography) 방법에 대하여 설명한다. 구체적으로, 도 7은 본 발명의 바람직한 일실시예에 따른 금속컨택층의 형성과정을 나타내는 단면도인데, 상술한 도 6d의 후면노광 방법과 다르게 도 7d와 같이 직접 리소그래피(Direct lithography) 방법으로 UV를 조사할 수 있다. 도 7d는 상기 포토레지스트층으로 음성포토레지스트를 사용하여 직접 리소그래피 방법으로 UV를 조사하는 단계로써, 상기 포토레지스트층(420)의 상부에 실장전극(402)의 폭과 동일 또는 미만의 폭을 가진 마스크(404)를 형성하여, 상기 마스크(404)의 상부에서 UV를 조사하여 리프트오프층(410) 및 포토레지스트층(420)의 노광된 영역을 불용화시킬 수 있다. 한편, 상기 포토레지스트층으로 양성포토레지스트를 사용하여 직접 리소그래피 방법으로 UV를 조사하는 경우, 도 7d에서와 다르게 마스크(미도시)가 포토레지스트층(미도시) 상부에 형성될 수 있고, 보다 구체적으로 포토레지스트층(미도시)의 상부에, 베이스 기판(미도시) 상에 형성된 제1 실장전극(미도시) 및 제2 실장전극(미도시)의 이격공간에 대응하는 마스크(미도시)를 형성시켜 상기 마스크(미도시)의 상부에서 UV를 조사하여 리프트오프층(미도시) 및 포토레지스트층(미도시)의 노광된 영역을 가용화시킬 수 있다.
상기 UV 조사는 3 ~ 30초 동안 조사할 수 있으며, 상기 UV를 조사한 이후 90 ~ 130℃에서 1 ~ 3 분 동안 열처리할 수 있다. 만일 상기 UV 조사 시간이 3초 미만이면 노광된 영역이 모두 불용성이 되지 않는 문제가 발생할 수 있고, 30초를 초과하면 제1 실장전극 및 제2 실장전극 상부의 포토레지스트층까지 노광 영역이 확장되어 전기적 컨택 향상 효과를 기대하기 어려운 문제가 발생할 수 있다. 다만 상기 UV 조사 시간은 조사되는 UV의 광량에 따라 다르므로 이에 제한하지 않는다. 또한, 상기 열처리 온도가 90℃ 미만이면 노광과 관계없이 현상액에 의해 포토레지스트층이 제거되는 문제가 발생할 수 있고, 130℃를 초과하면 포토레지스트층이 과하게 고화되거나 변성되어 현상이 어려운 문제가 발생할 수 있다. 또한, 상기 열처리 시간이 1분 미만이면 노광과 관계없이 현상액에 의해 포토레지스트층이 제거되는 문제가 발생할 수 있고, 3분을 초과하면 포토레지스트층이 과하게 고화되거나 변성되어 현상이 어려운 문제가 발생할 수 있다.
이후, 도 6e와 같이 상기 리프트오프층(310) 및 포토레지스트층(320)을 현상할 수 있다. 구체적으로, 제1 실장전극 및 제2 실장전극 상부면이 노출되도록 상기 리프트오프층(311) 및 포토레지스트층(321)을 현상할 수 있으며, 현상 후 남아있는 포토레지스트층(321) 및 리프트오프층(311)의 측면은 상기 리프트오프층(311)의 측면이 함몰되어 포토레지스트층(321)과 리프트오프층(311) 간에 단차가 형성될 수 있다.
상기 (3) 단계의 현상에 사용되는 현상용액은 통상적으로 현상에 사용되는 현상용액이라면 제한없이 사용할 수 있으며, 바람직하게는 수산화테트라메틸암모늄 (TMAH), 수산화테트라에틸암모늄, 수산화테트라프로필암모늄, 수산화테트라부틸암모늄, 수산화메틸트리에틸암모늄, 수산화트리메틸에틸암모늄, 수산화디메틸디에틸암모늄, 수산화트리메틸(2-히드록시에틸)암모늄, 수산화트리에틸(2-히드록시에틸)암모늄, 수산화디메틸디(2-히드록시에틸)암모늄, 수산화디에틸(2-히드록시에틸)암모늄, 수산화메틸트리(2-히드록시에틸)암모늄, 수산화에틸트리(2-히드록시에틸)암모늄, 수산화테트라(2-히드록시에틸)암모늄 및 수산화칼륨 (KOH) 중에서 선택된 어느 하나를 사용할 수 있으며, 보다 바람직하게는 수산화테트라메틸암모늄 (TMAH)을 사용할 수 있다.
상기 (3) 단계는 상기 현상용액에서 30 ~ 300 초 동안 수행할 수 있으며, 바람직하게는 60 ~ 240 초 동안 수행할 수 있다. 만일 상기 현상시간이 30 초 미만이면 상기 리프트오프층(310) 및 포토레지스트층(320)이 잘 현상되지 않아 패턴을 형성하기 어려운 문제가 발생할 수 있고, 300초를 초과하면 노광과 관계없이 리프트오프층 및 포토레지스트층이 모두 현상되어 제거되는 문제가 발생할 수 있다.
한편, 상기 (3) 단계는 초소형 LED 소자(303)의 양끝단부 상부가 더 노출되도록 포토레지스트층(321)이 현상될 수 있다. 구체적으로, 도 10은 본 발명의 바람직한 일실시예에 따른 현상된 포토레지스트층을 포함하는 초소형 LED 전극 어셈블리의 사시도로써, (3) 단계 수행을 통해 베이스 기판(301)상에 이격되어 형성된 실장전극(302, 302') 사이 영역의 상부면에 남아있는 리프트오프층(311) 및 포토레지스트층(321a)을 나타낸다. 도 10에서 복수개의 초소형 LED 소자(303)이 실장전극(302)에 연결되어 있는데, 실장전극(302)에 초소형 LED 소자(303)가 연결된 영역의 상부의 포토레지스트층(321a)은 초소형 LED 소자(303)의 양끝단부가 더 노출되도록 현상된 것을 확인할 수 있다. 이는 후면노광(Back exposure)했을 때 UV가 포토레지스트층(321a)보다 초소형 LED 소자(303)에 먼저 도달하여 흡수가 이루어지므로 상대적으로 초소형 LED 소자(303)가 위치한 전극부분 상부에 위치한 포토레지스트층(321a)의 UV 조사량은 감소하여 불용화되지 않아 현상 시 제거되었기 때문이다. 이를 통해 이후 (4) 단계의 금속증착 시 금속컨택층을 형성하는데 더욱 유리할 수 있다.
한편, 현상 후 남아있는 포토레지스트층(321a) 및 리프트오프층(311)의 측면은 상기 리프트오프층(311)의 측면이 함몰되어 포토레지스트층(321a)과 리프트오프층(311) 간에 단차(A)가 형성될 수 있다. 상기 단차(A)에 대해서는 후술하는 (4) 단계에서 설명한다.
상기 현상 후 남아있는 포토레지스트층 및 리프트오프층의 폭의 길이 비는 1 : 0.2 ~ 0.8
한편, 상기 현상 후 남아있는 포토레지스트층(321a) 및 단차(A)가 형성된 리프트오프층(311)의 폭의 길이 비는 1 : 0.2 ~ 0.8 일 수 있다. 만일 상기 현상 후 남아있는 포토레지스트층(321a) 및 단차(A)가 형성된 리프트오프층(311)의 폭의 길이 비가 1 : 0.2 미만이면 리프트오프층이 견디지 못하고 패턴이 무너지는 문제가 발생할 수 있고, 1 : 0.8을 초과하면 리프트오프가 잘 되지 않고, 측면에 끼어서 실장된 초소형 LED 소자의 컨택성을 향상시킬 수 없는 문제가 발생할 수 있다.
한편, 상기 리프트오프층의 폭의 길이는 단차(A)가 형성된 리프트오프층(311)의 최단폭일 수 있다.
다음, (4) 단계로서 초소형 LED 전극 어셈블리의 상부를 금속증착 시켜 금속컨택층을 형성한다.
상기 (4) 단계는 (4-1) 포토레지스트층의 상부면을 포함하여 초소형 LED 전극어셈블리 상부를 금속증착시켜 금속컨택층을 형성하는 단계 및 (4-2) 상기 포토레지스트를 리프트오프 시키는 단계를 포함할 수 있다.
먼저, 상기 포토레지스트층의 상부면을 포함하여 초소형 LED 전극어셈블리 상부를 금속증착시켜 금속컨택층을 형성하는 (4-1) 단계는, 도 6f와 같이 상기 리프트오프층(311) 함몰 부분의 일부를 매립하여 금속증착층(330)이 형성될 수 있다. 이는 상기 (3) 단계에서 도 10과 같이 상기 포토레지스트층(321a)과 리프트오프층(311) 간에 단차가 형성되기 때문이며, 이를 통해 포토레지스트층(321a)을 리프트오프층(311) 없이 단독으로 사용할 때 보다 서로 다른 실장전극의 측면에 끼워져 연결되는 초소형 LED 소자와 실장전극 간에 더욱 용이하게 금속컨택층을 형성할 수 있다. 만일, 리프트오프층(311)을 포함하지 않을 경우에는 단차(A)가 발생하지 않기 때문에 초소형 LED 전극어셈블리 상부를 금속증착할 때 실장전극의 이격된 측면에 연결된 초소형 LED 소자(303)의 양끝단부를 포함하여 금속증착층(미도시)이 형성되기 어려운 문제가 발생할 수 있다.
구체적으로, 상기 리프트오프층이 형성됨에 따라, 일부의 초소형 LED 소자가 아닌 실장전극의 측면에 연결된 초소형 LED 소자 또한 전기적 컨택이 향상될 수 있다.
도 11은 본 발명의 일실시예에 따른 제1 실장전극과 제2 실장전극에 연결된 초소형 LED 소자의 사시도로써, 초소형 LED 전극 어셈블리에서 복수개의 초소형 LED 소자(703a ~ 703d)의 정렬성을 살펴보면, 제1 초소형 LED 소자(703a) 및 제4 초소형 LED 소자(703d)는 실장전극과 소자의 길이방향이 서로 수직이 되도록 가지런히 정렬되고 있으나, 제2 초소형 LED 소자(703b)는 실장전극의 측면에 비스듬히 끼워져 연결되고 있다. 또한, 제1 초소형 LED 소자(703a) 및 제2 초소형 LED 소자(703b)는 서로 다른 두 실장전극의 측면에 끼워져 연결되는데 반하여 제3 초소형 LED 소자(703c)는 일단은 전극의 측면에 일단은 전극의 상면에 연결되며, 제4 초소형 LED 소자(703d)는 소자 양단이 모두 서로 다른 두 실장전극 상면에 연결됨을 확인할 수 있고, 전극라인에 실장된 복수개의 초소형 LED 소자의 정렬성이 불규칙한 것을 확인할 수 있다. 이는 물리적으로 초소형임에 따라 기계나 사람의 손으로 일일이 낱개의 초소형 LED 소자를 전극라인상 정확히 원하는 위치에 원하는 방향으로 실장시킬 수 없고, 본 발명자에 의한 종래의 방법을 통해서도 초소형 LED 소자를 방향성이 있도록 모두 가지런히 실장시키기 매우 어렵기 때문이다.
또한, 도 11과 같이 제1 실장전극(702a) 및 제2 실장전극(702b)의 상부에만 금속증착층(704)이 형성될 경우 실장전극(702)의 측면에 연결된 초소형 LED 소자(703a, 703b)의 양끝단부에는 금속컨택층(704)이 형성되지 않기 때문에 초소형 LED 소자의 양끝단부가 모두 실장전극(702)의 상부에 연결된 초소형 LED 소자(703d)만이 전기적 컨택이 향상될 수 있지만, 상술한 (3) 단계에서 리프트오프층이 함몰되어, 포토레지스트층 및 리프트오프층간에 단차가 발생함에 따라, (4) 단계에서 도 11과는 달리 실장전극의 측면에 연결된 초소형 LED 소자의 양끝단부에도 금속컨택층이 형성되는 효과를 얻을 수 있다.
다음, 상기 포토레지스트를 리프트오프 시키는 (4-2) 단계는, 도 6g와 같이 리프트오프층(311) 및 상기 리프트오프층(311)상에 형성된 포토레지스트층(321)을 리프트오프 할 수 있다. 도 10과 같이 상기 (3) 단계에서 상기 포토레지스트층(321a)과 리프트오프층(311) 간에 단차가 형성됨에 따라 (4) 단계의 금속증착층(330) 형성 후 포토레지스트층(321a)을 리프트오프층 (311)없이 단독으로 사용할 때 보다 리프트오프층(311)을 리프트오프함에 있어서 더욱 용이하게 리프트오프층(311)을 리프트오프할 수 있다. 만일, 리프트오프층(311)을 포함하지 않을 경우에는 단차(A)가 발생하지 않기 때문에 포토레지스트층(321a) 및 상기 포토레지스트층(321a)의 상부면에 형성되는 금속증착층(미도시)을 리프트오프 하기 어려운 문제가 발생할 수 있다. 구체적으로, 리프트오프층(311) 없이 포토레지스트층(321a)을 리프트 오프하기 위해서는 포토레지스트층(321a)의 상부면에 비해 하부면의 폭이 짧은 역삼각형 형태가 되어야 하는데, 실질적으로 역삼각형의 형상을 가진 포토레지스트층을 형성하는 것은 무리가 있기 때문에 남아있는 포토레지스트층(321a)을 용이하게 리프트오프할 수 없는 문제가 발생할 수 있다.
상기 (4-2) 단계에서 금속증착층(330)은 리프트오프층(311)을 리프트오프 함으로써, 포토레지스트층(321) 상부면에 형성된 금속증착층(330a)은 리프트오프층(311) 및 포토레지스트층(321)과 함께 제거되고, 도 6g와 같이 초소형 LED 소자(303)의 양끝단부를 포함하는 실장전극(302) 상부에 형성된 금속증착층(330b)만 남게된다.
한편, 본 발명에 따른 제2 구현예는 (1) 베이스기판과 평행하게 상호 이격되어 형성된 제1 실장전극과 제2 실장전극에 소자의 단부가 각각 연결되도록 초소형 LED 소자를 자기정렬시켜 초소형 LED 전극 어셈블리를 제조하는 단계, (2) 상기 초소형 LED 전극 어셈블리의 상부에 금속증착층을 형성시키는 단계, (3) 상기 금속증착층의 상부에 포토레지스트층을 형성하는 단계, (4) 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 포토레지스트층 부분 중 적어도 일부가 제거되어 금속증착층의 상부면이 노출되도록, 상기 포토레지스트층을 현상시키는 단계 및 (5) 제거된 포토레지스트층 영역에 대응되는 금속증착층을 식각하여 금속컨택층을 형성하는 단계를 포함하는 전기적 컨택이 향상된 초소형 LED 전극어셈블리 제조방법을 제공한다.
도 8은 본 발명의 바람직한 일실시예에 따른 금속컨택층의 형성과정을 나타내는 단면도이다. 도 8a의 상기 (1) 단계는 상기 상술한 제조방법의 (1) 단계의 설명과 동일하여 이하 구체적인 설명을 생략한다.
다음, (2) 단계로서 상기 초소형 LED 전극 어셈블리의 상부에 금속증착층을 형성시킨다.
본 발명에 따른 제2구현예는 상술한 제1구현예와 다르게 (1) 단계이후에 전극어셈블리상에 포토레지스트층 등 없이 직접 금속증착층을 형성시키는데, 이는 (1) 단계에서 제조되는 초소형 LED 전극에셈블리의 실장전극 상 초소형 LED 의 배치, 정렬이 전원의 인가에 의한 소자의 자기정렬에 의존함에 따라서 기계적, 일률적인 배치가 되지 못하기 때문이며, 이에 따라 금속컨택층이 목적하는 부위에 정확히 형성되기 어렵기 때문이다.
구체적으로 도 11은 본 발명의 일실시예에 따른 제1 실장전극과 제2 실장전극에 연결된 초소형 LED 소자의 사시도로써, 초소형 LED 전극 어셈블리에서 초소형 LED 소자의 정렬성을 살펴보면, 전극라인에 실장된 복수개의 초소형 LED 소자의 정렬성이 불규칙한 것을 확인할 수 있다. 이는 물리적으로 초소형임에 따라 기계나 사람의 손으로 일일이 낱개의 초소형 LED 소자를 전극라인상 정확히 원하는 위치에 원하는 방향으로 실장시킬 수 없고, 본 발명자에 의한 종래의 방법을 통해서도 초소형 LED 소자를 방향성이 있도록 모두 가지런히 실장시키기 매우 어렵기 때문이다.
따라서, 상기와 같이 불규칙하게 정렬된 초소형 LED 소자들의 양끝단부에 금속컨택층을 형성하기 위해, 상기 (1) 단계를 수행한 후 초소형 LED 전극어셈블리 상부에 금속증착층을 형성한다. 만일 도 11과 같이 제1 실장전극(702a) 및 제2 실장전극(702b)의 상부에만 금속증착층(704)이 형성될 경우 초소형 LED 소자의 양 끝단부가 모두 실장전극(702)의 상부에 연결된 제4 초소형 LED 소자(703d)만이 전기적 컨택이 향상될 수 있고, 소자의 일끝단부 또는 양끝단부가 실장전극(702)의 측면에 연결된 제1 초소형 LED 소자(703a) 내지 제3 초소형 LED 소자(703c)의 경우 금속컨택층이 형성되지 않을 수 있는 문제가 있다.
구체적으로 도 8b와 같이 베이스 기판(501) 상부에 이격되어 형성된 실장전극(502)에 연결된 초소형 LED 소자(503)을 포함하는 초소형 LED 전극 어셈블리(500)의 상부에 금속증착층(510)을 형성시킨다. 상기 금속증착층(510) 형성 시 사용될 수 있는 금속은 통상적으로 금속증착에 사용되는 금속이라면 제한없이 사용될 수 있으며, 바람직하게는 티타늄(Ti), 금(Au), 크롬(Cr) 및 알루미늄(Al) 중에서 선택된 어느 하나 이상을 사용하는 것이 초소형 LED 전극 어셈블리의 전기적 컨택을 향상시키는데 더욱 유리하다.
한편, 상기 (2) 단계로 인하여 초소형 LED 소자의 활성층을 포함하는 측면상에도 금속증착층이 형성되는데, 이후 제1 도전성 반도체층 및 제2 도전성 반도체층을 전기적으로 연결하는 잔여 금속이 있을 경우 쇼트가 발생하여 전극에 단락이 발생하게 되는 문제점이 발생할 수 있다. 이에 따라 상기 초소형 LED 소자는 절연피막을 포함하는 것이 바람직하다.
구체적으로, 도 5와 같이 본 발명에 따른 초소형 LED 소자(20)는 상기 초소형 LED 소자(20)의 양끝단부를 제외한 외부면에 절연피막(26)을 포함할 수 있다. 제2 구현예에 따른 제조방법에 포함되는 초소형 LED 소자의 절연피막(26)은 상기 제1 구현예에서 상술한 바와 같은 목적 이외에 상술한 (2) 단계를 통해 초소형 LED 소자의 외부면에 직접 형성된 금속증착층이 (5) 단계에서 목적하는 수준으로 식각이 되지 않음에 따라서 초소형 LED 소자의 외부면에 남아있을 만일의 경우에 발생할 수 있는 해당 초소형 LED 소자의 전기적 단락문제를 원천적으로 방지시킬 수 있다. 구체적으로, (5) 단계의 식각공정 이후 초소형 LED 소자의 제1 도전성 반도체층 및 제2 도전성 반도체층을 연결하는 잔여 금속이 있을 경우 쇼트가 발생하여 전극에 단락이 발생할 수 있는데, 상기 절연피막(26)을 포함함으로써 이를 방지할 수 있다.
다음, (3) 단계로서 상기 금속증착층의 상부에 포토레지스트층(520)을 형성한다.
도 8c와 같이 상기 포토레지스트층(520)은 상기 (2) 단계에서 형성시킨 금속증착층(510)의 상부에 형성된다.
상기 포토레지스트층(520)은 통상적인 포토레지스트층(520)의 코팅방법이라면 제한 없이 사용할 수 있으며, 바람직하게는 300 ~ 4000 rpm으로 3 ~ 50 초 동안 스핀코팅방법으로 코팅할 수 있다. 만일 300 rpm 미만으로 수행할 경우 포토레지스트층(320)이 잘 코팅되지 않는 문제가 발생할 수 있고, 4000 rpm 을 초과하면 포토레지스트층의 두께가 너무 얇아지게 되므로 리프트오프가 완전히 진행되지 않는 문제가 발생할 수 있다. 또한, 만일 3 초 미만으로 수행하면 포토레지스트층(320)이 균일하게 코팅되지 않는 문제가 발생할 수 있고, 50 초를 초과하면 포토레지스트층의 두께가 너무 얇아지게 되므로 리프트오프가 완전히 진행되지 않는 문제가 발생할 수 있다. 다만 포토레지스트층의 스핀코팅 속도와 시간은 포토레지스트의 종류에 따라 다르므로 이에 제한하지 않는다.
한편, 상기 포토레지스트층(520)을 코팅시킨 후, 코팅한 포토레지스트층(520)을 고화시키기 위해서 70 ~ 110℃에서 1 ~ 5 분 동안 소프트베이크(Soft bake) 하여 포토레지스트층(520)을 고화시킬 수 있다.
만일, 소프트베이크 온도가 70℃ 미만이면 형성된 포토레지스트층(320)에 포함된 잔류 용매에 의해 노광설비 및 마스크 오염 문제가 발생할 수 있고, 110℃를 초과하면 포토레지스트층(320)이 변성되거나 포토레지스트의 반응 특성이 일정하게 유지되지 않으므로 원하는 패턴을 형성할 수 없는 문제가 발생할 수 있다. 또한, 만일 소프트베이크 시간이 1분 미만이면 형성된 포토레지스트층(320)에 포함된 잔류 용매에 의해 노광설비 및 마스크 오염 문제가 발생할 수 있고, 5분을 초과하면 포토레지스트층(320)이 변성되거나 포토레지스트의 반응 특성이 일정하게 유지되지 않으므로 원하는 패턴을 형성할 수 없는 문제가 발생할 수 있다. 다만 소프트베이크 온도와 시간은 포토레지스트의 종류에 따라 다르므로 이에 제한하지 않는다.
상기 소프트베이크를 마친 포토레지스트층(520)의 두께는 소자의 직경에 대하여 1 : 1.5 ~ 20의 두께를 가질 수 있다. 만일 상기 포토레지스트층의 두께가 소자의 직경에 대하여 1 : 1.5 미만이면 이후 단계에서 진행 될 금속컨택층 식각 과정에서 포토레지스트층이 같이 식각됨에 따라 목적하는 금속컨택층만을 식각할 수 없고, 1 : 20 을 초과하면 식각 과정에서 변성된 포토레지스트층의 제거가 어려워진다.
다음, (4) 단계로서 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 포토레지스트층 중 적어도 일부가 제거되어 금속증착층의 상부면이 노출되도록, 상기 포토레지스트층을 현상시킨다.
구체적으로, 금속증착층(510)의 상부에 음성 포토레지스트층을 형성시킨경우, 상기와 같이 포토레지스트층(520)을 경화시킨 후 도 8d와 같이 포토레지스트층의 상부에 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 마스크(504)를 형성하여 직접 리소그래피(Direct lithography) 방법으로 UV를 조사하여 포토레지스트층(520)의 노광된 영역을 불용화 시킬 수 있다. 상기 UV 조사는 0.3 ~ 30초 동안 조사할 수 있으며, 바람직하게는 0.5 ~ 15 초 동안 조사할 수 있다. 만일 상기 UV 조사 시간이 0.3초 미만이면 노광된 영역이 모두 불용성이 되지 않아 현상 시 초소형 LED 소자가 드러나는 문제가 발생할 수 있고, 30초를 초과하면 마스크(504)에 의해 노광영역이 제외된 포토레지스트층(520)까지 노광되는 문제가 발생할 수 있다. 다만 상기 UV 조사 시간은 조사되는 UV의 광량에 따라 다르므로 이에 제한하지 않는다.
한편 도 9는 본 발명의 바람직한 일실시예에 따른 금속컨택층의 형성과정을 나타내는 단면도인데, 금속증착층의 상부에 양성 포토레지스트층을 형성시킨 경우, 상기와 같이 포토레지스트층(620)을 경화시킨 후 도 9d와 같이 포토레지스트층(620)의 상부에 제1 실장전극 및 제2실장전극의 공간에 대응되는 마스크(604)를 형성하여 직접 리소그래피(Direct lithography) 방법으로 UV를 조사하여 포토레지스트층(620)의 노광된 영역을 가용화 시킬 수 있다. 상기 UV 조사는 0.5 ~ 30 초 동안 조사할 수 있으며, 바람직하게는 2 ~ 15 초 동안 조사할 수 있다. 만일 상기 UV 조사 시간이 0.5초 미만이면 노광된 영역이 모두 가용성이 되지 않아 패턴이 형성되지 않는 문제가 발생할 수 있고, 30초를 초과하면 제1 실장전극 및 제2 실장전극 상부의 포토레지스트(620)까지 노광영역이 확장되어 현상 시 초소형 LED 소자(603)가 드러나는 문제가 발생할 수 있다.
이후, 도 8e와 같이 상기 포토레지스트층(520)을 현상할 수 있다. 구체적으로, 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 상기 포토레지스트층(520)을 현상할 수 있으며, 이에 따라 현상 후 남아있는 포토레지스트층(521)은 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 상기 포토레지스트층이 제거될 수 있다.
상기 (4) 단계의 현상에 사용되는 현상용액은 통상적으로 현상에 사용되는 현상용액이라면 제한없이 사용할 수 있으며, 바람직하게는 수산화테트라메틸암모늄 (TMAH), 수산화테트라에틸암모늄, 수산화테트라프로필암모늄, 수산화테트라부틸암모늄, 수산화메틸트리에틸암모늄, 수산화트리메틸에틸암모늄, 수산화디메틸디에틸암모늄, 수산화트리메틸(2-히드록시에틸)암모늄, 수산화트리에틸(2-히드록시에틸)암모늄, 수산화디메틸디(2-히드록시에틸)암모늄, 수산화디에틸(2-히드록시에틸)암모늄, 수산화메틸트리(2-히드록시에틸)암모늄, 수산화에틸트리(2-히드록시에틸)암모늄, 수산화테트라(2-히드록시에틸)암모늄 및 수산화칼륨 (KOH) 중에서 선택된 어느 하나를 사용할 수 있으며, 보다 바람직하게는 수산화테트라메틸암모늄 (TMAH)을 사용할 수 있다.
한편, 음성 포토레지스트층을 형성시키는 경우 현상시간은 30 ~ 120 초일 수 있으며, 바람직하게는 45 ~ 105 초일 수 있다. 만일 상기 현상시간이 30초 미만이면 상기 포토레지스트층(520)이 잘 현상되지 않는 문제가 발생할 수 있고, 120 초를 초과하면 포토레지스트층(520)이 과도하게 현상되어 후술할 금속증착층 식각이 초소형 LED 소자(503)에 영향을 주는 문제가 발생할 수 있다.
또한 양성 포토레지스트층을 형성시키는 경우 현상시간은 15 ~ 75 초일 수 있으며, 바람직하게는 30 ~ 60 초일 수 있다. 만일 상기 현상시간이 15 초 미만이면 상기 포토레지스트층(620)이 잘 현상되지 않는 문제가 발생할 수 있고, 75 초를 초과하면 포토레지스트층(620)이 과도하게 현상되어 후술할 금속증착층 식각이 초소형 LED 소자(603)에 영향을 주는 문제가 발생할 수 있다.
한편, 상기 (4) 단계는 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 포토레지스트층 부분 중 적어도 일부가 제거될 수 있다. 다시 말해서, 포토레지스트층이 상기 이격공간에 비하여 좁은 폭으로 현상 될 수 있다.
도 11에 따른 초소형 LED 전극 어셈블리에서 초소형 LED 소자의 정렬성을 살펴보면, 전극라인에 실장된 복수개의 초소형 LED 소자의 정렬성이 불규칙한 것을 확인할 수 있다.
또한, 도 11과 같이 제1 실장전극(702a) 및 제2 실장전극(702b)의 상부에만 금속증착층(704)이 형성될 경우 실장전극(702)의 측면에 연결된 초소형 LED 소자(703a, 703b)의 양끝단부에는 금속컨택층(704)이 형성되지 않기 때문에 초소형 LED 소자의 양끝단부가 모두 실장전극(702)의 상부에 연결된 초소형 LED 소자(703d)만이 전기적 컨택이 향상될 수 있지만, 상기 (4) 단계에서 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 포토레지스트층 부분 중 적어도 일부가 제거됨으로써, 도 11과 다르게 실장전극의 측면에 연결된 초소형 LED 소자의 양끝단부에도 금속컨택층이 형성되는 효과를 얻을 수 있다.
다음, (5) 단계로서 제거된 포토레지스트층 영역에 대응되는 금속증착층을 식각하여 금속컨택층을 형성한다.
상기 (5) 단계는 (5-1) 제거된 포토레지스트층 영역에 대응되는 금속증착층만 제거되도록 상기 금속증착층을 식각하여 금속컨택층을 형성하는 단계 및 (5-2) 식각한 상기 초소형 LED 전극 어셈블리 상부의 포토레지스트를 제거하는 단계를 포함할 수 있다.
먼저, 상기 제거된 포토레지스트층 영역에 대응되는 금속증착층만 제거되도록 상기 금속증착층을 식각하여 금속컨택층을 형성하는 (5-1) 단계는, 도 8f와 같이 상기 제거된 포토레지스트층 영역에 대응되는 금속증착층이 식각될 수 있다.
상기 식각은 통상적으로 금속식각에 사용되는 방법이라면 제한없이 사용할 수 있으며, 바람직하게는 건식식각방법 및 습식식각방법일 수 있고, 보다 바람직하게는 건식식각방법을 사용하는 것이 일정한 방향성으로 식각하는데 더욱 유리하다. 또한 상기 건식식각은 통상적으로 건식식각에 사용되는 기체라면 제한없이 사용할 수 있으며, 바람직하게는 CF4 및 Cl2 중에서 선택되는 어느 하나의 기체를 사용할 수 있고, CF4 를 사용하는 경우 40 ~ 120 sccm, 90 ~ 110 W 및 0.040 ~ 0.070 Torr의 조건으로 수행할 수 있으며, Cl2를 사용하는 경우 10 ~ 30 sccm, 70 ~ 90 W 및 0.06 ~ 0.1 Torr의 조건으로 수행할 수 있다.
다음, 식각한 상기 초소형 LED 전극 어셈블리 상부의 포토레지스트를 제거하는 (5-2) 단계는 도 8g와 같이 초소형 LED 전극 어셈블리 상부의 포토레지스트층(521)을 제거할 수 있다.
상기 포토레지스트층(521)을 제거하기 위해서, 상기 초소형 LED 전극 어셈블리를 포토레지스트 리무버(PR remover)에 넣어서 상기 포토레지스트층(521)을 제거하는데, 상기 포토레지스트 리무버는 통상적으로 사용되는 포토레지스트 리무버라면 제한없이 사용할 수 있으며, 바람직하게는 2-(2-아미노에톡시)(2-(2-Aminoethoxy)), 에탄올(ethanol), 하이드록실아민(hydroxylamine) 및 카테콜(Catechol)을 포함하는 혼합액(EKC 265 polymer, DuPont), 아세톤, N-메틸피롤리돈 (1-Methyl-2-pyrrolidone, NMP), 디메틸설폭사이드(Dimethyl sulfoxide, DMSO) 중에서 선택된 어느 하나를 사용할 수 있으며, 보다 바람직하게는 EKC 265 polymer를 사용할 수 있다.
한편, 상기 (5-2) 단계는 55 ~ 75 ℃에서 상기 초소형 LED 전극 어셈블리를 포토레지스트 리무버에 5 ~ 30 분 동안 넣어서 수행할 수 있다. 만일 온도가 55℃ 미만이면 포토레지스트 리무버의 반응성이 낮기 때문에 포토레지스트층이 잘 제거가 되지 않는 문제가 발생할 수 있고, 온도가 75℃를 초과하면 초소형 LED 소자 및 전극에 문제가 발생할 수 있다. 또한, 5분 미만으로 수행할 경우 포토레지스트층이 완전히 제거되지 않는 문제가 발생할 수 있고, 30분을 초과할 경우 초소형 LED 소자 및 전극에 문제가 발생할 수 있다.
본 발명은 베이스기판, 상기 베이스기판과 평행하게 상호 이격되어 형성된 제1 실장전극과 제2 실장전극을 포함하는 전극라인, 상기 제1 실장전극과 제2 실장전극에 소자의 단부가 각각 연결된 복수개의 초소형 LED 소자 및 상기 제1 실장전극 및 제2 실장전극과 초소형 LED 소자 간의 연결부분에 대응하는 영역을 포함하여 상기 실장전극의 상부면을 덮도록 형성된 금속컨택층을 포함하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리를 제공한다. 구체적으로 도 6g, 도 7g, 도 8g 및 도 9g와 같은 금속컨택층을 포함하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리를 제공한다.
본 발명의 바람직한 일실시예에 따르면, 상기 금속컨택층은 실장전극 상부면을 기준으로 두께가 80 ~ 400 nm 일 수 있다. 만일 금속컨택층의 두께가 80 nm 미만이면 금속컨택층의 두께가 너무 얇기 때문에 정렬성이 불규칙한 초소형 LED 소자의 일단부를 완전히 덮을 수 없기 때문에 전기적 컨택 향상을 기대하기 어려운 문제가 발생할 수 있고, 400 nm 을 초과하게 되면 금속컨택층이 식각되면서 포토레지스트층의 옆면에 금속이 재증착 되어 전기적으로 단락이 발생할 수 있는 문제가 생길 수 있다.
한편, 상기 초소형 LED 소자는 양끝단부를 제외한 외부면에 절연피막을 포함할 수 있고, 상기 제1 실장전극 및 제2 실장전극과 초소형 LED 소자 간의 연결부분에 대응하는 영역에 속하지 않는 상기 초소형 LED 소자의 외부면에는 금속컨택층 유래의 잔여금속을 포함할 수 있다. 상기 절연피막을 포함하지 않을 시에 상기 대응하는 영역에 속하지 않는 상기 초소형 LED 소자의 외부면에 금속컨택층 유래의 잔여금속이 존재할 경우, 쇼트가 발생함에 따라 전기적 단락이 발생하여 실장전극에 연결된 초소형 LED 소자가 발생하지 않는 문제가 발생할 수 있으나, 본 발명의 상기 초소형 LED 소자는 절연피막을 포함하기 때문에 상기와 같은 문제가 발생하는 것을 방지할 수 있다.
이상에서 본 발명에 대하여 도면을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명의 실시예를 한정하는 것이 아니며, 본 발명의 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
이하, 본 발명을 하기 실시예들을 통해 설명한다. 이때, 하기 실시예들은 발명의 이해를 돕고, 발명을 예시하기 위하여 제시된 것일 뿐, 본 발명의 권리범위가 하기 실시예들에 의해 한정되는 것은 아니다.
실시예
제조예 1
석영(quartz) 소재의 두께 850 ㎛ 베이스 기판상에 도 2와 같은 전극라인을 제조하였다. 이 때, 상기 전극라인에서 제1 실장전극의 폭은 3 ㎛, 제2 실장전극의 폭은 3 ㎛, 상기 제1 실장전극과 인접한 제2 실장전극간의 간격은 2.5 ㎛, 전극의 두께는 0.2㎛ 이었으며, 제1 실장전극 및 제2 실장전극의 재질은 타이타늄/골드 이고, 상기 전극라인에서 초소형 LED 소자가 실장되는 영역의 면적은 4.2 x 107 ㎛2이었다.
이후 하기 표 1과 같은 스펙을 갖고, 도 6과 같은 구조를 가지며, 초소형 LED 소자의 활성층 부분에 하기 표 1과 같은 절연피막이 코팅된 초소형 LED 소자를 아세톤 100 중량부에 대해 1.0 중량부 혼합하여 초소형 LED 소자를 포함하는 분산용액을 제조하였다.
상기 제조된 분산용액을 전극라인 영역에 떨어뜨리고 이후 전극라인에 전압 VAc = 30 V, 주파수 950 kHz 인 교류전원을 1분 동안 인가하여 초소형 LED 어셈블리를 제조하였다.
구분 재질 높이(㎛) 직경(㎛)
제1 실장전극층 크롬 0.03 0.5
제1 도전성반도체층 n-GaN 2.14 0.5
활성층 InGaN 0.1 0.5
제2 도전성 반도체층 p-GaN 0.2 0.5
제2 실장전극층 크롬 0.03 0.5
절연피막 산화알루미늄 두께 0.02
초소형 LED 소자 - 2.5 0.52
실시예 1
상기 제조예 1에서 제조된 초소형 LED 전극 어셈블리에 810℃에서 2 분 동안 열처리하였다. 그 후 상기 초소형 LED 전극 어셈블리의 상부에 3000 rpm으로 35 초 동안 스핀코팅방법으로 리프트오프층(LOR 5B, MICROCHEM)을 형성하였고, 150℃에서 5 분 동안 소프트베이크 하였다. 상기 리프트오프층의 두께는 600nm 이었다.
상기 리프트오프층 상부면에 3000 rpm으로 35 초 동안 스핀코팅방법으로 포토레지스트층(DNR-L300-30, 동진쎄미켐)을 형성하였고, 90℃에서 1.5 분 동안 소프트베이크 하였다. 상기 포토레지스트층의 두께는 1.8 ㎛ 이었다.
상기 초소형 LED 전극 어셈블리에, UV를 후면노광방법으로 24 초 동안 조사한 후 110℃에서 1.5분동안 열처리를 하였고, 그 후 현상용액(AZ300, AZEM)에 170 초 동안 넣어서 현상하였다. 현상을 마친 초소형 LED 전극 어셈블리에 남아있는 포토레지스트층 및 리프트오프층은 측면 간에 1 ㎛의 단차가 형성되었으며, Cr/Au 를 증착하여 리프트오프층의 함몰부분의 일부를 매립하여 증착하였다. 금속증착 후 리프트오프층을 리프트오프하여 금속컨택층을 형성하였다. 상기 금속컨택층은 실장전극상부면을 기준으로 두께가 140 nm이었다.
실시예 2
리프트오프층을 형성하지 않은 것을 제외하면, 실시예 1과 동일하게 실시하여 제조하였다.
실시예 3
상기 제조예 1에서 제조된 초소형 LED 전극 어셈블리에 810℃에서 2 분 동안 열처리(RTA) 공정을 수행하지 않은 것을 제외하면, 실시예 1과 동일하게 실시하여 제조하였다.
실시예 4
상기 제조예 1에서 제조된 초소형 LED 전극 어셈블리에 810℃에서 2 분 동안 열처리하였다. 그 후 상기 초소형 LED 전극 어셈블리 상부에 알루미늄(Al) 증착층을 형성하고, 상기 금속증착층의 상부에 3000 rpm으로 35 초 동안 스핀코팅 방법으로 음성 포토레지스트층(DNR-L300-30, 동진쎄미켐)을 형성하였고, 90℃에서 1.5 분 동안 소프트베이크 하였다. 상기 음성 포토레지스트층의 두께는 1.8 ㎛ 이었다.
상기 음성 포토레지스트층의 상부에 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 마스크를 형성하여 직접 리소그래피 방법으로 3 초 동안 UV를 조사하였고, 상기 UV를 조사한 초소형 LED 전극 어셈블리를 현상용액(AZ300, AZEM)에 60 초 동안 넣고 현상하여, 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 상기 포토레지스트층을 제거하였다. 그 후 CF4를 사용하여 50 sccm, 100W 및 0.055 Torr의 조건으로 건식식각하여 상기 제거된 포토레지스트층 영역에 대응되는 금속증착층을 식각하였다. 마지막으로, 초소형 LED 전극 어셈블리에 남아있는 포토레지스트층을 제거하기 위하여, 포토레지스트 리무버 (AZ 700, AZEM)를 사용하여 60℃에서 15 분 동안 포토레지스트 리무버에 넣어서 포토레지스트층을 제거하여 금속컨택층을 형성하였다. 상기 금속컨택층은 실장전극상부면을 기준으로 두께가 140 nm이었다.
한편, 실시예 4의 초소형 LED 소자는 초소형 LED 소자의 양끝단부의 외부면을 제외한 외부영역에 절연피막을 포함하는 초소형 LED 소자를 사용하였다.
비교예 1
전기도금공정을 수행하기 위하여, 전해조(410)에 전해도금액(420)을 투입한다. 전해도금액(420)은 HAuCl4(Aldrich 사, 99.99% trace netals basis, 30 중량% in dilute HCl)을 탈이온수에 희석하여 0.05mM의 농도로 제조하였다. 다음으로, 작업전극(working electrode)(440), 기준전극(reference electrode)(460) 및 상대전극(counter electrode)(450)을 상기 전해도금액(420)에 침지시킨다. 작업전극(440)으로 제조예 1에서 제조된 초소형 LED 전극 어셈블리를 사용하였고, 기준전극으로는 Ag/AgCl 전극, 상대전극으로는 Pt 플레이트를 사용하였다. 다음으로, 전원(430)에 상기 작업전극(440), 기준전극(460) 및 상대전극(450)을 전기적으로 연결시킨다. 이 때, 전원(430)의 (+)에는 상대전극(450)을 연결하고, (-)에는 작업전극(440)으로 사용되는 제조예 1에서 제조된 초소형 LED 전극 어셈블리의 제1 실장전극을 연결한 후, 25분 동안 -0.2V의 펄스(pulse)파로 전원(430)을 인가하였다. 전원(430)은 2초 동안 인가하고, 2초 동안 휴지시켜주는 과정으로 하여 금속층이 형성된 초소형 LED 전극 어셈블리를 제조하였다. 상기 금속층은 실장전극상부면을 기준으로 두께가 50 nm이었다.
비교예 2
전원인가를 40분 동안 수행한 것을 제외하면, 비교예 1과 동일하게 실시하여 금속층이 형성된 초소형 LED 전극 어셈블리를 제조하였다. 상기 금속층은 실장전극상부면을 기준으로 두께가 140 nm이었다.
비교예3
상기 제조예 1에서 제조된 초소형 LED 전극 어셈블리에 810℃에서 2 분 동안 열처리하여 용매를 제거한 초소형 LED 전극 어셈블리를 제조하였다.
실험예
실험예 1
실시예 및 비교예에서 제조된 초소형 전극어셈블리에 대해 전극라인에 전압 VAc = 60 Vpp, 주파수 60 Hz 인 교류전원을 1분 동안 인가하여 청색을 발광하는 초소형 LED 소자를 관찰하였다.
이 후, 전극라인에 실질적으로 실장된 초소형 LED 소자의 개수에 대하여 청색 발광하는 초소형 LED 소자의 개수의 비율을 측정하여, 하기 표 2에 나타내었다.
구분 실시예 1 실시예 2 실시예 3 실시예 4 비교예1 비교예2 비교예3
비율(%)1 ) 100 48 24 95 33 33 20
1) 상기 표 2에서 "비율"은 실장된 초소형 LED 소자의 개수에 대한 청색발광하는 초소형 LED 소자의 개수에 대하여, 실시예 1을 100으로 하였을 때 상대적인 비율을 나타낸 것이다.
상기 표 2에서 알 수 있듯이, 본 발명에 따른 과정 및 조건을 모두 만족하는 실시예 1 및 실시예 4가, 이를 만족하지 못하는 실시예 2, 실시예 3 및 비교예에 비하여 실장된 초소형 LED 소자의 개수에 대한 청색발광하는 초소형 LED 소자의 개수의 비율이 더욱 높은 것을 알 수 있다.
구체적으로, 실시예 1은 후면노광 방법으로 현상하였을 때, 소자의 전극부분에 UV가 투과하지 못하기 ?문에 초소형 LED 소자의 양끝단부 상부다 더 노출되도록 포토레지스트층이 현상되게 되며 이에 따라 금속컨택층이 소자의 양끝단부를 더욱 용이하게 덮을수 있게되어, 일부의 전극과의 연결성이 좋지 않은 초소형 LED 소자들도 전극에 연결되어 전기적 컨택을 향상시킬 수 있기 때문에 청색 발광하는 초소형 LED 소자의 개수가 많았다. 이를통해, 금속층이 초소형 LED 소자 및 전극의 컨택성을 향상시키는 것을 알 수 있다.
또한, 실시예 2는 리프트오프층을 형성하지 않았기 때문에, 실장전극의 측면에 연결된 초소형 LED 소자의 양끝단부에 금속컨택층이 용이하게 형성되지 못하였고, 이로 인해 발광하는 LED 소자의 개수가 적었다.
또한, 실시예 3은 열처리(RTA) 공정을 수행하지 않았기 때문에, 초소형 LED 소자의 도펀트(Dopant)가 활성화되지 않았고, 초소형 LED 소자가 단부에 포함되는 전극의 저항이 높아 소자 전체저항이 높았으며, 이에 따라 해당 구동전압에서 발광하는 LED 소자의 개수가 적었다.
또한, 실시예 4는 (5) 단계에서 건식식각방법을 사용하기 때문에 초소형 LED 소자의 길이방향과 수직 및 전극라인의 높이 방향과 평행한 방향으로 방향성 있게 식각되게 된다. 또한, 절연피막을 포함하기 때문에 초소형 LED 소자의 표면에 금속이 일부 남게 되더라도 전기적 단락이 발생하지 않기 때문에 청색발광하는 초소형 LED 소자의 개수가 많았다.
또한, 비교예 1은 형성된 금속층의 두께가 얇았기 때문에, 전극라인의 측면에 연결된 초소형 LED 소자의 전기적컨택을 향상시킬 수 없었으며, 이에 따라 목적하는 만큼의 초소형 LED 소자의 컨택성을 향상시킬 수 없었다. 도 12에서 볼 수 있듯이, 전기도금은 초소형 LED 소자 및 전극의 컨택성을 용이하게 향상시킬 수 없었으며, 이에 따라 발광하는 초소형 LED 소자의 개수가 적었다.
또한, 비교예 2는 형성된 금속층의 두께는 동일 했지만, 오랜시간 동안 지속적으로 전압이 인가되므로 때문에 전극 및 소자에 파손 또는 결함이 발생하였고, 이에 따라 청색발광하는 초소형 LED 소자의 개수가 적었다.
또한, 비교예 3은 실장전극의 측면에 끼어서 연결된 초소형 LED 소자의 컨택성을 향상시킬수 없었기 때문에, 실질적으로 발광하는 초소형 LED 소자의 개수가 적었다.
실험예 2
상기 실시예 1 및 실시예 2에 대하여 포토레지스트층을 리프트오프하는데 소요되는 시간을 측정하여 하기 표 3에 나타내었다.
구분 실시예 1 실시예 2
리프트오프 시간(s) 60　 540　
상기 표 3에서 알 수 있듯이, 리프트오프층을 포함하는 실시예 1이 리프트오프층을 포함하지 않는 실시예 2에 비하여 리프트오프 시간이 월등히 짧은 것을 알 수 있다.
구체적으로, 실시예 1은 현상단계에서 포토레지스트층과 리프트오프층 간에 단차가 형성됨에 따라 리프트오프층을 리프트오프함에 있어서 더욱 용이하게 리프트오프층을 리프트오프할 수 있었다. 하지만, 리프트오프층을 포함하지 않는 실시예 2는 단차가 발생하지 않기 때문에 포토레지스트층을 리프트오프 하기 어려웠기 때문에 리프트오프 시간이 길었다.

Claims (17)

  1. (1) 베이스기판과 평행하게 상호 이격되어 형성된 제1 실장전극 및 제2 실장전극에 소자의 단부가 각각 연결되도록 초소형 LED 소자를 자기정렬시켜 초소형 LED 전극 어셈블리를 제조하는 단계;
    (2) 상기 초소형 LED 전극 어셈블리의 상부에 포토레지스트층을 형성시키는 단계;
    (3) 제1 실장전극 및 제2 실장전극 상부면이 노출되도록 상기 포토레지스트층을 현상시키는 단계; 및
    (4) 초소형 LED 전극 어셈블리의 상부를 금속증착 시켜 금속컨택층을 형성하는 단계;를 포함하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  2. 제1항에 있어서, 상기 (1) 단계와 (2) 단계 사이에 상기 초소형 LED 전극 어셈블리를 200℃ ~ 1000℃에서 1분 ~ 5분간 열처리하는 단계를 더 포함하는 것을 특징으로 하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  3. 제1항에 있어서, 상기 (2) 단계는 상기 초소형 LED 전극 어셈블리의 상부와 포토레지스트층 사이에 리프트오프층을 더 형성시키고,
    상기 (3) 단계는 제1 실장전극 및 제2 실장전극 상부면이 노출되도록 상기 리프트오프층 및 포토레지스트층이 현상되며, 현상 후 남아있는 포토레지스트층 및 리프트오프층의 측면은 상기 리프트오프층의 측면이 함몰되어 포토레지스트층과 리프트오프층 간에 단차가 형성된 것을 특징으로 하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  4. 제3항에 있어서, 상기 현상 후 남아있는 포토레지스트층 및 리프트오프층의 폭의 길이 비는 1 : 0.2 ~ 0.8 인 것을 특징으로 하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  5. 제3항에 있어서, 상기 (3) 단계 이후, (4) 단계에서 형성되는 금속컨택층은 상기 리프트오프층 함몰 부분의 일부를 매립하도록 증착되는 것을 특징으로 하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  6. 제1항에 있어서, 상기 (3) 단계는 초소형 LED 소자의 양끝단부 상부가 더 노출되도록 포토레지스트층이 현상되는 것을 특징으로 하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  7. 제1항에 있어서, 상기 (4) 단계는
    (4-1) 포토레지스트층의 상부면을 포함하여 초소형 LED 전극 어셈블리 상부를 금속증착시켜 금속컨택층을 형성하는 단계; 및
    (4-2) 상기 포토레지스트를 리프트오프 시키는 단계;를 포함하는 것을 특징으로 하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  8. (1) 베이스기판과 평행하게 상호 이격되어 형성된 제1 실장전극과 제2 실장전극에 소자의 단부가 각각 연결되도록 초소형 LED 소자를 자기정렬시켜 초소형 LED 전극 어셈블리를 제조하는 단계;
    (2) 상기 초소형 LED 전극 어셈블리의 상부에 금속증착층을 형성시키는 단계;
    (3) 상기 금속증착층의 상부에 포토레지스트층을 형성하는 단계;
    (4) 제1 실장전극 및 제2 실장전극 사이의 이격공간에 대응되는 포토레지스트층 부분 중 적어도 일부가 제거되어 금속증착층의 상부면이 노출되도록, 상기 포토레지스트층을 현상시키는 단계; 및
    (5) 제거된 포토레지스트층 영역에 대응되는 금속증착층을 식각하여 금속컨택층을 형성하는 단계;를 포함하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  9. 제8항에 있어서, 상기 초소형 LED 소자는 양끝단부를 제외한 외부면에 절연피막을 포함하는 것을 특징으로 하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  10. 제8항에 있어서, 상기 (1) 단계와 (2) 단계 사이에 상기 초소형 LED 전극 어셈블리를 200℃ ~ 1000℃에서 1분 ~ 5분간 열처리하는 단계를 더 포함하는 것을 특징으로 하는 전기적 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  11. 제8항에 있어서, 상기 (5) 단계는
    (5-1) 제거된 포토레지스트층 영역에 대응되는 금속증착층만 제거되도록 상기 금속증착층을 식각하여 금속컨택층을 형성하는 단계; 및
    (5-2) 식각한 상기 초소형 LED 전극 어셈블리 상부의 포토레지스트를 제거하는 단계;를 포함하는 것을 특징으로 하는 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  12. 제11항에 있어서, 상기 (5-1) 단계는 건식 식각(Dry etching)으로 수행하는 것을 특징으로 하는 컨택이 향상된 초소형 LED 전극 어셈블리 제조방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020160181410A 2016-12-28 2016-12-28 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법 KR101874993B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160181410A KR101874993B1 (ko) 2016-12-28 2016-12-28 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법
US15/855,767 US10497680B2 (en) 2016-12-28 2017-12-27 Nanoscale LED electrode assembly having improved electrical contact and manufacturing method thereof
US16/701,117 US10867972B2 (en) 2016-12-28 2019-12-02 Nanoscale LED electrode assembly having improved electrical contact and manufacturing method thereof
US17/121,574 US11495585B2 (en) 2016-12-28 2020-12-14 Nanoscale LED electrode assembly having improved electrical contact and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160181410A KR101874993B1 (ko) 2016-12-28 2016-12-28 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180072059A Division KR20180077114A (ko) 2018-06-22 2018-06-22 전기적 컨택이 향상된 초소형 led 전극 어셈블리

Publications (1)

Publication Number Publication Date
KR101874993B1 true KR101874993B1 (ko) 2018-07-05

Family

ID=62625194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160181410A KR101874993B1 (ko) 2016-12-28 2016-12-28 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법

Country Status (2)

Country Link
US (3) US10497680B2 (ko)
KR (1) KR101874993B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149514A1 (ko) * 2019-01-15 2020-07-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2020213832A1 (ko) * 2019-04-16 2020-10-22 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2020230989A1 (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2022250396A1 (ko) * 2021-05-25 2022-12-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2022260359A1 (ko) * 2021-06-08 2022-12-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2022265244A1 (ko) * 2021-06-17 2022-12-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11749788B2 (en) 2019-12-30 2023-09-05 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101874993B1 (ko) 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법
US10676809B2 (en) * 2018-06-20 2020-06-09 Lockheed Martin Corporation Methods and systems for generating patterns on flexible substrates
CN110323309B (zh) * 2019-07-05 2020-11-13 深超光电（深圳）有限公司 显示面板制作方法及显示面板制作系统
KR20210022800A (ko) * 2019-08-20 2021-03-04 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
US11869880B2 (en) 2019-11-05 2024-01-09 Samsung Electronics Co., Ltd. Method of transferring micro-light emitting diode for LED display
KR20210063504A (ko) * 2019-11-22 2021-06-02 삼성디스플레이 주식회사 발광 소자, 표시 장치 및 이의 제조 방법
KR20210084789A (ko) 2019-12-27 2021-07-08 삼성디스플레이 주식회사 표시 장치
KR20210090780A (ko) * 2020-01-10 2021-07-21 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 디스플레이 장치
WO2023152873A1 (ja) * 2022-02-10 2023-08-17 日本電信電話株式会社 ナノ構造デバイスの作製方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627365B1 (ko) * 2015-11-17 2016-06-08 피에스아이 주식회사 편광을 출사하는 초소형 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 led 편광램프

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115920B2 (en) * 2007-11-14 2012-02-14 3M Innovative Properties Company Method of making microarrays
US9112085B2 (en) * 2009-11-30 2015-08-18 The Royal Institution For The Advancement Of Learning/Mcgill University High efficiency broadband semiconductor nanowire devices
KR101163646B1 (ko) 2010-05-06 2012-07-09 순천대학교 산학협력단 Ｌｅｄ 모듈을 위한 어드레스 전극라인 및 제조방법
KR101244926B1 (ko) 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR101490758B1 (ko) * 2013-07-09 2015-02-06 피에스아이 주식회사 초소형 led 전극어셈블리 및 이의 제조방법
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
KR101429095B1 (ko) * 2013-07-09 2014-08-12 피에스아이 주식회사 초소형 led 전극어셈블리를 이용한 led 램프
US20170035264A1 (en) * 2015-08-04 2017-02-09 Chase Brogan Popcorn Ceiling Texture Removal Debris Collector
US9997501B2 (en) * 2016-06-01 2018-06-12 X-Celeprint Limited Micro-transfer-printed light-emitting diode device
KR101874993B1 (ko) * 2016-12-28 2018-07-05 피에스아이 주식회사 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101627365B1 (ko) * 2015-11-17 2016-06-08 피에스아이 주식회사 편광을 출사하는 초소형 led 전극어셈블리, 이의 제조방법 및 이를 포함하는 led 편광램프

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149514A1 (ko) * 2019-01-15 2020-07-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
WO2020213832A1 (ko) * 2019-04-16 2020-10-22 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
WO2020230989A1 (ko) * 2019-05-10 2020-11-19 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US11749788B2 (en) 2019-12-30 2023-09-05 Samsung Display Co., Ltd. Display device and method of manufacturing the same
WO2022250396A1 (ko) * 2021-05-25 2022-12-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2022260359A1 (ko) * 2021-06-08 2022-12-15 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2022265244A1 (ko) * 2021-06-17 2022-12-22 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20210175217A1 (en) 2021-06-10
US10497680B2 (en) 2019-12-03
US11495585B2 (en) 2022-11-08
US10867972B2 (en) 2020-12-15
US20180182741A1 (en) 2018-06-28
US20200105726A1 (en) 2020-04-02

Similar Documents

Publication Publication Date Title
KR101874993B1 (ko) 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법
KR102524797B1 (ko) 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조 방법
KR101490758B1 (ko) 초소형 led 전극어셈블리 및 이의 제조방법
KR101628345B1 (ko) 초소형 led 전극어셈블리의 제조방법
KR101730929B1 (ko) 선택적 금속오믹층을 포함하는 초소형 led 전극어셈블리 제조방법
CN105431940B (zh) 利用超小型发光二极管电极组件的发光二极管灯
US9570425B2 (en) Display comprising ultra-small LEDs and method for manufacturing same
KR101770632B1 (ko) 자가 조립형 초소형 led 전극어셈블리 제조용 용매 및 이를 통해 자가 조립형 초소형 led 전극어셈블리를 제조하는 방법
KR102053217B1 (ko) 초소형 led 전극 어셈블리 및 이의 제조 방법
US20220093676A1 (en) Ultra-small led electrode assembly having improved luminance and method of manufacturing the same
KR20100061132A (ko) 질화물계 반도체 발광소자의 제조방법
KR102171697B1 (ko) Led 전극 어셈블리 및 이의 제조 방법
KR102282383B1 (ko) Led 전극 어셈블리 및 이의 제조 방법
KR102358601B1 (ko) Led 전극 어셈블리 및 이의 제조 방법
CN212542467U (zh) 一种高亮度led
KR102583708B1 (ko) 초소형-led 유연 스킨 패치 및 이의 제조방법
TWI469388B (zh) 具表面粗化結構之發光二極體及其製備方法
US20220310878A1 (en) Ultra-thin led electrode assembly and method for manufacturing thereof
KR101679756B1 (ko) 발광 다이오드 패키지 및 그 제조방법
CN111900240A (zh) 一种高亮度led及其制备方法
CN117712240A (zh) 一种发光二极管芯片及制备方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant