CN117712240A - 一种发光二极管芯片及制备方法 - Google Patents
一种发光二极管芯片及制备方法 Download PDFInfo
- Publication number
- CN117712240A CN117712240A CN202311696332.3A CN202311696332A CN117712240A CN 117712240 A CN117712240 A CN 117712240A CN 202311696332 A CN202311696332 A CN 202311696332A CN 117712240 A CN117712240 A CN 117712240A
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- light
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 315
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000003892 spreading Methods 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 24
- 238000001704 evaporation Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 230000007423 decrease Effects 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 9
- 238000005566 electron beam evaporation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 239000011324 bead Substances 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- XWROUVVQGRRRMF-UHFFFAOYSA-N F.O[N+]([O-])=O Chemical compound F.O[N+]([O-])=O XWROUVVQGRRRMF-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Abstract
本发明提供一种发光二极管芯片及制备方法，所述发光二极管芯片包括第一衬底及依次沉积在所述第一衬底上的第一半导体层、第一P型半导体层、第一发光层、第一N型半导体层、第二发光层、第二P型半导体层、第二半导体层、第三P型半导体层、第三发光层、第二N型半导体层、第四发光层、第四P型半导体层及连接层；所述连接层包括第四电流扩展层和N型半导体互联层，所述第四电流扩展层分别将所述第一P型半导体层、所述第二P型半导体层、所述第三P型半导体层及所述第四P型半导体层形成公共的电流输入端，所述N型半导体互联层分别将所述第一N型半导体层及所述第二N型半导体层形成公共的电流输出端，芯片亮度大幅度提升。
Description
技术领域
本发明属于半导体技术领域，具体地涉及一种发光二极管芯片及制备方法。
背景技术
近年来发光二极管芯片工艺在政府支持和各大产商竞争下快速发展，被广泛的应用于通用照明、特种照明、直显显示屏、背光显示屏、车灯等各个领域。
现有的发光二极管存在以下缺陷；
发光二极管最重要的参数就是亮度和电压，相同面积的发光二极管亮度越高，所需要的能耗就越少，越省电，所以如何提升发光二极管的发光亮度是从业者一直追求的方向。
发明内容
为了解决上述技术问题，本发明提供了一种发光二极管芯片及制备方法，用于解决相同的芯片面积下如何提升发光二极管亮度的技术问题。
一方面，该发明提供以下技术方案，一种发光二极管芯片，包括第一衬底及依次沉积在所述第一衬底上的第一半导体层、第一P型半导体层、第一发光层、第一N型半导体层、第二发光层、第二P型半导体层、第二半导体层、第三P型半导体层、第三发光层、第二N型半导体层、第四发光层、第四P型半导体层及连接层；
所述连接层包括第四电流扩展层和N型半导体互联层，所述第四电流扩展层分别将所述第一P型半导体层、所述第二P型半导体层、所述第三P型半导体层及所述第四P型半导体层形成公共的电流输入端，所述N型半导体互联层分别将所述第一N型半导体层及所述第二N型半导体层形成公共的电流输出端。
与现有技术相比，本发明的有益效果是：通过所述第四电流扩展层分别将所述第一P型半导体层、所述第二P型半导体层、所述第三P型半导体层及所述第四P型半导体层形成公共的电流输入端，所述N型半导体互联层分别将所述第一N型半导体层及所述第二N型半导体层形成公共的电流输出端的设置，将第一发光层、第二发光层、第三发光层、及第四发光层在垂直方向上形成并联结构，使得所述的发光二极管芯片在同等面积同电源驱动的情况下，芯片亮度大幅度提升；且制备成灯珠的过程中只需要一个支架封装一次，节约封装制作及耗材成本。
进一步的，所述第一N型半导体层及所述第二N型半导体层均为Si掺杂的N型半导体层，且所述第一N型半导体层及所述第二N型半导体的Si掺杂浓度相同。
进一步的，所述第一发光层、所述第二发光层、所述第三发光层及所述第四发光层均由周期性层叠的GaN层与InGaN层组成，且所述第一发光层、所述第二发光层、所述第三发光层及所述第四发光层的所述GaN层和所述InGaN层的数量从靠近自远离所述第一衬底的方向上依次减少一所述GaN层和一所述InGaN层；
所述第一P型半导体层、所述第二P型半导体层、所述第三P型半导体层及所述第四P型半导体层均为Mg掺杂的P型半导体，且所述第一P型半导体层、所述第二P型半导体层、所述第三P型半导体层及所述第四P型半导体层的Mg掺杂浓度从靠近自远离所述第一衬底的方向上依次降低。
进一步的，所述第一半导体层包括第一键合层和第一电流扩展层，所述第二半导体层包括第二电流扩展层、第二键合层及第三电流扩展层，所述连接层还包括绝缘层；
所述第一键合层、所述第一电流扩展层、所述第一P型半导体层、所述第一发光层、所述第一N型半导体层、所述第二发光层、所述第二P型半导体层、所述第二电流扩展层、所述第二键合层、所述第三电流扩展层、所述第三P型半导体层、所述第三发光层、所述第二N型半导体层、所述第四发光层、所述第四P型半导体层及所述绝缘层依次沉积在所述第一衬底上，其中，所述第四电流扩展层和所述N型半导体互联层均沉积在所述绝缘层上。
进一步的，所述第三电流扩展层的厚度小于所述第二电流扩展层的厚度。
另一方面，本发明还提出一种发光二极管芯片制备方法，所述制备方法包括以下步骤：
提供第一衬底，在所述第一衬底上依次沉积第一半导体层、第一P型半导体层、第一发光层、第一N型半导体层、第二发光层、第二P型半导体层、第二半导体层、第三P型半导体层、第三发光层、第二N型半导体层、第四发光层及第四P型半导体层，以形成第一芯片层；
在所述第一芯片层上刻蚀，以使所述第二N型半导体层部分暴露、所述第二N型半导体层部分暴露、所述第一半导体层的第一电流扩展层部分暴露、所述第二半导体层的第二电流扩展层部分暴露和所述第二半导体层的第三电流扩展层部分暴露，以形成第二芯片层；
在所述第二芯片层沉积一绝缘层，腐蚀部分所述绝缘层，以使所述绝缘层形成多个导电通孔，其中，多个所述导电通孔分别与所述第一电流扩展层、所述第二电流扩展层、所述第三电流扩展层、所述第一N型半导体层、所述第二N型半导体层及所述第四P型半导体层相对应，以形成第三芯片层；
在所述第三芯片层上沉积第四电流扩展层，以使所述第一P型半导体层、所述第二P型半导体层、所述第三P型半导体层及所述第四P型半导体层形成公共的电流输入端，在所述第三芯片层上沉积N型半导体互联层，以使所述第一N型半导体层及所述第二N型半导体层形成公共的电流输出端。
进一步的，形成所述第一芯片层的步骤包括：
提供第二衬底，在所述第二衬底上依次沉积第二P型半导体层、第二发光层、第一N型半导体层、第一发光层、第一P型半导体层、第一电流扩展层及第一键合层第一子层；
提供第一衬底，在所述衬底上蒸镀第一键合层第二子层，将所述第一键合层第一子层对准第一键合层第二子层，利用热压键合工艺将所述第一键合层第二子层与所述第一键合层第一子层键合在一起，以使所述第二衬底上的所有层沉积在所述第一衬底上，去除掉所述第二衬底，暴露所述第二P型半导层，利用磁控溅射技术在所述第二P型半导层表面沉积第二电流扩展层，在所述第二电流扩展层表面蒸镀第二键合层第一子层；
提供第三衬底，在所述第三衬底上依次沉积第四P型半导体层、第四发光层、第二N型半导体层、第三发光层、第三半导体层、第三电流扩展层及第二键合层第二子层，将所述第二键合层第一子层对准所述第二键合层第二子层，利用热压键合工艺将所述第二键合层第一子层与所述第二键合层第二子层键合在一起，以使所述第三衬底上的所有层沉积在所述第一衬底上，去除掉所述第三衬底，暴露所述第二P型半导层，以形成第一芯片层。
进一步的，所述第一键合层第二子层和所述第一键合层第一子层均包括Ti、Pt、Ti、Ni及Au中的一种或者多种。
进一步的，所述第四电流扩展层包括Al或Ag中的一种。
附图说明
图1为本发明第一实施例中的发光二极管芯片的结构示意图。
图2为本发明第二实施例中发光二极管芯片的制备方法流程图。
图3为本发明第二实施例中步骤S01的发光二极管芯片结构流程图。
图4为本发明第二实施例中步骤S02的发光二极管芯片结构流程图。
图5为本发明第二实施例中步骤S03的发光二极管芯片结构示意图。
图6为本发明第二实施例中步骤S04的发光二极管芯片结构流程图。
主要元件符号说明：10、第二衬底；20、第三衬底；111、第一P型半导体层；112、第二P型半导体层；113、第三P型半导体层；114、第四P型半导体层；211、第一量子阱层；212、第二量子阱层；213、第三量子阱层；214、第四量子阱层；31、第一N型半导体层；32、第二N型半导体层；41、第一电流扩展层；42、第二电流扩展层；43、第三电流扩展层；44、第四电流扩展层；51、第一键合层；511、第一键合层第一子层；512、第一键合层第二子层；61、第三衬底；71、第二键合层；711、第二键合层第一子层；712、第二键合层第二子层；81、绝缘层；811、导电通孔；91、N型半导体互联层。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1，所示为本发明第一实施例中的发光二极管芯片，包括第一衬底61及依次沉积在所述第一衬底61上的第一半导体层、第一P型半导体层111、第一发光层、第一N型半导体层31、第二发光层、第二P型半导体层112、第二半导体层、第三P型半导体层113、第三发光层、第二N型半导体层32、第四发光层、第四P型半导体层114及连接层；
所述连接层包括第四电流扩展层44和N型半导体互联层91，所述第四电流扩展层44分别将所述第一P型半导体层111、所述第二P型半导体层112、所述第三P型半导体层113及所述第四P型半导体层114形成公共的电流输入端，所述N型半导体互联层91分别将所述第一N型半导体层31及所述第二N型半导体层32形成公共的电流输出端。
在本实施例中，所述第一半导体层包括第一键合层51和第一电流扩展层41，所述第二半导体层包括第二电流扩展层42、第二键合层71及第三电流扩展层43，所述连接层还包括绝缘层81；所述第一键合层51、所述第一电流扩展层41、所述第一P型半导体层111、所述第一发光层、所述第一N型半导体层31、所述第二发光层、所述第二P型半导体层112、所述第二电流扩展层42、所述第二键合层71、所述第三电流扩展层43、所述第三P型半导体层113、所述第三发光层、所述第二N型半导体层32、所述第四发光层、所述第四P型半导体层114及所述绝缘层81依次沉积在所述第一衬底61上，其中，所述第四电流扩展层44和所述N型半导体互联层91均沉积在所述绝缘层81上。
值得说明的是，所述第四电流扩层通过连接第三电流扩展层43及第二电流扩展层42及第一电流扩展层41将将所述第一P型半导体层111、所述第二P型半导体层112、所述第三P型半导体层113及所述第四P型半导体层114连接起来形成公共的电流输入端，所述N型半导体互联层91通过连接第一N型半导体层31与第二N型半导体层32形成公共的电流输出端，通过如此设置将第一发光层、第二发光层、第三发光层、及第四发光层在垂直方向上形成并联结构，使得所述的发光二极管芯片在同等面积同电源驱动的情况下，芯片亮度大幅度提升；且制备成灯珠的过程中只需要一个支架封装一次，节约封装制作及耗材成本。
在本实施例中，所述第一P型半导体层111、所述第二P型半导体层112、所述第三P型半导体层113及所述第四P型半导体层114均为Mg掺杂的P型半导体，且所述第一P型半导体层111、所述第二P型半导体层112、所述第三P型半导体层113及所述第四P型半导体层114的Mg掺杂浓度从靠近自远离所述第一衬底61的方向上依次降低。可以理解为，所述第一P型半导体层111、所述第二P型半导体层112、所述第三P型半导体层113及所述第四P型半导体层114的Mg掺杂浓度自下而上依次降低。
在本实施例中，所述第一N型半导体层31及所述第二N型半导体层32均为Si掺杂的N型半导体层，且所述第一N型半导体层31及所述第二N型半导体的Si掺杂浓度相同。
在本实施例中，所述第一发光层、所述第二发光层、所述第三发光层及所述第四发光层均由周期性层叠的GaN层与InGaN层组成，且所述第一发光层、所述第二发光层、所述第三发光层及所述第四发光层的所述GaN层和所述InGaN层的数量从靠近自远离所述第一衬底61的方向上依次减少一所述GaN层和一所述InGaN层。所述第一发光层、所述第二发光层、所述第三发光层及所述第四发光层均为发光层。可以理解的是，从所述第一发光层、所述第二发光层、所述第三发光层及所述第四发光层的GaN层与InGaN层的数量自下而上依次减少一对GaN层与InGaN层，比如说第一发光层由10个周期性层叠的GaN层与InGaN层组成，则第一发光层由10个周期性层叠的GaN层与InGaN层组成、第二发光层由9个周期性层叠的GaN层与InGaN层组成、第三发光层由8个周期性层叠的GaN层与InGaN层组成、及第四发光层由7个周期性层叠的GaN层与InGaN层组成。
在本实施例中，所述第三电流扩展层43的厚度小于所述第二电流扩展层42的厚度。
实施例二
请参阅图2，所示为本发明第二实施例中的一种发光二极管芯片的制备方法，所述方法包括以下步骤：步骤S01-步骤S04；
S01，提供第一衬底61，在所述第一衬底61上依次沉积第一半导体层、第一P型半导体层111、第一发光层、第一N型半导体层31、第二发光层、第二P型半导体层112、第一半导体层、第三P型半导体层113、第三发光层、第二N型半导体层32、第四发光层及第四P型半导体层114，以形成第一芯片层；
在本实施例中，形成所述第一芯片层的步骤包括：
提供第二衬底10，在所述第二衬底10上依次沉积第二P型半导体层112、第二发光层、第一N型半导体层31、第一发光层、第一P型半导体层111、第一电流扩展层41及第一键合层第一子层511；
提供第一衬底61，在所述衬底61上蒸镀第一键合层第二子层512，将所述第一键合层第一子层511对准第一键合层第二子层512，利用热压键合工艺将所述第一键合层第二子层512与所述第一键合层第一子层511键合在一起，以使所述第二衬底10上的所有层沉积在所述第一衬底61上，去除掉所述第二衬底10，暴露所述第二P型半导层，利用磁控溅射技术在所述第二P型半导层表面沉积第二电流扩展层42，在所述第二电流扩展层42表面蒸镀第二键合层第一子层711；
提供第三衬底61，在所述第三衬底61上依次沉积第四P型半导体层114、第四发光层、第二N型半导体层32、第三发光层、第三半导体层、第三电流扩展层43及第二键合层第二子层712，将所述第二键合层第一子层711对准所述第二键合层第二子层712，利用热压键合工艺将所述第二键合层第一子层711与所述第二键合层第二子层712键合在一起，以使所述第三衬底61上的所有层沉积在所述第一衬底61上，去除掉所述第三衬底61，暴露所述第二P型半导层，以形成第一芯片层；
请参阅图3，在具体实施时：
首先提供第一本征Si衬底(第二衬底10)，然后在所述第二衬底10上利用MOCVD工艺依次沉积第二P型半导体层112、第二发光层、第一N型半导体层31、第一发光层、第一P型半导体层111，接着利用电子束蒸镀工艺在所述第一P型半导体层111蒸镀一金属Ag或Al作为第一电流扩展层41，所述第一电流扩层既起到电流横向扩展的作用，又起到反射光线的作用，接着利用电子束蒸镀工艺在所述第一电流扩展层41表面利用电子束蒸镀工艺依次蒸镀Ti/Pt/Ti/Ni/Au金属作为第一键合层第一子层511；
提供一N型或P型掺杂的Si衬底(第一衬底61)，然后在所述第一衬底61上利用电子束蒸镀工艺依次蒸镀Ti/Pt/Ti/Ni/Au金属作为第一键合层第二子层512；
将第一键合层第一子层511对准第一键合层第二子层512，然后利用热压键合工艺将第一键合层第一子层511的最后一层(Au金属)与第一键合层第二子层512的最后一层(Au金属)键合在一起，形成第一键合层51，此时所述第二衬底10上的所有层沉积在所述第一衬底61上；
在所述第一衬底61表面贴蓝膜，对所述第一衬底61进行保护，然后利用硝酸氢氟酸的混合液去除掉所述第二衬底10，暴露所述第二P型半导层，然后去除蓝膜；
在所述第二P型半导体层112上利用磁控溅射技术在所述第二P型半导层表面沉积氧化铟锡做为第二电流扩展层42，接着在所述第二电流扩展层42表面利用电子束蒸镀工艺蒸镀一SiO2薄膜做为第二键合层第一子层711；
提供第二本征Si衬底(第三衬底61)，然后在所述第三衬底61上利用MOCVD工艺依次沉积第四P型半导体层114、第四发光层、第二N型半导体层32、第三发光层、及第三半导体层，接着利用磁控溅射技术在所述第三半导体层表面沉积一氧化铟锡薄膜做为第三电流扩展层43，所述第三电流扩展层43厚度小于第二扩展层厚，然后在所述第三电流扩展层43的表面利用电子束蒸镀工艺蒸镀一SiO2薄膜做为第二键合层第二子层712；
将完成之后的第二键合层第一子层711对准完成之后的第二键合层第二子层712，然后利用热压键和技术将第二键合层第一子层711和第二键合层第二子层712键合在一起,形成第二键合层71，此时所述第三衬底61上的所有层沉积在所述第一衬底61上；
在所述第一衬底61表面贴蓝膜，对所述第一衬底61进行保护，然后利用硝酸氢氟酸的混合液去除掉所述第三衬底61，暴露所述第四P型半导层，然后去除蓝膜。
S02，在所述第一芯片层上刻蚀，以使所述第二N型半导体层32部分暴露、所述第二N型半导体层32部分暴露、所述第一半导体层的第一电流扩展层41部分暴露、所述第二半导体层的第二电流扩展层42部分暴露和所述第二半导体层的第三电流扩展层43部分暴露，以形成第二芯片层；
请参阅图4，具体实施时：
在所述第四P型半导体层114表面涂布光刻胶，然后曝光显影，露出部分第四P型半导体层114，然后利用电感耦合等离子体刻蚀工艺刻蚀掉暴露出的第四P型半导体层114直至第三电流扩展层43；
接着在所述第四P型半导体层114及暴露出的第三电流扩展层43表面涂布光刻胶，然后曝光、显影去除掉部分第三电流扩展层43之上的光刻胶，将其暴露出来，然后利用电感耦合等离子体刻蚀技术去除掉暴露出的第三电流电流扩展层，直至第二电流扩展层42，
接着在所述第四P型半导体层114和暴露出的第三电流扩展层43及第二电流扩展层42表面涂布光刻胶，然后曝光显影去除掉部分第二电流扩展层42之上的光刻胶，然后利用等离子体刻蚀工艺刻蚀暴露出的部分，直至第一电流扩展层41；
接着在所述第四P型半导体层114及暴露出的第三电流扩展层43、第二电流扩展层42、第一电流扩展层41表面涂布光刻胶，然后曝光、显影去除掉部分第四P型半导体层114表面的光刻，然后利用电感耦合等离子体刻蚀工艺去除掉暴露出的第四P型半导体层114直至第二N型半导体层32，形成第二N型半导体层32导电台阶；
接着在继续在所述第四P型半导体层114及暴露出的第三电流扩展层43、第二电流扩展层42、第一电流扩展层41表面及第二N型半导体层32导电台阶表面涂布光刻胶，然后曝光、显影去除掉部分第四P型半导层表面光刻胶，然后利用电感耦合等离子刻蚀工艺去除掉暴露出的第四P型半导体层114直至第一N型半导体层3131，形成第一N型半导体层31导电台阶。
S03，在所述第二芯片层沉积一绝缘层81，腐蚀部分所述绝缘层81，以使所述绝缘层81形成多个导电通孔811，其中，多个所述导电通孔811分别与所述第一电流扩展层41、所述第二电流扩展层42、所述第三电流扩展层43、所述第一N型半导体层31、所述第二N型半导体层32及所述第四P型半导体层114相对应，以形成第三芯片层；
请参阅图5，具体实施时：
利用PECVD工艺在所述第四P型半导体层114114及暴露出的第三电流扩展层43、第二电流扩展层42、第一电流扩展层41表面及第二N型半导体层32导电台阶和第三N型半导体层导电台阶表面沉积一SiO2薄膜做为绝缘层81，接着在所述绝缘层81表面涂布光刻胶，然后曝光、显影去除掉部分光刻胶，然后利用BOE腐蚀液去除掉部分绝缘层81，分别在暴露出的第一电流扩展层41、第二电流扩展层42、第三电流扩展层43、第一N型半导体层31导电台阶、第二N型半导体层32导电台阶以及第四P型半导体层114上形成导电通孔811，用于导电。
S04，在所述第三芯片层上沉积第四电流扩展层44，以使所述第一P型半导体层111、所述第二P型半导体层112、所述第三P型半导体层113及所述第四P型半导体层114形成公共的电流输入端，在所述第三芯片层上沉积N型半导体互联层91，以使所述第一N型半导体层31及所述第二N型半导体层32形成公共的电流输出端；
请参阅图6，具体实施时：
在所述绝缘层81及多个导电通孔811表面涂布光刻胶，然后曝光、显影，去除掉部分光刻胶，然后利用电子束蒸镀工艺蒸镀一Al金属薄膜或Ag金属薄膜，然后利用金属剥离工艺去除掉多余的金属，便得到第四电流扩展层44，所述第四电流扩展层44通过第四P型半导体层114上的导电通孔811与第四半导体层形成电性连接，且第四电流扩展层44通过第一电流扩层、第二电流扩展层42、第三电流扩展层43之上的导电通孔811与第一电流扩层、第二电流扩展层42、第三电流扩展层43形成电性电流，由于第一电流扩展层41与第一P型半导体层111形成电性连接，第二电流扩展层42与第二P型半导体形成电性连接，第三电流扩展层43与第三P型半导体形成电性连接，相当于第四电流扩层分别与第一P型半导体层111、第二P型半导体层112、第三P型半导体层113、第四P型半导体层114形成了电性连接，将四个P型半导体层形成了并联，作为了四个P型半导体层公共的电流输入端；
接着在所述第四电流扩展层44表面及未被第四电流扩展层44覆盖的绝缘层81和导电通孔811表面涂布光刻胶，然后曝光显影去除掉部分光刻胶，然后利用电子束蒸镀工艺蒸镀Cr、Al、Ti、Pt、Ni、Au、Sn金属中的一种或多种，然后利用金属剥离工艺去除掉多余的金属和光刻胶，得到N型半导体互联层91,所述N型半导体互联层91通过设置于第一N型半导体层31导电台阶之上的导电通孔811及设置于第二N型半导体层32导电台阶之上的绝缘层81与第一N型半导体层31及第二N型半导体层32形成电性连接，既通过N型半导体层互联层将第一N型半导体层31及第二N型半导体并联起来，既N型半导体层互联层作为公共的电流输出端。
综上，本发明上述实施例当中的发光二极管芯片及制备方法，通过所述第四电流扩展层44分别将所述第一P型半导体层111、所述第二P型半导体层112、所述第三P型半导体层113及所述第四P型半导体层114形成公共的电流输入端，所述N型半导体互联层91分别将所述第一N型半导体层31及所述第二N型半导体层32形成公共的电流输出端的设置，将第一发光层、第二发光层、第三发光层、及第四发光层在垂直方向上形成并联结构，使得所述的发光二极管芯片在同等面积同电源驱动的情况下，芯片亮度大幅度提升；且制备成灯珠的过程中只需要一个支架封装一次，节约封装制作及耗材成本。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围为的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围为。因此，本发明专利的保护范围为应以所附权利要求为准。
Claims (9)
1.一种发光二极管芯片，其特征在于，包括第一衬底及依次沉积在所述第一衬底上的第一半导体层、第一P型半导体层、第一发光层、第一N型半导体层、第二发光层、第二P型半导体层、第二半导体层、第三P型半导体层、第三发光层、第二N型半导体层、第四发光层、第四P型半导体层及连接层；
所述连接层包括第四电流扩展层和N型半导体互联层，所述第四电流扩展层分别将所述第一P型半导体层、所述第二P型半导体层、所述第三P型半导体层及所述第四P型半导体层形成公共的电流输入端，所述N型半导体互联层分别将所述第一N型半导体层及所述第二N型半导体层形成公共的电流输出端。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述第一半导体层包括第一键合层和第一电流扩展层，所述第二半导体层包括第二电流扩展层、第二键合层及第三电流扩展层，所述连接层还包括绝缘层；
所述第一键合层、所述第一电流扩展层、所述第一P型半导体层、所述第一发光层、所述第一N型半导体层、所述第二发光层、所述第二P型半导体层、所述第二电流扩展层、所述第二键合层、所述第三电流扩展层、所述第三P型半导体层、所述第三发光层、所述第二N型半导体层、所述第四发光层、所述第四P型半导体层及所述绝缘层依次沉积在所述第一衬底上，其中，所述第四电流扩展层和所述N型半导体互联层均沉积在所述绝缘层上。
3.根据权利要求2所述的发光二极管芯片，其特征在于，所述第三电流扩展层的厚度小于所述第二电流扩展层的厚度。
4.根据权利要求1所述的发光二极管芯片，其特征在于，所述第一N型半导体层及所述第二N型半导体层均为Si掺杂的N型半导体层，且所述第一N型半导体层及所述第二N型半导体的Si掺杂浓度相同。
5.根据权利要求1所述的发光二极管芯片，其特征在于，所述第一发光层、所述第二发光层、所述第三发光层及所述第四发光层均由周期性层叠的GaN层与InGaN层组成，且所述第一发光层、所述第二发光层、所述第三发光层及所述第四发光层的所述GaN层和所述InGaN层的数量从靠近自远离所述第一衬底的方向上依次减少一所述GaN层和一所述InGaN层；
所述第一P型半导体层、所述第二P型半导体层、所述第三P型半导体层及所述第四P型半导体层均为Mg掺杂的P型半导体，且所述第一P型半导体层、所述第二P型半导体层、所述第三P型半导体层及所述第四P型半导体层的Mg掺杂浓度从靠近自远离所述第一衬底的方向上依次降低。
6.一种如权利要求1-5任一项所述的发光二极管芯片的制备方法，其特征在于，包括以下步骤：
提供第一衬底，在所述第一衬底上依次沉积第一半导体层、第一P型半导体层、第一发光层、第一N型半导体层、第二发光层、第二P型半导体层、第二半导体层、第三P型半导体层、第三发光层、第二N型半导体层、第四发光层及第四P型半导体层，以形成第一芯片层；
在所述第一芯片层上刻蚀，以使所述第二N型半导体层部分暴露、所述第二N型半导体层部分暴露、所述第一半导体层的第一电流扩展层部分暴露、所述第二半导体层的第二电流扩展层部分暴露和所述第二半导体层的第三电流扩展层部分暴露，以形成第二芯片层；
在所述第二芯片层沉积一绝缘层，腐蚀部分所述绝缘层，以使所述绝缘层形成多个导电通孔，其中，多个所述导电通孔分别与所述第一电流扩展层、所述第二电流扩展层、所述第三电流扩展层、所述第一N型半导体层、所述第二N型半导体层及所述第四P型半导体层相对应，以形成第三芯片层；
在所述第三芯片层上沉积第四电流扩展层，以使所述第一P型半导体层、所述第二P型半导体层、所述第三P型半导体层及所述第四P型半导体层形成公共的电流输入端，在所述第三芯片层上沉积N型半导体互联层，以使所述第一N型半导体层及所述第二N型半导体层形成公共的电流输出端。
7.根据权利要求6所述的发光二极管芯片的制备方法，其特征在于，形成所述第一芯片层的步骤包括：
提供第二衬底，在所述第二衬底上依次沉积第二P型半导体层、第二发光层、第一N型半导体层、第一发光层、第一P型半导体层、第一电流扩展层及第一键合层第一子层；
提供第一衬底，在所述衬底上蒸镀第一键合层第二子层，将所述第一键合层第一子层对准第一键合层第二子层，利用热压键合工艺将所述第一键合层第二子层与所述第一键合层第一子层键合在一起，以使所述第二衬底上的所有层沉积在所述第一衬底上，去除掉所述第二衬底，暴露所述第二P型半导层，利用磁控溅射技术在所述第二P型半导层表面沉积第二电流扩展层，在所述第二电流扩展层表面蒸镀第二键合层第一子层；
提供第三衬底，在所述第三衬底上依次沉积第四P型半导体层、第四发光层、第二N型半导体层、第三发光层、第三半导体层、第三电流扩展层及第二键合层第二子层，将所述第二键合层第一子层对准所述第二键合层第二子层，利用热压键合工艺将所述第二键合层第一子层与所述第二键合层第二子层键合在一起，以使所述第三衬底上的所有层沉积在所述第一衬底上，去除掉所述第三衬底，暴露所述第二P型半导层，以形成第一芯片层。
8.根据权利要求6所述的发光二极管芯片的制备方法，其特征在于，所述第一键合层第二子层和所述第一键合层第一子层均包括Ti、Pt、Ti、Ni及Au中的一种或者多种。
9.根据权利要求6所述的发光二极管芯片的制备方法，其特征在于，所述第四电流扩展层包括Al或Ag中的一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311696332.3A CN117712240A (zh) | 2023-12-12 | 2023-12-12 | 一种发光二极管芯片及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311696332.3A CN117712240A (zh) | 2023-12-12 | 2023-12-12 | 一种发光二极管芯片及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117712240A true CN117712240A (zh) | 2024-03-15 |
Family
ID=90156272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311696332.3A Pending CN117712240A (zh) | 2023-12-12 | 2023-12-12 | 一种发光二极管芯片及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117712240A (zh) |
-
2023
- 2023-12-12 CN CN202311696332.3A patent/CN117712240A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10644195B2 (en) | Manufacturing method of light emitting diode device and light emitting diode device having light emitting units with each light emitting unit including second sub light emitting unit in tandem with first sub light emitting unit | |
| US7538360B2 (en) | Nitride-based semiconductor light-emitting device and manufacturing method thereof | |
| JP5554792B2 (ja) | 発光素子及びその製造方法 | |
| KR101874993B1 (ko) | 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조방법 | |
| CN108878468B (zh) | 一种显示基板及其制作方法、显示面板、显示装置 | |
| KR102524797B1 (ko) | 전기적 컨택이 향상된 초소형 led 전극 어셈블리 및 이의 제조 방법 | |
| CN101203966B (zh) | 发光装置及其制造方法 | |
| CN1788357A (zh) | 具有一个有源区域以及耦合到其相对表面的电接触件的发光装置及其制作方法 | |
| CN114342094A (zh) | 发光二极管及制备方法和显示面板 | |
| CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
| CN113871520A (zh) | 一种半导体发光元件及制作方法 | |
| CN117712240A (zh) | 一种发光二极管芯片及制备方法 | |
| KR101115533B1 (ko) | 플립칩 구조의 발광 소자 및 이의 제조 방법 | |
| CN113437197A (zh) | 一种倒装led芯片及其制作方法 | |
| KR100646635B1 (ko) | 복수 셀의 단일 발광 소자 및 이의 제조 방법 | |
| TWI667786B (zh) | 發光二極體顯示器及其製造方法 | |
| CN106784223A (zh) | 发光二极管及其制作方法 | |
| KR20200124195A (ko) | Led 전극 어셈블리 및 이의 제조 방법 | |
| CN100481534C (zh) | 发光二极管及其制造方法 | |
| CN100392884C (zh) | 发光二极管及其制造方法 | |
| CN110504280A (zh) | 显示阵列 | |
| CN116230734B (zh) | 一种全彩mini LED芯片及制备方法 | |
| CN117393681B (zh) | 一种倒装发光二极管芯片的制备方法及发光二极管芯片 | |
| CN114497300B (zh) | 发光二极管和发光装置 | |
| CN115274961A (zh) | 一种电极金属层制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |