CN117393681B - 一种倒装发光二极管芯片的制备方法及发光二极管芯片 - Google Patents
一种倒装发光二极管芯片的制备方法及发光二极管芯片 Download PDFInfo
- Publication number
- CN117393681B CN117393681B CN202311695382.XA CN202311695382A CN117393681B CN 117393681 B CN117393681 B CN 117393681B CN 202311695382 A CN202311695382 A CN 202311695382A CN 117393681 B CN117393681 B CN 117393681B
- Authority
- CN
- China
- Prior art keywords
- layer
- bearing
- falling
- flow
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 110
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 229910052709 silver Inorganic materials 0.000 claims abstract description 53
- 239000004332 silver Substances 0.000 claims abstract description 51
- 238000000151 deposition Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 50
- 238000005566 electron beam evaporation Methods 0.000 claims description 26
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 22
- 238000001704 evaporation Methods 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 12
- 238000007747 plating Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 230000008020 evaporation Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000009616 inductively coupled plasma Methods 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 4
- 238000003892 spreading Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000000313 electron-beam-induced deposition Methods 0.000 claims 1
- 230000007797 corrosion Effects 0.000 abstract description 9
- 238000005260 corrosion Methods 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000010586 diagram Methods 0.000 description 5
- 239000002923 metal particle Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005019 vapor deposition process Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种倒装发光二极管芯片的制备方法及发光二极管芯片，所述制备方法包括提供一衬底，在所述衬底沉积半导体层；利用第一制备工艺在所述半导体层上沉积第一承载层，利用第二制备工艺在所述第一承载层上沉积第二承载层，利用第三制备工艺在所述第二承载层上沉积第三承载层，以使所述第一承载层、所述第二承载层及所述第三承载层共同构成防脱落层；利用腐蚀工艺腐蚀部分所述防脱落层直至暴露部分所述半导体层，以在所述防脱落层形成多个防脱落通孔，其中，在所述第一承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大，解决银反射镜容易脱落的问题，提升倒装发光二极管芯片的良率。
Description
技术领域
本发明属于半导体技术领域，具体地涉及一种倒装发光二极管芯片的制备方法及发光二极管芯片。
背景技术
近年来发光二极管芯片工艺快速发展，被广泛的应用于通用照明、特种照明、直显显示屏、背光显示屏、车灯等各个领,倒装发光二极管芯片更是具有耐大电流冲击、可靠性高、光效高等优点。
现有的发光二极管存在以下缺陷；
倒装发光二极管在外延层背离衬底的一面设置反射镜使外延层发出的光线从衬底面发出，一般设置银金属反射镜或无机材料的布拉格反射镜，银金属可以实现任何角度的全反射，故利用银金属反射镜制备的倒装发光二极管芯片光效高于利用无机材料的布拉格反射镜制备的发光二极管光效；但银金属反射镜与ITO粘附力较低，制备过程中容易脱落，造成倒装发光二极管芯片良率降低。
发明内容
为了解决上述技术问题，本发明提供了一种倒装发光二极管芯片的制备方法及发光二极管芯片，用于解决银金属反射镜与ITO粘附力较低，制备过程中容易脱落，造成倒装发光二极管芯片良率降低的技术问题。
一方面，该发明提供以下技术方案，一种倒装发光二极管芯片的制备方法，所述制备方法包括：
提供一衬底，在所述衬底沉积半导体层；
利用第一制备工艺在所述半导体层上沉积第一承载层，利用第二制备工艺在所述第一承载层上沉积第二承载层，利用第三制备工艺在所述第二承载层上沉积第三承载层，以使所述第一承载层、所述第二承载层及所述第三承载层共同构成防脱落层；
去除部分所述防脱落层直至暴露部分所述半导体层，以在所述防脱落层形成多个防脱落通孔，且所述防脱落通孔分别形成在所述第一承载层、所述第二承载层及所述第三承载层上，其中，在所述第一承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大，在所述第三承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大；
在靠近所述防脱落通孔的所述防脱落层上及所述防脱落通孔内蒸镀银反射镜层，在所述银反射镜层依次沉积绝缘层及焊盘层。
与现有技术相比，本发明的有益效果是：通过在ITO薄膜上形成防脱落层及防脱落通孔的配合，以使部分镀银反射镜层内嵌于防脱落层的防脱落通孔内，彻底解决了银反射镜容易脱落的问题，提升倒装发光二极管芯片的良率；通过所述第一制备工艺、所述第二制备工艺、所述第三制备工艺的参数不同的配合，以使在所述第一承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大，从而使银反射镜层在防脱落通孔内形成倒钩结构，提高了银反射镜层的稳定性；在所述第三承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大的设置，这便于后续利用电子束蒸镀工艺制备银反射镜层的过程中，金属粒子更容易的进入的第一SiO2层的梯形开口内（防脱落通孔的下段）。
进一步的，所述半导体层包括在所述衬底表面依次沉积的N型半导体层、有源发光层、P型半导体层及电流扩展层；
其中，所述N型半导体层、所述有源发光层及P型半导体层是利用MOCVD工艺依次制备于所述衬底表面，所述电流扩展层是利用磁控溅射工艺在所述P型半导体层表面沉积一ITO薄膜形成。
进一步的，沉积所述绝缘层的步骤包括：
利用刻蚀工艺刻蚀未沉积所述银反射镜层的所述防脱落层的表面，直至暴露部分所述N型半导体层，以形成N型半导体层导电台阶，在所述银反射镜层表面、未被所述银反射镜层覆盖的所述防脱落层表面及所述N型半导体层导电台阶利用第三电子束蒸镀工艺蒸镀预设厚度的绝缘层；
利用CMP工艺对所述绝缘层表面进行抛光磨平，利用电感耦合等离子体刻蚀工艺去除掉部分磨平后的所述绝缘层，以分别在所述银反射镜层上形成了P型绝缘层通孔及在所述N型半导体层导电台阶上形成N型绝缘层通孔。
进一步的，沉积所述焊盘层的步骤包括：
在利用第二电子束蒸镀工艺在靠近所述N型绝缘层通孔的所述绝缘层上及所述N型绝缘层通孔内蒸镀N型焊盘，在利用第二电子束蒸镀工艺在靠近所述P型绝缘层通孔的所述绝缘层上及所述P型绝缘层通孔内蒸镀P型焊盘，其中，所述P型焊盘与所述N型焊盘形成所述焊盘层；
所述P型焊盘通过所述P型绝缘层通孔与所述银反射镜层形成电性连接，所述N型焊盘通过所述N型绝缘层通孔与所述N型半导体层导电台阶形成电性连接。
进一步的，所述第二电子束蒸镀工艺蒸镀的金属包括Ag/Ni/Ti/Ni/Ti/Pt中的一种或者多种。
进一步的，所述第一制备工艺为第一PECVD工艺，所述第二制备工艺为第二PECVD工艺，所述第三制备工艺为第三PECVD工艺；
其中，所述第一PECVD工艺中SiH4流量与N2O流量比自开始到结束逐渐减小，所述第一PECVD工艺中的最小的SiH4流量与N2O流量的流量比大于或等于所述第二PECVD工艺中SiH4流量与N2O流量比，且所述第二PECVD工艺中SiH4流量与N2O流量比为定值，所述第三PECVD工艺中SiH4流量与N2O流量比逐渐增大，且所述第三PECVD工艺中最小SiH4流量与N2O流量比大于或等于第二PECVD工艺中SiH4流量与N2O流量比。
进一步的，所述第一PECVD工艺中SiH4流量与N2O流量比介于1:2-1:1，所述第二PECVD工艺中SiH4流量与N2O流量比介于1:5-1:10，所述第三PECVD工艺中SiH4流量与N2O流量比介于1:3-1:4。
进一步的，蒸镀所述银反射镜层是利用第一电子束蒸镀工艺蒸镀形成，所述第一电子束蒸镀工艺蒸镀的金属包括Ag/Ni/Ti/Ni/Ti/Pt中的一种或者多种；
所述第一电子束蒸镀工艺蒸镀过程中镀锅及蒸发金属源与所在平面的夹角大于60°。
进一步的，所述第一承载层、所述第二承载层及所述第三承载层均为SiO2层。
本发明还提供一种发光二极管芯片，所述一种发光二极管芯片根据上述的倒装发光二极管芯片的制备方法制备得到。
附图说明
图1为本发明第一实施例中倒装发光二极管芯片的制备方法的制备方法流程图。
图2为本发明第一实施例中制备焊盘层的流程示意图。
图3为本发明第一实施例中步骤S01形成的结构示意。
图4为本发明第一实施例中步骤S03形成的结构示意。
图5为本发明第一实施例中蒸镀银反射镜层后的结构示意图。
图6为本发明第一实施例中形成N型半导体层导电台阶后的结构示意图。
图7为本发明第一实施例中沉积绝缘层后的结构示意图。
图8为本发明第一实施例中沉积焊盘层后的结构示意图。
主要元件符号说明：10、衬底；111、N型半导体层；112、有源发光层；113、P型半导体层；114、N型半导体层导电台阶；12、电流扩展层；131、第一承载层；132、第二承载层；133、第三承载层；14、银反射镜层；15、绝缘层；151、P型绝缘层通孔；152、N型绝缘层通孔；161、P型焊盘；162、N型焊盘。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1，所示为本发明第一实施例中的倒装发光二极管芯片的制备方法，所述制备方法包括以下步骤：步骤S01-步骤S04；
S01，提供一衬底，在所述衬底沉积半导体层；
具体的，所述半导体层包括在所述衬底10表面依次沉积的N型半导体层111、有源发光层112、P型半导体层113及电流扩展层12；其中，所述N型半导体层、所述有源发光层及P型半导体层是利用MOCVD工艺依次制备于所述衬底表面，所述电流扩展层是利用磁控溅射工艺在所述P型半导体层表面沉积一ITO薄膜形成。
具体的实施时，首先提供一透明衬底10，然后再所述透明衬底表面利用MOCVD工艺依次制备N型半导体层111、有源发光层112、P型半导体层113，三者统称为外延层，接着利用磁控溅射工艺在所述P型半导体层表面沉积一ITO薄膜做为电流扩展层。
S02，利用第一制备工艺在所述半导体层上沉积第一承载层，利用第二制备工艺在所述第一承载层上沉积第二承载层，利用第三制备工艺在所述第二承载层上沉积第三承载层，以使所述第一承载层、所述第二承载层及所述第三承载层共同构成防脱落层；
具体的，所述第一承载层131、所述第二承载层132及所述第三承载层133均为SiO2层；所述第一制备工艺为第一PECVD工艺，所述第二制备工艺为第二PECVD工艺，所述第三制备工艺为第三PECVD工艺；
在具体实施上时，在所述电流扩展层表面利用第一PECVD工艺沉积第一SiO2层，然后在第一SiO2层表面利用第二PECVD工艺沉积第二SiO2层，然后在第二SiO2层表面利用第三PECVD工艺沉积第三SiO2层，三者共同构成防脱落层，用于防止银反射镜层14脱落。
S03，利用腐蚀工艺腐蚀部分所述防脱落层直至暴露部分所述半导体层，以在所述防脱落层形成多个防脱落通孔，且所述防脱落通孔分别形成在所述第一承载层、所述第二承载层及所述第三承载层上，其中，在所述第一承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大，在所述第三承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大；
具体的，所述第一PECVD工艺中SiH4流量与N2O流量比自开始到结束逐渐减小，所述第一PECVD工艺中的最小的SiH4流量与N2O流量的流量比（及第一PECVD结束时的流量比）大于或等于所述第二PECVD工艺中SiH4流量与N2O流量比，且所述第二PECVD工艺中SiH4流量与N2O流量比为定值，所述第三PECVD工艺中SiH4流量与N2O流量比自开始到结束逐渐增大，且所述第三PECVD工艺中最小SiH4流量与N2O流量比大于或等于第二PECVD工艺中SiH4流量与N2O流量比；
其中，在所述第一承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大，在所述第三承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大。可以理解为，所述防脱落通孔为两端大而中部小的结构，当所述防脱落通孔分为上中下三段，上段在第三SiO2层上形成，中段在第二SiO2层上形成，下段在第一SiO2层上形成，其中，上段的尺寸自下而上依次增大，中段的尺寸没有变化，而下段的尺寸自下而上依次减小；
在本实施例中，在第三SiO2层表面涂布光刻胶，然后曝光、显影去除掉部分光刻胶，暴露出这部分的第三SiO2层，然后利用BOE腐蚀液腐蚀掉暴露出的第三SiO2层到第一SiO2层直至露出下面的ITO薄膜（电流扩展层12），形成防脱落通孔，且所述防脱落通孔分别形成在所述第一承载层、所述第二承载层及所述第三承载层上；
所述第一PECVD工艺中SiH4流量与N2O流量比自开始到结束逐渐减小，且所述第一PECVD工艺中的最小的SiH4流量与N2O流量的流量比（及第一PECVD结束时的流量比）大于或等于所述第二PECVD工艺中SiH4流量与N2O流量比，通过这样的设置使得第一SiO2层从靠近电流扩展层到背离电流扩展层的方向腐蚀速率逐渐减小，且第一SiO2层最小的腐蚀速率大于或等于第二SiO2层的腐蚀速率，这样一来，在BOE腐蚀后，便会形成第一SiO2层开口比第二SiO2层开口大，且会形成梯形的第一SiO2层开口，后续制备的银反射镜金属内嵌于梯形开口内，可以有效的防止银反射镜层的脱落；
所述第三PECVD工艺中SiH4流量与N2O流量比逐渐增大，且所述第三PECVD工艺中最小SiH4流量与N2O流量比大于或等于第二PECVD工艺中SiH4流量与N2O流量比；通过这样的设置使得第三SiO2层从靠近第二SiO2到背离第二SiO2层的方向腐蚀速率逐渐增大，且第三SiO2层最小的腐蚀速率大于或等于第二SiO2层的腐蚀速率，这样一来，在BOE腐蚀后，便会形成第三SiO2层开口比第二SiO2层开口大，且会形成倒梯形的第三SiO2层开口，这样设置便于后续利用电子束蒸镀工艺制备银反射镜层的过程中，金属粒子更容易的进入的第一SiO2层的梯形开口内。
在本实施例中，所述第一PECVD工艺中SiH4流量与N2O流量比介于1:2-1:1，所述第二PECVD工艺中SiH4流量与N2O流量比介于1:5-1:10，所述第三PECVD工艺中SiH4流量与N2O流量比介于1:3-1:4。
值得说明的是，通过在ITO薄膜上形成防脱落层及防脱落通孔的配合，以使部分镀银反射镜层内嵌于防脱落层的防脱落通孔内，彻底解决了银反射镜容易脱落的问题，提升倒装发光二极管芯片的良率；通过所述第一制备工艺、所述第二制备工艺、所述第三制备工艺的参数不同的配合，以使在所述第一承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大，从而使银反射镜层在防脱落通孔内形成倒钩结构，提高了银反射镜层的稳定性；在所述第三承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大的设置，这便于后续利用电子束蒸镀工艺制备银反射镜层的过程中，金属粒子更容易的进入的第一SiO2层的梯形开口内（防脱落通孔的下段）。
S04，利用第一电子束蒸镀工艺在靠近所述防脱落通孔的所述防脱落层上及所述防脱落通孔内蒸镀银反射镜层，在所述银反射镜层依次沉积绝缘层及焊盘层；
可选择的，所述第一电子束蒸镀工艺蒸镀的金属包括Ag/Ni/Ti/Ni/Ti/Pt中的一种或者多种；第一电子束蒸镀工艺蒸镀的金属包括Ag、或者Ag/Ni、或者Ag/Ni/Ti或者Ag/Ni/Ti/Ni、或者Ag/Ni/Ti/Ni/Ti、或者Ag/Ni/Ti/Ni/Ti/Pt。
在本实施例中，所述第一电子束蒸镀工艺蒸镀过程中镀锅及蒸发金属源与所在平面的夹角大于60°。
具体实施时，接着在所述防脱落层以及防脱落层通孔内涂布光刻胶，然后曝光、显影去除掉部分防脱落层以及所有防脱落层通孔内的光刻胶，然后利用第一电子束蒸镀工艺依次蒸镀Ag/Ni/Ti/Ni/Ti/Pt金属作为银反射镜层，然后利用金属剥离工艺去除掉多余的金属，然后去除光刻胶，这样便完成了银反射镜层的制备；
所述第一电子束蒸镀工艺蒸镀过程中镀锅及蒸发金属源与所在平面的夹角大于60°，这样设置便于金属粒子更容易的进入的第一SiO2层的梯形开口内。
具体的，所述步骤S04中在所述银反射镜层依次沉积绝缘层15及焊盘层包括步骤S41至步骤S43：
S41，利用刻蚀工艺刻蚀未沉积所述银反射镜层的所述防脱落层的表面，直至暴露部分所述N型半导体层，以形成N型半导体层导电台阶，在所述银反射镜层表面、未被所述银反射镜层覆盖的所述防脱落层表面及所述N型半导体层导电台阶利用第三电子束蒸镀工艺蒸镀预设厚度的绝缘层；
具体的，在所述银反射镜层表面及未被银反射镜层覆盖的防脱落层表面涂布光刻胶，然后曝光、显影去除掉部分未被银反射镜层覆盖的防脱落层表面的光刻胶，然后利用电感耦合等离子体刻蚀工艺去除暴露出防脱落层直至N型半导体层，暴露出的这部分N型半导体层作为N型半导体层导电台阶114，接着在所述银反射镜层表面及未被银反射镜层覆盖的防脱落层表面以及N型半导体层导电台阶利用电子束蒸镀工艺蒸镀厚度大于10um的第四SiO2层，作为绝缘层。
S42，利用CMP工艺对所述绝缘层表面进行抛光磨平，利用电感耦合等离子体刻蚀工艺去除掉部分磨平后的所述绝缘层，以分别在所述银反射镜层上形成了P型绝缘层通孔及在所述N型半导体层导电台阶上形成N型绝缘层通孔。
具体的，利用CMP工艺对绝缘层表面进行抛光磨平；然后再磨平后的绝缘层表面涂布光刻胶，然后曝光、显影去除掉部分光刻胶，然后利用电感耦合等离子体刻蚀工艺去除掉暴露出绝缘层，这样便分别在银反射镜层上形成了P型绝缘层通孔151以及在N型半导体层导电台阶上形成N型绝缘层通孔152，然后去除光刻胶。
S43，在利用第二电子束蒸镀工艺在靠近所述N型绝缘层通孔的所述绝缘层上及所述N型绝缘层通孔内蒸镀N型焊盘，在利用第二电子束蒸镀工艺在靠近所述P型绝缘层通孔的所述绝缘层上及所述P型绝缘层通孔内蒸镀P型焊盘，其中，所述P型焊盘与所述N型焊盘形成所述焊盘层；
其中，所述P型焊盘161通过所述P型绝缘层通孔与所述银反射镜层形成电性连接，所述N型焊盘162通过所述N型绝缘层通孔与所述N型半导体层导电台阶形成电性连接。
可选择的，所述第二电子束蒸镀工艺蒸镀的金属包括Ag/Ni/Ti/Ni/Ti/Pt中的一种或者多种，在第一电子束蒸镀工艺蒸镀的金属包括Ag、或者Ag/Ni、或者Ag/Ni/Ti、或者Ag/Ni/Ti/Ni、或者Ag/Ni/Ti/Ni/Ti/Pt。
具体的，接着在所述绝缘层及P型和N型绝缘层通孔内涂布光刻胶，然后曝光、显影去除掉部分光刻胶，然后利用电子束蒸镀工艺依次蒸镀Al/Ti/Pt/Ti/Ni/Au金属作为焊盘层，然后利用金属剥离工艺去除多余金属，然后去除光刻胶，这样便完成P型焊盘和N型焊盘的制备，所述P型焊盘通过P型绝缘层通孔与银金属反射层形成电性连接，所述N型焊盘通过N型绝缘层通孔与N型半导体层导电台阶形成电性连接。
综上，本发明上述实施例当中的倒装发光二极管芯片的制备方法及发光二极管芯片，通过在ITO薄膜上形成防脱落层及防脱落通孔的配合，以使部分镀银反射镜层内嵌于防脱落层的防脱落通孔内，彻底解决了银反射镜容易脱落的问题，提升倒装发光二极管芯片的良率；通过所述第一制备工艺、所述第二制备工艺、所述第三制备工艺的参数不同的配合，以使在所述第一承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大，从而使银反射镜层在防脱落通孔内形成倒钩结构，提高了银反射镜层的稳定性；在所述第三承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大的设置，这便于后续利用电子束蒸镀工艺制备银反射镜层的过程中，金属粒子更容易的进入的第一SiO2层的梯形开口内（防脱落通孔的下段）。
实施例二
本发明第二实施例提出一种发光二极管芯片，所述一种发光二极管芯片根据上述的倒装发光二极管芯片的制备方法制备得到。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围为的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围为。因此，本发明专利的保护范围为应以所附权利要求为准。
Claims (7)
1.一种倒装发光二极管芯片的制备方法，其特征在于，所述制备方法包括：
提供一衬底，在所述衬底沉积半导体层；
利用第一制备工艺在所述半导体层上沉积第一承载层，利用第二制备工艺在所述第一承载层上沉积第二承载层，利用第三制备工艺在所述第二承载层上沉积第三承载层，以使所述第一承载层、所述第二承载层及所述第三承载层共同构成防脱落层；
去除部分所述防脱落层直至暴露部分所述半导体层，以在所述防脱落层形成多个防脱落通孔，且所述防脱落通孔分别形成在所述第一承载层、所述第二承载层及所述第三承载层上，其中，在所述第一承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大，在所述第三承载层的防脱落通孔的尺寸由靠近所述第二承载层自远离所述第二承载层的方向依次增大；
在靠近所述防脱落通孔的所述防脱落层上及所述防脱落通孔内蒸镀银反射镜层，在所述银反射镜层依次沉积绝缘层及焊盘层；
所述第一制备工艺为第一PECVD工艺，所述第二制备工艺为第二PECVD工艺，所述第三制备工艺为第三PECVD工艺；
其中，所述第一PECVD工艺中SiH4流量与N2O流量比自开始到结束逐渐减小，所述第一PECVD工艺中的最小的SiH4流量与N2O流量的流量比大于或等于所述第二PECVD工艺中SiH4流量与N2O流量比，且所述第二PECVD工艺中SiH4流量与N2O流量比为定值，所述第三PECVD工艺中SiH4流量与N2O流量比自开始到结束逐渐增大，且所述第三PECVD工艺中最小SiH4流量与N2O流量比大于或等于第二PECVD工艺中SiH4流量与N2O流量比，所述第一PECVD工艺中SiH4流量与N2O流量比介于1:2-1:1，所述第二PECVD工艺中SiH4流量与N2O流量比介于1:5-1:10，所述第三PECVD工艺中SiH4流量与N2O流量比介于1:3-1:4，所述第一承载层、所述第二承载层及所述第三承载层均为SiO2层。
2.根据权利要求1所述的倒装发光二极管芯片的制备方法，其特征在于，所述半导体层包括在所述衬底表面依次沉积的N型半导体层、有源发光层、P型半导体层及电流扩展层；
其中，所述N型半导体层、所述有源发光层及P型半导体层是利用MOCVD工艺依次制备于所述衬底表面，所述电流扩展层是利用磁控溅射工艺在所述P型半导体层表面沉积一ITO薄膜形成。
3.根据权利要求2所述的倒装发光二极管芯片的制备方法，其特征在于，沉积所述绝缘层的步骤包括：
利用刻蚀工艺刻蚀未沉积所述银反射镜层的所述防脱落层的表面，直至暴露部分所述N型半导体层，以形成N型半导体层导电台阶，在所述银反射镜层表面、未被所述银反射镜层覆盖的所述防脱落层表面及所述N型半导体层导电台阶利用第三电子束蒸镀工艺蒸镀预设厚度的绝缘层；
利用CMP工艺对所述绝缘层表面进行抛光磨平，利用电感耦合等离子体刻蚀工艺去除掉部分磨平后的所述绝缘层，以分别在所述银反射镜层上形成了P型绝缘层通孔及在所述N型半导体层导电台阶上形成N型绝缘层通孔。
4.根据权利要求3所述的倒装发光二极管芯片的制备方法，其特征在于，沉积所述焊盘层的步骤包括：
在利用第二电子束蒸镀工艺在靠近所述N型绝缘层通孔的所述绝缘层上及所述N型绝缘层通孔内蒸镀N型焊盘，在利用第二电子束蒸镀工艺在靠近所述P型绝缘层通孔的所述绝缘层上及所述P型绝缘层通孔内蒸镀P型焊盘，其中，所述P型焊盘与所述N型焊盘形成所述焊盘层；
所述P型焊盘通过所述P型绝缘层通孔与所述银反射镜层形成电性连接，所述N型焊盘通过所述N型绝缘层通孔与所述N型半导体层导电台阶形成电性连接。
5.根据权利要求4所述的倒装发光二极管芯片的制备方法，其特征在于，所述第二电子束蒸镀工艺蒸镀的金属包括Ag/Ni/Ti/Ni/Ti/Pt中的一种或者多种。
6.根据权利要求1所述的倒装发光二极管芯片的制备方法，其特征在于，
蒸镀所述银反射镜层是利用第一电子束蒸镀工艺蒸镀形成，所述第一电子束蒸镀工艺蒸镀的金属包括Ag/Ni/Ti/Ni/Ti/Pt中的一种或者多种；
所述第一电子束蒸镀工艺蒸镀过程中镀锅及蒸发金属源与所在平面的夹角大于60°。
7.一种发光二极管芯片，其特征在于，所述发光二极管芯片根据权利要求1-6任一项所述的倒装发光二极管芯片的制备方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311695382.XA CN117393681B (zh) | 2023-12-12 | 2023-12-12 | 一种倒装发光二极管芯片的制备方法及发光二极管芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311695382.XA CN117393681B (zh) | 2023-12-12 | 2023-12-12 | 一种倒装发光二极管芯片的制备方法及发光二极管芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117393681A CN117393681A (zh) | 2024-01-12 |
| CN117393681B true CN117393681B (zh) | 2024-04-12 |
Family
ID=89467077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311695382.XA Active CN117393681B (zh) | 2023-12-12 | 2023-12-12 | 一种倒装发光二极管芯片的制备方法及发光二极管芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117393681B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150064884A (ko) * | 2013-12-04 | 2015-06-12 | 서울바이오시스 주식회사 | 에어로졸 증착법에 의한 형광체층의 패턴 형성 방법을 포함하는 발광다이오드의 제조 방법 및 이에 의해 형성되는 형광체층의 패턴을 포함하는 발광다이오드 |
| CN107546303A (zh) * | 2017-08-25 | 2018-01-05 | 扬州乾照光电有限公司 | 一种AlGaInP基发光二极管及其制造方法 |
| CN107611236A (zh) * | 2017-10-10 | 2018-01-19 | 佛山市国星半导体技术有限公司 | 一种led芯片及其制作方法 |
| JP2018046301A (ja) * | 2017-12-14 | 2018-03-22 | ローム株式会社 | 発光素子および発光素子パッケージ |
| CN208655680U (zh) * | 2018-09-20 | 2019-03-26 | 广东华冠半导体有限公司 | 一种发光二极管芯片 |
| CN113555484A (zh) * | 2021-07-06 | 2021-10-26 | 华南师范大学 | 高光萃取率的高光效倒装led芯片及其制备方法 |
| CN114464710A (zh) * | 2021-12-27 | 2022-05-10 | 厦门士兰明镓化合物半导体有限公司 | 一种led芯片及其制备方法 |
| CN114497314A (zh) * | 2022-04-18 | 2022-05-13 | 泉州三安半导体科技有限公司 | 发光二极管及发光装置 |
| CN115642209A (zh) * | 2022-10-31 | 2023-01-24 | 江苏第三代半导体研究院有限公司 | 一种Micro-LED芯片结构及其制备方法 |
| CN116825923A (zh) * | 2023-07-19 | 2023-09-29 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116936711A (zh) * | 2023-09-19 | 2023-10-24 | 江西兆驰半导体有限公司 | 一种垂直发光二极管及其制备方法、led灯板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100327300A1 (en) * | 2009-06-25 | 2010-12-30 | Koninklijke Philips Electronics N.V. | Contact for a semiconductor light emitting device |
| CN116682917A (zh) * | 2021-07-16 | 2023-09-01 | 厦门三安光电有限公司 | 一种倒装半导体发光元件、半导体发光器件及显示装置 |
-
2023
- 2023-12-12 CN CN202311695382.XA patent/CN117393681B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150064884A (ko) * | 2013-12-04 | 2015-06-12 | 서울바이오시스 주식회사 | 에어로졸 증착법에 의한 형광체층의 패턴 형성 방법을 포함하는 발광다이오드의 제조 방법 및 이에 의해 형성되는 형광체층의 패턴을 포함하는 발광다이오드 |
| CN107546303A (zh) * | 2017-08-25 | 2018-01-05 | 扬州乾照光电有限公司 | 一种AlGaInP基发光二极管及其制造方法 |
| CN107611236A (zh) * | 2017-10-10 | 2018-01-19 | 佛山市国星半导体技术有限公司 | 一种led芯片及其制作方法 |
| JP2018046301A (ja) * | 2017-12-14 | 2018-03-22 | ローム株式会社 | 発光素子および発光素子パッケージ |
| CN208655680U (zh) * | 2018-09-20 | 2019-03-26 | 广东华冠半导体有限公司 | 一种发光二极管芯片 |
| CN113555484A (zh) * | 2021-07-06 | 2021-10-26 | 华南师范大学 | 高光萃取率的高光效倒装led芯片及其制备方法 |
| CN114464710A (zh) * | 2021-12-27 | 2022-05-10 | 厦门士兰明镓化合物半导体有限公司 | 一种led芯片及其制备方法 |
| CN114497314A (zh) * | 2022-04-18 | 2022-05-13 | 泉州三安半导体科技有限公司 | 发光二极管及发光装置 |
| CN115642209A (zh) * | 2022-10-31 | 2023-01-24 | 江苏第三代半导体研究院有限公司 | 一种Micro-LED芯片结构及其制备方法 |
| CN116825923A (zh) * | 2023-07-19 | 2023-09-29 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116936711A (zh) * | 2023-09-19 | 2023-10-24 | 江西兆驰半导体有限公司 | 一种垂直发光二极管及其制备方法、led灯板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117393681A (zh) | 2024-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI783385B (zh) | 微型發光二極體及其製造方法 | |
| CN102130260B (zh) | 发光装置及其制造方法 | |
| CN102237463B (zh) | 发光器件及其制造方法、发光器件封装以及发光系统 | |
| TWI244221B (en) | Micro-reflector containing flip-chip light emitting device | |
| US8866174B2 (en) | Light-emitting device | |
| CN1998094B (zh) | 半导体发光二极管上的反射层的制造 | |
| CN108878468B (zh) | 一种显示基板及其制作方法、显示面板、显示装置 | |
| CN111244244B (zh) | 一种大功率led芯片及其制作方法 | |
| CN105006504A (zh) | 微型发光二极管装置与其制造方法 | |
| CN115579438A (zh) | 一种倒装银镜发光二极管芯片及其制备方法 | |
| CN108400206A (zh) | Led芯片结构及其制备方法 | |
| CN114709307A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN111433921A (zh) | 一种发光二极管 | |
| US8928022B2 (en) | Light-emitting device | |
| CN116646441B (zh) | 一种微显示芯片及其制备方法 | |
| CN116960253B (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN117393681B (zh) | 一种倒装发光二极管芯片的制备方法及发光二极管芯片 | |
| CN102130248A (zh) | 发光装置及其制造方法 | |
| CN116722087A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN108110116B (zh) | 一种发光二极管芯片及其制作方法 | |
| CN115440867A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN106784223B (zh) | 发光二极管及其制作方法 | |
| CN112201734B (zh) | 复合图形衬底及其制作方法以及led结构及其制作方法 | |
| KR100646635B1 (ko) | 복수 셀의 단일 발광 소자 및 이의 제조 방법 | |
| CN113437197A (zh) | 一种倒装led芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |