CN108400206A - Led芯片结构及其制备方法 - Google Patents
Led芯片结构及其制备方法 Download PDFInfo
- Publication number
- CN108400206A CN108400206A CN201810159265.4A CN201810159265A CN108400206A CN 108400206 A CN108400206 A CN 108400206A CN 201810159265 A CN201810159265 A CN 201810159265A CN 108400206 A CN108400206 A CN 108400206A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- current barrier
- cbl
- layer
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 230000004888 barrier function Effects 0.000 claims abstract description 204
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 230000012010 growth Effects 0.000 claims abstract description 27
- 230000011218 segmentation Effects 0.000 claims abstract description 16
- 230000008569 process Effects 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 13
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 229910000077 silane Inorganic materials 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 235000013842 nitrous oxide Nutrition 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 11
- 239000000463 material Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000009826 distribution Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 5
- 241000826860 Trapezium Species 0.000 description 4
- 230000001737 promoting effect Effects 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000026267 regulation of growth Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 230000003712 anti-aging effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- MUJOIMFVNIBMKC-UHFFFAOYSA-N fludioxonil Chemical compound C=12OC(F)(F)OC2=CC=CC=1C1=CNC=C1C#N MUJOIMFVNIBMKC-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000007773 growth pattern Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本申请公开了一种LED芯片结构及其制备方法，设计LED芯片设计技术领域，方法依次包括：处理衬底、生长缓冲层、生长N型半导体层N‑GAN、生长多量子阱层、生长P型半导体层P‑GAN、生长分段式电流阻挡层、生长电流扩展层、生长P型电极和N型电极、生长透明绝缘层；其中，分段式电流阻挡层包括第一电流阻挡层N‑CBL和第二电流阻挡层P‑CBL，第一电流阻挡层N‑CBL和/或第二电流阻挡层P‑CBL为分段式结构；第一电流阻挡层N‑CBL与N型半导体层N‑GAN远离衬底的表面之间的夹角为10°≤α≤25°，第二电流阻挡层P‑CBL与P型半导体层P‑GAN远离衬底的表面之间的夹角为10°≤θ≤25°。
Description
技术领域
本申请涉及LED芯片设计技术领域，具体地说，涉及一种LED芯片结构及其制备方法。
背景技术
目前LED(Light Emitting Diode，发光二极管)是一种固体照明，体积小、耗电量低使用寿命长高亮度、环保、坚固耐用等优点受到广大消费者认可，国内生产LED的规模也在逐步扩大；市场上对LED亮度和光效的需求与日俱增，客户关注的是LED更省电，亮度更高、光效更好，这就为LED外延生长提出了更高的要求；如何生长更好的外延片日益受到重视，因为外延层晶体质量的提高，LED器件的性能可以得到提升，LED的发光效率、寿命、抗老化能力、抗静电能力、稳定性会随着外延层晶体质量的提升而提升。
到目前为止，LED发光二极管已经广泛的应用于照明、显示、植物种植、生物医学、农业、指示灯等生活的方方面面，并在其中起着至关重要的作用。目前，制备LED芯片的方法主要是利用MOCVD在衬底材料上生长一定结构的GAN等半导体材料，然后通过芯片制备工艺，制备出LED芯片。其中GAN材料是属于第三代半导体材料，它的晶体结构为六角纤锌矿结构，具备有良好的物理、化学特性；其次它还具有禁带宽度大等优点。
虽然LED已经广泛的应用于生产和生活当中，但是LED在应用领域还是存在不少问题需要解决；比如如何进一步提升LED芯片的亮度，如何降低成本制备出性能可靠的优质LED芯片等等。对于LED芯片行业的技术人员而言是必须面对和解决的问题。
发明内容
有鉴于此，本申请所要解决的技术问题是提供了一种LED芯片结构及其制备方法，采用小倾角分段式电流阻挡层结构，能够改善电流分布，提升LED芯片光线的出光角度和效率，还能够提升LED芯片的抗ESD能力，从而有利于提高LED芯片的可靠性。
为了解决上述技术问题，本申请有如下技术方案：
第一方面，本申请提供一种LED芯片的制备方法，依次包括：处理衬底、生长缓冲层、生长N型半导体层N-GAN、生长多量子阱层、生长P型半导体层P-GAN、生长分段式电流阻挡层、生长电流扩展层、生长P型电极和N型电极、生长透明绝缘层；其中，所述分段式电流阻挡层包括第一电流阻挡层N-CBL和第二电流阻挡层P-CBL，所述第一电流阻挡层N-CBL和/或所述第二电流阻挡层P-CBL为分段式结构；
所述生长分段式电流阻挡层为：
采用PECVD沉积一层厚度在1000A至3500A之间的SiO2或Si3N4，沉积温度为200℃至280℃，硅烷的流量为200sccm至250sccm，笑气的流量为850sccm至1000sccm，功率为50W至100W；
采用黄光工艺和腐蚀工艺对SiO2或Si3N4进行处理，所述黄光工艺至少包括匀胶过程、曝光过程、显影过程和坚膜过程，所述曝光过程的曝光量为95mj/cm2至130mj/cm2，曝光间距为20μm至30μm，所述坚膜过程的温度为150℃至160℃；所述腐蚀工艺中腐蚀时间为200s至240s，形成第一电流阻挡层N-CBL和第二电流阻挡层P-CBL，所述第一电流阻挡层N-CBL位于所述N型半导体层N-GAN与所述P型电极之间，所述第二电流阻挡层P-CBL位于所述P型半导体层P-GAN与所述N型电极之间；
其中，所述第一电流阻挡层N-CBL与所述N型半导体层N-GAN远离所述衬底的表面之间的夹角为α，所述第二电流阻挡层P-CBL与所述P型半导体层P-GAN远离所述衬底的表面之间的夹角为θ，10°≤α≤25°，10°≤θ≤25°；
所述第一电流阻挡层的厚度为D1，所述第二电流阻挡层的厚度为D2，其中，1000A≤D1≤4500A，1000A≤D2≤4500A。
可选地，其中：
所述第一电流阻挡层N-CBL与所述N型半导体层N-GAN远离所述衬底的表面之间的夹角等于所述第二电流阻挡层P-CBL与所述P型半导体层P-GAN远离所述衬底的表面之间的夹角。
可选地，其中：
所述第一电流阻挡层的厚度等于所述第二电流阻挡层的厚度。
可选地，其中：
所述LED芯片至少包括第一截面和第二截面，所述第一截面和所述第二截面分别与所述衬底所在平面垂直，且所述第一截面和所述第二截面垂直；
在所述第一截面，所述第一电流阻挡层N-CBL呈梯形结构；
在所述第二截面，所述第二电流阻挡层P-CBL呈梯形结构。
第二方面，本申请还提供一种LED芯片结构，其特征在于，所述LED芯片采用权利要求1至4之任一所述的LED芯片的制备方法制成，所述LED芯片结构包括依次设置的衬底、缓冲层、N型半导体层N-GAN、多量子阱层、P型半导体层P-GAN、分段式电流阻挡层、电流扩展层、P型电极、N型电极和透明绝缘层；
所述分段式电流阻挡层包括第一电流阻挡层N-CBL和第二电流阻挡层P-CBL，所述第一电流阻挡层N-CBL和/或所述第二电流阻挡层P-CBL为分段式结构，所述第一电流阻挡层N-CBL位于所述N型半导体层N-GAN与所述P型电极之间，所述第二电流阻挡层P-CBL位于所述P型半导体层P-GAN与所述N型电极之间；
所述第一电流阻挡层N-CBL与所述N型半导体层N-GAN远离所述衬底的表面之间的夹角为α，所述第二电流阻挡层P-CBL与所述P型半导体层P-GAN远离所述衬底的表面之间的夹角为θ，10°≤α≤25°，10°≤θ≤25°；
所述第一电流阻挡层的厚度为D1，所述第二电流阻挡层的厚度为D2，其中，1000A≤D1≤4500A，1000A≤D2≤4500A。
可选地，其中：
所述第一电流阻挡层N-CBL与所述N型半导体层N-GAN远离所述衬底的表面之间的夹角等于所述第二电流阻挡层P-CBL与所述P型半导体层P-GAN远离所述衬底的表面之间的夹角。
可选地，其中：
所述第一电流阻挡层的厚度等于所述第二电流阻挡层的厚度。
可选地，其中：
所述LED芯片至少包括第一截面和第二截面，所述第一截面和所述第二截面分别与所述衬底所在平面垂直，且所述第一截面和所述第二截面垂直；
在所述第一截面，所述第一电流阻挡层N-CBL呈梯形结构；
在所述第二截面，所述第二电流阻挡层P-CBL呈梯形结构。
与现有技术相比，本申请所述的LED芯片结构及其制备方法，达到了如下效果：
本申请实施例所提供的LED芯片结构及其制备方法中，分段式电流阻挡层包括第一电路阻挡层N-CBL和第二电流阻挡层P-CBL，其中第一电流阻挡层N-CBL和/或第二电流阻挡层P-CBL为分段式结构，而且分段式电流阻挡层采用小倾角结构设计，能够改善LED芯片结构的电流设计，还有利于提升LED芯片结构光线的出光角度和效率，因而有利于提升LED芯片结构的亮度，同时电流阻挡层采用分段及小倾角设计还有利于提升LED芯片结构的抗ESD能力，从而有利于提升LED芯片的可靠性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1所示为本申请实施例所提供的LED芯片结构及其制备方法的一种流程图；
图2所示为本申请实施例所提供的LED芯片结构的一种截面图；
图3所示为本申请实施例所提供的LED芯片结构的另一种截面图；
图4所示为本申请实施例所提供的LED芯片结构中电流阻挡层的一种俯视图；
图5所示为现有技术中LED芯片结构中电流阻挡层的一种俯视图；
图6所示为本申请实施例所提供的LED芯片结构的一种俯视图；
其中，1、衬底，2、缓冲层，3、N-GAN，4、多量子阱层，5、P-GAN，6、分段式电流阻挡层CBL，7、电流扩展层，8、透明绝缘层，9、P型电极/电极线，10、N型电极/电极线。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
图1所示为本申请实施例所提供的一种LED芯片的制备方法的一种流程图，图2所示为本申请实施例所提供的LED芯片结构的一种截面图，图3所示为本申请实施例所提供的LED芯片结构的另一种截面图，参见图1-图3，本申请实施例所提供一种LED芯片的制备方法，依次包括：处理衬底、生长缓冲层、生长N型半导体层N-GAN、生长多量子阱层、生长P型半导体层P-GAN、生长分段式电流阻挡层、生长电流扩展层、生长P型电极和N型电极、生长透明绝缘层；其中，分段式电流阻挡层包括第一电流阻挡层N-CBL和第二电流阻挡层P-CBL，第一电流阻挡层N-CBL和/或第二电流阻挡层P-CBL为分段式结构；
生长分段式电流阻挡层为：
采用PECVD沉积一层厚度在1000A至3500A之间的SiO2或Si3N4，沉积温度为200℃至280℃，硅烷的流量为200sccm至250sccm，笑气的流量为850sccm至1000sccm，功率为50W至100W；
采用黄光工艺和腐蚀工艺对SiO2或Si3N4进行处理，黄光工艺至少包括匀胶过程、曝光过程、显影过程和坚膜过程，曝光过程的曝光量为95mj/cm2至130mj/cm2，曝光间距为20μm至30μm，坚膜过程的温度为150℃至160℃；腐蚀工艺中腐蚀时间为200s至240s，形成第一电流阻挡层N-CBL和第二电流阻挡层P-CBL，第一电流阻挡层N-CBL位于N型半导体层N-GAN与P型电极之间，第二电流阻挡层P-CBL位于P型半导体层P-GAN与N型电极之间；
其中，第一电流阻挡层N-CBL与N型半导体层N-GAN远离衬底的表面之间的夹角为α，第二电流阻挡层P-CBL与P型半导体层P-GAN远离衬底的表面之间的夹角为θ，10°≤α≤25°，10°≤θ≤25°；
第一电流阻挡层的厚度为D1，第二电流阻挡层的厚度为D2，其中，1000A≤D1≤4500A，1000A≤D2≤4500A。
本申请实施例所提供的LED芯片的制备方法中，对电流阻挡层的生长方式进行了特殊处理，包括位于N型半导体层N-GAN与P型电极之间的第一电流阻挡层N-GAN和位于P型半导体层P-GAN与N型电极之间的第二电流阻挡层P-CBL，第一电流阻挡层N-CBL和第二电流阻挡层P-CBL中至少有一者采用分段式结构，即采用不连续的结构，而且第一电流阻挡层N-CBL与N型半导体层N-GAN远离衬底的表面之间的夹角为10°≤α≤25°，第二电流阻挡层P-CBL与P型半导体层P-GAN远离衬底的表面之间的夹角为10°≤θ≤25°。本申请实施例将α和θ的角度大小控制在上述范围的考虑因素是：若θ或α小于10°，角度过小，实现起来比较困难，同时要求CB比较宽，这样就会占用比较大的发光区面积，而若将θ或α设计的大于25°，对LED芯片结构的性能改善效果不明显。另外，考虑到有分段式电流阻挡层的地方，会使得N电极、P电极不导电，没有的地方是可以导电，这样就可以使电流按照设计来平衡电流的扩展，使电流分布更加合理。电流分布更加合理以后，可以更有效的激发MQW的发光效率，进而有利于提升LED芯片的亮度；同时因为电流阻挡层的角度很小(10°≤α≤25°，10°≤θ≤25°)，这样使得光线从外延片入射到电流阻挡层后，全反射等过程减少，有更多的光可以从外延片出射到空气中，进而也有利于提升LED芯片结构的亮度。此外，由于电流阻挡层CBL与P-GAN层和N-GAN层接触的地方的角度小，坡度就很小，可以使得电流不会在这里聚集，因此有利于提升LED芯片结构的电流扩展效果，进而能够提升LED芯片结构的抗ESD性能。综上，本申请实施例采用分段式小倾角式电流阻挡层，能够改善电流分布，同时还可以提升LED芯片光线的出光角度和效率，此外，采用小倾角分段式电流阻挡层还可以提升LED芯片的抗ESD能力，从而有利于提高LED芯片的可靠性。
可选地，本申请实施例中，第一电流阻挡层N-CBL与N型半导体层N-GAN远离衬底的表面之间的夹角等于第二电流阻挡层P-CBL与P型半导体层P-GAN远离衬底的表面之间的夹角，也就是说α＝θ，将第一电流阻挡层和第二电流阻挡层的夹角设计为相同时，在生长电流阻挡层的步骤中可以将生长第一电流阻挡层和第二电流阻挡层的生长工艺设计为相同，无需为第一电流阻挡层和第二电流阻挡层分别设置不同的倾角参数，采用统一的倾角即可，因此有利于节约生产工序，提高LED芯片的生产效率。
可选地，本申请实施例中，第一电流阻挡层的厚度等于第二电流阻挡层的厚度。将第一电流阻挡层的厚度设计得与第二电流阻挡层的厚度相同时，无需为第一电流阻挡层和第二电流阻挡层分别设置不同的厚度参数，采用统一的厚度即可，因此有利于节约生产工序，提高LED芯片的生产效率。
可选地，LED芯片至少包括第一截面和第二截面，第一截面和第二截面分别与衬底所在平面垂直，且第一截面和第二截面垂直；在第一截面，第一电流阻挡层N-CBL呈梯形结构；在第二截面，第二电流阻挡层P-CBL呈梯形结构。
具体地，请参见图2，图2为小倾角分段式电流阻挡层电极截面示意图，也就是LED芯片的第一截面，在第一截面中，第一电流阻挡层N-CBL呈梯形结构，该梯形结构的底部倾角即为α，同时可看出在第一截面中，第二电流阻挡层P-CBL呈分段式结构。请参见图3，图3为小倾角分段式电流阻挡层电极线截面示意图，也就是LED芯片的第二截面，在第二截面中，第二电流阻挡层P-CBL呈梯形结构，该梯形结构的底部倾角即为θ。
需要说明的是，本发明所述的衬底材料包括蓝宝石衬底材料、SI衬底材料、SIC衬底材料等材料中的一种。
通过MOCVD在衬底材料上依次生长出缓冲层、N型半导体层(N-GaN层)、多量子阱层(MQW)、P型半导体层(P-GaN层)制备完整结构的LED外延片。
进一步地，采用PECVD在外延片上沉积一层厚度在1000A-3500A之间的SIO2或者SI3N4材料，PECVD沉积时温度控制在200℃-280℃之间。硅烷的流量为200sccm-250sccm，笑气(N2O)的流量为850sccm-1000sccm，功率控制在50W-100W。小倾角分段式电流阻挡层是采用黄光工艺(匀胶、曝光、显影、坚膜)和腐蚀工艺制备而成。其中黄光光刻工艺中黄光曝光量控制在95mj/cm2-130mj/cm2，曝光间距控制在20μm-30μm之间。黄光坚膜温度控制在150℃-160℃之间。采用BOE溶液进行腐蚀，腐蚀时间控制在200-240s之间，进而制备出小倾角分段式电流阻挡层。
进一步地，在制备好小倾角分段式电流阻挡层的外延片上蒸镀氧化铟锡(ITO)作为电流扩展层，ITO的厚度在300A--2250A-之间。在通过黄光光刻工艺和蚀刻工艺制备成电流扩展层形貌(ITO层)。而后通过RTA设备退火工艺对ITO进行退火处理，退火温度控制在530℃-570℃之间，时间在2min-10min。
进一步地，采用感应耦合等离子体刻蚀(ICP)设备以及黄光光刻工艺，刻蚀出芯片形貌、N-GaN层、切割道等，其中ICP刻蚀的上射频为110W-320W，下射频为40W-200W，真空度为3mTorr-7mTorr，CL2：BCl3＝3-5：1。ICP刻蚀深度0.8um-1.4um之间。
进一步地，利用黄光光刻工艺和蒸镀金属的方法，在P/N电极区域蒸镀出金属电极。金属电极的厚度在1.2um-2.5um之间。而后经过炉管合金工艺，在250℃-350℃之间进行金属合金，形成合金电极。
进一步的，在电极以外区域采用PECVD设备和黄光光刻工艺，制备出透明绝缘层，所用透明绝缘层的材料可以为Si3N4、SiO2等材料中的一种或者多种。透明绝缘层的厚度在500A-2000A之间。
进一步地，通过研磨、精抛、背镀、切割、裂片、点测、分选等工艺制备出LED芯片。
如此即完成了LED芯片结构的制作。
基于同一发明构思，本申请还提供一种LED芯片结构，LED芯片采用本申请实施例所提供的LED芯片的制备方法制成，参见图2和图3，LED芯片结构包括依次设置的衬底、缓冲层、N型半导体层N-GAN、多量子阱层、P型半导体层P-GAN、分段式电流阻挡层、电流扩展层、P型电极、N型电极和透明绝缘层；
分段式电流阻挡层包括第一电流阻挡层N-CBL和第二电流阻挡层P-CBL，第一电流阻挡层N-CBL和/或第二电流阻挡层P-CBL为分段式结构，第一电流阻挡层N-CBL位于N型半导体层N-GAN与P型电极之间，第二电流阻挡层P-CBL位于P型半导体层P-GAN与N型电极之间；
第一电流阻挡层N-CBL与N型半导体层N-GAN远离衬底的表面之间的夹角为α，第二电流阻挡层P-CBL与P型半导体层P-GAN远离衬底的表面之间的夹角为θ，10°≤α≤25°，10°≤θ≤25°；
第一电流阻挡层的厚度为D1，第二电流阻挡层的厚度为D2，其中，1000A≤D1≤4500A，1000A≤D2≤4500A。
本申请实施例所提供的LED芯片结构中，电流阻挡层为分段且小倾角式电流阻挡层，包括位于N型半导体层N-GAN与P型电极之间的第一电流阻挡层N-GAN和位于P型半导体层P-GAN与N型电极之间的第二电流阻挡层P-CBL，第一电流阻挡层N-CBL和第二电流阻挡层P-CBL中至少有一者采用分段式结构，即采用不连续的结构，而且第一电流阻挡层N-CBL与N型半导体层N-GAN远离衬底的表面之间的夹角为10°≤α≤25°，第二电流阻挡层P-CBL与P型半导体层P-GAN远离衬底的表面之间的夹角为10°≤θ≤25°。本申请实施例将α和θ的角度大小控制在上述范围的考虑因素是：若θ或α小于10°，角度过小，实现起来比较困难，同时要求CB比较宽，这样就会占用比较大的发光区面积，而若将θ或α设计的大于25°，对LED芯片结构的性能改善效果不明显。另外，考虑到有分段式电流阻挡层的地方，会使得N电极、P电极不导电，没有的地方是可以导电，这样就可以使电流按照设计来平衡电流的扩展，使电流分布更加合理。电流分布更加合理以后，可以更有效的激发MQW的发光效率，进而有利于提升LED芯片的亮度；同时因为电流阻挡层的角度很小(10°≤α≤25°，10°≤θ≤25°)，这样使得光线从外延片入射到电流阻挡层后，全反射等过程减少，有更多的光可以从外延片出射到空气中，进而也有利于提升LED芯片结构的亮度。此外，由于电流阻挡层CBL与P-GAN层和N-GAN层接触的地方的角度小，坡度就很小，可以使得电流不会在这里聚集，因此有利于提升LED芯片结构的电流扩展效果，进而能够提升LED芯片结构的抗ESD性能。综上，本申请实施例采用分段式小倾角式电流阻挡层，能够改善电流分布，同时还可以提升LED芯片光线的出光角度和效率，此外，采用小倾角分段式电流阻挡层还可以提升LED芯片的抗ESD能力，从而有利于提高LED芯片的可靠性。
图4所示为本申请实施例所提供的LED芯片结构中电流阻挡层的一种俯视图，图5所示为现有技术中LED芯片结构中电流阻挡层的一种俯视图，参见图4和图5，相比现有技术中LED芯片结构中电流阻挡层的结构，本申请实施例中电流阻挡层采用分段式结构，请参见图4，整个电流阻挡层是不连续的，有分段式电流阻挡层的地方，会使得N电极、P电极不导电，没有的地方是可以导电，这样就可以使电流按照设计来平衡电流的扩展，使电流分布更加合理。电流分布更加合理以后，可以更有效的激发MQW的发光效率，进而有利于提升LED芯片的亮度。
可选地，第一电流阻挡层N-CBL与N型半导体层N-GAN远离衬底的表面之间的夹角等于第二电流阻挡层P-CBL与P型半导体层P-GAN远离衬底的表面之间的夹角，也就是说α＝θ，将第一电流阻挡层和第二电流阻挡层的夹角设计为相同时，在生长电流阻挡层的步骤中可以将生长第一电流阻挡层和第二电流阻挡层的生长工艺设计为相同，无需为第一电流阻挡层和第二电流阻挡层分别设置不同的倾角参数，采用统一的倾角即可，因此有利于节约生产工序，提高LED芯片的生产效率。
可选地，第一电流阻挡层的厚度等于第二电流阻挡层的厚度。将第一电流阻挡层的厚度设计得与第二电流阻挡层的厚度相同时，无需为第一电流阻挡层和第二电流阻挡层分别设置不同的厚度参数，采用统一的厚度即可，因此有利于节约生产工序，提高LED芯片的生产效率。
可选地，LED芯片至少包括第一截面和第二截面，第一截面和第二截面分别与衬底所在平面垂直，且第一截面和第二截面垂直；
在第一截面，第一电流阻挡层N-CBL呈梯形结构；
在第二截面，第二电流阻挡层P-CBL呈梯形结构。
具体地，请参见图2，图2为小倾角分段式电流阻挡层电极截面示意图，也就是LED芯片的第一截面，在第一截面中，第一电流阻挡层N-CBL呈梯形结构，该梯形结构的倾角即为α，同时可看出在第一截面中，第二电流阻挡层P-CBL呈分段式结构。请参见图3，图3为小倾角分段式电流阻挡层电极线截面示意图，也就是LED芯片的第二截面，在第二截面中，第二电流阻挡层P-CBL呈梯形结构，该梯形结构的倾角即为θ。需要说明的是，图2为图4所示结构的A-A截面图，图3为图4所示结构的B-B截面图。
本申请实施例所提供的LED芯片结构的俯视图可参见图6，图6为本申请实施例所提供的LED芯片结构的一种俯视图。
通过以上各实施例可知，本申请存在的有益效果是：
本申请实施例所提供的LED芯片结构及其制备方法中，分段式电流阻挡层包括第一电路阻挡层N-CBL和第二电流阻挡层P-CBL，而且分段式电流阻挡层采用小倾角结构设计，能够改善LED芯片结构的电流设计，还有利于提升LED芯片结构光线的出光角度和效率，因而有利于提升LED芯片结构的亮度，同时电流阻挡层采用分段及小倾角设计还有利于提升LED芯片结构的抗ESD能力，从而有利于提升LED芯片的可靠性。
本领域内的技术人员应明白，本申请的实施例可提供为方法、装置、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求的保护范围内。
Claims (8)
1.一种LED芯片的制备方法，其特征在于，依次包括：处理衬底、生长缓冲层、生长N型半导体层N-GAN、生长多量子阱层、生长P型半导体层P-GAN、生长分段式电流阻挡层、生长电流扩展层、生长P型电极和N型电极、生长透明绝缘层；其中，所述分段式电流阻挡层包括第一电流阻挡层N-CBL和第二电流阻挡层P-CBL，所述第一电流阻挡层N-CBL和/或所述第二电流阻挡层P-CBL为分段式结构；
所述生长分段式电流阻挡层为：
采用PECVD沉积一层厚度在1000A至3500A之间的SiO2或Si3N4，沉积温度为200℃至280℃，硅烷的流量为200sccm至250sccm，笑气的流量为850sccm至1000sccm，功率为50W至100W；
采用黄光工艺和腐蚀工艺对SiO2或Si3N4进行处理，所述黄光工艺至少包括匀胶过程、曝光过程、显影过程和坚膜过程，所述曝光过程的曝光量为95mj/cm2至130mj/cm2，曝光间距为20μm至30μm，所述坚膜过程的温度为150℃至160℃；所述腐蚀工艺中腐蚀时间为200s至240s，形成第一电流阻挡层N-CBL和第二电流阻挡层P-CBL，所述第一电流阻挡层N-CBL位于所述N型半导体层N-GAN与所述P型电极之间，所述第二电流阻挡层P-CBL位于所述P型半导体层P-GAN与所述N型电极之间；
其中，所述第一电流阻挡层N-CBL与所述N型半导体层N-GAN远离所述衬底的表面之间的夹角为α，所述第二电流阻挡层P-CBL与所述P型半导体层P-GAN远离所述衬底的表面之间的夹角为θ，10°≤α≤25°，10°≤θ≤25°；
所述第一电流阻挡层的厚度为D1，所述第二电流阻挡层的厚度为D2，其中，1000A≤D1≤4500A，1000A≤D2≤4500A。
2.根据权利要求1所述LED芯片结构的制备方法，其特征在于，所述第一电流阻挡层N-CBL与所述N型半导体层N-GAN远离所述衬底的表面之间的夹角等于所述第二电流阻挡层P-CBL与所述P型半导体层P-GAN远离所述衬底的表面之间的夹角。
3.根据权利要求1所述LED芯片结构的制备方法，其特征在于，所述第一电流阻挡层的厚度等于所述第二电流阻挡层的厚度。
4.根据权利要求1所述LED芯片结构的制备方法，其特征在于，所述LED芯片至少包括第一截面和第二截面，所述第一截面和所述第二截面分别与所述衬底所在平面垂直，且所述第一截面和所述第二截面垂直；
在所述第一截面，所述第一电流阻挡层N-CBL呈梯形结构；
在所述第二截面，所述第二电流阻挡层P-CBL呈梯形结构。
5.一种LED芯片结构，其特征在于，所述LED芯片采用权利要求1至4之任一所述的LED芯片的制备方法制成，所述LED芯片结构包括依次设置的衬底、缓冲层、N型半导体层N-GAN、多量子阱层、P型半导体层P-GAN、分段式电流阻挡层、电流扩展层、P型电极、N型电极和透明绝缘层；
所述分段式电流阻挡层包括第一电流阻挡层N-CBL和第二电流阻挡层P-CBL，所述第一电流阻挡层N-CBL和/或所述第二电流阻挡层P-CBL为分段式结构，所述第一电流阻挡层N-CBL位于所述N型半导体层N-GAN与所述P型电极之间，所述第二电流阻挡层P-CBL位于所述P型半导体层P-GAN与所述N型电极之间；
所述第一电流阻挡层N-CBL与所述N型半导体层N-GAN远离所述衬底的表面之间的夹角为α，所述第二电流阻挡层P-CBL与所述P型半导体层P-GAN远离所述衬底的表面之间的夹角为θ，10°≤α≤25°，10°≤θ≤25°；
所述第一电流阻挡层的厚度为D1，所述第二电流阻挡层的厚度为D2，其中，1000A≤D1≤4500A，1000A≤D2≤4500A。
6.根据权利要求5所述的LED芯片结构，其特征在于，所述第一电流阻挡层N-CBL与所述N型半导体层N-GAN远离所述衬底的表面之间的夹角等于所述第二电流阻挡层P-CBL与所述P型半导体层P-GAN远离所述衬底的表面之间的夹角。
7.根据权利要求5所述的LED芯片结构，其特征在于，所述第一电流阻挡层的厚度等于所述第二电流阻挡层的厚度。
8.根据权利要求5所述的LED芯片结构，其特征在于，所述LED芯片至少包括第一截面和第二截面，所述第一截面和所述第二截面分别与所述衬底所在平面垂直，且所述第一截面和所述第二截面垂直；
在所述第一截面，所述第一电流阻挡层N-CBL呈梯形结构；
在所述第二截面，所述第二电流阻挡层P-CBL呈梯形结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810159265.4A CN108400206A (zh) | 2018-02-26 | 2018-02-26 | Led芯片结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810159265.4A CN108400206A (zh) | 2018-02-26 | 2018-02-26 | Led芯片结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108400206A true CN108400206A (zh) | 2018-08-14 |
Family
ID=63095703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810159265.4A Pending CN108400206A (zh) | 2018-02-26 | 2018-02-26 | Led芯片结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108400206A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109244207A (zh) * | 2018-08-30 | 2019-01-18 | 佛山市国星半导体技术有限公司 | 一种led芯片及其制作方法 |
| CN109285924A (zh) * | 2018-12-10 | 2019-01-29 | 合肥彩虹蓝光科技有限公司 | 一种半导体芯片的制造方法 |
| CN109599464A (zh) * | 2018-12-11 | 2019-04-09 | 合肥彩虹蓝光科技有限公司 | 一种发光二极管芯片及其制造方法与应用 |
| CN109728148A (zh) * | 2018-12-28 | 2019-05-07 | 映瑞光电科技(上海)有限公司 | Led芯片结构及其形成方法和led芯片 |
| CN109728147A (zh) * | 2018-12-28 | 2019-05-07 | 映瑞光电科技(上海)有限公司 | Led芯片结构及其形成方法和led芯片 |
| CN109904290A (zh) * | 2019-03-19 | 2019-06-18 | 东莞市中晶半导体科技有限公司 | 具有新型透明导电层的发光二极管结构及制作方法 |
| CN113964247A (zh) * | 2021-10-19 | 2022-01-21 | 淮安澳洋顺昌光电技术有限公司 | 发光二极管芯片及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489966A (zh) * | 2013-08-29 | 2014-01-01 | 刘晶 | 一种led芯片电极的制作方法、led芯片及led |
| CN104465920A (zh) * | 2013-09-17 | 2015-03-25 | 丰田合成株式会社 | 第iii族氮化物半导体发光器件 |
| CN105428491A (zh) * | 2014-09-16 | 2016-03-23 | 丰田合成株式会社 | 第iii族氮化物半导体发光装置及其制造方法 |
| CN105633231A (zh) * | 2014-11-18 | 2016-06-01 | 泰谷光电科技股份有限公司 | 一种发光二极管的电流阻挡层结构 |
| CN106067496A (zh) * | 2015-04-22 | 2016-11-02 | 新世纪光电股份有限公司 | 发光二极管芯片 |
| CN107195745A (zh) * | 2017-05-10 | 2017-09-22 | 华灿光电（浙江）有限公司 | 电流阻挡层及发光二极管芯片的制作方法 |
| CN107681032A (zh) * | 2017-10-16 | 2018-02-09 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
-
2018
- 2018-02-26 CN CN201810159265.4A patent/CN108400206A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103489966A (zh) * | 2013-08-29 | 2014-01-01 | 刘晶 | 一种led芯片电极的制作方法、led芯片及led |
| CN104465920A (zh) * | 2013-09-17 | 2015-03-25 | 丰田合成株式会社 | 第iii族氮化物半导体发光器件 |
| CN105428491A (zh) * | 2014-09-16 | 2016-03-23 | 丰田合成株式会社 | 第iii族氮化物半导体发光装置及其制造方法 |
| CN105633231A (zh) * | 2014-11-18 | 2016-06-01 | 泰谷光电科技股份有限公司 | 一种发光二极管的电流阻挡层结构 |
| CN106067496A (zh) * | 2015-04-22 | 2016-11-02 | 新世纪光电股份有限公司 | 发光二极管芯片 |
| CN107195745A (zh) * | 2017-05-10 | 2017-09-22 | 华灿光电（浙江）有限公司 | 电流阻挡层及发光二极管芯片的制作方法 |
| CN107681032A (zh) * | 2017-10-16 | 2018-02-09 | 厦门市三安光电科技有限公司 | 发光二极管及其制作方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109244207A (zh) * | 2018-08-30 | 2019-01-18 | 佛山市国星半导体技术有限公司 | 一种led芯片及其制作方法 |
| CN109285924A (zh) * | 2018-12-10 | 2019-01-29 | 合肥彩虹蓝光科技有限公司 | 一种半导体芯片的制造方法 |
| CN109599464A (zh) * | 2018-12-11 | 2019-04-09 | 合肥彩虹蓝光科技有限公司 | 一种发光二极管芯片及其制造方法与应用 |
| CN109728148A (zh) * | 2018-12-28 | 2019-05-07 | 映瑞光电科技(上海)有限公司 | Led芯片结构及其形成方法和led芯片 |
| CN109728147A (zh) * | 2018-12-28 | 2019-05-07 | 映瑞光电科技(上海)有限公司 | Led芯片结构及其形成方法和led芯片 |
| CN109904290A (zh) * | 2019-03-19 | 2019-06-18 | 东莞市中晶半导体科技有限公司 | 具有新型透明导电层的发光二极管结构及制作方法 |
| CN113964247A (zh) * | 2021-10-19 | 2022-01-21 | 淮安澳洋顺昌光电技术有限公司 | 发光二极管芯片及其制作方法 |
| CN113964247B (zh) * | 2021-10-19 | 2024-01-30 | 淮安澳洋顺昌光电技术有限公司 | 发光二极管芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108400206A (zh) | Led芯片结构及其制备方法 | |
| CN104465917B (zh) | 图案化光电基板及其制作方法 | |
| CN102130285B (zh) | 发光二极管及其制造方法 | |
| CN103730556B (zh) | 发光二极管芯片及其制作方法 | |
| CN1998094B (zh) | 半导体发光二极管上的反射层的制造 | |
| CN110112125A (zh) | 利用超小型发光二极管电极组件的发光二极管灯 | |
| CN109545934B (zh) | 微孔型led电极结构及其制备方法 | |
| CN108133999B (zh) | 一种led芯片结构及其制备方法 | |
| CN102024898B (zh) | 发光二极管及其制造方法 | |
| CN110085620B (zh) | 一种微阵列集成led芯片及其制备方法 | |
| CN102130256A (zh) | 发光二极管及其制造方法 | |
| CN102723417B (zh) | 便于打线的led芯片及其制备方法 | |
| CN102064245A (zh) | 发光二极管制造方法 | |
| CN102130245A (zh) | 发光二极管及其制造方法 | |
| CN108336200A (zh) | Led芯片结构及其制备方法 | |
| CN102214745B (zh) | 一种氮化镓基半导体发光器件的制造方法 | |
| CN109360881A (zh) | 一种阵列式n极通孔叉指电极正装LED芯片及其制作方法 | |
| CN106549087A (zh) | 一种高亮度led芯片的制备方法 | |
| CN103560189B (zh) | 发光二极管芯片及其制作方法 | |
| CN107863432B (zh) | 一种提升led性能的led制备方法以及led芯片 | |
| CN114709307A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN102064250B (zh) | 一种衬底出光SiC衬底垂直结构发光管及制备方法 | |
| CN102130252B (zh) | 发光二极管及其制造方法 | |
| CN203607447U (zh) | Led芯片 | |
| CN104347776B (zh) | 一种led结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180814 |
|
| RJ01 | Rejection of invention patent application after publication |