CN107195745A - 电流阻挡层及发光二极管芯片的制作方法 - Google Patents
电流阻挡层及发光二极管芯片的制作方法 Download PDFInfo
- Publication number
- CN107195745A CN107195745A CN201710326592.XA CN201710326592A CN107195745A CN 107195745 A CN107195745 A CN 107195745A CN 201710326592 A CN201710326592 A CN 201710326592A CN 107195745 A CN107195745 A CN 107195745A
- Authority
- CN
- China
- Prior art keywords
- layer
- negative photoresist
- barrier layer
- current barrier
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 154
- 238000004519 manufacturing process Methods 0.000 title abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 137
- 239000004065 semiconductor Substances 0.000 claims abstract description 88
- 239000000463 material Substances 0.000 claims abstract description 78
- 230000000903 blocking effect Effects 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000007788 liquid Substances 0.000 claims abstract description 29
- 230000001154 acute effect Effects 0.000 claims abstract description 13
- 238000002360 preparation method Methods 0.000 claims description 35
- 238000005260 corrosion Methods 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- 239000003292 glue Substances 0.000 claims description 3
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 230000008719 thickening Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 3
- 238000002791 soaking Methods 0.000 abstract 1
- 239000000243 solution Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 7
- 238000005286 illumination Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000021615 conjugation Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 239000002198 insoluble material Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000004408 titanium dioxide Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241000790917 Dioxys <bee> Species 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种电流阻挡层及发光二极管芯片的制作方法，属于半导体技术领域。包括：提供一设有外延层的衬底；在P型半导体层和N型半导体层上铺设电流阻挡层材料；在电流阻挡层材料上形成负性光刻胶；对设定区域的负性光刻胶进行遮挡，并对没有被遮挡的负性光刻胶进行曝光；去除负性光刻胶中没有被曝光的部分；去除没有负性光刻胶遮挡的电流阻挡层材料；对负性光刻胶进行烘烤，使得负性光刻胶的侧面搭在电流阻挡层材料的侧面上形成空腔；将衬底浸泡在腐蚀液中，使得腐蚀液从空腔的缝隙进入空腔对电流阻挡层材料进行腐蚀，形成电流阻挡层，电流阻挡层的侧面和底面之间的夹角腐蚀成锐角；去除负性光刻胶。本发明可降低电压和提高抗静电能力。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种电流阻挡层及发光二极管芯片的制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种将电能转化为光能的半导体电子器件。氮化镓(GaN)基发光二极管是应用广泛的一种发光二极管，具有低电压、低功耗、体积小、重量轻、寿命长和高可靠性等优点。
芯片是发光二极管最重要的组成部分。现有的发光二极管芯片通常包括衬底以及依次层叠在衬底上的N型半导体层、发光层和P型半导体层，P型半导体层上开设有从P型半导体层沿发光二极管的层叠方向延伸到N型半导体层的凹槽，P型半导体层上设有电流阻挡层，电流阻挡层垂直于层叠方向的截面包括一个环形区域和至少一个与环形区域相连的矩形区域，位于环形区域外的P型半导体层上和电流阻挡层上设有透明导电层，位于环形区域内的P型半导体层上、电流阻挡层上和电流阻挡层上的透明导电层上设有P型电极，凹槽内的N 型半导体层上设有N型电极。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
电流阻挡层的侧面垂直于P型半导体层，如果透明导电层的厚度小于电流阻挡层的厚度，则电流阻挡层上的透明导电层和P型半导体层上的透明导电层在电流阻挡层的侧面断裂，P型电极注入的电流不能通过透明导电层均匀流入整个P型半导体层，只能集中流向P型电极下面的P型半导体层上，导致发光二极管芯片的局部电流过大，电压升高，抗静电能力降低。
发明内容
为了解决现有技术发光二极管芯片电压高和抗静电能力低的问题，本发明实施例提供了一种电流阻挡层及发光二极管芯片的制作方法。所述技术方案如下：
一方面，本发明实施例提供了一种电流阻挡层的制作方法，所述制作方法包括：
提供一设有外延层的衬底，所述外延层包括依次层叠在所述衬底上的N型半导体层、发光层和P型半导体层，所述P型半导体层上开设有从所述P型半导体层沿所述外延层的层叠方向延伸到所述N型半导体层的凹槽；
在所述P型半导体层和所述N型半导体层上铺设一层电流阻挡层材料；
在所述电流阻挡层材料上形成一层负性光刻胶；
对设定区域的所述负性光刻胶进行遮挡，并对没有被遮挡的所述负性光刻胶进行曝光，所述负性光刻胶曝光的区域为制作的电流阻挡层对应的区域；
去除所述负性光刻胶中没有被曝光的部分，所述负性光刻胶中剩余的部分的侧面和底面之间形成的夹角为钝角，所述负性光刻胶的底面为所述负性光刻胶中与所述电流阻挡层材料接触的表面，所述负性光刻胶的侧面为所述负性光刻胶中与所述负性光刻胶的底面相邻的表面；
去除没有所述负性光刻胶遮挡的所述电流阻挡层材料；
对所述负性光刻胶进行烘烤，使得所述负性光刻胶的侧面搭在所述电流阻挡层材料的侧面上形成空腔，所述空腔垂直于所述外延层的层叠方向的截面面积沿所述外延层的层叠方向逐渐增大；
将所述衬底浸泡在腐蚀液中，使得所述腐蚀液从所述空腔的缝隙进入所述空腔对所述电流阻挡层材料进行腐蚀，形成所述电流阻挡层，所述电流阻挡层的侧面和底面之间的夹角腐蚀成锐角，所述电流阻挡层的底面为所述电流阻挡层中与所述P型半导体层接触的表面，所述电流阻挡层的侧面为所述电流阻挡层中与所述电流阻挡层的底面相邻的表面；
去除所述负性光刻胶。
可选地，所述电流阻挡层的侧面和底面之间形成的夹角为30°～40°。
可选地，所述负性光刻胶的厚度为1.9～2.1微米。
可选地，在对没有被遮挡的所述负性光刻胶进行曝光时，曝光的能量为 50～200mj/cm2。
可选地，所述去除所述负性光刻胶中没有被曝光的部分，包括：
采用浓度为2.3％～2.5％的显影液去除所述负性光刻胶中没有被曝光的部分。
可选地，所述制作方法还包括：
在所述电流阻挡层材料上形成负性光刻胶之前，在所述电流阻挡层材料上涂上增粘剂。
另一方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：
提供一设有外延层的衬底，所述外延层包括依次层叠在所述衬底上的N型半导体层、发光层和P型半导体层，所述P型半导体层上开设有从所述P型半导体层沿所述外延层的层叠方向延伸到所述N型半导体层的凹槽；
采用如权利要求1～5任一项所述的制作方法在所述P型半导体层上形成电流阻挡层，所述电流阻挡层的侧面和底面之间形成的夹角为锐角，所述电流阻挡层的底面为所述电流阻挡层中与所述P型半导体层接触的表面，所述电流阻挡层的侧面为所述电流阻挡层中与所述电流阻挡层的底面相邻的表面；
在位于所述电流阻挡层外的所述P型半导体层上和所述电流阻挡层上形成透明导电层；
在位于所述电流阻挡层内的所述P型半导体层上、所述电流阻挡层上和所述电流阻挡层上的所述透明导电层上设置P型电极，并在所述凹槽内的所述N 型半导体层上设置N型电极。
可选地，所述电流阻挡层的侧面和底面之间形成的夹角为30°～40°。
可选地，所述透明导电层的厚度小于所述电流阻挡层的厚度。
优选地，所述电流阻挡层的厚度为1000～2000埃，所述透明导电层的厚度为200～800埃。
本发明实施例提供的技术方案带来的有益效果是：
采用负性光刻胶对电流阻挡层材料进行图形化，由于负性光刻胶是光照后形成不溶性物质，因此对位于电流阻挡层上的负性光刻胶进行曝光，并去除负性光刻胶中没有进行曝光的部分后，负性光刻胶中剩余的部分的侧面与底面之间形成的夹角为钝角，利用负性光刻胶可以先去除没有负性光刻胶遮挡的电流阻挡层材料，接着对负性光刻胶进行烘烤，负性光刻胶的侧面由于软化而搭在电流阻挡层材料的侧面上，形成在垂直于层叠方向的横截面面积沿外延层的层叠方向逐渐增大的空腔，再利用空腔的缝隙向空腔内注入腐蚀液对电流阻挡层材料进行腐蚀，形成电流阻挡层，由于空腔的横截面面积沿外延层的层叠方向逐渐增大，因此进入空腔内的腐蚀液的横截面面积沿外延层的层叠方向逐渐增大，腐蚀液越过，电流阻挡层材料被腐蚀得越多，进而电流阻挡层材料被腐蚀的横截面面积沿外延层的层叠方向逐渐增大，从而形成侧面和底面之间的夹角为锐角的电流阻挡层，便于透明导电层覆盖在电流阻挡层的侧面上，避免覆盖在电流阻挡层上的透明导电层和覆盖在P型半导体层上的透明导电层在电流阻挡层的侧面上断裂，进而影响发光二极管芯片的电压和抗静电能力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种电流阻挡层的制作方法的流程图；
图2a-图2i是本发明实施例一提供的电流阻挡层制作过程中的发光二极管芯片的结构示意图；
图3是本发明实施例二提供的一种电流阻挡层的制作方法的流程图；
图4是本发明实施例三提供的一种发光二极管芯片的制作方法的流程图；
图5a-图5f是本发明实施例三提供的发光二极管芯片制作过程中的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种电流阻挡层的制作方法，参见图1，该制作方法包括：
步骤101：提供一设有外延层的衬底。
图2a为步骤101执行之后的发光二极管芯片的局部结构示意图。其中，10 为设有外延层的衬底。
在本实施例中，外延层包括依次层叠在衬底上的N型半导体层、发光层和 P型半导体层，P型半导体层上开设有从P型半导体层沿外延层的层叠方向延伸到N型半导体层的凹槽。
具体地，衬底可以为蓝宝石衬底，也可以为硅衬底。N型半导体层可以为N 型氮化镓层，P型半导体层可以为P型氮化镓层。发光层可以包括多个铟镓氮层和多个氮化镓层，多个铟镓氮层和多个氮化镓层交替层叠设置。
更具体地，衬底的厚度可以为550微米，外延层的厚度可以为5微米，发光层中铟镓氮层和氮化镓层的层数之和可以为16层。
可选地，衬底和N型半导体层之间还可以设有缓冲层。具体地，缓冲层可以为氮化镓层，也可以为氮化铝层，以缓解蓝宝石衬底和N型氮化镓层之间的晶格失配。
具体地，缓冲层的厚度可以为2000埃。
可选地，发光层和P型半导体层之间还可以设有电子阻挡层。具体地，电子阻挡层可以为铝镓氮层，以阻挡N型半导体层提供的电子越过发光层注入P 型半导体层，与P型半导体层提供的空穴发生非辐射复合。
具体地，电子阻挡层的厚度可以为50～150纳米(如100纳米)。
步骤102：在P型半导体层和N型半导体层上铺设一层电流阻挡层材料。
图2b为步骤102执行之后的发光二极管芯片的局部结构示意图。其中，20 为电流阻挡层材料。
在实际应用中，电流阻挡层材料沉积在P型半导体层和N型半导体层上。
具体地，电流阻挡层材料可以为二氧化硅。
可选地，铺设的电流阻挡层材料的厚度可以为1000～2000埃(如1500埃)。若铺设的电流阻挡层材料的厚度小于1000埃，则无法有效达到阻挡电流垂直注入的效果，而且也无法有效反射发光层发出的光线，导致光线射到P型电极上被P型电极吸收，影响芯片的发光亮度；若铺设的电流阻挡层材料的厚度大于 2000埃，则会造成材料的浪费。
步骤103：在电流阻挡层材料上形成一层负性光刻胶。
图2c为步骤103执行之后的发光二极管芯片的局部结构示意图。其中，21 为负性光刻胶。
在实际应用中，负性光刻胶涂覆在电流阻挡层材料上。
需要说明的是，负性光刻胶又称光致抗蚀剂，在光照后会形成不可溶物质，而没有光照则可溶于适当的溶剂中。如果对负性光刻胶的一部分曝光，另一部分不曝光，再将负性光刻胶放置在显影液中，则曝过光的负性光刻胶会保持不变，而没有曝光的负性光刻胶会溶解在显影液中。
可选地，负性光刻胶的厚度可以为1.9～2.1微米(如2微米)。若负性光刻胶的厚度小于1.9微米，则无法对电流阻挡层形成有效覆盖，导致负性光刻胶下面的电流阻挡层被腐蚀；若负性光刻胶的厚度大于2.1微米，则会造成材料的浪费。
可选地，在该步骤103之前，该制作方法还可以包括：
在电流阻挡层材料上涂上增粘剂。
通过在电流阻挡层材料和负性光刻胶之间设置增粘剂，可以将负性光刻胶牢牢粘附在电流阻挡层材料上，以对电流阻挡层材料形成良好保护，避免负性光刻胶下面的电流阻挡层材料被腐蚀，最终形成电流阻挡层。
步骤104：对设定区域的负性光刻胶进行遮挡，并对没有被遮挡的负性光刻胶进行曝光。
图2d为步骤104执行时的发光二极管芯片的局部结构示意图。
在本实施例中，负性光刻胶曝光的区域为制作的电流阻挡层对应的区域。例如，电流阻挡层设置在P型半导体层的中间，则负性光刻胶曝光的区域为P 型半导体层的中间对应的区域。具体地，电流阻挡层垂直于层叠方向的截面可以包括一个环形区域和至少一个与环形区域相连的矩形区域，则负性光刻胶曝光的区域也相应为环形区域和与环形区域相连的矩形区域。
需要说明的是，负性光刻胶是用于形成所需图形的电流阻挡层的，因此负性光刻胶曝光和显影后留下的部分应该与最后形成的电流阻挡层一致，由于负性光刻胶是光照后形成不可溶物质，所以对最后形成的电流阻挡层上的负性光刻胶进行曝光。
可选地，在对没有被遮挡的负性光刻胶进行曝光时，曝光的能量可以为 50～200mj/cm2(如125mj/cm2)。若曝光的能量小于50mj/cm2，则可能会造成曝光不足，负性光刻胶全部被显影液溶解掉；若曝光的能量大于200mj/cm2，则可能会造成曝光过度，没有被遮挡的负性光刻胶没有被显影液溶解掉。
步骤105：去除负性光刻胶中没有被曝光的部分。
图2e为步骤105执行之后的发光二极管芯片的局部结构示意图。
在实际应用中，可以采用显影液去除负性光刻胶中没有被曝光的部分。
在本实施例中，负性光刻胶中剩余的部分的侧面和底面之间形成的夹角为钝角，负性光刻胶的底面为负性光刻胶中与电流阻挡层材料接触的表面，负性光刻胶的侧面为负性光刻胶中与负性光刻胶的底面相邻的表面。
需要说明的是，对负性光刻胶进行曝光时，曝光的负性光刻胶的边缘上表面的光照会强于下表面，由于负性光刻胶是光照后形成不溶性物质，因此将曝光后的光刻胶放置在显影液中，会留下侧面和底面之间的夹角为钝角的负性光刻胶。
可选地，该步骤105可以包括：
采用浓度为2.3％～2.5％(如2.4％)的显影液去除负性光刻胶中没有被曝光的部分。
其中，显影液是显影物质和水组成的溶液，显影液的浓度为显影液中显影物质与溶液的体积比。
若显影液的浓度小于2.3％，则可能无法完全溶解没有被曝光的负性光刻胶；若显影液的浓度大于2.5％，则可能造成负性光刻胶的边缘也被溶解掉。
步骤106：去除没有负性光刻胶遮挡的电流阻挡层材料。
图2f为步骤106执行之后的发光二极管芯片的局部结构示意图。
在实际应用中，可以采用腐蚀液去除电子阻挡层的材料没有负性光刻胶遮挡的部分。
具体地，腐蚀液可以为氟系腐蚀液，如氢氟酸。
步骤107：对负性光刻胶进行烘烤，使得负性光刻胶的侧面搭在电流阻挡层材料的侧面上形成空腔。
图2g为步骤107执行之后的发光二极管芯片的局部结构示意图。
在本实施例中，空腔垂直于外延层的层叠方向的截面面积沿外延层的层叠方向逐渐增大。
需要说明的是，负性光刻胶在烘烤过程中会进行收缩，在重力作用下，负性光刻胶的侧面会向下弯曲，直到搭在负性光刻胶的侧面上停止。同时由于负性光刻胶的侧面和底面的夹角为钝角，因此空腔的横截面面积沿外延片的层叠方向逐渐增大。
具体地，烘烤的温度可以为140℃，烘烤的时间可以为5分钟，此时负性光刻胶软化的效果较好。
步骤108：将衬底浸泡在腐蚀液中，使得腐蚀液从空腔的缝隙进入空腔对电流阻挡层材料进行腐蚀，形成电流阻挡层。
图2h为步骤108执行之后的发光二极管芯片的局部结构示意图。
在本实施例中，电流阻挡层的侧面和底面之间的夹角腐蚀成锐角，电流阻挡层的底面为电流阻挡层中与P型半导体层接触的表面，电流阻挡层的侧面为电流阻挡层中与电流阻挡层的底面相邻的表面。
在实际应用中，在电流阻挡层材料的拐弯处，负性光刻胶无法完全遮挡电流阻挡层的侧面，同时腐蚀并烘烤后的负性光刻胶的边缘只是搭在P型半导体层上，并没有与P型半导体层紧密连接，因此空腔的缝隙可以在电流阻挡层材料的拐弯处、以及负性光刻胶和P型半导体层相搭的地方。当衬底浸泡在腐蚀液中时，腐蚀液从空腔的缝隙进入空腔并充满空腔，空腔内的腐蚀液与电流阻挡层材料发生反应，反应结束后形成电流阻挡层。
需要说明的是，由于空腔垂直于外延片的层叠方向的截面面积沿外延片的层叠方向逐渐增大，因此进入空腔内的腐蚀液的横截面面积沿外延层的层叠方向逐渐增大，腐蚀液越过，电流阻挡层材料被腐蚀得越多，进而电流阻挡层材料被腐蚀的横截面面积沿外延层的层叠方向逐渐增大，从而形成侧面和底面之间的夹角为锐角的电流阻挡层。另外，负性光刻胶和电流阻挡层材料之间的结合度会弱于电流阻挡层和P型半导体层之间的结合度，使得腐蚀液更容易腐蚀电流阻挡层材料的上半部分，形成侧面和底面之间的夹角为锐角的电流阻挡层。
可选地，电流阻挡层的侧面和底面之间形成的夹角可以为30°～40°(如 35°)。若电流阻挡层的侧面和底面之间形成的夹角小于30°，则电流阻挡层覆盖的区域过大，影响电流注入P型半导体层，进而降低发光二极管的发光效率；若电流阻挡层的侧面和底面之间形成的夹角大于40°，则电流阻挡层边缘的倾斜角度较大，可能会造成透明导电层断裂。
步骤109：去除负性光刻胶。
图2i为步骤109执行之后的发光二极管芯片的局部结构示意图。
本发明实施例采用负性光刻胶对电流阻挡层材料进行图形化，由于负性光刻胶是光照后形成不溶性物质，因此对位于电流阻挡层上的负性光刻胶进行曝光，并去除负性光刻胶中没有进行曝光的部分后，负性光刻胶中剩余的部分的侧面与底面之间形成的夹角为钝角，利用负性光刻胶可以先去除没有负性光刻胶遮挡的电流阻挡层材料，接着对负性光刻胶进行烘烤，负性光刻胶的侧面由于软化而搭在电流阻挡层的侧面上，形成在垂直于层叠方向的横截面面积沿外延层的层叠方向逐渐增大的空腔，再利用空腔的缝隙向空腔内注入腐蚀液对电流阻挡层材料进行腐蚀，形成电流阻挡层，由于空腔的横截面面积沿外延层的层叠方向逐渐增大，因此进入空腔内的腐蚀液的横截面面积沿外延层的层叠方向逐渐增大，腐蚀液越过，电流阻挡层材料被腐蚀得越多，进而电流阻挡层材料被腐蚀的横截面面积沿外延层的层叠方向逐渐增大，从而形成侧面和底面之间的夹角为锐角的电流阻挡层，便于透明导电层覆盖在电流阻挡层的侧面上，避免覆盖在电流阻挡层上的透明导电层和覆盖在P型半导体层上的透明导电层在电流阻挡层的侧面上断裂，进而影响发光二极管芯片的电压和抗静电能力。
实施例二
本发明实施例提供了一种电流阻挡层的制作方法，该制作方法是实施例一提供的制作方法的一种具体实现，参见图3，该制作方法包括：
步骤201：提供一设有外延层的衬底。
步骤202：在P型半导体层和N型半导体层上沉积一层厚度为2000埃的电流阻挡层材料。
步骤203：在电流阻挡层材料上涂上增粘剂。
步骤204：在增粘剂上涂上厚度为2微米的负性光刻胶。
步骤205：对位于电流阻挡层上的负性光刻胶进行曝光，曝光能量为 90mj/cm2。
步骤206：利用浓度为2.38％的显影液去除负性光刻胶中没有进行曝光的部分，负性光刻胶中剩余的部分的侧面和底面之间形成的夹角为钝角。
步骤207：利用氢氟酸去除没有负性光刻胶遮挡的电流阻挡层材料。
步骤208：对负性光刻胶进行烘烤，使得负性光刻胶的侧面搭在电流阻挡层材料的侧面上形成空腔，空腔垂直于外延层的层叠方向的截面面积沿外延层的层叠方向逐渐增大。
步骤209：将衬底浸泡在腐蚀液中，使得腐蚀液从空腔的缝隙进入空腔对电流阻挡层材料进行腐蚀，形成电流阻挡层，电流阻挡层的侧面和底面之间的夹角腐蚀成35°。
步骤210：去除负性光刻胶。
实验发现，本实施例最后制作的发光二极管芯片的电压下降0.05V，抗静电能力提高500V，发光亮度提高0.3％。
实施例三
本发明实施例提供了一种发光二极管芯片的制作方法，参见图4，该制作方法包括：
步骤301：提供一设有外延层的衬底。
图5a为步骤301执行之后的发光二极管芯片的结构示意图。其中，10为设有外延层的衬底。
具体地，该步骤301可以与步骤101相同，在此不再详述。
步骤302：在P型半导体层上形成电流阻挡层。
图5b为步骤302执行之后的发光二极管芯片的结构示意图。其中，20为电流阻挡层。
在本实施例中，电流阻挡层采用实施例一或实施例二提供的制作方法制作，电流阻挡层的侧面和底面之间形成的夹角为锐角，电流阻挡层的底面为电流阻挡层中与所述P型半导体层接触的表面，电流阻挡层的侧面为电流阻挡层中与电流阻挡层的底面相邻的表面。
可选地，电流阻挡层的侧面和底面之间形成的夹角可以为30°～40°。
步骤303：在位于电流阻挡层外的P型半导体层上和电流阻挡层上形成透明导电层。
图5c为步骤303执行之后的发光二极管芯片的结构示意图。其中，30为透明导电层。
可选地，透明导电层的厚度可以小于电流阻挡层的厚度。对于厚度小于电流阻挡层的透明导电层来说，如果电流阻挡层的侧面垂直于P型半导体层，则电流阻挡层上的透明导电层和P型半导体层上的透明导电层特别容易在电流阻挡层的侧面断裂，而本实施例形成的电流阻挡层的侧面和底面之间形成的夹角为锐角，透明导电层很容易覆盖在电流阻挡层的侧面上，可以有效避免透明导电层在电流阻挡层的侧面断裂，特别适用于厚度小于电流阻挡层的透明导电层。
优选地，电流阻挡层的厚度可以为1000～2000埃，透明导电层的厚度可以为200～800埃。
更优选地，电流阻挡层的厚度可以为1500埃，透明导电层的厚度可以为500 埃。
步骤304：在位于电流阻挡层内的P型半导体层上、电流阻挡层上和电流阻挡层上的透明导电层上设置P型电极，并在凹槽内的N型半导体层上设置N型电极。
图5d为步骤304执行之后的发光二极管芯片的结构示意图。其中，41为P 型电极，42为N型电极。
具体地，P型电极和N型电极均可以包括依次层叠的铬层和金属层。
步骤305：在透明导电层、凹槽的侧壁、凹槽内的N型半导体层上形成钝化层。
图5e为步骤305执行之后的发光二极管芯片的结构示意图。其中，50为钝化层。
具体地，钝化层的材料可以为二氧化硅或者氧化铝。
步骤306：对衬底进行减薄。
步骤307：在衬底上形成分布式布拉格反射镜(英文：Distributed BraggReflection，简称DBR)层。
图5f为步骤307执行之后的发光二极管芯片的结构示意图。其中，60为 DBR层。
在本实施例中，DBR层和氮化镓缓冲层分别设置在衬底相反的两个表面上。
具体地，DBR层可以包括层叠设置的多个氧化层，多个氧化层采用至少两种材料制成，多个氧化层中不同材料的氧化层周期性层叠设置，多个氧化层的层数≥30。
优选地，至少两种折射率的氧化层的材料可以采用五氧化二钽、二氧化锆、氧化铝、二氧化钛、二氧化硅中的两种或三种。
进一步地，至少两种折射率的氧化层的材料可以采用二氧化钛和二氧化硅，二氧化钛和二氧化硅的折射率相差最大，反射效果最好。
步骤308：划裂衬底，得到发光二极管芯片。
本发明实施例采用负性光刻胶对电流阻挡层材料进行图形化，由于负性光刻胶是光照后形成不溶性物质，因此对位于电流阻挡层上的负性光刻胶进行曝光，并去除负性光刻胶中没有进行曝光的部分后，负性光刻胶中剩余的部分的侧面与底面之间形成的夹角为钝角，利用负性光刻胶可以先去除没有负性光刻胶遮挡的电流阻挡层材料，接着对负性光刻胶进行烘烤，负性光刻胶的侧面由于软化而搭在电流阻挡层的侧面上，形成在垂直于层叠方向的横截面面积沿外延层的层叠方向逐渐增大的空腔，再利用空腔的缝隙向空腔内注入腐蚀液对电流阻挡层材料进行腐蚀，形成电流阻挡层，由于空腔的横截面面积沿外延层的层叠方向逐渐增大，因此进入空腔内的腐蚀液的横截面面积沿外延层的层叠方向逐渐增大，腐蚀液越过，电流阻挡层材料被腐蚀得越多，进而电流阻挡层材料被腐蚀的横截面面积沿外延层的层叠方向逐渐增大，从而形成侧面和底面之间的夹角为锐角的电流阻挡层，便于透明导电层覆盖在电流阻挡层的侧面上，避免覆盖在电流阻挡层上的透明导电层和覆盖在P型半导体层上的透明导电层在电流阻挡层的侧面上断裂，进而影响发光二极管芯片的电压和抗静电能力。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种电流阻挡层的制作方法，其特征在于，所述制作方法包括：
提供一设有外延层的衬底，所述外延层包括依次层叠在所述衬底上的N型半导体层、发光层和P型半导体层，所述P型半导体层上开设有从所述P型半导体层沿所述外延层的层叠方向延伸到所述N型半导体层的凹槽；
在所述P型半导体层和所述N型半导体层上铺设一层电流阻挡层材料；
在所述电流阻挡层材料上形成一层负性光刻胶；
对设定区域的所述负性光刻胶进行遮挡，并对没有被遮挡的所述负性光刻胶进行曝光，所述负性光刻胶曝光的区域为制作的电流阻挡层对应的区域；
去除所述负性光刻胶中没有被曝光的部分，所述负性光刻胶中剩余的部分的侧面和底面之间形成的夹角为钝角，所述负性光刻胶的底面为所述负性光刻胶中与所述电流阻挡层材料接触的表面，所述负性光刻胶的侧面为所述负性光刻胶中与所述负性光刻胶的底面相邻的表面；
去除没有所述负性光刻胶遮挡的所述电流阻挡层材料；
对所述负性光刻胶进行烘烤，使得所述负性光刻胶的侧面搭在所述电流阻挡层材料的侧面上形成空腔，所述空腔垂直于所述外延层的层叠方向的截面面积沿所述外延层的层叠方向逐渐增大；
将所述衬底浸泡在腐蚀液中，使得所述腐蚀液从所述空腔的缝隙进入所述空腔对所述电流阻挡层材料进行腐蚀，形成所述电流阻挡层，所述电流阻挡层的侧面和底面之间的夹角腐蚀成锐角，所述电流阻挡层的底面为所述电流阻挡层中与所述P型半导体层接触的表面，所述电流阻挡层的侧面为所述电流阻挡层中与所述电流阻挡层的底面相邻的表面；
去除所述负性光刻胶。
2.根据权利要求1所述的制作方法，其特征在于，所述电流阻挡层的侧面和底面之间形成的夹角为30°～40°。
3.根据权利要求1或2所述的制作方法，其特征在于，所述负性光刻胶的厚度为1.9～2.1微米。
4.根据权利要求1或2所述的制作方法，其特征在于，在对没有被遮挡的所述负性光刻胶进行曝光时，曝光的能量为50～200mj/cm2。
5.根据权利要求1或2所述的制作方法，其特征在于，所述去除所述负性光刻胶中没有被曝光的部分，包括：
采用浓度为2.3％～2.5％的显影液去除所述负性光刻胶中没有被曝光的部分。
6.根据权利要求1或2所述的制作方法，其特征在于，所述制作方法还包括：
在所述电流阻挡层材料上形成负性光刻胶之前，在所述电流阻挡层材料上涂上增粘剂。
7.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
提供一设有外延层的衬底，所述外延层包括依次层叠在所述衬底上的N型半导体层、发光层和P型半导体层，所述P型半导体层上开设有从所述P型半导体层沿所述外延层的层叠方向延伸到所述N型半导体层的凹槽；
采用如权利要求1～6任一项所述的制作方法在所述P型半导体层上形成电流阻挡层，所述电流阻挡层的侧面和底面之间形成的夹角为锐角，所述电流阻挡层的底面为所述电流阻挡层中与所述P型半导体层接触的表面，所述电流阻挡层的侧面为所述电流阻挡层中与所述电流阻挡层的底面相邻的表面；
在位于所述电流阻挡层外的所述P型半导体层上和所述电流阻挡层上形成透明导电层；
在位于所述电流阻挡层内的所述P型半导体层上、所述电流阻挡层上和所述电流阻挡层上的所述透明导电层上设置P型电极，并在所述凹槽内的所述N型半导体层上设置N型电极。
8.根据权利要求7所述的制作方法，其特征在于，所述电流阻挡层的侧面和底面之间形成的夹角为30°～40°。
9.根据权利要求7或8所述的制作方法，其特征在于，所述透明导电层的厚度小于所述电流阻挡层的厚度。
10.根据权利要求9所述的制作方法，其特征在于，所述电流阻挡层的厚度为1000～2000埃，所述透明导电层的厚度为200～800埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710326592.XA CN107195745B (zh) | 2017-05-10 | 2017-05-10 | 电流阻挡层及发光二极管芯片的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710326592.XA CN107195745B (zh) | 2017-05-10 | 2017-05-10 | 电流阻挡层及发光二极管芯片的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107195745A true CN107195745A (zh) | 2017-09-22 |
| CN107195745B CN107195745B (zh) | 2019-08-02 |
Family
ID=59872948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710326592.XA Active CN107195745B (zh) | 2017-05-10 | 2017-05-10 | 电流阻挡层及发光二极管芯片的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107195745B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400206A (zh) * | 2018-02-26 | 2018-08-14 | 湘能华磊光电股份有限公司 | Led芯片结构及其制备方法 |
| CN108400215A (zh) * | 2018-01-25 | 2018-08-14 | 华灿光电(苏州）有限公司 | 一种发光二极管芯片及其制作方法 |
| WO2020232587A1 (zh) * | 2019-05-17 | 2020-11-26 | 天津三安光电有限公司 | 一种制作半导体发光元件的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1645987A (zh) * | 2004-01-23 | 2005-07-27 | 卡西欧迈克罗尼克斯株式会社 | 印刷电路板及其制作方法和装置、电路布线图和布线板 |
| CN102320563A (zh) * | 2011-07-13 | 2012-01-18 | 北京大学 | 等离子体刻蚀模拟中最大离子边界角的测量方法 |
| CN105304786A (zh) * | 2015-11-13 | 2016-02-03 | 杭州士兰明芯科技有限公司 | Led芯片及其制作方法 |
-
2017
- 2017-05-10 CN CN201710326592.XA patent/CN107195745B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1645987A (zh) * | 2004-01-23 | 2005-07-27 | 卡西欧迈克罗尼克斯株式会社 | 印刷电路板及其制作方法和装置、电路布线图和布线板 |
| CN102320563A (zh) * | 2011-07-13 | 2012-01-18 | 北京大学 | 等离子体刻蚀模拟中最大离子边界角的测量方法 |
| CN105304786A (zh) * | 2015-11-13 | 2016-02-03 | 杭州士兰明芯科技有限公司 | Led芯片及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108400215A (zh) * | 2018-01-25 | 2018-08-14 | 华灿光电(苏州）有限公司 | 一种发光二极管芯片及其制作方法 |
| CN108400215B (zh) * | 2018-01-25 | 2019-08-23 | 华灿光电(苏州）有限公司 | 一种发光二极管芯片及其制作方法 |
| CN108400206A (zh) * | 2018-02-26 | 2018-08-14 | 湘能华磊光电股份有限公司 | Led芯片结构及其制备方法 |
| WO2020232587A1 (zh) * | 2019-05-17 | 2020-11-26 | 天津三安光电有限公司 | 一种制作半导体发光元件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107195745B (zh) | 2019-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205159352U (zh) | 发光设备 | |
| JP6829497B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
| TW201214806A (en) | Light emitting diode | |
| CN107195745A (zh) | 电流阻挡层及发光二极管芯片的制作方法 | |
| CN109716542B (zh) | 半导体器件 | |
| US20140353709A1 (en) | Light emitting diode | |
| CN107706275A (zh) | 一种发光二极管芯片、面板及其制作方法 | |
| JPH06509685A (ja) | 電界発光シリコン構造の製造方法 | |
| CN106409994A (zh) | 一种AlGaInP基发光二极管芯片及其制作方法 | |
| CN109346564A (zh) | 一种倒装发光二极管芯片的制作方法 | |
| CN108198923A (zh) | 一种发光二极管芯片及其制作方法 | |
| CN109087981A (zh) | 一种防漏电led芯片及其制作方法 | |
| CN106784218B (zh) | 一种led芯片及其制作方法 | |
| CN104795481B (zh) | 发光二极管及其制作方法 | |
| KR102171697B1 (ko) | Led 전극 어셈블리 및 이의 제조 방법 | |
| CN103050600B (zh) | 一种发光二极管的芯片的制备方法 | |
| CN109713101A (zh) | GaN基LED垂直结构芯片及其制备方法 | |
| CN109244208A (zh) | 一种高压led芯片及其制作方法 | |
| CN104766914A (zh) | 一种高取光率的高压led芯片结构 | |
| CN108400215B (zh) | 一种发光二极管芯片及其制作方法 | |
| CN107331749B (zh) | 一种发光二极管芯片的制备方法 | |
| KR102282383B1 (ko) | Led 전극 어셈블리 및 이의 제조 방법 | |
| CN115642209A (zh) | 一种Micro-LED芯片结构及其制备方法 | |
| CN105336826B (zh) | 一种集成多孔状反射层的发光二极管制作方法 | |
| CN108321264A (zh) | 高亮度ito薄膜led芯片及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |