CN108198923A - 一种发光二极管芯片及其制作方法 - Google Patents

一种发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN108198923A
CN108198923A CN201711181641.1A CN201711181641A CN108198923A CN 108198923 A CN108198923 A CN 108198923A CN 201711181641 A CN201711181641 A CN 201711181641A CN 108198923 A CN108198923 A CN 108198923A
Authority
CN
China
Prior art keywords
substrate
groove
gallium nitride
nitride layer
type gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711181641.1A
Other languages
English (en)
Inventor
尹灵峰
陈淑贤
马磊
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201711181641.1A priority Critical patent/CN108198923A/zh
Publication of CN108198923A publication Critical patent/CN108198923A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管芯片及其制作方法，属于半导体技术领域。芯片包括DBR、衬底、氮化铝缓冲层、N型氮化镓层、发光层、P型氮化镓层、透明导电薄膜、P型电极和N型电极；DBR设置在衬底的第一表面上，氮化铝缓冲层、N型氮化镓层、发光层和P型氮化镓层依次层叠在衬底的第二表面上；P型氮化镓层的边缘区域设有延伸至N型氮化镓层的第一凹槽，N型电极设置在第一凹槽内的N型氮化镓层上，透明导电薄膜设置在P型氮化镓层上，P型电极设置在透明导电薄膜上；透明导电薄膜的非边缘区域设有至少一个延伸至衬底的第二凹槽，侧面与底面之间的夹角为锐角，第二凹槽的底面的面积为25μm2～1000μm2。本发明提高发光效率。

Description

一种发光二极管芯片及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种可以把电能转化成光能的半导体二极管，具有体积小、亮度高和能耗小的特点，被广泛地应用在显示屏、背光源和照明领域。
芯片是LED的核心组件，现有的LED芯片包括分布式布拉格反射镜(英文：Distributed Bragg Reflection，简称：DBR)衬底、缓冲层、N型半导体层、发光层、P型半导体层、透明导电薄膜、P型电极和N型电极。其中，DBR设置在衬底的一个表面，缓冲层、N型半导体层、发光层和P型半导体层依次层叠在衬底的另一个表面上，P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，透明导电薄膜设置在P型半导体层上，P型电极设置在透明导电薄膜上。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
发光层在电流的驱动下发出的光线中，射向衬底的光线会被DBR反射，射向芯片侧面的光线由于全反射而无法射出，加上P型电极和N型电极会吸收光线，因此大部分光线会从芯片设置透明导电薄膜的表面射出。但是透明导电薄膜的面积有限，芯片的出光效率还有待提高。
发明内容
为了解决现有技术受限于透明导电薄膜面积有限造成芯片出光效率有待提高的问题，本发明实施例提供了一种发光二极管芯片及其制作方法。所述技术方案如下：
一方面，本发明实施例提供了一种发光二极管芯片，所述发光二极管芯片包括分布式布拉格反射镜DBR、衬底、氮化铝缓冲层、N型氮化镓层、发光层、P型氮化镓层、透明导电薄膜、P型电极和N型电极；所述DBR设置在所述衬底的第一表面上，所述氮化铝缓冲层、所述N型氮化镓层、所述发光层和所述P型氮化镓层依次层叠在所述衬底的第二表面上，所述衬底的第二表面为与所述衬底的第一表面相反的表面；所述P型氮化镓层的边缘区域设有延伸至所述N型氮化镓层的第一凹槽，所述N型电极设置在所述第一凹槽内的N型氮化镓层上，所述透明导电薄膜设置在所述P型氮化镓层上，所述P型电极设置在所述透明导电薄膜上；
所述透明导电薄膜的非边缘区域设有至少一个延伸至所述衬底的第二凹槽，所述第二凹槽的侧面与所述第二凹槽的底面之间的夹角为锐角，所述第二凹槽的底面的面积为25μm2～1000μm2。
可选地，所述第二凹槽的数量为多个，多个所述第二凹槽的底面的面积之和为所述衬底的第二表面的面积的3％～5％。
可选地，所述P型电极包括焊点和电极线，所述焊点设置在所述透明导电薄膜距离所述N型电极最远的边缘区域，所述电极线设置在所述焊点和所述N型电极之间的透明导电薄膜上，且所述电极线自所述焊点向所述N型电极延伸。
优选地，所述第二凹槽的数量为多个，多个所述第二凹槽沿所述电极线的延伸方向排列在所述电极线的两侧。
更优选地，所述衬底的第二表面为长方形，所述衬底的第二表面的长度方向与所述电极线的延伸方向相同。
进一步地，所述衬底的第二表面的长宽比为1:1～10:1。
进一步地，所述第二凹槽的底面为长方形，所述第二凹槽的底面的长度方向与所述衬底的第二表面的长度方向垂直。
进一步地，所述电极线在所述衬底的第二表面的投影与所述衬底的第二表面的一个长边之间的距离，和所述电极线在所述衬底的第二表面的投影与所述衬底的第二表面的另一个长边之间的距离相等。
更进一步地，所述第二凹槽的底面与所述衬底的第二表面的长边之间的最小距离，和所述第二凹槽的底面与所述电极线在所述衬底的第二表面的投影之间的距离相等。
另一方面，本发明实施例提供了一种发光二极管芯片的制作方法，所述制作方法包括：
在衬底的一个表面上依次生长氮化铝缓冲层、N型氮化镓层、发光层和P型氮化镓层；
在所述P型氮化镓层的边缘区域开设延伸至所述N型氮化镓层的第一凹槽；
在所述P型氮化镓层的非边缘区域开设至少一个延伸至所述衬底的第二凹槽，所述第二凹槽的侧面与所述第二凹槽的底面之间的夹角为锐角，所述第二凹槽的底面的面积为25μm2～1000μm2；
在所述P型氮化镓层上形成透明导电薄膜；
在所述透明导电薄膜上形成P型电极，在所述第一凹槽内的N型氮化镓层上形成N型电极；
减薄所述衬底；
在所述衬底的另一个表面上形成分布式布拉格反射镜DBR，所述衬底设置所述DBR的表面为与所述衬底设置所述氮化镓缓冲层的表面相反的表面。
本发明实施例提供的技术方案带来的有益效果是：
通过在透明导电薄膜的非边缘区域开设至少一个延伸至衬底的凹槽，虽然会造成发光层面积的减少，但是凹槽的侧面和底面之间的夹角为锐角，光线很容易满足全反射临界角的要求而从芯片射出，芯片的出光效率提升了。由于第二凹槽的底面的面积为25μm2～1000μm2，因此第二凹槽减少的发光层面积较少，芯片的出光效率的提升足以弥补这一损失，所以芯片整体的发光效率提高了。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种发光二极管芯片的结构示意图；
图2是本发明实施例一提供的图1的A-A向的示意图；
图3a是本发明实施例一提供的电极线设置位置的示意图；
图3b是本发明实施例一提供的第二凹槽设置位置的示意图；
图4是本发明实施例二提供的一种发光二极管芯片的制作方法的流程图；
图5a-图5f是本发明实施例二提供的制作方法执行过程中发光二极管芯片的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
本发明实施例提供了一种发光二极管芯片，图1为本实施例提供的发光二极管芯片的结构示意图，图2为图1的A-A向的示意图，参见图1和图2，该发光二极管芯片包括DBR10、衬底20、氮化铝缓冲层31、N型氮化镓层32、发光层33、P型氮化镓层34、透明导电薄膜40、P型电极51和N型电极52。
在本实施例中，DBR 10设置在衬底20的第一表面上，氮化铝缓冲层31、N型氮化镓层32、发光层33和P型氮化镓层34依次层叠在衬底20的第二表面上，衬底20的第二表面为与衬底20的第一表面相反的表面。P型氮化镓层34的边缘区域设有延伸至N型氮化镓层32的第一凹槽61，N型电极52设置在第一凹槽61内的N型氮化镓层32上，透明导电薄膜40设置在P型氮化镓层34上，P型电极51设置在透明导电薄膜40上。透明导电薄膜40的非边缘区域设有至少一个延伸至衬底20的第二凹槽62，第二凹槽62的侧面与第二凹槽62的底面之间的夹角为锐角，第二凹槽62的底面的面积为25μm2～1000μm2。
其中，第二凹槽的底面为衬底的表面，第二凹槽的侧面为与第二凹槽的底面连接的表面。
本发明实施例通过在透明导电薄膜的非边缘区域开设至少一个延伸至衬底的凹槽，虽然会造成发光层面积的减少，但是凹槽的侧面和底面之间的夹角为锐角，光线很容易满足全反射临界角的要求而从芯片射出，芯片的出光效率提升了。由于第二凹槽的底面的面积为25μm2～1000μm2，因此第二凹槽减少的发光层面积较少，芯片的出光效率的提升足以弥补这一损失，所以芯片整体的发光效率提高了。
可选地，如图1所示，第二凹槽62的数量为多个，多个第二凹槽62的底面的面积之和可以为衬底20的第二表面的面积的3％～5％。若多个第二凹槽62的底面的面积之和小于衬底20的第二表面的面积的3％，则可能由于第二凹槽设置的较少，而造成芯片发光效率的提升效果不明显；若多个第二凹槽62的底面的面积之和大于衬底20的第二表面的面积的5％，则可能由于第二凹槽设置地过多，而影响芯片的发光。
需要说明的是，对于低电流的发光二极管芯片，增加10％～20％的发光面积，发光亮度才提高1％，而本发明中减少的发光面积只有3％～5％，但出光效率增加所提高的发光亮度却有1％～2％，效果特别明显。
可选地，如图1所示，P型电极51包括焊点51a和电极线51b，焊点51a设置在透明导电薄膜40距离N型电极52最远的边缘区域，电极线51b设置在焊点51a和N型电极52之间的透明导电薄膜40上，且电极线51b自焊点51a向N型电极52延伸。焊点用于将电流注入芯片，电极线用于将焊点注入的电流横向扩展到透明导电薄膜的整个表面，避免电流集中在焊点的附近。
优选地，如图1所示，第二凹槽62的数量为多个，多个第二凹槽62可以沿电极线51b的延伸方向排列在电极线51b的两侧，从而利用电极线对电流的扩展能力，避免第二凹槽的设置对芯片发光的影响。
更优选地，如图1所示，衬底20的第二表面可以为长方形，衬底20的第二表面的长度方向与电极线51b的延伸方向相同，以充分利用电极线对电流的扩展能力，尽可能避免第二凹槽对芯片发光的影响。
具体地，衬底20的第二表面的长宽比可以为1:1～10:1，如2:1。
更具体地，衬底20的第二表面的长度可以为100μm～1000μm，衬底20的第二表面的宽度可以为50μm～500μm。
进一步地，如图1所示，第二凹槽62的底面可以为长方形，第二凹槽62的底面的长度方向与衬底20的第二表面的长度方向垂直。在不影响芯片发光的情况下，尽可能增大第二凹槽的底面的面积，提高芯片的出光效率。
具体地，第二凹槽62的底面的长度可以为衬底20的第二表面的宽度的10％～30％，第二凹槽62的底面的宽度可以为衬底20的第二表面的长度的1％～10％。
更具体地，第二凹槽62的底面的长度可以为5μm～100μm，第二凹槽62的底面的宽度可以为5μm～10μm。
进一步地，图3a为电极线设置位置的示意图，如图3a所示，电极线51b在衬底20的第二表面的投影与衬底20的第二表面的一个长边之间的距离a，和电极线51b在衬底20的第二表面的投影与衬底20的第二表面的另一个长边之间的距离b相等，从而将电极线的电流扩展效果最佳化。
更进一步地，图3b为第二凹槽设置位置的示意图，如图3b所示，第二凹槽62的底面与衬底20的第二表面的长边之间的最小距离c，和第二凹槽62的底面与电极线51b在衬底的20第二表面的投影之间的距离d相等，使芯片发光区域的减少和出光区域的增加之间达到最佳的平衡，芯片的发光效率达到最高。
具体地，衬底可以为平片蓝宝石衬底、图形化蓝宝石衬底(英文：PatternedSapphire Substrate，简称：PSS)、硅衬底、氮化镓衬底、碳化硅衬底、玻璃衬底中的任意一种，如PSS。发光层可以包括交替层叠的多个量子阱和多个量子垒，量子阱可以为铟镓氮层，量子垒可以为氮化镓层。透明导电薄膜可以为氧化铟锡(英文：Indium tin oxid，简称ITO)、铝掺杂的氧化锌(简称：AZO)、钛掺杂的氧化锌(英文：GZO)、铟镓锌氧化物(英文：indium gallium zinc oxide，简称：IGZO)、镍金合金、石墨烯中的任意一种。
更具体地，氮化铝缓冲层的厚度可以为0.5nm～500nm，N型氮化镓层、发光层和P型氮化镓层的厚度之和可以为5微米，发光层中铟镓氮层和氮化镓层的层数之和可以为16层。
可选地，氮化铝缓冲层中可以掺杂镓元素，以更好地与N型氮化镓层匹配。
可选地，N型电极和P型电极可以包括金属反射层，以避免光线被吸收，增加芯片的出光效率。
优选地，金属反射层的材料可以采用银、铝、金或者铂，反射效果较好。
具体地，金属反射层的厚度可以为1μm～5μm。若金属反射层的厚度小于1μm，则反射效果较差；若金属反射层的厚度大于5μm，则造成材料的浪费。
可选地，该发光二极管芯片还可以包括钝化保护层，钝化保护层设置在透明导电薄膜、N型氮化镓层和第一凹槽的侧壁上，以避免芯片在使用中被污染而导致漏电。
具体地，钝化保护层可以为二氧化硅层。
实施例二
本发明实施例提供了一种发光二极管芯片的制作方法，适用于制作实施例一提供的发光二极管芯片。图4为本实施例提供的制作方法的流程图，参见图4，该制作方法包括：
步骤201：在衬底的一个表面上依次生长氮化铝缓冲层、N型氮化镓层、发光层和P型氮化镓层。
图5a为步骤201执行之后发光二极管芯片的结构示意图。其中，20表示衬底，31表示氮化铝缓冲层，32表示N型氮化镓层，33表示发光层，34表示P型氮化镓层。如图5a所示，氮化铝缓冲层31、N型氮化镓层32、发光层33和P型氮化镓层34依次层叠在衬底20上。
具体地，该步骤201可以包括：
采用金属有机化合物化学气相沉淀技术(英文：Metal Organic Chemical VaporDeposition，简称：MOCVD)在衬底上依次生长氮化铝(AlN)缓冲层、N型氮化镓(GaN)层、发光层和P型氮化镓层。
步骤202：在P型氮化镓层的边缘区域开设延伸至N型氮化镓层的第一凹槽。
图5b为步骤202执行之后发光二极管芯片的结构示意图。其中，61表示第一凹槽。如图5b所示，第一凹槽61从P型氮化镓层34延伸至N型氮化镓层32。
具体地，该步骤202可以包括：
采用光刻技术在P型氮化镓层上形成第一图形的光刻胶；
在第一图形的光刻胶的保护下，干法刻蚀P型氮化镓层和发光层，形成第一凹槽；
去除第一图形的光刻胶。
在实际应用中，采用光刻技术形成某种图形的光刻胶时，首先铺设一定光刻胶，然后通过一定图形的掩膜版对光刻胶进行曝光，接着对光照后的光刻胶进行显影，去除部分的光刻胶，留下的光刻胶即为某种图形的光刻胶。
在具体实现中，第一凹槽的深度可以为0.5μm～5μm。
步骤203：在P型氮化镓层的非边缘区域开设至少一个延伸至衬底的第二凹槽，第二凹槽的侧面与第二凹槽的底面之间的夹角为锐角，第二凹槽的底面的面积为25μm2～1000μm2。
图5c为步骤203执行之后发光二极管芯片的结构示意图。其中，62表示第二凹槽。如图5c所示，第二凹槽62从P型氮化镓层34延伸至衬底20，并且第二凹槽62的侧面与第二凹槽62的底面之间的夹角为锐角。
具体地，该步骤203可以包括：
采用物理气相沉积技术(英文：Physical Vapor Deposition，简称：PVD)在P型氮化镓层上和凹槽内形成介质保护层；
采用光刻技术在介质保护层上形成第二图形的光刻胶；
在第二图形的光刻胶的保护下，湿法腐蚀介质保护层，形成第二图形的介质保护层；
干法刻蚀P型氮化镓层、发光层、N型氮化镓层和氮化铝缓冲层，形成从P型氮化镓层延伸至衬底的凹槽，凹槽的侧面与凹槽的底面之间的夹角为直角；
去除第二图形的光刻胶；
在第二图形的介质保护层的保护下，湿法腐蚀P型氮化镓层、发光层、N型氮化镓层和氮化铝缓冲层，氮化铝缓冲层的腐蚀速率最快，从P型氮化镓层延伸至衬底的凹槽变成侧面与底面之间的夹角为锐角的第二凹槽；
去除第二图形的介质保护层。
具体地，介质保护层可以为二氧化硅层、氮化硅层、二氧化钛层中的任意一种，如二氧化硅层。
相应地，湿法腐蚀介质保护层的溶液可以为氢氟酸。
湿法腐蚀P型氮化镓层、发光层、N型氮化镓层和氮化铝缓冲层的溶液可以为磷酸溶液、硫酸溶液、磷酸和硫酸的混合溶液、氢氧化钠溶液、盐酸中的任意一种。
可选地，湿法腐蚀的温度可以为25℃～350℃。若湿法腐蚀的温度低于25℃，则腐蚀速率较慢，生产效率较低；若湿法腐蚀的温度高于350℃，则容易造成过腐蚀，造成芯片半成品与衬底分离。
可选地，介质保护层的厚度可以为200nm～1000nm。若介质保护层的厚度小于200nm，则介质保护层无法保护下面的P型氮化镓层等；若介质保护层的厚度大于1000nm，则会造成材料的浪费，而且后续还需要单独去除多余的二氧化硅层，增加不必要的步骤，增大生产成本。
光刻胶的厚度可以为5μm～15μm。若光刻胶的厚度小于5μm，则光刻胶无法保护下面的介质保护层等；若光刻胶的厚度大于15μm，则会造成材料的浪费。
步骤204：在P型氮化镓层上形成透明导电薄膜。
图5d为步骤204执行之后发光二极管芯片的结构示意图。其中，40表示透明导电薄膜。如图5d所示，透明导电薄膜40设置在P型氮化镓层34上。
具体地，该步骤204可以包括：
在P型氮化镓层上、第一凹槽内和第二凹槽内形成透明导电薄膜；
采用光刻技术在透明导电薄膜上形成第三图形的光刻胶；
在第三图形的光刻胶的保护下，湿法腐蚀透明导电薄膜，去除第一凹槽内和第二凹槽内的透明导电薄膜，留下P型氮化镓层上的透明导电薄膜；
去除第三图形的光刻胶。
步骤205：在透明导电薄膜上形成P型电极，在第一凹槽内的N型氮化镓层上形成N型电极。
图5e为步骤205执行之后发光二极管芯片的结构示意图。其中，52表示N型电极(P型电极未示出)。如图5e所示，N型电极52设置在N型氮化镓层32上。
具体地，该步骤205可以包括：
在透明导电薄膜上、第一凹槽内和第二凹槽内形成第四图形的光刻胶；
在第四图形的光刻胶、以及第四图形的光刻胶中露出的透明导电薄膜和N型氮化镓层上形成电极；
去除第四图形的光刻胶、以及第四图形的光刻胶上的电极，留下透明导电薄膜上的电极成为P型电极，留下N型氮化镓层上的电极成为N型电极。
步骤206：减薄衬底。
具体地，该步骤206可以包括：
对衬底进行研磨，减薄衬底。
步骤207：在衬底的另一个表面上形成DBR，衬底设置DBR的表面为与衬底设置氮化镓缓冲层的表面相反的表面。
图5f为步骤207执行之后发光二极管芯片的结构示意图。其中，10表示DBR。如图5f所示，DBR 10设置在衬底20的另一个表面上。
具体地，该步骤207可以包括：
采用PVD技术在衬底的另一个表面上形成DBR。
可选地，该制作方法还可以包括：
对衬底进行隐形切割和裂片，形成至少两个相互独立的芯片。
本发明实施例通过在透明导电薄膜的非边缘区域开设至少一个延伸至衬底的凹槽，虽然会造成发光层面积的减少，但是凹槽的侧面和底面之间的夹角为锐角，光线很容易满足全反射临界角的要求而从芯片射出，芯片的出光效率提升了。由于第二凹槽的底面的面积为25μm2～1000μm2，因此第二凹槽减少的发光层面积较少，芯片的出光效率的提升足以弥补这一损失，所以芯片整体的发光效率提高了。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管芯片，所述发光二极管芯片包括分布式布拉格反射镜DBR、衬底、氮化铝缓冲层、N型氮化镓层、发光层、P型氮化镓层、透明导电薄膜、P型电极和N型电极；所述DBR设置在所述衬底的第一表面上，所述氮化铝缓冲层、所述N型氮化镓层、所述发光层和所述P型氮化镓层依次层叠在所述衬底的第二表面上，所述衬底的第二表面为与所述衬底的第一表面相反的表面；所述P型氮化镓层的边缘区域设有延伸至所述N型氮化镓层的第一凹槽，所述N型电极设置在所述第一凹槽内的N型氮化镓层上，所述透明导电薄膜设置在所述P型氮化镓层上，所述P型电极设置在所述透明导电薄膜上；
其特征在于，所述透明导电薄膜的非边缘区域设有至少一个延伸至所述衬底的第二凹槽，所述第二凹槽的侧面与所述第二凹槽的底面之间的夹角为锐角，所述第二凹槽的底面的面积为25μm2～1000μm2。
2.根据权利要求1所述的发光二极管芯片，其特征在于，所述第二凹槽的数量为多个，多个所述第二凹槽的底面的面积之和为所述衬底的第二表面的面积的3％～5％。
3.根据权利要求1或2所述的发光二极管芯片，其特征在于，所述P型电极包括焊点和电极线，所述焊点设置在所述透明导电薄膜距离所述N型电极最远的边缘区域，所述电极线设置在所述焊点和所述N型电极之间的透明导电薄膜上，且所述电极线自所述焊点向所述N型电极延伸。
4.根据权利要求3所述的发光二极管芯片，其特征在于，所述第二凹槽的数量为多个，多个所述第二凹槽沿所述电极线的延伸方向排列在所述电极线的两侧。
5.根据权利要求4所述的发光二极管芯片，其特征在于，所述衬底的第二表面为长方形，所述衬底的第二表面的长度方向与所述电极线的延伸方向相同。
6.根据权利要求5所述的发光二极管芯片，其特征在于，所述衬底的第二表面的长宽比为1:1～10:1。
7.根据权利要求5所述的发光二极管芯片，其特征在于，所述第二凹槽的底面为长方形，所述第二凹槽的底面的长度方向与所述衬底的第二表面的长度方向垂直。
8.根据权利要求5所述的发光二极管芯片，其特征在于，所述电极线在所述衬底的第二表面的投影与所述衬底的第二表面的一个长边之间的距离，和所述电极线在所述衬底的第二表面的投影与所述衬底的第二表面的另一个长边之间的距离相等。
9.根据权利要求8所述的发光二极管芯片，其特征在于，所述第二凹槽的底面与所述衬底的第二表面的长边之间的最小距离，和所述第二凹槽的底面与所述电极线在所述衬底的第二表面的投影之间的距离相等。
10.一种发光二极管芯片的制作方法，其特征在于，所述制作方法包括：
在衬底的一个表面上依次生长氮化铝缓冲层、N型氮化镓层、发光层和P型氮化镓层；
在所述P型氮化镓层的边缘区域开设延伸至所述N型氮化镓层的第一凹槽；
在所述P型氮化镓层的非边缘区域开设至少一个延伸至所述衬底的第二凹槽，所述第二凹槽的侧面与所述第二凹槽的底面之间的夹角为锐角，所述第二凹槽的底面的面积为25μm2～1000μm2；
在所述P型氮化镓层上形成透明导电薄膜；
在所述透明导电薄膜上形成P型电极，在所述第一凹槽内的N型氮化镓层上形成N型电极；
减薄所述衬底；
在所述衬底的另一个表面上形成分布式布拉格反射镜DBR，所述衬底设置所述DBR的表面为与所述衬底设置所述氮化镓缓冲层的表面相反的表面。
CN201711181641.1A 2017-11-23 2017-11-23 一种发光二极管芯片及其制作方法 Pending CN108198923A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711181641.1A CN108198923A (zh) 2017-11-23 2017-11-23 一种发光二极管芯片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711181641.1A CN108198923A (zh) 2017-11-23 2017-11-23 一种发光二极管芯片及其制作方法

Publications (1)

Publication Number Publication Date
CN108198923A true CN108198923A (zh) 2018-06-22

Family

ID=62573053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711181641.1A Pending CN108198923A (zh) 2017-11-23 2017-11-23 一种发光二极管芯片及其制作方法

Country Status (1)

Country Link
CN (1) CN108198923A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110233191A (zh) * 2019-07-05 2019-09-13 厦门乾照半导体科技有限公司 一种led芯片及其制作方法
CN111048638A (zh) * 2019-04-25 2020-04-21 深圳第三代半导体研究院 一种垂直集成单元二极管芯片
CN111900182A (zh) * 2019-05-06 2020-11-06 深圳第三代半导体研究院 一种新型电极线排布的垂直结构led芯片
CN113871519A (zh) * 2021-09-30 2021-12-31 安徽三安光电有限公司 一种发光二极管及其制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834993A (en) * 2006-11-30 2008-08-16 Eudyna Devices Inc Method for fabricating light-emitting device
KR101009652B1 (ko) * 2008-10-24 2011-01-19 주식회사 에피밸리 3족 질화물 반도체 발광소자
CN105489728A (zh) * 2009-12-14 2016-04-13 首尔伟傲世有限公司 具有电极焊盘的发光二极管
CN105742447A (zh) * 2010-11-18 2016-07-06 首尔伟傲世有限公司 具有电极焊盘的发光二极管
CN105762250A (zh) * 2016-02-26 2016-07-13 华灿光电股份有限公司 一种发光二极管及其制作方法
CN205692851U (zh) * 2016-06-16 2016-11-16 聚灿光电科技股份有限公司 Led芯片
CN106848023A (zh) * 2011-01-27 2017-06-13 Lg伊诺特有限公司 发光器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200834993A (en) * 2006-11-30 2008-08-16 Eudyna Devices Inc Method for fabricating light-emitting device
KR101009652B1 (ko) * 2008-10-24 2011-01-19 주식회사 에피밸리 3족 질화물 반도체 발광소자
CN105489728A (zh) * 2009-12-14 2016-04-13 首尔伟傲世有限公司 具有电极焊盘的发光二极管
CN105742447A (zh) * 2010-11-18 2016-07-06 首尔伟傲世有限公司 具有电极焊盘的发光二极管
CN106848023A (zh) * 2011-01-27 2017-06-13 Lg伊诺特有限公司 发光器件
CN105762250A (zh) * 2016-02-26 2016-07-13 华灿光电股份有限公司 一种发光二极管及其制作方法
CN205692851U (zh) * 2016-06-16 2016-11-16 聚灿光电科技股份有限公司 Led芯片

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048638A (zh) * 2019-04-25 2020-04-21 深圳第三代半导体研究院 一种垂直集成单元二极管芯片
CN111900182A (zh) * 2019-05-06 2020-11-06 深圳第三代半导体研究院 一种新型电极线排布的垂直结构led芯片
CN110233191A (zh) * 2019-07-05 2019-09-13 厦门乾照半导体科技有限公司 一种led芯片及其制作方法
CN110233191B (zh) * 2019-07-05 2024-02-27 厦门乾照半导体科技有限公司 一种led芯片及其制作方法
CN113871519A (zh) * 2021-09-30 2021-12-31 安徽三安光电有限公司 一种发光二极管及其制作方法
CN113871519B (zh) * 2021-09-30 2024-03-08 安徽三安光电有限公司 一种发光二极管及其制作方法

Similar Documents

Publication Publication Date Title
TWI766356B (zh) 發光二極體晶片
CN102347414B (zh) 发光器件
CN108198923A (zh) 一种发光二极管芯片及其制作方法
TWM522408U (zh) 發光設備
TWI815326B (zh) 覆晶型發光二極體晶片以及包含其的發光元件
CN106340571B (zh) 一种发光二极管及其制作方法
CN108987557A (zh) 一种倒装led芯片及其制作方法、led器件
JP2013034010A (ja) 縦型発光素子
CN101887938B (zh) 发光二极管芯片及其制造方法
CN104064642A (zh) 垂直型led的制作方法
CN109346564A (zh) 一种倒装发光二极管芯片的制作方法
CN106784218B (zh) 一种led芯片及其制作方法
CN102270714B (zh) 发光二极管芯片的制备方法
CN107026221A (zh) 具有高亮度的led芯片及其制备方法
CN107919424B (zh) 一种发光二极管芯片及其制造方法
CN105609605A (zh) Led芯片及其制造方法
CN103560189B (zh) 发光二极管芯片及其制作方法
CN203607447U (zh) Led芯片
CN204668306U (zh) 发光二极管
CN107195745B (zh) 电流阻挡层及发光二极管芯片的制作方法
CN101861662B (zh) 发光器件
CN106848029B (zh) 一种高亮发光二极管的芯片及其制作方法
CN108400215B (zh) 一种发光二极管芯片及其制作方法
CN105810791A (zh) 倒装led芯片的制作方法
CN109659413A (zh) 一种发光二极管芯片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180622