CN115440867A - 一种倒装发光二极管芯片及其制备方法 - Google Patents
一种倒装发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN115440867A CN115440867A CN202211007571.9A CN202211007571A CN115440867A CN 115440867 A CN115440867 A CN 115440867A CN 202211007571 A CN202211007571 A CN 202211007571A CN 115440867 A CN115440867 A CN 115440867A
- Authority
- CN
- China
- Prior art keywords
- layer
- positive photoresist
- metal layer
- current blocking
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 92
- 230000000903 blocking effect Effects 0.000 claims abstract description 91
- 238000005530 etching Methods 0.000 claims abstract description 54
- 238000002955 isolation Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 85
- 239000002184 metal Substances 0.000 claims description 85
- 238000000034 method Methods 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 238000003892 spreading Methods 0.000 claims description 15
- 230000007480 spreading Effects 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 4
- 229910017090 AlO 2 Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 8
- 238000001704 evaporation Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 229910009815 Ti3O5 Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- -1 al2O3 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000004659 sterilization and disinfection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种倒装发光二极管芯片及其制备方法，该倒装发光二极管芯片包括依次层叠的衬底及外延层，所述外延层的端部通过刻蚀形成Mesa台阶，所述外延层及所述Mesa台阶上均设有依次层叠的初始电流层和正性光刻胶，通过对位于所述Mesa台阶至少部分上的初始电流阻挡层和正性光刻胶进行腐蚀以形成隔离槽，所述正性光刻胶的粘度为50‑400Cps。通过本申请，不仅能够解决高粘度光刻胶流动性差，其均匀性也相对较差，以造成显影不干净，导致产品不良的问题，提升产品良率，同时由于低粘度的正性光刻胶相对高粘度光刻胶更便宜，因而还能够有效地降低生产成本。
Description
技术领域
本发明涉及发光二极管技术领域，特别涉及一种倒装发光二极管芯片及其制备方法。
背景技术
发光二极管，简称为LED，是一种常用的发光器件，通过电子与空穴复合释放能量发光，发光二极管与普通二极管一样是由一个PN结组成，也具有单向导电性。
近年来，LED产业迅速发展升级，以其节能、高效、可靠性高等诸多优势应用于普通照明、特种照明、植因照明，景观照明，户内显示、户外显示、背光显示、紫外消杀、紫外固化等场景，倒装发光二极管芯片也快速的得到市场的认可，份额逐渐增加。
现有的倒装发光二极管芯片包括隔离槽，在制备隔离槽时，通常需要在晶圆表面涂布10um的高粘度光刻胶作为掩模保护不需要刻蚀的地方，而高粘度光刻胶流动性差，其均匀性也相对较差，容易造成显影不干净，导致产品不良，同时高粘度光刻胶价格昂贵，耗量大，成本高。
发明内容
基于此，本发明的目的是提供一种倒装发光二极管芯片及其制备方法，以解决上述现有技术中的不足。
为实现上述目的，本发明提供了一种倒装发光二极管芯片，包括依次层叠的衬底及外延层，所述外延层的端部通过刻蚀形成Mesa台阶，所述外延层及所述Mesa台阶上均设有依次层叠的初始电流层和正性光刻胶，通过对位于所述Mesa台阶至少部分上的初始电流阻挡层和正性光刻胶进行腐蚀至所述衬底以形成隔离槽，所述正性光刻胶的粘度为50-400Cps。
本发明的有益效果是：通过采用初始电流阻挡层和低粘度的正性光刻胶共同作为掩膜，对不需要刻蚀的部位进行保护，以刻蚀形成隔离槽，区别于现有技术，利用低粘度的正性光刻胶来替换高粘度光刻胶来制备隔离槽，不仅能够解决高粘度光刻胶流动性差，其均匀性也相对较差，以造成显影不干净，导致产品不良的问题，提升产品良率，同时由于低粘度的正性光刻胶相对高粘度光刻胶更便宜，因而还能够有效地降低生产成本。
优选的，所述倒装发光二级管芯片还包括目标电流阻挡层、电流扩展层、电流传输金属层、布拉格反射层和键合金属层，所述目标电流阻挡层、所述电流扩展层、所述电流传输金属层、所述布拉格反射层和所述键合金属层依次层叠设置于所述外延层上。
优选的，所述布拉格反射层包括预设周期内交替层叠的SiO2和Ti3O5。
优选的，所述电流传输金属层包括N型电流传输金属层和P型电流传输金属层，所述键合金属层包括N型键合金属层和P型键合金属层，所述P型键合金属层与所述P型电流传输金属层电性连接，所述N型键合金属层与所述N型电流传输金属层电性连接。
为实现上述目的，本发明还提供了一种倒装发光二极管芯片的制备方法，用于制备上述所述倒装发光二极管芯片，包括如下步骤：
获取一衬底，并在所述衬底上沉积外延层；
在所述外延层上涂布第一正性光刻胶，并依次通过曝光、显影以及刻蚀，以使所述外延层上形成Mesa台阶；
去除所述第一正性光刻胶，并在所述Mesa台阶和所述外延层的表面沉积第一预设厚度的初始电流阻挡层；
在所述初始电流阻挡层涂布第二预设厚度的第二正性光刻胶，并依次通过曝光、显影后，刻蚀至所述衬底以形成隔离槽；
在蚀刻后的所述初始电流阻挡层和所述隔离槽的表面涂布第三正性光刻胶，并依次通过曝光、显影以及腐蚀形成目标电流阻挡层；
在所述目标电流阻挡层的表面依次制备电流扩展层、电流传输金属层、布拉格反射层和键合金属层。
优选的，所述依次通过曝光、显影后，刻蚀至所述衬底以形成隔离槽的步骤包括：
依次通过曝光和显影清除掉部分所述第二正性光刻胶，以暴露出部分所述初始电流阻挡层；
利用BOE溶液对暴露出的所述初始电流阻挡层进行腐蚀，以获取到目标刻蚀区域，并暴露出部分所述Mesa台阶；
利用光感耦合离子体刻蚀工艺刻蚀暴露出部分所述Mesa台阶，直至刻蚀至所述衬底以形成隔离槽，刻蚀掉所述第二正性光刻胶和部分所述初始电流阻挡层，以获取到第三预设厚度的中间电流阻挡层。
优选的，所述依次通过曝光、显影以及腐蚀形成目标电流阻挡层的步骤包括：
依次通过曝光和显影清除掉部分所述第二正性光刻胶，以暴露出部分所述中间电流阻挡层；
利用所述BOE腐蚀液腐蚀掉暴露出的所述中间电流阻挡层，并去除第三正性光刻胶，以获取到第四预设厚度的目标电流阻挡层。
优选的，所述第一预设厚度为2um，所述第二厚度为2.3um，所述第三预设厚度和所述第四预设厚度均为0.3um。
优选的，所述第一正性光刻胶、所述第二正性光刻胶以及所述第三正性光刻胶的粘度均为50-400Cps之间。
优选的，所述目标电流阻挡层的材料为SiO2、SiN、AlO2，Ti3O5中的至少一种。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为本发明第一实施例提供的倒装发光二极管芯片的结构示意图；
图2为本发明第二实施例提供的倒装发光二极管芯片的制备方法的流程图；
图3为本发明第二实施例提供的倒装发光二极管芯片制备流程中完成步骤S203后的示意图；
图4为本发明第二实施例提供的倒装发光二极管芯片制备流程中完成步骤S204后的示意图；
图5为本发明第二实施例提供的倒装发光二极管芯片制备流程中完成步骤S205后的示意图；
图6为本发明第二实施例提供的倒装发光二极管芯片制备流程中完成步骤S206后的示意图；
图7为本发明第二实施例提供的倒装发光二极管芯片制备流程中完成步骤S207后的示意图；
图8为本发明第二实施例提供的倒装发光二极管芯片制备流程中完成步骤S208后的示意图；
图9为本发明第二实施例提供的倒装发光二极管芯片制备流程中完成步骤S209后的示意图。
主要元件符号说明：
| 衬底 | 10 | 隔离槽 | 60 |
| 外延层 | 20 | 第三正性光刻胶 | 32 |
| 缓冲层 | 21 | 目标电流阻挡层 | 51 |
| N型半导体层 | 22 | 电流扩展层 | 70 |
| 有源层 | 23 | 电流传输金属层 | 71 |
| P型半导体层 | 24 | 布拉格反射层 | 72 |
| Mesa台阶 | 40 | 键合金属层 | 73 |
| 初始电流阻挡层 | 50 | 倒装发光二极管芯片 | 100 |
| 第二正性光刻胶 | 31 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1和图4所示，本发明第一实施例提供了一种倒装发光二极管芯片，该倒装发光二极管芯片100包括衬底10、外延层20、Mesa台阶40和隔离槽60。
其中，外延层20的端部通过刻蚀形成Mesa台阶40，隔离槽60位于Mesa台阶40的下方，外延层20及Mesa台阶40上均设有依次层叠的初始电流阻挡层50和正性光刻胶，通过对位于Mesa台阶40至少部分上的初始电流阻挡层50和正性光刻胶进行腐蚀至衬底10以形成隔离槽60，需要说明的是，正性光刻胶的粘度为50-400Cps。
可以理解的，通过采用初始电流阻挡层50和低粘度的正性光刻胶共同作为掩膜，对不需要刻蚀的部位进行保护，以刻蚀形成隔离槽60，区别于现有技术，利用低粘度的正性光刻胶来替换高粘度光刻胶来制备隔离槽60，不仅能够解决高粘度光刻胶流动性差，其均匀性也相对较差，以造成显影不干净，导致产品不良的问题，提升产品良率，同时由于低粘度的正性光刻胶相对高粘度光刻胶更便宜，因而还能够有效地降低生产成本。
在其中一些实施例中，倒装发光二级管芯片还包括目标电流阻挡层51、电流扩展层70、电流传输金属层71、布拉格反射层72和键合金属层73，目标电流阻挡层51、电流扩展层70、电流传输金属层71、布拉格反射层72和键合金属层73依次层叠设置于外延层20上，电流扩展层70覆盖于目标电流阻挡层51上，目标电流阻挡层51通过对初始电流阻挡层50进行腐蚀减薄以成型，目标电流阻挡层51的厚度为0.3um，初始电流阻挡层50的厚度为2 um。
在其中一些实施例中，外延层20自下而上依次包括缓冲层21、N型半导体层22、有源层23和P型半导体层24，Mesa台阶40位于部分N型半导体层22上，隔离槽60包括两个槽壁，隔离槽60的两个槽壁分别与衬底10的侧壁和外延层20的侧壁相贴合，目标电流阻挡层51位于P型半导体层24上，目标电流阻挡层51包括SiO2、Al2O3、Ti3O5，目标电流阻挡层51用于起到电流阻挡的作用，电流扩展层70位于目标电流阻挡层51上，同时电流扩展层70覆盖目标电流阻挡层51，电流传输金属层71位于电流扩展层70上，电流传输金属层71包括N型电流传输金属层和P型电流传输金属层，布拉格反射层72位于电流传输金属层71上，布拉格反射层72包括预设周期内交替层叠的SiO2和Ti3O5，布拉格反射层72包括P型布拉格反射层通孔和N型布拉格反射层通孔，键合金属层73包括N型键合金属层和P型键合金属层。
可以理解的，P型键合金属层通过P型布拉格反射层通孔与P型电流传输金属层形成电性连接，N型键合金属层通过N型布拉格反射层通孔与N型电流传输金属层形成电性连接。
需要说明的是，上述的实施过程只是为了说明本申请的可实施性，但这并不代表本申请的倒装发光二极管芯片只有上述唯一一种实施流程，相反的，只要能够将本申请的倒装发光二极管芯片实施起来，都可以被纳入本申请的可行实施方案。
本发明第二实施例提供了一种倒装发光二极管芯片的制备方法，用于制备第一实施例中的倒装发光二极管芯片100。本实施例的制备方法的流程图，如图2所示，该流程包括如下步骤：
步骤S101，获取一衬底10，并在所述衬底10上沉积外延层20；
具体为，所述衬底10包括Si、SiC、GaN、Al2O3，且所述外延层20自下而上依次包括缓冲层21、N型半导体层22、有源层23和P型半导体层24。
步骤S102，在所述外延层20上涂布第一正性光刻胶，并依次通过曝光、显影以及刻蚀，以使所述外延层20上形成Mesa台阶40；
具体为，在所述P型半导体层24上涂布粘度为50-400Cps的第一正性光刻胶后，进行曝光、显影工艺以暴露出初步刻蚀区域，然后在初步刻蚀区域利用电感耦合等离子体刻蚀工艺刻蚀掉部分P型半导体层24、有源层23和N型半导体层22，以形成所述Mesa台阶40。
步骤S103，去除所述第一正性光刻胶，并在所述Mesa台阶40和所述外延层20的表面沉积第一预设厚度的初始电流阻挡层50；
具体为，去除掉所述第一正性光刻胶，在所述P型半导体层24和所述Mesa台阶40的表面上利用PECVD工艺制备得到厚度为2um的所述初始电流阻挡层50，所述初始电流阻挡层50包括SiO2、Al2O3、Ti3O5。
步骤S104，在所述初始电流阻挡层50涂布第二预设厚度的第二正性光刻胶31，并依次通过曝光、显影后，刻蚀至所述衬底10以形成隔离槽60；
具体为，在所述初始电流阻挡层50的表面涂布厚度为2.5um且粘度为50-400Cps的第二正性光刻胶31，然后进行曝光、显影工艺，以暴露出部分所述初始电流阻挡层50；再利用BOE腐蚀液腐蚀掉暴露出来的所述初始电流阻挡层50，以暴露出部分所述Mesa台阶40；接着利用电感耦合等离子体刻蚀工艺刻蚀掉暴露出的部分所述Mesa台阶40，刻蚀直至可见所述衬底10，获取到所述隔离槽60。
步骤S105，在蚀刻后的所述初始电流阻挡层50和所述隔离槽60的表面涂布第三正性光刻胶32，并依次通过曝光、显影以及腐蚀形成目标电流阻挡层51；
具体为，在步骤S105中，通过电感耦合等离子体刻蚀工艺进行刻蚀直至所述衬底10以得到隔离槽60的同时，所述初始电流阻挡层50上方的第二正性光刻胶31也会被全部刻蚀干净，且所述初始电流阻挡层50也会被刻蚀减薄，剩下厚度为0.3um的初始电流阻挡层50；然后在刻蚀减薄后的所述初始电流阻挡层50涂布粘度为50-400Cps的第三正性光刻胶32，再进行曝光、显影工艺以暴露出部分刻蚀减薄后的所述初始电流阻挡层50；最终利用BOE腐蚀液腐蚀掉暴露出的刻蚀减薄后的所述初始电流阻挡层50，去除第三正性光刻胶32，得到所述目标电流阻挡层51。
步骤S106，在所述目标电流阻挡层51的表面依次制备电流扩展层70、电流传输金属层71、布拉格反射层72和键合金属层73。
具体实施例时，在制备隔离槽60时，通过采用初始电流阻挡层50和正性低粘度光刻胶共同作为掩膜，对不需要刻蚀的部位进行保护，区别于现有技术，不仅能够解决高粘度光刻胶流动性差，其均匀性也相对较差，以造成显影不干净，导致产品不良的问题，提升产品良率，同时由于低粘度的正性光刻胶相对高粘度光刻胶更便宜，因而还能够有效地降低生产成本，除此之外，该方式操作简单，适用性强，易于普遍推广。
在其中一些实施例中，所述依次通过曝光、显影后，刻蚀至所述衬底10以形成隔离槽60的步骤包括：
依次通过曝光和显影清除掉部分所述第二正性光刻胶31，以暴露出部分所述初始电流阻挡层50；
利用BOE溶液对暴露出的所述初始电流阻挡层50进行腐蚀，以获取到目标刻蚀区域，并暴露出部分所述Mesa台阶40；
利用光感耦合离子体刻蚀工艺刻蚀暴露出部分所述Mesa台阶40，直至刻蚀至所述衬底10以形成隔离槽60，刻蚀掉所述第二正性光刻胶31和部分所述初始电流阻挡层50，以获取到第三预设厚度的中间电流阻挡层。
在其中一些实施例中，所述依次通过曝光、显影以及腐蚀形成目标电流阻挡层51的步骤包括：
依次通过曝光和显影清除掉部分所述第二正性光刻胶31，以暴露出部分所述中间电流阻挡层；
利用所述BOE腐蚀液腐蚀掉暴露出的所述中间电流阻挡层，并去除第三正性光刻胶32，以获取到第四预设厚度的目标电流阻挡层51。
在其中一些实施例中，所述第一预设厚度为2um，所述第二厚度为2.3um，所述第三预设厚度和所述第四预设厚度均为0.3um。
在其中一些实施例中，所述第一正性光刻胶、所述第二正性光刻胶31以及所述第三正性光刻胶32的粘度均为50-400Cps之间。
在其中一些实施例中，所述目标电流阻挡层51的材料为SiO2、SiN、AlO2，Ti3O5中的至少一种。
在其中一些实施例中，所述电感耦合的离子体刻蚀工艺所用的刻蚀气体包括Cl2、BCl3、CF4。
在其中一些实施例中，所述布拉格反射层72包括预设周期内交替层叠的SiO2和Ti3O5。
在其中一些实施例中，所述电流传输金属层71包括N型电流传输金属层和P型电流传输金属层，所述键合金属层73包括N型键合金属层和P型键合金属层，所述P型键合金属层与所述P型电流传输金属层形成电性连接，所述N型键合金属层与所述N型电流传输金属层形成电性连接。
在其中一些实施例中，所述布拉格反射层72包括P型布拉格反射层通孔和N型布拉格反射层通孔，所述P型键合金属层通过所述P型布拉格反射层通孔与所述P型电流传输金属层形成电性连接，所述N型键合金属层通过所述N型布拉格反射层通孔与所述N型电流传输金属层形成电性连接。
在其中一些实施例中，在所述目标电流阻挡层51的表面依次制备电流扩展层70、电流传输金属层71、布拉格反射层72和键合金属层73的步骤包括：
在所述目标电流阻挡层51通过磁控溅射工艺制备得到ITO（氧化铟锡）层，在所述ITO层上通过光刻工艺形成图形，并暴露部分所述ITO层，将暴露出的部分所述ITO层进行腐蚀，以形成电流扩展层70；
在所述电流扩展层70上涂布负性光刻胶，并在涂布有所述负性光刻胶的电流扩展层70上蒸镀金属，蒸镀完成后，通过剥离部分金属，再去除所述负性光刻胶，以形成电流传输金属层71；
在所述电流传输金属层71上通过电子束蒸镀工艺蒸镀布拉格反射层72；
在所述布拉格反射层72的表面上涂布所述负性光刻胶，依次通过蒸镀、剥离工艺，以形成键合金属层73。
在本申请的一个较佳实施例中，倒装发光二极管芯片100的制备流程如下：
步骤S201，提供一衬底10；
步骤S202，在衬底10上沉积外延层20，外延层20自上而下依次包括缓冲层21、N型半导体层22、有源层23和P型半导体层24；
步骤S203，在P型半导体层24上涂布第一正性光刻胶，然后进行曝光、显影工艺，暴露出需要刻蚀的部分，然后利用电感耦合等离子体刻蚀工艺刻蚀掉部分P型半导体层24、有源层23、N型半导体层22，以形成Mesa台阶40，然后去除第一正性光刻胶，完成这一步骤的如图3所示；
步骤S204，在P型半导体层24和Mesa台阶40的表面利用PECVD工艺制备得到初始电流阻挡层50，所述初始电流阻挡层50包括SiO2、Al2O3、Ti3O5，初始电流阻挡层50的厚度为2um，完成这一步骤的如图4所示；
步骤S205，在初始电流阻挡层50的表面涂布厚度为2.5um的第二正性光刻胶31，然后进行曝光、显影的工艺，将部分初始电流阻挡层50暴露出来，完成这一步骤后的结构如图5所示；
步骤S206，利用BOE腐蚀液腐蚀掉暴露出的部分初始电流阻挡层50，以暴露出部分Mesa台阶40，完成这一步骤后的结构如图6所示；
步骤S207，利用光感耦合等离子体刻蚀工艺刻蚀掉暴露出的部分Mesa台阶40，直至暴露出衬底10，以得到隔离槽60，与此同时，初始电流阻挡层50上方的第二正性光刻胶31会被全部刻蚀干净，且初始电流阻挡层50也会被刻蚀减薄，剩余较薄的初始电流阻挡层50，此时，刻蚀后的初始电流阻挡层50的厚度为0.3um，完成这一步骤后的结构如图7所示；
步骤S208，在隔离槽60和刻蚀后的初始电流阻挡层50的表面涂布第三正性光刻胶32，然后进行曝光、显影工艺，以暴露出部分刻蚀后的初始电流阻挡层50，完成这一步骤后的结构如图8所示；
步骤S209，利用BOE腐蚀液腐蚀掉暴露出的刻蚀后的初始电流阻挡层50，然后去除第三正性光刻胶32，得到目标电流阻挡层51，该目标电流阻挡层51的厚度为0.3um，且该目标电流阻挡层51在倒装发光二极管芯片100中起电流阻挡的作用，完成这一步骤后的结构如图9所示；
步骤S210，在目标电流阻挡层51、Mesa台阶40、外延层20和隔离槽60的表面利用磁控溅射工艺制备ITO（氧化铟锡）层，然后通过光刻工艺在ITO层的表面形成图形，并暴露出部分ITO层，然后ITO腐蚀液去除掉暴露出的ITO层，然后去除光刻胶，形成电流扩展层70；
步骤S211，在电流扩展层70、P型半导体层24、Mesa台阶40和隔离槽60的表面涂布负性光刻胶，然后进行曝光、显影工艺形成图形，然后利用电子束蒸镀工艺蒸镀金属Cr 、Al、Ti、Pt、Ti、Pt、Au、Pt、Ti，然后利用Lift-Off工艺剥离掉部分金属，然后去除负性光刻胶，形成电流传输金属层71，电流传输金属层71包括N型电流传输金属层和P型电流传输金属层；
步骤S212，利用电子束蒸镀技术蒸镀工艺在电流传输金属层71、电流扩展层70、P型半导体层24、Mesa台阶40和隔离槽60的表面蒸镀布拉格反射层72，然后光刻，在布拉格反射层72表面形成图形，再利用电放耦合等离子体刻蚀工艺刻蚀形成布拉格反射层72通孔，所述布拉格反射层72包括预设周期内交替层叠的SiO2和Ti3O5，布拉格反射层72通孔包括N型布拉格反射层通孔和P型布拉格反射层通孔；
步骤S213，接着在布拉格反射层72的表面涂布负性光刻胶，然后进行曝光、显影工艺以形成图形，利用电子束蒸镀工艺蒸镀金属AL、Ti、Pt、Ti、Ni、Au，再利用Lift-Off工艺剥离掉部分金属，然后去除负性光刻胶，形成键合金属层73，键合金属层73包括N型键合金属层和P型键合金属层，完成这一步骤后如图1所示，为最终制备得到的倒装发光二极管芯片100的结构示意图。
在具体实施时，在制备隔离槽60时，通过采用初始电流阻挡层50和正性低粘度光刻胶共同作为掩膜，对不需要刻蚀的部位进行保护，区别于现有技术，解决了目前需要利用价格昂贵的高黏附光刻胶作为掩膜制备隔离槽60的问题，降低了倒装发光二极管芯片100的制备成本，同时该方式操作简单，适用性强，易于普遍推广。
本发明第三实施例提供了一种倒装发光二极管芯片的制备方法，本实施例中所示的倒装发光二极管芯片的制备方法与第二实施例中所示的倒装发光二极管芯片的制备方法的步骤基本一致，其区别之处在于：
利用ICP刻蚀工艺刻蚀掉暴露出的部分初始电流阻挡层50，以暴露出部分Mesa台阶40。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种倒装发光二极管芯片，包括依次层叠的衬底及外延层，其特征在于，所述外延层的端部通过刻蚀形成Mesa台阶，所述外延层及所述Mesa台阶上均设有依次层叠的初始电流层和正性光刻胶，通过对位于所述Mesa台阶至少部分上的初始电流阻挡层和正性光刻胶进行腐蚀至所述衬底以形成隔离槽，所述正性光刻胶的粘度为50-400Cps。
2.根据权利要求1所述的倒装发光二极管芯片，其特征在于，所述倒装发光二级管芯片还包括目标电流阻挡层、电流扩展层、电流传输金属层、布拉格反射层和键合金属层，所述目标电流阻挡层、所述电流扩展层、所述电流传输金属层、所述布拉格反射层和所述键合金属层依次层叠设置于所述外延层上。
3.根据权利要求2所述的倒装发光二极管芯片，其特征在于，所述布拉格反射层包括预设周期内交替层叠的SiO2和Ti3O5。
4.根据权利要求2所述的倒装发光二极管芯片，其特征在于，所述电流传输金属层包括N型电流传输金属层和P型电流传输金属层，所述键合金属层包括N型键合金属层和P型键合金属层，所述P型键合金属层与所述P型电流传输金属层电性连接，所述N型键合金属层与所述N型电流传输金属层电性连接。
5.一种倒装发光二极管芯片的制备方法，其特征在于，用于制备权利要求2至4任一项所述倒装发光二极管芯片，包括如下步骤：
获取一衬底，并在所述衬底上沉积外延层；
在所述外延层上涂布第一正性光刻胶，并依次通过曝光、显影以及刻蚀，以使所述外延层上形成Mesa台阶；
去除所述第一正性光刻胶，并在所述Mesa台阶和所述外延层的表面沉积第一预设厚度的初始电流阻挡层；
在所述初始电流阻挡层涂布第二预设厚度的第二正性光刻胶，并依次通过曝光、显影后，刻蚀至所述衬底以形成隔离槽；
在蚀刻后的所述初始电流阻挡层和所述隔离槽的表面涂布第三正性光刻胶，并依次通过曝光、显影以及腐蚀形成目标电流阻挡层；
在所述目标电流阻挡层的表面依次制备电流扩展层、电流传输金属层、布拉格反射层和键合金属层。
6.根据权利要求5所述的倒装发光二极管芯片的制备方法，其特征在于，所述依次通过曝光、显影后，刻蚀至所述衬底以形成隔离槽的步骤包括：
依次通过曝光和显影清除掉部分所述第二正性光刻胶，以暴露出部分所述初始电流阻挡层；
利用BOE溶液对暴露出的所述初始电流阻挡层进行腐蚀，以获取到目标刻蚀区域，并暴露出部分所述Mesa台阶；
利用光感耦合离子体刻蚀工艺刻蚀暴露出部分所述Mesa台阶，直至刻蚀至所述衬底以形成隔离槽，刻蚀掉所述第二正性光刻胶和部分所述初始电流阻挡层，以获取到第三预设厚度的中间电流阻挡层。
7.根据权利要求6所述的倒装发光二极管芯片的制备方法，其特征在于，所述依次通过曝光、显影以及腐蚀形成目标电流阻挡层的步骤包括：
依次通过曝光和显影清除掉部分所述第二正性光刻胶，以暴露出部分所述中间电流阻挡层；
利用所述BOE腐蚀液腐蚀掉暴露出的所述中间电流阻挡层，并去除第三正性光刻胶，以获取到第四预设厚度的目标电流阻挡层。
8.根据权利要求7所述的倒装发光二极管芯片的制备方法，其特征在于，所述第一预设厚度为2um，所述第二厚度为2.3um，所述第三预设厚度和所述第四预设厚度均为0.3um。
9.根据权利要求5所述的倒装发光二极管芯片的制备方法，其特征在于，所述第一正性光刻胶、所述第二正性光刻胶以及所述第三正性光刻胶的粘度均为50-400Cps之间。
10.根据权利要求5所述的倒装发光二极管芯片的制备方法，其特征在于，所述目标电流阻挡层的材料为SiO2、SiN、AlO2，Ti3O5中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211007571.9A CN115440867A (zh) | 2022-08-22 | 2022-08-22 | 一种倒装发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211007571.9A CN115440867A (zh) | 2022-08-22 | 2022-08-22 | 一种倒装发光二极管芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115440867A true CN115440867A (zh) | 2022-12-06 |
Family
ID=84244512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211007571.9A Pending CN115440867A (zh) | 2022-08-22 | 2022-08-22 | 一种倒装发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115440867A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116936710A (zh) * | 2023-09-19 | 2023-10-24 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105242493A (zh) * | 2015-10-07 | 2016-01-13 | 南京鹏派新材料科技有限公司 | 一种紫外光固化纳米压印光刻胶及其制备方法 |
| CN105785708A (zh) * | 2015-01-13 | 2016-07-20 | 施乐公司 | 用于气溶胶喷射打印的焊接掩模组合物 |
| CN106066576A (zh) * | 2015-04-20 | 2016-11-02 | 东京应化工业株式会社 | 送液性得到改善的光刻用药液及包含其的抗蚀剂组合物 |
| CN110010728A (zh) * | 2019-03-25 | 2019-07-12 | 大连德豪光电科技有限公司 | 发光二极管芯片的制备方法及发光二极管芯片 |
| CN114709307A (zh) * | 2022-03-16 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
-
2022
- 2022-08-22 CN CN202211007571.9A patent/CN115440867A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105785708A (zh) * | 2015-01-13 | 2016-07-20 | 施乐公司 | 用于气溶胶喷射打印的焊接掩模组合物 |
| CN106066576A (zh) * | 2015-04-20 | 2016-11-02 | 东京应化工业株式会社 | 送液性得到改善的光刻用药液及包含其的抗蚀剂组合物 |
| CN105242493A (zh) * | 2015-10-07 | 2016-01-13 | 南京鹏派新材料科技有限公司 | 一种紫外光固化纳米压印光刻胶及其制备方法 |
| CN110010728A (zh) * | 2019-03-25 | 2019-07-12 | 大连德豪光电科技有限公司 | 发光二极管芯片的制备方法及发光二极管芯片 |
| CN114709307A (zh) * | 2022-03-16 | 2022-07-05 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116936710A (zh) * | 2023-09-19 | 2023-10-24 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
| CN116936710B (zh) * | 2023-09-19 | 2023-12-19 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
| CN108878468B (zh) | 一种显示基板及其制作方法、显示面板、显示装置 | |
| CN102130260B (zh) | 发光装置及其制造方法 | |
| CN101771116B (zh) | 垂直结构发光二极管的制造方法 | |
| TWI782286B (zh) | 倒裝發光二極體晶片及其製造方法 | |
| CN106981563B (zh) | 一种功率型紫外led器件 | |
| CN208637453U (zh) | 一种高亮度倒装led芯片 | |
| CN102790045A (zh) | 发光二极管阵列及其制造方法 | |
| CN101887938B (zh) | 发光二极管芯片及其制造方法 | |
| CN115440867A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN114709307A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN102931300A (zh) | GaN基LED制造工艺中的一种背面金属反射层阵列的制作方法 | |
| CN116960253B (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN114551680A (zh) | 一种倒装发光二极管芯片及制备方法 | |
| CN102891233B (zh) | 半导体发光装置及其制造方法 | |
| CN112968101B (zh) | 微型led芯片及其制作方法 | |
| CN103050600B (zh) | 一种发光二极管的芯片的制备方法 | |
| CN106848027B (zh) | 高可靠性垂直倒装led芯片的制备方法 | |
| CN115863498B (zh) | 一种正装led芯片制备方法 | |
| CN104300048A (zh) | 一种GaN基发光二极管芯片的制备方法 | |
| CN104300057A (zh) | 一种高亮度GaN发光二极管器件的制作方法 | |
| CN114975718A (zh) | 一种高稳定性倒装led芯片及其制备方法 | |
| CN109326702A (zh) | 一种具有环形电极结构的led芯片及其制备方法 | |
| CN109461753B (zh) | 一种大注入倒装微米led芯片及其制备方法 | |
| CN102655195A (zh) | 发光二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |