CN115863498B - 一种正装led芯片制备方法 - Google Patents
一种正装led芯片制备方法 Download PDFInfo
- Publication number
- CN115863498B CN115863498B CN202310139797.2A CN202310139797A CN115863498B CN 115863498 B CN115863498 B CN 115863498B CN 202310139797 A CN202310139797 A CN 202310139797A CN 115863498 B CN115863498 B CN 115863498B
- Authority
- CN
- China
- Prior art keywords
- semi
- chip
- finished
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000001259 photo etching Methods 0.000 claims abstract description 44
- 239000011265 semifinished product Substances 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 153
- 238000005530 etching Methods 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 15
- 238000001883 metal evaporation Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 13
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 12
- 238000001704 evaporation Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 7
- 229910021578 Iron(III) chloride Inorganic materials 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 claims description 6
- 238000007747 plating Methods 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 239000013077 target material Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 238000004528 spin coating Methods 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 238000013508 migration Methods 0.000 abstract description 12
- 230000005012 migration Effects 0.000 abstract description 12
- 238000009413 insulation Methods 0.000 abstract description 2
- 238000001459 lithography Methods 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000004026 adhesive bonding Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
本发明提供一种正装LED芯片制备方法，本发明通过在第四半成品芯片上的透明导电薄膜上进行一道光刻，形成PD1的图案掩膜，并且PD1的图案掩膜具体为导电电极，PD1的图案掩膜相比于常规图案掩膜较小，且由于导电电极只起到欧姆接触的作用，并且PD1的图案掩膜相比于常规图案掩膜较小，因此可以有效的防止金属迁移，并通过在第五半成品芯片上沉积电极支撑层，电极支撑层不仅能够起到绝缘保护的作用，也可以对导电电极的金属迁移进行进一步的抑制，从而提升该芯片的可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种正装LED芯片制备方法。
背景技术
常规正装LED芯片一般包括MSA、TCL、CBL、PAD、PSV以及MSA的作用是刻蚀掉部分P型GaN露出部分N型GaN，TCL是作为电流扩展层，CBL作为电流阻挡层使电流扩散的更加均匀，PAD则作为LED的正负极以形成正常的导电导通来点亮LED芯片，PSV则作为保护层，防止外界的水汽等对LED芯片造成失效影响，还得露出部分PAD便于正装打线的操作。
现有技术当中，为了防止金属迁移采取P型GaN外延层、N型GaN外延层接触的电极位置相对较远、或者缩小电极的尺寸，也就是相当于变相增大正负极的距离来，可以有效解决金属迁移的问题，但是当正装LED芯片尺寸越来越小时正负极之间的距离已缩无可缩，而且为了打线电极的大小又不可太小，不然后续在进行封装时难度又会过高，增大正装LED芯片的封装成本，没有办法兼顾金属迁移问题的同时，又保证后续封装的正常进行。
发明内容
基于此，本发明的目的是提供一种正装LED芯片制备方法，以至少解决现有技术当中的不足。
本发明提供以下技术方案，一种正装LED芯片制备方法，所述制备方法包括：
步骤一，提供一衬底，并在所述衬底上依次生长N型GaN外延层、量子阱层以及P型GaN外延层，以得到第一半成品芯片；
步骤二，将所述第一半成品芯片进行有机清洗；
步骤三，对清洗后的所述第一半成品芯片进行一道光刻，接着在所述P型GaN外延层上形成mesa图案的掩膜，并进行ICP刻蚀，以使所述P型GaN外延层以及所述量子阱层被刻蚀掉，并露出所述N型GaN外延层，形成mesa台阶，得到第二半成品芯片；
步骤四，在所述第二半成品芯片上沉积一层透明导电薄膜，以使所述透明导电薄膜与所述P型GaN外延层形成欧姆接触，并得到第三半成品芯片；
步骤五，对所述第三半成品芯片进行一道光刻，使所述透明导电薄膜上形成一层TCL图案掩膜，并腐蚀掉所述第三半成品芯片上的所述N型GaN外延层上方的透明导电薄膜，使所述N型GaN外延层漏出，得到第四半成品芯片；
步骤六，在所述第四半成品芯片上的所述透明导电薄膜表面进行一道PD1的光刻，以形成PD1的图案掩膜，所述PD1的图案掩膜为导电电极，通过金属蒸镀的方式在所述透明导电薄膜以及所述N型GaN外延层表面形成一层导电金属膜层，接着对所述第四半成品芯片进行剥离，保留所述导电电极，得到第五半成品芯片；
步骤七，在所述第五半成品芯片上的所述导电电极表面沉积一层电极支撑层，对所述电极支撑层进行光刻，并对所述光刻完成后的所述电极支撑层进行刻蚀，以使所述导电电极从所述电极支撑层上漏出，以得到第六半成品芯片；
步骤八，对所述第六半成品芯片进行一道PD2光刻，以形成PD2的图案掩膜，通过金属蒸镀的方式在所述电极支撑层表面蒸镀一层PD2打线电极金属，并对所述第六半成品芯片进行剥离，保留所述PD2打线电极金属，以使所述导电电极与所述PD2打线电极金属连通，并得到第七半成品芯片；
步骤九，对所述第七半成品芯片上的所述PD2打线电极金属表面沉积一层PV2保护层，并对所述PV2保护层进行光刻，并对光刻完成后的所述第七半成品芯片进行ICP刻蚀，以使所述PD2打线电极金属漏出，得到成品芯片。
与现有技术相比，本发明的有益效果是：通过在第四半成品芯片上的透明导电薄膜上进行一道光刻，形成PD1的图案掩膜，并且PD1的图案掩膜具体为导电电极，PD1的图案掩膜相比于常规图案掩膜较小，且由于导电电极只起到欧姆接触的作用，并且PD1的图案掩膜相比于常规图案掩膜较小，因此可以有效的防止金属迁移，并通过在第五半成品芯片上沉积电极支撑层，电极支撑层不仅能够起到绝缘保护的作用，也可以对导电电极的金属迁移进行进一步的抑制，从而提升该芯片的可靠性。
进一步的，在所述步骤三中，所述一道光刻依次包括涂胶、曝光、显影以及烘烤，所述涂胶具体为在所述第一半成品芯片表面旋涂一层厚度为2.5um-10um的光刻胶，所述曝光具体为将所述涂胶完成后的所述第一半成品芯片放入曝光机进行曝光，所述曝光的能量为150mj-1000mj，所述显影具体为对曝光完成后的所述第一半成品芯片通过显隐液进行显影，所述显影时间为50S-250S，所述烘烤的温度为120℃，所述烘烤时间为120S。
进一步的，在所述步骤三中，所述ICP刻蚀的过程当中的温度为0℃-5℃，所述ICP刻蚀过程中采用的刻蚀气体为Cl2、BCl3以及CF4中的一种，刻蚀时间为100S-2000S。
进一步的，在所述步骤四中，通过磁控溅射沉积在所述第二半成品芯片上沉积一层所述透明导电薄膜，所述透明导电薄膜采用氧化铟锡制成，所述透明导电薄膜的厚度为200A-12000A，对沉积所述透明导电薄膜后的所述第二半成品芯片进行退火，所述退火的温度为550℃，所述退火的时间为3min。
进一步的，在所述步骤五中，将所述第三半成品芯片浸入盐酸和氯化铁的混合溶液中进行腐蚀，以使所述盐酸和氯化铁溶液腐蚀掉所述第三半成品芯片上的所述N型GaN外延层上方的透明导电薄膜，所述腐蚀时间为180S。
进一步的，在所述步骤六中，采用负性光刻胶在所述第四半成品芯片上的所述透明导电薄膜上进行所述一道PD1的光刻。
进一步的，在所述步骤七中，通过化学气相沉积在所述第五半成品芯片上的所述导电电极表面沉积一层所述电极支撑层，所述电极支撑层由SiO2制成，所述电极支撑层的厚度为8000A-20000A，所述刻蚀采用ICP等离子体刻蚀。
进一步的，在所述步骤八中，在所述金属蒸镀之前，先进行抽真空，并使真空度达到1X10-2托，接着通过蒸发对应金属靶材，以使金属蒸镀到所述第六半成品芯片表面，在所述金属蒸镀的过程中，镀率为0.1A/s-10A/s。
进一步的，在所述步骤九中，通过化学气相沉积在所述第七半成品芯片上的所述PD2打线电极金属表面沉积一层所述PV2保护层，所述PV2保护层采用SiO2制成，所述PV2保护层的厚度为3000A-8000A。
进一步的，所述导电电极以及所述PD2打线电极金属均采用Cr、Al、Ti、Pt、Ni、Au以及Cu中的一种制成。
附图说明
图1为本发明第一实施例中的正装LED芯片的制备方法流程图。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1所示为本发明第一实施例中的正装LED芯片制备方法，所述制备方法具体包括步骤一至步骤九：
步骤一，提供一衬底，并在所述衬底上依次生长N型GaN外延层、量子阱层以及P型GaN外延层，以得到第一半成品芯片；
在具体实施时，衬底采用蓝宝石衬底，在蓝宝石衬底上依次生长N型GaN外延层、量子阱层以及P型GaN外延层，从而得到第一半成品芯片。
步骤二，将所述第一半成品芯片进行有机清洗；
在具体实施时，将第一半成品芯片进行有机清洗，以清除第一半成品芯片在生长N型GaN外延层、量子阱层以及P型GaN外延层的过程中以及转运过程中的其上附着的有机物，达到清除第一半成品芯片上的有机物的目的。
步骤三，对清洗后的所述第一半成品芯片进行一道光刻，接着在所述P型GaN外延层上形成mesa图案的掩膜，并进行ICP刻蚀，以使所述P型GaN外延层以及所述量子阱层被刻蚀掉，并露出所述N型GaN外延层，形成mesa台阶，得到第二半成品芯片；
在具体实施时，一道光刻依次包括涂胶、曝光、显影以及烘烤，涂胶具体为在第一半成品芯片表面旋涂一层厚度为2.5um-10um的光刻胶，在本实施例中，光刻胶的厚度为3um，曝光具体为将涂胶完成后的第一半成品芯片放入曝光机进行曝光，曝光的能量为15mj-1000mj，显影具体为对曝光完成后的第一半成品芯片通过显隐液进行显影，显影时间为50S-250S，在本实施例中，曝光的能量为200mj，曝光时间为80S，所述烘烤的温度为120℃，所述烘烤时间为120S， ICP刻蚀的过程当中的温度为0℃-5℃，采用的刻蚀气体为Cl2、BCl3以及CF4中的一种，刻蚀时间为100S-2000S，在本实施例中，刻蚀过程当中的温度为0℃，采用的刻蚀气体为Cl2，刻蚀时间为900S。
需要解释的是，经过一道光刻之后的第一半成品芯片在其上的P型GaN外延层上形成mesa特殊图案的掩膜，在ICP刻蚀的过程中，刻蚀掉部分P型GaN外延层以及量子阱层，以达到露出N型GaN外延层的目的，并且在刻蚀过程中，刻蚀掉露出的P型GaN外延层，刻蚀掉的P型GaN外延层的厚度为1um，从而形成mesa台阶，值得说明的是，在形成mesa台阶之后，对第一半成品芯片进行去胶，得到第二半成品芯片。
步骤四，在所述第二半成品芯片上沉积一层透明导电薄膜，以使所述透明导电薄膜与所述P型GaN外延层形成欧姆接触，并得到第三半成品芯片；
在具体实施时，在第二半成品外延片上通过磁控溅射沉积一层透明导电薄膜，透明导电薄膜采用氧化铟锡制成，透明导电薄膜的厚度为200A-12000A，在本实施例中，透明导电薄膜的厚度为200A，值得说明的是，第二半成品芯片上在沉积透明导电薄膜后，需要进行退火，退火的温度为550℃，退火的时间为3min，从而使得透明导电薄膜与P型GaN外延层形成欧姆接触。
步骤五，对所述第三半成品芯片进行一道光刻，使所述透明导电薄膜上形成一层TCL图案掩膜，并腐蚀掉所述第三半成品芯片上的所述N型GaN外延层上方的透明导电薄膜，使所述N型GaN外延层漏出，得到第四半成品芯片；
在具体实施时，将第三半成品芯片浸入盐酸和氯化铁的混合溶液中进行腐蚀，以使盐酸和氯化铁溶液腐蚀掉第三半成品芯片上的N型GaN外延层上方的透明导电薄膜，使得第三半成品芯片上的N型GaN外延层的部分不被透明导电薄膜遮挡，漏出N型GaN外延层，因为有TCL图案掩膜的保护可使透明导电薄膜腐蚀成预设的图案，在本实施例中，腐蚀的时间为180S。
值得说明的是，在腐蚀完成漏出N型GaN外延层之后，需要对第三半成品芯片进行去胶，得到第四半成品芯片。
步骤六，在所述第四半成品芯片上的所述透明导电薄膜表面进行一道PD1的光刻，以形成PD1的图案掩膜，所述PD1的图案掩膜为导电电极，通过金属蒸镀的方式在所述透明导电薄膜以及所述N型GaN外延层表面形成一层导电金属膜层，接着对所述第四半成品芯片进行剥离，保留所述导电电极，得到第五半成品芯片；
在具体实施时，采用负性光刻胶在第四半成品芯片上的透明导电薄膜上进行一道PD1的光刻，从而形成PD1的图案掩膜，在本实施例中PD1的图案掩膜较为特殊图案掩膜，相比于常规电极图案掩膜要小，因此PD1上的导电电极只起到欧姆接触作用，电极小距离较远，可以有效的防止金属迁移，值得说明的是，在光刻完成后，对第四半成品芯片进行离子清洗，将第四半成品芯片上剩余的残渣清除，清洗完成后再将第四半成品芯片进行水洗和甩干，达到对第四半成品芯片的清洁，清洁完成后，通过金属蒸镀的方式在透明导电薄膜和N型GaN外延层表面形成一层导电金属膜层，在本实施例中，金属蒸镀完成后，对第四半成品芯片进行剥离，将光刻胶以及不需要的金属剥离出去，使得第四半成品芯片上的透明导电薄膜以及N型GaN外延层的表面只留下PD1的图案掩膜以及PD1的图案掩膜上的导电电极。
值得说明的是，导电电极采用Cr、Al、Ti、Pt、Ni、Au以及Cu中的一种制成。
步骤七，在所述第五半成品芯片上的所述导电电极表面沉积一层电极支撑层，对所述电极支撑层进行光刻，并对所述光刻完成后的所述电极支撑层进行刻蚀，以使所述导电电极从所述电极支撑层上漏出，以得到第六半成品芯片；
在具体实施时，在第五半成品芯片上通过化学气相沉积的方式在导电电极的表面沉积一层电极支撑层，电极支撑层由SiO2制成，所述电极支撑层的厚度为8000A-20000A，在本实施例中，电极支撑层的厚度为8000A，在本实施例中，所述刻蚀采用ICP等离子体刻蚀。
值得说明的是，电极支撑层刻蚀完成后，对第五半成品芯片进行去胶，得到第六半成品芯片。
步骤八，对所述第六半成品芯片进行一道PD2光刻，以形成PD2的图案掩膜，通过金属蒸镀的方式在所述电极支撑层表面蒸镀一层PD2打线电极金属，并对所述第六半成品芯片进行剥离，保留所述PD2打线电极金属，以使所述导电电极与所述PD2打线电极金属连通，并得到第七半成品芯片；
在具体实施时，对第六半成品芯片进行一道PD2光刻，从而形成PD2的图案掩膜，PD2的图案掩膜为特殊图案掩膜，在一道PD2光刻完成后，对第六半成品芯片进行离子清洗以及水洗，值得说明的是，在金属蒸镀前，先进行抽真空，并使真空度达到1X10-2托，接着通过蒸发对应金属靶材，以使金属蒸镀到第六半成品芯片表面，在金属蒸镀的过程中，镀率为0.1A/s-10A/s，在本实施例中，镀率为0.1A/s，蒸镀完成后进行剥离，只保留PD2的图案掩膜，也就是只保留特殊图案掩膜的PD2打线电极金属，从而使得导电电极与PD2打线电极金属连通，可正常实现LED芯片正负极的导电点亮。
值得说明的是，PD2打线电极金属采用Cr、Al、Ti、Pt、Ni、Au以及Cu中的一种制成。
步骤九，对所述第七半成品芯片上的所述PD2打线电极金属表面沉积一层PV2保护层，并对所述PV2保护层进行光刻，并对光刻完成后的所述第七半成品芯片进行ICP刻蚀，以使所述PD2打线电极金属漏出，得到成品芯片。
在具体实施时，通过化学气相沉积在第七半成品芯片上的PD2打线电极金属表面沉积一层PV2保护层，PV2保护层采用SiO2制成，PV2保护层的厚度为3000A-8000A，在本实施例中，PV2保护层3000A，PV2保护层可以有效的防止水汽入侵LED芯片内，避免造成LED芯片的失效，在通过化学气相沉积后也可以对金属迁移的现象进行进一步遏制，光刻完成后进行ICP刻蚀，使漏出来的部分PD2打线电极金属用于后续封装时的打线工艺，并实现LED芯片的正常点亮。
值得说明的是，得到成品芯片后，对成品芯片进行研磨，以达到减薄衬底，以使成品芯片的厚度减薄至50um，并对减薄后的成品芯片进行蒸镀DBR工艺，以使成品芯片的背面发出的光能够从正面反射出去。
综上，本发明上述实施例当中的正装LED芯片制备方法，通过在透明导电薄膜上形成PD1的图案掩模，PD1的图案掩模具体为导电电极，由于PD1的图案掩模相比于常规的电极图案掩模较小，并且导电电极只起到欧姆接触的作用，电极小距离远，从而可以有效的防止金属迁移，并且导电电极用于导电，不用为后续打线操作进行考虑，从而不用考虑电极的大小，可以做大尽可能变相增大电极之间的距离，并且P型GaN外延层和N型GaN外延层上的导电电极也可以相距较远，可以更好的抑制金属迁移，并且在导电电极上沉积一层电极支撑层，电极支撑层不仅能够起到绝缘保护的作用，还可以对导电电极的金属迁移进行进一步抑制，从而提高该芯片的可靠性。
实施例二
本发明第二实施例中的正装LED芯片制备方法，本实施例当中的正装LED芯片制备方法与第一实施例当中的LED芯片的制备方法的不同之处在于：
步骤三，对清洗后的所述第一半成品芯片进行一道光刻，接着在所述P型GaN外延层上形成mesa图案的掩膜，并进行ICP刻蚀，以使所述P型GaN外延层以及所述量子阱层被刻蚀掉，并露出所述N型GaN外延层，形成mesa台阶，得到第二半成品芯片；
在本实施例中，一道光刻中的旋涂光刻胶的厚度为6um，一道光刻中的曝光，曝光能量为600mj，一道光刻中的显影时间为150S，ICP刻蚀的过程当中的温度为3℃，采用的刻蚀气体为BCl3，刻蚀时间为1500S。
需要解释的是，通过将旋涂的光刻胶的厚度控制在6um，以使光刻胶的厚度影响LED芯片制备的过程中，并且本实施例当中的曝光能量可以有效的对第一半成品芯片进行曝光。
步骤四，在所述第二半成品芯片上沉积一层透明导电薄膜，以使所述透明导电薄膜与所述P型GaN外延层形成欧姆接触，并得到第三半成品芯片；
在本实施例中，透明导电薄膜的厚度为6000A。
需要解释的是，透明导电薄膜的厚度可以有效的起到导电的作用，并且将透明导电薄膜的厚度设置为6000A，以保证透明导电薄膜的质量。
步骤七，在所述第五半成品芯片上的所述导电电极表面沉积一层电极支撑层，对所述电极支撑层进行光刻，并对所述光刻完成后的所述电极支撑层进行刻蚀，以使所述导电电极从所述电极支撑层上漏出，以得到第六半成品芯片；
在本实施例中，电极支撑层的厚度为14000A。
步骤八，对所述第六半成品芯片进行一道PD2光刻，以形成PD2的图案掩膜，通过金属蒸镀的方式在所述电极支撑层表面蒸镀一层PD2打线电极金属，并对所述第六半成品芯片进行剥离，保留所述PD2打线电极金属，以使所述导电电极与所述PD2打线电极金属连通，并得到第七半成品芯片；
在本实施例中，金属蒸镀的镀率为5A/s。
步骤九，对所述第七半成品芯片上的所述PD2打线电极金属表面沉积一层PV2保护层，并对所述PV2保护层进行光刻，并对光刻完成后的所述第七半成品芯片进行ICP刻蚀，以使所述PD2打线电极金属漏出，得到成品芯片；
在本实施例中，PV2保护层的厚度为5000A，以使PV2保护层能够更加有效的防止水汽入侵LED芯片内。
实施例三
本发明第三实施例中的正装LED芯片制备方法，本实施例当中的正装LED芯片制备方法与第一实施例与第二实施例当中的LED芯片的制备方法的不同之处在于：
步骤三，对清洗后的所述第一半成品芯片进行一道光刻，接着在所述P型GaN外延层上形成mesa图案的掩膜，并进行ICP刻蚀，以使所述P型GaN外延层以及所述量子阱层被刻蚀掉，并露出所述N型GaN外延层，形成mesa台阶，得到第二半成品芯片；
在本实施例中，一道光刻中的旋涂光刻胶的厚度为10um，一道光刻中的曝光，曝光能量为1000mj，一道光刻中的显影时间为250S，ICP刻蚀的过程当中的温度为5℃，采用的刻蚀气体为CF4，刻蚀时间为2000S。
需要解释的是，通过将旋涂的光刻胶的厚度设置为10um，以使光刻胶的厚度影响LED芯片制备的过程中，并且本实施例当中的曝光能量可以有效的对第一半成品芯片进行曝光。
步骤四，在所述第二半成品芯片上沉积一层透明导电薄膜，以使所述透明导电薄膜与所述P型GaN外延层形成欧姆接触，并得到第三半成品芯片；
在本实施例中，透明导电薄膜的厚度为12000A。
需要解释的是，透明导电薄膜的厚度可以有效的起到导电的作用，并且将透明导电薄膜的厚度设置为12000A，以保证透明导电薄膜的质量，并且不会影响透明导电薄膜的导电性。
步骤七，在所述第五半成品芯片上的所述导电电极表面沉积一层电极支撑层，对所述电极支撑层进行光刻，并对所述光刻完成后的所述电极支撑层进行刻蚀，以使所述导电电极从所述电极支撑层上漏出，以得到第六半成品芯片；
在本实施例中，电极支撑层的厚度为20000A。
步骤八，对所述第六半成品芯片进行一道PD2光刻，以形成PD2的图案掩膜，通过金属蒸镀的方式在所述电极支撑层表面蒸镀一层PD2打线电极金属，并对所述第六半成品芯片进行剥离，保留所述PD2打线电极金属，以使所述导电电极与所述PD2打线电极金属连通，并得到第七半成品芯片；
在本实施例中，金属蒸镀的镀率为10A/s。
步骤九，对所述第七半成品芯片上的所述PD2打线电极金属表面沉积一层PV2保护层，并对所述PV2保护层进行光刻，并对光刻完成后的所述第七半成品芯片进行ICP刻蚀，以使所述PD2打线电极金属漏出，得到成品芯片；
在本实施例中，PV2保护层的厚度为8000A，以使PV2保护层能够更加有效的防止水汽入侵LED芯片内。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种正装LED芯片制备方法，其特征在于，所述制备方法包括：
步骤一，提供一衬底，并在所述衬底上依次生长N型GaN外延层、量子阱层以及P型GaN外延层，以得到第一半成品芯片；
步骤二，将所述第一半成品芯片进行有机清洗；
步骤三，对清洗后的所述第一半成品芯片进行一道光刻，接着在所述P型GaN外延层上形成mesa图案的掩膜，并进行ICP刻蚀，以使所述P型GaN外延层以及所述量子阱层被刻蚀掉，并露出所述N型GaN外延层，形成mesa台阶，得到第二半成品芯片；
步骤四，在所述第二半成品芯片上沉积一层透明导电薄膜，以使所述透明导电薄膜与所述P型GaN外延层形成欧姆接触，并得到第三半成品芯片；
步骤五，对所述第三半成品芯片进行一道光刻，使所述透明导电薄膜上形成一层TCL图案掩膜，并腐蚀掉所述第三半成品芯片上的所述N型GaN外延层上方的透明导电薄膜，使所述N型GaN外延层漏出，得到第四半成品芯片；
步骤六，在所述第四半成品芯片上的所述透明导电薄膜表面进行一道PD1的光刻，以形成PD1的图案掩膜，所述PD1的图案掩膜为导电电极，通过金属蒸镀的方式在所述透明导电薄膜以及所述N型GaN外延层表面形成一层导电金属膜层，接着对所述第四半成品芯片进行剥离，保留所述导电电极，得到第五半成品芯片；
步骤七，在所述第五半成品芯片上的所述导电电极表面沉积一层电极支撑层，对所述电极支撑层进行光刻，并对所述光刻完成后的所述电极支撑层进行刻蚀，以使所述导电电极从所述电极支撑层上漏出，以得到第六半成品芯片；
步骤八，对所述第六半成品芯片进行一道PD2光刻，以形成PD2的图案掩膜，通过金属蒸镀的方式在所述电极支撑层表面蒸镀一层PD2打线电极金属，并对所述第六半成品芯片进行剥离，保留所述PD2打线电极金属，以使所述导电电极与所述PD2打线电极金属连通，并得到第七半成品芯片；
步骤九，对所述第七半成品芯片上的所述PD2打线电极金属表面沉积一层PV2保护层，并对所述PV2保护层进行光刻，并对光刻完成后的所述第七半成品芯片进行ICP刻蚀，以使所述PD2打线电极金属漏出，得到成品芯片；
其中，在所述步骤六中，采用负性光刻胶在所述第四半成品芯片上的所述透明导电薄膜上进行所述一道PD1的光刻，以形成PD1的图案掩膜，所述PD1的图案掩膜为特殊图案掩膜；
其中，在所述步骤五中，通过所述TCL图案掩膜保护所述透明导电薄膜，以使所述透明导电薄膜腐蚀成预设图案；
其中，在所述步骤四中，通过磁控溅射沉积在所述第二半成品芯片上沉积一层所述透明导电薄膜，所述透明导电薄膜采用氧化铟锡制成，所述透明导电薄膜的厚度为200A-12000A，对沉积所述透明导电薄膜后的所述第二半成品芯片进行退火，所述退火的温度为550℃，所述退火的时间为3min；
在所述步骤九中，通过化学气相沉积在所述第七半成品芯片上的所述PD2打线电极金属表面沉积一层所述PV2保护层，所述PV2保护层采用SiO2制成，所述PV2保护层的厚度为3000A-8000A，以使所述PV2保护层对所述成品芯片进行保护。
2.根据权利要求1所述的正装LED芯片制备方法，其特征在于，在所述步骤三中，所述一道光刻依次包括涂胶、曝光、显影以及烘烤，所述涂胶具体为在所述第一半成品芯片表面旋涂一层厚度为2.5um-10um的光刻胶，所述曝光具体为将所述涂胶完成后的所述第一半成品芯片放入曝光机进行曝光，所述曝光的能量为150mj-1000mj，所述显影具体为对曝光完成后的所述第一半成品芯片通过显隐液进行显影，所述显影时间为50S-250S，所述烘烤的温度为120℃，所述烘烤时间为120S。
3.根据权利要求1所述的正装LED芯片制备方法，其特征在于，在所述步骤三中，所述ICP刻蚀的过程当中的温度为0℃-5℃，所述ICP刻蚀过程中采用的刻蚀气体为Cl2、BCl3以及CF4中的一种，刻蚀时间为100S-2000S。
4.根据权利要求1所述的正装LED芯片制备方法，其特征在于，在所述步骤五中，将所述第三半成品芯片浸入盐酸和氯化铁的混合溶液中进行腐蚀，以使所述盐酸和氯化铁溶液腐蚀掉所述第三半成品芯片上的所述N型GaN外延层上方的透明导电薄膜，所述腐蚀时间为180S。
5.根据权利要求1所述的正装LED芯片制备方法，其特征在于，在所述步骤七中，通过化学气相沉积在所述第五半成品芯片上的所述导电电极表面沉积一层所述电极支撑层，所述电极支撑层由SiO2制成，所述电极支撑层的厚度为8000A-20000A，所述刻蚀采用ICP等离子体刻蚀。
6.根据权利要求1所述的正装LED芯片制备方法，其特征在于，在所述步骤八中，在所述金属蒸镀之前，先进行抽真空，并使真空度达到1X10-2托，接着通过蒸发对应金属靶材，以使金属蒸镀到所述第六半成品芯片表面，在所述金属蒸镀的过程中，镀率为0.1A/s-10A/s。
7.根据权利要求1所述的正装LED芯片制备方法，其特征在于，所述导电电极以及所述PD2打线电极金属均采用Cr、Al、Ti、Pt、Ni、Au以及Cu中的一种制成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310139797.2A CN115863498B (zh) | 2023-02-21 | 2023-02-21 | 一种正装led芯片制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310139797.2A CN115863498B (zh) | 2023-02-21 | 2023-02-21 | 一种正装led芯片制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115863498A CN115863498A (zh) | 2023-03-28 |
| CN115863498B true CN115863498B (zh) | 2024-03-12 |
Family
ID=85658518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310139797.2A Active CN115863498B (zh) | 2023-02-21 | 2023-02-21 | 一种正装led芯片制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115863498B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116387428B (zh) * | 2023-06-02 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种led芯片制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315819A (ja) * | 1999-04-30 | 2000-11-14 | Rohm Co Ltd | 半導体発光素子の製法 |
| CN103117338A (zh) * | 2013-03-04 | 2013-05-22 | 中国科学院半导体研究所 | 低损伤GaN基LED芯片的制作方法 |
| CN112510135A (zh) * | 2020-12-18 | 2021-03-16 | 普瑞(无锡)研发有限公司 | 倒装双层dbr的led芯片结构及其制作方法 |
| CN115020439A (zh) * | 2022-06-14 | 2022-09-06 | 江西兆驰半导体有限公司 | 一种用于小间距的led显示屏制作方法及led显示屏 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10643981B2 (en) * | 2014-10-31 | 2020-05-05 | eLux, Inc. | Emissive display substrate for surface mount micro-LED fluidic assembly |
-
2023
- 2023-02-21 CN CN202310139797.2A patent/CN115863498B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315819A (ja) * | 1999-04-30 | 2000-11-14 | Rohm Co Ltd | 半導体発光素子の製法 |
| CN103117338A (zh) * | 2013-03-04 | 2013-05-22 | 中国科学院半导体研究所 | 低损伤GaN基LED芯片的制作方法 |
| CN112510135A (zh) * | 2020-12-18 | 2021-03-16 | 普瑞(无锡)研发有限公司 | 倒装双层dbr的led芯片结构及其制作方法 |
| CN115020439A (zh) * | 2022-06-14 | 2022-09-06 | 江西兆驰半导体有限公司 | 一种用于小间距的led显示屏制作方法及led显示屏 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115863498A (zh) | 2023-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113506844B (zh) | 微型led芯片制备方法、微型led芯片、显示装置及发光装置 | |
| CN115863498B (zh) | 一种正装led芯片制备方法 | |
| EP2257997A1 (en) | Semiconductor light-emitting device with double-sided passivation | |
| CN106058003B (zh) | 一种提升led芯片亮度的方法 | |
| CN115832129A (zh) | 一种倒装led芯片制备方法 | |
| CN108878599A (zh) | 一种倒装led芯片及其制作方法 | |
| CN102931300A (zh) | GaN基LED制造工艺中的一种背面金属反射层阵列的制作方法 | |
| CN116960253B (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN110085719A (zh) | 倒装发光二极管芯片以及倒装发光二极管芯片制备方法 | |
| CN116387428B (zh) | 一种led芯片制备方法 | |
| CN103682021B (zh) | 金属电极具有阵列型微结构的发光二极管及其制造方法 | |
| CN112103246A (zh) | 一种tft阵列基板结构及制作方法 | |
| CN115440867A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN212991099U (zh) | 一种tft阵列基板结构 | |
| CN214336736U (zh) | 双层ito膜的led芯片结构 | |
| CN112420891B (zh) | 发光二极管芯片及其制作方法 | |
| CN206650101U (zh) | 一种led芯片及汽车车灯 | |
| CN215377431U (zh) | 一种发光二极管芯片结构及发光二极管 | |
| CN116544323B (zh) | 一种led芯片的制备方法及led芯片 | |
| CN210429860U (zh) | 一种具有高稳定性电流阻挡层的led芯片 | |
| CN116154055A (zh) | 抗老化led芯片的制作方法 | |
| CN212434645U (zh) | 发光二极管 | |
| CN109599428B (zh) | 显示面板的制作方法 | |
| CN116344708B (zh) | 一种基于自对准工艺的Micro-LED器件制作方法 | |
| CN109065554B (zh) | 一种高占空比背照式GaN探测器阵列及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |