CN115832129A - 一种倒装led芯片制备方法 - Google Patents
一种倒装led芯片制备方法 Download PDFInfo
- Publication number
- CN115832129A CN115832129A CN202310146733.5A CN202310146733A CN115832129A CN 115832129 A CN115832129 A CN 115832129A CN 202310146733 A CN202310146733 A CN 202310146733A CN 115832129 A CN115832129 A CN 115832129A
- Authority
- CN
- China
- Prior art keywords
- semi
- chip
- layer
- type gan
- gan epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
本发明提供一种倒装LED芯片制备方法，通过在第二半成品芯片上进行一道MSA光刻，使ITO层表面形成mesa的图案掩膜，对ITO层腐蚀完成后并通过第一道ICP等离子体刻蚀，刻蚀掉部分P型GaN外延层，漏出另一部分P型GaN外延层以及N型GaN外延层，在第三半成品芯片上进行一道ISO光刻，使得第三半成品芯片上形成切割道的图案掩膜，在第五半成品芯片上进行一道PSV光刻，并进行第三道ICP等离子体刻蚀，刻蚀掉漏出的所述N型GaN外延层以及P型GaN外延层，从而使得N型GaN外延层以及P型GaN外延层上的导电孔漏出的较小，变相增大了电极之间的距离，从而能够有效的抑制金属迁移。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种倒装LED芯片制备方法。
背景技术
常规倒装LED芯片一般包括CBL、MSA、ISO、PD1、PV1以及PD2，ISO的作用是形成切割道便于切割，PD1则是作为形成欧姆接触起电流导通的主要作用，PV1则是起保护和反射的双重作用，PD2则是作为焊盘起便于焊接的作用。
现有技术当中，为了防止金属迁移采取P型GaN外延层、N型GaN外延层接触的电极位置相对较远、或者缩小电极的尺寸，也就是相当于变相增大正负极的距离来，可以有效解决金属迁移的问题，但是当倒装LED芯片尺寸越来越小时正负极之间的距离已缩无可缩，而且为了打线电极的大小又不可太小，不然后续在进行封装时难度又会过高，增大倒装LED芯片的封装成本，没有办法兼顾金属迁移问题的同时，又保证后续封装的正常进行。
发明内容
基于此，本发明的目的是提供一种倒装LED芯片制备方法，以至少解决上述现有技术当中的不足。
本发明提供以下技术方案，一种倒装LED芯片制备方法，所述制备方法包括：
步骤一，提供一衬底，并在所述衬底上依次生长N型GaN外延层、量子阱层以及P型GaN外延层，以得到第一半成品芯片；
步骤二，将所述第一半成品芯片进行有机清洗；
步骤三，在所述P型GaN外延层表面沉积一层ITO层，并对所述第一半成品芯片进行退火处理，以使所述ITO层与所述P型GaN外延层形成欧姆接触，得到第二半成品芯片；
步骤四，在所述第二半成品芯片上进行一道MSA的光刻，以使所述ITO层表面形成mesa的图案掩膜，并对所述ITO层进行腐蚀，对腐蚀完成后的所述第二半成品芯片进行第一道ICP等离子体刻蚀，以刻蚀掉所述P型GaN外延层以及所述量子阱层中的预蚀部分，形成预留部分的所述P型GaN外延层以及所述N型GaN外延层，得到第三半成品芯片；
步骤五，对所述第三半成品芯片进行一道ISO光刻，以使所述第三半成品芯片形成具有切割道的图案掩膜，并对一道ISO光刻完成后的所述第三半成品芯片进行第二道ICP等离子体刻蚀，得到第四半成品芯片；
步骤六，在所述第四半成品芯片的表面沉积一层PSV绝缘保护层，并在所述PSV绝缘保护层的表面蒸镀一层布拉格反射层，得到第五半成品芯片；
步骤七，对所述第五半成品芯片进行一道PSV光刻，对一道PSV光刻完成后的所述第五半成品芯片进行第三道ICP等离子体刻蚀，以刻蚀掉预留部分漏的所述N型GaN外延层以及P型GaN外延层，刻蚀完成后修复所述N型GaN外延层，得到第六半成品芯片；
步骤八，对所述第六半成品芯片进行一道PAD金属电极光刻，对一道PAD金属电极光刻后的所述第六半成品芯片进行金属蒸镀，以将PAD金属电极蒸镀在漏出的所述N型GaN外延层以及所述ITO层的表面，得到成品倒装LED芯片。
与现有技术相比，本发明的有益效果是：在第二半成品芯片上进行一道MSA光刻，使ITO层表面形成mesa的图案掩膜，对ITO层腐蚀完成后并通过第一道ICP等离子体刻蚀，刻蚀掉部分P型GaN外延层，漏出另一部分P型GaN外延层以及N型GaN外延层，在第三半成品芯片上进行一道ISO光刻，使得第三半成品芯片上形成切割道的图案掩膜，在第四半成品芯片的表面沉积一层PSV绝缘保护层，在第五半成品芯片上进行一道PSV光刻，并进行第三道ICP等离子体刻蚀，刻蚀掉漏出的所述N型GaN外延层以及P型GaN外延层，从而使得N型GaN外延层以及P型GaN外延层上的导电孔漏出的较小，变相增大了电极之间的距离，从而能够有效的抑制金属迁移。
进一步的，在所述步骤三中，通过磁控溅射在所述P型GaN外延层表面沉积一层所述ITO层，所述ITO层的厚度为200A-2000A，退火温度为500℃-600℃，退火时间为2min-4min。
进一步的，在所述步骤四中，将所述ITO层放入盐酸与氯化铁的混合溶液中腐蚀，腐蚀时间为300s-400s，所述第一道ICP等离子体刻蚀采用的气体为Cl2、BCl3或CF4中的一种，刻蚀温度为0℃-5℃，刻蚀时间为100s-2000s。
进一步的，在所述步骤五中，所述一道ISO光刻依次包括第一道涂胶、第一道曝光以及第一道显影，所述第一道涂胶厚度为2.5um-10um，所述第一道曝光的曝光量为500MJ-1500MJ，所述第一道显影的时间为50s-250s，所述第二道ICP等离子体刻蚀采用的气体为Cl2，刻蚀时间为100s-2000s。
进一步的，在所述步骤六中，通过化学气相沉积在所述第四半成品芯片的表面沉积一层所述PSV绝缘保护层，所述PSV绝缘保护层的厚度为4000A-6000A，所述PSV绝缘保护层采用SiO2制成，所述布拉格反射层由若干SiO2以及若干TiO2交替层叠组成。
进一步的，所述SiO2与所述TiO2交替的层数为50层-60层，每一层所述SiO2的厚度为68A-136A，每一层所述TiO2的厚度为39.5A-79A。
进一步的，在所述步骤七中，采用含Si的气体修复所述N型GaN外延层，所述一道PSV光刻依次包括第二道涂胶、第二道曝光以及第二道显影，所述第二道涂胶采用光刻胶，所述第二道涂胶的厚度为8um-12um，所述第二道曝光的曝光量为700MJ-900MJ，所述第二道显影的时间为150s-200s，所述第三道ICP等离子体刻蚀采用的气体为CF4和/或BCl3，所述第三道ICP等离子体刻蚀的刻蚀时间为1500s-2000s。
进一步的，在所述步骤八中，所述一道PAD金属电极光刻采用负性光刻胶，对所述一道PAD金属电极光刻后的所述第六半成品芯片进行离子清洗以及水洗，对所述离子清洗以及所述水洗完成后的所述第六半成品芯片进行金属蒸镀。
进一步的，所述PSV绝缘保护层由SiN、SiO2、或Al2O3中的一种制成。
进一步的，所述步骤八之后，所述制备方法还包括：
步骤九，对所述成品倒装LED芯片进行研磨，以使所述衬底减薄，减薄后的所述成品倒装LED芯片的厚度为50um-300um。
附图说明
图1为本发明第一实施例中的倒装LED芯片制备方法流程图；
图2为本发明第二实施例中的倒装LED芯片制备方法流程图；
图3为本发明第一实施例中的倒装LED芯片的结构示意图。
主要元件符号说明：
10、衬底；20、N型GaN外延层；30、P型GaN外延层；40、ITO层；50、PSV绝缘保护层；60、PAD金属电极；70、切割道。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1，所示为本发明第一实施例中的倒装LED芯片制备方法，所述制备方法具体包括步骤一至步骤八：
步骤一，提供一衬底10，并在所述衬底上依次生长N型GaN外延层20、量子阱层以及P型GaN外延层30，以得到第一半成品芯片；
需要解释的是，在本实施例中，衬底采用蓝宝石衬底，在蓝宝石衬底上依次生长N型GaN外延层、量子阱层以及P型GaN外延层。
步骤二，将所述第一半成品芯片进行有机清洗；
在具体实施时，通过有机清洗清除掉第一半成品芯片上在生长N型GaN外延层、量子阱层以及P型GaN外延层时产生的有机物以及在转运过程中第一半成品芯片上的有机物，达到清除第一半成品芯片上的有机物的目的。
步骤三，在所述P型GaN外延层表面沉积一层ITO层40，并对所述第一半成品芯片进行退火处理，以使所述ITO层与所述P型GaN外延层形成欧姆接触，得到第二半成品芯片；
在具体实施时，通过磁控溅射在P型GaN外延层表面沉积一层厚度为200A的ITO层，在对沉积完成后的ITO层进行退火处理，退火温度为500℃，退火时间为2min，从而使得ITO层与P型GaN外延层形成良好的欧姆接触。
步骤四，在所述第二半成品芯片上进行一道MSA的光刻，以使所述ITO层表面形成mesa的图案掩膜，并对所述ITO层进行腐蚀，对腐蚀完成后的所述第二半成品芯片进行第一道ICP等离子体刻蚀，以刻蚀掉所述P型GaN外延层以及所述量子阱层中的预蚀部分，形成预留部分的所述P型GaN外延层以及所述N型GaN外延层，得到第三半成品芯片；
在具体实施时，在ITO层表面形成mesa的特殊图案掩膜，特殊图案掩膜可根据需求进行设置，将ITO层放入盐酸与氯化铁的混合溶液中腐蚀，腐蚀时间为300s，值得说明的是，将腐蚀完成后的第二半成品芯片放入烤箱内烘烤，烘烤温度为60℃，烘烤时间为50min，在第一道ICP等离子体刻蚀的过程中采用Cl2进行刻蚀，刻蚀温度为0℃，刻蚀时间为100s。
需要解释的是，第一道ICP等离子体刻蚀将第二半成品芯片上的部分P型GaN外延层以及量子阱层刻蚀掉，并漏出另一部分的P型GaN外延层，而刻蚀掉的P型GaN外延层能够将N型GaN外延层漏出，以正常实现PN极导通量子阱层正常发光。
值得说明的是，在刻蚀掉P型GaN外延层以及量子阱层中的预蚀部分，形成预留部分的P型GaN外延层以及所述N型GaN外延层之后，需要对第二半成品芯片进行去胶，从而得到第三半成品芯片。
步骤五，对所述第三半成品芯片进行一道ISO光刻，以使所述第三半成品芯片形成具有切割道的图案掩膜，并对一道ISO光刻完成后的所述第三半成品芯片进行第二道ICP等离子体刻蚀，得到第四半成品芯片；
在具体实施时，一道ISO光刻依次包括第一道涂胶、第一道曝光以及第一道显影，第一道涂胶厚度为2.5um，第一道曝光的曝光量为500MJ，第一道显影的时间为50s，第二道ICP等离子体刻蚀采用的气体为Cl2，刻蚀时间为100s。
需要解释的是，具有切割道的图案掩膜，在本实施例中，具有切割道70的图案掩膜为特殊图案掩膜，具体可根据需求确定特殊图案掩膜中的图案，而使图案掩膜具有切割道，切割道可以便于后续的芯片切割。
值得说明的是，在第三半成品芯片完成第二道ICP等离子体刻蚀之后，需要对其进行去胶，以得到第四半成品芯片。
步骤六，在所述第四半成品芯片的表面沉积一层PSV绝缘保护层，并在所述PSV绝缘保护层50的表面蒸镀一层布拉格反射层，得到第五半成品芯片；
在具体实施时，通过化学气相沉积在第四半成品芯片表面沉积一层PSV绝缘保护层，PSV绝缘保护层的厚度为4000A，PSV绝缘保护层采用SiO2制成，沉积完成后通过真空蒸镀依次将若干SiO2以及若干TiO2交替层叠的方式沉积在PSV绝缘保护层表面，在本实施例中，PSV绝缘保护层由SiN、SiO2、或Al2O3中的一种制成，SiO2与TiO2交替的层数为50层，布拉格反射层中的最顶部的一层为SiO2，在本实施例中，交替层叠的SiO2以及TiO2的厚度从下至上均逐渐增厚，每一层SiO2的厚度为68A-136A，每一层TiO2的厚度为39.5A-79A。
需要解释的是，布拉格反射层的光的波长范围为400nm-800nm，并且在本实施例中，布拉格反射层能够用来将芯片发出的光进行反射。
步骤七，对所述第五半成品芯片进行一道PSV光刻，对一道PSV光刻完成后的所述第五半成品芯片进行第三道ICP等离子体刻蚀，以刻蚀掉预留部分漏的所述N型GaN外延层以及P型GaN外延层，刻蚀完成后修复所述N型GaN外延层，得到第六半成品芯片；
在具体实施时，一道PSV光刻依次包括第二道涂胶、第二道曝光以及第二道显影，第二道涂胶采用光刻胶，第二道涂胶的厚度为8um，第二道曝光的曝光量为700MJ，第二道显影的时间为150s，第三道ICP等离子体刻蚀采用的气体为CF4，第三道ICP等离子体刻蚀的刻蚀时间为1500s。
需要解释的是，修复N型GaN外延层，使用含Si的气体对N型GaN外延层被损伤的地方进行修复，修复完成后，再对第五半成品芯片进行去胶，并且由于在刻蚀过程，刻蚀露出的N型GaN外延层与P型GaN外延层导电孔较小，变相增大了导电孔之间的距离，进而能够有效抑制金属迁移的产生。
步骤八，对所述第六半成品芯片进行一道PAD金属电极光刻，对一道PAD金属电极60光刻后的所述第六半成品芯片进行金属蒸镀，以将PAD金属电极蒸镀在漏出的所述N型GaN外延层以及所述ITO层的表面，得到成品倒装LED芯片，如图3所示；
在具体实施时，一道PAD金属电极光刻采用的是负性光刻胶，需要说明的是，金属蒸镀的PAD金属电极蒸镀在漏出的N型GaN外延层以及ITO层上，从而使得N型GaN外延层与P型GaN外延层接触的电极少，因此刻蚀漏出的N型GaN外延层与P型GaN外延层就少，因此可以有效的抑制电极间的金属迁移。
值得说明的是，第六半成品芯片在一道PAD金属电极光刻后，进行离子清洗以及水洗，然后再对离子清洗以及水洗完成后的第六半成品芯片进行金属蒸镀。
综上，本发明上述实施例当中的倒装LED芯片制备方法，在第二半成品芯片上进行一道MSA光刻，使ITO层表面形成mesa的图案掩膜，对ITO层腐蚀完成后并通过第一道ICP等离子体刻蚀，刻蚀掉部分P型GaN外延层，漏出另一部分P型GaN外延层以及N型GaN外延层，在第三半成品芯片上进行一道ISO光刻，使得第三半成品芯片上形成切割道的图案掩膜，在第四半成品芯片的表面沉积一层PSV绝缘保护层，在第五半成品芯片上进行一道PSV光刻，并进行第三道ICP等离子体刻蚀，刻蚀掉漏出的所述N型GaN外延层以及P型GaN外延层，从而使得N型GaN外延层以及P型GaN外延层上的导电孔漏出的较小，变相增大了电极之间的距离，从而能够有效的抑制金属迁移。并且在本实施例中，制备倒装LED芯片的过程中，只需要一次金属蒸镀，而现有技术中需要两次金属蒸镀，因此能够有效的节约制备成本。
实施例二
请查阅图2，所示为本发明第二实施例中的倒装LED芯片制备方法，本实施例当中的倒装LED芯片制备方法具体包括步骤一至步骤九：
步骤一，提供一衬底，并在所述衬底上依次生长N型GaN外延层、量子阱层以及P型GaN外延层，以得到第一半成品芯片；
需要解释的是，在本实施例中，衬底采用蓝宝石衬底，在蓝宝石衬底上依次生长N型GaN外延层、量子阱层以及P型GaN外延层。
步骤二，将所述第一半成品芯片进行有机清洗；
在具体实施时，通过有机清洗清除掉第一半成品芯片上在生长N型GaN外延层、量子阱层以及P型GaN外延层时产生的有机物以及在转运过程中第一半成品芯片上的有机物，达到清除第一半成品芯片上的有机物的目的。
步骤三，在所述P型GaN外延层表面沉积一层ITO层，并对所述第一半成品芯片进行退火处理，以使所述ITO层与所述P型GaN外延层形成欧姆接触，得到第二半成品芯片；
在具体实施时，通过磁控溅射在P型GaN外延层的表面沉积一层厚度为1100A的ITO层，在对沉积完成后的ITO层进行退火处理，退火温度为550℃，退火时间为3min，从而使得ITO层与P型GaN外延层形成良好的欧姆接触。
步骤四，在所述第二半成品芯片上进行一道MSA的光刻，以使所述ITO层表面形成mesa的图案掩膜，并对所述ITO层进行腐蚀，对腐蚀完成后的所述第二半成品芯片进行第一道ICP等离子体刻蚀，以刻蚀掉所述P型GaN外延层以及所述量子阱层中的预蚀部分，形成预留部分的所述P型GaN外延层以及所述N型GaN外延层，得到第三半成品芯片；
在具体实施时，在ITO层表面形成mesa的特殊图案掩膜，特殊图案掩膜可根据需求进行设置，将ITO层放入盐酸与氯化铁的混合溶液中腐蚀，腐蚀时间为350s，值得说明的是，将腐蚀完成后的第二半成品芯片放入烤箱内烘烤，烘烤温度为80℃，烘烤时间为40min，在第一道ICP等离子体刻蚀的过程中采用Cl2进行刻蚀，刻蚀温度为3℃，刻蚀时间为1100s。
需要解释的是，第一道ICP等离子体刻蚀将第二半成品芯片上的部分P型GaN外延层以及量子阱层刻蚀掉，并漏出另一部分的P型GaN外延层，而刻蚀掉的P型GaN外延层能够将N型GaN外延层漏出，以正常实现PN极导通量子阱层正常发光。
值得说明的是，在刻蚀掉P型GaN外延层以及量子阱层中的预蚀部分，形成预留部分的P型GaN外延层以及所述N型GaN外延层之后，需要对第二半成品芯片进行去胶，从而得到第三半成品芯片。
步骤五，对所述第三半成品芯片进行一道ISO光刻，以使所述第三半成品芯片形成具有切割道的图案掩膜，并对一道ISO光刻完成后的所述第三半成品芯片进行第二道ICP等离子体刻蚀，得到第四半成品芯片；
在具体实施时，一道ISO光刻依次包括第一道涂胶、第一道曝光以及第一道显影，第一道涂胶厚度为6um，第一道曝光的曝光量为1000MJ，第一道显影的时间为150s，第二道ICP等离子体刻蚀采用的气体为Cl2，刻蚀时间为1815s。
需要解释的是，具有切割道的图案掩膜，在本实施例中，具有切割道的图案掩膜为特殊图案掩膜，具体可根据需求确定特殊图案掩膜中的图案，而使图案掩膜具有切割道，切割道可以便于后续的芯片切割。
值得说明的是，在第三半成品芯片完成第二道ICP等离子体刻蚀之后，需要对其进行去胶，以得到第四半成品芯片。
步骤六，在所述第四半成品芯片的表面沉积一层PSV绝缘保护层，并在所述PSV绝缘保护层的表面蒸镀一层布拉格反射层，得到第五半成品芯片；
在具体实施时，通过化学气相沉积在第四半成品芯片表面沉积一层PSV绝缘保护层，PSV绝缘保护层的厚度为4000A，PSV绝缘保护层采用SiO2制成，沉积完成后通过真空蒸镀依次将若干SiO2以及若干TiO2交替层叠的方式沉积在PSV绝缘保护层表面，在本实施例中，PSV绝缘保护层由SiN、SiO2、或Al2O3中的一种制成，SiO2与TiO2交替的层数为56层，布拉格反射层中的最顶部的一层为SiO2，在本实施例中，交替层叠的SiO2以及TiO2的厚度从下至上均逐渐增厚，每一层SiO2的厚度为68A-136A，每一层TiO2的厚度为39.5A-79A。
需要解释的是，布拉格反射层的光的波长范围为400nm-800nm，并且在本实施例中，布拉格反射层能够用来将芯片发出的光进行反射。
步骤七，对所述第五半成品芯片进行一道PSV光刻，对一道PSV光刻完成后的所述第五半成品芯片进行第三道ICP等离子体刻蚀，以刻蚀掉预留部分漏的所述N型GaN外延层以及P型GaN外延层，刻蚀完成后修复所述N型GaN外延层，得到第六半成品芯片；
在具体实施时，一道PSV光刻依次包括第二道涂胶、第二道曝光以及第二道显影，第二道涂胶采用光刻胶，第二道涂胶的厚度为10um，第二道曝光的曝光量为800MJ，第二道显影的时间为180s，第三道ICP等离子体刻蚀采用的气体为BCl3，第三道ICP等离子体刻蚀的刻蚀时间为1775s。
需要解释的是，修复N型GaN外延层，使用含Si的气体对N型GaN外延层被损伤的地方进行修复，修复完成后，再对第五半成品芯片进行去胶，并且由于在刻蚀过程，刻蚀露出的N型GaN外延层与P型GaN外延层导电孔较小，变相增大了导电孔之间的距离，进而能够有效抑制金属迁移的产生。
步骤八，对所述第六半成品芯片进行一道PAD金属电极光刻，对一道PAD金属电极光刻后的所述第六半成品芯片进行金属蒸镀，以将PAD金属电极蒸镀在漏出的所述N型GaN外延层以及所述ITO层的表面，得到成品倒装LED芯片，如图3所示；
在具体实施时，一道PAD金属电极光刻采用的是负性光刻胶，需要说明的是，金属蒸镀的PAD金属电极蒸镀在漏出的N型GaN外延层以及ITO层上，从而使得N型GaN外延层与P型GaN外延层接触的电极少，因此刻蚀漏出的N型GaN外延层与P型GaN外延层就少，因此可以有效的抑制电极间的金属迁移。
值得说明的是，第六半成品芯片在一道PAD金属电极光刻后，进行离子清洗以及水洗，然后再对离子清洗以及水洗完成后的第六半成品芯片进行金属蒸镀。
步骤九，对所述成品倒装LED芯片进行研磨，以使所述衬底减薄，减薄后的所述成品倒装LED芯片的厚度为50um。
综上，本发明上述实施例二当中的倒装LED芯片制备方法，通过将成品倒装LED芯片进行研磨，减小芯片厚度，便于后续的切割点测以及后续的分选操作。
实施例三
本发明第三实施例中的倒装LED芯片制备方法，本实施例当中的倒装LED芯片制备方法与上述实施例当中的倒装LED芯片的制备方法的不同之处在于：
步骤三，在所述P型GaN外延层表面沉积一层ITO层，并对所述第一半成品芯片进行退火处理，以使所述ITO层与所述P型GaN外延层形成欧姆接触，得到第二半成品芯片；
在具体实施时，通过磁控溅射在P型GaN外延层的表面沉积一层厚度为2000A的ITO层，在对沉积完成后的ITO层进行退火处理，退火温度为600℃，退火时间为4min，从而使得ITO层与P型GaN外延层形成良好的欧姆接触。
步骤四，在所述第二半成品芯片上进行一道MSA的光刻，以使所述ITO层表面形成mesa的图案掩膜，并对所述ITO层进行腐蚀，对腐蚀完成后的所述第二半成品芯片进行第一道ICP等离子体刻蚀，以刻蚀掉所述P型GaN外延层以及所述量子阱层中的预蚀部分，形成预留部分的所述P型GaN外延层以及所述N型GaN外延层，得到第三半成品芯片；
在具体实施时，在ITO层表面形成mesa的特殊图案掩膜，特殊图案掩膜可根据需求进行设置，将ITO层放入盐酸与氯化铁的混合溶液中腐蚀，腐蚀时间为400s，然后将腐蚀完成后的第二半成品芯片放入烤箱内烘烤，烘烤温度为90℃，烘烤时间为30min，在第一道ICP等离子体刻蚀的过程中采用Cl2进行刻蚀，刻蚀温度为5℃，刻蚀时间为2000s。
步骤五，对所述第三半成品芯片进行一道ISO光刻，以使所述第三半成品芯片形成具有切割道的图案掩膜，并对一道ISO光刻完成后的所述第三半成品芯片进行第二道ICP等离子体刻蚀，得到第四半成品芯片；
在具体实施时，一道ISO光刻依次包括第一道涂胶、第一道曝光以及第一道显影，第一道涂胶厚度为10um，第一道曝光的曝光量为1500MJ，第一道显影的时间为250s，第二道ICP等离子体刻蚀采用的气体为Cl2，刻蚀时间为2000s。
需要解释的是，具有切割道的图案掩膜，在本实施例中，具有切割道的图案掩膜为特殊图案掩膜，具体可根据需求确定特殊图案掩膜中的图案，而使图案掩膜具有切割道，切割道可以便于后续的芯片切割。
步骤六，在所述第四半成品芯片的表面沉积一层PSV绝缘保护层，并在所述PSV绝缘保护层的表面蒸镀一层布拉格反射层，得到第五半成品芯片；
在具体实施时，通过化学气相沉积在第四半成品芯片表面沉积一层PSV绝缘保护层，PSV绝缘保护层的厚度为6000A，PSV绝缘保护层采用SiO2制成，沉积完成后通过真空蒸镀依次将若干SiO2以及若干TiO2交替层叠的方式沉积在PSV绝缘保护层表面，在本实施例中，PSV绝缘保护层由SiN、SiO2、或Al2O3中的一种制成，SiO2与TiO2交替的层数为60层，布拉格反射层中的最顶部的一层为SiO2，在本实施例中，交替层叠的SiO2以及TiO2的厚度从下至上均逐渐增厚，每一层SiO2的厚度为68A-136A，每一层TiO2的厚度为39.5A-79A。
步骤七，对所述第五半成品芯片进行一道PSV光刻，对一道PSV光刻完成后的所述第五半成品芯片进行第三道ICP等离子体刻蚀，以刻蚀掉预留部分漏的所述N型GaN外延层以及P型GaN外延层，刻蚀完成后修复所述N型GaN外延层，得到第六半成品芯片；
在具体实施时，一道PSV光刻依次包括第二道涂胶、第二道曝光以及第二道显影，第二道涂胶采用光刻胶，第二道涂胶的厚度为12um，第二道曝光的曝光量为900MJ，第二道显影的时间为200s，第三道ICP等离子体刻蚀采用的气体为CF4和BCl3的混合气体，第三道ICP等离子体刻蚀的刻蚀时间为2000s。
需要解释的是，修复N型GaN外延层，使用含Si的气体对N型GaN外延层被损伤的地方进行修复，修复完成后，再对第五半成品芯片进行去胶，并且由于在刻蚀过程，刻蚀露出的N型GaN外延层与P型GaN外延层导电孔较小，变相增大了导电孔之间的距离，进而能够有效抑制金属迁移的产生。
需要解释的是，布拉格反射层的光的波长范围为400nm-800nm，并且在本实施例中，布拉格反射层能够用来将成品倒装LED芯片发出的光进行反射。
对上述实施例一、实施例二以及实施例三制备的成品倒装LED芯片在测试条件是电流为30mA的条件下进行测试，测试结果如表1所示：
表1
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种倒装LED芯片制备方法，其特征在于，所述制备方法包括：
步骤一，提供一衬底，并在所述衬底上依次生长N型GaN外延层、量子阱层以及P型GaN外延层，以得到第一半成品芯片；
步骤二，将所述第一半成品芯片进行有机清洗；
步骤三，在所述P型GaN外延层表面沉积一层ITO层，并对所述第一半成品芯片进行退火处理，以使所述ITO层与所述P型GaN外延层形成欧姆接触，得到第二半成品芯片；
步骤四，在所述第二半成品芯片上进行一道MSA的光刻，以使所述ITO层表面形成mesa的图案掩膜，并对所述ITO层进行腐蚀，对腐蚀完成后的所述第二半成品芯片进行第一道ICP等离子体刻蚀，以刻蚀掉所述P型GaN外延层以及所述量子阱层中的预蚀部分，形成预留部分的所述P型GaN外延层以及所述N型GaN外延层，得到第三半成品芯片；
步骤五，对所述第三半成品芯片进行一道ISO光刻，以使所述第三半成品芯片形成具有切割道的图案掩膜，并对一道ISO光刻完成后的所述第三半成品芯片进行第二道ICP等离子体刻蚀，得到第四半成品芯片；
步骤六，在所述第四半成品芯片的表面沉积一层PSV绝缘保护层，并在所述PSV绝缘保护层的表面蒸镀一层布拉格反射层，得到第五半成品芯片；
步骤七，对所述第五半成品芯片进行一道PSV光刻，对一道PSV光刻完成后的所述第五半成品芯片进行第三道ICP等离子体刻蚀，以刻蚀掉预留部分漏的所述N型GaN外延层以及P型GaN外延层，刻蚀完成后修复所述N型GaN外延层，得到第六半成品芯片；
步骤八，对所述第六半成品芯片进行一道PAD金属电极光刻，对一道PAD金属电极光刻后的所述第六半成品芯片进行金属蒸镀，以将PAD金属电极蒸镀在漏出的所述N型GaN外延层以及所述ITO层的表面，得到成品倒装LED芯片。
2.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，在所述步骤三中，通过磁控溅射在所述P型GaN外延层表面沉积一层所述ITO层，所述ITO层的厚度为200A-2000A，退火温度为500℃-600℃，退火时间为2min-4min。
3.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，在所述步骤四中，将所述ITO层放入盐酸与氯化铁的混合溶液中腐蚀，腐蚀时间为300s-400s，所述第一道ICP等离子体刻蚀采用的气体为Cl2、BCl3或CF4中的一种，刻蚀温度为0℃-5℃，刻蚀时间为100s-2000s。
4.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，在所述步骤五中，所述一道ISO光刻依次包括第一道涂胶、第一道曝光以及第一道显影，所述第一道涂胶厚度为2.5um-10um，所述第一道曝光的曝光量为500MJ-1500MJ，所述第一道显影的时间为50s-250s，所述第二道ICP等离子体刻蚀采用的气体为Cl2，刻蚀时间为100s-2000s。
5.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，在所述步骤六中，通过化学气相沉积在所述第四半成品芯片的表面沉积一层所述PSV绝缘保护层，所述PSV绝缘保护层的厚度为4000A-6000A，所述PSV绝缘保护层采用SiO2制成，所述布拉格反射层由若干SiO2以及若干TiO2交替层叠组成。
6.根据权利要求5所述的倒装LED芯片制备方法，其特征在于，所述SiO2与所述TiO2交替的层数为50层-60层，每一层所述SiO2的厚度为68A-136A，每一层所述TiO2的厚度为39.5A-79A。
7.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，在所述步骤七中，采用含Si的气体修复所述N型GaN外延层，所述一道PSV光刻依次包括第二道涂胶、第二道曝光以及第二道显影，所述第二道涂胶采用光刻胶，所述第二道涂胶的厚度为8um-12um，所述第二道曝光的曝光量为700MJ-900MJ，所述第二道显影的时间为150s-200s，所述第三道ICP等离子体刻蚀采用的气体为CF4和/或BCl3，所述第三道ICP等离子体刻蚀的刻蚀时间为1500s-2000s。
8.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，在所述步骤八中，所述一道PAD金属电极光刻采用负性光刻胶，对所述一道PAD金属电极光刻后的所述第六半成品芯片进行离子清洗以及水洗，对所述离子清洗以及所述水洗完成后的所述第六半成品芯片进行金属蒸镀。
9.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，所述PSV绝缘保护层由SiN、SiO2、或Al2O3中的一种制成。
10.根据权利要求1所述的倒装LED芯片制备方法，其特征在于，所述步骤八之后，所述制备方法还包括：
步骤九，对所述成品倒装LED芯片进行研磨，以使所述衬底减薄，减薄后的所述成品倒装LED芯片的厚度为50um-300um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310146733.5A CN115832129A (zh) | 2023-02-22 | 2023-02-22 | 一种倒装led芯片制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310146733.5A CN115832129A (zh) | 2023-02-22 | 2023-02-22 | 一种倒装led芯片制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115832129A true CN115832129A (zh) | 2023-03-21 |
Family
ID=85522057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310146733.5A Pending CN115832129A (zh) | 2023-02-22 | 2023-02-22 | 一种倒装led芯片制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115832129A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116613259A (zh) * | 2023-07-20 | 2023-08-18 | 江西兆驰半导体有限公司 | 一种倒装led芯片及制备方法 |
| CN117712245A (zh) * | 2024-02-05 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种倒装led芯片及其制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931298A (zh) * | 2012-11-20 | 2013-02-13 | 无锡华润华晶微电子有限公司 | 一种GaN基LED制造工艺中ITO图形的制作方法 |
| CN107658372A (zh) * | 2017-09-21 | 2018-02-02 | 山西飞虹微纳米光电科技有限公司 | 深刻蚀切割道倒装led芯片及制备方法、led显示装置 |
| CN108172673A (zh) * | 2018-01-31 | 2018-06-15 | 江苏新广联科技股份有限公司 | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 |
| CN108511573A (zh) * | 2017-02-28 | 2018-09-07 | 山东浪潮华光光电子股份有限公司 | 一种GaN基发光二极管芯片的制备方法 |
| CN209896094U (zh) * | 2019-05-31 | 2020-01-03 | 大连德豪光电科技有限公司 | 倒装发光二极管芯片 |
| CN111129244A (zh) * | 2019-12-30 | 2020-05-08 | 广东德力光电有限公司 | 一种银镜大功率倒装芯片及其制备方法 |
| CN113097354A (zh) * | 2021-03-04 | 2021-07-09 | 厦门三安光电有限公司 | 一种发光二极管及其制备方法 |
| CN114551680A (zh) * | 2022-02-24 | 2022-05-27 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
| CN114551673A (zh) * | 2022-04-27 | 2022-05-27 | 江西兆驰半导体有限公司 | 发光二极管芯片及其制备方法 |
| CN114759123A (zh) * | 2022-05-12 | 2022-07-15 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制作方法 |
| CN115020440A (zh) * | 2022-06-14 | 2022-09-06 | 江西兆驰半导体有限公司 | 一种用于小间距高亮度的led显示屏制作方法及led显示屏 |
| CN115020439A (zh) * | 2022-06-14 | 2022-09-06 | 江西兆驰半导体有限公司 | 一种用于小间距的led显示屏制作方法及led显示屏 |
-
2023
- 2023-02-22 CN CN202310146733.5A patent/CN115832129A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931298A (zh) * | 2012-11-20 | 2013-02-13 | 无锡华润华晶微电子有限公司 | 一种GaN基LED制造工艺中ITO图形的制作方法 |
| CN108511573A (zh) * | 2017-02-28 | 2018-09-07 | 山东浪潮华光光电子股份有限公司 | 一种GaN基发光二极管芯片的制备方法 |
| CN107658372A (zh) * | 2017-09-21 | 2018-02-02 | 山西飞虹微纳米光电科技有限公司 | 深刻蚀切割道倒装led芯片及制备方法、led显示装置 |
| CN108172673A (zh) * | 2018-01-31 | 2018-06-15 | 江苏新广联科技股份有限公司 | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 |
| CN209896094U (zh) * | 2019-05-31 | 2020-01-03 | 大连德豪光电科技有限公司 | 倒装发光二极管芯片 |
| CN111129244A (zh) * | 2019-12-30 | 2020-05-08 | 广东德力光电有限公司 | 一种银镜大功率倒装芯片及其制备方法 |
| CN113097354A (zh) * | 2021-03-04 | 2021-07-09 | 厦门三安光电有限公司 | 一种发光二极管及其制备方法 |
| CN114551680A (zh) * | 2022-02-24 | 2022-05-27 | 江西兆驰半导体有限公司 | 一种倒装发光二极管芯片及制备方法 |
| CN114551673A (zh) * | 2022-04-27 | 2022-05-27 | 江西兆驰半导体有限公司 | 发光二极管芯片及其制备方法 |
| CN114759123A (zh) * | 2022-05-12 | 2022-07-15 | 江西兆驰半导体有限公司 | 一种发光二极管外延片及其制作方法 |
| CN115020440A (zh) * | 2022-06-14 | 2022-09-06 | 江西兆驰半导体有限公司 | 一种用于小间距高亮度的led显示屏制作方法及led显示屏 |
| CN115020439A (zh) * | 2022-06-14 | 2022-09-06 | 江西兆驰半导体有限公司 | 一种用于小间距的led显示屏制作方法及led显示屏 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116613259A (zh) * | 2023-07-20 | 2023-08-18 | 江西兆驰半导体有限公司 | 一种倒装led芯片及制备方法 |
| CN117712245A (zh) * | 2024-02-05 | 2024-03-15 | 江西兆驰半导体有限公司 | 一种倒装led芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115832129A (zh) | 一种倒装led芯片制备方法 | |
| CN104617195B (zh) | 一种近红外发光二极管及其生产方法 | |
| CN107195747A (zh) | 一种微米尺寸倒装led芯片及其制备方法 | |
| CN104882523A (zh) | 一种钝化层折射率渐变的GaN基发光二极管芯片及其制备方法 | |
| CN105140354A (zh) | 一种GaN基发光二极管芯片的制备方法 | |
| CN108183153A (zh) | Led芯片的制备方法 | |
| CN105206724A (zh) | 一种led芯片的制作方法及一种led芯片 | |
| CN106025012A (zh) | 一种led芯片的制备方法及采用该方法制备的led芯片 | |
| CN106058003A (zh) | 一种提升led芯片亮度的方法 | |
| CN112467005A (zh) | 一种多复合层图形化蓝宝石衬底的制备方法 | |
| CN107768490B (zh) | 一种优化GaN基LED芯片性能的制备方法 | |
| CN114551673A (zh) | 发光二极管芯片及其制备方法 | |
| CN101640242B (zh) | 一种发光二极管芯片的制造方法 | |
| CN100409463C (zh) | 高光提取效率led电极的制备方法 | |
| CN115863498B (zh) | 一种正装led芯片制备方法 | |
| CN116960253B (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN102931298A (zh) | 一种GaN基LED制造工艺中ITO图形的制作方法 | |
| CN105374914A (zh) | 一种led芯片及led芯片的制备方法 | |
| CN108511574A (zh) | 一种GaN基发光二极管芯片的制备方法 | |
| CN107946426A (zh) | Led芯片制作方法和led芯片 | |
| CN115440867A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN214336736U (zh) | 双层ito膜的led芯片结构 | |
| CN104300057A (zh) | 一种高亮度GaN发光二极管器件的制作方法 | |
| CN104064654B (zh) | 形成芯片的钝化膜的方法、芯片的钝化膜的结构及芯片 | |
| CN105932133B (zh) | 一种高亮度led芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |