CN107768490B - 一种优化GaN基LED芯片性能的制备方法 - Google Patents

一种优化GaN基LED芯片性能的制备方法 Download PDF

Info

Publication number
CN107768490B
CN107768490B CN201711012053.5A CN201711012053A CN107768490B CN 107768490 B CN107768490 B CN 107768490B CN 201711012053 A CN201711012053 A CN 201711012053A CN 107768490 B CN107768490 B CN 107768490B
Authority
CN
China
Prior art keywords
layer
sio
electrode
gan
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711012053.5A
Other languages
English (en)
Other versions
CN107768490A (zh
Inventor
闫晓密
黄慧诗
王书宇
张秀敏
贾美琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIANGSU XGL OPTOELECTRONICS Co.,Ltd.
Original Assignee
Jiangsu Xinguanglian Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xinguanglian Semiconductor Co ltd filed Critical Jiangsu Xinguanglian Semiconductor Co ltd
Priority to CN201711012053.5A priority Critical patent/CN107768490B/zh
Publication of CN107768490A publication Critical patent/CN107768490A/zh
Application granted granted Critical
Publication of CN107768490B publication Critical patent/CN107768490B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds

Abstract

本发明提供一种优化GaN基LED芯片性能的制备方法，包括如下步骤：制作外延层‑制作透明导电层‑制作N电极引出孔‑去除光刻胶‑形成隔离沟槽‑去除光刻胶和SiO2掩膜层‑制作绝缘层‑制作电极；本发明通过采用SiO2掩膜层过腐蚀方法，结合电感耦合等离子体（ICP）刻蚀，使得LED芯片隔离沟槽的侧壁呈现倒梯形结构，对于倒装LED芯片和高压LED芯片，可以使隔离沟槽侧壁的SiO2沉积均匀，有效防止漏电情况的出现，优化生产良率；对于高压LED芯片，在铺设电极连接桥时，电极可以沿着侧壁的梯形结构到达隔离沟槽底部，再从隔离沟槽底部沿着侧壁的梯形结构上升到另一个芯片的电极上，避免侧壁桥接电极出现断层的现象，增强了电极的稳定性，减少死灯概率，优化生产良率。

Description

一种优化GaN基LED芯片性能的制备方法
技术领域
本发明涉及一种GaN基LED芯片的制备方法，尤其是一种优化GaN基LED芯片性能的制备方法，属于LED芯片技术领域。
背景技术
GaN基LED芯片中，刻蚀的侧壁形貌控制非常重要。由于GaN化学稳定性非常好，目前GaN的刻蚀通常是基于干法刻蚀，包括电子回旋共振等离子体（ECR）、电感耦合等离子体（ICP）和离子束轰击等的干法刻蚀技术。
近几年迅速发展的高压LED芯片和倒装LED芯片都要求形成适中角度的台阶，既能有效隔离，也能够适应单元之间金属电极互连的覆盖。针对倒装LED芯片需刻蚀深沟，最后用SiO2绝缘层保护住侧壁，避免在封装时固晶锡膏溢出侧壁，导致芯片漏电。针对高压LED芯片的多个发光单元之间在深沟处用电极桥接铺设时，若SiO2绝缘层保护不好或金属互连断裂，容易出现断路、漏电和导通后再开路等问题。
目前，如图12和图13所示，现有的LED芯片的隔离沟槽12侧壁刻蚀得比较陡直（侧壁与衬底1的夹角约为70o），SiO2在侧壁沉积的不均匀，会出现比较薄甚至没有沉积到的地方，易形成短路；同时也不利于金属电极薄膜在侧壁上的均匀沉积，侧壁金属薄膜比较薄，易形成开路；同时也由于侧壁陡直，在沉积金属电极后，明显看到金属的厚度在侧壁分布较差，在底部甚至出现了分层现象，这样由于金属厚度不同，其电阻的阻值也会分布不均匀。随着电流的增大，电阻产生的焦耳热增加，电流增加到一定程度后金属薄的地方就会断开，这就会出现前面测试先导通后开路的情况。
发明内容
本发明的目的在于提供一种优化GaN基LED芯片性能的制备方法，通过采用SiO2掩膜层和光刻胶掩膜层，结合电感耦合等离子体（ICP）刻蚀，使得芯片隔离沟槽的侧壁呈现倒梯形结构（即形成斜坡），对于倒装LED芯片和高压LED芯片，可以使隔离沟槽侧壁的SiO2沉积均匀，有效防止漏电情况的出现，优化生产良率；对于高压LED芯片，在铺设电极连接桥时，电极可以沿着侧壁的梯形结构到达隔离沟槽底部，再从隔离沟槽底部沿着侧壁的梯形结构上升到另一个芯片的电极上，增强了电极的稳定性。
为实现以上技术目的，本发明采用的技术方案是：一种优化GaN基LED芯片性能的制备方法，其特征是，包括如下步骤：
步骤一. 制作外延层：提供一衬底1，在所述衬底1上依次生长缓冲层2、N-GaN层4、多量子阱5、P-GaN层6，完成GaN基外延层3的制作；
步骤二. 制作透明导电层7：利用电子束蒸镀或磁控溅射技术，在GaN外延层3上表面蒸镀ITO，通过图形化光刻胶的遮挡，采用HCl溶液对ITO进行蚀刻，形成透明导电层7；
步骤三. 形成N电极引出孔：在图形化光刻胶的遮挡下，继续依次干法刻蚀P-GaN层6、多量子阱5、N-GaN层4，形成N电极引出孔，使孔内的N-GaN层4暴露出来；
步骤四. 去除光刻胶：通过湿法去胶液将图形化光刻胶去除；
步骤五. 形成隔离沟槽12：在透明导电层7表面和N电极引出孔内依次沉积SiO2掩膜层、图形化光刻胶，在图形化光刻胶的遮挡下，对SiO2掩膜层进行湿法腐蚀，再采用电感耦合等离子体干法刻蚀，对透明导电层7和GaN基外延层3继续刻蚀，直至刻蚀到衬底1，完成隔离沟槽12刻蚀；
步骤六. 去除光刻胶和SiO2掩膜层：利用湿法腐蚀将图形化光刻胶和SiO2掩膜层去除；
步骤七. 制作绝缘层10：在透明导电层7表面、N电极引出孔内和隔离沟槽12内，通过PECVD沉积SiO2层，在图形化光刻胶的遮挡下，对SiO2层进行湿法腐蚀，使N电极引出孔内的N-GaN层4和部分透明导电层7裸露出来，完成绝缘层10的制作；
步骤八. 制作电极：利用电子束蒸发在裸露处淀积金属，在N电极引出孔内的N-GaN层4上形成N电极9，在透明导电层7上形成P电极8，完成LED芯片的制备。
进一步地，所述步骤三、步骤四可以和步骤五、步骤六互换。
进一步地，所述步骤五中对SiO2掩膜层进行湿法腐蚀过程中，需加长腐蚀SiO2掩膜层的时间，过腐SiO2掩膜层，使得腐蚀边缘在图形化光刻胶往里侧过腐2-3um。
进一步地，所述步骤八中，对于高压LED芯片，在隔离沟槽12中电子束蒸发金属形成桥接结构11，所述桥接结构11连接相邻LED芯片的P电极8和N电极9。
进一步地，所述步骤六中利用湿法腐蚀将图形化光刻胶和SiO2掩膜层去除和步骤七中对SiO2层进行湿法腐蚀均采用HF溶液进行湿法蚀刻。
进一步地，所述隔离沟槽的侧壁与衬底的夹角为30o~50o。
从以上描述可以看出，本发明的有益效果在于：本发明通过采用SiO2过腐蚀方法，使得隔离沟槽侧壁倒角在30°~50°范围区间(见图2），这个角度的侧壁坡度较缓，侧壁上SiO2薄膜沉积比较容易，且缓坡的存在使得SiO2薄膜的沉积比较均匀，这样不仅有利于侧壁进行钝化，进而减小侧壁的漏电流，而且提高了金属电极布线的可靠性，优化了电流的输运特性，解决了LED芯片断路、漏电和导通后再开路等问题。
附图说明
图1为本发明实施例中形成GaN外延层的剖视结构示意图。
图2为本发明实施例1中形成透明导电层的剖视结构示意图。
图3为本发明实施例1中形成N电极引出孔的剖视结构示意图。
图4为本发明实施例1中形成隔离沟槽的剖视结构示意图。
图5为本发明实施例1中形成绝缘层的剖视结构示意图。
图6为本发明实施例1中形成电极和桥接结构的剖视结构示意图。
图7为本发明实施例2中形成透明导电层的剖视结构示意图。
图8为本发明实施例2中形成N电极引出孔的剖视结构示意图。
图9为本发明实施例2中形成隔离沟槽的剖视结构示意图。
图10为本发明实施例2中形成绝缘层的剖视结构示意图。
图11为本发明实施例2中形成电极的剖视结构示意图。
图12为本现有技术形成隔离沟槽时，SiO2掩膜层腐蚀后的剖视结构示意图。
图13为本现有技术形成隔离沟槽时，ICP刻蚀后的剖视结构示意图。
图14为本发明形成隔离沟槽时，SiO2掩膜层腐蚀后的剖视结构示意图。
图15为本发明形成隔离沟槽时，ICP刻蚀后的剖视结构示意图。
附图标记说明：1-衬底、2-缓冲层、3-GaN基外延层、4-N-GaN层、5-多量子阱、6-P-GaN层、7-透明导电层、8-P电极、9-N电极、10-绝缘层、11-桥接结构、12-隔离沟槽。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
实施例1以高压LED芯片为例，一种优化GaN基LED芯片性能的制备方法，其特征是，包括如下步骤：
如图1所示，步骤一. 制作外延层：提供一衬底1，在所述衬底1上依次生长缓冲层2、N-GaN层4、多量子阱5、P-GaN层6，完成GaN基外延层3的制作；
如图2所示，步骤二. 制作透明导电层7：利用电子束蒸镀或磁控溅射技术，在GaN外延层3上表面蒸镀ITO，通过图形化光刻胶的遮挡，采用HCl溶液对ITO进行蚀刻，形成透明导电层7；
如图3所示，步骤三. 形成N电极引出孔：在图形化光刻胶的遮挡下，继续依次干法刻蚀P-GaN层6、多量子阱5、N-GaN层4，形成N电极引出孔，使孔内的N-GaN层4暴露出来；
步骤四. 去除光刻胶：通过湿法去胶液将图形化光刻胶去除；
如图4所示，步骤五. 形成隔离沟槽12：在透明导电层7表面和N电极引出孔内依次沉积SiO2掩膜层、图形化光刻胶，在图形化光刻胶的遮挡下，对SiO2掩膜层进行湿法腐蚀，再采用电感耦合等离子体干法刻蚀（即ICP干法刻蚀），对透明导电层7和GaN基外延层3继续刻蚀，直至刻蚀到衬底1，完成隔离沟槽12刻蚀；
本实施例中对SiO2掩膜层进行湿法腐蚀过程中，需加长腐蚀SiO2掩膜层的时间，过腐SiO2掩膜层，使得腐蚀边缘在图形化光刻胶往里侧过腐2-3um，采用过腐蚀SiO2掩膜层的方法得到的隔离沟槽12的侧壁与衬底1的夹角为30o~50o；
步骤六. 去除光刻胶和SiO2掩膜层：利用湿法腐蚀将图形化光刻胶和SiO2掩膜层去除；
如图5所示，步骤七. 制作绝缘层10：在透明导电层7表面、N电极引出孔内和隔离沟槽12内，通过PECVD沉积SiO2层，在图形化光刻胶的遮挡下，对SiO2层进行湿法腐蚀，使N电极引出孔内的N-GaN层4和部分透明导电层7裸露出来，完成绝缘层10的制作；
本实施例中的步骤三、步骤四可以和步骤五、步骤六互换；且所述步骤六中利用湿法腐蚀将图形化光刻胶和SiO2掩膜层去除和步骤七中对SiO2层进行湿法腐蚀均采用HF溶液进行湿法蚀刻；
如图6所示，步骤八. 步骤八. 制作电极：利用电子束蒸发在裸露处淀积金属，在N电极引出孔内的N-GaN层4上形成N电极9，在透明导电层7上形成P电极8，在隔离沟槽12中电子束蒸发金属形成桥接结构11，所述桥接结构11连接相邻LED芯片的P电极8和N电极9，这样完成高压LED芯片的制备。
实施例2以倒装LED芯片为例，一种优化GaN基LED芯片性能的制备方法，其特征是，包括如下步骤：
如图1所示，步骤一. 制作外延层：提供一衬底1，在所述衬底1上依次生长缓冲层2、N-GaN层4、多量子阱5、P-GaN层6，完成GaN基外延层3的制作；
如图7所示，步骤二. 制作透明导电层7：利用电子束蒸镀或磁控溅射技术，在GaN外延层3上表面蒸镀ITO，通过图形化光刻胶的遮挡，采用HCl溶液对ITO进行蚀刻，形成透明导电层7；
如图8所示，步骤三. 形成N电极引出孔：在图形化光刻胶的遮挡下，继续依次干法刻蚀P-GaN层6、多量子阱5、N-GaN层4，形成N电极引出孔，使孔内的N-GaN层4暴露出来；
步骤四. 去除光刻胶：通过湿法去胶液将图形化光刻胶去除；
如图9所示，步骤五. 形成隔离沟槽12：在透明导电层7表面和N电极引出孔内依次沉积SiO2掩膜层、图形化光刻胶，在图形化光刻胶的遮挡下，对SiO2掩膜层进行湿法腐蚀，再采用电感耦合等离子体干法刻蚀（即ICP干法刻蚀），对透明导电层7和GaN基外延层3继续刻蚀，直至刻蚀到衬底1，完成隔离沟槽12刻蚀；
本实施例中对SiO2掩膜层进行湿法腐蚀过程中，需加长腐蚀SiO2掩膜层的时间，过腐SiO2掩膜层，使得腐蚀边缘在图形化光刻胶往里侧过腐2-3um，采用过腐蚀SiO2掩膜层的方法得到的隔离沟槽12的侧壁与衬底1的夹角为30o~50o；
步骤六. 去除光刻胶和SiO2掩膜层：利用湿法腐蚀将图形化光刻胶和SiO2掩膜层去除；
如图10所示，步骤七. 制作绝缘层10：在透明导电层7表面、N电极引出孔内和隔离沟槽12内，通过PECVD沉积SiO2层，在图形化光刻胶的遮挡下，对SiO2层进行湿法腐蚀，使N电极引出孔内的N-GaN层4和部分透明导电层7裸露出来，完成绝缘层10的制作；
本实施例中的步骤三、步骤四可以和步骤五、步骤六互换；且所述步骤六中利用湿法腐蚀将图形化光刻胶和SiO2掩膜层去除和步骤七中对SiO2层进行湿法腐蚀均采用HF溶液进行湿法蚀刻；
如图11所示，步骤八. 制作电极：利用电子束蒸发在裸露处淀积金属，在N电极引出孔内的N-GaN层4上形成N电极9，在透明导电层7上形成P电极8，完成倒装LED芯片的制备。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。

Claims (4)

1.一种优化GaN基LED芯片性能的制备方法，其特征是，包括如下步骤：
步骤一. 制作外延层：提供一衬底（1），在所述衬底（1）上依次生长缓冲层（2）、N-GaN层（4）、多量子阱（5）、P-GaN层（6），完成GaN基外延层（3）的制作；
步骤二. 制作透明导电层（7）：利用电子束蒸镀或磁控溅射技术，在GaN外延层（3）上表面蒸镀ITO，通过图形化光刻胶的遮挡，采用HCl溶液对ITO进行蚀刻，形成透明导电层（7）；
步骤三. 形成N电极引出孔：在图形化光刻胶的遮挡下，继续依次干法刻蚀P-GaN层（6）、多量子阱（5）、N-GaN层（4），形成N电极引出孔，使孔内的N-GaN层（4）暴露出来；
步骤四. 去除光刻胶：通过湿法去胶液将图形化光刻胶去除；
步骤五. 形成隔离沟槽（12）：在透明导电层（7）表面和N电极引出孔内依次沉积SiO2掩膜层、图形化光刻胶，在图形化光刻胶的遮挡下，对SiO2掩膜层进行湿法腐蚀，再采用电感耦合等离子体干法刻蚀，对透明导电层（7）和GaN基外延层（3）继续刻蚀，直至刻蚀到衬底（1），完成隔离沟槽（12）刻蚀；
对SiO2掩膜层进行湿法腐蚀过程中，需加长腐蚀SiO2掩膜层的时间，过腐SiO2掩膜层，使得腐蚀边缘在图形化光刻胶往里侧过腐2-3um；
所述隔离沟槽（12）的侧壁与衬底（1）的夹角为30o~50o；
步骤六. 去除光刻胶和SiO2掩膜层：利用湿法腐蚀将图形化光刻胶和SiO2掩膜层去除；
步骤七. 制作绝缘层（10）：在透明导电层（7）表面、N电极引出孔内和隔离沟槽（12）内，通过PECVD沉积SiO2层，在图形化光刻胶的遮挡下，对SiO2层进行湿法腐蚀，使N电极引出孔内的N-GaN层（4）和部分透明导电层（7）裸露出来，完成绝缘层（10）的制作；
步骤八. 制作电极：利用电子束蒸发在裸露处淀积金属，在N电极引出孔内的N-GaN层（4）上形成N电极（9），在透明导电层（7）上形成P电极（8），完成LED芯片的制备。
2.根据权利要求1所述的一种优化GaN基LED芯片性能的制备方法，其特征在于，所述步骤三、步骤四可以和步骤五、步骤六互换。
3.根据权利要求1所述的一种优化GaN基LED芯片性能的制备方法，其特征在于，所述步骤八中，对于高压LED芯片，在隔离沟槽（12）中电子束蒸发金属形成桥接结构（11），所述桥接结构（11）连接相邻LED芯片的P电极（8）和N电极（9）。
4.根据权利要求1所述的一种优化GaN基LED芯片性能的制备方法，其特征在于，所述步骤六中利用湿法腐蚀将图形化光刻胶和SiO2掩膜层去除和步骤七中对SiO2层进行湿法腐蚀均采用HF溶液进行湿法蚀刻。
CN201711012053.5A 2017-10-26 2017-10-26 一种优化GaN基LED芯片性能的制备方法 Active CN107768490B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711012053.5A CN107768490B (zh) 2017-10-26 2017-10-26 一种优化GaN基LED芯片性能的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711012053.5A CN107768490B (zh) 2017-10-26 2017-10-26 一种优化GaN基LED芯片性能的制备方法

Publications (2)

Publication Number Publication Date
CN107768490A CN107768490A (zh) 2018-03-06
CN107768490B true CN107768490B (zh) 2020-07-10

Family

ID=61270040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711012053.5A Active CN107768490B (zh) 2017-10-26 2017-10-26 一种优化GaN基LED芯片性能的制备方法

Country Status (1)

Country Link
CN (1) CN107768490B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545817A (zh) * 2018-11-23 2019-03-29 江苏新广联半导体有限公司 一种高发光效率的MicroLED微显示器件及其制作方法
CN112079326B (zh) * 2019-06-12 2024-01-30 芯恩（青岛）集成电路有限公司 Mems器件结构及其制备方法
CN111048414B (zh) * 2019-12-26 2022-09-23 厦门乾照光电股份有限公司 一种沟槽刻蚀及侧壁粗化方法和发光二极管
CN114335279A (zh) * 2022-03-14 2022-04-12 江西兆驰半导体有限公司 一种倒装高压发光二极管芯片及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820043A (zh) * 2006-01-09 2010-09-01 首尔Opto仪器股份有限公司 发光装置
CN102176498A (zh) * 2011-03-22 2011-09-07 湘能华磊光电股份有限公司 Led芯片的制作方法
KR20110126968A (ko) * 2010-05-18 2011-11-24 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
CN102354699A (zh) * 2011-09-30 2012-02-15 映瑞光电科技(上海)有限公司 高压氮化物led器件及其制造方法
CN103219352A (zh) * 2013-03-28 2013-07-24 湘能华磊光电股份有限公司 阵列式结构的led组合芯片及其制作方法
CN103887377A (zh) * 2014-03-12 2014-06-25 江苏新广联科技股份有限公司 减少GaN基垂直结构LED漏电的器件工艺
CN104681674A (zh) * 2015-03-10 2015-06-03 江苏新广联半导体有限公司 GaN基高压直流LED绝缘隔离工艺
CN105655462A (zh) * 2015-12-31 2016-06-08 上海交通大学 高压直流氮化镓基发光二极管及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101484983A (zh) * 2006-05-01 2009-07-15 三菱化学株式会社 蚀刻方法、蚀刻掩模及利用其制造半导体装置的方法
CN103000770A (zh) * 2011-09-15 2013-03-27 张庆 一种控制阵列式高压led侧壁倾斜角度的新工艺

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820043A (zh) * 2006-01-09 2010-09-01 首尔Opto仪器股份有限公司 发光装置
KR20110126968A (ko) * 2010-05-18 2011-11-24 서울옵토디바이스주식회사 발광 다이오드 및 그것을 제조하는 방법
CN102176498A (zh) * 2011-03-22 2011-09-07 湘能华磊光电股份有限公司 Led芯片的制作方法
CN102354699A (zh) * 2011-09-30 2012-02-15 映瑞光电科技(上海)有限公司 高压氮化物led器件及其制造方法
CN103219352A (zh) * 2013-03-28 2013-07-24 湘能华磊光电股份有限公司 阵列式结构的led组合芯片及其制作方法
CN103887377A (zh) * 2014-03-12 2014-06-25 江苏新广联科技股份有限公司 减少GaN基垂直结构LED漏电的器件工艺
CN104681674A (zh) * 2015-03-10 2015-06-03 江苏新广联半导体有限公司 GaN基高压直流LED绝缘隔离工艺
CN105655462A (zh) * 2015-12-31 2016-06-08 上海交通大学 高压直流氮化镓基发光二极管及其制造方法

Also Published As

Publication number Publication date
CN107768490A (zh) 2018-03-06

Similar Documents

Publication Publication Date Title
CN107768490B (zh) 一种优化GaN基LED芯片性能的制备方法
CN103236475B (zh) 深沟槽隔离的led发光单元的电极桥接方法
CN102916028B (zh) 发光二极管阵列及其制造方法
CN106129224B (zh) 一种水平电极倒装红光led芯片及其制备方法
CN103579148A (zh) 发光二极管结构及其制造方法
TWI443818B (zh) 發光二極體陣列及其製造方法
CN104701307B (zh) 平面高压串联led集成芯片及其制造方法
CN103515504A (zh) 一种led芯片及其加工工艺
CN104134734A (zh) 一种出光效率高的倒装led芯片、及其led器件和制备方法
CN106025012A (zh) 一种led芯片的制备方法及采用该方法制备的led芯片
CN106058003A (zh) 一种提升led芯片亮度的方法
CN110808318B (zh) 一种倒装高压发光二极管及其制作方法
CN208400865U (zh) 一种倒装led芯片
CN108878599A (zh) 一种倒装led芯片及其制作方法
CN203260616U (zh) Led芯片
CN115863498B (zh) 一种正装led芯片制备方法
CN110571315B (zh) 一种led芯片及其制作方法
CN110098300A (zh) 倒装发光二极管芯片和倒装发光二极管芯片制作方法
CN109524524A (zh) 一种用于LED的GaN深沟平坦化的制作方法
CN104638077A (zh) 一种光输出增强的发光器件及其制备方法
CN105932143A (zh) 一种倒装led芯片的制造方法
CN102683533B (zh) 发光二极管及其制造方法
CN206650101U (zh) 一种led芯片及汽车车灯
CN207338422U (zh) 一种正装结构的led芯片
CN204538021U (zh) 平面高压串联led集成芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210220

Address after: 214192 18 Xishan North Road, Xishan Economic Development Zone, Wuxi, Jiangsu

Patentee after: JIANGSU XGL OPTOELECTRONICS Co.,Ltd.

Address before: 214192 18 Xishan North Road, Xishan Economic Development Zone, Wuxi, Jiangsu

Patentee before: JIANGSU XINGUANGLIAN SEMICONDUCTOR Co.,Ltd.